JP4584499B2 - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP4584499B2 JP4584499B2 JP2001195755A JP2001195755A JP4584499B2 JP 4584499 B2 JP4584499 B2 JP 4584499B2 JP 2001195755 A JP2001195755 A JP 2001195755A JP 2001195755 A JP2001195755 A JP 2001195755A JP 4584499 B2 JP4584499 B2 JP 4584499B2
- Authority
- JP
- Japan
- Prior art keywords
- vertical signal
- signal line
- line
- voltage
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、固体撮像装置に係わり、特に増幅型ＭＯＳセンサを用いた固体撮像装置に関する。
【０００２】
【従来の技術】
近年、固体撮像装置として増幅型ＭＯＳセンサと呼ばれる撮像素子を用いた固体撮像装置が、モバイル機器向けの低消費電力固体撮像装置や高解像度の電子スチルカメラに搭載されている。現在の増幅型ＭＯＳセンサを用いた固体撮像装置は、行方向の画素信号を順序よく読み出すプログレッシブ走査が一般的であるが、ＮＴＳＣ方式やＰＡＬ方式のような現行テレビ方式に対応させるために、撮像装置内で垂直方向の画素信号を加算する手段が提案されている。また、高解像度の固体撮像装置では、電子ビューファインダーやモニター用の小画面などに比較的低い解像度の画像信号を高速に読み出すために、撮像装置内で垂直方向及び水平方向の画素信号を加算する手段が提案されている。
【０００３】
図15は、特開２０００−１０６６５３号公報開示のものであり、垂直方向の画素信号を加算する手段を持った固体撮像装置の一例である。この固体撮像装置は、図15に示すように、光電変換部であるフォトダイオード１とフォトダイオード１の検出信号を増幅する増幅トランジスタ２と前記フォトダイオード１の検出信号をリセットするリセットトランジスタ３と各行を選択するための選択トランジスタ４と画素電源５とからなる単位画素６と、単位画素６を駆動する垂直走査回路７と、単位画素６の出力となる第１垂直信号線８−１，８−２，・・・と、第１垂直信号線８−１，８−２，・・・に定電流を流すバイアス用トランジスタ９−１，９−２，・・・と、バイアス用トランジスタ９−１，９−２，・・・の電流値を決めるバイアス電流調整電圧線10と、第１垂直信号線８−１，８−２，・・・に接続されたサンプルホールドトランジスタ51とクランプ容量21を介して第２垂直信号線52が接続され、第２垂直信号線52に直列に接続された第１の選択スイッチ用トランジスタ53と第１のホールド容量54、及び第２の選択スイッチ用トランジスタ55と第２のホールド容量56と第２垂直信号線52を所定の電圧にクランプするためのクランプトランジスタ57とからなる加算回路58−１，58−２，・・・と、各列の第２垂直信号線52の出力信号を読み出すための列選択トランジスタ41−１，41−２，・・・と、列選択トランジスタ41−１，41−２，・・・のもう一方の端子が接続された水平信号線42と、列選択トランジスタ41−１，41−２，・・・を駆動する水平走査回路43と、出力アンプ44から構成されている。
【０００４】
加算回路58−１，58−２，・・・は、２行分のラインメモリとなる第１及び第２のホールド容量54，56を持ち、Ｎ行の画素信号は第１のホールド容量54に、Ｎ＋１行の信号は第２のホールド容量56に蓄積される。その後、第１の選択スイッチ用トランジスタ53と第２の選択スイッチ用トランジスタ55を同時にＯＮすることで、第２垂直信号線52においてライン加算が行われるようになっている。
【０００５】
なお、サンプルホールドトランジスタ51は、サンプルホールド線59のＯＮ電圧に対応して第２垂直信号線52に信号電圧を伝える。クランプトランジスタ57は、クランプ線62のＯＮ電圧に対応して、第２垂直信号線52を基準電圧線63による所定電圧（ＶREF ）にクランプするために配置されている。また、60，61は第１及び第２の選択スイッチ用トランジスタ53，55のＯＮ電圧印加用のＨ1 ，Ｈ2 線である。
【０００６】
図16は、上記構成の固体撮像装置の駆動タイミングチャートの概略を示す図である。水平帰線期間中に、Ｎ行目のアドレス線12-(N)が選択されると、第１垂直信号線８−１，８−２，・・・にＮ行目の単位画素６の信号電圧が出力される。このとき、Ｈ1 線60がＯＮ状態、Ｈ2 線61がＯＦＦ状態である。同時に、サンプルホールド線59をＯＮ状態にすることで、サンプルホールドトランジスタ51を介して第１垂直信号線８−１，８−２，・・・とクランプ容量21を接続する。更に、クランプ線62をＯＮ状態とすることで、クランプトランジスタ57を介して第２垂直信号線52を基準電圧線63により所定電圧（ＶREF ）にクランプする。
【０００７】
次に、クランプ線62をＯＦＦ状態とし、第２垂直信号線52をフローティング状態とした後、Ｎ行目のリセット線11-(N)をＯＮ状態とし、フォトダイオード１の検出信号をリセットする。このとき、フォトダイオード１をリセットする前後の電圧変化ΔＶsig(N)が第１垂直信号線８−１，８−２，・・・に現れ、クランプ容量21を介して第２垂直信号線52に伝えられ、第１のホールド容量54に蓄積する。ここでクランプ容量21の容量値をＣ1 ，第１及び第２のホールド容量54，56の容量値をＣ2 とすると、第１のホールド容量54に蓄積される電荷変化量ΔＱ(N)は、次式（１）となる。
ΔＱ(N) ＝ΔＶsig(N)×｛Ｃ1 ／（Ｃ1 ＋Ｃ2 ）｝×Ｃ2 ・・・・（１）
【０００８】
同様に、Ｈ1 線60をＯＦＦ状態、Ｈ2 線61をＯＮ状態として、Ｎ＋１行の画素信号を第２のホールド容量56に蓄積する。このとき、フォトダイオード１をリセットする前後の第１垂直信号線８−１，８−２，・・・の電圧変化をΔＶsig(N+1)とすると、第２のホールド容量56に蓄積される電荷変化量ΔＱ(N+1) は次式（２）となる。
ΔＱ(N+1) ＝ΔＶsig(N+1)×｛Ｃ1 ／（Ｃ1 ＋Ｃ2 ）｝×Ｃ2 ・・・（２）
【０００９】
最後に、Ｈ1 線60とＨ2 線61を同時にＯＮ状態とすることで、第２垂直信号線52において電荷領域での加算が行われる。加算後の第２垂直信号線52における電荷変化量ΔＱ加算は、次式（３）となる。
【００１０】
【発明が解決しようとする課題】
しかしながら、図15と図16に示した従来の固体撮像装置のようなラインメモリを用いる手法では、ラインメモリの行数、すなわちホールド容量数により、加算できる最大の行数が決まってしまう。そのため、加算する最大行数分のラインメモリを、予め用意しておく必要があるため、ラインメモリの面積増加及びチップ面積の増加をもたらす。また、必要に応じて加算する行数を増やす場合でも、あらかじめ用意されたラインメモリに対応する行数以上は加算できないという制約がある。このように、従来提案されている垂直画素の加算機能を持った固体撮像装置では、必要に応じて加算する行数を変更するなど自由度のある垂直画素の加算に対して、十分な考慮がなされていない。
【００１１】
本発明は、従来の垂直画素の加算機能を持った固体撮像装置における上記問題点を解消するためになされたもので、ラインメモリの行数を多くすることなしに任意行数の垂直画素の加算機能を実現でき、更に、画素信号の変化成分を加算することにより固定パターン雑音の低減を行う機能も併せ持ち、これによりセンサのチップ面積の増加やコスト上昇を押さえることができるようにしたＭＯＳ型センサを用いた固体撮像装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記問題点を解決するため、請求項１に係る発明は、光電変換部と該光電変換部の出力を増幅して増幅信号を出力する増幅部とを含んだ単位画素を行方向及び列方向に二次元的に配置した画素アレイと、列方向に前記単位画素の増幅信号を伝達する複数の垂直信号線と、前記画素アレイの各画素信号を読み出すための垂直及び水平走査回路と、各列毎の垂直信号線に接続され少なくとも二つの前記単位画素の増幅信号の加算機能を持つノイズキャンセル部とを備え、前記加算機能を持つノイズキャンセル部は、各列毎の前記垂直信号線に接続されるクランプ手段と、該クランプ手段を介して前記増幅信号を蓄積するサンプルホールド手段と、前記クランプ手段の垂直信号線と接続していない側に与える電圧値を前記サンプルホールド手段の加算処理前における電圧値とするフィードバック手段とで構成し、固体撮像装置を構成するものである。
【００１５】
このように構成された固体撮像装置においては、垂直画素の信号を加算機能を持つノイズキャンセル部に含まれる同一のサンプルホールド手段に連続的に蓄積することができる。そのため、ラインメモリとなるサンプルホールド手段を増加することなく任意行数の画素信号を加算することができる。また、加算動作と同時に固定パターン雑音の低減も行われる。これにより、固体撮像装置のチップ面積の増加やコスト上昇を押さえることができる。なお、請求項２におけるクランプ手段が、請求項１における変化成分検出回路に対応するものである。
【００１６】
請求項２に係る発明は、請求項１に係る固体撮像装置において、前記加算機能を持つノイズキャンセル部は、更に前記クランプ手段を介して得られる前記増幅信号を低インピーダンス出力するバッファ手段を備え、前記サンプルホールド手段は前記バッファ手段の出力電圧を蓄積するように構成されていることを特徴とするものである。
【００１７】
このように構成された固体撮像装置においては、垂直画素の信号を同一のサンプルホールド手段に連続的に蓄積することができるため、ラインメモリとなるサンプルホールド手段を増加することなく任意行数の画素信号を加算することができる。また、加算動作と同時に固定パターン雑音の低減も行われる。更に、わずかにバッファ手段を追加するだけで、サンプルホールド手段における画素信号の減衰を防ぎ大きな出力信号を得ることができる。これにより、固体撮像装置のチップ面積の増加やコスト上昇を押さえることができる。
【００２２】
【発明の実施の形態】
（第１の実施の形態）
次に、本発明の実施の形態について、図面を参照しながら説明する。図１は、本発明に係る増幅型ＭＯＳセンサを用いた固体撮像装置の第１の実施の形態を示す回路構成図であり、図15に示した従来例と対応する構成要素には同一の符号を付して示している。この実施の形態に係る固体撮像装置は、光電変換部であるフォトダイオード１と、該フォトダイオード１の検出信号を増幅する増幅トランジスタ２と、前記フォトダイオード１の検出信号をリセットするリセットトランジスタ３と、各行を選択するための選択トランジスタ４と、画素電源５からなる単位画素６を行方向及び列方向に複数個配列した画素アレイを備えており、更に、前記単位画素６を駆動する垂直走査回路７と、単位画素６の画素信号を出力とする第１垂直信号線８−１，８−２，・・・と、第１垂直信号線８−１，８−２，・・・に定電流を流すバイアス用トランジスタ９−１，９−２，・・・と、バイアス用トランジスタ９−１，９−２，・・・の電流値を決めるバイアス電流調整電圧線10と、加算機能を持ったノイズキャンセル回路13−１，13−２，・・・と、各列の加算機能を持ったノイズキャンセル回路13−１，13−２，・・・の出力信号を読み出すための列選択トランジスタ41−１，41−２，・・・と、列選択トランジスタ41−１，41−２，・・・のもう一方の端子が接続された水平信号線42と、列選択トランジスタ41−１，41−２，・・・を駆動する水平走査回路43と、出力アンプ44とを備えている。
【００２３】
そして、加算機能を持ったノイズキャンセル回路13−１，13−２，・・・は、変化成分検出回路14とアナログ加算手段15とメモリ16から構成され、加算処理前に保存されているメモリ16の出力に対して新たな画素から出力される増幅信号の変化成分をアナログ的に加算し、加算処理後の最新出力をメモリ16に上書きするように構成されている。このように、加算処理前に保存されているメモリ16の出力に対するアナログ的加算と、加算出力のメモリ16への上書きを繰り返し行うことで、メモリ16を複数設けなくても任意行数の画素信号を加算することができるようになっている。
【００２４】
図２に、本実施の形態における加算機能を持ったノイズキャンセル回路13−１，13−２，・・・（以下、代表して符号13で表す）の具体的な構成例を示す。図２において、加算機能を持ったノイズキャンセル回路13は、第１垂直信号線８−１，８−２，・・・（以下、代表して符号８で表す）に接続されているクランプ容量21と、クランプ容量21を介して第１垂直信号線８と接続されている第２垂直信号線22と、第２垂直信号線22とサンプルホールドトランジスタ23を介して接続されている第３垂直信号線24と、第３垂直信号線24に接続されているホールド容量25と、第３垂直信号線24に入力端子が接続されている第３垂直信号線バッファ26と、第２垂直信号線22と第３垂直信号線バッファ26を接続しているクランプトランジスタ27と、第３垂直信号線24及びホールド容量25を基準電圧線34の所定電圧（ＶREF ）にクランプする初期化トランジスタ28から構成されている。なお、上記構成のノイズキャンセル回路におけるクランプ容量21は、図１における変化成分検出回路14に対応するものである。
【００２５】
そして、ホールド容量25の電圧値は、第３垂直信号線バッファ26を介して第２垂直信号線22にフィードバックでき、第２垂直信号線22のクランプ電圧とすることができる。この機能を用いることで、加算処理前に保存されているホールド容量25の出力に対して、クランプ容量21を介して新たな画素信号をアナログ的に加算できる。
【００２６】
なお、サンプルホールドトランジスタ23は、サンプルホールド線32のオン電圧に対応して第２垂直信号線22と第３垂直信号線24を接続する。クランプトランジスタ27はクランプ線31のオン電圧に対応して、第３垂直信号線バッファ26の出力電圧を用いて第２垂直信号線22をクランプする。また、初期化トランジスタ28は初期化線33のオン電圧に対応して、第３垂直信号線24及びホールド容量25を基準電圧線34の所定電圧（ＶREF ）にクランプするようになっている。
【００２７】
図３は、本実施の形態に示される第３垂直信号線バッファ26の構成例を示す図で、この構成例は差動増幅回路をボルテージフォロア接続して構成したものである。すなわち、トランジスタ71と72からなる差動入力段と、トランジスタ73と74よりなる負荷と、電流源75と、電源76から構成され、トランジスタ71のゲート端子をバッファの入力端子77とし、トランジスタ72のゲート端子をドレインとショートさせることで出力端子78となっている。このように、差動増幅回路をボルテージフォロア接続することで、入力端子77に印加される電圧が出力端子78より低インピーダンスで出力される。
【００２８】
次に、本実施の形態の動作を、図４に示す駆動タイミングチャートの概略図を参照しながら説明する。水平同期信号の水平帰線期間内に、Ｎ行目のアドレス線12-(N)が選択されると、第１垂直信号線８にＮ行目の単位画素６の信号電圧が出力される。同時にクランプ線31と初期化線33を同時にＯＮ状態とすることで、初期化トランジスタ28を介して第３垂直信号線24とホールド容量25が所定電圧ＶREF に初期化をされる。、また、第３垂直信号線バッファ26とクランプトランジスタ27を介して第２垂直信号線22も所定電圧ＶREF にクランプされる。
【００２９】
次に、クランプ線31と初期化線33を同時にＯＦＦ状態した後、サンプルホールド線32をＯＮ状態として、第２垂直信号線22と第３垂直信号線24を接続する。このとき、第２垂直信号線22と第３垂直信号線24はフローティング状態となる。その後、Ｎ行目のリセット線11-(N)をＯＮ状態とし、フォトダイオード１をリセットする。これにより、フォトダイオード１をリセットする前後の電圧変化ΔＶsig(N)が第１垂直信号線８に現れ、クランプ容量21を介して第２垂直信号線22及び第３垂直信号線24に伝えられ、ホールド容量25に蓄積される。ここで、クランプ容量21の容量値をＣ1 ，ホールド容量25の容量値をＣ2 とすると、ホールド容量25に蓄積される電圧変化量ΔＶout(N)と電荷変化量ΔＱ(N) は、次式（４），（５）となる。
ΔＶout(N)＝ΔＶsig(N)×｛Ｃ1 ／（Ｃ1 ＋Ｃ2 ）｝ ／・・・・・（４）
ΔＱ(N) ＝ΔＶsig(N)×｛Ｃ1 ／（Ｃ1 ＋Ｃ2 ）｝×Ｃ2 ・・・・（５）
【００３０】
引き続き、初期化線33をＯＦＦ状態に固定し、電圧変化量ΔＶout(N)を反映させた第３垂直信号線24の電圧値〔ＶREF ＋ΔＶout(N)〕で第２垂直信号線22をクランプした後、Ｎ＋１行目の画素リセット動作を行うことで、Ｎ＋１行の画素信号をクランプ容量21を介してホールド容量25に蓄積する。ここで、フォトダイオード１をリセットする前後の第１垂直信号線８の電圧変化をΔＶsig(N+1)とすると、ホールド容量25に新たに蓄積される電圧変化量ΔＶout(N)と電荷変化量ΔＱ(N) は、次式（６），（７）となる。
ΔＶout(N+1)＝ΔＶsig(N+1)×｛Ｃ1 ／（Ｃ1 ＋Ｃ2 ）｝ ・・・・（６）
ΔＱ(N+1) ＝ΔＶsig(N+1)×｛Ｃ1 ／（Ｃ1 ＋Ｃ2 ）｝×Ｃ2 ・・・（７）
【００３１】
このように、加算処理前に保存されているホールド容量25の電圧値を用いて第２垂直信号線22をクランプすることで、垂直画素信号のアナログ的な加算が行われる。ホールド容量25における加算後の電圧変化量ΔＶout 加算と電荷変化量ΔＱ加算は、次式（８），（９）となる。
【００３２】
（第２の実施の形態）
図５は、本発明に係る増幅型ＭＯＳセンサを用いた固体撮像装置の第２の実施の形態の主要部たるノイズキャンセル回路部分の構成を示す回路構成図ある。この実施の形態におけるノイズキャンセル回路は、第１垂直信号線８の電圧変動値をそのままホールド容量25に蓄積することができるように構成したもので、次に、その構成について説明する。なお、第１の実施の形態と対応する構成要素には同一の符号を付して示している。
【００３３】
本実施の形態のノイズキャンセル回路は、第２垂直信号線22とサンプルホールドトランジスタ23の間に第２垂直信号線バッファ80を追加したもので、他の構成は図２に示した第１の実施の形態と同じである。駆動タイミングチャートの概略は、図４に示した第１の実施の形態と同じである。
【００３４】
次に、本実施の形態の動作について説明する。水平帰線期間内におけるＮ行目のアドレス線12-(N)の選択動作、及び第２垂直信号線22と第３垂直信号線24とホールド容量25の初期化動作は、図２に示した第１の実施の形態のノイズキャンセル回路の動作と同じである。次に、クランプ線31と初期化線33を同時にＯＦＦ状態した後、サンプルホールド線32をＯＮ状態として、第２垂直信号線22のクランプ電圧を第２垂直信号線バッファ80を介して出力し、第３垂直信号線24とホールド容量25をドライブする。このとき、第２垂直信号線22はフローティング状態となる。
【００３５】
その後、Ｎ行目のリセット線11-(N)をＯＮ状態とし、フォトダイオード１の検出信号をリセットする。これにより、フォトダイオード１をリセットする前後の電圧変化ΔＶsig(N)が第１垂直信号線８に現れ、クランプ容量21と第２垂直信号線22と第２垂直信号線バッファ80と第３垂直信号線24を介してホールド容量25に蓄積される。ここで、クランプ容量21とホールド容量25は第２垂直信号線バッファ80を介して接続されるため、次式（10），（11）に示すように、第１垂直信号線８の電圧変化ΔＶsig(N)が、そのままホールド容量25に蓄積される。
ΔＶout(N)＝ΔＶsig(N) ・・・・・・・・・・・（10）
ΔＱ(N) ＝ΔＶsig(N)×Ｃ2 ・・・・・・・・・（11）
【００３６】
引き続き、初期化線33をＯＦＦ状態に固定し、電圧変化量ΔＶout(N)を反映させた第３垂直信号線24の電圧値〔ＶREF ＋ΔＶout(N)〕で第２垂直信号線22をクランプした後、Ｎ＋１行目の画素リセット動作を行うことで、Ｎ＋１行の画素信号をホールド容量25に蓄積する。ここで、フォトダイオード１をリセットする前後の第１垂直信号線８の電圧変化をΔＶsig(N+1)とすると、ホールド容量25に新たに蓄積される電圧変化量ΔＶout(N)と電荷変化量ΔＱ(N) は、次式（12），（13）となる。
ΔＶout(N+1)＝ΔＶsig(N+1) ・・・・・・・・・（12）
ΔＱ(N+1) ＝ΔＶsig(N+1)×Ｃ2 ・・・・・・・（13）
【００３７】
このように、加算処理前に保存されているホールド容量25の電圧値を用いて第２垂直信号線22をクランプすることで、垂直画素信号のアナログ的な加算が行われる。ホールド容量25における加算後の電圧変化量ΔＶout 加算と電荷変化量ΔＱ加算は、次式（14），（15）となる。
ΔＶout 加算＝ΔＶout(N)＋ΔＶout(N+1)＝ΔＶsig(N)＋ΔＶsig(N+1)
・・・・・・・・・（14）
ΔＱ加算＝ΔＱ(N) ＋ΔＱ(N+1) ＝｛ΔＶsig(N)＋ΔＶsig(N+1)｝×Ｃ2
・・・・・・・・・（15）
【００３８】
以上のように、本実施の形態によれば、第１垂直信号線８の電圧変動を減衰なくホールド容量25に蓄積できる。更に電圧変化量及び電荷変化量がクランプ容量21とは無関係に決まるため、高速化のためにクランプ容量21を小さくするなど設計自由度を増大させることができる。
【００３９】
（第３の実施の形態）
図６は、本発明に係る増幅型ＭＯＳセンサを用いた固体撮像装置の第３の実施の形態の主要部たるノイズキャンセル回路部分の構成を示す回路構成図ある。この実施の形態は、図５に示した第２の実施の形態における第３垂直信号線バッファ26と第２垂直信号線バッファ80を共有化でき、しかも第１垂直信号線８の電圧変動値をそのままホールド容量25に蓄積することができるように構成したもので、次にその構成について説明する。なお、図６においては、図５に示した第２の実施の形態と対応する構成要素には同一の符号を付して示している。
【００４０】
本実施の形態は、図６に示すように、クランプトランジスタ27と第３垂直信号線バッファ26の出力を接続する第１のバッファ出力切替えトランジスタ81と、サンプルホールドトランジスタ23と第３垂直信号線バッファ26の出力を接続する第２のバッファ出力切替えトランジスタ82と、第３垂直信号線24と第３垂直信号線バッファ26の入力端子を接続する第１のバッファ入力切替えトランジスタ83と、第２垂直信号線22と第３垂直信号線バッファ26の入力端子を接続する第２のバッファ入力切替えトランジスタ84を用いることで、図５に示した第２の実施の形態における第３垂直信号線バッファ26と第２垂直信号線バッファ80を共通化している。
【００４１】
なお、第１のバッファ出力切替えトランジスタ81と第１のバッファ入力切替えトランジスタ83は、第１のバッファ切替え線85のオン電圧に対応してＯＮ状態となり、第３垂直信号線24の電圧を第２垂直信号線22に伝える。また、第２のバッファ出力切替えトランジスタ82と第２のバッファ入力切替えトランジスタ84は、第２のバッファ切替え線86のオン電圧に対応してＯＮ状態となり、第２垂直信号線22の電圧を第３垂直信号線24に伝えるようになっている。
【００４２】
図７は、本実施の形態の動作を説明するための駆動タイミングチャートの概略を示す図であり、次に、このタイミングチャートを参照しながら本実施の形態の動作について説明する。第２垂直信号線22をクランプするとき、第１のバッファ切替え線85がオン電圧及び第２のバッファ切替え線86がオフ電圧となっている。また、第１垂直信号線８の電圧変動をホールド容量25に蓄積するときに、第１のバッファ切替え線85がオフ電圧及び第２のバッファ切替え線86がオン電圧となっている。Ｎ行の画素信号とＮ＋１行の画素信号を加算したときの、ホールド容量25における電圧変化量ΔＶout 加算と電荷変化量ΔＱ加算は、次式（16），（17）となる。
ΔＶout 加算＝ΔＶout(N)＋ΔＶout(N+1)＝ΔＶsig(N)＋ΔＶsig(N+1)
・・・・・・・・・（16）
ΔＱ加算＝ΔQ(N)＋ΔQ(N+1)＝｛ΔＶsig(N)＋ΔＶsig(N+1)｝×Ｃ2
・・・・・・・・・（17）
【００４３】
本実施の形態においては、以上のように、第１垂直信号線８の電圧変動を減衰なくホールド容量25に蓄積することが可能となる。更に、第３垂直信号線バッファ26と第２垂直信号線バッファ80を共有化できるため、素子数及び消費電流の削減が可能となる。
【００４４】
（第４の実施の形態）
図８は、本発明に係る増幅型ＭＯＳセンサを用いた固体撮像装置の第４の実施の形態を示す回路構成図であり、図１に示した第１の実施の形態と対応する構成要素には同一の符号を付して示している。この実施の形態に係る固体撮像装置は、光電変換部であるフォトダイオード１と該フォトダイオード１の検出信号を増幅する増幅トランジスタ２と前記フォトダイオード１の検出信号をリセットするリセットトランジスタ３と各行を選択するための選択トランジスタ４と画素電源５とからなる単位画素６と、単位画素６を駆動する垂直走査回路７と、単位画素６の画素信号を出力する第１垂直信号線８−１，８−２，・・・と、第１垂直信号線８−１，８−２，・・・に定電流を流すバイアス用トランジスタ９−１，９−２，・・・と、バイアス用トランジスタ９−１，９−２，・・・の電流値を決めるバイアス電流調整電圧線10と、加算機能を持つノイズキャンセル回路97−１，97−２，・・・とを備えている。
【００４５】
そして、上記ノイズキャンセル回路97−１，97−２，・・・は、前記第１垂直信号線８−１，８−２，・・・とクランプ容量21を介して接続されている第２垂直信号線22と、第２垂直信号線22の電圧変化を反転増幅する反転アンプ91と、反転アンプ91の出力が第１のサンプルホールドトランジスタ23を介して接続されている第３垂直信号線24と、第３垂直信号線24に接続されているホールド容量25と、第２垂直信号線22と反転アンプ91の出力をショートさせる機能を持つクランプトランジスタ92と、第２垂直信号線22と帰還容量93を介して接続される第４垂直信号線94と、第４垂直信号線94と反転アンプ91の出力を接続する第２のサンプルホールドトランジスタ95と、第４垂直信号線94を所定電圧にクランプする初期化トランジスタ96とで構成されている。
【００４６】
更に、この実施の形態に係る固体撮像装置は、前記ノイズキャンセル回路97−１，97−２，・・・の各列の第３垂直信号線24の出力信号を読み出すための列選択トランジスタ41−１，41−２，・・・と、列選択トランジスタ41−１，41−２，・・・のもう一方の端子が接続された水平信号線42と、列選択トランジスタ41−１，41−２，・・・を駆動する水平走査回路43と、出力アンプ44とを備えて構成されている。
【００４７】
なお、第１及び第２のサンプルホールドトランジスタ23及び95は、サンプルホールド線99のオン電圧に対応して、反転アンプ91の出力と第３垂直信号線24及び第４垂直信号線94を接続する。クランプトランジスタ92は、クランプ線98のオン電圧に対応して反転アンプの入出力端子をショートすることで、第２垂直信号線22の電圧を反転アンプ91の最適動作点に設定する。また、初期化トランジスタ96は、初期化線100 のオン電圧に対応して、第４垂直信号線94の電圧を基準電圧線101 の所定電圧にクランプする。
【００４８】
ここで、反転アンプ91のオープンループゲインが十分大きければ（例えば100以上）、クランプ容量21と帰還容量93により、反転アンプ91の出力において、ゲイン＝−（Ｃ1/Ｃ3 ）の反転信号を得ることができ、帰還容量93に連続的に画素信号を蓄積することが可能となる。
【００４９】
図９は、本実施の形態における反転アンプ91の構成例を示す図で、この構成例では、反転増幅トランジスタ105 と電流源106 と電源107 とから構成され、反転増幅トランジスタ105 のゲート端子を入力端子108 ，反転増幅トランジスタ105と電流源106 の接続点を出力端子109 としている。
【００５０】
図10は、本実施の形態の動作を説明するための駆動タイミングチャートの概略を示す図であり、次に、このタイミングチャートを参照しながら、本実施の形態の動作について説明する。水平帰線期間内に、Ｎ行目のアドレス線12-(N)が選択されると、第１垂直信号線８にＮ行目の単位画素６の信号電圧が出力される。同時にクランプ線98をＯＮ状態とすることで、反転アンプ91の入出力がショートされ、第２垂直信号線22が反転アンプの最適動作点にクランプされ、初期化線100をＯＮ状態とすることで、初期化トランジスタ96を介して第４垂直信号線94が所定電圧ＶREF に初期化される。
【００５１】
次に、クランプ線98と初期化線100 をＯＦＦ状態とした後、サンプルホールド線99をＯＮ状態として、第４垂直信号線94と反転アンプ91の出力及びホールド容量25を接続する。このとき、帰還容量93の容量値をＣ3 とすると、反転アンプ91とクランプ容量21と帰還容量93によって、ゲイン＝−（Ｃ1/Ｃ3 ）の反転増幅回路が構成され、第２垂直信号線22は反転アンプ91の帰還ループにより最適動作点に固定される。
【００５２】
その後、Ｎ行目のリセット線11-(N)をＯＮ状態とし、フォトダイオード１の検出信号をリセットする。このとき、フォトダイオード１をリセットする前後の電圧変化ΔＶsig(N)が第１垂直信号線８に現れ、クランプ容量21と帰還容量93を介して第３垂直信号線24に伝えられ、ホールド容量25に蓄積される。ここで、クランプ容量21の容量値をＣ1 ，帰還容量93の容量値をＣ3 とすると、ホールド容量25に蓄積される電圧変化量ΔＶout(N)と電荷変化量ΔＱ(N) は、次式（18），（19）となる。
ΔＶout(N)＝−ΔＶsig(N)×（Ｃ1 ／Ｃ3 ） ・・・・・・・・・・（18）
ΔＱ(N) ＝−ΔＶsig(N)×（Ｃ1 ／Ｃ3 ）×Ｃ2 ・・・・・・・・（19）
【００５３】
引き続き、初期化線100 をＯＦＦ状態に固定することで、帰還容量93に蓄積された電圧変動が保持されたままで、第２垂直信号線22をクランプすることができる。この後、同様の読み出し動作を行うことで、Ｎ＋１行の画素信号を帰還容量93を介して、ホールド容量25に蓄積する。このとき、フォトダイオード１をリセットする前後の第１垂直信号線８の電圧変化をΔＶsig(N+1)とすると、ホールド容量25に新たに蓄積される電圧変化量ΔＶout(N)と電荷変化量ΔＱ(N) は、次式（20），（21）となる。
ΔＶout(N+1)＝−ΔＶsig(N+1)×（Ｃ1 ／Ｃ3 ） ・・・・・・・・（20）
ΔＱ(N+1) ＝−ΔＶsig(N+1)×（Ｃ1 ／Ｃ3 ）×Ｃ2 ・・・・・・（21）
【００５４】
このように、反転アンプ91とクランプ容量21と帰還容量93によって、ゲイン＝−（Ｃ1/Ｃ3 ）の反転増幅回路を構成し、第１垂直信号線８の電圧変化を反転増幅することで、帰還容量93において連続的に加算が行われる。加算後のホールド容量25における電圧変化量ΔＶout 加算と電荷変化量ΔＱ加算は、次式（22），（23）のようになる。
【００５５】
（第５の実施の形態）
図11は、本発明に係る増幅型ＭＯＳセンサを用いた固体撮像装置の第５の実施の形態の主要部たるノイズキャンセル回路部分の構成を示す回路構成図ある。この実施の形態では、第１垂直信号線８と第２垂直信号線22を接続するクランプ容量21の値を変化させることが可能な構成となっており、これにより各行毎に反転信号のゲインを調整することができるため、重み付け加算などのエッジ強調の機能を実現できるようになっている。次に、その構成について説明する。なお、第４の実施の形態と対応する構成要素には同一の符号を付して示している。
【００５６】
本実施の形態では、図８に示した第４の実施の形態のノイズキャンセル回路における第１垂直信号線８と第２垂直信号線22の間に、第２のクランプ容量111 とクランプ容量選択トランジスタ112 を追加した構成となっており、クランプ容量選択トランジスタ112 は、ゲイン切替え線113 のオン電圧に対応して、クランプ容量21に第２のクランプ容量111 を並列接続するように構成されている。
【００５７】
図12は、本実施の形態の動作を説明するための駆動タイミングチャートの概略を示す図であり、次にこのタイミングチャートを参照しながら、本実施の形態の動作について説明する。Ｎ＋１行目の画素信号を加算するときに、ゲイン切替え線113 をオン電圧とし、クランプ容量21に第２のクランプ容量111 を並列接続する。このとき、第２のクランプ容量111 の容量値をＣ4 とすると、反転増幅回路はゲインが、−｛（Ｃ1 ＋Ｃ4 ）／Ｃ3 ｝となり、より大きなゲインとなる。
【００５８】
Ｎ＋１行の画素信号を加算する際に、反転増幅回路のゲインを変更する以外、基本動作は図８に示した第４の実施の形態と同じで、加算後のホールド容量25における電圧変化量ΔＶout 加算と電荷変化量ΔＱ加算は、次式（24），（25）のようになる。
【００５９】
以上のように、この実施の形態によれば、各行毎に反転信号のゲインを調整することができるため、重み付け加算などのエッジ強調の機能を実現できる。
【００６０】
なお、上記本発明に係る各実施の形態の回路構成及び駆動方式の変更は、特許請求項の範囲を逸脱しない範囲で広く行うことができる。例えば、垂直加算する画素数を２行以上とすることもできる。また、図13に示すように、図８に示す第４の実施の形態の構成からホールド容量25を削減し、反転アンプ91の出力電圧を直接列選択トランジスタ41−１，41−２，・・・を介して水平信号線42に電圧出力することも可能である。この変形例の場合における駆動タイミングチャートを図14に示す。また、単位画素６の構成要素及び駆動方法を変更した場合も、加算回路の駆動方法を変更することで対応可能である。
【００６１】
【発明の効果】
以上実施の形態に基づいて説明したように、請求項１に係る発明によれば、加算機能を持つノイズキャンセル部に含まれるラインメモリの加算処理前のデータ出力に対して画素から出力される増幅信号の変化成分を加算し、加算処理後の最新出力を同一のラインメモリに上書きするように構成されているので、ラインメモリを増加することなく任意行数の画素信号を加算することができ、また増幅信号の変化成分を加算することで固定パターン雑音の低減も行われる。これによりチップ面積の増加やコスト上昇を押さえることができる。また、請求項２に係る発明によれば、垂直画素の信号を同一のサンプルホールド手段に連続的に蓄積することができるため、ラインメモリとなるサンプルホールド手段を増加することなく任意行数の画素信号を加算することができ、また加算動作と同時に固定パターン雑音の低減も行われ、これによりチップ面積の増加やコスト上昇を押さえることができる。また、請求項３に係る発明によれば、垂直画素の信号を同一のサンプルホールド手段に連続的に蓄積することができるため、ラインメモリとなるサンプルホールド手段を増加することなく任意行数の画素信号を加算することができ、また加算動作と同時に固定パターン雑音の低減も行われ、更に僅かにバッファ手段を追加するだけで、サンプルホールド手段における画素信号の減衰を防ぎ、大きな出力信号を得ることができる。
【００６２】
また、請求項４に係る発明によれば、垂直画素の信号を反転アンプの帰還容量に連続的に蓄積することができるため、ラインメモリとなる帰還容量を持つ反転アンプを増加することなく任意行数の画素信号を加算することができ、また加算動作と同時に固定パターン雑音の低減も行われ、これによりチップ面積の増加やコスト上昇を押さえることができる。また、請求項５に係る発明によれば、垂直画素の信号の信号を反転アンプの帰還容量に連続的に蓄積することができるため、ラインメモリとなる帰還容量を持つ反転アンプを増加することなく任意行数の画素信号を加算することができ、また加算動作と同時に固定パターン雑音の低減も行われ、更に反転アンプのゲインを行毎に変更可能であるため、重み付け加算などのエッジ強調の機能をもたせることができる。
【図面の簡単な説明】
【図１】本発明に係る固体撮像装置の第１の実施の形態を示す回路構成図である。
【図２】図１に示した実施の形態における加算機能を持つノイズキャンセル回路の具体的構成例を示す回路構成図である。
【図３】図２に示した加算機能を持つノイズキャンセル回路における第３垂直信号線バッファの構成例を示す回路構成図である。
【図４】第１の実施の形態の動作を説明するための駆動タイミングチャートである。
【図５】本発明の第２の実施の形態の主要部である加算機能を持つノイズキャンセル回路の構成を示す回路構成図である。
【図６】本発明の第３の実施の形態の主要部である加算機能を持つノイズキャンセル回路の構成を示す回路構成図である。
【図７】第３の実施の形態の動作を説明するための駆動タイミングチャートである。
【図８】本発明の第４の実施の形態を示す回路構成図である。
【図９】図８に示した第４の実施の形態における反転アンプの構成例を示す回路構成図である。
【図１０】第４の実施の形態の動作を説明するための駆動タイミングチャートである。
【図１１】本発明の第５の実施の形態の主要部である加算機能を持つノイズキャンセル回路の構成を示す回路構成図である。
【図１２】第５の実施の形態の動作を説明するための駆動タイミングチャートである。
【図１３】図８に示した第４の実施の形態の主要部である加算機能を持つノイズキャンセル回路の変形例の構成を示す回路構成図である。
【図１４】図13に示した変形例の動作を説明するための駆動タイミングチャートである。
【図１５】従来の加算手段を持つ固体撮像装置の構成例を示す回路構成図である。
【図１６】図15に示した従来例の動作を説明するための駆動タイミングチャートである。
【符号の説明】
１ フォトダイオード
２ 増幅トランジスタ
３ リセットトランジスタ
４ 選択トランジスタ
５ 画素電源
６ 単位画素
７ 垂直走査回路
８−１，８−２，・・・ 第１垂直信号線
９−１，９−２，・・・ バイアス用トランジスタ
10 バイアス電流調整電圧線
11-(N)，11-(N+1), ・・ リセット線
12-(N)，12-(N+1), ・・ アドレス線
13−１，13−２，・・・ ノイズキャンセル回路
14 変化成分検出回路
15 アナログ加算手段
16 メモリ
21 クランプ容量
22 第２垂直信号線
23 サンプルホールドトランジスタ
24 第３垂直信号線
25 ホールド容量
26 第３垂直信号線バッファ
27 クランプトランジスタ
28 初期化トランジスタ
31 クランプ線
32 サンプルホールド線
33 初期化線
34 基準電圧線
41−１，41−２，・・・ 列選択トランジスタ
42 水平信号線
43 水平走査回路
44 出力アンプ
71，72 差動入力段用トランジスタ
73，74 負荷用トランジスタ
75 電流源
76 電源
77 入力端子
78 出力端子
80 第２垂直信号線バッファ
81 第１のバッファ出力切替えトランジスタ
82 第２のバッファ出力切替えトランジスタ
83 第１のバッファ入力切替えトランジスタ
84 第２のバッファ入力切替えトランジスタ
85 第１のバッファ切替え線
86 第２のバッファ切替え線
91 反転アンプ
92 クランプトランジスタ
93 帰還容量
94 第４垂直信号線
95 第２のサンプルホールドトランジスタ
97−１，97−２，・・・ ノイズキャンセル回路
98 クランプ線
99 サンプルホールド線
100 初期化線
101 基準電圧線
105 反転増幅トランジスタ
106 電流源
107 電源
108 入力端子
109 出力端子
111 第２のクランプ容量
112 クランプ容量選択トランジスタ
113 ゲイン切替え線
【発明の属する技術分野】
この発明は、固体撮像装置に係わり、特に増幅型ＭＯＳセンサを用いた固体撮像装置に関する。
【０００２】
【従来の技術】
近年、固体撮像装置として増幅型ＭＯＳセンサと呼ばれる撮像素子を用いた固体撮像装置が、モバイル機器向けの低消費電力固体撮像装置や高解像度の電子スチルカメラに搭載されている。現在の増幅型ＭＯＳセンサを用いた固体撮像装置は、行方向の画素信号を順序よく読み出すプログレッシブ走査が一般的であるが、ＮＴＳＣ方式やＰＡＬ方式のような現行テレビ方式に対応させるために、撮像装置内で垂直方向の画素信号を加算する手段が提案されている。また、高解像度の固体撮像装置では、電子ビューファインダーやモニター用の小画面などに比較的低い解像度の画像信号を高速に読み出すために、撮像装置内で垂直方向及び水平方向の画素信号を加算する手段が提案されている。
【０００３】
図15は、特開２０００−１０６６５３号公報開示のものであり、垂直方向の画素信号を加算する手段を持った固体撮像装置の一例である。この固体撮像装置は、図15に示すように、光電変換部であるフォトダイオード１とフォトダイオード１の検出信号を増幅する増幅トランジスタ２と前記フォトダイオード１の検出信号をリセットするリセットトランジスタ３と各行を選択するための選択トランジスタ４と画素電源５とからなる単位画素６と、単位画素６を駆動する垂直走査回路７と、単位画素６の出力となる第１垂直信号線８−１，８−２，・・・と、第１垂直信号線８−１，８−２，・・・に定電流を流すバイアス用トランジスタ９−１，９−２，・・・と、バイアス用トランジスタ９−１，９−２，・・・の電流値を決めるバイアス電流調整電圧線10と、第１垂直信号線８−１，８−２，・・・に接続されたサンプルホールドトランジスタ51とクランプ容量21を介して第２垂直信号線52が接続され、第２垂直信号線52に直列に接続された第１の選択スイッチ用トランジスタ53と第１のホールド容量54、及び第２の選択スイッチ用トランジスタ55と第２のホールド容量56と第２垂直信号線52を所定の電圧にクランプするためのクランプトランジスタ57とからなる加算回路58−１，58−２，・・・と、各列の第２垂直信号線52の出力信号を読み出すための列選択トランジスタ41−１，41−２，・・・と、列選択トランジスタ41−１，41−２，・・・のもう一方の端子が接続された水平信号線42と、列選択トランジスタ41−１，41−２，・・・を駆動する水平走査回路43と、出力アンプ44から構成されている。
【０００４】
加算回路58−１，58−２，・・・は、２行分のラインメモリとなる第１及び第２のホールド容量54，56を持ち、Ｎ行の画素信号は第１のホールド容量54に、Ｎ＋１行の信号は第２のホールド容量56に蓄積される。その後、第１の選択スイッチ用トランジスタ53と第２の選択スイッチ用トランジスタ55を同時にＯＮすることで、第２垂直信号線52においてライン加算が行われるようになっている。
【０００５】
なお、サンプルホールドトランジスタ51は、サンプルホールド線59のＯＮ電圧に対応して第２垂直信号線52に信号電圧を伝える。クランプトランジスタ57は、クランプ線62のＯＮ電圧に対応して、第２垂直信号線52を基準電圧線63による所定電圧（ＶREF ）にクランプするために配置されている。また、60，61は第１及び第２の選択スイッチ用トランジスタ53，55のＯＮ電圧印加用のＨ1 ，Ｈ2 線である。
【０００６】
図16は、上記構成の固体撮像装置の駆動タイミングチャートの概略を示す図である。水平帰線期間中に、Ｎ行目のアドレス線12-(N)が選択されると、第１垂直信号線８−１，８−２，・・・にＮ行目の単位画素６の信号電圧が出力される。このとき、Ｈ1 線60がＯＮ状態、Ｈ2 線61がＯＦＦ状態である。同時に、サンプルホールド線59をＯＮ状態にすることで、サンプルホールドトランジスタ51を介して第１垂直信号線８−１，８−２，・・・とクランプ容量21を接続する。更に、クランプ線62をＯＮ状態とすることで、クランプトランジスタ57を介して第２垂直信号線52を基準電圧線63により所定電圧（ＶREF ）にクランプする。
【０００７】
次に、クランプ線62をＯＦＦ状態とし、第２垂直信号線52をフローティング状態とした後、Ｎ行目のリセット線11-(N)をＯＮ状態とし、フォトダイオード１の検出信号をリセットする。このとき、フォトダイオード１をリセットする前後の電圧変化ΔＶsig(N)が第１垂直信号線８−１，８−２，・・・に現れ、クランプ容量21を介して第２垂直信号線52に伝えられ、第１のホールド容量54に蓄積する。ここでクランプ容量21の容量値をＣ1 ，第１及び第２のホールド容量54，56の容量値をＣ2 とすると、第１のホールド容量54に蓄積される電荷変化量ΔＱ(N)は、次式（１）となる。
ΔＱ(N) ＝ΔＶsig(N)×｛Ｃ1 ／（Ｃ1 ＋Ｃ2 ）｝×Ｃ2 ・・・・（１）
【０００８】
同様に、Ｈ1 線60をＯＦＦ状態、Ｈ2 線61をＯＮ状態として、Ｎ＋１行の画素信号を第２のホールド容量56に蓄積する。このとき、フォトダイオード１をリセットする前後の第１垂直信号線８−１，８−２，・・・の電圧変化をΔＶsig(N+1)とすると、第２のホールド容量56に蓄積される電荷変化量ΔＱ(N+1) は次式（２）となる。
ΔＱ(N+1) ＝ΔＶsig(N+1)×｛Ｃ1 ／（Ｃ1 ＋Ｃ2 ）｝×Ｃ2 ・・・（２）
【０００９】
最後に、Ｈ1 線60とＨ2 線61を同時にＯＮ状態とすることで、第２垂直信号線52において電荷領域での加算が行われる。加算後の第２垂直信号線52における電荷変化量ΔＱ加算は、次式（３）となる。
【発明が解決しようとする課題】
しかしながら、図15と図16に示した従来の固体撮像装置のようなラインメモリを用いる手法では、ラインメモリの行数、すなわちホールド容量数により、加算できる最大の行数が決まってしまう。そのため、加算する最大行数分のラインメモリを、予め用意しておく必要があるため、ラインメモリの面積増加及びチップ面積の増加をもたらす。また、必要に応じて加算する行数を増やす場合でも、あらかじめ用意されたラインメモリに対応する行数以上は加算できないという制約がある。このように、従来提案されている垂直画素の加算機能を持った固体撮像装置では、必要に応じて加算する行数を変更するなど自由度のある垂直画素の加算に対して、十分な考慮がなされていない。
【００１１】
本発明は、従来の垂直画素の加算機能を持った固体撮像装置における上記問題点を解消するためになされたもので、ラインメモリの行数を多くすることなしに任意行数の垂直画素の加算機能を実現でき、更に、画素信号の変化成分を加算することにより固定パターン雑音の低減を行う機能も併せ持ち、これによりセンサのチップ面積の増加やコスト上昇を押さえることができるようにしたＭＯＳ型センサを用いた固体撮像装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記問題点を解決するため、請求項１に係る発明は、光電変換部と該光電変換部の出力を増幅して増幅信号を出力する増幅部とを含んだ単位画素を行方向及び列方向に二次元的に配置した画素アレイと、列方向に前記単位画素の増幅信号を伝達する複数の垂直信号線と、前記画素アレイの各画素信号を読み出すための垂直及び水平走査回路と、各列毎の垂直信号線に接続され少なくとも二つの前記単位画素の増幅信号の加算機能を持つノイズキャンセル部とを備え、前記加算機能を持つノイズキャンセル部は、各列毎の前記垂直信号線に接続されるクランプ手段と、該クランプ手段を介して前記増幅信号を蓄積するサンプルホールド手段と、前記クランプ手段の垂直信号線と接続していない側に与える電圧値を前記サンプルホールド手段の加算処理前における電圧値とするフィードバック手段とで構成し、固体撮像装置を構成するものである。
【００１５】
このように構成された固体撮像装置においては、垂直画素の信号を加算機能を持つノイズキャンセル部に含まれる同一のサンプルホールド手段に連続的に蓄積することができる。そのため、ラインメモリとなるサンプルホールド手段を増加することなく任意行数の画素信号を加算することができる。また、加算動作と同時に固定パターン雑音の低減も行われる。これにより、固体撮像装置のチップ面積の増加やコスト上昇を押さえることができる。なお、請求項２におけるクランプ手段が、請求項１における変化成分検出回路に対応するものである。
【００１６】
請求項２に係る発明は、請求項１に係る固体撮像装置において、前記加算機能を持つノイズキャンセル部は、更に前記クランプ手段を介して得られる前記増幅信号を低インピーダンス出力するバッファ手段を備え、前記サンプルホールド手段は前記バッファ手段の出力電圧を蓄積するように構成されていることを特徴とするものである。
【００１７】
このように構成された固体撮像装置においては、垂直画素の信号を同一のサンプルホールド手段に連続的に蓄積することができるため、ラインメモリとなるサンプルホールド手段を増加することなく任意行数の画素信号を加算することができる。また、加算動作と同時に固定パターン雑音の低減も行われる。更に、わずかにバッファ手段を追加するだけで、サンプルホールド手段における画素信号の減衰を防ぎ大きな出力信号を得ることができる。これにより、固体撮像装置のチップ面積の増加やコスト上昇を押さえることができる。
【００２２】
【発明の実施の形態】
（第１の実施の形態）
次に、本発明の実施の形態について、図面を参照しながら説明する。図１は、本発明に係る増幅型ＭＯＳセンサを用いた固体撮像装置の第１の実施の形態を示す回路構成図であり、図15に示した従来例と対応する構成要素には同一の符号を付して示している。この実施の形態に係る固体撮像装置は、光電変換部であるフォトダイオード１と、該フォトダイオード１の検出信号を増幅する増幅トランジスタ２と、前記フォトダイオード１の検出信号をリセットするリセットトランジスタ３と、各行を選択するための選択トランジスタ４と、画素電源５からなる単位画素６を行方向及び列方向に複数個配列した画素アレイを備えており、更に、前記単位画素６を駆動する垂直走査回路７と、単位画素６の画素信号を出力とする第１垂直信号線８−１，８−２，・・・と、第１垂直信号線８−１，８−２，・・・に定電流を流すバイアス用トランジスタ９−１，９−２，・・・と、バイアス用トランジスタ９−１，９−２，・・・の電流値を決めるバイアス電流調整電圧線10と、加算機能を持ったノイズキャンセル回路13−１，13−２，・・・と、各列の加算機能を持ったノイズキャンセル回路13−１，13−２，・・・の出力信号を読み出すための列選択トランジスタ41−１，41−２，・・・と、列選択トランジスタ41−１，41−２，・・・のもう一方の端子が接続された水平信号線42と、列選択トランジスタ41−１，41−２，・・・を駆動する水平走査回路43と、出力アンプ44とを備えている。
【００２３】
そして、加算機能を持ったノイズキャンセル回路13−１，13−２，・・・は、変化成分検出回路14とアナログ加算手段15とメモリ16から構成され、加算処理前に保存されているメモリ16の出力に対して新たな画素から出力される増幅信号の変化成分をアナログ的に加算し、加算処理後の最新出力をメモリ16に上書きするように構成されている。このように、加算処理前に保存されているメモリ16の出力に対するアナログ的加算と、加算出力のメモリ16への上書きを繰り返し行うことで、メモリ16を複数設けなくても任意行数の画素信号を加算することができるようになっている。
【００２４】
図２に、本実施の形態における加算機能を持ったノイズキャンセル回路13−１，13−２，・・・（以下、代表して符号13で表す）の具体的な構成例を示す。図２において、加算機能を持ったノイズキャンセル回路13は、第１垂直信号線８−１，８−２，・・・（以下、代表して符号８で表す）に接続されているクランプ容量21と、クランプ容量21を介して第１垂直信号線８と接続されている第２垂直信号線22と、第２垂直信号線22とサンプルホールドトランジスタ23を介して接続されている第３垂直信号線24と、第３垂直信号線24に接続されているホールド容量25と、第３垂直信号線24に入力端子が接続されている第３垂直信号線バッファ26と、第２垂直信号線22と第３垂直信号線バッファ26を接続しているクランプトランジスタ27と、第３垂直信号線24及びホールド容量25を基準電圧線34の所定電圧（ＶREF ）にクランプする初期化トランジスタ28から構成されている。なお、上記構成のノイズキャンセル回路におけるクランプ容量21は、図１における変化成分検出回路14に対応するものである。
【００２５】
そして、ホールド容量25の電圧値は、第３垂直信号線バッファ26を介して第２垂直信号線22にフィードバックでき、第２垂直信号線22のクランプ電圧とすることができる。この機能を用いることで、加算処理前に保存されているホールド容量25の出力に対して、クランプ容量21を介して新たな画素信号をアナログ的に加算できる。
【００２６】
なお、サンプルホールドトランジスタ23は、サンプルホールド線32のオン電圧に対応して第２垂直信号線22と第３垂直信号線24を接続する。クランプトランジスタ27はクランプ線31のオン電圧に対応して、第３垂直信号線バッファ26の出力電圧を用いて第２垂直信号線22をクランプする。また、初期化トランジスタ28は初期化線33のオン電圧に対応して、第３垂直信号線24及びホールド容量25を基準電圧線34の所定電圧（ＶREF ）にクランプするようになっている。
【００２７】
図３は、本実施の形態に示される第３垂直信号線バッファ26の構成例を示す図で、この構成例は差動増幅回路をボルテージフォロア接続して構成したものである。すなわち、トランジスタ71と72からなる差動入力段と、トランジスタ73と74よりなる負荷と、電流源75と、電源76から構成され、トランジスタ71のゲート端子をバッファの入力端子77とし、トランジスタ72のゲート端子をドレインとショートさせることで出力端子78となっている。このように、差動増幅回路をボルテージフォロア接続することで、入力端子77に印加される電圧が出力端子78より低インピーダンスで出力される。
【００２８】
次に、本実施の形態の動作を、図４に示す駆動タイミングチャートの概略図を参照しながら説明する。水平同期信号の水平帰線期間内に、Ｎ行目のアドレス線12-(N)が選択されると、第１垂直信号線８にＮ行目の単位画素６の信号電圧が出力される。同時にクランプ線31と初期化線33を同時にＯＮ状態とすることで、初期化トランジスタ28を介して第３垂直信号線24とホールド容量25が所定電圧ＶREF に初期化をされる。、また、第３垂直信号線バッファ26とクランプトランジスタ27を介して第２垂直信号線22も所定電圧ＶREF にクランプされる。
【００２９】
次に、クランプ線31と初期化線33を同時にＯＦＦ状態した後、サンプルホールド線32をＯＮ状態として、第２垂直信号線22と第３垂直信号線24を接続する。このとき、第２垂直信号線22と第３垂直信号線24はフローティング状態となる。その後、Ｎ行目のリセット線11-(N)をＯＮ状態とし、フォトダイオード１をリセットする。これにより、フォトダイオード１をリセットする前後の電圧変化ΔＶsig(N)が第１垂直信号線８に現れ、クランプ容量21を介して第２垂直信号線22及び第３垂直信号線24に伝えられ、ホールド容量25に蓄積される。ここで、クランプ容量21の容量値をＣ1 ，ホールド容量25の容量値をＣ2 とすると、ホールド容量25に蓄積される電圧変化量ΔＶout(N)と電荷変化量ΔＱ(N) は、次式（４），（５）となる。
ΔＶout(N)＝ΔＶsig(N)×｛Ｃ1 ／（Ｃ1 ＋Ｃ2 ）｝ ／・・・・・（４）
ΔＱ(N) ＝ΔＶsig(N)×｛Ｃ1 ／（Ｃ1 ＋Ｃ2 ）｝×Ｃ2 ・・・・（５）
【００３０】
引き続き、初期化線33をＯＦＦ状態に固定し、電圧変化量ΔＶout(N)を反映させた第３垂直信号線24の電圧値〔ＶREF ＋ΔＶout(N)〕で第２垂直信号線22をクランプした後、Ｎ＋１行目の画素リセット動作を行うことで、Ｎ＋１行の画素信号をクランプ容量21を介してホールド容量25に蓄積する。ここで、フォトダイオード１をリセットする前後の第１垂直信号線８の電圧変化をΔＶsig(N+1)とすると、ホールド容量25に新たに蓄積される電圧変化量ΔＶout(N)と電荷変化量ΔＱ(N) は、次式（６），（７）となる。
ΔＶout(N+1)＝ΔＶsig(N+1)×｛Ｃ1 ／（Ｃ1 ＋Ｃ2 ）｝ ・・・・（６）
ΔＱ(N+1) ＝ΔＶsig(N+1)×｛Ｃ1 ／（Ｃ1 ＋Ｃ2 ）｝×Ｃ2 ・・・（７）
【００３１】
このように、加算処理前に保存されているホールド容量25の電圧値を用いて第２垂直信号線22をクランプすることで、垂直画素信号のアナログ的な加算が行われる。ホールド容量25における加算後の電圧変化量ΔＶout 加算と電荷変化量ΔＱ加算は、次式（８），（９）となる。
（第２の実施の形態）
図５は、本発明に係る増幅型ＭＯＳセンサを用いた固体撮像装置の第２の実施の形態の主要部たるノイズキャンセル回路部分の構成を示す回路構成図ある。この実施の形態におけるノイズキャンセル回路は、第１垂直信号線８の電圧変動値をそのままホールド容量25に蓄積することができるように構成したもので、次に、その構成について説明する。なお、第１の実施の形態と対応する構成要素には同一の符号を付して示している。
【００３３】
本実施の形態のノイズキャンセル回路は、第２垂直信号線22とサンプルホールドトランジスタ23の間に第２垂直信号線バッファ80を追加したもので、他の構成は図２に示した第１の実施の形態と同じである。駆動タイミングチャートの概略は、図４に示した第１の実施の形態と同じである。
【００３４】
次に、本実施の形態の動作について説明する。水平帰線期間内におけるＮ行目のアドレス線12-(N)の選択動作、及び第２垂直信号線22と第３垂直信号線24とホールド容量25の初期化動作は、図２に示した第１の実施の形態のノイズキャンセル回路の動作と同じである。次に、クランプ線31と初期化線33を同時にＯＦＦ状態した後、サンプルホールド線32をＯＮ状態として、第２垂直信号線22のクランプ電圧を第２垂直信号線バッファ80を介して出力し、第３垂直信号線24とホールド容量25をドライブする。このとき、第２垂直信号線22はフローティング状態となる。
【００３５】
その後、Ｎ行目のリセット線11-(N)をＯＮ状態とし、フォトダイオード１の検出信号をリセットする。これにより、フォトダイオード１をリセットする前後の電圧変化ΔＶsig(N)が第１垂直信号線８に現れ、クランプ容量21と第２垂直信号線22と第２垂直信号線バッファ80と第３垂直信号線24を介してホールド容量25に蓄積される。ここで、クランプ容量21とホールド容量25は第２垂直信号線バッファ80を介して接続されるため、次式（10），（11）に示すように、第１垂直信号線８の電圧変化ΔＶsig(N)が、そのままホールド容量25に蓄積される。
ΔＶout(N)＝ΔＶsig(N) ・・・・・・・・・・・（10）
ΔＱ(N) ＝ΔＶsig(N)×Ｃ2 ・・・・・・・・・（11）
【００３６】
引き続き、初期化線33をＯＦＦ状態に固定し、電圧変化量ΔＶout(N)を反映させた第３垂直信号線24の電圧値〔ＶREF ＋ΔＶout(N)〕で第２垂直信号線22をクランプした後、Ｎ＋１行目の画素リセット動作を行うことで、Ｎ＋１行の画素信号をホールド容量25に蓄積する。ここで、フォトダイオード１をリセットする前後の第１垂直信号線８の電圧変化をΔＶsig(N+1)とすると、ホールド容量25に新たに蓄積される電圧変化量ΔＶout(N)と電荷変化量ΔＱ(N) は、次式（12），（13）となる。
ΔＶout(N+1)＝ΔＶsig(N+1) ・・・・・・・・・（12）
ΔＱ(N+1) ＝ΔＶsig(N+1)×Ｃ2 ・・・・・・・（13）
【００３７】
このように、加算処理前に保存されているホールド容量25の電圧値を用いて第２垂直信号線22をクランプすることで、垂直画素信号のアナログ的な加算が行われる。ホールド容量25における加算後の電圧変化量ΔＶout 加算と電荷変化量ΔＱ加算は、次式（14），（15）となる。
ΔＶout 加算＝ΔＶout(N)＋ΔＶout(N+1)＝ΔＶsig(N)＋ΔＶsig(N+1)
・・・・・・・・・（14）
ΔＱ加算＝ΔＱ(N) ＋ΔＱ(N+1) ＝｛ΔＶsig(N)＋ΔＶsig(N+1)｝×Ｃ2
・・・・・・・・・（15）
【００３８】
以上のように、本実施の形態によれば、第１垂直信号線８の電圧変動を減衰なくホールド容量25に蓄積できる。更に電圧変化量及び電荷変化量がクランプ容量21とは無関係に決まるため、高速化のためにクランプ容量21を小さくするなど設計自由度を増大させることができる。
【００３９】
（第３の実施の形態）
図６は、本発明に係る増幅型ＭＯＳセンサを用いた固体撮像装置の第３の実施の形態の主要部たるノイズキャンセル回路部分の構成を示す回路構成図ある。この実施の形態は、図５に示した第２の実施の形態における第３垂直信号線バッファ26と第２垂直信号線バッファ80を共有化でき、しかも第１垂直信号線８の電圧変動値をそのままホールド容量25に蓄積することができるように構成したもので、次にその構成について説明する。なお、図６においては、図５に示した第２の実施の形態と対応する構成要素には同一の符号を付して示している。
【００４０】
本実施の形態は、図６に示すように、クランプトランジスタ27と第３垂直信号線バッファ26の出力を接続する第１のバッファ出力切替えトランジスタ81と、サンプルホールドトランジスタ23と第３垂直信号線バッファ26の出力を接続する第２のバッファ出力切替えトランジスタ82と、第３垂直信号線24と第３垂直信号線バッファ26の入力端子を接続する第１のバッファ入力切替えトランジスタ83と、第２垂直信号線22と第３垂直信号線バッファ26の入力端子を接続する第２のバッファ入力切替えトランジスタ84を用いることで、図５に示した第２の実施の形態における第３垂直信号線バッファ26と第２垂直信号線バッファ80を共通化している。
【００４１】
なお、第１のバッファ出力切替えトランジスタ81と第１のバッファ入力切替えトランジスタ83は、第１のバッファ切替え線85のオン電圧に対応してＯＮ状態となり、第３垂直信号線24の電圧を第２垂直信号線22に伝える。また、第２のバッファ出力切替えトランジスタ82と第２のバッファ入力切替えトランジスタ84は、第２のバッファ切替え線86のオン電圧に対応してＯＮ状態となり、第２垂直信号線22の電圧を第３垂直信号線24に伝えるようになっている。
【００４２】
図７は、本実施の形態の動作を説明するための駆動タイミングチャートの概略を示す図であり、次に、このタイミングチャートを参照しながら本実施の形態の動作について説明する。第２垂直信号線22をクランプするとき、第１のバッファ切替え線85がオン電圧及び第２のバッファ切替え線86がオフ電圧となっている。また、第１垂直信号線８の電圧変動をホールド容量25に蓄積するときに、第１のバッファ切替え線85がオフ電圧及び第２のバッファ切替え線86がオン電圧となっている。Ｎ行の画素信号とＮ＋１行の画素信号を加算したときの、ホールド容量25における電圧変化量ΔＶout 加算と電荷変化量ΔＱ加算は、次式（16），（17）となる。
ΔＶout 加算＝ΔＶout(N)＋ΔＶout(N+1)＝ΔＶsig(N)＋ΔＶsig(N+1)
・・・・・・・・・（16）
ΔＱ加算＝ΔQ(N)＋ΔQ(N+1)＝｛ΔＶsig(N)＋ΔＶsig(N+1)｝×Ｃ2
・・・・・・・・・（17）
【００４３】
本実施の形態においては、以上のように、第１垂直信号線８の電圧変動を減衰なくホールド容量25に蓄積することが可能となる。更に、第３垂直信号線バッファ26と第２垂直信号線バッファ80を共有化できるため、素子数及び消費電流の削減が可能となる。
【００４４】
（第４の実施の形態）
図８は、本発明に係る増幅型ＭＯＳセンサを用いた固体撮像装置の第４の実施の形態を示す回路構成図であり、図１に示した第１の実施の形態と対応する構成要素には同一の符号を付して示している。この実施の形態に係る固体撮像装置は、光電変換部であるフォトダイオード１と該フォトダイオード１の検出信号を増幅する増幅トランジスタ２と前記フォトダイオード１の検出信号をリセットするリセットトランジスタ３と各行を選択するための選択トランジスタ４と画素電源５とからなる単位画素６と、単位画素６を駆動する垂直走査回路７と、単位画素６の画素信号を出力する第１垂直信号線８−１，８−２，・・・と、第１垂直信号線８−１，８−２，・・・に定電流を流すバイアス用トランジスタ９−１，９−２，・・・と、バイアス用トランジスタ９−１，９−２，・・・の電流値を決めるバイアス電流調整電圧線10と、加算機能を持つノイズキャンセル回路97−１，97−２，・・・とを備えている。
【００４５】
そして、上記ノイズキャンセル回路97−１，97−２，・・・は、前記第１垂直信号線８−１，８−２，・・・とクランプ容量21を介して接続されている第２垂直信号線22と、第２垂直信号線22の電圧変化を反転増幅する反転アンプ91と、反転アンプ91の出力が第１のサンプルホールドトランジスタ23を介して接続されている第３垂直信号線24と、第３垂直信号線24に接続されているホールド容量25と、第２垂直信号線22と反転アンプ91の出力をショートさせる機能を持つクランプトランジスタ92と、第２垂直信号線22と帰還容量93を介して接続される第４垂直信号線94と、第４垂直信号線94と反転アンプ91の出力を接続する第２のサンプルホールドトランジスタ95と、第４垂直信号線94を所定電圧にクランプする初期化トランジスタ96とで構成されている。
【００４６】
更に、この実施の形態に係る固体撮像装置は、前記ノイズキャンセル回路97−１，97−２，・・・の各列の第３垂直信号線24の出力信号を読み出すための列選択トランジスタ41−１，41−２，・・・と、列選択トランジスタ41−１，41−２，・・・のもう一方の端子が接続された水平信号線42と、列選択トランジスタ41−１，41−２，・・・を駆動する水平走査回路43と、出力アンプ44とを備えて構成されている。
【００４７】
なお、第１及び第２のサンプルホールドトランジスタ23及び95は、サンプルホールド線99のオン電圧に対応して、反転アンプ91の出力と第３垂直信号線24及び第４垂直信号線94を接続する。クランプトランジスタ92は、クランプ線98のオン電圧に対応して反転アンプの入出力端子をショートすることで、第２垂直信号線22の電圧を反転アンプ91の最適動作点に設定する。また、初期化トランジスタ96は、初期化線100 のオン電圧に対応して、第４垂直信号線94の電圧を基準電圧線101 の所定電圧にクランプする。
【００４８】
ここで、反転アンプ91のオープンループゲインが十分大きければ（例えば100以上）、クランプ容量21と帰還容量93により、反転アンプ91の出力において、ゲイン＝−（Ｃ1/Ｃ3 ）の反転信号を得ることができ、帰還容量93に連続的に画素信号を蓄積することが可能となる。
【００４９】
図９は、本実施の形態における反転アンプ91の構成例を示す図で、この構成例では、反転増幅トランジスタ105 と電流源106 と電源107 とから構成され、反転増幅トランジスタ105 のゲート端子を入力端子108 ，反転増幅トランジスタ105と電流源106 の接続点を出力端子109 としている。
【００５０】
図10は、本実施の形態の動作を説明するための駆動タイミングチャートの概略を示す図であり、次に、このタイミングチャートを参照しながら、本実施の形態の動作について説明する。水平帰線期間内に、Ｎ行目のアドレス線12-(N)が選択されると、第１垂直信号線８にＮ行目の単位画素６の信号電圧が出力される。同時にクランプ線98をＯＮ状態とすることで、反転アンプ91の入出力がショートされ、第２垂直信号線22が反転アンプの最適動作点にクランプされ、初期化線100をＯＮ状態とすることで、初期化トランジスタ96を介して第４垂直信号線94が所定電圧ＶREF に初期化される。
【００５１】
次に、クランプ線98と初期化線100 をＯＦＦ状態とした後、サンプルホールド線99をＯＮ状態として、第４垂直信号線94と反転アンプ91の出力及びホールド容量25を接続する。このとき、帰還容量93の容量値をＣ3 とすると、反転アンプ91とクランプ容量21と帰還容量93によって、ゲイン＝−（Ｃ1/Ｃ3 ）の反転増幅回路が構成され、第２垂直信号線22は反転アンプ91の帰還ループにより最適動作点に固定される。
【００５２】
その後、Ｎ行目のリセット線11-(N)をＯＮ状態とし、フォトダイオード１の検出信号をリセットする。このとき、フォトダイオード１をリセットする前後の電圧変化ΔＶsig(N)が第１垂直信号線８に現れ、クランプ容量21と帰還容量93を介して第３垂直信号線24に伝えられ、ホールド容量25に蓄積される。ここで、クランプ容量21の容量値をＣ1 ，帰還容量93の容量値をＣ3 とすると、ホールド容量25に蓄積される電圧変化量ΔＶout(N)と電荷変化量ΔＱ(N) は、次式（18），（19）となる。
ΔＶout(N)＝−ΔＶsig(N)×（Ｃ1 ／Ｃ3 ） ・・・・・・・・・・（18）
ΔＱ(N) ＝−ΔＶsig(N)×（Ｃ1 ／Ｃ3 ）×Ｃ2 ・・・・・・・・（19）
【００５３】
引き続き、初期化線100 をＯＦＦ状態に固定することで、帰還容量93に蓄積された電圧変動が保持されたままで、第２垂直信号線22をクランプすることができる。この後、同様の読み出し動作を行うことで、Ｎ＋１行の画素信号を帰還容量93を介して、ホールド容量25に蓄積する。このとき、フォトダイオード１をリセットする前後の第１垂直信号線８の電圧変化をΔＶsig(N+1)とすると、ホールド容量25に新たに蓄積される電圧変化量ΔＶout(N)と電荷変化量ΔＱ(N) は、次式（20），（21）となる。
ΔＶout(N+1)＝−ΔＶsig(N+1)×（Ｃ1 ／Ｃ3 ） ・・・・・・・・（20）
ΔＱ(N+1) ＝−ΔＶsig(N+1)×（Ｃ1 ／Ｃ3 ）×Ｃ2 ・・・・・・（21）
【００５４】
このように、反転アンプ91とクランプ容量21と帰還容量93によって、ゲイン＝−（Ｃ1/Ｃ3 ）の反転増幅回路を構成し、第１垂直信号線８の電圧変化を反転増幅することで、帰還容量93において連続的に加算が行われる。加算後のホールド容量25における電圧変化量ΔＶout 加算と電荷変化量ΔＱ加算は、次式（22），（23）のようになる。
（第５の実施の形態）
図11は、本発明に係る増幅型ＭＯＳセンサを用いた固体撮像装置の第５の実施の形態の主要部たるノイズキャンセル回路部分の構成を示す回路構成図ある。この実施の形態では、第１垂直信号線８と第２垂直信号線22を接続するクランプ容量21の値を変化させることが可能な構成となっており、これにより各行毎に反転信号のゲインを調整することができるため、重み付け加算などのエッジ強調の機能を実現できるようになっている。次に、その構成について説明する。なお、第４の実施の形態と対応する構成要素には同一の符号を付して示している。
【００５６】
本実施の形態では、図８に示した第４の実施の形態のノイズキャンセル回路における第１垂直信号線８と第２垂直信号線22の間に、第２のクランプ容量111 とクランプ容量選択トランジスタ112 を追加した構成となっており、クランプ容量選択トランジスタ112 は、ゲイン切替え線113 のオン電圧に対応して、クランプ容量21に第２のクランプ容量111 を並列接続するように構成されている。
【００５７】
図12は、本実施の形態の動作を説明するための駆動タイミングチャートの概略を示す図であり、次にこのタイミングチャートを参照しながら、本実施の形態の動作について説明する。Ｎ＋１行目の画素信号を加算するときに、ゲイン切替え線113 をオン電圧とし、クランプ容量21に第２のクランプ容量111 を並列接続する。このとき、第２のクランプ容量111 の容量値をＣ4 とすると、反転増幅回路はゲインが、−｛（Ｃ1 ＋Ｃ4 ）／Ｃ3 ｝となり、より大きなゲインとなる。
【００５８】
Ｎ＋１行の画素信号を加算する際に、反転増幅回路のゲインを変更する以外、基本動作は図８に示した第４の実施の形態と同じで、加算後のホールド容量25における電圧変化量ΔＶout 加算と電荷変化量ΔＱ加算は、次式（24），（25）のようになる。
以上のように、この実施の形態によれば、各行毎に反転信号のゲインを調整することができるため、重み付け加算などのエッジ強調の機能を実現できる。
【００６０】
なお、上記本発明に係る各実施の形態の回路構成及び駆動方式の変更は、特許請求項の範囲を逸脱しない範囲で広く行うことができる。例えば、垂直加算する画素数を２行以上とすることもできる。また、図13に示すように、図８に示す第４の実施の形態の構成からホールド容量25を削減し、反転アンプ91の出力電圧を直接列選択トランジスタ41−１，41−２，・・・を介して水平信号線42に電圧出力することも可能である。この変形例の場合における駆動タイミングチャートを図14に示す。また、単位画素６の構成要素及び駆動方法を変更した場合も、加算回路の駆動方法を変更することで対応可能である。
【００６１】
【発明の効果】
以上実施の形態に基づいて説明したように、請求項１に係る発明によれば、加算機能を持つノイズキャンセル部に含まれるラインメモリの加算処理前のデータ出力に対して画素から出力される増幅信号の変化成分を加算し、加算処理後の最新出力を同一のラインメモリに上書きするように構成されているので、ラインメモリを増加することなく任意行数の画素信号を加算することができ、また増幅信号の変化成分を加算することで固定パターン雑音の低減も行われる。これによりチップ面積の増加やコスト上昇を押さえることができる。また、請求項２に係る発明によれば、垂直画素の信号を同一のサンプルホールド手段に連続的に蓄積することができるため、ラインメモリとなるサンプルホールド手段を増加することなく任意行数の画素信号を加算することができ、また加算動作と同時に固定パターン雑音の低減も行われ、これによりチップ面積の増加やコスト上昇を押さえることができる。また、請求項３に係る発明によれば、垂直画素の信号を同一のサンプルホールド手段に連続的に蓄積することができるため、ラインメモリとなるサンプルホールド手段を増加することなく任意行数の画素信号を加算することができ、また加算動作と同時に固定パターン雑音の低減も行われ、更に僅かにバッファ手段を追加するだけで、サンプルホールド手段における画素信号の減衰を防ぎ、大きな出力信号を得ることができる。
【００６２】
また、請求項４に係る発明によれば、垂直画素の信号を反転アンプの帰還容量に連続的に蓄積することができるため、ラインメモリとなる帰還容量を持つ反転アンプを増加することなく任意行数の画素信号を加算することができ、また加算動作と同時に固定パターン雑音の低減も行われ、これによりチップ面積の増加やコスト上昇を押さえることができる。また、請求項５に係る発明によれば、垂直画素の信号の信号を反転アンプの帰還容量に連続的に蓄積することができるため、ラインメモリとなる帰還容量を持つ反転アンプを増加することなく任意行数の画素信号を加算することができ、また加算動作と同時に固定パターン雑音の低減も行われ、更に反転アンプのゲインを行毎に変更可能であるため、重み付け加算などのエッジ強調の機能をもたせることができる。
【図面の簡単な説明】
【図１】本発明に係る固体撮像装置の第１の実施の形態を示す回路構成図である。
【図２】図１に示した実施の形態における加算機能を持つノイズキャンセル回路の具体的構成例を示す回路構成図である。
【図３】図２に示した加算機能を持つノイズキャンセル回路における第３垂直信号線バッファの構成例を示す回路構成図である。
【図４】第１の実施の形態の動作を説明するための駆動タイミングチャートである。
【図５】本発明の第２の実施の形態の主要部である加算機能を持つノイズキャンセル回路の構成を示す回路構成図である。
【図６】本発明の第３の実施の形態の主要部である加算機能を持つノイズキャンセル回路の構成を示す回路構成図である。
【図７】第３の実施の形態の動作を説明するための駆動タイミングチャートである。
【図８】本発明の第４の実施の形態を示す回路構成図である。
【図９】図８に示した第４の実施の形態における反転アンプの構成例を示す回路構成図である。
【図１０】第４の実施の形態の動作を説明するための駆動タイミングチャートである。
【図１１】本発明の第５の実施の形態の主要部である加算機能を持つノイズキャンセル回路の構成を示す回路構成図である。
【図１２】第５の実施の形態の動作を説明するための駆動タイミングチャートである。
【図１３】図８に示した第４の実施の形態の主要部である加算機能を持つノイズキャンセル回路の変形例の構成を示す回路構成図である。
【図１４】図13に示した変形例の動作を説明するための駆動タイミングチャートである。
【図１５】従来の加算手段を持つ固体撮像装置の構成例を示す回路構成図である。
【図１６】図15に示した従来例の動作を説明するための駆動タイミングチャートである。
【符号の説明】
１ フォトダイオード
２ 増幅トランジスタ
３ リセットトランジスタ
４ 選択トランジスタ
５ 画素電源
６ 単位画素
７ 垂直走査回路
８−１，８−２，・・・ 第１垂直信号線
９−１，９−２，・・・ バイアス用トランジスタ
10 バイアス電流調整電圧線
11-(N)，11-(N+1), ・・ リセット線
12-(N)，12-(N+1), ・・ アドレス線
13−１，13−２，・・・ ノイズキャンセル回路
14 変化成分検出回路
15 アナログ加算手段
16 メモリ
21 クランプ容量
22 第２垂直信号線
23 サンプルホールドトランジスタ
24 第３垂直信号線
25 ホールド容量
26 第３垂直信号線バッファ
27 クランプトランジスタ
28 初期化トランジスタ
31 クランプ線
32 サンプルホールド線
33 初期化線
34 基準電圧線
41−１，41−２，・・・ 列選択トランジスタ
42 水平信号線
43 水平走査回路
44 出力アンプ
71，72 差動入力段用トランジスタ
73，74 負荷用トランジスタ
75 電流源
76 電源
77 入力端子
78 出力端子
80 第２垂直信号線バッファ
81 第１のバッファ出力切替えトランジスタ
82 第２のバッファ出力切替えトランジスタ
83 第１のバッファ入力切替えトランジスタ
84 第２のバッファ入力切替えトランジスタ
85 第１のバッファ切替え線
86 第２のバッファ切替え線
91 反転アンプ
92 クランプトランジスタ
93 帰還容量
94 第４垂直信号線
95 第２のサンプルホールドトランジスタ
97−１，97−２，・・・ ノイズキャンセル回路
98 クランプ線
99 サンプルホールド線
100 初期化線
101 基準電圧線
105 反転増幅トランジスタ
106 電流源
107 電源
108 入力端子
109 出力端子
111 第２のクランプ容量
112 クランプ容量選択トランジスタ
113 ゲイン切替え線
Claims (2)
- 光電変換部と該光電変換部の出力を増幅して増幅信号を出力する増幅部とを含んだ単位画素を行方向及び列方向に二次元的に配置した画素アレイと、列方向に前記単位画素の増幅信号を伝達する複数の垂直信号線と、前記画素アレイの各画素信号を読み出すための垂直及び水平走査回路と、各列毎の垂直信号線に接続され少なくとも二つの前記単位画素の増幅信号の加算機能を持つノイズキャンセル部とを備え、前記加算機能を持つノイズキャンセル部は、各列毎の前記垂直信号線に接続されるクランプ手段と、該クランプ手段を介して前記増幅信号を蓄積するサンプルホールド手段と、前記クランプ手段の垂直信号線と接続していない側に与える電圧値を前記サンプルホールド手段の加算処理前における電圧値とするフィードバック手段とで構成されていることを特徴とする固体撮像装置。
- 前記加算機能を持つノイズキャンセル部は、更に前記クランプ手段を介して得られる前記増幅信号を低インピーダンス出力するバッファ手段を備え、前記サンプルホールド手段は前記バッファ手段の出力電圧を蓄積するように構成されていることを特徴とする請求項２に係る固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001195755A JP4584499B2 (ja) | 2001-06-28 | 2001-06-28 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001195755A JP4584499B2 (ja) | 2001-06-28 | 2001-06-28 | 固体撮像装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010164878A Division JP4870832B2 (ja) | 2010-07-22 | 2010-07-22 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003018469A JP2003018469A (ja) | 2003-01-17 |
| JP4584499B2 true JP4584499B2 (ja) | 2010-11-24 |
Family
ID=19033683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001195755A Expired - Fee Related JP4584499B2 (ja) | 2001-06-28 | 2001-06-28 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4584499B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4290066B2 (ja) | 2004-05-20 | 2009-07-01 | キヤノン株式会社 | 固体撮像装置および撮像システム |
| JP4290071B2 (ja) | 2004-06-02 | 2009-07-01 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
| JP4497022B2 (ja) * | 2005-04-26 | 2010-07-07 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 |
| JP4533367B2 (ja) * | 2005-11-18 | 2010-09-01 | キヤノン株式会社 | 固体撮像装置 |
| EP1788797B1 (en) * | 2005-11-18 | 2013-06-26 | Canon Kabushiki Kaisha | Solid-state image pickup device |
| FR2906080B1 (fr) * | 2006-09-19 | 2008-11-28 | E2V Semiconductors Soc Par Act | Capteur d'image en defilement par integrations successives et sommation, a pixels cmos actifs |
| JP5205155B2 (ja) * | 2007-08-31 | 2013-06-05 | パナソニック株式会社 | 固体撮像素子 |
| CN103026702A (zh) * | 2010-08-09 | 2013-04-03 | 松下电器产业株式会社 | 固体摄像元件 |
| KR101195445B1 (ko) | 2011-02-15 | 2012-10-30 | 중원대학교 산학협력단 | Ｓｏｃ타입의 마이크로셀 집합체로 구성된 방사선 영상 검출용 ｃｍｏｓ센서 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09247535A (ja) * | 1996-03-12 | 1997-09-19 | Toshiba Corp | 固体撮像装置 |
| JPH1013746A (ja) * | 1996-06-27 | 1998-01-16 | Sony Corp | 固体撮像装置 |
| JPH10257389A (ja) * | 1997-03-11 | 1998-09-25 | Toshiba Corp | 増幅型固体撮像装置及びその動作方法 |
-
2001
- 2001-06-28 JP JP2001195755A patent/JP4584499B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003018469A (ja) | 2003-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4609428B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
| US8259205B2 (en) | Solid-state image pickup device | |
| US8077239B2 (en) | Solid-state image pickup device and camera | |
| JP5965674B2 (ja) | 固体撮像装置および撮像装置 | |
| JP5546257B2 (ja) | 固体撮像装置 | |
| JP3050583B2 (ja) | 固体撮像装置 | |
| KR101177140B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치 | |
| JP4011818B2 (ja) | 半導体固体撮像装置 | |
| US9473720B2 (en) | Solid-state image-capturing device and image-capturing device | |
| JP5205155B2 (ja) | 固体撮像素子 | |
| CN101753865A (zh) | 固体摄像装置以及固体摄像装置的驱动方法、摄像装置 | |
| US20090046187A1 (en) | Solid-state imaging device | |
| JP4584499B2 (ja) | 固体撮像装置 | |
| JP3693281B2 (ja) | 増幅型固体撮像装置 | |
| JP2005332880A (ja) | 撮像素子および画像入力処理装置 | |
| TWI520605B (zh) | Solid-state imaging device | |
| US20090237538A1 (en) | Solid-state image pickup device | |
| JP2867680B2 (ja) | 固体撮像装置の駆動方法 | |
| JP4870832B2 (ja) | 固体撮像装置 | |
| JPH11239299A (ja) | 固体撮像装置及びその駆動方法、並びにカメラ | |
| JP2007143067A (ja) | 撮像装置及び撮像システム | |
| US20120120292A1 (en) | Method and system for operating an image data collection device | |
| JPH11313256A (ja) | 増幅型固体撮像装置 | |
| JPH114384A (ja) | 固体撮像素子とその駆動方法 | |
| JP2001298666A (ja) | 画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100722 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100811 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100902 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |