KR20010050625A - 증폭형 고체 촬상장치 - Google Patents

증폭형 고체 촬상장치 Download PDF

Info

Publication number
KR20010050625A
KR20010050625A KR1020000056141A KR20000056141A KR20010050625A KR 20010050625 A KR20010050625 A KR 20010050625A KR 1020000056141 A KR1020000056141 A KR 1020000056141A KR 20000056141 A KR20000056141 A KR 20000056141A KR 20010050625 A KR20010050625 A KR 20010050625A
Authority
KR
South Korea
Prior art keywords
reset
mos transistor
potential
period
pulse
Prior art date
Application number
KR1020000056141A
Other languages
English (en)
Other versions
KR100362875B1 (ko
Inventor
쿠도히로아키
Original Assignee
마찌다 가쯔히꼬
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마찌다 가쯔히꼬, 샤프 가부시키가이샤 filed Critical 마찌다 가쯔히꼬
Publication of KR20010050625A publication Critical patent/KR20010050625A/ko
Application granted granted Critical
Publication of KR100362875B1 publication Critical patent/KR100362875B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/531—Control of the integration time by controlling rolling shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명의 증폭형 고체 촬상장치는, 광전 변환용 포토다이오드; 포토다이오드의 전위 변화를 증폭하기 위한 증폭기 역할을 하는 신호증폭 MOS 트랜지스터; 화소선택 MOS 트랜지스터; 및 포토다이오드의 전위를 소정의 초기 전위로 리세트하기 위한 리세트 MOS 트랜지스터를 각각 포함하고 매트릭스 형태로 구성된 복수의 화소를 포함하고, 각 행(Row)에 있는 상기 화소들의 선택 MOS 트랜지스터의 게이트 단자들은 이에 인가될 소정의 신호 독출펄스와 공통으로 접속되고, 각 행에 있는 화소들의 리세트 MOS 트랜지스터의 게이트 단자들은 이에 인가될 소정의 리세트펄스와 함께 공통으로 접속되고, 각각의 열(Column)에 있는 화소들의 선택 MOS 트랜지스터의 일단에 있는 단자들은 공통으로 접속되어 신호선을 형성하고, 셔터 리세트 동작은 화소신호 독출동작시 리세트펄스가 리세트 MOS 트랜지스터의 게이트 단자에 인가되는 기간과는 다른 기간 동안 리세트 MOS 트랜지스터의 게이트 단자에 셔터 동작 리세트펄스를 인가함으로써 행해진다.
셔터 동작 리세트펄스는 신호선의 전위가 소정의 고정전위로 설정된 상태에서 리세트 MOS 트랜지스터의 게이트 단자들에 인가된다.

Description

증폭형 고체 촬상장치{AMPLIFICATION TYPE SOLID STATE IMAGING DEVICE}
본 발명은 증폭형 고체 촬상장치에 관한 것이다. 특히, 본 발명은 증폭형 고체 촬상장치의 노출시간 제어 및 셔터 동작에 관한 것이다.
포토다이오드(photodiode) 및 MOS 트랜지스터로 각각 구성된 복수의 화소를 갖는 증폭형 고체 촬상장치가 종래의 기술로서 알려져 왔다.
종래의 증폭형 고체 촬상장치는 매트릭스로 구성된 복수의 화소를 포함한다. 각각의 화소는, 광전 변환용 포토다이오드; 광전 다이오드의 전위 변동을 증폭하는 기능을 갖는 신호증폭 MOS 트랜지스터; 화소선택 MOS 트랜지스터; 및 광전 다이오드의 전위를 소정의 초기 전위로 재설정하는 리세트 MOS 트랜지스터를 포함한다. 각각의 행(row)에 있는 화소들의 선택 MOS 트랜지스터의 게이트 단자들은 하나의 행에 공통으로 접속되고, 소정의 신호 독출 펄스가 이들 게이트 단자에 인가된다. 각각의 행에 있는 화소들의 리세트 MOS 트랜지스터의 게이트 단자들은 하나의 행에 공통으로 접속되고, 소정의 리세트펄스가 행선을 통해 이들 게이트 단자에 인가된다. 각각의 열(Column)에 있는 화소들의 선택 MOS 트랜지스터의 일측 단자들은 하나의 열선에 공통으로 접속되어 하나의 열선을 형성한다. 증폭형 고체 촬상장치는, 리세트펄스가 리세트 MOS 트랜지스터의 게이트 단자에 인가되는 기간과는 다른 기간 동안 셔터 동작 리세트펄스를 리세트 MOS 트랜지스터의 게이트 단자에 인가함으로써 셔터 리세트 동작을 실행한다.
그러나, 셔터 리세트 동작이 (i + 1)번째 행에 있는 화소들에 실행됨과 동시에, i번째 행(이로부터 화상 신호가 독출됨)의 화소들이 고휘도의 물체를 화상 처리할 때, i번째 행의 화소들의 신호가 인가되는 열선의 전위는 감소한다. 따라서, 셔터 리세트 동작 후 (i + 1)번째 행 화소의 포토다이오드의 기준전위는 본래 의도된 레벨에서 시프트한다. 따라서, 고체 촬상장치에 의해 형성되는 화상을 표시하는 스크린에 고스트 노이즈(ghost noise)가 발생한다.
본 발명의 일 특징에 따르면, 매트릭스 형태로 구성된 복수의 화소를 포함하는 증폭형 고체 촬상장치가 제공되고, 상기 각각의 화소는, 광전변환용 포토다이오드; 포토다이오드의 전위 변화를 증폭하는 증폭기 역할을 하는 신호증폭 MOS 트랜지스터; 화소선택 MOS 트랜지스터; 및 포토다이오드의 전위를 소정의 초기 전위에 재설정하는 리세트 MOS 트랜지스터를 포함하고, 각각의 행에 있는 화소들의 선택 MOS 트랜지스터의 게이트 단자들은 이에 인가되도록 소정의 신호 독출 펄스와 함께 공통으로 접속되고, 각각의 행에 있는 화소들의 리세트 MOS 트랜지스터의 게이트 단자들은 이에 인가되도록 소정의 리세트펄스와 함께 공통으로 접속되고, 각각의 열에 있는 화소들의 선택 MOS 트랜지스터의 일측 단자들은 공통적으로 접속되어 신호선을 형성한다. 셔터 리세트 동작은 셔터 동작 리세트펄스를 리세트 MOS 트랜지스터의 게이트 단자에 인가함으로써 행해지며, 이때의 기간은 상기 리세트펄스가 화소신호 독출 동작시 상기 리세트 MOS 트랜지스터의 게이트 단자에 인가되는 기간과는 다르다. 또한, 상기 셔터 동작 리세트펄스는, 신호선의 전위가 소정의 고정전위로 설정된 상태에서 상기 리세트 MOS 트랜지스터의 게이트 단자들에 인가된다.
본 발명의 일 실시예에서, 상기 셔터 동작 리세트펄스는, 화소신호 독출 동작시 리세트신호 독출 기간 직후의 기간 동안 상기 리세트 MOS 트랜지스터의 게이트 단자들에 인가된다.
본 발명의 일 실시예에서, 증폭형 고체 촬상장치는, 상기 소정의 고정전위를 신호선에 공급하는 고정전위 공급수단을 포함하고, 상기 셔터 동작 리세트펄스는, 상기 고정전위가 신호선에 공급되는 기간에 상기 고정전위 공급수단에 의해 리세트 MOS 트랜지스터의 게이트 단자들에 인가된다. 본 발명의 한 실시예에서, 상기 고정전위는, 소정의 행에 대한 화소신호 독출 동작시 상기 리세트 MOS 트랜지스터의 게이트 단자들에 인가되는 기간 동안 상기 고정전위 공급수단에 의해 신호선에 인가된다. 또한, 상기 셔터동작 리세트펄스는 다른 행에 있는 화소들의 상기 리세트 MOS 트랜지스터들의 게이트 단자에 상기 기간에서 인가된다.
따라서, 여기에 기술된 본 발명은, 셔터 리세트 동작으로 인한 고스트 노이즈 없이 균일한 화상을 얻을 수 있는 증폭형 고체 촬상장치를 제공하는 장점이 있다.
본 발명의 상기 및 다른 장점들은, 첨부된 도면을 참조하여 이하 상세한 설명을 읽거나 이해함으로써 당업자들에 명백하게 될 것이다.
도1은 본 발명의 제1 실시예에 따른 증폭형 고체 촬상장치의 회로구성을 나타낸다.
도2는 본 발명의 제1 실시예에 따른 증폭형 고체 촬상장치에 제공된 각 화소의 회로구성을 나타낸다.
도3은 본 발명의 제1 실시예에 따른 증폭형 고체 촬상장치에 의해 행해지는 신호 독출 동작을 나타내는 신호 파형도이다.
도4는 본 발명의 제1 실시예에 따른 증폭형 고체 촬상장치에 의해 행해지는 셔터 동작을 나타내는 신호 파형도이다.
도5는 일 프레임 기간 동안 본 발명의 제1 실시예에 따른 증폭형 고체 촬상장치의 동작을 나타내는 타이밍도이다.
도6은 본 발명의 제1 실시예에 따른 증폭형 고체 촬상장치의 동작을 나타내는 구동신호 파형도이다.
도7은 본 발명의 제2 실시예에 따른 증폭형 고체 촬상장치의 회로구성을 나타낸다.
도8은 본 발명의 제2 실시예에 따른 증폭형 고체 촬상장치의 동작을 나타내는 구동신호 파형도이다.
(제1 실시예)
도1은 본 발명의 제1 실시예에 따른 증폭형 고체 촬상장치(100)의 구성을 나타낸다. 도2는 증폭형 고체 촬상장치(100)의 화소 구성을 나타낸다. 도1을 참조하면, 증폭형 고체 촬상장치(100)는 화소어레이(1), 행선(2,3), 열선(4,4a), 제1 수직주사회로(9), 제2 수직주사회로(10), 제어부(23), 화상신호선(6), 열선택 MOS 트랜지스터(5), 수평주사회로(11), 복수의 CDS(correlated double sampling)회로 (12), 클램프(clamp) 펄스선(16) 및 샘플/홀드 펄스선(17)을 포함한다. 상기 화소어레이(1)는 매트릭스 형태로 구성된 복수의 화소(200)를 포함한다. 도2를 참조하면, 각각의 화소(200)는, 포토다이오드(101), 증폭형 MOS 트랜지스터(102), 화소선택 MOS 트랜지스터(103) 및 리세트 MOS 트랜지스터(105)를 포함한다. 도1을 다시 참조하면, 고체 촬상장치(100)는 정전류원 접속제어 MOS 트랜지스터(8), 정전류 부하 MOS 트랜지스터(7), 정전류선(21) 및 정전류 부하선(22)을 더 포함한다.
도2를 다시 참조하면, 포토다이오드(101)는 광 입사량에 따라 변하는 전위를 제공한다. 상기 증폭형 MOS 트랜지스터(102)는 포토다이오드(101)의 전위 변화에 따라 변하는 출력 전위를 제공한다. 화소선택 MOS 트랜지스터(103)는 이와 관련된 화소를 선택하는데 사용되어, 열선(4)에 신호를 출력한다. 상기 리세트 MOS 트랜지스터(105)는 상기 포토다이오드(101)의 전위를 소정의 리세트 전위(VDD)로 재설정한다.
도1 및 2를 참조하면, X(행) 방향을 따라 동일 행에 구성된 각각의 화소선택 MOS 트랜지스터(103)에는 그 행의 행선(2)에 접속된 게이트 단자(103A)가 있다. X(행) 방향을 따라 동일 행에 구성된 각각의 리세트 MOS 트랜지스터(103)에는 그 행의 행선(3)에 접속된 게이트 단자(105A)가 있다. 각각의 행선(2)은 제1 수직주사회로(9)에 접속되고, 그로부터 독출 펄스신호(행 선택신호)(φSEL)(즉, φSEL(1), φSEL(2),...,φSEL(m) 중 하나)를 수신한다. 각각의 행선(3)은 제2 수직주사회로 (10)에 접속되고, 그로부터 리세트펄스신호(φRST)(즉, φRST(1) ,φRST(2),..., φRST(m) 중 하나)를 수신한다.
Y(열) 방향을 따라 동일 열에 구성된 각각의 선택 MOS 트랜지스터(103)에는 그 열의 열선(신호선)(4)에 접속된 소스 단자(103B)가 있다. 열선(4)은 각각 CDS(correlated double sampling)회로(12) 및 열선택 MOS 트랜지스터(5)를 통해 화상신호선(6)에 공통으로 접속된다. 각각의 CDS 회로(12)는 클램프 커패시터(13), 클램프 MOS 트랜지스터(14) 및 샘플/홀드 MOS 트랜지스터(15)를 포함한다. 상기 CDS회로(12)는 추후 보다 상세히 설명한다.
각각의 열선택 MOS 트랜지스터(5)의 게이트 단자는 수평주사회로(11)에 접속되고, 상기 수평주사회로(11)로부터 열선택신호(φH)를 수신한다. 각각의 열선(4)의 타단은 정전류원 접속제어 MOS 트랜지스터(8) 및 정전류 부하 MOS 트랜지스터(7)를 통해 각각 접지된다. 상기 정전류원 접속제어 MOS 트랜지스터(8)의 게이트 단자는 정전류원선(21)에 공통으로 접속되고, 정전류원선(21)을 통해 ON/OFF 제어신호(φVLG)를 수신한다. 정전류 부하 MOS 트랜지스터(7)의 게이트 단자는 정전류 부하선(22)에 공통으로 접속되고, 상기 정전류 부하선(22)을 통해 소정의 DC 바이어스 전압(VLG)을 수신한다.
각각의 화소(200)에서, 소정의 전위(VDD)는, 증폭 MOS 트랜지스터(102)의 드레인 단자(102B) 및 리세트 MOS 트랜지스터(105)의 드레인 단자(105B)에 인가된다.
이하, 상기 CDS 회로(12)를 상세히 설명한다.
상기와 같이, 각각의 CDS 회로(12)는 클램프 커패시터(13), 클램프 MOS 트랜지스터(14) 및 샘플/홀드 MOS 트랜지스터(15)를 포함한다.
각각의 CDS 회로(12)에 있는 열선(4A)은 열선(4)과 AC-결합되고, 클램프 MOS 트랜지스터(14)를 통해 소정의 클램프 전위(VCP)에 접속된다. 상기 클램프 MOS 트랜지스터(14)의 게이트 단자는 클램프 펄스선(16)에 공통으로 접속되고, 상기 클램프 펄스선(16)을 통해 클램프 펄스(φCL)를 수신한다. 따라서, 클램프 펄스(φCL)가 인가될 때, 상기 열선(4A)은 소정의 클램프 전위(VCP)에 클램프된다. 샘플/홀드 MOS 트랜지스터의 게이트 단자(15)는 샘플/홀드 펄스선(17)에 공통으로 접속되고, 상기 샘플/홀드 펄스선(17)을 통해 샘플/홀드 펄스(φSH)를 수신한다. 따라서, 상기 샘플/홀드 펄스(φSH)가 인가될 때, 열선(4A)의 각각의 신호전위는 열선택 MOS 트랜지스터(5)의 입력측 단자로 송출된다.
도3은 도1에 나타난 증폭형 고체 촬상장치(100)의 동작을 예시한 신호 파형도이다.
소정의 행(i번째 행)에 대한 주사기간(수평공백기간)(τH) 동안 각 화소 (200)의 화소선택 MOS 트랜지스터(103)는 독출 펄스신호(φSEL(i))에 의해 2회(기간 T1 및 T2 동안) ON 된다. 주사기간(τH)의 리세트 기간(τRST)(화소선택 MOS 트랜지스터(103)가 OFF되는 기간) 동안, 리세트 MOS 트랜지스터(105)는 리세트펄스신호(φRST(i))에 의해 인가되는 리세트펄스(33)에 응답하여 ON 된다.
이하, 증폭형 고체 촬상장치(100)의 동작을 설명한다.
제1 수직주사회로(9)는 복수의 독출 펄스신호(φSEL(1),φSEL(2), ... ,φSEL(m))를 출력한다. i번째 행에 대한 독출 펄스신호(i번째 행의 화소선택 MOS 트랜지스터(103)에 인가됨)만이 하이레벨에 있고, 동시에 다른 독출 펄스신호 (φSEL)는 로우레벨에 있을 때, 또한, 정전류원 접속제어 MOS 트랜지스터(8)에 인가되는 ON/OFF 제어신호(φVLG)가 하이레벨에 있을 때, i번째 행에 있는 화소(200)는, 출력신호를 각각의 열선(4)에 제공한다. j번째 열의 열선(4)은 도3에서 Vs(j,j)로 표시된 바와 같은 전위를 갖는다. CDS 회로(12)의 클램프 펄스(φCL)가 하이레벨로 전환할 때, CDS 회로(12)의 클램프 커패시터(13)는 화소(200)에서 나온 각각의 출력 신호전위에 따라 충전된다. 열선(4) 측에서, 클램프 커패시터(13)의 전위는 각각의 화소(200)로부터의 출력신호 전위에서 클램프된다. 열선(4A) 측에서, 클램프 커패시터(130의 전위는 소정의 클램프 전위(VCP)에서 모두 클램프된다.
다음, 제1 수직주사회로(9)로부터의 독출 펄스신호(φSEL(1),φSEL(2),...,φSEL(m))가 모두 로우레벨이며, ON/OFF 제어신호(φVLG)가 로우레벨이고, 또한 리세트펄스신호(φRST(i))(i번째 행에 있는 화소(200)의 리세트 MOS 트랜지스터(105)에 인가됨)가 하이레벨임과 동시에 다른 리세트펄스신호(φRST)는 로우레벨에 있을 때, i번째 행에 있는 각 화소(200)의 포토다이오드(101)의 전위는, 소정의 리세트 전위(VDD)로 리세트된다.
다음, i번째 행에 있는 화소(200)로부터의 리세트 출력신호는, 제2 종축 주사회로(10)로부터의 리세트펄스신호(φRST(1),φRST(2),...,φRST(m))가 모두 로우레벨에 있고, 제1 종축 주사회로(9)로부터 i번째 행에 대한 독출 펄스신호 (φSEL(i))(i번째 행의 화소선택 MOS 트랜지스터(103))가 하이레벨임과 동시에 다른 독출 펄스신호(φSEL)가 로우레벨에 있고, 정전류원 접속제어 MOS 트랜지스터(8)에 인가된 ON/OFF 제어신호(φVLG)가 하이레벨에 있을 때, 각각의 열선(4)에 출력된다. 상기 기간 동안 각 CDS회로(12)에 인가된 샘플/홀드 펄스(φSH)가 하이레벨로 전환되고, 이에 응답하여, 소정의 클램프 전위(VCP)에 대한 전위시프트, 즉, 관련 화소(200)로부터의 출력신호진폭(ΔVs)은, CDS 회로(12)의 각 열선(4A)에서 발생하여, 열 선택 MOS 트랜지스터(5)의 입력측 단자로 송출된다.
그 후, 상기 열선택 MOS 트랜지스터(5)는, 수평주사회로(11)로부터 열선택 MOS 트랜지스터(5)로 연속적으로 출력되는 열선택신호(φH)에 응답하여 연속적으로 ON되고, 이로써 상기 각각의 열선(4A)으로부터의 출력신호를 화상신호선(6)으로 송출한다.
도2에 모두 도시된, 증폭형 MOS 트랜지스터(102), 화소선택 MOS 트랜지스터 (103) 및 리세트 MOS 트랜지스터(105)는, 모두 인핸스먼트(enhancement)형 트랜지스터이고, 상기 MOS 트랜지스터(102,103,105)에 대한 임계전압(Vth)은 0.7 V, 그에 대한 리세트 전압(VDD)은 3.3 V이고 상기 리세트 MOS 트랜지스터(105)의 게이트에 인가된 게이트 전압(Vgs)은 3.3 V이다. 상기의 경우, 리세트 MOS 트랜지스터(105)의 채널전위는 약 2.1 V 보다 크도록 증가될 수 없다.
소스 폴로워(follower) 회로를 형성하는 증폭형 MOS 트랜지스터(102)와 화소선택 MOS 트랜지스터, 및 도1에 도시된 정전류 부하 MOS 트랜지스터(7)와 정전류 소스 접속제어 MOS 트랜지스터(8)에 있어서, 리세트 전위(VDD)가 3.3 V, 화소 선택 MOS 트랜지스터(103)의 게이트에 인가된 게이트 전압(Vsw)이 3.3 V, 정전류원 접속제어 MOS 트랜지스터(8)의 게이트에 인가된 게이트 전압(φVLG)이 3.3 V, 정전류 부하 MOS 트랜지스터(7)의 게이트에 인가된 게이트 전압(VLG)이 1.0 V 이고, MOS 트랜지스터(102,103,7,8)에 대한 임계전압(Vth)이 0.7 V 이면, 화소(200)로부터의 실제 출력신호진폭(ΔVs)은 1.1 V 이다.
출력신호진폭(ΔVs)의 절대치를 증가시키기 위해, 도2에 나타난 바와 같이, 증폭형 MOS 트랜지스터로서 임계전압(Vth)이 -1.0 V인 공핍형 NMOS 트랜지스터가 사용된다. 공핍형 NMOS 트랜지스터는 화소선택 MOS 트랜지스터(103) 및 리세트 MOS 트랜지스터(105)와 마찬가지로 사용된다.
다음, 이들 공핍형 NMOS 트랜지스터 각각에 대한 임계전압(Vth)이 -1.0 V 이면, 리세트 전위(VDD)는 3.3 V 이며, 리셋 MOS 트랜지스터(105)의 게이트에 인가된 게이트 전압(Vgs)은 3.3 V 이고, 리세트 MOS 트랜지스터(105)의 채널전위는 약 3.45 V 이다. 따라서, 포토다이오드(101)의 리세트 전위가 약 리세트 전위(VDD)만큼 높아지도록 증가시킬 수 있다. 또한, 소스 폴로워 회로의 입력/출력 특성으로 인해, 약 2.5 V의 출력신호진폭(ΔVs)을 확실히 할 수 있다.
그러나, 선택 MOS 트랜지스터(103)의 게이트에 인가된 게이트 전압(Vgs)이 0.0 V 일 때, 채널 전위는 약 0.8 V 이다. 따라서, 정전류 부하 MOS 트랜지스터(7)의 게이트에 인가된 게이트 전압(VLG)이 1.1 V 이면, 전류는 OFF될 수 없고, 따라서 전력소비는 증가한다.
상기의 관점에서, 정전류원 접속제어 MOS 트랜지스터(8)(인핸스먼트형 NMOS 트랜지스터)는, 정전류 부하 MOS 트랜지스터(7)와 화소선택 MOS 트랜지스터(103)간에 분리되어 제공될 수 있고, 정전류원 접속제어 MOS 트랜지스터(8)는 화소선택 MOS 트랜지스터(103)의 ON과 동시에 ON될 수 있으므로, 전력소비를 줄일 수 있다.
다음, 실제의 출력신호진폭(ΔVs)은, 다음과 같은 CDS 회로(12)를 사용하여 얻어질 수 있다. 먼저, 클램프 MOS 트랜지스터(14)는, 각각의 화소(200)에 의해 독출된 화소신호전위(Vs(i,j))에 관계없이, 클램프 펄스(φCL)에 의해 구동되어 소정의 클램프 전위(VCP)에서 클램프 커패시터(13)를 클램프시킨다. 다음, 샘플/홀드 MOS 트랜지스터(15)는 샘플/홀드 펄스(φSH)에 의해 구동되어, 실제의 출력신호진폭(ΔVs)에 대응하는 전위(소정의 클램프 전위(VCP)와 실제의 출력신호진폭(ΔVs)의 합)를 샘플/홀드한다. 따라서, 상기 클램프 전위(VCP)를 클램프 펄스(φCL)로서 클램프하고, 리세트 동작후의 출력신호진폭(소정의 클램프 전위(VCP)와 실제의 출력신호진폭(ΔVs)의 합)을 샘플/홀드함으로써, 각각의 모든 횡축 주사기간 동안 실제의 출력신호진폭(ΔVs)에 대응하는 신호(VSIG(i))를 연속적으로 얻을 수 있다. 상기 신호(VSIG(i))는, 독출기간(횡축 공백기간(τH)외의 기간) 동안 열선택신호(φH)를 횡축 주사회로(11)로부터 열선택 MOS 트랜지스터(5)에 연속적으로 인가함으로써, 화상신호선(6)에 연속적으로 출력될 수 있다.
도4는 도1에 나타난 증폭형 고체 촬상장치(100)의 셔터(shutter)동작을 예시한 신호 파형도이다. 도4는 노출기간(τSH)이 의도된 기간이 되도록 제어하기 위해 셔터를 동작시키는 방법을 예시한다.
노출기간(τSH)을 표시되는 오브젝트(object)의 휘도(brightness)에 따라 설정함으로써(따라서 노출기간(τSH)은 최대의 경우 1 프레임 기간이 된다), 당해 휘도에 대해 최적의 화상을 얻을 수 있다. 예컨대, 매우 밝은 환경에서, 과도한 노출을 방지함과 동시에 할레이션(halation)과 같은 문제를 방지하기 위해, 셔터 속도를 증가(노출기간(τSH)을 짧게 함으로써)시킬 수 있다.
도4를 참조하여, 독출펄스(31,32) 및 독출 리세트펄스(33)는, 도3에 도시된 바와 같은 방법으로 통상 신호축적 기간과 동일한 1 프레임기간(41) 동안 독출펄스신호(φSEL(i)) 및 리세트펄스신호(φRST(i))에 의해 각각 인가되어 주사기간(τH) 및 리세트기간(τRST)을 제공한다. 1 프레임기간(41)후 및 다음 독출 리세트기간(τRST)전, 독출 리세트기간(τRST)과는 별도로 또 다른 리세트기간(SRST)(셔터 리세트펄스 기간)을 제공하기 위해 셔터 리세트펄스(42)를 인가함으로써, 노출기간(τSH)을 1 프레임기간(41)보다 짧게 설정할 수 있다. 따라서, 노출기간(τSH)이 짧은 셔터동작을 실현할 수 있다.
도5를 참조하여, 1 프레임기간 동안 모든 화소(200)에 대한 동작을 설명한다.
도5에서, 횡축은 시간을 나타내고, 종축은 수직방향으로 구성된 일련의 행선(V(1),V(2),...,V(m))을 나타낸다. 도5에서, VBLK는 수직공백기간을 나타낸다.
통상 동작시, i번째 행선(V(i))은 시간 T(i)에서 선택되고, 독출펄스(31), 독출 리세트펄스(33) 및 독출펄스(32)는 i번째 행선(V(i))에 순차적으로 인가된다. 다음, 상기 i번째 행선은, 1 프레임주기(통상 노출주기)후 또는 시간(TA(i))(T(i) + 1 프레임기간)에서 다시 선택되고, 독출펄스(31), 독출리세트펄스(33) 및 독출펄스(32)는 i번째 행선(V(i))에 순차적으로 다시 인가된다.
다음, 상기 셔터동작을 설명한다. 도5에 도시된 바와 같이, 셔터 리세트펄스(42)는, 모든 화소가 동일 노출기간을 갖도록 행선(V(1),V(2),..., V(i),...,V(m))을 따라 화소에 연속적으로 인가된다.
셔터 리세트펄스(42)는, 독출 리세트펄스(33)가 다른 행선(V(i))을 따라 화소에 인가될 때, 시간(TB)에서 제1 행선(V(1))에 인가된다. 화소가 고휘도의 오브젝트를 독출하는 화상을 표시할 때, 열선(4)의 전위는, 화소가 저휘도의 오브젝트를 표시할 때와는 다르다. 특히, 출력신호진폭(ΔVs)을 증폭하는 상기 공핍형 트랜지스터를 사용하는 회로구성에서, 셔터 리세트펄스(42) 및 독출 리세트펄스(33)가 인가될 때 열선(4)은 부동상태이다. 또한, 셔터 리세트펄스(42) 및 독출 리세트펄스(33)가 인가될 때, 각 화소의 포토다이오드(101) 역시 부동상태에 있다.
열선(4)과 포토다이오드(101)는 함께 용량결합을 형성하고, 그들간의 용량비는 크다(포토다이오드(101)는 약 5 fF의 용량을 갖고, 열선은 약 1 pF의 용량을 갖는다). 그 결과, 리세트 동작후 포토다이오드(101)의 기준전위는 열선(4)의 전위변동으로 인해 의도된 레벨에서 시프트된다.
따라서, 셔터 리세트 동작이 행선(V(1))을 따라 하나의 화소에서 실행되고 동시에 고휘도의 오브젝트를 표시하는 또 다른 화소(상기 행선(V(i))상의 화소)를 독출할 때, 다음과 같은 문제가 발생한다. 즉, 화소신호가 고휘도의 오브젝트를 표시하는 화소(행선(V(i))상의 화소)로부터 출력되는 열선(4)의 전위는 리세트 동작후 포토다이오드(101)의 기준전위와는 상당히 다르다(열선(4)의 전위는 약 0.8 V로 낮아진다). 그 결과, 포토다이오드(101)를 리세트한 후, 셔터 리세트 동작이 실행되는 화소(행선(V(1))상의)의 기준전위는, 용량결합으로 인해, 리세트될 값(즉, VDD(3.3 V))에서 약간 시프트된 VDD+ΔV(ΔV = 약 10mV)가 된다.
다음, 시간(TC)에서, 기준전위(VDD+ΔV)로부터 출력신호진폭(ΔVs)을 줄임으로써 얻어지는 전위를 갖는 신호는, 상기 셔터동작이 실행되는 행선(V(1))상의 화소로부터 열선(4)으로 독출된다. 다음, 독출 리세트펄스(33)가 리세트 MOS 트랜지스터(105)에 인가될 때, 리세트 MOS 트랜지스터(105)는 고휘도의 오브젝트를 표시하는 또 다른 행선에 있는 화소에 의해 영향을 받지 않고, 따라서 행선(V(1))에 있는 화소의 포토다이오드(101)는 VDD로 리세트된다. 포토다이오드(101)와 열선(4)간의 전위차는 VDD - (VDD+ΔV-ΔVs) = ΔVs - ΔV 가 된다. 그 결과, 포토다이오드 (101)의 신호레벨은 ΔV만큼 감소된다. 따라서, 고체 촬상장치(100)에 의해 얻어진 화상을 표시하는 스크린상에 고스트 노이즈(ghost noise)가 발생한다.
도6은 본 발명의 제1 실시예에 따라 증폭형 고체 촬상장치(100)의 동작을 예시한 구동신호 파형도이다. 도6을 참조하여, 제1 실시예에 따른 증폭형 고체 촬상장치(100)의 동작을 설명한다.
i번째 행선(V(i))상의 화소로부터 신호를 독출할 때, 제어부(23)(도1)는, 제1 수직주사회로(9)가 주사기간(τH)동안 독출펄스(31)를 인가하도록 제1 수직주사회로(9)를 제어한다. 상기 CDS회로(12)를 사용하여 실제의 출력신호진폭(ΔVs)을 얻기 위해, 제2 수직주사회로(10)가 주사기간(τH)의 독출 리세트기간(τRST)동안 독출 리세트펄스(33)를 리세트 MOS 트랜지스터(105)에 인가하도록 제2 수직주사회로(10)가 제어된다. 독출 리세트기간(τRST)에서, 포토다이오드(101)는 리세트전위 (VDD)로 리세트된다. 제1 수직주사회로(9)가 독출 펄스(32)를 선택 MOS 트랜지스터 (103)에 인가하도록 제어부(23)는 제1 수직주사회로(9)를 제어한다. 따라서, 열선(4)의 전위는, 포토다이오드(101)의 리세트전위(VDD)에 따라 결정되는 열선 전위(Vrst)와 동일하게 된다.
다음, 셔터 리세트동작을 기술한다. 도6을 참조하여, 독출기간의 독출 리세트기간 동안, 포토다이오드(101)는 리세트전위(VDD)로 리세트된다. 제2 수직주사회로(10)는, 주사기간(τH)을 제외한 1 프레임기간(62)내의 또 다른 기간 동안 셔터 리세트펄스(61)를 리세트 MOS 트랜지스터(105)에 인가한다. 따라서, 노출기간 (τSH)은 통상의 노출기간(62)보다 짧도록 감소될 수 있다.
본 실시예에서, 제어부(23)는, 제2 수직주사회로(10)가 또 다른 행선((i+1)번째 행선)에 대한 주사기간(τHA)을 제외하고 셔터 리세트펄스(61)를 i번째 행선(V(i))에 인가하도록 제2 수직주사회로(10)를 제어한다. 각각의 열선(4)은 (i+1)번째 행선(V(i+1))의 포토다이오드(101)의 리세트전위(VDD)에 따라 결정된 열선 전위(Vrst)를 갖는다. 상기 타이밍에서, 제2 수직주사회로(10)는 셔터 리세트펄스(61)를 i번째 행선(V(i))에 인가한다. 따라서, i번째 행선(V(i))상의 포토다이오드(101)가 열선(4)과 용량결합될 때, i번째 행선(V(i))의 포토다이오드(101)의 기준전위는 다른 화소에 대해 변하지 않는다.
따라서, 고휘도의 오브젝트가 화상에 표시될 때에도, 셔터 리세트동작의 실행과 동시에 고휘도 오브젝트를 표시할 때 발생할 수도 있는, 셔터 리세트 동작이 행해진 화소의 포토다이오드(101) 기준전이의 변동은 없다. 따라서, 고스트 노이즈는 발생하지 않는다.
(제2 실시예)
상기 제1 실시예에서, 셔터 리세트펄스가 인가되는 기간은 리세트신호 독출동작을 제외(즉, 주사기간(τHA)을 제외)한 기간으로 제한된다. 제1 실시예에 비해 부가회로가 필요한, 이하 기술될 제2 실시예에 따르면, 셔터 리세트 동작은 통상의 독출 리세트기간 또는 일부 다른 기간(즉, 화소신호 독출기간 및 리세트 독출기간을 제외한 기간)에 행해질 수 있다.
도7은 본 발명의 제2 실시예에 따른 증폭형 고체 촬상장치(201)의 구성을 예시한다. 도8은 증폭형 고체 촬상장치(201)의 동작을 예시하는 구동신호 파형도이다.
도7을 참조하면, 증폭형 고체 촬상장치는, 각각의 열선(4)에 소정의 정전위(VSL)를 각각 제공하는 복수의 열선 리세트 MOS 트랜지스터(R)를 포함한다는 점에서, 제1 실시예(도1)의 증폭형 고체 촬상장치(100)와 상이하다. 각각의 열선 리세트 MOS 트랜지스터(R)의 일 단자는 열선(4)에 접속되고, 정전위(VSL)가 열선 리세트 MOS 트랜지스터(R)의 타단에 제공된다. 열선 리세트 MOS 트랜지스터(R)의 게이트 단자는 서로 공통으로 접속된다. ON/OFF 제어신호(φSL)는 열선 리세트 MOS 트랜지스터(R)의 게이트 단자에 인가된다. 제2 실시예에서, 정전위(VSL) 값은, 제1 수직주사회로(9)가 독출펄스(32)를 화소(200)에 인가할 때 열선(4)의 전위(Vrst)와 같거나 거의 같도록 설정된다.
도8의 신호 파형도를 참조하여 제2 실시예의 동작을 이하 기술한다.
i번째 행선(V(i))상의 화소로부터의 신호 독출 동작시, 제1 수직주사회로(9)는, 주사기간(τH) 동안 독출펄스(31)를 선택 MOS 트랜지스터(103)에 인가하도록 제어된다. 상기 CDS 회로(12)를 사용하여 실제의 출력신호 진폭(ΔVs)을 얻기 위해, 제2 수직주사회로(10)는, 주사기간(τH)의 독출 리세트기간(τRST) 동안 독출 리세트펄스(33)를 리세트 MOS 트랜지스터(105)에 인가하도록 제어된다. 독출 리세트기간(τRST)에서, 포토다이오드(101)는 리세트전위(VDD)로 리세트된다. 제어부 (71)는, 제1 수직주사회로(9)가 독출펄스(32)를 선택 MOS 트랜지스터(103)에 인가하도록 제1 수직주사회로(9)를 제어한다. 각각의 열선(4)은, i번째 행선(V(i)) 포토다이오드(101)의 리세트전위(VDD)에 따라 결정된 열선 전위(Vrst)를 갖는다.
도8에 나타난 바와 같이, 정전류원 접속제어 MOS 트랜지스터(8)에 대한 제어신호(φVLG) 및 독출펄스(φSEL(i))는 주사기간(τH)내의 독출 리세트기간(τRST) 동안 로우레벨로 천이함으로써, 선택된 행선상 화소(200)의 증폭형 MOS 트랜지스터에 대한 정전류 공급을 종료한다. 따라서, 열선(4)은 화소(200)로부터 독출된 신호의 전위를 샘플/홀드하고 부동상태에 있게 된다.
다음, 제2 실시예의 셔터 리세트동작을 기술한다. 상기와 같이, 소정의 행선(i번째 행)이 셔터 리세트펄스를 인가하여 셔터 리세트됨과 동시에 또 다른 행선((i+1)번째 행)이 선택되고 있을 때, 열선(4)의 전위에 의해 열선(4)과 용량결합된 포토다이오드(101)는 열선(4)의 전위로 인해 영향을 받는다. 따라서, 화소의 포토다이오드의 기준전위는 셔터 리세트펄스 인가후 의도된 레벨에서 시프트된다.
상기 관점에서, 도8에 나타난 바와 같이, 제2 수직주사회로(10)는, 독출 리세트기간(τRST)에서 독출 펄스신호(φSEL(i+1))가 로우레벨로 전이함과 동시에, 제어펄스(81)를 열선 리세트 MOS 트랜지스터(R)에 인가함으로서, ON/OFF 제어신호(φSL)를 하이레벨로 설정하고 따라서 열선(4)의 전위를 정전위(VSL)로 고정시킨다.
그 결과, 소정의 행선(i번째 행)이 셔터 리세트펄스를 인가하여 셔터 리세트됨과 동시에 또 다른 행선((i+1)번째 행)이 선택되고 있을 때, 모든 열선(4)의 전위는 화소(200)로부터 독출된 신호의 전위와 관계없이 정전위(VSL)로 고정된다. 따라서, 열선(4)이 그와 용량결합된 화소(200)의 포토다이오드(101)에 대한 리세트전위에 미치는 영향은 모든 화소(200)에 대해 균일하다.
따라서, 고휘도 오브젝트가 촬상되고 있을 때에도, 셔터 리세트동작을 실행함과 동시에 고휘도 오브젝트를 촬상할 때 발생할 수도 있는, 셔텨 리세트동작이 행해진 화소의 포토다이오드 기준전위의 변동은 없다. 따라서, 고스트 노이즈는 발생하지 않는다.
도8은, 독출 리세트펄스(84)가 리세트 MOS 트랜지스터(105)에 인가되는 기간 동안 셔터 리세트펄스가 인가되는 경우를 나타낸다. 그러나, 셔터 리세트펄스(83)의 인가 기간은 노출 기간(τSHB)의 소망 기간에 따라 임의의 다른 기간 (독출펄스(85,86)의 인가 기간 및 독출 리세트펄스(84)의 인가 기간을 제외한 임의의 기간)에 설정될 수 있다. 상기의 경우, 열선 리세트 MOS 트랜지스터(R)에 대한 제어신호(φSL)는 셔터 리세트펄스(83)의 인가와 동기된 고레벨로 설정되고, 따라서 신호선 전위는 정전위(VSL)로 설정된다.
상기와 같이, 본 발명의 증폭형 고체 촬상장치에 의해, 고휘도 오브젝트 촬상시 발생할 수 있는 고스트 노이즈를 방지할 수 있고, 따라서 균질의 화상이 제공된다.
본 발명의 범위와 정신을 벗어나지 않고 다른 다양한 변경이 당업자에 의해 명백하고도 용이하게 이루어질 수 있다. 따라서, 이에 첨부된 청구범위는 본 명세서에 개시된 서술에 한정되지 않으며, 폭넓게 해석될 수 있다.

Claims (4)

  1. 매트릭스 형태로 구성된 복수의 화소를 포함하는 증폭형 고체 촬상장치에 있어서, 상기 각각의 화소는 광전 변환용 포토다이오드; 상기 포토다이오드 전위 변화를 증폭하기 위한 증폭기 역할을 하는 신호증폭형 MOS 트랜지스터; 화소선택 MOS 트랜지스터; 및 포토다이오드의 전위를 소정의 초기 전위로 리세트하기 위한 리세트 MOS 트랜지스터를 포함하고, 각각의 행에 있는 화소들의 선택 MOS 트랜지스터의 게이트 단자들은 이에 인가될 소정의 신호 독출펄스와 공통으로 접속되고, 각각의 행에 있는 화소들의 리세트 MOS 트랜지스터의 게이트 단자들은 이에 인가될 소정의 리세트펄스와 함께 공통으로 접속되고, 각각의 열에 있는 화소들의 선택 MOS 트랜지스터의 일단에 있는 단자들은 공통으로 접속되어 신호선을 형성하고, 셔터 리세트 동작은 화소신호 독출동작시 리세트펄스가 리세트 MOS 트랜지스터의 게이트 단자에 인가되는 기간과는 다른 기간 동안 리세트 MOS 트랜지스터의 게이트 단자에 셔터 동작 리세트펄스를 인가함으로써 행해지고,
    신호선의 전위가 소정의 고정전위로 설정된 상태에서 셔터 동작 리세트펄스가 리세트 MOS 트랜지스터의 게이트 단자에 인가되는, 증폭형 고체 촬상장치.
  2. 제1항에 있어서,
    화소신호 독출동작시 리세트신호 독출기간 직후의 기간 동안 상기 리세트 MOS 트랜지스터의 게이트 단자에 상기 셔터동작 리세트펄스가 인가되는 증폭형 고체 촬상장치.
  3. 제1항 또는 2항에 있어서,
    소정의 고정전위를 신호선에 공급하는 고정전위 공급수단을 포함하고, 고정전위가 신호선에 공급되는 기간 동안 상기 고정전위 공급수단에 의해 리세트 MOS 트랜지스터의 게이트 단자에 상기 셔터동작 리세트펄스가 인가되는 증폭형 고체 촬상장치.
  4. 제3항에 있어서,
    소정의 행에 대한 화소신호 독출동작시 리세트펄스가 리세트 MOS 트랜지스터의 게이트 단자에 인가되는 기간 동안 고정전위 공급수단에 의해 고정전위가 신호선에 공급되고; 셔터동작 리세트펄스가 상기 기간 동안 다른 행에 있는 화소의 리세트 MOS 트랜지스터의 게이트 단자에 인가되는, 증폭형 고체 촬상장치.
KR1020000056141A 1999-09-30 2000-09-25 증폭형 고체 촬상장치 KR100362875B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11-278029 1999-09-30
JP27802999A JP3693281B2 (ja) 1999-09-30 1999-09-30 増幅型固体撮像装置

Publications (2)

Publication Number Publication Date
KR20010050625A true KR20010050625A (ko) 2001-06-15
KR100362875B1 KR100362875B1 (ko) 2002-11-29

Family

ID=17591667

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000056141A KR100362875B1 (ko) 1999-09-30 2000-09-25 증폭형 고체 촬상장치

Country Status (3)

Country Link
US (1) US6784931B1 (ko)
JP (1) JP3693281B2 (ko)
KR (1) KR100362875B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3685445B2 (ja) * 2000-02-18 2005-08-17 キヤノン株式会社 固体撮像装置及び撮像システム
JP3962561B2 (ja) 2001-07-12 2007-08-22 キヤノン株式会社 固体撮像装置及びそれを用いた撮像システム
EP1463306B8 (en) * 2003-03-25 2009-11-11 Panasonic Corporation Imaging device that prevents loss of shadow detail
JP4403387B2 (ja) 2004-04-26 2010-01-27 ソニー株式会社 固体撮像装置および固体撮像装置の駆動方法
JP4434844B2 (ja) * 2004-06-08 2010-03-17 オリンパス株式会社 固体撮像装置
JP2006270890A (ja) * 2005-03-25 2006-10-05 Matsushita Electric Ind Co Ltd 撮像装置、及びデジタルカメラ
JP4654783B2 (ja) * 2005-06-14 2011-03-23 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP4848739B2 (ja) * 2005-11-01 2011-12-28 ソニー株式会社 物理量検出装置および撮像装置
US8054356B2 (en) * 2007-02-14 2011-11-08 Fujifilm Corporation Image pickup apparatus having a charge storage section and charge sweeping section
JP5076635B2 (ja) * 2007-05-17 2012-11-21 ソニー株式会社 イメージセンサ
US7969476B1 (en) * 2007-05-24 2011-06-28 Advasense Technologies Ltd. Method for accessing a pixel and a device having pixel access capabilities
CN102655572B (zh) * 2011-03-03 2016-06-15 原相科技股份有限公司 图像传感器
JP6011944B2 (ja) * 2011-04-08 2016-10-25 パナソニックＩｐマネジメント株式会社 固体撮像装置の駆動方法
JP2014239266A (ja) * 2011-09-29 2014-12-18 パナソニック株式会社 固体撮像装置およびその駆動方法
EP2924979B1 (en) * 2014-03-25 2023-01-18 IMEC vzw Improvements in or relating to imaging sensors

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5276521A (en) * 1990-07-30 1994-01-04 Olympus Optical Co., Ltd. Solid state imaging device having a constant pixel integrating period and blooming resistance
JP3013584B2 (ja) * 1992-02-14 2000-02-28 ソニー株式会社 固体撮像装置
JPH05316431A (ja) * 1992-05-06 1993-11-26 Sony Corp 固体撮像装置
US5774180A (en) * 1992-12-04 1998-06-30 Fuji Xerox Co., Ltd. Image sensor capable of producing an image signal free from an afterimage
JPH08163448A (ja) * 1994-11-29 1996-06-21 Olympus Optical Co Ltd 固体撮像装置
JPH0946597A (ja) * 1995-07-31 1997-02-14 Sony Corp 固体撮像装置およびその駆動方法
JP3845449B2 (ja) * 1995-08-11 2006-11-15 株式会社東芝 Ｍｏｓ型固体撮像装置
JPH09246512A (ja) * 1996-03-06 1997-09-19 Sharp Corp 増幅型固体撮像素子
JPH09246516A (ja) * 1996-03-13 1997-09-19 Sharp Corp 増幅型固体撮像装置
US6088058A (en) * 1997-05-29 2000-07-11 Foveon, Inc. Capacitive coupled bipolar active pixel imager having overflow protection and electronic shutter
JP3546985B2 (ja) * 1997-12-15 2004-07-28 シャープ株式会社 増幅型光電変換素子、増幅型固体撮像装置及びその駆動方法
DE69910838T2 (de) * 1998-06-17 2004-02-26 Foveon, Inc., Santa Clara Reduzierung von streifenförmigen Störungen in CMOS Bildsensoren
JP3512152B2 (ja) * 1998-10-14 2004-03-29 松下電器産業株式会社 増幅型固体撮像装置およびその駆動方法
JP3788561B2 (ja) * 1999-05-13 2006-06-21 シャープ株式会社 固体撮像装置

Also Published As

Publication number Publication date
JP2001103377A (ja) 2001-04-13
US6784931B1 (en) 2004-08-31
KR100362875B1 (ko) 2002-11-29
JP3693281B2 (ja) 2005-09-07

Similar Documents

Publication Publication Date Title
KR100552946B1 (ko) 확장된 동적 범위의 이미지 센서 시스템
US6801253B1 (en) Solid-state image sensor and method of driving same
US7576788B2 (en) Image pickup apparatus including a plurality of pixels, each having a photoelectric conversion element and an amplifier whose output is prevented from falling below a predetermined level
KR100555609B1 (ko) 개선된 곡선인자를 가진 ｃｍｏｓ 영상 센서
US6677993B1 (en) Solid state image sensor with fixed pattern noise reduction
KR100344505B1 (ko) 고체 이미징 장치
KR100555608B1 (ko) 고정 패턴 잡음이 감소된 ｃｍｏｓ 영상 센서
US7626622B2 (en) Solid state image pickup device and camera using the same
US8274590B2 (en) Solid-state imaging device driving method
KR100362875B1 (ko) 증폭형 고체 촬상장치
KR100817801B1 (ko) 고체 촬상 장치 및 카메라 시스템
US9129879B2 (en) Solid state imaging device and camera system
US20010005227A1 (en) Solid-state imaging device
KR20080012129A (ko) 고체촬상장치 및 촬상장치
US20110292264A1 (en) Solid-state imaging device and imaging apparatus including the same
US6166767A (en) Active solid-state imaging device which effectively suppresses fixed-pattern noise
JP4083909B2 (ja) 固体撮像装置
KR20040081781A (ko) 고체 촬상 장치 및 카메라 시스템
US8319873B2 (en) Solid-state imaging device
US20130037696A1 (en) Imaging apparatus and driving method of the imaging apparatus
JP3788561B2 (ja) 固体撮像装置
KR20180011562A (ko) 단위 픽셀 장치 및 그 동작 방법
US6731336B1 (en) Solid-state imaging apparatus with self-compensating voltage supply circuit
JP2008042675A (ja) 光電変換装置及び撮像装置
JPH11266400A (ja) 固体撮像素子およびその駆動方法、並びにカメラシステム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111019

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee