KR20040081781A

KR20040081781A - 고체 촬상 장치 및 카메라 시스템

Info

Publication number: KR20040081781A
Application number: KR10-2004-7012383A
Authority: KR
Inventors: 게이지 마부찌
Original assignee: 소니 가부시끼 가이샤
Priority date: 2002-02-12
Filing date: 2003-02-12
Publication date: 2004-09-22
Also published as: TW200400628A; US8390714B2; US20080043130A1; TWI240410B; DE60332005D1; JP4193698B2; CN1631034A; CN100534150C; WO2003069897A1; KR100940637B1; EP1475962A1; EP1475962B1; JPWO2003069897A1; US7375753B2; US20050083408A1; EP1475962A4

Abstract

비선택 시에 부유 노드의 전위를 0V로 하면, 부유 노드로부터 포토다이오드에 전자가 누설되어, 잡음이 발생한다. 포토다이오드(11), 이 포토다이오드(11)의 신호를 부유 노드 N11에 전송하는 전송 트랜지스터(12), 부유 노드 N11의 신호를 수직 신호선(22)에 출력하는 증폭 트랜지스터(13) 및 부유 노드 N11을 리세트하는 리세트 트랜지스터(14)를 갖는 단위 화소(10)가 행렬 형상으로 배열되어 이루어지는 MOS형 고체 촬상 장치에 있어서, 드레인선(23)을 구동하는 버퍼 최종 단(29)으로서, 접지측에 P형 MOS 트랜지스터를 배치하여 이루어지는 인버터 구성의 것을 이용함으로써, 비선택 시에 부유 노드 N11의 전위를 예를 들면 0.5V로 하여, 전송 트랜지스터(12)를 통해서 전자가 포토다이오드(11)에 누설되는 것을 방지한다.

Description

고체 촬상 장치 및 카메라 시스템{SOLID STATE IMAGER AND CAMERA SYSTEM}

X-Y 어드레스형 고체 촬상 장치, 예를 들면 MOS형 고체 촬상 장치로서, 단위 화소가 3트랜지스터로 이루어지고, 이 단위 화소가 행렬 형상으로 다수 배열되어 이루어지는 구성의 것이 알려져 있다. 이 경우의 단위 화소의 구성을 도 1에 도시한다. 도 1에서 알 수 있는 바와 같이, 단위 화소(100)는 포토다이오드(PD)(101), 전송 트랜지스터(102), 증폭 트랜지스터(103) 및 리세트 트랜지스터(104)를 갖는다.

상기한 화소 구성을 채용하는 MOS형 고체 촬상 장치에서는, 행이 비선택인 기간에는 드레인선(105)으로부터 리세트 트랜지스터(104)를 통해서 부유 노드 N101의 전위를 저레벨(이하, L 레벨이라고 기재함)로 해 두고, 행을 선택할 때에는 부유 노드 N101의 전위를 고레벨(이하, H 레벨이라고 기재함)로 하는 동작이 행해진다.

상술한 바와 같이 3트랜지스터로 이루어지는 단위 화소가 행렬 형상으로 배치되어 이루어지는 종래의 MOS형 고체 촬상 장치에서는, 비선택의 기간은 부유 노드 N101의 전위를 L 레벨(0V)로 하도록 하고 있었기 때문에, 부유 노드 N101로부터 포토다이오드(101)에 전자가 누설되어, 해당 누설에 기인하여 잡음이 발생하는 경우가 있었다.

〈발명의 개시〉

본 발명의 목적은 부유 노드로부터 포토다이오드에의 전자의 누설을 방지하고, 해당 누설에 기인하는 잡음을 저감할 수 있는 고체 촬상 장치 및 이를 촬상 디바이스로서 이용한 카메라 시스템을 제공하는 것에 있다.

상기 목적을 달성하기 위해서, 본 발명의 제1 관점에 따른 고체 촬상 장치는, 광전 변환 소자와, 상기 광전 변환 소자의 신호를 부유 노드에 전송하는 제1 도전형의 전송 트랜지스터와, 상기 부유 노드의 신호를 신호선에 출력하는 증폭 트랜지스터와, 상기 부유 노드를 리세트하는 제1 도전형의 리세트 트랜지스터와, 상기 리세트 트랜지스터의 상기 부유 노드와 반대측의 주 전극이 접속된 배선을 구동하는 구동 수단을 구비하며, 상기 구동 수단은, 상기 배선과 전압원과의 사이에 접속된 제2 도전형의 제1 트랜지스터와, 상기 배선과 접지와의 사이에 접속되고, 상기 제1 트랜지스터와 반대 극성의 신호로 구동되는 제2 도전형의 제2 트랜지스터를 갖는다.

본 발명의 제2 관점에 따른 카메라 시스템은, 고체 촬상 장치와, 상기 고체 촬상 장치의 상기 촬상부에 입사광을 유도하는 광학계와, 상기 고체 촬상 장치의 출력 신호를 처리하는 신호 처리 회로를 가지며, 상기 고체 촬상 소자는, 광전 변환 소자와, 상기 광전 변환 소자의 신호를 부유 노드에 전송하는 제1 도전형의 전송 트랜지스터와, 상기 부유 노드의 신호를 신호선에 출력하는 증폭 트랜지스터와, 상기 부유 노드를 리세트하는 제1 도전형의 리세트 트랜지스터와, 상기 리세트 트랜지스터의 상기 부유 노드와 반대측의 주 전극이 접속된 배선과 전압원과의 사이에 접속된 제2 도전형의 제1 트랜지스터와, 상기 배선과 접지와의 사이에 접속되고, 상기 제1 트랜지스터와 반대 극성의 신호로 구동되는 제2 도전형의 제2 트랜지지스터를 갖는다.

본 발명의 제3 관점에 따른 고체 촬상 소자는, 광전 변환 소자와, 상기 광전 변환 소자에 접속된 제1 도전형의 제1 트랜지스터와, 상기 제1 트랜지스터의 제1 전극에 일단이 접속된 제1 도전형의 제2 트랜지스터와, 상기 제1 전극에 제어 전극이 접속되고, 한쪽의 전극이 전기적으로 수직 신호선에 접속되어 있는 제3 트랜지스터와, 상기 수직 선택선에 접속된 샘플 홀드 회로와, 상기 제2 트랜지스터의 타단에 접속된 수직 구동 회로를 가지며, 상기 수직 구동 회로는, 제1 기준 전위에 접속된 제2 도전형의 제4 트랜지스터와, 상기 제4 트랜지스터와 제 2 기준 전위에 접속된 제2 도전형의 제5 트랜지스터를 구비하고, 상기 제4 트랜지스터와 상기 제5 트랜지스터의 접속점이 상기 타단에 접속되어 있다.

본 발명에 따르면, 예를 들면 선택 시에 주사계로부터 리세트 전압이 공급되면, 이 리세트 전압은 구동 수단에 의해 리세트 트랜지스터의 배선에 공급된다. 이 리세트 전압은 리세트 트랜지스터를 통해서 부유 노드에 공급됨으로써 해당 노드의 전위가 리세트된다. 한편, 주사계로부터 리세트 전압이 공급되지 않는 비선택 시에는, 구동 수단의 접지측의 제2 도전형의 제2 트랜지스터의 채널 전압이 리세트 트랜지스터의 배선에 공급된다. 그리고, 리세트 트랜지스터가 도통하면, 부유 노드의 전위가 제2 트랜지스터의 채널 전압으로 결정되어, 0V가 아니게 된다. 이에 의해, 전송 트랜지스터를 통해서 부유 노드로부터 광전 변환 소자로 전하가 누설되는 것이 방지된다.

본 발명은 고체 촬상 장치 및 카메라 시스템에 관한 것으로, 특히 MOS형 고체 촬상 장치로 대표되는 X-Y 어드레스형 고체 촬상 장치 및 이것을 촬상 디바이스로서 이용한 카메라 시스템에 관한 것이다.

도 1은 종래 기술의 과제를 설명하기 위한 단위 화소의 구성도.

도 2는 본 발명의 제1 실시 형태에 따른, 예를 들면 MOS형 고체 촬상 장치의 구성예를 나타내는 회로도.

도 3은 버퍼 최종 단의 일반적인 구성예를 나타내는 회로도.

도 4는 제1 실시 형태에 따른 버퍼 최종 단의 구성예를 나타내는 회로도.

도 5A∼도 5G는 제 1 실시 형태에 따른 MOS형 고체 촬상 장치의 동작 설명을 위한 타이밍차트.

도 6은 본 발명의 제2 실시 형태에 따른, 예를 들면 MOS형 고체 촬상 장치의 구성예를 나타내는 회로도.

도 7은 제2 실시 형태에 따른 버퍼 최종 단의 구성예를 나타내는 회로도.

도 8A∼도 8H는 제2 실시 형태에 따른 MOS형 고체 촬상 장치의 동작 설명을 위한 타이밍차트.

도 9는 본 발명에 따른 카메라 시스템의 구성의 일례를 나타내는 블록도.

〈발명을 실시하기 위한 최량의 형태〉

이하, 본 발명의 실시 형태에 대하여 도면을 참조하여 상세히 설명한다.

[제1 실시 형태]

도 2는 본 발명의 제1 실시 형태에 따른 고체 촬상 장치, 예를 들면 MOS형 고체 촬상 장치의 구성예를 나타내는 회로도이다. 또, MOS형 고체 촬상 장치에서는 단위 화소가 다수, 예를 들면 행렬 형상으로 배치되게 되지만, 여기서는 도면의 간략화를 위해서, 2행×2열의 화소 배열로서 도시하고 있다.

도 2에서, 단위 화소(10)는 광전 변환 소자인, 예를 들면 포토다이오드(PD)(11) 이외에, 전송 트랜지스터(12), 증폭 트랜지스터(13) 및 리세트 트랜지스터(14)의 3개의 N형(제1 도전형) MOS 트랜지스터를 갖는 3트랜지스터 구성으로 되어 있다.

이 화소 구성에 있어서, 포토다이오드(11)는 입사광을 그 광량에 따른 전하량의 신호 전하(예를 들면, 전자)로 광전 변환하여 축적한다. 전송 트랜지스터(12)는 포토다이오드(11)의 캐소드와 부유 노드 N11과의 사이에 접속되고, 게이트가 수직 선택선(21)에 접속되어 있으며, 이 수직 선택선(21)으로부터의 신호에 의해 도통(온)함으로써 포토다이오드(11)에 축적되어 있는 신호 전하를 부유 노드 N11에 전송하는 기능을 갖고 있다.

증폭 트랜지스터(13)는 수직 신호선(VSL)(22)과 전원 Vdd와의 사이에 접속되고, 게이트가 부유 노드 N11에 접속되어 있으며, 부유 노드 N11의 전위를 수직 신호선(22)에 출력하는 기능을 갖고 있다. 리세트 트랜지스터(14)는 드레인(한쪽의 주 전극)이 드레인선(배선)(23)에 접속되고, 소스(다른 쪽의 주 전극)가 부유 노드N11에 접속되고, 게이트가 리세트선(24)에 접속되어 있으며, 부유 노드 N11의 전위를 리세트하는 기능을 갖고 있다.

이 단위 화소(10)가 행렬 형상으로 배치되어 이루어지는 화소 영역(촬상 영역)에 있어서, 수직 선택선(21), 드레인선(23) 및 리세트선(24)의 3개의 선은, 화소 배열의 각 행마다 수평(H) 방향(도면의 좌우 방향)에 배선되고, 수직 신호선(22)은 각 열마다 수직(V) 방향(도면의 상하 방향)에 배선되어 있다. 그리고, 수직 선택선(21), 드레인선(23) 및 리세트선(24)은 수직 구동 회로(VDRV)(25)에 의해 구동된다.

수직 구동 회로(VDRV)(25)는 수직 선택 펄스 T'(T1', T2', …), 리세트 펄스 R'(R1', R2', …) 및 리세트 전압 B'(B1', B2', …)를 행 단위로 순차적으로 출력하는 V 시프트 레지스터(VSR)(26)와, 수직 선택 펄스 T', 리세트 펄스 R' 및 리세트 전압 B'를 극성 반전하여 얻어지는 수직 선택 펄스 T, 리세트 펄스 R 및 리세트 전압 B에 의해 수직 선택선(21), 리세트선(24) 및 드레인선(23)을 각각 구동하는 버퍼 최종 단(구동 수단)(27, 28, 29)을 갖는다.

또, 도시를 생략하고 있지만, V 시프트 레지스터(26)는 각 단에, 선택한 행에 구동 펄스(상기 수직 선택 펄스 T', 리세트 펄스 R' 및 리세트 전압 B')를 넣기 위한 멀티플렉서와, 해당 구동 펄스를 버퍼링하기 위한 버퍼를 내장하고 있다. 이 버퍼의 최종 단이 상기 버퍼 최종 단(27, 28, 29)이다.

버퍼 최종 단(27, 28, 29) 중, 수직 선택선(21) 및 리세트선(24)을 구동하는 버퍼 최종 단(27, 28)은 모두 통상의 CMOS 인버터 구성으로 되어 있다. 즉, 버퍼최종 단(27)을 예로 들면, 도 3에 도시한 바와 같이 수직 선택선(21)과 전원(전압원) Vdd와의 사이에 접속된 P형 MOS 트랜지스터(41)와, 수직 선택선(21)과 접지(GND)와의 사이에 접속되고, P형 MOS 트랜지스터(41)와 게이트가 공통으로 접속된 N형 MOS 트랜지스터(42)로 이루어지고, 각 게이트에 V 시프트 레지스터(26)로부터 수직 선택 펄스 T'가 공급된다.

한편, 드레인선(배선)(23)을 구동하는 버퍼 최종 단(29)의 구성에 대해서는, 본 발명이 특징으로 하는 부분이다. 이 버퍼 최종 단(29)은 도 4에 도시한 바와 같이 드레인선(23)과 전원 Vdd와의 사이에 접속되고, 그 게이트에 V 시프트 레지스터(26)로부터 리세트 전압 B'가 공급되는 제1 P형(제2 도전형) MOS 트랜지스터(43)와, 드레인선(23)과 접지와의 사이에 접속된 제2 P형 MOS 트랜지스터(44)와, 리세트 전압 B'의 극성을 반전시켜 제2 P형 MOS 트랜지스터(44)의 게이트에 공급하는 인버터(45)를 갖는다.

다시 도 2에서, 화소 영역의 수직 방향(상하 방향)의 한쪽 측에서, 각 열마다, 수직 신호선(22)의 일단과 접지와의 사이에 N형 MOS 트랜지스터로 이루어지는 부하 트랜지스터(30)가 접속되어 있다. 이 부하 트랜지스터(30)는 그 게이트가 로드(Load)선(31)에 접속되어 있으며, 수직 신호선(22)에 일정한 전류를 공급하는 정전류원의 역할을 한다.

화소 영역의 수직 방향의 다른 쪽 측에서, 수직 신호선(22)의 타단에는 N형 MOS 트랜지스터로 이루어지는 샘플 홀드(SH) 스위치(32)의 일단(한쪽의 주 전극)이 접속되어 있다. 이 샘플 홀드 스위치(32)의 제어단(게이트)은 SH선(33)에 접속되어 있다.

샘플 홀드 스위치(32)의 타단(다른 쪽의 주 전극)에는, 샘플 홀드(SH)/CDS(Correlated Double Sampling) 회로(34)의 입력단이 접속되어 있다. 샘플 홀드/CDS 회로(34)는 수직 신호선(22)의 전위 Vsig를 샘플 홀드하고, 상관 이중 샘플링(CDS)을 행하는 회로이다. 여기서, 상관 이중 샘플링이란, 시계열로 입력되는 2개의 전압 신호를 샘플링하여 그 차분을 출력하는 처리를 말한다.

샘플 홀드/CDS 회로(34)의 출력단과 수평 신호선(HSL)(35)과의 사이에는, N형 MOS 트랜지스터로 이루어지는 수평 선택 스위치(36)가 접속되어 있다. 이 수평 선택 스위치(36)의 제어단(게이트)에는 수평 구동 회로를 구성하는 H 시프트 레지스터(HSR)(37)로부터 수평 주사 시에 순차적으로 출력되는 수평 주사 펄스 H(H1, H2, …)가 공급된다.

수평 주사 펄스 H가 공급되고, 수평 선택 스위치(36)가 온 상태로 됨으로써, 샘플 홀드/CDS 회로(34)로 상관 이중 샘플링된 신호가 수평 선택 스위치(36)를 통해서 수평 신호선(35)에 판독된다. 이 판독된 신호 Hsig는 수평 신호선(35)의 일단에 접속된 출력 증폭기(AMP)(38)를 통해서 출력 단자(39)로부터 출력 신호 Vout로서 도출된다.

다음으로, 상기 구성의 제1 실시 형태에 따른 MOS형 고체 촬상 장치의 동작에 대하여, 도 5A∼도 5G의 타이밍차트를 이용하여 설명한다. 여기서는 도 2의 좌측 아래의 화소에 주목하여 설명하기로 한다.

우선, 비선택 시에는 부유 노드 N11의 전위는, 후술하는 이유에 의해 0.5V로되어 있다. 이 때, V 시프트 레지스터(26)로부터 출력되는 리세트 전압 B1'은 0V로 되어 있다. 이에 의해, 버퍼 최종 단(29)의 구체예를 나타내는 도 4의 회로 동작에서 알 수 있는 바와 같이, 드레인선(23)의 전위(리세트 전압) B1은 전원 전압 Vdd, 예를 들면 3.0V로 되어 있다.

여기서, 도 5A에 도시한 바와 같이 로드선(28)에 공급하는 로드(Load) 신호의 신호 레벨을 예를 들면 1.0V로 하고, 이어서 V 시프트 레지스터(26)로부터 L 레벨의 리세트 펄스 R1'을 출력한다. 이 리세트 펄스 R1'이 버퍼 최종 단(28)에서 극성 반전되고, 도 5D에 도시한 바와 같은 H 레벨의 리세트 펄스 R1로 되어 리세트 트랜지스터(14)의 게이트에 인가된다. 그러면, 리세트 트랜지스터(14)가 도통하므로, 부유 노드 N11은 리세트 트랜지스터(14)를 통해서 드레인선(23)과 연결되고, 도 5F에 도시한 바와 같이 그 전위가 리세트 트랜지스터(14)의 채널 전압으로 결정되는 H 레벨, 예를 들면 2.5V로 리세트된다. 이에 의해, 증폭 트랜지스터(13)의 게이트 전위도 2.5V로 된다.

수직 신호선(22)의 전위 Vsig1은 수직 신호선(22)에 연결되는 많은 화소의 증폭 트랜지스터 중, 가장 게이트 전압이 높은 것에 의해 결정된다. 그 결과, 부유 노드 N11의 전위에 의해 수직 신호선(22)의 전위 Vsig1이 결정된다. 즉, 이 화소(10)가 선택 상태로 된다.

구체적으로는, 증폭 트랜지스터(13)가 부하 트랜지스터(30)와 소스 팔로워 회로를 형성하고, 도 5G에 도시한 바와 같이 그 출력 전압이 화소 전위 Vsig1로서 수직 신호선(22) 상에 나타난다. 이 때의 전위 Vsig1이 리세트 레벨의 전압으로된다. 이 리세트 레벨의 전압은, 샘플 홀드 스위치(32)를 통해서 샘플 홀드/CDS 회로(34)에 입력된다.

다음으로, V 시프트 레지스터(26)로부터 출력되는 수직 선택 펄스 T1'이 L 레벨로 되고, 이에 기초하여 버퍼 최종 단(27)로부터 출력되는 수직 선택 펄스 T1이 H 레벨로 된다. 그러면, 전송 트랜지스터(12)가 도통하여, 포토다이오드(11)에서 광전 변환되어, 축적된 신호 전하(본 예에서는 전자)를 부유 노드 N11에 전송한다(판독한다). 이에 의해, 증폭 트랜지스터(13)의 게이트 전위가 포토다이오드(11)로부터 부유 노드 N11에 판독된 신호 전하의 신호량에 따라 마이너스의 방향으로 변화하고, 그에 따라 수직 신호선(22)의 전위 Vsig1도 변화한다.

이 때의 전위 Vsig1이 본래의 신호 레벨의 전압으로 된다. 이 신호 레벨의 전압은 샘플 홀드 스위치(32)를 통해서 샘플 홀드/CDS 회로(34)에 입력된다. 그리고, 도 5G에 도시한 바와 같이 샘플 홀드/CDS 회로(34)에서는 앞의 리세트 레벨의 전압과 금회의 신호 레벨의 전압과의 차분을 취하고, 이 차분 전압을 유지하는 처리가 행해진다.

다음으로, 도 5B에 도시한 바와 같이 V 시프트 레지스터(26)로부터 출력되는 리세트 전압 B1'이 H 레벨로 되고, 이에 기초하여 버퍼 최종 단(29)으로부터 출력되는 리세트 전압 B1이 도 5C에 도시한 바와 같이 L 레벨로 된다. 이 때, 버퍼 최종 단(29)의 구체예를 나타내는 도 4의 회로 동작에서 알 수 있는 바와 같이, 드레인선(23)을 통해서 화소(10)에 공급되는 리세트 전압 B1은 0V가 아니고, P형 MOS 트랜지스터(44)의 채널 전압(임계값으로부터 결정되는 값)으로 결정되고, 예를 들면 본 실시 형태인 경우, 0.5V로 된다.

그 상태에서, V 시프트 레지스터(26)로부터 L 레벨의 리세트 신호 R1'이 출력되고, 이에 기초하여 버퍼 최종 단(28)으로부터 H 레벨의 리세트 신호 R1이 출력되면, 리세트 트랜지스터(14)가 도통하므로, 부유 노드 N11은 리세트 트랜지스터(14)를 통해서 드레인선(23)과 연결되고, 그 전위가 드레인선(23)의 전위, 즉 0.5V로 되어, 화소(10)가 비선택 상태로 복귀한다.

이 비선택 상태에서는, 도 5F에 도시한 바와 같이 부유 노드 N11의 전위가 0V가 아니고 0.5V이므로, 전송 트랜지스터(12)를 통해서 전자가 포토다이오드(11)에 누설되는 것이 방지된다. 여기서, 부유 노드 N11의 전위가 0.5V로 되는 것은 드레인선(23)을 구동하는 버퍼 최종 단(29)으로서, 도 4에 도시한 회로 구성의 것을 이용하여, 접지측에 P형 MOS 트랜지스터(44)를 배치함에 따른 효과이다.

또한, 마찬가지의 효과를 얻는 방책으로서, 버퍼 최종 단(29)으로서 통상의 CMOS 인버터를 이용하고, 그 출력단과 드레인선(23)과의 사이에 P형 MOS 트랜지스터를 배치하는 구성도 고려된다. 그러나, 이 구성을 채용하는 경우, 해당 P형 MOS 트랜지스터가 저항으로 되어 시상수를 길게 할 우려가 있다. 이에 대하여, 통상의 CMOS 인버터를 이용하는 경우의 접지측의 N형 MOS 트랜지스터 대신에 P형 MOS 트랜지스터를 배치한 구성을 채용하는 도 4의 버퍼 최종 단(29)을 이용함으로써, 해당 버퍼 최종 단(29)에 의해 드레인선(23)을 다이렉트로 구동할 수 있어, 상기 시상수의 문제가 발생하지 않기 때문에, 구동 능력을 높게 할 수 있으며 또한 고속화할 수 있다.

상술한 일련의 동작으로 1행째의 화소가 모두 동시에 구동되고, 1행분의 신호가 샘플 홀드/CDS 회로(34)에 동시에 유지(기억)된다. 그 후, 포토다이오드(11)에서의 광전 변환(노광) 및 광전자의 축적 기간에 들어간다. 그리고, 도 5A∼5G의 타이밍차트에는 기술하지 않았지만, 이 광 전자 축적 기간에 H 시프트 레지스터(37)가 수평 주사의 동작을 개시하고, 수평 주사 펄스 H1, H2, …를 순차적으로 출력한다. 이에 의해, 수평 선택 스위치(36)가 순차적으로 도통하여, 샘플 홀드/CDS 회로(34)에 유지되어 있던 신호를 순서대로 수평 신호선(35)에 도출한다.

마찬가지의 동작을 다음에 2행째의 화소에 대하여 행하면, 2행째의 화소의 화소 신호가 판독된다. 이후, V 시프트 레지스터(26)로 순차적으로 수직 주사함으로써 모든 행의 화소 신호를 판독할 수 있으며, 또한 각 행마다 H 시프트 레지스터(37)로 순차적으로 수평 주사함으로써 전체 화소의 신호를 판독할 수 있다.

상술한 바와 같이 전송 트랜지스터(12), 증폭 트랜지스터(13) 및 리세트 트랜지스터(14)를 갖는 3트랜지스터 구성의 단위 화소(10)가 행렬 형상으로 배치되어 이루어지는 MOS형 고체 촬상 장치에 있어서, 드레인선(23)을 구동하는 버퍼 최종 단(29)으로서, 접지측에 P형 MOS 트랜지스터(44)를 배치하여 이루어지는 인버터 구성의 것을 이용함으로써, 해당 P형 MOS 트랜지스터(44)의 작용에 의해 비선택 시의 부유 노드 N11의 전위가, 예를 들면 0.5V로 되므로, 전송 트랜지스터(12)를 통해서 전자가 포토다이오드(11)에 누설되는 것을 확실하게 방지할 수 있다.

그 결과, 부유 노드 N11로부터 포토다이오드(11)에의 전자의 누설에 기인하는 잡음을 억제할 수 있다. 또한, 중간 전압(본 예에서는 0.5V)을 생성함에 있어서, 저항 분할과 같이 전류를 흘릴 필요가 없기 때문에 소비 전력이 증대하지 않고, 또한 회로 규모가 작기 때문에 실장이 용이하다고 하는 이점이 있다.

또, 버퍼 최종 단(29)을 구성하는 P형 MOS 트랜지스터(44)의 채널 전압으로서는 포토다이오드(11)로의 누설을 방지하고, 전압 마진을 저하시키지 않도록 하기 위해서는 0.4V∼0.7V가 바람직하다는 본 발명자에 의한 실험 결과가 얻어지고 있다.

[제2 실시 형태]

도 6은 본 발명의 제2 실시 형태에 따른 고체 촬상 장치, 예를 들면 MOS형 고체 촬상 장치의 구성예를 나타내는 회로도로서, 도 6에서 도 2와 동등한 부분에는 동일 부호를 붙여 나타내고 있다.

상술한 제1 실시 형태에 따른 MOS형 고체 촬상 장치에서는, 단위 화소(10)의 리세트 트랜지스터(14)의 드레인에 연결되는 드레인선(23)을 행마다 수평 방향으로 배선하고, 증폭 트랜지스터(13)의 드레인이 리세트 트랜지스터(14)의 드레인과 전기적으로 독립시킨 구성을 채용하고 있었다. 이에 대하여, 본 실시 형태에 따른 MOS형 고체 촬상 장치에 있어서는, 증폭 트랜지스터(13)의 드레인을 리세트 트랜지스터(14)의 드레인과 전기적으로 접속한 구성을 채용하고 있다.

구체적으로는, 도 6에서 알 수 있는 바와 같이 드레인선(DL)(23)이 열마다 수직 방향으로 배선되고, 이 드레인선(23)에 대하여 화소(10)의 증폭 트랜지스터(13) 및 리세트 트랜지스터(14)의 각 드레인이 열마다 공통으로 접속된 구성으로 되어 있다. 증폭 트랜지스터(13)의 소스는 수직 신호선(22)에 접속되어 있다. 드레인선(23)은 드레인선 구동 회로(DLDRV)(51)에 의해 버퍼 최종 단(52)을 통하여 전체 열 동시에 구동된다. 그 결과, 증폭 트랜지스터(13) 및 리세트 트랜지스터(14)의 각 드레인이 전체 화소 동시에 구동되게 된다.

도 7에, 버퍼 최종 단(52)의 구체적인 구성예를 나타낸다. 도 7에서 알 수 있는 바와 같이, 버퍼 최종 단(52)은 드레인선(23)과 전원 Vdd와의 사이에 접속되고, 그 게이트에 제1 리세트 전압 DA가 공급되는 제1 P형 MOS 트랜지스터(53)와, 드레인선(23)과 접지와의 사이에 접속되고, 그 게이트에 제2 리세트 전압 DB가 공급되는 제2 P형 MOS 트랜지스터(54)를 갖는 구성으로 되어 있다.

이 버퍼 최종 단(52)에 대하여, 드레인선 구동 회로(51)로부터는, 도 8의 타이밍차트에 도시한 바와 같은 극성 및 타이밍 관계에 있는 제1, 제2 리세트 전압 DA(DA1, DA2, …), DB(DB1, DB2, …)가 공급된다. 이에 의해, 버퍼 최종 단(52)의 제1, 제2 P형 MOS 트랜지스터(53, 54)는 제1, 제2 리세트 전압 DA, DB에 기초하여 서로 다른 타이밍에서 온/오프 동작하게 된다. 이와 같이 제1, 제2 P형 MOS 트랜지스터(53, 54)를 서로 다른 타이밍에서 온/오프 동작시키는 것은 다음의 이유에 따른다.

제1 실시 형태에서 이용한 버퍼 최종 단(29)과 같이, 제1, 제2 P형 MOS 트랜지스터(43, 44)를 반대 극성의 신호로 동작시킨 경우, 인버터분의 지연 시간만큼 접지측의 P형 MOS 트랜지스터(44)의 개폐가 지연되므로, 특히 리세트 전압 B가 H 레벨로부터 L 레벨로 되었을 때에 양방의 MOS 트랜지스터(43, 44)가 단시간에 동시에 온 상태로 되므로 대전류가 흘러, 소비 전력의 증대와 드레인선(23)의 노이즈발생이 일어난다.

이에 대하여, 본 실시 형태에서 이용하는 버퍼 최종 단(52)과 같이, 제1, 제2 P형 MOS 트랜지스터(53, 54)에 대하여 별도의 리세트 전압 DA, DB를 공급하고, 먼저 한쪽(MOS 트랜지스터(53))을 오프시키고 나서 다른 한쪽(MOS 트랜지스터(54))을 온시키도록 양 MOS 트랜지스터(53, 54)의 온/오프의 타이밍이 서로 다르게 동작시킴으로써, 양방의 MOS 트랜지스터(53, 54)가 동시에 온 상태로 되지 않기 때문에, 소비 전력의 증대나 드레인선(23)의 노이즈 발생의 문제는 발생하지 않는다.

특히, 본 실시 형태에 따른 MOS형 고체 촬상 장치에서는, 증폭 트랜지스터(13) 및 리세트 트랜지스터(14)의 각 드레인을 전체 화소 동시에 구동하는 구성을 채용하고 있기 때문에, 행 단위로밖에 구동하지 않는 제1 실시 형태에 따른 MOS형 고체 촬상 장치의 경우보다 대전류가 되므로, P형 MOS 트랜지스터(53, 54)를 서로 다른 타이밍에서 온/오프 동작시킴에 따른 효과는 크다.

또한, 제1 실시 형태에 따른 MOS형 고체 촬상 장치에서는, 제1, 제2 P형 MOS 트랜지스터(43, 44)를 오프시킨 후, 로드 신호 Load를 오프(L 레벨)시키도록 하고 있는 데 대하여, 본 실시 형태에 따른 MOS형 고체 촬상 장치에서는, 도 8A∼도 8H의 타이밍차트에 도시한 바와 같이 제1, 제2 P형 MOS 트랜지스터(53, 54)의 온/오프 동작보다 먼저 로드 신호 Load를 오프시키는 구성을 채용하고 있다. 이는 본 실시 형태에 따른 MOS형 고체 촬상 장치에서는, 증폭 트랜지스터(13)의 드레인을 리세트 트랜지스터(14)의 드레인과 전기적으로 접속하여 함께 구동하도록 하고 있기 때문에, P형 MOS 트랜지스터(53, 54)의 온/오프 동작보다 먼저 수직 신호선(22)에의 전류의 공급을 차단해 두기 위함이다.

상기 구성의 제2 실시 형태에 따른 MOS형 고체 촬상 장치에서는, 상술한 설명에서 알 수 있는 바와 같이, 드레인선 구동 회로(51)로부터 출력되는 제1, 제2 리세트 전압 DA, DB에 기초하는 버퍼 최종 단(52)의 출력 전압 D(D1, D2, …)에 의해 드레인선(23)을 전체 열 동시에 구동하는 한편, 수직 선택선(21) 및 리세트선(24)에 대해서는 제1 실시 형태에 따른 MOS형 고체 촬상 장치와 마찬가지로, V 시프트 레지스터(26)에 의한 수직 주사에 의해 1행씩 순서대로 구동하게 된다. 단, 그 밖의 기본적인 기술 사상 및 동작에 대해서는 제1 실시 형태에 따른 MOS형 고체 촬상 장치의 경우와 동일하다.

제2 실시 형태에 따른 MOS형 고체 촬상 장치인 경우에도, 제1 실시 형태에 따른 MOS형 고체 촬상 장치와 마찬가지의 작용 효과를 얻을 수 있다. 즉, 드레인선(23)을 구동하는 버퍼 최종 단(52)으로서, 접지측에 P형 MOS 트랜지스터(54)를 배치하여 이루어지는 인버터 구성의 것을 이용함으로써, 해당 P형 MOS 트랜지스터(54)의 작용에 의해 비선택 시의 부유 노드 N11의 전위가, 예를 들면 0.5V로 되어, 전송 트랜지스터(12)를 통해서 전자가 포토다이오드(11)에 누설되는 것을 확실하게 방지할 수 있기 때문에, 해당 누설에 기인하는 잡음을 억제할 수 있다. 또한, 버퍼 최종 단(52)에서 드레인(23)을 직접 구동하므로, 구동 능력을 높일 수 있으며 또한 고속화할 수 있다.

이들 작용 효과 외에, 제2 실시 형태에 따른 MOS형 고체 촬상 장치에서는, 증폭 트랜지스터(13)의 드레인을 리세트 트랜지스터(14)의 드레인과 전기적으로 접속한 구성을 채용하고 있기 때문에, 양 트랜지스터(13, 14)의 드레인 영역을 공통화할 수 있기 때문에, 그만큼 단위 화소(10)를 작게 구성할 수 있다고 하는 이점이 있다.

또, 본 실시 형태에서는 드레인선(23)을 열마다 수직 방향으로 배선한, 소위 세로 배선으로 하였지만, 드레인선(23)은 전체 열 동시에 구동되는 것이므로, 차광막과 같이 전면 배선으로 할 수도 있다.

또한, 상기 각 실시 형태에서는 리세트 트랜지스터(14)의 드레인을 L 레벨로 할 때에, 그 게이트에 리세트 펄스 R을 공급하는 것으로 하였지만, 예를 들면 리세트 트랜지스터(14)의 임계값 전압 Vth가 -0.5V 이하 등 충분히 낮은 경우에는 리세트 트랜지스터(14)의 드레인을 L 레벨로 할 때에, 그 게이트에 리세트 펄스 R을 공급할 필요는 없다.

또한, 상기 각 실시 형태에서는 단위 화소(10)의 3개의 트랜지스터로서 N형 MOS 트랜지스터를 이용한 경우를 예로 들어 설명하였지만, 이들 트랜지스터를 P형 MOS 트랜지스터로 하고, 버퍼 최종 단을 구성하는 트랜지스터를 N형 MOS 트랜지스터를 이용함과 함께, 전압의 고저를 교체해도 된다. 또다른 트랜지스터에 대해서도 역도전형의 트랜지스터로 구성할 수도 있다. 또한, 광전 변환 소자로서는 포토다이오드에 한정되는 것이 아니라, 포토 게이트 등의 다른 광전 변환 소자이어도 된다.

도 9는 본 발명에 따른 카메라 시스템의 구성의 개략을 나타내는 블록도이다. 본 카메라 시스템은 촬상 디바이스(61)와, 이 촬상 디바이스(61)의 화소 영역에 입사광을 유도하는 광학계, 예를 들면 입사광(상광)을 촬상면 위에 결상시키는 렌즈(62)와, 촬상 디바이스(61)를 구동하는 구동 회로(63)와, 촬상 디바이스(61)의 출력 신호를 처리하는 신호 처리 회로(64) 등을 갖고 있다.

상기 구성의 카메라 시스템에 있어서, 촬상 디바이스(61)로서는 상술한 제1, 제2 실시 형태에 따른 고체 촬상 장치, 즉 단위 화소가 광전 변환 소자 외에, 전송 트랜지스터, 증폭 트랜지스터 및 리세트 트랜지스터를 갖는 3트랜지스터 구성이며, 또한 드레인선을 구동하는 구동 수단으로서, 접지측에 P형 MOS 트랜지스터를 배치하여 이루어지는 인버터 구성의 것을 이용하여 이루어지는 MOS형 고체 촬상 장치가 이용된다.

구동 회로(DRV)(63)는 도 2 및 도 6에서의 V 시프트 레지스터(26)나 H 시프트 레지스터(37)를 구동하는 스타트 펄스나 클럭 펄스를 포함하는 각종 타이밍 신호를 발생하는 타이밍 제너레이터(도시 생략)를 갖고, 상술한 동작예에서 설명한 구동을 실현하기 위해서, 촬상 디바이스(MOS형 고체 촬상 장치)(61)를 구동한다. 신호 처리 회로(PRC)(64)는 MOS형 고체 촬상 장치(61)의 출력 신호 Vout에 대하여 여러가지 신호 처리를 실시하여 영상 신호로서 출력한다.

이와 같이 본 카메라 시스템에 따르면, 상술한 제1, 제 2 실시 형태에 따른 MOS형 고체 촬상 장치를 촬상 디바이스(61)로서 이용함으로써, 이들 MOS형 고체 촬상 장치가 부유 노드로부터 포토다이오드에의 전자의 누설에 기인하는 잡음의 저감을 작은 회로 규모로써 소비 전력을 증가시키지 않고 실현할 수 있기 때문에, 소 회로 규모·저소비 전력으로 잡음이 적은, 고화질의 촬상 화상을 얻을 수 있다.

이상과 같이 본 발명에 따른 고체 촬상 장치 및 카메라 시스템에 따르면, P형 MOS 트랜지스터의 작용에 의해 부유 노드로부터 광전 변환 소자에의 전하의 누설을 방지할 수 있기 때문에, 해당 누설에 기인하는 잡음을 저감할 수 있으므로, 비디오 카메라 등에 적용 가능하다.

Claims

광전 변환 소자와,

상기 광전 변환 소자의 신호를 부유 노드에 전송하는 제1 도전형의 전송 트랜지스터와,

상기 부유 노드의 신호를 신호선에 출력하는 증폭 트랜지스터와,

상기 부유 노드를 리세트하는 제1 도전형의 리세트 트랜지스터와,

상기 리세트 트랜지스터의 상기 부유 노드와 반대측의 주 전극이 접속된 배선을 구동하는 구동 수단을 구비하며,

상기 구동 수단은,

상기 배선과 전압원과의 사이에 접속된 제2 도전형의 제1 트랜지스터와,

상기 배선과 접지와의 사이에 접속되고, 상기 제1 트랜지스터와 반대 극성의 신호로 구동되는 제2 도전형의 제2 트랜지스터를 갖는 것을 특징으로 하는 고체 촬상 장치.
제1항에 있어서,

상기 제2 트랜지스터가 온 상태로 되었을 때의 채널 전압이 0.4V∼0.7V인 것을 특징으로 하는 고체 촬상 장치.
제1항에 있어서,

상기 제1 및 제2 트랜지스터는 온/오프의 타이밍이 서로 다른 것을 특징으로 하는 고체 촬상 장치.
제1항에 있어서,

상기 증폭 트랜지스터는 그 한쪽의 주 전극이 상기 리세트 트랜지스터의 상기 부유 노드와 반대측의 주 전극과 전기적으로 접속되어 있는 것을 특징으로 하는 고체 촬상 장치.
제4항에 있어서,

상기 제1 트랜지스터 및 제2 트랜지스터의 온/오프 동작보다 먼저, 상기 신호선에의 전류의 공급을 차단하는 수단을 구비하는 것을 특징으로 하는 고체 촬상 장치.
제1항에 있어서,

상기 제1 도전형이 N형이고, 상기 제2 도전형이 P형인 것을 특징으로 하는 고체 촬상 장치.
고체 촬상 장치와,

상기 고체 촬상 장치의 상기 촬상부에 입사광을 유도하는 광학계와,

상기 고체 촬상 장치의 출력 신호를 처리하는 신호 처리 회로를 가지며,

상기 고체 촬상 소자는,

광전 변환 소자와,

상기 광전 변환 소자의 신호를 부유 노드에 전송하는 제1 도전형의 전송 트랜지스터와,

상기 부유 노드의 신호를 신호선에 출력하는 증폭 트랜지스터와,

상기 부유 노드를 리세트하는 제1 도전형의 리세트 트랜지스터와,

상기 리세트 트랜지스터의 상기 부유 노드와 반대측의 주 전극이 접속된 배선과 전압원과의 사이에 접속된 제2 도전형의 제1 트랜지스터와,

상기 배선과 접지와의 사이에 접속되고, 상기 제1 트랜지스터와 반대 극성의 신호로 구동되는 제2 도전형의 제2 트랜지스터를 갖는 것을 특징으로 하는 카메라 시스템.
제7항에 있어서,

상기 제2 트랜지스터의 채널 전압이 0.4V∼0.7V인 것을 특징으로 하는 카메라 시스템.
제7항에 있어서,

상기 제1 트랜지스터 및 제2 트랜지스터는 온/오프의 타이밍이 서로 다른 것을 특징으로 하는 카메라 시스템.
제7항에 있어서,

상기 증폭 트랜지스터는 그 한쪽의 주 전극이 상기 리세트 트랜지스터의 상기 부유 노드와 반대측의 주 전극과 전기적으로 접속되어 있는 것을 특징으로 하는 카메라 시스템.
제10항에 있어서,

상기 제1 트랜지스터 및 제2 트랜지스터의 온/오프 동작보다 먼저, 상기 신호선에의 전류의 공급을 차단하는 수단을 구비하는 것을 특징으로 하는 카메라 시스템.
제7항에 있어서,

상기 제1 도전형이 N형이고, 상기 제2 도전형이 P형인 것을 특징으로 하는 카메라 시스템.
광전 변환 소자와,

상기 광전 변환 소자에 접속된 제1 도전형의 제1 트랜지스터와,

상기 제1 트랜지스터의 제1 전극에 일단이 접속된 제1 도전형의 제2 트랜지스터와,

상기 제1 전극에 제어 전극이 접속되고, 한쪽의 전극이 전기적으로 수직 신호선에 접속되어 있는 제3 트랜지스터와,

상기 수직 선택선에 접속된 샘플 홀드 회로와,

상기 제2 트랜지스터의 타단에 접속된 수직 구동 회로를 가지며,

상기 수직 구동 회로는,

제1 기준 전위에 접속된 제2 도전형의 제4 트랜지스터와,

상기 제4 트랜지스터와 제2 기준 전위에 접속된 제2 도전형의 제5 트랜지스터를 구비하고,

상기 제4 트랜지스터와 상기 제5 트랜지스터의 접속점이 상기 타단에 접속되어 있는 것을 특징으로 하는 고체 촬상 소자.
제13항에 있어서,

상기 제5 트랜지스터의 제어 전극은 인버터 회로에 접속되어 있는 것을 특징으로 하는 고체 촬상 소자.
제13항에 있어서,

상기 고체 촬상 소자는 상기 샘플 홀드 회로에 접속된 제6 트랜지스터를 더 갖고,

상기 제6 트랜지스터는 상기 수직 구동 회로와는 다른 회로에 의해 제어되는 것을 특징으로 하는 고체 촬상 소자.
제13항에 있어서,

상기 수직 신호선은 전류원에 접속되어 있는 것을 특징으로 하는 고체 촬상 소자.