CN110870299B - 摄像装置及电子设备 - Google Patents

摄像装置及电子设备 Download PDF

Info

Publication number
CN110870299B
CN110870299B CN201880045604.4A CN201880045604A CN110870299B CN 110870299 B CN110870299 B CN 110870299B CN 201880045604 A CN201880045604 A CN 201880045604A CN 110870299 B CN110870299 B CN 110870299B
Authority
CN
China
Prior art keywords
transistor
wiring
potential
electrically connected
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880045604.4A
Other languages
English (en)
Other versions
CN110870299A (zh
Inventor
小林英智
玉造祐树
楠本直人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN110870299A publication Critical patent/CN110870299A/zh
Application granted granted Critical
Publication of CN110870299B publication Critical patent/CN110870299B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0272—Selenium or tellurium

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供一种能够进行图像处理的摄像装置。该摄像装置包括光电转换元件、第一晶体管、第二晶体管以及反相器电路，其中，光电转换元件的一个电极与第一晶体管的源极和漏极中的一个电连接，第一晶体管的源极和漏极中的另一个与第二晶体管的源极和漏极中的一个电连接，第二晶体管的源极和漏极中的一个与反相器电路的输入端子电连接，将通过光电转换获取的数据转换为二值并将其输出。

Description

摄像装置及电子设备
技术领域
本发明的一个方式涉及一种摄像装置。
注意，本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的一个方式的技术领域涉及一种物体、方法或制造方法。另外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。由此，更具体而言，作为本说明书所公开的本发明的一个方式的技术领域的一个例子可以举出半导体装置、显示装置、液晶显示装置、发光装置、照明装置、蓄电装置、存储装置、摄像装置、这些装置的驱动方法或者这些装置的制造方法。
注意，在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。晶体管和半导体电路为半导体装置的一个方式。另外，存储装置、显示装置、摄像装置、电子设备有时包括半导体装置。
背景技术
使用形成在衬底上的氧化物半导体薄膜构成晶体管的技术受到关注。例如，专利文献1公开了将包括氧化物半导体的关态电流非常低的晶体管用于像素电路的摄像装置。
另外，专利文献2公开了对摄像装置赋予运算功能的技术。
[先行技术文献]
[专利文献]
[专利文献1]日本专利申请公开第2011-119711号公报
[专利文献2]日本专利申请公开第2016-123087号公报
发明内容
发明所要解决的技术问题
有时由摄像装置获取的图像被低灰度化而使用。例如，当从图像读取文字或数值并将其转换为电子数据时，二值图像比包括中间灰度的图像更合适。仅需要能够识别文字等的形状，并且对中间灰度的图像有影响的噪声成分的大部分在二值图像中消失。
在进行向二值图像的转换时利用软件处理，但是如果可以利用硬件进行处理，则可以提高整体处理速度。
另外，在图像数据的分析处理中将作为原始数据的模拟数据转换为数字数据，如果可以在模拟数据的状态下进行复杂的数据处理，则能够缩短数据转换所需的时间。此外，可以减小用于分析的电路的规模。
因此，本发明的一个方式的目的之一是提供一种能够进行图像处理的摄像装置。另外，本发明的一个方式的目的之一是提供一种能够对所获取的图像数据进行二值化并将其输出的摄像装置。另外，本发明的一个方式的目的之一是提供一种能够进行所获取的图像数据的分析处理的摄像装置。另外，本发明的一个方式的目的之一是提供一种能够对模拟数据进行运算处理的摄像装置。
另外，本发明的一个方式的目的之一是提供一种低功耗的摄像装置。另外，本发明的一个方式的目的之一是提供一种能够进行高灵敏度的摄像的摄像装置。另外，本发明的一个方式的目的之一是提供一种可靠性高的摄像装置。另外，本发明的一个方式的目的之一是提供一种新颖的摄像装置等。另外，本发明的一个方式的目的之一是提供一种上述摄像装置的驱动方法。另外，本发明的一个方式的目的之一是提供一种新颖的半导体装置等。
注意，这些目的的记载不妨碍其他目的的存在。此外，本发明的一个方式并不需要实现所有上述目的。上述目的以外的目的从说明书、附图、权利要求书等的记载中看来是显而易见的，并且可以从说明书、附图、权利要求书等的记载中抽取上述目的以外的目的。
解决技术问题的手段
本发明的一个方式涉及一种能够对在像素中获取的数据进行压缩并将其输出的摄像装置。另外，本发明的一个方式涉及一种能够对该压缩数据进行运算处理的摄像装置。
本发明的一个方式是第一方式的摄像装置，其包括：光电转换元件、第一晶体管、第二晶体管以及第一反相器电路，其中，第一反相器电路具有CMOS电路的结构，光电转换元件的一个电极与第一晶体管的源极和漏极中的一个电连接，第一晶体管的源极和漏极中的另一个与第二晶体管的源极和漏极中的一个电连接，第二晶体管的源极和漏极中的一个与第一反相器电路的输入端子电连接，并且，第一晶体管和第二晶体管是在沟道形成区域中包含金属氧化物的晶体管。
另外，本发明的一个方式也可以是第二方式的摄像装置，其还包括第二反相器电路，其中第二反相器电路具有CMOS电路的结构，并且第二反相器电路的输入端子与第一反相器电路的输出端子电连接。
在第一方式或第二方式中，也可以还包括：第三晶体管，其中第三晶体管的栅极与第一反相器电路的输出端子电连接，并且第三晶体管的源极和漏极中的一个与第一反相器电路的输入端子电连接。
在第二方式中，也可以还包括：第四晶体管，其中第四晶体管的栅极与第二反相器电路的输出端子电连接，并且第四晶体管的源极和漏极中的一个与第一反相器电路的输入端子电连接。
在第二方式中，也可以还包括：第一电容器，其中第一电容器的一个电极与第二反相器电路的输出端子电连接，并且第一电容器的另一个电极与第一反相器电路的输入端子电连接。
在第二方式中，也可以还包括：第二电容器，其中第二电容器的一个电极与第一反相器电路的输出端子电连接，并且第二电容器的另一个电极与第一反相器电路的输入端子电连接。
在第一方式中，也可以还包括：第五晶体管、第六晶体管以及第七晶体管，其中第五晶体管的源极和漏极中的一个与第一晶体管的源极和漏极中的另一个电连接，第五晶体管的源极和漏极中的一个与第六晶体管的栅极电连接，第六晶体管的源极和漏极中的一个与第七晶体管的源极和漏极中的一个电连接，并且第六晶体管的源极和漏极中的一个与第五晶体管的栅极电连接。
优选的是，第六晶体管的极性与第五晶体管及第七晶体管的极性相反。
在第一方式中，也可以还包括：第八晶体管以及第九晶体管，其中第八晶体管的源极和漏极中的另一个与第一晶体管的源极和漏极中的另一个电连接，第九晶体管的源极和漏极中的一个与第一反相器电路的电源端子中的一个电连接，并且第九晶体管的源极和漏极中的一个与第八晶体管的栅极电连接。
CMOS电路所包括的n沟道型晶体管优选在沟道形成区域中包含金属氧化物。
金属氧化物优选包含In、Zn、M(M是Al、Ti、Ga、Sn、Y、Zr、La、Ce、Nd或Hf)。
优选的是，CMOS电路所包括的n沟道型晶体管包括第一栅极及第二栅极，第一栅极和第二栅极设置在隔着半导体层彼此对置的位置。
光电转换元件也可以使用硒或包含硒的化合物。
本发明的另一个方式是一种摄像装置，其包括：多个设置有像素部及存储部的区块，其中，像素部具有通过光电转换获取第一数据的功能以及对第一数据进行二值化来生成第二数据的功能，并且，存储部具有储存第三数据的功能以及对第二数据和第三数据进行积和运算的功能。
另外，也可以采用如下结构：像素部包括光电转换元件、第一晶体管、第二晶体管以及反相器电路，光电转换元件的一个电极与第一晶体管的源极和漏极中的一个电连接，第一晶体管的源极和漏极中的另一个与第二晶体管的源极和漏极中的一个电连接，第二晶体管的源极和漏极中的一个与反相器电路的输入端子电连接，存储部包括电容器、第三晶体管以及第四晶体管，电容器的一个电极与反相器电路的输出端子电连接，电容器的另一个电极与第三晶体管的源极和漏极中的一个电连接，第三晶体管的源极和漏极中的一个与第四晶体管的栅极电连接。
发明效果
通过采用本发明的一个方式，可以提供一种能够进行图像处理的摄像装置。另外，可以提供一种能够对所获取的图像数据进行二值化并将其输出的摄像装置。另外，可以提供一种能够进行所获取的图像数据的分析处理的摄像装置。另外，可以提供一种能够对模拟数据进行运算处理的摄像装置。
另外，可以提供一种低功耗的摄像装置。另外，可以提供一种能够进行高灵敏度的摄像的摄像装置。另外，可以提供一种可靠性高的摄像装置。另外，可以提供一种新颖的摄像装置等。另外，可以提供一种上述摄像装置的驱动方法。另外，可以提供一种新颖的半导体装置等。
附图简要说明
[图1]是说明像素电路的图。
[图2]是说明像素电路的工作的图。
[图3]是说明像素电路及其工作的图。
[图4]是说明像素电路的图。
[图5]是说明像素电路及其工作的图。
[图6]是说明像素电路及其工作的图。
[图7]是说明像素电路及其工作的图。
[图8]是说明像素电路及其工作的图。
[图9]是说明像素电路及其工作的图。
[图10]是说明像素电路及其工作的图。
[图11]是说明像素电路的图。
[图12]是说明像素电路及其工作的图。
[图13]是说明像素电路及其工作的图。
[图14]是说明像素电路及其工作的图。
[图15]是说明像素电路及其工作的图。
[图16]是说明像素电路的图。
[图17]是说明摄像装置的方框图。
[图18]是说明神经网络的结构例子的图。
[图19]是说明半导体装置的结构例子的图。
[图20]是说明存储单元的结构例子的图。
[图21]是说明偏置电路的结构例子的图。
[图22]是说明半导体装置的工作的时序图。
[图23]是说明摄像装置的像素与存储单元的连接的图。
[图24]是说明半导体装置的结构例子的图。
[图25]是说明摄像装置的像素与存储单元的连接的图。
[图26]是说明摄像装置的像素的结构的图。
[图27]是说明摄像装置的像素的结构的图。
[图28]是说明摄像装置的像素的结构的图。
[图29]是说明摄像装置的像素的结构的图。
[图30]是安装有摄像装置的封装、模块的立体图。
[图31]是说明电子设备的图。
实施发明的方式
参照附图对实施方式进行详细说明。注意，本发明不局限于下面说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。注意，在以下说明的发明的结构中，在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而有时省略其重复说明。注意，有时在不同的附图中适当地省略或改变相同构成要素的阴影。
(实施方式1)
在本实施方式中，参照附图说明本发明的一个方式的摄像装置。
本发明的一个方式是一种包括能够进行图像信号的二值输出工作的像素的摄像装置。将通过光电转换获取的任意模拟电位输入到反相器电路，来从该反相器电路输出相当于二值的信号。由于几乎不输出中间电位，所以这可以说是对图像数据进行压缩并将其输出。
一般来说，在从图像读取文字或数值的情况下，通过使用软件进行图像处理等对图像进行二值化以提高读取精度。在本发明的一个方式中，可以通过硬件(在摄像装置内)对图像进行二值化，因此可以实现高速图像处理。
另外，当在图像分析中使用人工智能(神经网络)时，不需要使用中间灰度的数据，因此可以减少学习操作的步骤数。此外，虽然在摄像装置中存在各种噪声产生因素，但是可以通过二值化来减小噪声的影响，而可以提高图像分析的精度。此外，不需要考虑对教师数据造成的噪声影响。
<结构例子1>
图1是说明可用于本发明的一个方式的摄像装置中的像素11a的图。像素11a包括光电转换元件101、晶体管102、晶体管103、反相器电路INV1以及电容器106。反相器电路INV1具有CMOS(complementary metal oxide semiconductor：互补金属氧化物半导体)电路的结构，且包括n沟道型晶体管104及p沟道型晶体管105。注意，也可以不设置电容器106。
在反相器电路INV1中，晶体管104的栅极与晶体管105的栅极电连接，其被用作输入端子。此外，晶体管104的源极和漏极中的一个与晶体管105的源极和漏极中的一个电连接，其被用作输出端子。
光电转换元件101的一个电极与晶体管102的源极和漏极中的一个电连接。晶体管102的源极和漏极中的另一个与电容器106的一个电极电连接。电容器106的一个电极与晶体管103的源极和漏极中的一个电连接。晶体管103的源极和漏极中的一个与反相器电路INV1的输入端子电连接。此外，晶体管103的源极和漏极中的一个也可以与光电转换元件101的一个电极电连接。
在此，将晶体管102的源极和漏极中的另一个、电容器106的一个电极、晶体管103的源极和漏极中的一个和反相器电路INV1的输入端子的连接点记为节点FD。
光电转换元件101的另一个电极与布线121电连接。晶体管102的栅极与布线124电连接。晶体管103的源极和漏极中的另一个与布线122电连接。晶体管103的栅极与布线125电连接。晶体管105的源极和漏极中的另一个例如与供应高电位(VDD)的电源线等电连接。电容器106的另一个电极例如与GND布线等的基准电位线电连接。反相器电路INV1的输出端子与布线126电连接。
在反相器电路INV1中，晶体管104的源极和漏极中的另一个是低电位电源端子，且与GND布线或低电位电源线电连接。晶体管105的源极和漏极中的另一个是高电位电源端子，且与高电位电源线电连接。
布线121、122可以具有电源线的功能。布线121、122的电位根据光电转换元件101的连接方向而不同。在图1所示的结构中，光电转换元件101的阳极一侧与晶体管102电连接，在该结构中通过将节点FD复位至低电位而使其工作，所以布线121为高电位(VDD)，布线122为低电位(VSS)。布线124、125可以被用作控制各晶体管的导通状态的信号线。布线126可以被用作输出线。此外，布线126优选处于电浮动状态。
作为光电转换元件101，可以使用光电二极管。在要提高低照度时的光检测灵敏度时，优选使用雪崩光电二极管。
晶体管102可以具有控制节点FD的电位的功能。晶体管103可以具有使节点FD的电位初始化的功能。反相器电路INV1可以具有根据节点FD的电位对布线126输出二值信号的功能。
在作为光电转换元件101使用雪崩光电二极管时有时施加高电压，作为与光电转换元件101连接的晶体管优选使用高耐压的晶体管。作为高耐压的晶体管，例如可以使用金属氧化物被用于沟道形成区域的晶体管(以下，OS晶体管)等。具体而言，作为晶体管102及晶体管103，优选使用OS晶体管。
另外，OS晶体管也具有关态电流极低的特性。通过作为晶体管102、103使用OS晶体管，可以使节点FD能够保持电荷的期间极长。因此，可以采用在所有的像素中同时进行电荷储存工作的全局快门方式而无需采用复杂的电路结构或工作方式。
另外，反相器电路INV1的晶体管104也优选采用OS晶体管，将在后面说明详细工作。由于在OS晶体管中可以以薄膜形成半导体层，所以可以以夹着该半导体层的方式设置第一栅极和第二栅极。通过对第一栅极和第二栅极中的一个供应恒定电位可以容易调整晶体管的阈值电压，由此可以控制后面说明的二值输出工作。
另一方面，晶体管105优选采用硅被用于沟道形成区域的晶体管(以下，Si晶体管)，通过使用硅容易制造p沟道型晶体管。
注意，不局限于上述例子，也可以任意组合OS晶体管和Si晶体管而使用。此外，所有晶体管可以为OS晶体管或Si晶体管。
参照图2所示的时序图对像素11a的工作的一个例子进行说明。在以下说明中，以“H”表示高电位，以“L”表示低电位。
在期间T1，当布线124的电位为“H”，布线125的电位为“H”时，晶体管102及晶体管103处于导通状态，节点FD复位至布线122的电位“L”(复位工作)。此时，在反相器电路INV1中晶体管105处于导通状态，所以“H”输出到布线126。
在期间T2，当布线125的电位为“L”时，节点FD的电位根据光电转换元件101的工作而上升(累积工作)。
当期间T2中节点FD的电位变化到饱和状态时，在反相器电路INV1中，晶体管105逐渐地成为非导通状态，晶体管104逐渐地成为导通状态。因此，输出到布线126的电位逐渐地从“H”变为“L”。
在期间T3，当布线124的电位为“L”时，节点FD的电位被保持，由此输出到布线126的电位固定为“L”。读出工作可以在期间T3之后进行。
在期间T2的像素11a中，在亮态时节点FD的电位为“H”或其附近，“L”输出到布线126。在暗态时节点FD的电位为“L”或其附近，“H”输出到布线126。
在反相器电路INV1的工作中，存在晶体管104及晶体管105的双方处于导通状态的过渡状态。因此，在节点FD的电位为“H”与“L”的中间或其附近的状态下，有时由斜线表示的范围的电位输出到布线126。但是，反相器电路INV1的逻辑阈值附近其输出产生急剧的变化，所以中间附近的电位不容易被输出。因此，在广义上可以说像素11a能够进行二值输出工作。
另外，通过控制晶体管104的阈值电压，可以调整发生上述过渡状态的节点FD的电位范围。例如，在节点FD与晶体管104的第一栅极连接的情况下，通过对第二栅极施加相对于源极电位的负电位，可以使阈值电压向正方向漂移。通过使晶体管104的阈值电压向正方向漂移，可以减小发生过渡状态的节点FD的电位范围，而可以提高二值输出工作的精度。
另外，有时像素11a的晶体管等的各构成要素发生噪声。但是，当施加到节点FD的噪声为反相器电路INV1的逻辑阈值以下时，在输出中不呈现其影响。
图3A是说明像素11b的图，该像素11b的光电转换元件101的连接方向与像素11a相反。将光电转换元件101的阴极一侧与晶体管102的源极和漏极中的一个连接，并将节点FD的电位复位至高电位而使其工作。因此，布线121为低电位(VSS)，布线122为高电位(VDD)。其他结构与像素11a相同。
图3B是说明像素11b的工作的时序图。像素11b的基本工作与像素11a相同，但是根据光电转换元件101的工作而产生的节点FD的电位变化与像素11a相反。因此，在像素11a中，在亮态时节点FD的电位为“L”或其附近，“H”输出到布线126。在暗态时节点FD的电位为“H”或其附近，“L”输出到布线126。
另外，在像素11a、11b中，在过渡状态下反相器电路INV1的晶体管104及晶体管105处于导通状态，由此因贯通电流导致功耗上升。此外，由于节点FD的电位在读出工作后也被保持，所以有时在不进行摄像工作的情况下贯通电流继续流过。
因此，如图4A所示，也可以对像素11a追加晶体管151。将晶体管151设置在晶体管105与高电位电源线之间，并在摄像工作以外的期间使晶体管151处于非导通状态，由此可以抑制贯通电流。该结构可以应用于本实施方式所说明的其他像素结构。
另外，如图4B所示，也可以对像素11a追加晶体管107、108、109。
晶体管107的栅极与晶体管102的源极和漏极中的另一个电连接。晶体管107的源极和漏极中的一个与晶体管108的源极和漏极中的一个电连接，晶体管107的源极和漏极中的另一个例如与供应高电位(VDD)的电源线等电连接。晶体管108的源极和漏极中的另一个与布线128电连接。晶体管109的源极和漏极中的一个与晶体管102的源极和漏极中的另一个电连接，晶体管109的源极和漏极中的另一个与反相器电路INV1的输入端子电连接。
晶体管107可以被用作输出节点FD的电位的源极跟随电路。晶体管108可以被用作像素的选择晶体管。
像素11a具有只输出二值化了的数据的结构，但是通过采用上述结构，可以将未二值化的图像数据输出到布线128。此外，通过控制晶体管109的导通状态，可以选择性地取得进行二值化的图像数据。该结构可以应用于本实施方式所说明的其他像素结构。
<结构例子2>
图5A是说明像素11a的变形例子的像素12a的图。像素12a具有对像素11a追加晶体管110的结构。晶体管110的栅极与布线126电连接。晶体管110的源极和漏极中的一个与反相器电路INV1的输入端子电连接，晶体管110的源极和漏极中的另一个与布线131电连接。在像素12a的结构中，晶体管110为p沟道型晶体管。
参照图5B的时序图说明像素12a的工作。
在期间T1，当布线124的电位为“H”，布线125的电位为“H”时，晶体管102及晶体管103处于导通状态，节点FD复位至布线122的电位“L”(复位工作)。此时，在反相器电路INV1中晶体管105处于导通状态，所以“H”输出到布线126。因此，晶体管110处于非导通状态。
在期间T2，当布线125的电位为“L”时，节点FD的电位根据光电转换元件101的工作而上升(累积工作)。
当节点FD的电位到达晶体管104的阈值电压时，晶体管104成为导通状态，布线126的电位开始下降。并且，当布线126的电位到达晶体管110的阈值电压时，晶体管110成为导通状态，节点FD的电位急剧上升。上述工作反复进行，节点FD的电位急剧饱和。
因此，输出到布线126的电位急剧从“H”变为“L”。
在期间T3，当布线124的电位为“L”时，节点FD的电位被保持，由此输出到布线126的电位固定为“L”。读出工作可以在期间T3之后进行。
在期间T2的像素12a中，在即将晶体管110成为导通状态之前(相当于暗态)，“H”输出到布线126。此外，当晶体管110成为导通状态时(相当于亮态)，“L”输出到布线126。
直到晶体管110根据节点FD的电位变化而成为导通状态为止的期间(相当于暗态)包括过渡状态。因此，当在暗态下节点FD的电位为特定范围的值时，有时由斜线表示的范围的电位被输出。但是，节点FD的电位因晶体管110的导通而急剧上升，由此中间附近的电位不被输出，在检测出亮态时输出“L”。因此，在广义上可以说像素12a能够进行二值输出工作。
另外，通过控制晶体管104的阈值电压，可以调整相当于暗态的节点FD的电位范围。通过增大晶体管104的阈值电压，可以减小发生上述过渡状态的节点FD的电位范围。
图6A是说明像素12b的图，该像素12b的光电转换元件101的连接方向与像素12a相反。将光电转换元件101的阴极一侧与晶体管102的源极和漏极中的一个连接，并将节点FD的电位复位至高电位而使其工作。因此，布线121为低电位(VSS)，布线122为高电位(VDD)。此外，晶体管110为n沟道型晶体管。其他结构与像素12a相同。
图6B是说明像素12b的工作的时序图。像素12b的基本工作与像素12a相同，但是根据光电转换元件101的工作而产生的节点FD的电位变化与像素12a相反。因此，在像素12a中，在即将晶体管110成为导通状态之前(相当于暗态)，“L”输出到布线126。此外，当晶体管110成为导通状态时(相当于亮态)，“H”输出到布线126。
<结构例子3>
图7A是说明像素11a的变形例子的像素13a的图。像素13a具有对像素11a追加反相器电路INV2的结构。反相器电路INV2的输入端子与反相器电路INV1的输出端子电连接。反相器电路INV2的输出端子与布线126电连接。
反相器电路INV2具有与反相器电路INV1相同的结构，且包括n沟道型晶体管111及p沟道型晶体管112。在此，将反相器电路INV1的输出端子与反相器电路INV2的输入端子的连接点记为节点AD。
参照图7B的时序图说明像素13a的工作。
在期间T1，当布线124的电位为“H”，布线125的电位为“H”时，晶体管102及晶体管103处于导通状态，节点FD复位至布线122的电位“L”(复位工作)。此时，在反相器电路INV1中晶体管105处于导通状态，所以“H”输出到节点AD。此外，在反相器电路INV2中晶体管111处于导通状态，所以“L”输出到布线126。
在期间T2，当布线125的电位为“L”时，节点FD的电位根据光电转换元件101的工作而上升(累积工作)。
当期间T2中节点FD的电位变化到饱和状态时，在反相器电路INV1中，晶体管105逐渐地成为非导通状态，晶体管104逐渐地成为导通状态，因此输出到节点AD的电位逐渐地从“H”变为“L”。
反相器电路INV2将节点AD的电位反转并输出，因此输出到布线126的电位逐渐地从“L”变为“H”。
在期间T3，当布线124的电位为“L”时，节点FD的电位被保持，由此输出到布线126的电位固定为“H”。读出工作可以在期间T3之后进行。
在像素13a中两级反相器电路串联连接，由此产生工作延迟，而可以减小在反相器电路INV2中发生过渡状态的节点FD的电位范围。因此，在节点FD的电位为“H”与“L”的中间或其附近的状态下，有时由斜线表示的范围的电位输出到布线126，但是与像素11a相比可以减小其电位范围。
图8A是说明像素14b的图，该像素14b的光电转换元件101的连接方向与像素13a相反。将光电转换元件101的阴极一侧与晶体管102的源极和漏极中的一个连接，并将节点FD的电位复位至高电位而使其工作。因此，布线121为低电位(VSS)，布线122为高电位(VDD)。其他结构与像素13a相同。
图8B是说明像素13b的工作的时序图。像素13b的基本工作与像素13a相同，但是根据光电转换元件101的工作而产生的节点FD的电位变化与像素13a相反。因此，输出到布线126的电位也与像素13a相反。
<结构例子4>
图9A是说明像素12a及像素13a的变形例子的像素14a的图。像素14a具有组合像素12a和像素13a的要素的结构。像素14a包括晶体管110及反相器电路INV2。晶体管110的栅极与节点AD电连接。在像素14a的结构中，晶体管110为p沟道型晶体管。
参照图9B的时序图说明像素14a的工作。
在期间T1，当布线124的电位为“H”，布线125的电位为“H”时，晶体管102及晶体管103处于导通状态，节点FD复位至布线122的电位“L”(复位工作)。此时，在反相器电路INV1中晶体管105处于导通状态，所以“H”输出到节点AD。因此，晶体管110处于非导通状态。此外，“L”输出到布线126。
在期间T2，当布线125的电位为“L”时，节点FD的电位根据光电转换元件101的工作而上升(累积工作)。
当节点FD的电位到达晶体管104的阈值电压时，晶体管104成为导通状态，节点AD的电位开始下降。并且，当节点AD的电位到达晶体管110的阈值电压时，晶体管110成为导通状态，节点FD的电位急剧上升。上述工作反复进行，节点FD的电位急剧饱和。此外，节点AD的电位也急剧从“H”变为“L”。
另外，在反相器电路INV2中，在节点AD的电位变化初始期间产生工作延迟，而在节点AD的电位急剧变化期间进行高速反转工作。因此，输出到布线126的电位急剧从“L”变为“H”。
在期间T3，当布线124的电位为“L”时，节点FD的电位被保持，由此输出到布线126的电位固定为“H”。读出工作可以在期间T3之后进行。
在期间T2的像素14a中，在即将晶体管110成为导通状态之前(相当于暗态)，“L”输出到布线126。此外，当晶体管110成为导通状态时(相当于亮态)，“H”输出到布线126。
在此，如像素12a的说明中所示，反相器电路INV1的工作包括过渡状态。另一方面，反相器电路INV2在节点AD的电位变化初始期间产生延迟而不工作，根据节点AD的电位急剧变化而进行反转工作，由此实质上不发生过渡状态。因此，像素14a可以进行二值输出工作，即，当检测出亮态时，“H”输出到布线126，而当检测出暗态时，“L”输出到布线126。
另外，如图11A所示的像素15a那样，也可以采用如下结构：以n沟道型晶体管代替像素14a中的晶体管110，晶体管110的栅极与布线126电连接。像素15a可以根据图9B所示的时序图而工作，能够得到与该时序图相同的输出。
图10A是说明像素14b的图，该像素14b的光电转换元件101的连接方向与像素14a相反。将光电转换元件101的阴极一侧与晶体管102的源极和漏极中的一个连接，并将节点FD的电位复位至高电位而使其工作。因此，布线121为低电位(VSS)，布线122为高电位(VDD)。此外，晶体管110为n沟道型晶体管。其他结构与像素14a相同。
图10B是说明像素12b的工作的时序图。像素12b的基本工作与像素14a相同，但是根据光电转换元件101的工作而产生的节点FD的电位变化与像素14a相反。因此，像素14b可以进行二值输出工作，即，当检测出亮态时，“L”输出到布线126，而当检测出暗态时，“H”输出到布线126。
另外，如图11B所示的像素15b那样，也可以采用如下结构：以p沟道型晶体管代替像素14b中的晶体管110，晶体管110的栅极与布线126电连接。像素15b可以根据图10B所示的时序图而工作，能够得到与该时序图相同的输出。
<结构例子5>
图12A是说明像素13a的变形例子的像素16a的图。像素16a具有对像素13a追加电容器114的结构。电容器114的一个电极与布线126电连接。电容器114的另一个电极与反相器电路INV1的输入端子电连接。
参照图12B的时序图说明像素16a的工作。
在期间T1，当布线124的电位为“H”，布线125的电位为“H”时，晶体管102及晶体管103处于导通状态，节点FD复位至布线122的电位“L”(复位工作)。此时，在反相器电路INV1中晶体管105处于导通状态，所以“H”输出到节点AD。此外，在反相器电路INV2中晶体管111处于导通状态，所以“L”输出到布线126。
在期间T2，当布线125的电位为“L”时，节点FD的电位根据光电转换元件101的工作而上升(累积工作)。
当节点FD的电位上升时，反相器电路INV1及反相器电路INV2都工作，由此布线126的电位上升。因此，由于电容器114的电容耦合，节点FD的电位进一步上升。上述工作反复进行，节点FD的电位急剧上升。
在此，如像素12a的说明中所示，反相器电路INV1的工作包括过渡状态。另一方面，反相器电路INV2在节点AD的电位变化初始期间产生工作延迟，根据节点AD的电位急剧变化而进行反转工作，由此实质上不发生过渡状态。因此，像素14a可以进行二值输出工作，即，当检测出亮态时，“L”输出到布线126，而当检测出暗态时，“H”输出到布线126。
图13A是说明像素16b的图，该像素16b的光电转换元件101的连接方向与像素16a相反。将光电转换元件101的阴极一侧与晶体管102的源极和漏极中的一个连接，并将节点FD的电位复位至高电位而使其工作。因此，布线121为低电位(VSS)，布线122为高电位(VDD)。其他结构与像素16a相同。
图13B是说明像素16b的工作的时序图。像素16b的基本工作与像素16a相同，但是根据光电转换元件101的工作而产生的节点FD的电位变化与像素16a相反。因此，像素16b可以进行二值输出工作，即，当检测出亮态时，“H”输出到布线126，而当检测出暗态时，“L”输出到布线126。
<结构例子6>
图14A是说明像素11a的变形例子的像素17a的图。像素17a具有对像素11a追加晶体管115、116、117的结构。
晶体管115的栅极与晶体管102的源极和漏极中的另一个电连接。晶体管115的源极和漏极中的一个与晶体管116的源极和漏极中的一个电连接。晶体管116的源极和漏极中的一个与晶体管117的栅极电连接。晶体管117的源极和漏极中的一个与晶体管102的源极和漏极中的另一个电连接。在像素17a的结构中，晶体管115为n沟道型晶体管，晶体管116、117为p沟道型晶体管。
在此，将晶体管115的源极和漏极中的一个、晶体管116的源极和漏极中的一个和晶体管117的栅极的连接点记为节点HD。
晶体管115的源极和漏极中的另一个与布线136电连接。晶体管116的源极和漏极中的另一个与布线133电连接。晶体管116的栅极与布线135电连接。晶体管117的源极和漏极中的另一个与布线134电连接。布线133、134、136可以被用作电源线。在像素17a的结构中，布线133、134为高电位(VDD)，布线136为低电位(GND等)。布线135可以被用作控制晶体管116的工作的信号线。
参照图14B的时序图说明像素17a的工作。
在期间T1，当布线124的电位为“H”，布线125的电位为“H”，布线135的电位为“L”时，晶体管102及晶体管103处于导通状态，节点FD复位至布线122的电位“L”(复位工作)。此时，在反相器电路INV1中晶体管105处于导通状态，所以“H”输出到布线126。此外，在期间T1，晶体管115、117处于非导通状态。
在期间T2，当布线125的电位为“L”，布线135的电位为“H”时，节点FD的电位根据光电转换元件101的工作而上升(累积工作)。此外，节点HD保持为高电位。
当节点FD的电位到达晶体管115的阈值电压时，晶体管115成为导通状态，节点HD的电位开始下降。并且，当节点HD的电位到达晶体管117的阈值电压时，晶体管117成为导通状态，节点FD的电位急剧上升。上述工作反复进行，节点FD的电位急剧饱和。
因此，输出到布线126的电位急剧从“H”变为“L”。
在期间T3，当布线124的电位为“L”时，节点FD的电位被保持，由此输出到布线126的电位固定为“L”。读出工作可以在期间T3之后进行。
在期间T2的像素17a中，在即将晶体管115成为导通状态之前(相当于暗态)，“H”输出到布线126。此外，当晶体管115成为导通状态时(相当于亮态)，“L”输出到布线126。
反相器电路INV1在节点FD的电位变化初始期间产生工作延迟，根据节点FD的电位急剧变化而进行反转工作，由此实质上不发生过渡状态。因此，像素17a可以进行二值输出工作，即，当检测出亮态时，“L”输出到布线126，而当检测出暗态时，“H”输出到布线126。
另外，通过控制晶体管115的阈值电压，可以决定相当于暗态上限的节点FD的电位。因此，晶体管115优选采用通过利用第二栅极容易调整阈值电压的OS晶体管。
另外，在像素17a中，反相器电路INV1实际上不容易发生过渡状态，由此可以降低功耗。此外，通过以在晶体管104之前使晶体管115处于导通状态的方式控制各晶体管的阈值电压，可以更不容易发生过渡状态。
图15A是说明像素17b的图，该像素17b的光电转换元件101的连接方向与像素17a相反。将光电转换元件101的阴极一侧与晶体管102的源极和漏极中的一个连接，并将节点FD的电位复位至高电位而使其工作。因此，布线121为低电位(VSS)，布线122为高电位(VDD)。此外，布线136为高电位(VDD)，布线133、134为低电位(VSS)。在像素17b的结构中，晶体管115为p沟道型晶体管，晶体管116、117为n沟道型晶体管。其他结构与像素17a相同。
图15B是说明像素17b的工作的时序图。像素17b的基本工作与像素17a相同，但是根据光电转换元件101的工作而产生的节点FD的电位变化与像素17a相反。因此，像素17b可以进行二值输出工作，即，当检测出亮态时，“H”输出到布线126，而当检测出暗态时，“L”输出到布线126。
另外，晶体管116、117为n沟道型晶体管，并可以采用OS晶体管。因此，可以提高节点FD及节点HD的电位保持能力，而可以实现稳定工作。
另外，在像素17a中，节点FD的晶体管117为p沟道型晶体管，并采用Si晶体管。Si晶体管的泄漏电流较大，由此有时节点FD的电位不必要地变动。因此，如图16A所示，也可以在节点FD与晶体管117之间设置n沟道型晶体管120。通过作为晶体管120采用OS晶体管，可以抑制起因于晶体管117的泄漏电流的节点FD的电位变化。
或者，如图16B所示，也可以在节点FD与反相器电路INV1之间设置晶体管120。通过作为晶体管120采用OS晶体管，并在确定节点FD的电位之后使晶体管120处于非导通状态，可以保持反相器电路INV1的输入端子的电位。
<应用例子>
图17A是说明包括多个上述本发明的一个方式的像素的摄像装置的方框图。摄像装置包括像素阵列180、电路170、电路171及电路172。像素阵列180包括配置为矩阵状的电路160。
作为电路160，可以使用对上述像素11a至17b或它们的变形例子追加晶体管152的结构。如图17B所示，晶体管152的源极和漏极中的一个可以与各像素中的布线126电连接。晶体管152的源极和漏极中的另一个与布线136连接，晶体管152的栅极与布线137电连接。
晶体管152具有选择像素的晶体管的功能，从选择信号输入到布线137的像素向布线136输出数据。电路160通过布线137与电路170电连接，电路160通过布线136与电路171电连接。
电路170可以具有行驱动器的功能。作为电路170例如可以使用解码器或移位寄存器。由电路170选择读出行，可以将在电路160中生成的信号输出到布线136。
电路171可以具有读出电路的功能。电路171例如可以具有包括比较器电路的结构。对从电路171输入到比较器电路的信号电位与基准的恒定电位进行比较，而从比较器电路输出“H”或“L”。
虽然像素11a至13b有可能输出比“H”或“L”更靠近中间电位的信号，但是通过电路171的工作可以使这些信号成为理想的二值。此外，由于像素14a至17b能够输出二值化了的信号，所以作为电路171可以使用锁存电路等。
电路172可以具有列驱动器的功能。作为电路172例如可以使用解码器或移位寄存器。由电路172选择读出列，可以将在电路171中生成的二值信号或从电路160输出的二值信号输出到布线138。
通过采用上述结构，可以从配置为矩阵状的电路160的每一个得到信号。注意，对布线138连接到的对象没有限制。例如，布线138可以连接到神经网络、储存装置、显示装置、通信装置等。
通过将输出到布线138的二值信号输入到神经网络，例如可以高精度地进行文字识别或形状识别等的处理。
本实施方式可以与其他实施方式的记载适当地组合。
(实施方式2)
在本实施方式中，说明能够用于在实施方式1中说明的应用例子中的神经网络的半导体装置的结构例子。
如图18A所示，神经网络NN可以由输入层IL、输出层OL及中间层(隐藏层)HL构成。输入层IL、输出层OL及中间层HL都包括一个或多个神经元(单元)。注意，中间层HL可以为一层或两层以上。包括两层以上的中间层HL的神经网络可以被称为DNN(深度神经网络)，使用深度神经网络的学习可以被称为深度学习。
输入层IL的各神经元被输入输入数据，中间层HL的各神经元被输入前一层或后一层的神经元的输出信号，输出层OL的各神经元被输入前一层的神经元的输出信号。注意，各神经元既可以与前一层和后一层的所有神经元连结(全连结)，又可以与部分神经元连结。
图18B示出利用神经元的运算的例子。在此，示出神经元N及向神经元N输出信号的前一层的两个神经元。神经元N被输入前一层的神经元的输出x1及前一层的神经元的输出x2。在神经元N中，算出输出x1与权重w1的乘法结果(x1w1)和输出x2与权重w2的乘法结果(x2w2)之总和x1w1+x2w2，然后根据需要对其加偏压b，从而得到值a＝x1w1+x2w2+b。值a被激活函数h变换，输出信号y＝h(a)从神经元N输出。
如此，利用神经元的运算包括对前一层的神经元的输出与权重之积进行加法的运算，即积和运算(上述x1w1+x2w2)。该积和运算既可以通过程序在软件上进行，又可以通过硬件进行。在通过硬件进行积和运算时，可以使用积和运算电路。作为该积和运算电路，既可以使用数字电路，又可以使用模拟电路。
在本发明的一个方式中，作为积和运算电路使用模拟电路。因此，可以因积和运算电路的电路规模的缩小或向存储器访问的次数的减少而实现处理速度的提高及功耗的降低。
积和运算电路既可以由Si晶体管构成，又可以由OS晶体管构成。尤其是，因为OS晶体管具有极小的关态电流，所以优选用作构成积和运算电路的模拟存储器的晶体管。注意，也可以由Si晶体管和OS晶体管的双方构成积和运算电路。下面，说明具有积和运算电路的功能的半导体装置的结构例。
〈半导体装置的结构例〉
图19示出具有进行神经网络的运算的功能的半导体装置MAC的结构例。半导体装置MAC具有进行对应于神经元间的连结强度(权重)的第一数据与对应于输入数据的第二数据的积和运算的功能。注意，第一数据及第二数据分别可以为模拟数据或多值数据(分散数据)。此外，半导体装置MAC具有使用激活函数对利用积和运算得到的数据进行变换的功能。
半导体装置MAC包括单元阵列CA、电流源电路CS、电流镜电路CM、电路WDD、电路WLD、电路CLD、偏置电路OFST及激活函数电路ACTV。
单元阵列CA包括多个存储单元MC及多个存储单元MCref。图19示出单元阵列CA包括m行n列(m和n为1以上的整数)的存储单元MC(MC[1，1]至[m，n])及m个存储单元MCref(MCref[1]至[m])的结构例。存储单元MC具有储存第一数据的功能。此外，存储单元MCref具有储存用于积和运算的参考数据的功能。注意，参考数据可以为模拟数据或多值数据。
存储单元MC[i，j](i为1以上且m以下的整数，j为1以上且n以下的整数)连接于布线WL[i]、布线RW[i]、布线WD[j]及布线BL[j]。此外，存储单元MCref[i]连接于布线WL[i]、布线RW[i]、布线WDref及布线BLref。在此，将流在存储单元MC[i，j]与布线BL[j]间的电流记载为IMC[i，j]，将流在存储单元MCref[i]与布线BLref间的电流记载为IMCref[i]。
图20示出存储单元MC及存储单元MCref的具体结构例。虽然在图20中作为典型例子示出存储单元MC[1，1]、[2，1]及存储单元MCref[1]、[2]，但是在其他存储单元MC及存储单元MCref中可以使用同样的结构。存储单元MC及存储单元MCref都包括晶体管Tr11、晶体管Tr12、电容器C11。在此，说明晶体管Tr11及晶体管Tr12为n沟道型晶体管的情况。
在存储单元MC中，晶体管Tr11的栅极连接于布线WL，源极和漏极中的一个连接于晶体管Tr12的栅极及电容器C11的第一电极，源极和漏极中的另一个连接于布线WD。晶体管Tr12的源极和漏极中的一个连接于布线BL，源极和漏极中的另一个连接于布线VR。电容器C11的第二电极连接于布线RW。布线VR具有供应预定电位的功能。在此，作为一个例子，说明从布线VR供应低电源电位(接地电位等)的情况。
将与晶体管Tr11的源极和漏极中的一个、晶体管Tr12的栅极以及电容器C11的第一电极连接的节点称为节点NM。此外，将存储单元MC[1，1]、[2，1]的节点NM分别称为节点NM[1，1]、[2，1]。
存储单元MCref也具有与存储单元MC同样的结构。但是，存储单元MCref连接于布线WDref代替布线WD并连接于布线BLref代替布线BL。此外，在存储单元MCref[1]、[2]中，将连接于晶体管Tr11的源极和漏极中的一个、晶体管Tr12的栅极及电容器C11的第一电极的节点分别记载为节点NMref[1]、[2]。
节点NM和节点NMref分别被用作存储单元MC和存储单元MCref的保持节点。节点NM保持第一数据，节点NMref保持参考数据。另外，电流IMC[1，1]、IMC[2，1]分别从布线BL[1]流到存储单元MC[1，1]、[2，1]的晶体管Tr12。另外，电流IMCref[1]、IMCref[2]分别从布线BLref流到存储单元MCref[1]、[2]的晶体管Tr12。
由于晶体管Tr11具有保持节点NM或节点NMref的电位的功能，所以晶体管Tr11的关态电流优选小。因此，作为晶体管Tr11，优选使用关态电流极小的OS晶体管。由此，可以抑制节点NM或节点NMref的电位变动而提高运算精度。此外，可以将刷新节点NM或节点NMref的电位的工作的频率抑制为低，由此可以降低功耗。
对晶体管Tr12没有特别的限制，例如可以使用Si晶体管或OS晶体管等。在作为晶体管Tr12使用OS晶体管的情况下，能够使用与晶体管Tr11相同的制造装置制造晶体管Tr12，从而可以抑制制造成本。注意，晶体管Tr12可以为n沟道型晶体管或p沟道型晶体管。
电流源电路CS连接于布线BL[1]至[n]及布线BLref。电流源电路CS具有向布线BL[1]至[n]及布线BLref供应电流的功能。注意，供应到布线BL[1]至[n]的电流值也可以与供应到布线BLref的电流值不同。在此，将从电流源电路CS供应到布线BL[1]至[n]的电流记载为IC，将从电流源电路CS供应到布线BLref的电流记载为ICref。
电流镜电路CM包括布线IL[1]至[n]及布线ILref。布线IL[1]至[n]分别连接于布线BL[1]至[n]，布线ILref连接于布线BLref。在此，布线IL[1]至[n]与布线BL[1]至[n]的连接部分记载为节点NP[1]至[n]。此外，布线ILref与布线BLref的连接部分记载为节点NPref。
电流镜电路CM具有将对应于节点NPref的电位的电流ICM流到布线ILref的功能及还将该电流ICM流到布线IL[1]至[n]的功能。图19示出电流ICM从布线BLref排出到布线ILref且电流ICM从布线BL[1]至[n]排出到布线IL[1]至[n]的例子。将从电流镜电路CM通过布线BL[1]至[n]流到单元阵列CA的电流记载为IB[1]至[n]。此外，将从电流镜电路CM通过布线BLref流到单元阵列CA的电流记载为IBref。
电路WDD连接于布线WD[1]至[n]及布线WDref。电路WDD具有将对应于储存在存储单元MC中的第一数据的电位供应到布线WD[1]至[n]的功能。另外，电路WDD具有将对应于储存在存储单元MCref中的参考数据的电位供应到布线WDref的功能。电路WLD与布线WL[1]至[m]连接。电路WLD具有将选择写入数据的存储单元MC或存储单元MCref的信号供应到布线WL[1]至[m]的功能。电路CLD与布线RW[1]至[m]连接。电路CLD具有将对应于第二数据的电位供应到布线RW[1]至[m]的功能。
偏置电路OFST连接于布线BL[1]至[n]及布线OL[1]至[n]。偏置电路OFST具有检测出从布线BL[1]至[n]流到偏置电路OFST的电流量及/或从布线BL[1]至[n]流到偏置电路OFST的电流的变化量的功能。此外，偏置电路OFST具有将检测结果输出到布线OL[1]至[n]的功能。注意，偏置电路OFST既可以将对应于检测结果的电流输出到布线OL，又可以将对应于检测结果的电流变换为电压而将其输出到布线OL。将流在单元阵列CA与偏置电路OFST之间的电流记载为Iα[1]至[n]。
图21示出偏置电路OFST的结构例。图21所示的偏置电路OFST包括电路OC[1]至[n]。电路OC[1]至[n]都包括晶体管Tr21、晶体管Tr22、晶体管Tr23、电容器C21及电阻元件R1。各元件的连接关系如图21所示。注意，将连接于电容器C21的第一电极及电阻元件R1的第一端子的节点称为节点Na。另外，将连接于电容器C21的第二电极、晶体管Tr21的源极和漏极中的一个及晶体管Tr22的栅极的节点称为节点Nb。
布线VrefL具有供应电位Vref的功能，布线VaL具有供应电位Va的功能，布线VbL具有供应电位Vb的功能。布线VDDL具有供应电位VDD的功能，布线VSSL具有供应电位VSS的功能。在此，说明电位VDD是高电源电位且电位VSS是低电源电位的情况。布线RST具有供应用来控制晶体管Tr21的导通状态的电位的功能。由晶体管Tr22、晶体管Tr23、布线VDDL、布线VSSL及布线VbL构成源极跟随电路。
接着，说明电路OC[1]至[n]的工作例子。注意，虽然在此作为典型例子说明电路OC[1]的工作例子，但是电路OC[2]至[n]也可以与此同样地工作。首先，当第一电流流到布线BL[1]时，节点Na的电位成为对应于第一电流与电阻元件R1的电阻值的电位。此时，晶体管Tr21处于开启状态，电位Va被供应到节点Nb。然后，晶体管Tr21成为关闭状态。
接着，当第二电流流到布线BL[1]时，节点Na的电位变为对应于第二电流与电阻元件R1的电阻值的电位。此时，晶体管Tr21处于关闭状态，节点Nb处于浮动状态，因此在节点Na的电位变化时节点Nb的电位由于电容耦合而变化。在此，在节点Na的电位变化为△VNa且电容耦合系数为1时，节点Nb的电位为Va+△VNa。在晶体管Tr22的阈值电压为Vth时，从布线OL[1]输出电位Va+△VNa-Vth。在此，通过满足Va＝Vth，可以从布线OL[1]输出电位△VNa。
电位△VNa根据从第一电流到第二电流的变化量、电阻元件R1及电位Vref决定。在此，已知电阻元件R1和电位Vref，由此可以求得从电位△VNa流到布线BL的电流的变化量。
如上所述，对应于通过偏置电路OFST检测出的电流量及/或电流的变化量的信号通过布线OL[1]至[n]输入到激活函数电路ACTV。
激活函数电路ACTV连接于布线OL[1]至[n]和布线NIL[1]至[n]。激活函数电路ACTV具有进行运算以根据预定的激活函数变换从偏置电路OFST输入的信号的功能。作为激活函数，例如可以使用sigmoid函数、tanh函数、softmax函数、ReLU函数及阈值函数等。被激活函数电路ACTV变换的信号作为输出数据输出到布线NIL[1]至[n]。
〈半导体装置的工作例子〉
能够使用上述半导体装置MAC对第一数据和第二数据进行积和运算。下面，说明进行积和运算时的半导体装置MAC的工作例子。
图22示出半导体装置MAC的工作例子的时序图。图22示出图20中的布线WL[1]、布线WL[2]、布线WD[1]、布线WDref、节点NM[1，1]、节点NM[2，1]、节点NMref[1]、节点NMref[2]、布线RW[1]及布线RW[2]的电位推移、以及电流IB[1]-Iα[1]和电流IBref的值的推移。电流IB[1]-Iα[1]相当于从布线BL[1]流到存储单元MC[1，1]、[2，1]的电流之总和。
虽然在此着眼于在图20中作为典型例子示出的存储单元MC[1，1]、[2，1]及存储单元MCref[1]、[2]而说明其工作，但是其他存储单元MC及存储单元MCref也可以进行同样的工作。
[第一数据的存储]
首先，在时刻T01-T02，布线WL[1]的电位成为高电平，布线WD[1]的电位成为比接地电位(GND)大VPR-VW[1，1]的电位，布线WDref的电位成为比接地电位大VPR的电位。布线RW[1]及布线RW[2]的电位成为标准电位(REFP)。注意，电位VW[1，1]对应于储存在存储单元MC[1，1]中的第一数据。此外，电位VPR对应于参考数据。因此，存储单元MC[1，1]及存储单元MCref[1]所具有的晶体管Tr11成为开启状态，节点NM[1，1]的电位成为VPR-VW[1，1]，节点NMref[1]的电位成为VPR。
此时，从布线BL[1]流到存储单元MC[1，1]的晶体管Tr12的电流IMC[1，1]，0能够以如下算式表示。在此，k是取决于晶体管Tr12的沟道长度、沟道宽度、迁移率以及栅极绝缘膜的电容等的常数。此外，Vth为晶体管Tr12的阈值电压。
IMC[1，1]，0＝k(VPR-VW[1，1]-Vth)2 (E1)
此外，从布线BLref流到存储单元MCref[1]的晶体管Tr12的电流IMCref[1]，0能够以如下算式表示。
IMCref[1]，0＝k(VPR-Vth)2 (E2)
接着，在时刻T02-T03，布线WL[1]的电位成为低电平。因此，存储单元MC[1，1]及存储单元MCref[1]所具有的晶体管Tr11成为关闭状态，节点NM[1，1]及节点NMref[1]的电位被保持。
如上所述，作为晶体管Tr11，优选使用OS晶体管。由此，可以抑制晶体管Tr11的泄漏电流而正确地保持节点NM[1，1]及节点NMref[1]的电位。
接着，在时刻T03-T04，布线WL[2]的电位成为高电平，布线WD[1]的电位成为比接地电位大VPR-VW[2，1]的电位，布线WDref的电位成为比接地电位大VPR的电位。注意，电位VW[2，1]对应于储存在存储单元MC[2，1]中的第一数据。因此，存储单元MC[2，1]及存储单元MCref[2]所具有的晶体管Tr11成为开启状态，节点NM[1，1]的电位成为VPR-VW[2，1]，节点NMref[1]的电位成为VPR。
此时，从布线BL[1]流到存储单元MC[2，1]的晶体管Tr12的电流IMC[2，1]，0能够以如下算式表示。
IMC[2，1]，0＝k(VPR-VW[2，1]-Vth)2 (E3)
此外，从布线BLref流到存储单元MCref[2]的晶体管Tr12的电流IMCref[2]，0能够以如下算式表示。
IMCref[2]，0＝k(VPR-Vth)2 (E4)
接着，在时刻T04-T05，布线WL[2]的电位成为低电平。因此，存储单元MC[2，1]及存储单元MCref[2]所具有的晶体管Tr11成为关闭状态，节点NM[2，1]及节点NMref[2]的电位被保持。
通过上述工作，在存储单元MC[1，1]、[2，1]中储存第一数据，存储单元MCref[1]、[2]中储存参考数据。
在此，在时刻T04-T05，考虑流到布线BL[1]和布线BLref的电流。向布线BLref从电流源电路CS供应电流。流过布线BLref的电流排出到电流镜电路CM及存储单元MCref[1]、[2]。将从电流源电路CS供应到布线BLref的电流称为ICref，将从布线BLref排出到电流镜电路CM的电流称为ICM，0，此时满足下式。
ICref-ICM，0＝IMCref[1]，0+IMCref[2]，0 (E5)
向布线BL[1]从电流源电路CS供应电流。流过布线BL[1]的电流排出到电流镜电路CM及存储单元MC[1，1]、[2，1]。另外，电流从布线BL[1]流到偏置电路OFST。将从电流源电路CS供应到布线BL[1]的电流称为IC，0，将从布线BL[1]流到偏置电路OFST的电流称为Iα，0，此时满足下式。
IC-ICM，0＝IMC[1，1]，0+IMC[2，1]，0+Iα，0 (E6)
[第一数据和第二数据的积和运算]
接着，在时刻T05-T06，布线RW[1]的电位比标准电位大VX[1]。此时，电位VX[1]被供应到存储单元MC[1，1]及存储单元MCref[1]的各电容器C11，晶体管Tr12的栅极电位因电容耦合而上升。注意，电位VX[1]对应于供应到存储单元MC[1，1]及存储单元MCref[1]的第二数据。
晶体管Tr12的栅极的电位的变化量相当于布线RW的电位的变化乘以根据存储单元的结构决定的电容耦合系数的值。电容耦合系数根据电容器C11的电容、晶体管Tr12的栅极电容以及寄生电容等而算出。下面，为了方便起见，说明布线RW的电位的变化量与晶体管Tr12的栅极的电位的变化量相等的情况，即说明电容耦合系数为1的情况。实际上，考虑电容耦合系数决定电位VX，即可。
当电位VX[1]被供应到存储单元MC[1]及存储单元MCref[1]的电容器C11时，节点NN[1]及节点NMref[1]的电位都上升VX[1]。
在此，在时刻T05-T06，从布线BL[1]流到存储单元MC[1，1]的晶体管Tr12的电流IMC[1，1]，1能够以如下算式表示。
IMC[1，1]，1＝k(VPR-VW[1，1]+VX[1]-Vth)2 (E7)
也就是说，通过向布线RW[1]供应电位VX[1]，从布线BL[1]流到存储单元MC[1，1]的晶体管Tr12的电流增加△IMC[1，1]＝IMC[1，1]，1-IMC[1，1]，0。
此外，在时刻T05-T06，从布线BLref流到存储单元MCref[1]的晶体管Tr12的电流IMCref[1]，1能够以如下算式表示。
IMCref[1]，1＝k(VPR+VX[1]-Vth)2 (E8)
也就是说，通过向布线RW[1]供应电位VX[1]，从布线BLref流到存储单元MCref[1]的晶体管Tr12的电流增加△IMCref[1]＝IMCref[1]，1-IMCref[1]，0。
另外，考虑流到布线BL[1]和布线BLref的电流。向布线BLref从电流源电路CS供应电流ICref。流过布线BLref的电流排出到电流镜电路CM及存储单元MCref[1]、[2]。将从布线BLref排出到电流镜电路CM的电流称为ICM，1，此时满足下式。
ICref-ICM，1＝IMCref[1]，1+IMCref[2]，0 (E9)
向布线BL[1]从电流源电路CS供应电流IC。流过布线BL[1]的电流排出到电流镜电路CM及存储单元MC[1，1]、[2，1]。再者，电流从布线BL[1]流到偏置电路OFST。将从布线BL[1]流到偏置电路OFST的电流称为Iα，1，此时满足下式。
IC-ICM，1＝IMC[1，1]，1+IMC[2，1]，1+Iα，1 (E10)
根据算式(E1)至算式(E10)，能够以下式表示电流Iα，0与电流Iα，1之差(差异电流△Iα)。
△Iα＝Iα，0-Iα，1＝2kVW[1，1]VX[1] (E11)
如此，差异电流△Iα表示对应于电位VW[1，1]与VX[1]之积的值。
然后，在时刻T06-T07，布线RW[1]的电位成为接地电位，节点NM[1，1]及节点NMref[1]的电位与时刻T04-T05同样。
接着，在时刻T07-T08，布线RW[1]的电位成为比标准电位大VX[1]的电位，布线RW[2]的电位成为比标准电位大VX[2]的电位。因此，电位VX[1]被供应到存储单元MC[1，1]及存储单元MCref[1]的电容器C11，因电容耦合而节点NM[1，1]及节点NMref[1]的电位都上升VX[1]。另外，电位VX[2]被供应到存储单元MC[2，1]及存储单元MCref[2]的电容器C11，因电容耦合而节点NM[2，1]及节点NMref[2]的电位都上升VX[2]。
在此，在时刻T07-T08，从布线BL[1]流到存储单元MC[2，1]的晶体管Tr12的电流IMC[2，1]，1能够以如下算式表示。
IMC[2，1]，1＝k(VPR-VW[2，1]+VX[2]-Vth)2 (E12)
也就是说，通过向布线RW[2]供应电位VX[2]，从布线BL[1]流到存储单元MC[2，1]的晶体管Tr12的电流增加△IMC[2，1]＝IMC[2，1]，1-IMC[2，1]，0。
此外，在时刻T05-T06，从布线BLref流到存储单元MCref[2]的晶体管Tr12的电流IMCref[2]，1能够以如下算式表示。
IMCref[2]，1＝k(VPR+VX[2]-Vth)2 (E13)
也就是说，通过向布线RW[2]供应电位VX[2]，从布线BLref流到存储单元MCref[2]的晶体管Tr12的电流增加△IMCref[2]＝IMCref[2]，1-IMCref[2]，0。
另外，考虑流到布线BL[1]和布线BLref的电流。向布线BLref从电流源电路CS供应电流ICref。流过布线BLref的电流排出到电流镜电路CM及存储单元MCref[1]、[2]。将从布线BLref排出到电流镜电路CM的电流称为ICM，2，此时满足下式。
ICref-ICM，2＝IMCref[1]，1+IMCref[2]，1 (E14)
向布线BL[1]从电流源电路CS供应电流IC。流过布线BL[1]的电流排出到电流镜电路CM及存储单元MC[1，1]、[2，1]。再者，电流从布线BL[1]流到偏置电路OFST。将从布线BL[1]流到偏置电路OFST的电流称为Iα，2，此时满足下式。
IC-ICM，2＝IMC[1，1]，1+IMC[2，1]，1+Iα，2 (E15)
根据算式(E1)至算式(E8)及算式(E12)至算式(E15)，能够以下式表示电流Iα，0与电流Iα，2之差(差异电流△Iα)。
△Iα＝Iα，0-Iα，2＝2k(VW[1，1]VX[1]+VW[2，1]VX[2]) (E16)
如此，差异电流△Iα表示对应于对电位VW[1，1]与电位VX[1]之积和电位VW[2，1]与电位VX[2]之积进行加法的结果的值。
然后，在时刻T08-T09，布线RW[1]、[2]的电位成为接地电位，节点NM[1，1]、[2，1]及节点NMref[1]、[2]的电位与时刻T04-T05同样。
如算式(E9)和算式(E16)所示，输入到偏置电路OFST的差异电流△Iα表示对应于如下结果的值，即对对应于第一数据(权重)的电位VX与对应于第二数据(输入数据)的电位VW之积进行加法的结果。也就是说，通过使用偏置电路OFST对差异电流△Iα进行测量，可以获得第一数据与第二数据的积和运算的结果。
注意，虽然在上述说明中着眼于存储单元MC[1，1]、[2，1]及存储单元MCref[1]、[2]，但是可以任意设定存储单元MC及存储单元MCref的数量。在将存储单元MC及存储单元MCref的行数m设定为任意数量的情况下，能够以下式表示差异电流△Iα。
△Iα＝2kΣiVW[i，1]VX[i] (E17)
此外，通过使存储单元MC及存储单元MCref的列数n增加，可以使并行的积和运算的数量增加。
如上所述，通过使用半导体装置MAC，可以对第一数据和第二数据进行积和运算。另外，通过使用图20所示的存储单元MC及存储单元MCref的结构，可以使用以晶体管的数量较少的方式构成积和运算电路。由此，可以缩小半导体装置MAC的电路规模。
在将半导体装置MAC用于利用神经网络的运算时，可以使存储单元MC的行数m对应于供应到一个神经元的输入数据的数量并使存储单元MC的列数n对应于神经元的数量。例如，考虑在图18A所示的中间层HL中进行使用半导体装置MAC的积和运算的情况。此时，可以将存储单元MC的行数m设定为从输入层IL供应的输入数据的数量(输入层IL的神经元的数量)并将存储单元MC的列数n设定为中间层HL的神经元的数量。
注意，对使用半导体装置MAC的神经网络的结构没有特别的限制。例如，半导体装置MAC可以用于卷积神经网络(CNN)、递归神经网络(RNN)、自动编码器及玻尔兹曼机(包括限制玻尔兹曼机)等。
如上所述，通过使用半导体装置MAC，可以进行神经网络的积和运算。再者，通过将图20所示的存储单元MC及存储单元MCref用于单元阵列CA，可以提供运算精度高、功耗低或电路规模小的集成电路IC。
另外，也可以将运算对象的数据直接写入存储单元MC。图23是说明像素161的图，该像素161具有在实施方式1中说明的像素11a的结构与相当于存储单元MC的存储单元20连接的结构。此外，也可以采用在实施方式1中说明的其他像素代替像素11a。
在像素11a与存储单元20之间，布线126与布线RW连接。因此，当包括多个像素161时，可以进行同时处理所有像素的超并列处理。
如图24所示，作为进行积和运算处理的整体结构，可以采用在图19所示的半导体装置MAC的结构中使用像素11a代替电路CLD的结构。图24示出运算对象的像素161[1]和参照像素162[ref]的最小限度的结构。对运算对象的像素161的个数没有限制，像素161也可以被设置为矩阵状。此外，在任何列上设置有与像素161的行数相同的个数的参照像素162，即可。此外，也可以在多个像素161的每一个中设置有电流源电路CS、电流镜电路CM、电路WDD、电路WLD、偏置电路OFST及激活函数电路ACTV。
参照像素162[ref]基本上可以具有与像素161相同的结构，但是为了生成参照数据优选在暗态下使光电转换元件。因此，优选至少在参照像素162[ref]所包括的光电转换元件附近设置遮光膜。
如图25A所示，构成像素161的Si晶体管、OS晶体管及光电转换元件可以分别形成在层563、562、561中而层叠。注意，虽然为了明确起见在图25A中以电路图表示，但是实际上光电转换元件、Si晶体管及OS晶体管可以形成为具有彼此重叠的区域。因此，可以减小像素面积。此外，光电转换元件可以与像素区域的几乎整体重叠，由此可以提高受光部的开口率。
另外，在图25A所示的例子中使用OS晶体管形成反相器电路INV1的晶体管104，但是如图25B所示，也可以使用Si晶体管形成晶体管104。此外，也可以使用OS晶体管形成像素161所包括的所有n沟道型晶体管，并将它们设置在层562中。此外，电容器106、C11可以设置在层563或层562中。
如此，由于像素11a及存储单元20都可以由OS晶体管和Si晶体管的组合形成，所以不需要增加制造工序。
从上述摄像装置和神经网络的组合输出的数据可以用于图像分析的推断。但是，由于摄像装置的像素产生各种噪声，所以即使是小噪声也可能由于积和运算的反复而引起数据值的大变化，这对推断造成负面影响。如果使用忠实地再现这些噪音的教师数据进行学习，则可以进行正确的推断，但是除了使用实际机器生成教师数据以外，很难获得这种教师数据，由此不能正确地进行推断。
另一方面，当用途是数字判定或文字判定等时，每个像素仅需要能够判定白色或黑色的二值。在这种情况下，即使像素产生噪声，只要不影响到黑白判定(二值判定)，现有的不包括噪声的二值图像也可以用作教师数据。因此，通过使用本发明的一个方式的像素，可以正确地进行推断。
本实施方式可以与其他实施方式的记载适当地组合。
(实施方式3)
在本实施方式中，说明本发明的一个方式的摄像装置的结构例子等。
图26A例示出摄像装置所具有的像素的结构。图26A示出像素具有层561、层562及层563的叠层结构的例子。
层561包括光电转换元件101。如图26B所示，光电转换元件101可以为层565a、层565b与层565c的叠层。
图26B所示的光电转换元件101是pn结型光电二极管，例如，作为层565a使用p+型半导体、作为层565b使用n型半导体、作为层565c使用n+型半导体。或者，也可以作为层565a使用n+型半导体、作为层565b使用p型半导体、作为层565c使用p+型半导体。另外，光电转换元件101也可以使用作为层565b使用i型半导体的pin结型光电二极管。
上述pn结型光电二极管或pin结型光电二极管可以使用单晶硅而形成。另外，pin结型光电二极管可以使用非晶硅、微晶硅、多晶硅等薄膜而形成。
另外，如图26C所示，层561所包括的光电转换元件101也可以为层566a、层566b、层566c与层566d的叠层。图26C所示的光电转换元件101是雪崩光电二极管的一个例子，层566a、层566d相当于电极，层566b、566c相当于光电转换部。
层566a优选使用低电阻的金属层等。例如，可以使用铝、钛、钨、钽、银或其叠层。
层566d优选使用对可见光具有高透光性的导电层。例如，可以使用铟氧化物、锡氧化物、锌氧化物、铟锡氧化物、镓锌氧化物、铟镓锌氧化物或石墨烯等。另外，可以省略层566d。
光电转换部的层566b、566c例如可以具有硒类材料作为光电转换层的pn结型光电二极管的结构。优选的是，作为层566b使用p型半导体的硒类材料，作为层566c使用n型半导体的镓氧化物等。
使用硒类材料的光电转换元件对可见光具有高外部量子效率。该光电转换元件可以利用雪崩倍增而增加相对于入射光量的电子放大量。另外，硒类材料具有高光吸收系数，所以例如可以以薄膜制造光电转换层，因此从生产的观点来看有利。硒类材料的薄膜可以通过真空蒸镀法或溅射法等形成。
作为硒类材料可以使用单晶硒及多晶硒等结晶性硒、非晶硒、铜、铟、硒的化合物(CIS)或者铜、铟、镓、硒的化合物(CIGS)等。
n型半导体优选由带隙宽且对可见光具有透光性的材料形成。例如，可以使用锌氧化物、镓氧化物、铟氧化物、锡氧化物或者上述物质混在一起的氧化物等。另外，这些材料也具有空穴注入阻挡层的功能，可以减少暗电流。
层562可以包括OS晶体管。具体而言，像素11a至17b的晶体管102、103、104等可以设置在层562中。
作为用于OS晶体管的半导体材料，可以使用能隙为2eV以上，优选为2.5eV以上，更优选为3eV以上的金属氧化物。典型地，可以使用包含铟的氧化物半导体等，例如可以使用在后面说明的CAC-OS等。
作为半导体层例如可以采用包含铟、锌及M(铝、钛、镓、锗、钇、锆、镧、铈、锡、钕或铪等金属)的以“In-M-Zn类氧化物”表示的膜。
当构成半导体层的氧化物半导体为In-M-Zn类氧化物时，优选用来形成In-M-Zn氧化物膜的溅射靶材的金属元素的原子数比满足In≥M及Zn≥M。这种溅射靶材的金属元素的原子数比优选为In:M:Zn＝1:1:1、In:M:Zn＝1:1:1.2、In:M:Zn＝3:1:2、In:M:Zn＝4:2:3、In:M:Zn＝4:2:4.1、In:M:Zn＝5:1:6、In:M:Zn＝5:1:7、In:M:Zn＝5:1:8等。注意，所形成的半导体层的原子数比分别可以在上述溅射靶材中的金属元素的原子数比的±40％的范围内变动。
作为半导体层，可以使用载流子密度低的氧化物半导体。例如，作为半导体层可以使用载流子密度为1×1017/cm3以下，优选为1×1015/cm3以下，更优选为1×1013/cm3以下，进一步优选为1×1011/cm3以下，更进一步优选为小于1×1010/cm3且为1×10-9/cm3以上的载流子密度的氧化物半导体。将这样的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。由此，因为杂质浓度及缺陷能级密度低，可以说是具有稳定的特性的氧化物半导体。
注意，本发明不局限于上述记载，可以根据所需的晶体管的半导体特性及电特性(场效应迁移率、阈值电压等)来使用具有适当的组成的材料。另外，优选适当地设定半导体层的载流子密度、杂质浓度、缺陷密度、金属元素与氧的原子数比、原子间距离、密度等，以得到所需的晶体管的半导体特性。
当构成半导体层的氧化物半导体包含第14族元素之一的硅或碳时，氧缺陷增加，会变为n型。因此，半导体层中的硅或碳的浓度(通过二次离子质谱分析法测得的浓度)设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
另外，有时当碱金属及碱土金属与氧化物半导体键合时生成载流子，而使晶体管的关态电流增大。因此，半导体层的碱金属或碱土金属的浓度(通过二次离子质谱分析法测得的浓度)设定为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
另外，当构成半导体层的氧化物半导体含有氮时生成作为载流子的电子，载流子密度增加而容易n型化。其结果是，使用具有含有氮的氧化物半导体的晶体管容易变为常开特性。因此，半导体层的氮浓度(通过二次离子质谱分析法测得的浓度)优选为5×1018atoms/cm3以下。
另外，半导体层例如也可以具有非单晶结构。非单晶结构例如包括具有c轴取向的结晶的CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor)、多晶结构、微晶结构或非晶结构。在非单晶结构中，非晶结构的缺陷能级密度最高，而CAAC-OS的缺陷能级密度最低。
非晶结构的氧化物半导体膜例如具有无秩序的原子排列且不具有结晶成分。或者，非晶结构的氧化物膜例如是完全的非晶结构且不具有结晶部。
此外，半导体层也可以为具有非晶结构的区域、微晶结构的区域、多晶结构的区域、CAAC-OS的区域和单晶结构的区域中的两种以上的混合膜。混合膜有时例如具有包括上述区域中的两种以上的区域的单层结构或叠层结构。
下面，对非单晶半导体层的一个方式的CAC(Cloud-Aligned Composite)-OS的构成进行说明。
CAC-OS例如是指包含在氧化物半导体中的元素不均匀地分布的构成，其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸。注意，在下面也将在氧化物半导体中一个或多个金属元素不均匀地分布且包含该金属元素的区域以0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸混合的状态称为马赛克(mosaic)状或补丁(patch)状。
氧化物半导体优选至少包含铟。尤其是，优选包含铟及锌。除此之外，也可以还包含选自铝、镓、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种。
例如，In-Ga-Zn氧化物中的CAC-OS(在CAC-OS中，尤其可以将In-Ga-Zn氧化物称为CAC-IGZO)是指材料分成铟氧化物(以下，称为InOX1(X1为大于0的实数)。)或铟锌氧化物(以下，称为InX2ZnY2OZ2(X2、Y2及Z2为大于0的实数)。)以及镓氧化物(以下，称为GaOX3(X3为大于0的实数))或镓锌氧化物(以下，称为GaX4ZnY4OZ4(X4、Y4及Z4为大于0的实数)。)等而成为马赛克状，且马赛克状的InOX1或InX2ZnY2OZ2均匀地分布在膜中的构成(以下，也称为云状)。
换言之，CAC-OS是具有以GaOX3为主要成分的区域和以InX2ZnY2OZ2或InOX1为主要成分的区域混在一起的构成的复合氧化物半导体。在本说明书中，例如，当第一区域的In与元素M的原子个数比大于第二区域的In与元素M的原子个数比时，第一区域的In浓度高于第二区域。
注意，IGZO是通称，有时是指包含In、Ga、Zn及O的化合物。作为典型例子，可以举出以InGaO3(ZnO)m1(m1为自然数)或In(1+x0)Ga(1-x0)O3(ZnO)m0(-1≤x0≤1，m0为任意数)表示的结晶性化合物。
上述结晶性化合物具有单晶结构、多晶结构或CAAC结构。CAAC结构是多个IGZO的纳米晶具有c轴取向性且在a-b面上以不取向的方式连接的结晶结构。
另一方面，CAC-OS与氧化物半导体的材料构成有关。CAC-OS是指如下构成：在包含In、Ga、Zn及O的材料构成中，一部分中观察到以Ga为主要成分的纳米粒子状区域，一部分中观察到以In为主要成分的纳米粒子状区域，并且，这些区域分别以马赛克状无规律地分散。因此，在CAC-OS中，结晶结构是次要因素。
CAC-OS不包含组成不同的两种以上的膜的叠层结构。例如，不包含由以In为主要成分的膜与以Ga为主要成分的膜的两层构成的结构。
注意，有时观察不到以GaOX3为主要成分的区域与以InX2ZnY2OZ2或InOX1为主要成分的区域之间的明确的边界。
在CAC-OS中包含选自铝、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种以代替镓的情况下，CAC-OS是指如下构成：一部分中观察到以该元素为主要成分的纳米粒子状区域以及一部分中观察到以In为主要成分的纳米粒子状区域以马赛克状无规律地分散。
CAC-OS例如可以通过在对衬底不进行意图性的加热的条件下利用溅射法来形成。在利用溅射法形成CAC-OS的情况下，作为成膜气体，可以使用选自惰性气体(典型的是氩)、氧气体和氮气体中的一种或多种。另外，成膜时的成膜气体的总流量中的氧气体的流量比越低越好，例如，氧气体的流量比设定为0％以上且低于30％，优选为0％以上且10％以下。
CAC-OS具有如下特征：通过根据X射线衍射(XRD：X-ray diffraction)测量法之一的Out-of-plane法利用θ/2θ扫描进行测量时，观察不到明确的峰值。也就是说，根据X射线衍射，可知在测量区域中没有a-b面方向及c轴方向上的取向。
另外，在通过照射束径为1nm的电子束(也称为纳米束)而取得的CAC-OS的电子衍射图案中，观察到环状的亮度高的区域以及在该环状区域内的多个亮点。由此，根据电子衍射图案，可知CAC-OS的结晶结构具有在平面方向及截面方向上没有取向的nc(nano-crystal)结构。
另外，例如在In-Ga-Zn氧化物的CAC-OS中，根据通过能量分散型X射线分析法(EDX：Energy Dispersive X-ray spectroscopy)取得的EDX面分析图像(EDX-mapping)，可确认到：具有以GaOX3为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域不均匀地分布而混合的构成。
CAC-OS的结构与金属元素均匀地分布的IGZO化合物不同，具有与IGZO化合物不同的性质。换言之，CAC-OS具有以GaOX3等为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域互相分离且以各元素为主要成分的区域为马赛克状的构成。
在此，以InX2ZnY2OZ2或InOX1为主要成分的区域的导电性高于以GaOX3等为主要成分的区域。换言之，当载流子流过以InX2ZnY2OZ2或InOX1为主要成分的区域时，呈现氧化物半导体的导电性。因此，当以InX2ZnY2OZ2或InOX1为主要成分的区域在氧化物半导体中以云状分布时，可以实现高场效应迁移率(μ)。
另一方面，以GaOX3等为主要成分的区域的绝缘性高于以InX2ZnY2OZ2或InOX1为主要成分的区域。换言之，当以GaOX3等为主要成分的区域在氧化物半导体中分布时，可以抑制泄漏电流而实现良好的开关工作。
因此，当将CAC-OS用于半导体元件时，通过起因于GaOX3等的绝缘性及起因于InX2ZnY2OZ2或InOX1的导电性的互补作用可以实现高通态电流(Ion)及高场效应迁移率(μ)。
另外，使用CAC-OS的半导体元件具有高可靠性。因此，CAC-OS适用于各种半导体装置的构成材料。
作为层563，例如可以使用硅衬底。该硅衬底包括Si晶体管等。通过使用该Si晶体管，除了像素电路以外还可以设置用来驱动该像素电路的电路、图像信号的读出电路、图像处理电路等。具体而言，可以将像素11a至17b所包括的晶体管105及其他的p沟道型晶体管、存储单元MC所包括的晶体管Tr12等设置在层563。此外，可以将电流源电路CS、电流镜电路CM、电路WDD、电路WLD、偏置电路OFST、激活函数电路ACTV等所包括的晶体管等的构成要素中的一部分或全部设置在层563。
通过采用上述结构，可以使构成像素电路的要素及外围电路分散到多个层，将该要素彼此重叠或者该要素与该外围电路重叠而设置，所以可以减小摄像装置的面积。
图27A是说明图26A所示的像素的截面的一个例子的图。作为光电转换元件101，层561包括以硅用作光电转换层的pn结型光电二极管。层562包括OS晶体管，图27A例示出像素11a的晶体管102。层563包括Si晶体管，图27A例示出构成像素11a的反相器电路INV1的n沟道型晶体管104及p沟道型晶体管105。
在光电转换元件101中，层565a可以为p+型区域、层565b可以为n型区域，层565c可以为n+型区域。另外，层565b设置有使电源线与层565c连接的区域536。例如，区域536可以为p+型区域。
在图27A中OS晶体管具有自对准结构，但是如图28A所示，也可以为非自对准结构的晶体管。
虽然示出晶体管102包括背栅极535(第二栅极)的结构，但是也可以采用不包括背栅极535的结构。如图28B所示，背栅极535有时电连接于与其相对的晶体管的前栅极(第一栅极)。或者，也可以采用可以对背栅极535供应与前栅极不同的固定电位的结构。
另外，在图27A中，示出Si晶体管具有在硅衬底540具有沟道形成区域的平面型结构，但是如图28C、图28D所示，也可以采用在硅衬底540包括鳍型半导体层的结构。图28C相当于沟道长度方向的截面，图28D相当于沟道宽度方向的截面。
另外，如图28E所示，也可以采用包括硅薄膜的半导体层545的晶体管。例如，半导体层545可以使用在硅衬底540上的绝缘层546上形成的单晶硅(SOI(Silicon onInsulator：绝缘体上硅))。
在形成OS晶体管的区域和形成Si晶体管的区域之间设置具有防止氢的扩散的功能的绝缘层543。设置在Si晶体管的沟道形成区域附近的绝缘层中的氢使硅的悬空键终结。另一方面，设置在OS晶体管的沟道形成区域附近的绝缘层中的氢有可能成为在氧化物半导体层中生成载流子的原因之一。
通过设置绝缘层543将氢封闭在一个层中，可以提高Si晶体管的可靠性。此外，由于能够抑制氢从一个层扩散到另一个层，所以可以提高OS晶体管的可靠性。
绝缘层543例如可以使用氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化钇、氧氮化钇、氧化铪、氧氮化铪、氧化钇稳定氧化锆(YSZ)等。
在此，图27A示出通过贴合技术使层561的构成要素与层562的构成要素电连接的例子。
层561中设置有绝缘层542、导电层533及导电层534。导电层533及导电层534具有埋入绝缘层542的区域。导电层533与层565a电连接。导电层534与区域536电连接。另外，以其高度都一致的方式绝缘层542、导电层533以及导电层534的表面被平坦化。
层562中设置有绝缘层541、导电层531及导电层532。导电层531及导电层532具有埋入绝缘层541的区域。导电层531与电源线电连接。导电层532与晶体管102的源极和漏极中的一个电连接。另外，以其高度都一致的方式绝缘层541、导电层531以及导电层532的表面被平坦化。
在此，导电层531及导电层533的主要成分优选为相同的金属元素。导电层532及导电层534的主要成分优选为相同的金属元素。另外，绝缘层541及绝缘层542优选由相同的成分构成。
例如，作为导电层531、532、533、534可以使用Cu、Al、Sn、Zn、W、Ag、Pt或Au等。从接合的容易性的观点来看，优选使用Cu、Al、W或Au。另外，绝缘层541、542可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氮化钛等。
换言之，优选的是，作为导电层531和导电层533的组合以及导电层532和导电层534的组合都使用与上述金属材料相同的金属材料。另外，优选的是，作为绝缘层541及绝缘层542都使用与上述绝缘材料相同的绝缘材料。通过采用上述结构，可以进行以层561和层562的边界为贴合位置的贴合。
通过上述贴合工序，可以获得导电层531与导电层533的组合及导电层532与导电层534的组合的各电连接。另外，可以获得绝缘层541与绝缘层542的有机械强度的连接。
当接合金属层时，可以利用表面活化接合法。在该方法中，通过溅射处理等去除表面的氧化膜及杂质吸附层等并使清洁化且活化了的表面接触而接合。或者，可以利用并用温度及压力使表面接合的扩散接合法等。上述方法都可以发生原子级的结合，因此可以获得电气上和机械上都优异的接合。
另外，当接合绝缘层时，可以利用亲水性接合法等，在该方法中，在通过抛光等获得高平坦性之后，使利用氧等离子体等进行过亲水性处理的表面接触而暂时接合，利用热处理进行脱水，由此进行正式接合。亲水性接合法也发生原子级的结合，因此可以获得机械上优异的接合。
在贴合层561与层562的情况下，由于在各接合面绝缘层与金属层是混合的，所以，例如，组合表面活化接合法及亲水性接合法即可。
例如，可以采用在进行抛光之后使表面清洁化，对金属层的表面进行防氧处理，然后进行亲水性处理来进行接合的方法等。另外，也可以作为金属层的表面使用Au等难氧化性金属，进行亲水性处理。另外，也可以使用上述方法以外的接合方法。
图27B是作为图26A所示的像素的层561使用以硒类材料用作光电转换层的pn结型光电二极管时的截面图。作为一个电极包括层566a，作为光电转换层包括层566b、566c，作为另一个电极包括层566d。
在此情况下，层561可以直接形成在层562上。层566a与晶体管102的源极或漏极电连接。层566d通过导电层537与电源线电连接。
图29A是示出在本发明的一个方式的摄像装置的像素上附加滤色片等的例子的立体图。该立体图还示出多个像素的截面。在形成光电转换元件101的层561上形成绝缘层580。绝缘层580可以使用对可见光具有高透光性的氧化硅膜等。此外，也可以作为钝化膜采用层叠氮化硅膜的结构。另外，也可以作为抗反射膜采用层叠氧化铪等的介电膜的结构。
在绝缘层580上也可以形成有遮光层581。遮光层581具有防止透过上部的滤色片的光的混合的功能。作为遮光层581，可以使用铝、钨等金属层。另外，也可以层叠该金属层与具有抗反射膜的功能的介电膜。
在绝缘层580及遮光层581上也可以设置被用作平坦化膜的有机树脂层582。另外，在每个像素中形成滤色片583(滤色片583a、583b、583c)。例如，使滤色片583a、583b及583c具有R(红色)、G(绿色)、B(蓝色)、Y(黄色)、C(青色)和M(品红色)等的颜色，由此可以获得彩色图像。
在滤色片583上也可以设置对可见光具有透光性的绝缘层586等。
此外，如图29B所示，也可以使用光学转换层585代替滤色片583。通过采用这种结构，可以形成能够获得各种各样的波长区域内的图像的摄像装置。
例如，当作为光学转换层585使用阻挡可见光线的波长以下的光的滤光片时，可以获得红外线摄像装置。当作为光学转换层585使用阻挡近红外线的波长以下的光的滤光片时，可以获得远红外线摄像装置。另外，当作为光学转换层585使用阻挡可见光线的波长以上的光的滤光片，可以获得紫外线摄像装置。
此外，也可以组合对应于可见光的滤色片和对应于红外线或紫外线的滤光片。通过采用该结构，可以检测出根据不同的波长的数据组合而得到的特征。
另外，通过将闪烁体用于光学转换层585，可以形成用于X射线摄像装置等的获得使辐射强度可视化的图像的摄像装置。当透过拍摄对象的X射线等辐射入射到闪烁体时，由于光致发光现象而转换为可见光线或紫外光线等的光(荧光)。通过由光电转换元件101检测该光来获得图像数据。此外，也可以将该结构的摄像装置用于辐射探测器等。
闪烁体含有：当闪烁体被照射X射线或伽马射线等放射线时吸收放射线的能量而发射可见光或紫外线的物质。例如，可以使用将Gd2O2S：Tb、Gd2O2S：Pr、Gd2O2S：Eu、BaFCl：Eu、NaI、CsI、CaF2、BaF2、CeF3、LiF、LiI、ZnO等分散到树脂或陶瓷中的材料。
另外，在使用硒类材料的光电转换元件101中，由于可以将X射线等的放射线直接转换为电荷，因此可以不使用闪烁体。
另外，如图29C所示，在滤色片583上也可以设置有微透镜阵列584。透过微透镜阵列584所具有的各透镜的光经由设置在其下的滤色片583而照射到光电转换元件101。此外，也可以在图29B所示的光学转换层585上设置有微透镜阵列584。
以下，说明收纳图像传感器芯片的封装及相机模块的一个例子。作为该图像传感器芯片可以使用上述摄像装置的结构。
图30A1是收纳图像传感器芯片的封装的顶面一侧的外观立体图。该封装包括使图像传感器芯片650固定的封装衬底610、玻璃盖板620及贴合它们的粘合剂630等。
图30A2是该封装的底面一侧的外观立体图。在封装的底面包括以焊球为凸块640的BGA(Ball Grid Array；球栅阵列)。注意，不局限于BGA，也可以包括LGA(Land GridArray：地栅阵列)、PGA(Pin Grid Array：针栅阵列)等。
图30A3是省略玻璃盖板420及粘合剂630的一部分而图示的封装的立体图。在封装衬底410上形成电极焊盘660，电极焊盘660通过通孔与凸块640电连接。电极焊盘660通过引线670与图像传感器芯片650电连接。
另外，图30B1是将图像传感器芯片收纳在透镜一体型封装的相机模块的顶面一侧的外观立体图。该相机模块包括使图像传感器芯片451固定的封装衬底611、透镜盖621及透镜635等。另外，在封装衬底611与图像传感器芯片651之间设置有具有摄像装置的驱动电路及信号转换电路等的功能的IC芯片690，具有作为SiP(System in Package：系统封装)的结构。
图30B2是该相机模块的底面一侧的外观立体图。封装衬底611的底面及侧面具有设置有收纳用连接盘641的QFN(Quad Flat No-lead package：四侧无引脚扁平封装)的结构。注意，该结构是一个例子，也可以设置QFP(Quad Flat Package：四侧引脚扁平封装)或上述BGA。
图30B3是省略透镜盖621及透镜635的一部分而图示的模块的立体图。连接盘641与电极焊盘661电连接，电极焊盘661通过引线671与图像传感器芯片451或IC芯片690电连接。
通过将图像传感器芯片收纳在上述那样的方式的封装，容易安装在印刷电路板等，由此可以将图像传感器芯片组装在各种半导体装置、电子设备。
本实施方式可以与其他实施方式的记载适当地组合。
(实施方式4)
作为可以使用根据本发明的一个方式的摄像装置的电子设备，可以举出显示装置、个人计算机、具备记录媒体的图像存储装置及图像再现装置、移动电话、包括便携式的游戏机、便携式数据终端、电子书阅读器、拍摄装置诸如视频摄像机或数码照相机等、护目镜型显示器(头戴式显示器)、导航系统、音频再现装置(汽车音响系统、数字音频播放器等)、复印机、传真机、打印机、多功能打印机、自动柜员机(ATM)以及自动售货机等。图31A至图31F示出这些电子设备的具体例子。
图31A是移动电话机的一个例子，包括外壳981、显示部982、操作按钮983、外部连接接口984、扬声器985、麦克风986、照相机987等。该移动电话机在显示部982具有触摸传感器。通过用手指或触屏笔等触摸显示部982可以进行打电话或输入文字等各种操作。作为在该移动电话机中用来取得图像的构件中的一个，可以具备本发明的一个方式的摄像装置。
图31B是便携式数据终端，包括外壳911、显示部912、扬声器913、照相机919等。通过显示部912所具有的触摸面板功能可以输入且输出信息。另外，可以从由照相机919获取的图像中识别出文字等，并可以使用扬声器913以语音输出该文字。作为在该便携式数据终端中用来取得图像的构件中的一个，可以具备本发明的一个方式的摄像装置。
图31C是监控摄像机，该监控摄像机包括支架951、照相单元952及保护罩953等。在照相单元952中设置旋转机构等，通过设置在天花板可以拍摄周围。作为在该照相单元中用来取得图像的构件中的一个，可以具备本发明的一个方式的摄像装置。注意，“监控摄像机”是一般名称，不局限于其用途。例如，具有监控摄像机的功能的装置被称为摄影机或视频摄像机。
图31D是视频摄像机，该视频摄像机包括第一外壳971、第二外壳972、显示部973、操作键974、透镜975、连接部976、扬声器977、麦克风978等。操作键974及透镜975设置在第一外壳971中，显示部973设置在第二外壳972中。作为在该视频摄像机中用来取得图像的构件中的一个，可以具备本发明的一个方式的摄像装置。
图31E是数码照相机，包括外壳961、快门按钮962、麦克风963、发光部967以及透镜965等。作为在该数码照相机中用来取得图像的构件中的一个，可以具备本发明的一个方式的摄像装置。
图31F是手表型信息终端，该手表型信息终端包括、显示部932、外壳兼腕带933以及照相机939等。显示部932也可以包括用来进行信息终端的操作的触摸面板。显示部932及外壳兼腕带933具有柔性，并且适合佩戴于身体。作为在该信息终端中用来取得图像的构件中的一个，可以具备本发明的一个方式的摄像装置。
本实施方式可以与其他实施方式的记载适当地组合。
[符号说明]
11a：像素、11b：像素、12a：像素、12b：像素、13a：像素、13b：像素、14a：像素、14b：像素、15a：像素、15b：像素、16a：像素、16b：像素、17a：像素、17b：像素、20：存储单元、101：光电转换元件、102：晶体管、103：晶体管、104：晶体管、105：晶体管、106：电容器、107：晶体管、108：晶体管、109：晶体管、110：晶体管、111：晶体管、112：晶体管、113：布线、114：电容器、115：晶体管、116：晶体管、117：晶体管、120：晶体管、121：布线、122：布线、123：布线、124：布线、125：布线、126：布线、128：布线、131：布线、133：布线、134：布线、135：布线、136：布线、137：布线、138：布线、151：晶体管、152：晶体管、160：电路、161：像素、162：参照像素、170：电路、171：电路、172：电路、173：电路、180：像素阵列、410：封装衬底、420：玻璃盖板、451：图像传感器芯片、531：导电层、532：导电层、533：导电层、534：导电层、535：背栅极、536：区域、537：导电层、540：硅衬底、541：绝缘层、542：绝缘层、543：绝缘层、545：半导体层、546：绝缘层、561：层、562：层、563：层、565a：层、565b：层、565c：层、566a：层、566b：层、566c：层、566d：层、580：绝缘层、581：遮光层、582：有机树脂层、583：滤色片、583a：滤色片、583b：滤色片、583c：滤色片、584：微透镜阵列、585：光学转换层、586：绝缘层、610：封装衬底、611：封装衬底、620：玻璃盖板、621：透镜盖、630：粘合剂、635：透镜、640：凸块、641：连接盘、650：图像传感器芯片、651：图像传感器芯片、660：电极焊盘、661：电极焊盘、670：引线、671：引线、690：IC芯片、911：外壳、912：显示部、913：扬声器、919：照相机、932：显示部、933：外壳兼腕带、939：照相机、951：支架、952：照相单元、953：保护罩、961：外壳、962：快门按钮、963：麦克风、965：透镜、967：发光部、971：外壳、972：外壳、973：显示部、974：操作键、975：透镜、976：连接部、977：扬声器、978：麦克风、981：外壳、982：显示部、983：操作按钮、984：外部连接接口、985：扬声器、986：麦克风、987：照相机。

Claims (9)

1.一种摄像装置，包括：
光电转换元件；
第一晶体管；
第二晶体管；以及
第一反相器电路，
其中，所述第一反相器电路具有CMOS电路的结构，
所述光电转换元件的一个电极与所述第一晶体管的源极和漏极中的一个电连接，
所述第一晶体管的源极和漏极中的另一个与所述第二晶体管的源极和漏极中的一个电连接，
所述第二晶体管的源极和漏极中的一个与所述第一反相器电路的输入端子电连接，
所述第一晶体管和所述第二晶体管各自在沟道形成区域中包含金属氧化物，
并且所述第一反相器电路所包括的n型晶体管具有半导体层、隔着所述半导体层彼此对置的第一栅极及第二栅极。
2.一种摄像装置，包括：
光电转换元件；
第一晶体管；
第二晶体管；
第一反相器电路；以及
第二反相器电路，
其中所述第一反相器电路和所述第二反相器电路各自具有CMOS电路的结构，
所述光电转换元件的一个电极与所述第一晶体管的源极和漏极中的一个电连接，
所述第一晶体管的源极和漏极中的另一个与所述第二晶体管的源极和漏极中的一个电连接，
所述第二晶体管的源极和漏极中的一个与所述第一反相器电路的输入端子电连接，
所述第一晶体管和所述第二晶体管各自在沟道形成区域中包含金属氧化物，
并且所述第二反相器电路的输入端子与所述第一反相器电路的输出端子电连接。
3.一种摄像装置，包括：
光电转换元件；
第一晶体管；
第二晶体管；
第一反相器电路；
第二反相器电路；以及
第三晶体管，
其中所述第一反相器电路和所述第二反相器电路各自具有CMOS电路的结构，
所述光电转换元件的一个电极与所述第一晶体管的源极和漏极中的一个电连接，
所述第一晶体管的源极和漏极中的另一个与所述第二晶体管的源极和漏极中的一个电连接，
所述第二晶体管的源极和漏极中的一个与所述第一反相器电路的输入端子电连接，
所述第一晶体管和所述第二晶体管各自在沟道形成区域中包含金属氧化物，
所述第二反相器电路的输入端子与所述第一反相器电路的输出端子电连接，
所述第三晶体管的栅极与所述第一反相器电路的输出端子电连接，
并且所述第三晶体管的源极和漏极中的一个与所述第一反相器电路的输入端子电连接。
4.根据权利要求2所述的摄像装置，还包括：
第一电容器，
其中所述第一电容器的一个电极与所述第二反相器电路的输出端子电连接，
并且所述第一电容器的另一个电极与所述第一反相器电路的输入端子电连接。
5.根据权利要求2所述的摄像装置，还包括：
第二电容器，
其中所述第二电容器的一个电极与所述第一反相器电路的输出端子电连接，
并且所述第二电容器的另一个电极与所述第一反相器电路的输入端子电连接。
6.根据权利要求1所述的摄像装置，还包括：
第五晶体管；
第六晶体管；以及
第七晶体管，
其中所述第五晶体管的源极和漏极中的一个与所述第一晶体管的源极和漏极中的另一个电连接，
所述第五晶体管的源极和漏极中的一个与所述第六晶体管的栅极电连接，
所述第六晶体管的源极和漏极中的一个与所述第七晶体管的源极和漏极中的一个电连接，
并且所述第六晶体管的源极和漏极中的一个与所述第五晶体管的栅极电连接。
7.根据权利要求1所述的摄像装置，还包括：
第八晶体管；以及
第九晶体管，
其中所述第八晶体管的源极和漏极中的另一个与所述第一晶体管的源极和漏极中的另一个电连接，
所述第九晶体管的源极和漏极中的一个与所述第一反相器电路的电源端子中的一个电连接，
并且所述第九晶体管的源极和漏极中的一个与所述第八晶体管的栅极电连接。
8.根据权利要求1至权利要求3中的任一项所述的摄像装置，
其中所述金属氧化物包含In、Zn、M，所述M是Al、Ti、Ga、Sn、Y、Zr、La、Ce、Nd或Hf。
9.根据权利要求1至权利要求3中的任一项所述的摄像装置，
其中所述光电转换元件含有硒或包含硒的化合物。
CN201880045604.4A 2017-07-14 2018-07-03 摄像装置及电子设备 Active CN110870299B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-137861 2017-07-14
JP2017137861 2017-07-14
PCT/IB2018/054915 WO2019012370A1 (ja) 2017-07-14 2018-07-03 撮像装置および電子機器

Publications (2)

Publication Number Publication Date
CN110870299A CN110870299A (zh) 2020-03-06
CN110870299B true CN110870299B (zh) 2022-08-12

Family

ID=65001963

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880045604.4A Active CN110870299B (zh) 2017-07-14 2018-07-03 摄像装置及电子设备

Country Status (6)

Country Link
US (2) US11302726B2 (zh)
JP (2) JP7202297B2 (zh)
KR (1) KR102699797B1 (zh)
CN (1) CN110870299B (zh)
DE (1) DE112018003617T5 (zh)
WO (1) WO2019012370A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11610105B2 (en) * 2019-04-17 2023-03-21 Hewlett Packard Enterprise Development Lp Systems and methods for harnessing analog noise in efficient optimization problem accelerators
KR20220003568A (ko) 2019-04-29 2022-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치, 그 동작 방법, 및 전자 기기
CN114008784A (zh) * 2019-07-04 2022-02-01 株式会社半导体能源研究所 摄像装置及电子设备
JPWO2021024083A1 (zh) 2019-08-08 2021-02-11
US11849234B2 (en) 2019-08-09 2023-12-19 Semiconductor Energy Laboratory Co., Ltd. Imaging device or imaging system
TW202118281A (zh) * 2019-09-11 2021-05-01 日商半導體能源研究所股份有限公司 攝像裝置及電子裝置
WO2021053449A1 (ja) 2019-09-20 2021-03-25 株式会社半導体エネルギー研究所 撮像システムおよび電子機器
JPWO2021053453A1 (zh) 2019-09-20 2021-03-25
DE112020001899T5 (de) 2019-10-04 2021-12-30 Semiconductor Energy Laboratory Co., Ltd. Anzeigemodul und elektronisches Gerät
WO2021070000A1 (ja) 2019-10-11 2021-04-15 株式会社半導体エネルギー研究所 撮像システム及び監視システム
JPWO2021130590A1 (zh) * 2019-12-27 2021-07-01
JPWO2021130593A1 (zh) 2019-12-27 2021-07-01
WO2021176295A1 (ja) * 2020-03-06 2021-09-10 株式会社半導体エネルギー研究所 撮像装置および電子機器
CN115280760A (zh) 2020-03-19 2022-11-01 索尼半导体解决方案公司 固态成像装置
CN112908265B (zh) * 2021-01-27 2022-06-14 京东方科技集团股份有限公司 像素驱动电路、其驱动方法、阵列基板及显示装置
JP7286730B2 (ja) * 2021-10-20 2023-06-05 キヤノン株式会社 光電変換装置
US11671718B1 (en) * 2022-03-07 2023-06-06 Snap Inc. High dynamic range for dual pixel sensors

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63299268A (ja) * 1987-05-29 1988-12-06 Toshiba Corp 固体撮像装置
JPH0698079A (ja) * 1992-09-14 1994-04-08 Fuji Xerox Co Ltd イメージセンサ及びその読み取り方法
KR20040081781A (ko) * 2002-02-12 2004-09-22 소니 가부시끼 가이샤 고체 촬상 장치 및 카메라 시스템
CN201048431Y (zh) * 2007-05-18 2008-04-16 侯健 一种ccd活套扫描仪
EP2093997A2 (en) * 2008-02-22 2009-08-26 CMOSIS nv Active pixel array with charge binning
JP2013009194A (ja) * 2011-06-24 2013-01-10 Denso Corp 画素回路およびイメージセンサ
JP2015195378A (ja) * 2014-03-28 2015-11-05 株式会社半導体エネルギー研究所 撮像装置
CN205029751U (zh) * 2015-10-21 2016-02-10 宁夏盛天彩数字科技股份有限公司 一种基于ccd的图像数据采集系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4253248B2 (ja) 2003-12-12 2009-04-08 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
JP4093220B2 (ja) * 2004-10-05 2008-06-04 コニカミノルタホールディングス株式会社 固体撮像装置及びこの固体撮像装置を備える撮像装置
KR100692924B1 (ko) * 2005-08-29 2007-03-12 연세대학교 산학협력단 동기화된 시모스(ｃｍｏｓ) 이미지 센서의 단위 화소
JP5172267B2 (ja) * 2007-10-09 2013-03-27 富士フイルム株式会社 撮像装置
JP5521721B2 (ja) * 2009-08-28 2014-06-18 ソニー株式会社 撮像素子およびカメラシステム
KR101824123B1 (ko) 2009-11-06 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9236409B2 (en) 2012-08-23 2016-01-12 Rambus Inc. Binary pixel circuit architecture
EP2938066A4 (en) 2012-12-20 2016-10-19 Sony Semiconductor Solutions Corp IMAGE CAPTURE ELEMENT, IMAGE CAPTURE DEVICE, ELECTRONIC APPARATUS, THRESHOLD CALCULATION DEVICE, AND IMAGE CAPTURE METHOD
US9773832B2 (en) 2014-12-10 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP2017063420A (ja) * 2015-09-25 2017-03-30 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63299268A (ja) * 1987-05-29 1988-12-06 Toshiba Corp 固体撮像装置
JPH0698079A (ja) * 1992-09-14 1994-04-08 Fuji Xerox Co Ltd イメージセンサ及びその読み取り方法
KR20040081781A (ko) * 2002-02-12 2004-09-22 소니 가부시끼 가이샤 고체 촬상 장치 및 카메라 시스템
CN201048431Y (zh) * 2007-05-18 2008-04-16 侯健 一种ccd活套扫描仪
EP2093997A2 (en) * 2008-02-22 2009-08-26 CMOSIS nv Active pixel array with charge binning
JP2013009194A (ja) * 2011-06-24 2013-01-10 Denso Corp 画素回路およびイメージセンサ
JP2015195378A (ja) * 2014-03-28 2015-11-05 株式会社半導体エネルギー研究所 撮像装置
CN205029751U (zh) * 2015-10-21 2016-02-10 宁夏盛天彩数字科技股份有限公司 一种基于ccd的图像数据采集系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"多值nMOS基本单元电路分析";赵小杰，吴训威;《杭州大学学报》;19931230;全文 *

Also Published As

Publication number Publication date
KR20200024151A (ko) 2020-03-06
US11848340B2 (en) 2023-12-19
CN110870299A (zh) 2020-03-06
JP7202297B2 (ja) 2023-01-11
JP2023029438A (ja) 2023-03-03
WO2019012370A1 (ja) 2019-01-17
KR102699797B1 (ko) 2024-08-27
US20220216254A1 (en) 2022-07-07
JPWO2019012370A1 (ja) 2020-07-16
JP7467587B2 (ja) 2024-04-15
US11302726B2 (en) 2022-04-12
US20210151486A1 (en) 2021-05-20
DE112018003617T5 (de) 2020-06-04

Similar Documents

Publication Publication Date Title
CN110870299B (zh) 摄像装置及电子设备
US11728355B2 (en) Imaging device and electronic device
US11996423B2 (en) Imaging device and electronic device
TWI758307B (zh) 攝像裝置及包括攝像裝置的晶片
CN113711339A (zh) 摄像装置、其工作方法及电子设备
CN115428437A (zh) 摄像装置及电子设备
KR20220020259A (ko) 촬상 장치 및 전자 기기
CN115336254A (zh) 摄像装置及电子设备
US11956570B2 (en) Imaging system and electronic device
CN115443648A (zh) 摄像装置
JP2018164139A (ja) 撮像装置および電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant