JP7286730B2

JP7286730B2 - 光電変換装置

Info

Publication number: JP7286730B2
Application number: JP2021171689A
Authority: JP
Inventors: 知弥笹子
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2021-10-20
Filing date: 2021-10-20
Publication date: 2023-06-05
Anticipated expiration: 2041-10-20
Also published as: JP2023061643A; TW202318862A; JP2023096191A; WO2023068074A1

Description

本発明は、光電変換装置に関する。

複数のアバランシェフォトダイオード（以下、ＡＰＤ）を含む画素が配置された光電変換装置が知られている。ＡＰＤに光子が入射することで発生した光電荷がアバランシェ増倍を引き起こすことを利用して、各画素は単一光子レベルの光検出が可能となる。特許文献１にはノイズを抑制しつつ、光検出効率の低下を抑制することが可能な光検出装置が記載されている。

特開２０１８－０６４０８６号公報

特許文献１では、ＡＰＤの電圧を制御するスイッチをオフにしたときに生じる現象について、検討が不十分であった。そこで、本発明では、ＡＰＤの電圧を制御するスイッチをオフにしたときに生じる現象に対応した光電変換装置を提供することを目的とする。

本発明の一つの側面は、光電変換装置であって、第１の端子と第２の端子とを有するアバランシェフォトダイオードと、前記第１の端子に接続された第１の電源と、前記第２の端子に接続された第２の電源と、前記第１の電源と前記第１の端子との間の抵抗値を切り替えるスイッチと、を備え、前記アバランシェフォトダイオードの前記第１の端子は、第３の電源と第４の電源との間に直列に接続された第１のＰＭＯＳトランジスタと第１のＮＭＯＳトランジスタとのそれぞれのゲートに接続され、前記第３の電源と前記第４の電源との間の電気的経路を遮断する第１の遮断手段を有する。

本発明によれば、ＡＰＤの電圧を制御するスイッチをオフにしたときに生じる現象に対応した光電変換装置を提供することができる。

第１の実施形態に係る光電変換装置の構成を示す図である。第１の実施形態に係る光電変換装置のセンサチップの配置を示す図である。第１の実施形態に係る光電変換装置の回路チップの構成を示す図である。第１の実施形態に係る比較例のセンサチップと回路チップの１画素のブロック図である。第１の実施形態に係る光電変換装置のセンサチップと回路チップの１画素のブロック図である。第１の実施形態に係る光電変換装置のＡＰＤの動作と出力信号との関係を模式的に示した図である。第１の実施形態に係る比較例の１画素の駆動タイミング図である。第１の実施形態に係る光電変換装置の１画素の駆動タイミング図である。第２の実施形態に係る光電変換装置のセンサチップと回路チップの１画素の論理回路図である。第２の実施形態に係る光電変換装置のセンサチップと回路チップの１画素のブロック図である。第３の実施形態に係る光電変換装置のセンサチップと回路チップの１画素の論理回路図である。第３の実施形態に係る光電変換装置のセンサチップと回路チップの１画素のブロック図である。第４の実施形態に係る光電変換装置のセンサチップと回路チップの１画素のブロック図である。第５の実施形態に係る光電変換装置のセンサチップと回路チップの１画素のブロック図である。第５の実施形態に係る光電変換装置の１画素の駆動タイミング図である。第６の実施形態にかかる光電変換システムの機能ブロック図である。第７の実施形態にかかる光電変換システムの機能ブロック図である。第８の実施形態にかかる光電変換システムの機能ブロック図である。第９の実施形態にかかる光電変換システムの機能ブロック図である。第１０の実施形態にかかる光電変換システムの機能ブロック図である。

（第１の実施形態）
以下に示す形態は、本発明の技術思想を具体化するためのものであって、本発明を限定するものではない。各図面が示す部材の大きさや位置関係は、説明を明確にするために誇張していることがある。以下の説明において、同一の構成については同一の番号を付して説明を省略することがある。

以下、図面に基づいて本発明の実施の形態を詳細に説明する。なお、以下の説明では、必要に応じて特定の方向や位置を示す用語（例えば、「上」、「下」、「右」、「左」及び、それらの用語を含む別の用語）を用いる。それらの用語の使用は図面を参照した実施形態の理解を容易にするためであって、それらの用語の意味によって本発明の技術的範囲が限定されるものではない。

本明細書において、平面視とは、半導体層の光入射面に対して垂直な方向から視ることである。また、断面視とは、半導体層の光入射面と垂直な方向における面をいう。なお、微視的に見て半導体層の光入射面が粗面である場合は、巨視的に見たときの半導体層の光入射面を基準として平面視を定義する。

以下の説明において、アバランシェフォトダイオード（ＡＰＤ）のアノードを固定電位とし、カソード側から信号を取り出している。したがって、信号電荷と同じ極性の電荷を多数キャリアとする第１導電型の半導体領域とはＮ型半導体領域であり、信号電荷と異なる極性の電荷を多数キャリアとする第２導電型の半導体領域とはＰ型半導体領域である。なお、ＡＰＤのカソードを固定電位とし、アノード側から信号を取り出す場合でも本発明は成立する。この場合は、信号電荷と同じ極性の電荷を多数キャリアとする第１導電型の半導体領域はＰ型半導体領域であり、信号電荷と異なる極性の電荷を多数キャリアとする第２導電型の半導体領域とはＮ型半導体領域である。以下では、ＡＰＤの一方のノードを固定電位とする場合について説明するが、両方のノードの電位が変動してもよい。

本明細書において、単に「不純物濃度」という用語が使われた場合、逆導電型の不純物によって補償された分を差し引いた正味の不純物濃度を意味している。つまり、「不純物濃度」とは、ＮＥＴドーピング濃度を指す。Ｐ型の添加不純物濃度がＮ型の添加不純物濃度より高い領域はＰ型半導体領域である。反対に、Ｎ型の添加不純物濃度がＰ型の添加不純物濃度より高い領域はＮ型半導体領域である。

図１は、本発明の実施形態に係る積層型の光電変換装置の構成を示す図である。光電変換装置１００は、センサチップ１１と、回路チップ２１の２枚のチップが積層され、且つ電気的に接続されることにより構成される。

センサチップ１１には、画素領域１２が配され、回路チップ２１には、画素領域１２で検出された信号を処理する回路領域２２が配される。

図２は、センサチップ１１の配置図である。アバランシェフォトダイオード（以下、ＡＰＤ）を含む光電変換部１０２を有する画素１０１が二次元状に配列され、画素領域１２を形成する。

画素１０１は、典型的には、画像を形成するための画素であるが、ＴＯＦ（ＴｉｍｅｏｆＦｌｉｇｈｔ）に用いる場合には、必ずしも画像を形成しなくてもよい。すなわち、画素１０１は、光が到達した時刻と光量を測定するための画素であってもよい。

図３は、回路チップ２１の構成図である。図２の光電変換部１０２で光電変換された電荷を処理する信号処理部１０３、読み出し回路１１２、制御パルス生成部１１５、水平走査回路部１１１、信号線１１３、垂直走査回路部１１０を有している。信号処理部１０３は、光電変換した電気信号を読み出し回路１１２に出力する。読み出し回路１１２は、信号処理部１０３から出力された行単位の信号を格納する。

図２の光電変換部１０２と、図３の信号処理部１０３は、画素毎に設けられた接続配線を介して電気的に接続される。

本実施形態では、センサチップ１１と回路チップ２１の２枚のチップを積層した構成を示したが、センサチップ１１の画素領域１２と回路チップ２１の回路領域２２を１枚のチップに配置した構成としてもよい。

垂直走査回路部１１０は、制御パルス生成部１１５から供給された制御パルスを受け、各画素に制御パルスを供給する。垂直走査回路部１１０にはシフトレジスタやアドレスデコーダといった論理回路が用いられる。

各画素の光電変換部１０２から出力された信号は、信号処理部１０３で処理される。信号処理部１０３は、カウンタやメモリなどが設けられており、メモリにはデジタル値が保持される。

水平走査回路部１１１は、デジタル信号が保持された各画素のメモリから信号を読み出すために、各列を順次選択する制御パルスを信号処理部１０３に入力する。

信号線１１３には、選択されている列について、垂直走査回路部１１０により選択された画素の信号処理部１０３から信号が出力される。

信号線１１３に出力された信号は、読み出し回路１１２および出力回路１１４を介して、光電変換装置１００の外部の記録部または信号処理部に出力する。

図２において、画素領域１２における画素１０１の配列は１次元状に配されていてもよい。信号処理部１０３の機能は、必ずしも全ての画素１０１に１つずつ設けられる必要はなく、例えば、複数の画素１０１によって１つの信号処理部１０３が共有され、順次信号処理が行われてもよい。

図４は、比較例の図２及び図３の１画素分の等価回路を含むブロック図の一例である。図５は、本実施形態に係る光電変換装置の図２及び図３の１画素分の等価回路を含むブロック図の一例である。図４、図５のそれぞれにおいて、ＡＰＤ２０１を有する光電変換部１０２は、センサチップ１１に設けられており、その他の部材は、回路チップ２１に設けられている。図５に示す本実施形態に係る光電変換装置は、図４に示す比較例の光電変換装置に対して、遮断部２０５が設けられている点が異なる。

ＡＰＤ２０１は、光電変換により入射光に応じた電荷対を生成する。ＡＰＤ２０１のカソードには、アノードに供給される電圧よりも高い電圧が、電源ＶＨ（第１電源）より、供給される。また、ＡＰＤ２０１のアノードには、電源ＶＬ（第２電源）より、電圧が供給される。アノードとカソードには、ＡＰＤ２０１がアバランシェ増倍動作をするような逆バイアス電圧が供給される。このような電圧を供給した状態とすることで、入射光によって生じた電荷がアバランシェ増倍を起こし、アバランシェ電流が発生する。

なお、逆バイアスの電圧が供給される場合において、アノード及びカソードの電位差が降伏電圧より大きな電位差で動作させるガイガーモードと、アノード及びカソードの電位差が降伏電圧近傍、もしくはそれ以下の電圧差で動作させるリニアモードがある。ガイガーモードで動作させるＡＰＤをＳＰＡＤと呼ぶ。例えば、電源ＶＬは、－３０Ｖ、電源ＶＨは、１Ｖである。

ＡＰＤ２０１のアノード又はカソードは、ｎｏｄｅＡ（第１端子）に接続される。また、ｎｏｄｅＡは、第１のＰＭＯＳトランジスタ２０６のゲートと第１のＮＭＯＳトランジスタ２０７のゲートとスイッチ２０２に接続される。

スイッチ２０２は、電源ＶＨとＡＰＤ２０１の間に設けられ、電源ＶＨとＡＰＤ２０１の間の抵抗値を切り替える。スイッチ２０２は、ＡＰＤ２０１で生じたアバランシェ電流の変化を電圧信号に置き換える機能を有する。スイッチ２０２は、アバランシェ増倍による信号増倍時に負荷回路（クエンチ回路）として機能し、ＡＰＤ２０１に供給する電圧を抑制して、アバランシェ増倍を抑制する働きを持つ（クエンチ動作）。スイッチ２０２は、スイッチ２０２が非導通状態となりカソードの電位が保持された状態（待機状態）と、スイッチ２０２が導通状態でアバランシェ増倍を引き起こす電位がＡＰＤ２０１のカソードに与えられた状態（リチャージ状態）とに制御される。待機状態とリチャージ状態とは、第１制御線２１５を介して、制御信号Ｐｃｔｒｌによって制御される。例えば、制御信号Ｐｃｔｒｌがハイレベルの場合にスイッチ２０２がＯＦＦとなりＡＰＤ２０１は待機状態に制御され、制御信号Ｐｃｔｒｌがローレベルの場合にスイッチ２０２がＯＮとなりＡＰＤ２０１はリチャージ状態に制御される。

図４に示す信号処理部１０３は、波形整形部２１０、カウンタ回路２１１、選択回路２１２を有し、図５に示す信号処理部１０３は、波形整形部２１０、遮断手段２０５、カウンタ回路２１１、選択回路２１２を有する。

波形整形部２１０は、光子検出時に得られるＡＰＤ２０１のカソードの電位変化を整形して、パルス信号を出力する。波形整形部２１０は、第１のＰＭＯＳトランジスタ２０６と第１のＮＭＯＳ２０７によって構成された、インバータ回路が用いられる。第１のＰＭＯＳトランジスタ２０６のドレインと第１のＮＭＯＳ２０７のドレインは、ｎｏｄｅＢに接続される。第１のＮＭＯＳトランジスタ２０７のソースは、ＧＮＤ（接地電位）に接続される。例えば、ＧＮＤは０Ｖである。また、ｎｏｄｅＢは、カウンタ回路２２１の入力に接続される。このインバータ回路はＡＰＤ２０１から出力される信号が判定閾値を超えるか否かを判定し、入力される信号の閾値に対する大小関係を反転した信号を出力する。インバータ回路の出力は、カソードの電圧変化が整形されたパルス波となる。すなわち、該インバータ回路はＡＰＤから出力される連続的な信号をパルス状に整形して出力する、波形整形機能を担っている。

ここで、図４を用いて波形整形部２１０であるインバータ回路に流れる貫通電流について説明する。上述の通り、このインバータ回路はＡＰＤ２０１から出力される信号が判定閾値を超えるか否かを判定する。判定閾値とは第１のＰＭＯＳトランジスタ２０６と第１のＮＭＯＳ２０７とのＯＮとＯＦＦとが入れ替わる電位である。例えば、インバータ回路に入力される信号がＬｏｗであるとき、該インバータ回路を構成する第１のＰＭＯＳトランジスタ２０６がＯＮになり、第１のＮＭＯＳ２０７がＯＦＦになる。ＶＤＤによって寄生容量が充電されることで、ｎｏｄｅＢ出力はＨｉｇｈになる。インバータ回路に入力される信号がＨｉｇｈであるとき、該インバータ回路を構成する第１のＰＭＯＳトランジスタ２０６がＯＦＦになり、第１のＮＭＯＳ２０７がＯＮになる。寄生容量からＧＮＤに放電されることで、ｎｏｄｅＢ出力はＬｏｗになる。

入力信号がＨｉｇｈとＬｏｗとの遷移状態にあるとき、第１のＰＭＯＳトランジスタ２０６と第１のＮＭＯＳ２０７とのＯＮとＯＦＦとが入れ替わる電位（判定閾値）付近を遷移する。このとき、入力信号が第１のＰＭＯＳトランジスタ２０６と第１のＮＭＯＳ２０７の双方がオンになる中間電位となる場合がある。入力信号が中間電位になると、ＶＤＤとＧＮＤの間に直列に接続された第１のＰＭＯＳトランジスタ２０６と第１のＮＭＯＳ２０７の双方がオンになるため、ＶＤＤとＧＮＤの間に貫通電流が流れる。

図４及び図５では、波形整形部２１０としてインバータを一つ用いた例を示したが、波形整形部２１０はインバータを含む論理回路で構成したものでもよい。

図５において、遮断手段２０５は、電源ＶＤＤ（第３電源）とＧＮＤ（第４電源）の間に設けられ、電源ＶＤＤとＧＮＤの間の経路を遮断する。遮断手段２０５は、第２のＰＭＯＳトランジスタ２０８で構成される。第２のＰＭＯＳトランジスタ２０８のソースは、電源ＶＤＤに接続される。例えば、電源ＶＤＤは、１Ｖである。

図５では、電源ＶＨと電源ＶＤＤがそれぞれ設けられている構成を示した。しかし、電源ＶＨと電源ＶＤＤを共通の電源としてもよい。共通の電源とすることで、光電変換装置１００に必要な電源を少なくすることが可能である。

遮断手段２０５は、ＯＮ（動作状態）と、ＯＦＦ（遮断状態）とに制御される。遮断手段２０５は、第２制御線２１６を介して、制御信号Ｐｃｕｔｏｆｆによって制御される。例えば、制御信号Ｐｃｕｔｏｆｆがローレベルの場合にＯＮに、ハイレベルの場合にＯＦＦに制御される。図５では、遮断手段２０５としてＰＭＯＳトランジスタを用いた例を示したが、ＮＭＯＳトランジスタを用いてもよいし、電流の遮断効果があるその他の回路を用いてもよい。また、遮断手段２０５は、ＧＮＤと第１のＮＭＯＳトランジスタ２０７の間に設けられてもよい。

カウンタ回路２１１は、波形整形部２１０から出力されたパルス信号をカウント及びカウント値を保持する。また、駆動線２１３を介して制御パルスｐＲＥＳが供給されたとき、カウンタ回路２１１に保持された信号がリセットされる。

選択回路２１２には、図３の垂直走査回路部１１０から、図５の駆動線２１４（図３では不図示）を介して制御パルスｐＳＥＬが供給され、カウンタ回路２１１と信号線１１３との電気的な接続、非接続を切り替える。選択回路２１２には、例えば、信号を出力するためのバッファ回路などを含む。

スイッチ２０２とＡＰＤ２０１との間や、光電変換部１０２と信号処理部１０３との間にトランジスタ等のスイッチを配して、電気的な接続を切り替えてもよい。同様に、光電変換部１０２に供給される電圧の供給をトランジスタ等のスイッチを用いて電気的に切り替えてもよい。

本実施形態では、カウンタ回路２１１を用いる構成を示した。しかし、カウンタ回路２１１の代わりに、時間・デジタル変換回路（ＴｉｍｅｔｏＤｉｇｉｔａｌＣｏｎｖｅｒｔｅｒ：以下、ＴＤＣ）、メモリを用いて、パルス検出タイミングを取得する光電変換装置１００としてもよい。このとき、波形整形部２１０から出力されたパルス信号の発生タイミングは、ＴＤＣによってデジタル信号に変換される。ＴＤＣには、パルス信号のタイミングの測定に、図１の垂直走査回路部１１０から駆動線を介して、制御パルスｐＲＥＦ（参照信号）が供給される。ＴＤＣは、制御パルスｐＲＥＦを基準として、波形整形部２１０を介して各画素から出力された信号の入力タイミングを相対的な時間としたときの信号をデジタル信号として取得する。

図６は、ＡＰＤの動作と出力信号との関係を模式的に示した図である。図６（ａ）は、図４のＡＰＤ２０１、スイッチ２０２、波形整形部２１０、ｎｏｄｅＡ、ｎｏｄｅＢを抜粋した図である。図６（ｂ）、図６（ｃ）、図６（ｄ）には、スイッチ２０２が常に導通状態である場合のＡＰＤの動作と出力信号との関係を示す。図６（ｅ）、図６（ｆ）、図６（ｇ）には、スイッチ２０２が、導通状態と非導通状態に制御される場合のＡＰＤの動作と出力信号との関係を示す。図６（ｂ）、図６（ｅ）は、図６（ａ）のｎｏｄｅＡの波形変化を、図６（ｃ）、図６（ｆ）は、図６（ａ）のｎｏｄｅＢの波形変化を、図６（ｄ）、図６（ｇ）は、図６（ａ）のＰｃｔｒｌの波形変化をそれぞれ示す。

図６（ｂ）から図６（ｄ）を用いて、図６（ａ）のスイッチ２０２が常にＯＮの場合のＡＰＤの動作と出力信号との関係について説明する。

時刻ｔ０からｔ１の間において、図６（ａ）のＡＰＤ２０１には、ＶＨ－ＶＬの電位差が印加されている。

図６（ｂ）において、時刻ｔ１においてフォトンが入射すると、スイッチ２０２にアバランシェ増倍電流が流れ、ｎｏｄｅＡの電圧は降下する。電圧降下量がさらに大きくなり、ＡＰＤ２０１に印加される電位差が小さくなると、ＡＰＤ２０１のアバランシェ増倍が停止し、時刻ｔ２においてｎｏｄｅＡの電圧レベルはある一定値以上降下しなくなる。その後、ｎｏｄｅＡには電圧降下分を補う電流が流れ、時刻ｔ３においてｎｏｄｅＡは元の電位レベルに静定する。

このとき、図６（ｃ）に示すように、ｎｏｄｅＡにおいて出力波形がある閾値を越えた部分は、波形整形部２１０で波形整形され、ｎｏｄｅＢに信号として出力される。

次に、図６（ｅ）から図６（ｇ）を用いて、図６（ａ）のスイッチ２０２が、ＯＮとＯＦＦに制御される場合のＡＰＤ２０１の動作と出力信号との関係について説明する。

図６（ｅ）において、時刻ｔ０からｔ３の間において、スイッチ２０２はＯＦＦである。そのため、時刻ｔ２からｔ３の間において、ｎｏｄｅＡはアバランシェ増倍の発生に伴う電圧の降下を補う（回復する）ことができない。時刻ｔ３において、スイッチ２０２がＯＮとなる。その後、ｎｏｄｅＡの電圧の降下は補われ、時刻ｔ４においてｎｏｄｅＡは元の電位レベルに復帰し、静定する。時刻ｔ５において、スイッチ２０２がＯＦＦとなり、ＡＰＤ２０１は再び待機状態となる。

図７は、図４に示した比較例による１画素の駆動タイミングの一例であり、図８は、図５に示した本実施形態による１画素の駆動タイミングの一例である。

図７、図８に共通して、時刻ｔ１からｔ４までの期間が（ｎ－１）フレームの非露光期間である。時刻ｔ４から時刻１２までの期間がｎフレームの露光期間である。時刻ｔ１２から時刻１４までの期間がｎフレームの非露光期間である。時刻ｔ１４から時刻ｔ１６以降の期間が（ｎ＋１）フレームの露光期間である。露光期間を１フレームの最大の露光期間よりも短く設定した場合に、１フレームの期間内に露光期間以外の期間として非露光期間が発生する。ここで、露光期間とはＡＰＤ２１０において光子の検出を行っている期間であり、この期間に検出された光子に応じた光子検出信号がＡＰＤ２１０から出力される。非露光期間とはシャッター動作などによってＡＰＤ２１０における光の検出が行われないよう制御されている期間である。複数並ぶ画素のうちある画素領域の露光期間内の光子検出動作を停止させるクロップ動作や、１行おき、あるいは２行おき、など周期的に画素を間引く間引き動作などによって、光子の検出あるいは出力が停止されている期間も非露光期間と扱う。

また、露光期間を定義する制御信号ＥＮをカウンタ２１１に入力し、露光期間とカウンタ２１１の動作を連動させてもよい。すなわち、制御信号ＥＮがローレベルからハイレベルに遷移すると、露光期間が開始し、制御信号ＥＮがハイレベルからローレベルに遷移すると、露光期間が終了し、カウンタ２１１は停止状態となる。

まず図７について、説明する。

（ｎ－１）フレームの非露光期間中である時刻ｔ１において、制御信号Ｐｃｔｒｌがハイレベルからローレベルとなり、スイッチ２０２がＯＮになり、ＡＰＤ２０１がリチャージ状態となる。

時刻ｔ２において、ｎｏｄｅＡの電位が波形整形部２１０の判定閾値を越える。この時、電源ＶＤＤからＧＮＤに貫通電流が流れる。その後、ｎｏｄｅＡの電位はアバランシェ増倍が可能な電位レベルに静定する。

時刻ｔ３において、制御信号Ｐｃｔｒｌがローレベルからハイレベルとなり、スイッチ２０２がＯＦＦになり、ＡＰＤ２０１が待機状態となる。

時刻ｔ４において、（ｎ－１）フレームの非露光期間が終了し、ｎフレームの露光期間が開始される。

時刻ｔ５において、ＡＰＤ２０１に光子が入射し、アバランシェ増倍電流が流れ、ｎｏｄｅＡの電位が降下する。

時刻ｔ６において、ｎｏｄｅＡの電位が波形整形部２１０の判定閾値を越える。この時、電源ＶＤＤからＧＮＤに貫通電流が流れる。

時刻ｔ７において、制御信号Ｐｃｔｒｌがハイレベルからローレベルとなり、スイッチ２０２がＯＮになり、ＡＰＤ２０１がリチャージ状態となる。

時刻ｔ８において、ｎｏｄｅＡ電位が波形整形部２１０の判定閾値を越える。この時、電源ＶＤＤからＧＮＤに貫通電流が流れる。その後、ｎｏｄｅＡの電位はアバランシェ増倍が可能な電位レベルに静定する。

時刻ｔ９において、制御信号Ｐｃｔｒｌがローレベルからハイレベルとなり、スイッチ２０２がＯＦＦになり、ＡＰＤ２０１が待機状態となる。

時刻ｔ１０において、ＡＰＤ２０１に光子が入射し、アバランシェ増倍電流が流れ、ｎｏｄｅＡの電位が降下する。

時刻ｔ１１において、ｎｏｄｅＡの信号が波形整形部２１０の判定閾値を越える。この時、電源ＶＤＤからＧＮＤに貫通電流が流れる。以降の露光期間は、制御信号Ｐｃｔｒｌの動作に応じて時刻ｔ４から時刻ｔ１１と同様の動作となる。

時刻ｔ１２において、ｎフレームの露光期間が終了し、ｎフレームの非露光期間が開始される。このとき、Ｐｃｔｒｌはハイレベルであり、スイッチ２０２はＯＦＦ状態である。そのため、ｎｏｄｅＡはフローティングとなる。ｎｏｄｅＡがフローティングの期間にＡＰＤ２０１に逆方向電流が流れると、ｎｏｄｅＡの電位が低下する。このときＡＰＤ２１０は待機状態であるため、ｎｏｄｅＡはアバランシェ増倍による電圧の降下を補う（回復する）ことができず、ｎｏｄｅＡの電位は逆方向電流の発生に伴い低下を続ける。

時刻ｔ１３において、ｎｏｄｅＡの電位が後段の波形整形部２１０を構成する第１のＰＭＯＳトランジスタ２０６と第１のＮＭＯＳトランジスタ２０７の双方がＯＮになる中間電位となる。波形整形部２１０には、ｔ２やｔ６で流れる貫通電流と比べてより大きな貫通電流が流れる。また、ｎｏｄｅＡの信号が波形整形部２１０の判定閾値を越える。

ｔ１３で流れる貫通電流がｔ２やｔ６で流れる貫通電流と比べて大きくなる理由を以下に説明する。露光期間中において、ＡＰＤ２１０は制御信号Ｐｃｔｒｌに応じて動作し、アバランシェ増倍の発生によるｎｏｄｅＡ電位の低下とリチャージによるｎｏｄｅＡ電位の上昇を繰り返している。そのため、アバランシェ増倍の発生によるｎｏｄｅＡ電位の低下時及びリチャージに伴うｎｏｄｅＡの電位の上昇時の双方で、ｎｏｄｅＡが中間電位になるのはごく短い期間である。一方、非露光期間中のｎｏｄｅＡの電位はＡＰＤ２１０がリニアモードで動作することによって発生する電流に応じて変化するため、ｎｏｄｅＡが中間電位に保持されている期間が比較的長くなる。したがって、非露光期間に貫通電流が流れる場合、露光期間中と比べ貫通電流が流れている期間が長くなり、消費電力がより大きくなることが懸念される。

時刻ｔ１４において、ｎフレームの非露光期間が終了し、（ｎ＋１）フレームの露光期間となる。

時刻ｔ１５において、制御信号Ｐｃｔｒｌがハイレベルからローレベルとなり、スイッチ２０２がＯＮになり、ＡＰＤ２０１がリチャージ状態となる。

時刻ｔ１６において、ｎｏｄｅＡの電位が波形整形部２１０の判定閾値を越える。その後、ｎｏｄｅＡはアバランシェ増倍が可能な電位レベルに静定する。時刻ｔ１４以降は、ｎフレームの露光期間と同様の動作となる。

次に図８について、説明する。

時刻ｔ１において、制御信号Ｐｃｔｒｌがハイレベルからローレベルとなり、スイッチ２０２がＯＮになり、ＡＰＤ２０１がリチャージ状態となる。その後、ｎｏｄｅＡの電位はアバランシェ増倍が可能な電位レベルに静定する。

時刻ｔ２において、ｎｏｄｅＡの電位が波形整形部２１０の判定閾値を越える。Ｐｃｕｔｏｆｆがハイレベルであり、遮断手段２０５が遮断状態であるため、電源ＶＤＤからＧＮＤの電気的経路は遮断されており、貫通電流も流れない。

時刻ｔ３において、制御信号Ｐｃｔｒｌがローレベルからハイレベルとなり、スイッチ２０２がＯＮになり、ＡＰＤ２０１が待機状態となる。

時刻ｔ４において、制御信号Ｐｃｕｔｏｆｆがハイレベルからローレベルとなり、遮断手段２０５が動作状態となる。

時刻ｔ６において、ｎｏｄｅＡの電位が波形整形部２１０の判定閾値を越える。この時、遮断手段２０５が動作状態であり、電源ＶＤＤからＧＮＤの電気的経路が導通状態であるから、電源ＶＤＤからＧＮＤに貫通電流が流れる。

時刻ｔ７において、制御信号Ｐｃｔｒｌがハイレベルからローレベルとなり、スイッチ２０２がＯＦＦになり、ＡＰＤ２０１がリチャージ状態となる。

時刻ｔ８において、ｎｏｄｅＡの電位が波形整形部２１０の判定閾値を越える。この時、電源ＶＤＤからＧＮＤに貫通電流が流れる。その後、ｎｏｄｅＡはアバランシェ増倍が可能な電位レベルに静定する。

時刻ｔ１１において、ｎｏｄｅＡの電位が波形整形部２１０の判定閾値を越える。この時、電源ＶＤＤからＧＮＤに貫通電流が流れる。以降の露光期間は、時刻ｔ４から時刻ｔ１１と同様の動作となる。

時刻ｔ１２において、制御信号Ｐｃｕｔｏｆｆがローレベルからハイレベルとなり、遮断手段２０５が遮断状態となる。また、Ｐｃｔｒｌはハイレベルであり、スイッチ２０２がＯＮになり、ＡＰＤ２０１が待機状態となる。

そのため、ｎｏｄｅＡはフローティングとなる。ｎｏｄｅＡがフローティングの期間にＡＰＤ２０１で逆方向電流が流れ、ｎｏｄｅＡの電位が低下する。

時刻ｔ１３において、ｎｏｄｅＡの電位が後段の波形整形部２１０を構成する第１のＰＭＯＳトランジスタ２０６と第１のＮＭＯＳトランジスタ２０７の双方がＯＮになる中間電位となる。しかし、本実施例では、遮断手段２０５が遮断状態であるため、電源ＶＤＤからＧＮＤに流れる貫通電流を防ぐことができる。また、ｎｏｄｅＡの信号が波形整形部２１０の判定閾値を越える。

時刻ｔ１４において、制御信号Ｐｃｕｔｏｆｆがハイレベルからローレベルとなり、遮断手段２０５が動作状態となる。

時刻ｔ１５において、制御信号Ｐｃｔｒｌがハイレベルからローレベルとなり、スイッチ２０２がリチャージ状態となる。

時刻ｔ１６において、ｎｏｄｅＡの信号が波形整形部２１０の判定閾値を越える。その後、ｎｏｄｅＡはアバランシェ増倍が可能な元の電位レベルに静定する。時刻ｔ１４以降は、ｎフレームの露光期間と同様の動作となる。

このように、本実施形態によれば、非露光期間において、電源ＶＤＤとＧＮＤの間の経路を遮断することにより、波形整形部２０６の貫通電流を防ぐことが可能である。本実施形態では露光期間と非露光期間とを有する画素について説明したが、本発明は、例えばいわゆるＯＰＢ（ＯｐｔｉｃａｌＢｌａｃｋ）画素として機能する遮光されたダミー画素にも適用可能である。このようなダミー画素であっても、スイッチ２０２をＯＦＦにする期間があることで貫通電流が生じる。

なお、図５に示す構成では、遮断手段２０５がＯＦＦ（遮断状態）の場合に、波形整形部２１０の出力がフローティングとなりうる。しかし、カウンタ回路を構成する素子において電源とＧＮＤの間に貫通電流が流れる可能性があるため、カウンタ回路２１１の入力信号がフローティングとなることは望ましくない。そのため、遮断手段２０５が遮断状態の場合に、波形整形部２１０の出力が、ハイレベルまたはローレベルとなるように、波形整形部２１０の出力と電源またはＧＮＤの間にスイッチを追加した構成としてもよい。すなわち、波形整形部２１０の出力端子とカウンタ回路２１１の入力端子との間のノードにスイッチの第１端子を接続し、電源またはＧＮＤにスイッチの第２端子を接続する構成とする。このような構成とすることで、遮断手段２０５が遮断状態の場合に、上記スイッチに応じて、波形整形部２１０の出力がハイレベルまたはローレベルに固定される。そのため、カウンタ回路の入力信号がフローティングとなり、カウンタ回路において貫通電流が発生することを防ぐことが可能である。

（第２の実施形態）
本発明の第２の実施形態に係る光電変換装置について、図９及び図１０を用いて説明する。第１の実施形態による光電変換装置と共通する構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

本実施形態では、波形整形部２１０及び遮断手段２０５が遮断手段２０５を含む論理回路２０３により構成された場合について説明する。

図９、図１０は、本実施形態に係る光電変換装置の図２及び図３の１画素分の等価回路を含む論理回路図と、ブロック図である。

図９に示すように、論理回路２０３は、入力にＡＰＤ２０１のカソードｎｏｄｅＡ及び第２制御線２１６が接続され、出力がカウンタ回路２１１に接続されるＮＯＲ回路である。このＮＯＲ回路の具体的な構成を図１０に示す。

論理回路２０３は、第１のＰＭＯＳトランジスタ２０６と第２のＰＭＯＳトランジスタ２０８と第１のＮＭＯＳトランジスタ２０７と第２のＮＭＯＳトランジスタ２０９で構成される。遮断手段２０５は、第２のＰＭＯＳトランジスタ２０８で構成され、論理回路２０３に含まれる。

図１０において、第１のＰＭＯＳトランジスタ２０６のソースがＶＤＤに接続され、第１のＮＭＯＳトランジスタ２０７のソースがＧＮＤに接続される。さらに第１のＰＭＯＳトランジスタ２０６のドレインと第２のＰＭＯＳトランジスタ２０８のソースとが接続される。第２のＰＭＯＳトランジスタ２０８のドレインと、第１のＮＭＯＳトランジスタ２０７のドレインと、第２のＮＭＯＳトランジスタ２０９のドレインが接続される。第１のＮＭＯＳトランジスタのソースは第２のＮＭＯＳトランジスタ２０９のソースと接続されている。

ＮＯＲ回路を構成する入力の一方である入力Ａは制御信号Ｐｃｕｔｏｆｆにより制御され、他方の入力ＢはＡＰＤ２０１のカソードであるｎｏｄｅＡの電位により制御される。遮断手段２０５は、入力Ａがローレベルのとき導通状態、ハイレベルのとき非導通状態となる。また、入力Ａがハイレベルのとき、論理回路の出力はローレベルとなる。

本実施形態によれば、遮断手段２０５を含む論理回路２０３（ＮＯＲ回路）を用いることにより、非露光期間における波形整形部２０６の貫通電流を防ぐことが可能である。

（第３の実施形態）
本発明の第３の実施形態に係る光電変換装置について、図１１及び図１２を用いて説明する。第１の実施形態に係る光電変換装置と共通する構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

本実施形態では、論理回路２０３がＮＡＮＤ回路により構成された場合について説明する。

図１１、図１２は、本実施形態に係る光電変換装置の図２及び図３の１画素分の等価回路を含む論理回路図と、ブロック図である。

図１１に示すように、論理回路２０３は、入力にＡＰＤ２０１のカソードｎｏｄｅＡ及び第３制御線２１７が接続され、出力がカウンタ回路２１１に接続されるＮＡＮＤ回路である。このＮＡＮＤ回路の具体的な構成を図１２に示す。

論理回路２０３は、第１のＰＭＯＳトランジスタ２０６と第２のＰＭＯＳトランジスタ２０８と第１のＮＭＯＳトランジスタ２０７と第２のＮＭＯＳトランジスタ２０９で構成される。遮断手段２０５は、第２のＮＭＯＳトランジスタ２０９で構成され、論理回路２０３に含まれる。

図１２において、第１のＰＭＯＳトランジスタ２０６のソースがＶＤＤに接続され、第１のＮＭＯＳトランジスタ２０７のソースがＧＮＤに接続される。第１のＰＭＯＳトランジスタ２０６のドレインと第２のＰＭＯＳトランジスタ２０８のドレインと第２のＮＭＯＳトランジスタ２０９のドレインが接続され、第１のＰＭＯＳトランジスタ２０６のソースと第２のＰＭＯＳトランジスタ２０８のソースが接続される。第１のＮＭＯＳのドレイン２０７は第２のＮＭＯＳ２０９のソースと接続される。

ＮＡＮＤ回路を構成する入力の一方である入力Ａは制御信号Ｐｃｕｔｏｆｆの反転信号である制御信号ＰｃｕｔｏｆｆＢにより制御され、他方の入力ＢはＡＰＤ２０１のカソードであるｎｏｄｅＡの電位により制御される。遮断手段２０５は、入力Ａがハイレベルのときに導通状態、ローレベルのときに非導通状態となる。また、入力Ａがローレベルのときに、論理回路の出力はハイレベルとなる。

本実施形態によれば、遮断手段２０５を含む論理回路２０３（ＮＡＮＤ回路）を用いることにより、非露光期間における波形整形部２０６の貫通電流を防ぐことが可能である。

（第４の実施形態）
本発明の第４の実施形態に係る光電変換装置について、図１３を用いて説明する。第１の実施形態に係る光電変換装置と共通する構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

本実施形態では、論理回路２０３がスリーステートバッファ回路により構成された場合について説明する。

図１３は、本実施形態に係る図２及び図３の１画素分の等価回路を含むブロック図である。

インバータ回路２２０は、制御信号Ｐｃｕｔｏｆｆが入力され、反転信号である制御信号ＰｃｕｔｏｆｆＢを出力する。インバータ回路２２９は、入力に制御線２１６が接続され、出力に制御線２１７が接続される。

論理回路２０３は、入力にＡＰＤ２０１のカソード及び第２制御線２１６、第３制御線２１７が接続され、出力がカウンタ回路２１１に接続されるスリーステートバッファ回路である。遮断手段２０５は、第２のＰＭＯＳトランジスタ２０８と第２のＮＭＯＳトランジスタ２０９で構成され、論理回路２０３に含まれる。

図１３において、第１のＰＭＯＳトランジスタ２０６のソースがＶＤＤに接続され、第１のＮＭＯＳトランジスタ２０７のソースがＧＮＤに接続される。第１のＰＭＯＳトランジスタ２０６のドレインに第２のＰＭＯＳトランジスタ２０８のソースが接続され、第１のＮＭＯＳトランジスタ２０７のドレインに第２のＮＭＯＳトランジスタ２０９のソースが接続される。第２のＰＭＯＳトランジスタ２０８のドレインは第２のＮＭＯＳトランジスタ２０９のドレインは接続される。

スリーステートバッファ回路を構成する入力の一方である入力Ａは制御信号Ｐｃｕｔｏｆｆにより制御され、他方の入力ＢはＡＰＤ２０１のカソードであるｎｏｄｅＡの電位により制御される。遮断手段２０５は、入力Ａがローレベルのときに導通状態、ハイレベルのときに非導通状態となる。スリーステートバッファ回路の動作によれば、電源ＶＤＤとＧＮＤの間を遮断するとともに、出力がハイインピーダンスとなる。

本実施形態によれば、遮断手段２０５を含む論理回路２０３（スリーステートバッファ回路）を用いることにより、非露光期間における波形整形部２０６の貫通電流を防ぐことが可能である。

（第５の実施形態）
本発明の第５の実施形態に係る光電変換装置について、図１４及び図１５を用いて説明する。第１の実施形態に係る光電変換装置と共通する構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

本実施形態では、論理回路２０３がＮＯＲ回路により構成された場合の駆動タイミングの一例について説明する。

図１２は、本実施形態による図２及び図３の１画素分の等価回路を含むブロック図である。

本実施形態に係る光電変換装置の画素は、第２の実施形態に係る光電変換装置の画素に対して、インバータ回路２２０及びＮＡＮＤ回路２２１が追加されている。

インバータ回路２２０は、制御信号Ｐｃｔｒｌが入力され、反転信号である制御信号ＰｃｔｒｌＢを出力する。インバータ回路２２０は、入力に第１制御線２１５が接続され、出力に第５制御線２１９が接続される。制御信号ＰｃｔｒｌＢは、第５制御線２１９を介して、インバータ回路２２０に入力される。

ＮＡＮＤ回路２２１は、制御信号Ｐｃｎｔｅｎ及び制御信号ＰｃｔｒｌＢが入力され、制御信号Ｐｃｕｔｏｆｆを出力する。ＮＡＮＤ回路２２１は、入力に第４制御線２１８及び第５制御線２１９が接続され、出力に制御信号Ｐｃｕｔｏｆｆが接続される。制御信号Ｐｃｎｔｅｎは、第４制御線２１８を介して、ＮＡＮＤ回路２２１に入力される。制御信号ＰｃｔｒｌＢは、第５制御線２１９を介して、ＮＡＮＤ回路２２１に入力される。

制御信号Ｐｃｎｔｅｎは、カウンタ回路２１１への入力の有効／無効を制御する。制御信号Ｐｃｎｔｅｎがハイレベルの場合には、光子入射及び制御線信号Ｐｃｔｒｌによって、カウンタ回路２１１への入力が変化する。よって、カウント回路２１１への入力が有効となり、カウント動作が可能となる。一方、制御信号Ｐｃｎｔｅｎがローレベルの場合には、カウンタ回路２１１への入力は、ローレベルに固定される。よって、カウンタ回路の入力が無効となり、カウント回路２１１はカウント動作しない。例えば、制御信号Ｐｃｎｔｅｎがハイレベルの場合が、露光期間となり、制御信号Ｐｃｎｔｅｎがローレベルの場合が、非露光期間となる。

図１５は、本実施形態による１画素の駆動タイミングの一例を示す図である。時刻ｔ１からｔ３までの期間が（ｎ－１）フレームの非露光期間である。時刻ｔ３から時刻ｔ１６までの期間がｎフレームの露光期間である。時刻ｔ１６以降の期間がｎフレームの非露光期間である。

時刻ｔ１において、制御信号Ｐｃｔｒｌがハイレベルからローレベルとなり、スイッチ２０２がＯＮになり、ＡＰＤ２０１がリチャージ状態となる。その後、ｎｏｄｅＡはアバランシェ増倍が可能な電位レベルに静定する。

時刻ｔ２において、制御信号Ｐｃｔｒｌがローレベルからハイレベルとなり、スイッチ２０２がＯＦＦになり、ＡＰＤ２０１が待機状態となる。

時刻ｔ３において、制御信号Ｐｃｎｔｅｎがローレベルからハイレベルとなり、カウンタ回路２１１への入力が有効となる。

時刻ｔ４において、ＡＰＤ２０１に光子が入射し、アバランシェ増倍電流が流れ、ｎｏｄｅＡの電圧が降下する。

時刻ｔ５において、ｎｏｄｅＡの電位が論理回路２０３の判定閾値を越える。

時刻ｔ６において、制御信号Ｐｃｔｒｌがハイレベルからローレベルとなり、スイッチ２０２がＯＮになり、ＡＰＤ２０１がリチャージ状態となる。また、制御信号Ｐｃｕｔｏｆｆがハイレベルからローレベルとなり、遮断手段２０５が動作状態となる。

時刻ｔ７において、ｎｏｄｅＡの信号が論理回路２０３の判定閾値を越える。この時、電源ＶＤＤからＧＮＤに貫通電流が流れる。その後、ｎｏｄｅＡはアバランシェ増倍が可能な電位レベルに静定する。

時刻ｔ８において、制御信号Ｐｃｔｒｌがローレベルからハイレベルとなり、スイッチ２０２がＯＦＦになり、ＡＰＤ２０１が待機状態となる。また、制御信号Ｐｃｕｔｏｆｆがローレベルからハイレベルとなり、遮断手段２０５が遮断状態となる。そのため、ｎｏｄｅＡはフローティングとなる。フローティングとなる期間が長い場合、露光期間であっても、ＡＰＤ２０１で発生する逆方向電流によって、ｎｏｄｅＡの電位が低下してしまう。

時刻ｔ９において、ｎｏｄｅＡの信号が論理回路２０３の判定閾値を越える。このとき、ｎｏｄｅＡの電位が後段の論理回路２０３を構成するトランジスタの中間電位となるが、本実施形態では、露光期間であっても遮断手段２０５が遮断状態となるため、貫通電流を防ぐことが可能である。

時刻ｔ１０において、制御信号Ｐｃｔｒｌがハイレベルからローレベルとなり、スイッチ２０２がＯＮになり、ＡＰＤ２０１がリチャージ状態となる。また、制御信号Ｐｃｕｔｏｆｆがハイレベルからローレベルとなり、遮断手段２０５が動作状態となる。

時刻ｔ１１において、ｎｏｄｅＡの信号が論理回路２０３の判定閾値を越える。この時、電源ＶＤＤからＧＮＤに貫通電流が流れる。その後、カソードｎｏｄｅＡはアバランシェ増倍が可能な電位レベルに静定する。

時刻ｔ１２において、制御信号Ｐｃｔｒｌがローレベルからハイレベルとなり、スイッチ２０２がＯＦＦになり、ＡＰＤ２０１が待機状態となる。また、制御信号Ｐｃｕｔｏｆｆがローレベルからハイレベルとなり、遮断手段２０５が遮断状態となる。そのため、ｎｏｄｅＡはフローティングとなる。

時刻ｔ１３において、ＡＰＤ２０１に光子が入射し、アバランシェ増倍電流が流れ、ｎｏｄｅＡの電圧が降下する。

時刻ｔ１４において、ｎｏｄｅＡの信号が論理回路２０３の判定閾値を越える。

時刻ｔ１５において、Ｐｃｎｔｅｎがハイレベルからローレベルとなり、カウンタ回路２１１への入力が無効となる。

このように、本実施形態によれば、露光期間において、制御信号Ｐｃｔｒｌと制御信号Ｐｃｎｔｅｎとの論理演算を行うことによりカソードがフローティングとなる場合の波形整形部２０６の貫通電流を防ぐことが可能である。

図１５では、露光期間において、制御信号Ｐｃｔｒｌがハイレベルとなり、スイッチ２０２がＯＦＦ、ＡＰＤ２１０が待機状態となる場合に、遮断手段２０５が遮断状態となる駆動タイミングの一例を示した。駆動タイミングはこれに限られず、例えば、カウンタ回路２１１のカウント値が最大となることにより、スイッチ２０２が待機状態に制御されてもよい。

（第６の実施形態）
本実施形態による光電変換システムについて、図１６を用いて説明する。図１６は、本実施形態による光電変換システムの概略構成を示すブロック図である。

上記第１～第６実施形態で述べた光電変換装置は、種々の光電変換システムに適用可能である。適用可能な光電変換システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、光電変換システムに含まれる。図１６には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。

図１６に例示した光電変換システムは、光電変換装置の一例である撮像装置１００４、被写体の光学像を撮像装置１００４に結像させるレンズ１００２を備える。さらに、レンズ１００２を通過する光量を可変にするための絞り１００３、レンズ１００２の保護のためのバリア１００１を有する。レンズ１００２及び絞り１００３は、撮像装置１００４に光を集光する光学系である。撮像装置１００４は、上記のいずれかの実施形態の光電変換装置であって、レンズ１００２により結像された光学像を電気信号に変換する。

光電変換システムは、また、撮像装置１００４より出力される出力信号の処理を行うことで画像を生成する画像生成部である信号処理部１００７を有する。信号処理部１００７は、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。信号処理部１００７は、撮像装置１００４が設けられた半導体基板に形成されていてもよいし、撮像装置１００４とは別の半導体基板に形成されていてもよい。

光電変換システムは、更に、画像データを一時的に記憶するためのメモリ部１０１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）１０１３を有する。更に光電変換システムは、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体１０１２、記録媒体１０１２に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）１０１１を有する。なお、記録媒体１０１２は、光電変換システムに内蔵されていてもよく、着脱可能であってもよい。

更に光電変換システムは、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部１００９、撮像装置１００４と信号処理部１００７に各種タイミング信号を出力するタイミング発生部１００８を有する。ここで、タイミング信号などは外部から入力されてもよく、光電変換システムは少なくとも撮像装置１００４と、撮像装置１００４から出力された出力信号を処理する信号処理部１００７とを有すればよい。

撮像装置１００４は、撮像信号を信号処理部１００７に出力する。信号処理部１００７は、撮像装置１００４から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部１００７は、撮像信号を用いて、画像を生成する。

このように、本実施形態によれば、上記のいずれかの実施形態の光電変換装置（撮像装置）を適用した光電変換システムを実現することができる。

（第７の実施形態）
本実施形態の光電変換システム及び移動体について、図１７を用いて説明する。図１７は、本実施形態の光電変換システム及び移動体の構成を示す図である。

図１７（ａ）は、車載カメラに関する光電変換システムの一例を示したものである。光電変換システム１３００は、撮像装置１３１０を有する。撮像装置１３１０は、上記のいずれかの実施形態に記載の光電変換装置である。光電変換システム１３００は撮像装置１３１０により取得された複数の画像データに対し画像処理を行う画像処理部１３１２と、光電変換システム１３００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部１３１４を有する。また、光電変換システム１３００は、算出された視差に基づいて対象物までの距離を算出する距離取得部１３１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部１３１８と、を有する。ここで、視差取得部１３１４や距離取得部１３１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部１３１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）やＡＳＩＣ（ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）等によって実現されてもよいし、これらの組合せによって実現されてもよい。

光電変換システム１３００は車両情報取得装置１３２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、光電変換システム１３００は、衝突判定部１３１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御部である制御ＥＣＵ１３３０が接続されている。また、光電変換システム１３００は、衝突判定部１３１８での判定結果に基づいて、ドライバーへ警報を発する警報装置１３４０とも接続されている。例えば、衝突判定部１３１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ１３３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置１３４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザーに警告を行う。

本実施形態では、車両の周囲、例えば前方又は後方を光電変換システム１３００で撮像する。図２０図１７（ｂ）に、車両前方（撮像範囲１３５０）を撮像する場合の光電変換システムを示した。車両情報取得装置１３２０が、光電変換システム１３００ないしは撮像装置１３１０に指示を送る。このような構成により、測距の精度をより向上させることができる。

上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、光電変換システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

（第８の実施形態）
本実施形態の光電変換システムについて、図１８を用いて説明する。図１８は、本実施形態の光電変換システムである距離画像センサの構成例を示すブロック図である。

図１８に示すように、距離画像センサ４０１は、光学系４０７、光電変換装置４０８、画像処理回路４０４、モニタ４０５、およびメモリ４０６を備えて構成される。そして、距離画像センサ４０１は、光源装置４０９から被写体に向かって投光され、被写体の表面で反射された光（変調光やパルス光）を受光することにより、被写体までの距離に応じた距離画像を取得することができる。

光学系４０７は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を光電変換装置４０８に導き、光電変換装置４０８の受光面（センサ部）に結像させる。

光電変換装置４０８としては、上述した各実施形態の光電変換装置が適用され、光電変換装置４０８から出力される受光信号から求められる距離を示す距離信号が画像処理回路４０４に供給される。

画像処理回路４０４は、光電変換装置４０８から供給された距離信号に基づいて距離画像を構築する画像処理を行う。そして、その画像処理により得られた距離画像（画像データ）は、モニタ４０５に供給されて表示されたり、メモリ４０６に供給されて記憶（記録）されたりする。

このように構成されている距離画像センサ４０１では、上述した光電変換装置を適用することで、画素の特性向上に伴って、例えば、より正確な距離画像を取得することができる。

（第９の実施形態）
本実施形態の光電変換システムについて、図１９を用いて説明する。図１９は、本実施形態の光電変換システムである内視鏡手術システムの概略的な構成の一例を示す図である。

図１９では、術者（医師）１１３１が、内視鏡手術システム１１５０を用いて、患者ベッド１１３３上の患者１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１５０は、内視鏡１１００と、術具１１１０と、内視鏡下手術のための各種の装置が搭載されたカート１１３４と、から構成される。

内視鏡１１００は、先端から所定の長さの領域が患者１１３２の体腔内に挿入される鏡筒１１０１と、鏡筒１１０１の基端に接続されるカメラヘッド１１０２と、から構成される。図示する例では、硬性の鏡筒１１０１を有するいわゆる硬性鏡として構成される内視鏡１１００を図示しているが、内視鏡１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。

鏡筒１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１００には光源装置１２０３が接続されており、光源装置１２０３によって生成された光が、鏡筒１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。

カメラヘッド１１０２の内部には光学系及び光電変換装置が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該光電変換装置に集光される。当該光電変換装置によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該光電変換装置としては、前述の各実施形態に記載の光電変換装置を用いることができる。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ：ＣａｍｅｒａＣｏｎｔｒｏｌＵｎｉｔ）１１３５に送信される。

ＣＣＵ１１３５は、ＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）やＧＰＵ（ＧｒａｐｈｉｃｓＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）等によって構成され、内視鏡１１００及び表示装置１１３６の動作を統括的に制御する。さらに、ＣＣＵ１１３５は、カメラヘッド１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。

表示装置１１３６は、ＣＣＵ１１３５からの制御により、当該ＣＣＵ１１３５によって画像処理が施された画像信号に基づく画像を表示する。

光源装置１２０３は、例えばＬＥＤ（ＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１００に供給する。

入力装置１１３７は、内視鏡手術システム１１５０に対する入力インターフェースである。ユーザーは、入力装置１１３７を介して、内視鏡手術システム１１５０に対して各種の情報の入力や指示入力を行うことができる。

処置具制御装置１１３８は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１２の駆動を制御する。

内視鏡１１００に術部を撮影する際の照射光を供給する光源装置１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。

また、光源装置１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。

また、光源装置１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用する。具体的には、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。

（第１０の実施形態）
本実施形態の光電変換システムについて、図２０（ａ）、（ｂ）を用いて説明する。図２０（ａ）は、本実施形態の光電変換システムである眼鏡１６００（スマートグラス）を説明する。眼鏡１６００には、光電変換装置１６０２を有する。光電変換装置１６０２は、上記の各実施形態に記載の光電変換装置である。また、レンズ１６０１の裏面側には、ＯＬＥＤやＬＥＤ等の発光装置を含む表示装置が設けられていてもよい。光電変換装置１６０２は１つでもよいし、複数でもよい。また、複数種類の光電変換装置を組み合わせて用いてもよい。光電変換装置１６０２の配置位置は図２０（ａ）に限定されない。

眼鏡１６００は、制御装置１６０３をさらに備える。制御装置１６０３は、光電変換装置１６０２と上記の表示装置に電力を供給する電源として機能する。また、制御装置１６０３は、光電変換装置１６０２と表示装置の動作を制御する。レンズ１６０１には、光電変換装置１６０２に光を集光するための光学系が形成されている。

図２０（ｂ）は、１つの適用例に係る眼鏡１６１０（スマートグラス）を説明する。眼鏡１６１０は、制御装置１６１２を有しており、制御装置１６１２に、光電変換装置１６０２に相当する光電変換装置と、表示装置が搭載される。レンズ１６１１には、制御装置１６１２内の光電変換装置と、表示装置からの発光を投影するための光学系が形成されており、レンズ１６１１には画像が投影される。制御装置１６１２は、光電変換装置および表示装置に電力を供給する電源として機能するとともに、光電変換装置および表示装置の動作を制御する。制御装置は、装着者の視線を検知する視線検知部を有してもよい。視線の検知は赤外線を用いてよい。赤外発光部は、表示画像を注視しているユーザーの眼球に対して、赤外光を発する。発せられた赤外光の眼球からの反射光を、受光素子を有する撮像部が検出することで眼球の撮像画像が得られる。平面視における赤外発光部から表示部への光を低減する低減手段を有することで、画像品位の低下を低減する。

赤外光の撮像により得られた眼球の撮像画像から表示画像に対するユーザーの視線を検出する。眼球の撮像画像を用いた視線検出には任意の公知の手法が適用できる。一例として、角膜での照射光の反射によるプルキニエ像に基づく視線検出方法を用いることができる。

より具体的には、瞳孔角膜反射法に基づく視線検出処理が行われる。瞳孔角膜反射法を用いて、眼球の撮像画像に含まれる瞳孔の像とプルキニエ像とに基づいて、眼球の向き（回転角度）を表す視線ベクトルが算出されることにより、ユーザーの視線が検出される。

本実施形態の表示装置は、受光素子を有する光電変換装置を有し、光電変換装置からのユーザーの視線情報に基づいて表示装置の表示画像を制御してよい。

具体的には、表示装置は、視線情報に基づいて、ユーザーが注視する第１の視界領域と、第１の視界領域以外の第２の視界領域とを決定される。第１の視界領域、第２の視界領域は、表示装置の制御装置が決定してもよいし、外部の制御装置が決定したものを受信してもよい。表示装置の表示領域において、第１の視界領域の表示解像度を第２の視界領域の表示解像度よりも高く制御してよい。つまり、第２の視界領域の解像度を第１の視界領域よりも低くしてよい。

また、表示領域は、第１の表示領域、第１の表示領域とは異なる第２の表示領域とを有し、視線情報に基づいて、第１の表示領域および第２の表示領域から優先度が高い領域を決定されてよい。第１の視界領域、第２の視界領域は、表示装置の制御装置が決定してもよいし、外部の制御装置が決定したものを受信してもよい。優先度の高い領域の解像度を、優先度が高い領域以外の領域の解像度よりも高く制御してよい。つまり優先度が相対的に低い領域の解像度を低くしてよい。

なお、第１の視界領域や優先度が高い領域の決定には、ＡＩを用いてもよい。ＡＩは、眼球の画像と当該画像の眼球が実際に視ていた方向とを教師データとして、眼球の画像から視線の角度、視線の先の目的物までの距離を推定するよう構成されたモデルであってよい。ＡＩプログラムは、表示装置が有しても、光電変換装置が有しても、外部装置が有してもよい。外部装置が有する場合は、通信を介して、表示装置に伝えられる。

視認検知に基づいて表示制御する場合、外部を撮像する光電変換装置を更に有するスマートグラスに好ましく適用できる。スマートグラスは、撮像した外部情報をリアルタイムで表示することができる。

［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。

例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態に含まれる。

また、上記第６の実施形態、第７の実施形態に示した光電変換システムは、光電変換装置を適用しうる光電変換システム例を示したものであって、本発明の光電変換装置を適用可能な光電変換システムは図１６乃至図２０に示した構成に限定されるものではない。第８の実施形態に示したＴｏＦシステム、第９の実施形態に示した内視鏡、第１０の実施形態に示したスマートグラスについても同様である。

なお、上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

２０１ＡＰＤ
２０２スイッチ
２０５遮断手段
２０６第１のＰＭＯＳトランジスタ
２０７第１のＮＭＯＳトランジスタ
ＶＨ第１の電源
ＶＬ第２の電源
ＶＤＤ第３の電源
ＧＮＤ第４の電源
ｎｏｄｅＡ第１の端子

Claims

第１の端子と第２の端子とを有するアバランシェフォトダイオードと、
前記第１の端子に接続された第１の電源と、
前記第２の端子に接続された第２の電源と、
前記第１の電源と前記第１の端子との間の抵抗値を切り替えるスイッチと、を備え、
前記アバランシェフォトダイオードの前記第１の端子は、第３の電源と第４の電源との間に直列に接続された第１のＰＭＯＳトランジスタと第１のＮＭＯＳトランジスタとのそれぞれのゲートに接続され、
前記第３の電源と前記第４の電源との間の電気的経路を遮断する第１の遮断手段を有し、
前記アバランシェフォトダイオードに逆バイアス電圧が供給された状態で前記スイッチがオフになり、前記オフの状態が維持されている期間内に前記第１の遮断手段は前記電気的経路を遮断することを特徴とする光電変換装置。
前記スイッチはＭＯＳトランジスタであり、前記スイッチのゲートと第１の制御線とが接続され、
前記アバランシェフォトダイオードに印加された電圧が降伏電圧を超える状態と、前記アバランシェフォトダイオードに印加された電圧が降伏電圧を超えない状態と、を制御することを特徴とする請求項１に記載の光電変換装置。
前記スイッチはＭＯＳトランジスタであり、前記スイッチのゲートと第１の制御線とが接続され、
前記アバランシェフォトダイオードによるアバランシェ増倍が可能な待機状態と、前記アバランシェフォトダイオードによるアバランシェ増倍が可能な状態に復帰させるリチャージ状態と、を制御することを特徴とする請求項１又は請求項２に記載の光電変換装置。
前記第１の遮断手段はＭＯＳトランジスタであり、前記第１の遮断手段のゲートと第２の制御線とが接続され、
前記第１の遮断手段の前記第２の制御線から入力される第２の信号によって、前記電気的経路は導通している状態と導通していない状態とに制御されることを特徴とする請求項２又は請求項３に記載の光電変換装置。
前記第１の制御線から入力される第１の信号と、第３の信号と、の論理演算によって前記第２の信号が生成され、
前記第２の信号によって前記第１の遮断手段を制御することを特徴とする請求項４に記載の光電変換装置。
前記第１のＰＭＯＳトランジスタと前記第１のＮＭＯＳトランジスタとは、前記アバランシェフォトダイオードの出力信号からパルスを生成する波形整形機能を有することを特徴とする請求項１乃至請求項５のいずれか一項に記載の光電変換装置。
前記第１の遮断手段を含む論理回路の出力端子は、カウンタ回路に接続されることを特徴とする請求項１乃至請求項６のいずれか一項に記載の光電変換装置。
前記論理回路は、第２のＰＭＯＳトランジスタと、第２のＮＭＯＳトランジスタを有し、
前記第１のＰＭＯＳトランジスタのソースが前記第３の電源に接続され、
前記第１のＮＭＯＳトランジスタのソースが前記第４の電源に接続され、
前記第１のＰＭＯＳトランジスタのドレインと前記第２のＰＭＯＳトランジスタのソースとが接続され、
前記第２のＰＭＯＳトランジスタのドレインと前記第１のＮＭＯＳトランジスタのドレインと前記第２のＮＭＯＳトランジスタのドレインが接続され、
前記第１のＮＭＯＳトランジスタのソースと前記第２のＮＭＯＳトランジスタのソースが接続されることを特徴とする請求項７に記載の光電変換装置。
前記論理回路は、第２のＰＭＯＳトランジスタと、第２のＮＭＯＳトランジスタを有し、
前記第１のＰＭＯＳトランジスタのソースが第３電源に接続され、
前記第１のＮＭＯＳトランジスタのソースが第４電源に接続され、
前記第１のＰＭＯＳトランジスタのドレインと前記第２のＰＭＯＳトランジスタのドレインと第２のＮＭＯＳトランジスタのドレインが接続され、
前記第１のＰＭＯＳトランジスタのソースと前記第２のＰＭＯＳトランジスタのソースが接続され、
第１のＮＭＯＳのドレインと第２のＮＭＯＳのソースが接続されることを特徴とする請求項７に記載の光電変換装置。
前記論理回路は、第２のＰＭＯＳトランジスタと、第２のＮＭＯＳトランジスタを有し、
前記第１のＰＭＯＳトランジスタのソースが第３電源に接続され、
前記第１のＮＭＯＳトランジスタのソースが第４電源に接続され、
前記第１のＰＭＯＳトランジスタのドレインに前記第２のＰＭＯＳトランジスタのソースが接続され、
前記第１のＮＭＯＳトランジスタのドレインに前記第２のＮＭＯＳトランジスタのソースが接続され、
前記第２のＰＭＯＳトランジスタのドレインと前記第２のＮＭＯＳトランジスタのドレインが接続されることを特徴とする請求項７に記載の光電変換装置。
前記光電変換装置は第２の遮断手段を有し、
前記論理回路の出力端子と前記カウンタ回路の入力端子との間に前記第２の遮断手段の第１端子を接続し、前記第２の遮断手段の第２端子を電源または接地電位に接続することを特徴とする請求項７乃至請求項１０のいずれか一項に記載の光電変換装置。
前記アバランシェフォトダイオードは露光期間中に光子の検出に応じた光子検出信号を出力することを特徴とする請求項１乃至請求項１１のいずれか一項に記載の光電変換装置。
前記第１の遮断手段は、前記露光期間以外の期間に前記電気的経路を遮断状態に制御することを特徴とする請求項１２記載の光電変換装置。
前記第１の電源と前記第３の電源とは共通の電圧を供給する電源であることを特徴とする請求項１乃至請求項１３のいずれか一項に記載の光電変換装置。
請求項１乃至請求項１４のいずれか一項に記載の光電変換装置と、
前記光電変換装置が出力する信号を用いて画像を生成する信号処理部と、を有することを特徴とする光電変換システム。
請求項１乃至１４のいずれか一項に記載の光電変換装置を備える移動体であって、
前記光電変換装置が出力する信号を用いて前記移動体の移動を制御する制御部を有する
ことを特徴とする移動体。