WO2023153218A1

WO2023153218A1 - 光電変換装置

Info

Publication number: WO2023153218A1
Application number: PCT/JP2023/002358
Authority: WO
Inventors: 和浩森本; 雄前橋
Original assignee: キヤノン株式会社
Priority date: 2022-02-08
Filing date: 2023-01-26
Publication date: 2023-08-17
Also published as: CN118648299A; KR20240146025A; JP2023115727A

Abstract

第１の光電変換部と、第１の光電変換部に入射した光子に基づく第１の検出信号を出力する第１の検出回路と、第１の検出信号に応じて画素外に第１の画素信号を出力する第１の出力回路と、第１の検出信号を第１の出力回路に入力するか否かを制御する第１の制御回路と、を含む、第１の画素と、第２の光電変換部と、第２の光電変換部に入射した光子に基づく第２の検出信号を出力する第２の検出回路と、第２の検出信号に応じて画素外に第２の画素信号を出力する第２の出力回路と、第２の検出信号を第２の出力回路に入力するか否かを制御する第２の制御回路と、を含む、第２の画素と、を含む複数の画素がアレイ状に配された画素領域を有し、第１の制御回路は、第２の検出信号に応じて、第１の検出信号を第１の出力回路に入力するか否かを制御することを特徴とする光電変換装置。

Description

光電変換装置

　本発明は、光電変換装置及び光電変換システムに関するものである。

　測定対象物までの距離を測定する際、しばしば、ＴＯＦ（Ｔｉｍｅ－Ｏｆ－Ｆｌｉｇｈｔ）法が用いられる。特開２０１４－０５９３０２号では、ＡＰＤ（Ａｖａｌａｎｃｈｅ　Ｐｈｏｔｏ　Ｄｉｏｄｅ）を用いたＴＯＦ測距装置が開示されている。隣接する複数のＡＰＤをグループ化し、グループ内のＡＰＤのうち一定個数以上のＡＰＤが近接したタイミングで信号を検知した場合にパルス信号を出力する。これにより、時間および空間的な相関の強い信号を選択的に検出し、時間および空間的な相関の弱い外光による信号の影響を抑制することができる。

特開２０１４－０５９３０２号

　しかしながら、特開２０１４－０５９３０２号においては、複数のＡＰＤをグループ化することで、検出装置の空間解像度が低下するという課題があった。

　本発明は上記課題を鑑みてなされたものであり、高い空間解像度と偽信号の抑制を両立した光電変換装置及び撮像システムを提供することを目的とするものである。

　本発明の一つの側面は、光電変換装置であって、第１の光電変換部と、前記第１の光電変換部に入射した光子に基づく第１の検出信号を出力する第１の検出回路と、前記第１の検出信号に応じて画素外に第１の画素信号を出力する第１の出力回路と、前記第１の検出信号を前記第１の出力回路に入力するか否かを制御する第１の制御回路と、を含む、第１の画素と、第２の光電変換部と、前記第２の光電変換部に入射した光子に基づく第２の検出信号を出力する第２の検出回路と、前記第２の検出信号に応じて画素外に第２の画素信号を出力する第２の出力回路と、前記第２の検出信号を前記第２の出力回路に入力するか否かを制御する第２の制御回路と、を含む、第２の画素と、を含む複数の画素がアレイ状に配された画素領域を有し、前記第１の制御回路は、前記第２の検出信号に応じて、前記第１の検出信号を前記第１の出力回路に入力するか否かを制御することを特徴とする。

　本発明によれば、高い空間解像度と偽信号の抑制を両立することができる。

実施形態にかかる光電変換装置の概略図である。実施形態にかかる光電変換装置のＰＤ基板の概略図である。実施形態にかかる光電変換装置の回路基板の概略図である。実施形態にかかる光電変換装置の画素回路の構成例である。実施形態にかかる光電変換装置の画素回路の駆動を示す模式図である。第１の実施形態の比較例にかかる２画素あたりのブロック図である。第１の実施形態にかかる２画素あたりのブロック図である。第１の実施形態にかかる１画素あたりの回路図である。第１の実施形態にかかる画素駆動のタイミング図である。第１の実施形態にかかる画素アレイの制御関係を示す図である。第２の実施形態にかかる１画素あたりの回路図である。第２の実施形態にかかる画素駆動のタイミング図である。第３の実施形態にかかる１画素あたりの回路図である。第３の実施形態にかかる画素駆動のタイミング図である。第３の実施形態にかかる画素アレイの制御関係を示す図である。第３の実施形態の変形例にかかる画素アレイの制御関係を示す図である。第３の実施形態の変形例にかかる画素アレイの制御関係を示す図である。第３の実施形態の変形例にかかる画素アレイの制御関係を示す図である。第３の実施形態の変形例にかかる画素アレイの制御関係を示す図である。第４の実施形態にかかる１画素あたりの回路図である。第４の実施形態にかかる画素駆動のタイミング図である。第４の実施形態にかかる画素駆動のタイミング図である。第５の実施形態にかかる画素アレイの制御関係を示す図である。第５の実施形態にかかる画素アレイの制御関係を示す図である。第５の実施形態にかかる画素アレイの制御関係を示す図である。第５の実施形態の変形例にかかる画素アレイの制御関係を示す図である。第５の実施形態の変形例にかかる画素アレイの制御関係を示す図である。第５の実施形態の変形例にかかる画素アレイの制御関係を示す図である。第６の実施形態にかかる光電変換システムの機能ブロック図である。第７の実施形態にかかる光電変換システムの機能ブロック図である。第７の実施形態にかかる光電変換システムの機能ブロック図である。第８の実施形態にかかる光電変換システムの機能ブロック図である。第９の実施形態にかかる光電変換システムの機能ブロック図である。第１０の実施形態にかかる光電変換システムの機能ブロック図である。第１０の実施形態にかかる光電変換システムの機能ブロック図である。

　以下に示す形態は、本発明の技術思想を具体化するためのものであって、本発明を限定するものではない。各図面が示す部材の大きさや位置関係は、説明を明確にするために誇張していることがある。以下の説明において、同一の構成については同一の番号を付して説明を省略することがある。

　以下、図面に基づいて本発明の実施の形態を詳細に説明する。なお、以下の説明では、必要に応じて特定の方向や位置を示す用語（例えば、「上」、「下」、「右」、「左」及び、それらの用語を含む別の用語）を用いる。それらの用語の使用は図面を参照した実施形態の理解を容易にするためであって、それらの用語の意味によって本発明の技術的範囲が限定されるものではない。

　本明細書において、平面視とは、半導体層の光入射面に対して垂直な方向から視ることである。また、断面視とは、半導体層の光入射面と垂直な方向における面をいう。なお、微視的に見て半導体層の光入射面が粗面である場合は、巨視的に見たときの半導体層の光入射面を基準として平面視を定義する。

　以下の説明において、ＡＰＤ（アバランシェフォトダイオード）のアノードを固定電位とし、カソード側から信号を取り出している。したがって、信号電荷と同じ極性の電荷を多数キャリアとする第１導電型の半導体領域とはＮ型半導体領域であり、信号電荷と異なる極性の電荷を多数キャリアとする第２導電型の半導体領域とはＰ型半導体領域である。なお、ＡＰＤのカソードを固定電位とし、アノード側から信号を取り出す場合でも本発明は成立する。この場合は、信号電荷と同じ極性の電荷を多数キャリアとする第１導電型の半導体領域はＰ型半導体領域であり、信号電荷と異なる極性の電荷を多数キャリアとする第２導電型の半導体領域とはＮ型半導体領域である。以下では、ＡＰＤの一方のノードを固定電位とする場合について説明するが、両方のノードの電位が変動してもよい。

　本明細書において、単に「不純物濃度」という用語が使われた場合、逆導電型の不純物によって補償された分を差し引いた正味の不純物濃度を意味している。つまり、「不純物濃度」とは、ＮＥＴドーピング濃度を指す。Ｐ型の添加不純物濃度がＮ型の添加不純物濃度より高い領域はＰ型半導体領域である。反対に、Ｎ型の添加不純物濃度がＰ型の添加不純物濃度より高い領域はＮ型半導体領域である。

　本発明に係る光電変換装置及びその駆動方法の各実施形態に共通する構成について、図１から図５を用いて説明する。

　図１は、本発明の実施形態に係る積層型の光電変換装置１００の構成を示す図である。光電変換装置１００は、センサ基板１１と、回路基板２１の２つの基板が積層され、且つ電気的に接続されることにより構成される。センサ基板１１は、後述する光電変換素子１０２を有する第１半導体層と、第１配線構造と、を有する。回路基板２１は、後述する信号処理部１０３等の回路を有する第２半導体層と、第２配線構造と、を有する。光電変換装置１００は、第２半導体層、第２配線構造、第１配線構造、第１半導体層の順に積層して構成される。各実施形態に記載の光電変換装置は、第１面から光が入射し、第２面に回路基板が配される、裏面照射型の光電変換装置である。

　以下では、センサ基板１１と回路基板２１とは、ダイシングされたチップで説明するが、チップに限定されない。例えば、各基板はウエハであってもよい。また、各基板はウエハ状態で積層した後にダイシングされていてもよいし、チップ化した後にチップを積層して接合してもよい。

　センサ基板１１には、画素領域１２が配され、回路基板２１には、画素領域１２で検出された信号を処理する回路領域２２が配される。

　図２は、センサ基板１１の配置例を示す図である。ＡＰＤを含む光電変換素子１０２を有する画素１０１が平面視で二次元アレイ状に配列され、画素領域１２を形成する。

　画素１０１は、典型的には、画像を形成するための画素であるが、ＴＯＦ（Ｔｉｍｅ　ｏｆ　Ｆｌｉｇｈｔ）に用いる場合には、必ずしも画像を形成しなくてもよい。すなわち、画素１０１は、光が到達した時刻と光量を測定するための画素であってもよい。

　図３は、回路基板２１の構成図である。図２の光電変換素子１０２で光電変換された電荷を処理する信号処理部１０３、読み出し回路１１２、制御パルス生成部１１５、水平走査回路部１１１、信号線１１３、垂直走査回路部１１０を有している。

　図２の光電変換素子１０２と、図３の信号処理部１０３は、画素毎に設けられた接続配線を介して電気的に接続される。

　垂直走査回路部１１０は、制御パルス生成部１１５から供給された制御パルスを受け、各画素に制御パルスを供給する。垂直走査回路部１１０にはシフトレジスタやアドレスデコーダといった論理回路が用いられる。

　画素の光電変換素子１０２から出力された信号は、信号処理部１０３で処理される。信号処理部１０３は、カウンタやメモリなどが設けられており、メモリにはデジタル値が保持される。

　水平走査回路部１１１は、デジタル信号が保持された各画素のメモリから信号を読み出すために、各列を順次選択する制御パルスを信号処理部１０３に入力する。

　信号線１１３には、選択されている列について、垂直走査回路部１１０により選択された画素の信号処理部１０３から信号が出力される。

　信号線１１３に出力された信号は、出力回路１１４を介して、光電変換装置１００の外部の記録部または信号処理部に出力する。

　図２において、画素領域における光電変換素子の配列は１次元状に配されていてもよい。信号処理部の機能は、必ずしも全ての光電変換素子に１つずつ設けられる必要はなく、例えば、複数の光電変換素子によって１つの信号処理部が共有され、順次信号処理が行われてもよい。

　図２および図３に示すように、平面視で画素領域１２に重なる領域に、複数の信号処理部１０３が配される。そして、平面視で、センサ基板１１の端と画素領域１２の端との間に重なるように、垂直走査回路部１１０、水平走査回路部１１１、列回路１１２、出力回路１１４、制御パルス生成部１１５が配される。言い換えると、センサ基板１１は、画素領域１２と画素領域１２の周りに配された非画素領域とを有し、平面視で非画素領域に重なる領域に、垂直走査回路部１１０、水平走査回路部１１１、列回路１１２、出力回路１１４、制御パルス生成部１１５が配される。

　図４は、図２及び図３の等価回路を含むブロック図の一例である。

　図２において、ＡＰＤ２０１を有する光電変換素子１０２は、センサ基板１１に設けられており、その他の部材は、回路基板２１に設けられている。

　ＡＰＤ２０１は、光電変換により入射光に応じた電荷対を生成する光電変換部である。ＡＰＤ２０１のアノードには、電圧ＶＬ（第１電圧）が供給される。また、ＡＰＤ２０１のカソードには、アノードに供給される電圧ＶＬよりも高い電圧ＶＨ（第２電圧）が供給される。アノードとカソードには、ＡＰＤ２０１がアバランシェ増倍動作をするような逆バイアス電圧が供給される。このような電圧を供給した状態とすることで、入射光によって生じた電荷がアバランシェ増倍を起こし、アバランシェ電流が発生する。

　尚、逆バイアスの電圧が供給される場合において、アノードおよびカソードの電位差が降伏電圧より大きいな電位差で動作させるガイガーモードと、アノードおよびカソードの電位差が降伏電圧近傍、もしくはそれ以下の電圧差で動作させるリニアモードがある。

　ガイガーモードで動作させるＡＰＤをＳＰＡＤと呼ぶ。例えば、電圧ＶＬ（第１電圧）は、－３０Ｖ、電圧ＶＨ（第２電圧）は、１Ｖである。ＡＰＤ２０１は、リニアモードで動作させてもよいし、ガイガーモードで動作させてもよい。ＳＰＡＤの場合はリニアモードのＡＰＤに比べて電位差が大きくなり耐圧の効果が顕著となるため、ＳＰＡＤであることが好ましい。

　クエンチ素子２０２は、電圧ＶＨを供給する電源とＡＰＤ２０１に接続される。クエンチ素子２０２は、アバランシェ増倍による信号増倍時に負荷回路（クエンチ回路）として機能し、ＡＰＤ２０１に供給する電圧を抑制して、アバランシェ増倍を抑制する働きを持つ（クエンチ動作）。また、クエンチ素子２０２は、クエンチ動作で電圧降下した分の電流を流すことにより、ＡＰＤ２０１に供給する電圧を電圧ＶＨへと戻す働きを持つ（リチャージ動作）。

　信号処理部１０３は、波形整形部２１０、カウンタ回路２１１、選択回路２１２を有する。本明細書において、信号処理部１０３は、波形整形部２１０、カウンタ回路２１１、選択回路２１２のいずれかを有していればよい。

　波形整形部２１０は、光子検出時に得られるＡＰＤ２０１のカソードの電位変化を整形して、パルス信号を出力する。波形整形部２１０としては、例えば、インバータ回路が用いられる。図４では、波形整形部２１０としてインバータを一つ用いた例を示したが、複数のインバータを直列接続した回路を用いてもよいし、波形整形効果があるその他の回路を用いてもよい。

　カウンタ回路２１１は、波形整形部２１０から出力されたパルス信号をカウントし、カウント値を保持する。また、駆動線２１３を介して制御パルスｐＲＥＳが供給されたとき、カウンタ回路２１１に保持された信号がリセットされる。

　選択回路２１２には、図３の垂直走査回路部１１０から、図４の駆動線２１４（図３では不図示）を介して制御パルスｐＳＥＬが供給され、カウンタ回路２１１と信号線１１３との電気的な接続、非接続を切り替える。選択回路２１２には、例えば、信号を出力するためのバッファ回路などを含む。

　クエンチ素子２０２とＡＰＤ２０１との間や、光電変換素子１０２と信号処理部１０３との間にトランジスタ等のスイッチを配して、電気的な接続を切り替えてもよい。同様に、光電変換素子１０２に供給される電圧ＶＨまたは電圧ＶＬの供給をトランジスタ等のスイッチを用いて電気的に切り替えてもよい。

　本実施形態では、カウンタ回路２１１を用いる構成を示した。しかし、カウンタ回路２１１の代わりに、時間・デジタル変換回路（Ｔｉｍｅ　ｔｏ　Ｄｉｇｉｔａｌ　Ｃｏｎｖｅｒｔｅｒ：以下、ＴＤＣ）、メモリを用いて、パルス検出タイミングを取得する光電変換装置１００としてもよい。このとき、波形整形部２１０から出力されたパルス信号の発生タイミングは、ＴＤＣによってデジタル信号に変換される。ＴＤＣには、パルス信号のタイミングの測定に、図１の垂直走査回路部１１０から駆動線を介して、制御パルスｐＲＥＦ（参照信号）が供給される。ＴＤＣは、制御パルスｐＲＥＦを基準として、波形整形部２１０を介して各画素から出力された信号の入力タイミングを相対的な時間としたときの信号をデジタル信号として取得する。

　図５は、ＡＰＤの動作と出力信号との関係を模式的に示した図である。

　図５（ａ）は、図４のＡＰＤ２０１、クエンチ素子２０２、波形整形部２１０を抜粋した図である。ここで、波形整形部２１０の入力側をｎｏｄｅＡ、出力側をｎｏｄｅＢとする。図５（ｂ）は、図５（ａ）のｎｏｄｅＡの波形変化を、図５（ｃ）は、図５（ａ）のｎｏｄｅＢの波形変化をそれぞれ示す。

　時刻ｔ０から時刻ｔ１の間において、図５（ａ）のＡＰＤ２０１には、ＶＨ－ＶＬの電位差が印加されている。時刻ｔ１において光子がＡＰＤ２０１に入射すると、ＡＰＤ２０１でアバランシェ増倍が生じ、クエンチ素子２０２にアバランシェ増倍電流が流れ、ｎｏｄｅＡの電圧は降下する。電圧降下量がさらに大きくなり、ＡＰＤ２０１に印加される電位差が小さくなると、時刻ｔ２のようにＡＰＤ２０１のアバランシェ増倍が停止し、ｎｏｄｅＡの電圧レベルはある一定値以上降下しなくなる。その後、時刻ｔ２から時刻ｔ３の間において、ｎｏｄｅＡには電圧ＶＬから電圧降下分を補う電流が流れ、時刻ｔ３においてｎｏｄｅＡは元の電位レベルに静定する。このとき、ｎｏｄｅＡにおいて出力波形がある閾値を越えた部分は、波形整形部２１０で波形整形され、ｎｏｄｅＢで信号として出力される。

　なお、信号線１１３の配置、列回路１１２、出力回路１１４の配置は図３に限定されない。例えば、信号線１１３はが行方向に延びて配されており、列回路１１２が信号線１１３の延びる先に配されていてもよい。

　以下では、各実施形態の光電変換装置について説明する。

　（第１の実施形態）
　第１の実施形態にかかる光電変換装置について図６から図１１までを用いて説明する。

　図６を用いて、第１の光電変換装置の比較例における画素の回路構成について説明する。図６に記載の第１の画素３１と第２の画素３２のそれぞれは、ＡＰＤ３０１、クエンチ回路３０２、信号検出回路３０３、を有する。また、第１の画素３１と第２の画素３２とに共通の読み出し回路３０４、信号線３０５、制御回路３０６を有する。

　各画素において、ＡＰＤ３０１はクエンチ回路３０２に接続され、ＡＰＤ３０１の出力端子は信号検出回路３０３に接続される。第１の画素３１および第２の画素３２のＡＰＤ３０１で光電変換された光子に基づく検出信号は、第１の画素３１と第２の画素３２とに共通の読み出し回路３０４及び制御回路３０６を介して、画素信号として信号線３０５に出力される。制御回路３０６は、第１の画素３１および第２の画素３２の信号検出回路３０３の出力信号に基づき、読み出し回路３０４にパルス信号を出力するか否かを制御する。制御回路３０６は、例えば組み合わせ回路や順序回路によって構成される。

　制御回路３０６の動作の一例として、第１の画素３１と第２の画素３２に同時ないし近接したタイミングで光子に基づく信号が検出された場合に、読み出し回路３０４にパルス信号を出力する動作がある。これにより、時間および空間的な相関の高い光子信号を選択的に読み出し、時間および空間的な相関の弱い光子信号をフィルタリングする。ＴＯＦ法においては、信号光は時間および空間的な相関が強く、偽信号となる外光や暗電流はランダムに入射するため時間および空間的な相関が弱い。したがって、時間および空間的な相関が弱い信号をフィルタリングすることで、信号光と外光ないし暗電流とを効率よく峻別することができる。ただし、図６で示された回路構成を採用する場合、ＡＰＤ３０１の個数に対して信号線３０５に出力される画素信号の個数が少なくなるため、空間解像度が低下するという課題があった。

　図７は、本実施形態に係る光電変換装置における２画素あたりのブロック図の一例である。図６で示した従来の回路構成と異なり、第１の画素３１と第２の画素３２のそれぞれに対して読み出し回路３０４と制御回路３０６が設けられている。

　本実施形態に係る光電変換装置において、第１の画素３１の制御回路３０６（第１の制御回路）は、制御線３０８を介して入力される第２の画素３２の信号検出回路３０３（第２の検出回路）の出力（第２の検出信号）に基づいて、第１の画素３１の信号検出回路３０３（第１の検出回路）の出力（第１の検出信号）を第１の画素３１の読み出し回路３０４（第１の出力回路）に入力するか否かを制御する。また、第２の画素３２の制御回路３０６（第２の制御回路）は、制御線３０７を介して入力される第１の画素３１の信号検出回路３０３の出力に基づいて、第２の画素３２の信号検出回路３０３の出力を第２の画素３２の読み出し回路３０４（第２の出力回路）に入力するか否かを制御する。

　第１の画素３１の制御回路３０６の動作の一例として、第１の画素３１と第２の画素３２が同時ないし近接したタイミングで光子を検出した場合に、第１の画素３１の読み出し回路３０４に第１の画素信号であるパルス信号を出力する動作が挙げられる。同様に、第２の画素３２の制御回路３０６の動作の一例として、第１の画素３１と第２の画素３２が同時ないし近接したタイミングで光子信号を検出した場合に、第２の画素３２の読み出し回路３０４に第２の画素信号であるパルス信号を出力する動作が挙げられる。第１の画素３１の制御回路３０６は、第２の画素３２以外の画素の信号検出回路３０３の出力に基づいて信号の出力を制御してもよい。また、第２の画素３２の制御回路３０６は、第１の画素３１以外の画素の信号検出回路３０３の出力に基づいて信号の出力を制御してもよい。各画素において読み出し回路３０４にパルス信号が出力される光子検出のタイミングについては後述する。

　図７に示すような回路構成を適用することにより、各画素のＡＰＤ３０１で検出された光子信号の時間および空間的な相関の強さを画素毎に判定することができるため、空間解像度を低下させることなく、偽信号を抑制することが可能となる。

　図８に、本実施形態の１画素あたりの回路図の例を示す。

　第１の画素３１、第２の画素３２、第３の画素３３が１次元方向にアレイ状に配置された光電変換装置の第１の画素３１を例に挙げて説明する。第１の画素３１のＡＰＤ３０１（第１の光電変換部）は、Ｐ型トランジスタからなる第１のクエンチ素子であるクエンチ回路３０２に接続される。クエンチ回路３０２は、ＡＰＤ３０１に流れる電流を制御するために配置された素子であり、抵抗素子や容量素子、または複数のトランジスタを組み合わせた回路等を用いてもよい。信号検出回路３０３は、波形整形を行うインバータ回路４０１を含むが、抵抗素子や容量素子、または複数のトランジスタを組み合わせた回路等を用いてもよい。信号検出回路３０３の出力パルス信号の幅ｔｄは、ＡＰＤ３０１の復帰時間に応じて決められる。

　読み出し回路３０４には、Ｎ型トランジスタからなるプルダウン回路４０５が配されている。信号線３０５はプルアップ回路４０６を介して“Ｈ”レベルにリセットされており、プルダウン回路４０５にパルス信号が入力されると、“Ｌ”レベルに切り替えられる。

　制御回路３０６は第１の論理回路４０２、第２の論理回路４０３、第３の論理回路４０４を含む。図８において第１の論理回路４０２、第２の論理回路４０３、第３の論理回路４０４はいずれもＮＡＮＤ回路である。例えば第１の論理回路４０２は第１の画素３１のインバータ回路４０１の出力信号と、第３の画素３３のインバータ回路４０１の出力信号との否定論理積をとる。同様に、第２の論理回路４０３は第１の画素３１のインバータ回路４０１の出力信号と、第２の画素３２のインバータ回路４０１の出力信号との否定論理積をとる。第３の論理回路４０４は第１の論理回路４０２と第２の論理回路４０３との出力信号の否定論理積を取る。

　制御回路３０６の動きの一例を挙げる。制御回路３０６は、第１の画素３１の信号検出回路３０３が“Ｈ”レベルを出力しているときに、隣接する第２の画素３２および画素３３から入力される信号のうち少なくとも一方が“Ｈ”レベルであれば、読み出し回路３０４に対して“Ｈ”レベルを出力する。これにより、第１の画素３１がある時刻ｔ０で光子を検出したとき、時刻ｔ０－ｔｄから時刻ｔ０＋ｔｄまでの間に第２の画素３２又は第３の画素３３のいずれかが光子を検出した場合に、第１の画素３１で検出された信号は真の信号であると判定される。つまり、検出回路３０３の出力パルス信号２つ分の期間である２ｔｄの期間を前述の近接したタイミングとみなしている。第１の画素３１は読み出し回路３０４にパルス信号を出力することができる。また、第１の画素３１の信号検出回路３０３の出力は、制御線３０９を介して隣接する第２の画素３２と第３の画素３３の制御回路３０６に接続される。このような画素回路を鎖状に並べてアレイ配置することで、各画素で検出された光子に基づく信号の時間および空間的な相関の強さを画素毎に判定し、真の信号と偽信号の峻別を行うことができる。

　制御回路３０６の構成は図８に示すものに限られず、同様の動作が可能な構成であればよい。例えば第１の論理回路４０２、第２の論理回路４０３をＡＮＤ回路、第３の論理回路４０４をＯＲ回路としてもよい。

　図９は、本実施形態にかかる光電変換装置の画素の動作を示すタイミング図である。なお、図８のＡＰＤ３０１のカソード電位をＶＣ、信号検出回路３０３の出力端子の電位をＶ１、制御線３０８の電位をＶ２、制御線３０９の電位をＶ３、制御回路３０６の出力端子の電位をＶ４、信号線３０５に出力される電位をＶ５とする。Ｐｈｏｔｏｎ１、Ｐｈｏｔｏｎ２、Ｐｈｏｔｏｎ３はそれぞれ、第１の画素３１、第２の画素３２、第３の画素３３のＡＰＤ３０１に光子が入射するタイミングを示す。

　カソード電位ＶＣは、ＡＰＤ３０１の出力端子の電位であり、時刻ｔ１、ｔ４、ｔ７においてＰｈｏｔｏｎ１のタイミングに応じて起こる光電変換によって変化する。

　Ｖ１はカソード電位ＶＣの変化がインバータ回路４０１によって波形整形された後の信号波形を示す。同様に、Ｖ２はＰｈｏｔｏｎ２のタイミングに応じて生成されるパルスであり、Ｖ３はＰｈｏｔｏｎ３のタイミングに応じて生成されるパルスである。

　Ｖ４はＶ１が“Ｈ”レベルであり、かつＶ２とＶ３のいずれかが“Ｈ”レベルとなる期間において、“Ｈ”レベルとなる。Ｖ５はＶ４の反転論理である。

　時刻ｔ１でＡＰＤ３０１に入射したＰｈｏｔｏｎ１により、期間ｔ１～ｔ２ではＶ１が“Ｈ”レベルとなる。しかし、近接したタイミングでＶ２とＶ３は“Ｌ”レベルであるため、Ｖ４は“Ｈ”レベルにならず、光子検出パルスはＶ５に出力されない。

　一方、時刻ｔ４に入射したＰｈｏｔｏｎ１により、期間ｔ４～ｔ６でＶ１が“Ｈ”レベルとなる。期間ｔ３～ｔ４は前述のパルス幅ｔｄよりも短く、時刻ｔ３は期間ｔ４―ｔｄ～ｔ４＋ｔｄの範囲内の時刻である。すなわち、時刻ｔ４に近接したタイミングである時刻ｔ３にＰｈｏｔｏｎ２が入射し、期間ｔ３～ｔ５でＶ２が“Ｈ”レベルとなるため、ｔ４～ｔ５の期間にＶ４が“Ｈ”レベルとなり、信号検出パルスがＶ５に出力される。

　同様に、時刻ｔ７で入射したＰｈｏｔｏｎ１は、近接したタイミングである時刻ｔ８にＰｈｏｔｏｎ３が入射し、期間ｔ８～ｔ９でＶ３が“Ｈ”レベルとなるため、期間ｔ８～ｔ９の間信号検出パルスがＶ５に出力される。なお、時刻ｔ１０に入射するＰｈｏｔｏｎ２およびＰｈｏｔｏｎ３により、期間ｔ１０～ｔ１１にＶ２とＶ３が“Ｈ”レベルになるが、近接したタイミングでＶ１が“Ｈ”レベルとならないため、この期間では光子検出パルスはＶ５に出力されない。

　本実施形態においては、隣接画素が近接したタイミングで信号を検出した場合の信号を真の信号とみなし、それ以外の信号を偽信号とみなすような回路構成をとっている。これに対し、例えば隣接画素が近接したタイミングで信号を検出した場合に、先に検出した信号を偽信号とみなし、後に検出した信号を真の信号とみなす等、検出の順番を考慮して真の信号と偽信号との峻別を行う回路構成をとってもよい。

　図１０に、本実施形態に係る光電変換装置の画素アレイの制御関係を示す。

　上下方向に配された１次元アレイの中央付近に配置された画素に注目する場合、注目画素の制御回路は上下の隣接画素によって制御される。本実施形態では、注目画素の制御回路は、隣接画素以外の画素には制御されない。

　また、上下方向に配された１次元アレイの上端に配置された画素に注目する場合、注目画素の制御回路は下側の隣接画素のみによって制御される。アレイ端部に配された画素は、アレイの中央付近に配置された画素と比べ、隣接する画素の数が少ない。そのため、注目画素の制御回路を制御する画素も少なくなる。注目画素の制御回路を少ない画素で制御する場合、十分な画素を用いて制御画素を制御する場合と比べて真の信号を正しく検出できない、または偽信号を出力する可能性が高くなる。したがって、例えば最外周の画素は後段の画像処理に使用しないといった対策をとることができる。

　（第２の実施形態）
　第２の実施形態にかかる光電変換装置について、図１１及び図１２を用いて説明する。本実施形態は、信号検出回路３０３と制御回路３０６の内部の回路構成において第１の実施形態と異なっている。第１の実施形態と共通する説明は省略し、主に第１の実施形態と異なる部分について説明する。

　図１１は、本実施形態の１画素あたりの回路図の例を示す。第１の実施形態と同様に、第１の画素３１、第２の画素３２、第３の画素３３が１次元方向にアレイ状に配置された光電変換装置の第１の画素３１を例に挙げて説明する。第１の画素３１のＡＰＤ３０１の出力信号は第１の信号検出回路３０３に入力される。また、第１の制御回路３０６は、第２の画素３２および第３の画素３３の信号検出回路３０３の出力に応じて、第１の信号検出回路３０３の出力を第１の読み出し回路３０４に入力するか否かを制御する。

　本実施形態の信号検出回路３０３は、インバータ回路４０１とパルス短化回路４０７を含んで構成される。パルス短化回路４０７は、入力信号に応じて、入力信号のパルス幅よりも短い、あらかじめ決められたパルス幅のパルス信号を生成する回路である。一例として、モノステーブル回路等が用いられるが、その他の組み合わせ回路や順序回路、容量結合素子などを用いてもよい。信号検出回路３０３の出力は２系統に分かれており、インバータ回路４０１の出力は制御線３０７に直接接続され、パルス短化回路４０７の出力は制御回路３０６に入力される。

　制御回路３０６は論理回路４０８を含む。制御線３０８および制御線３０９を介して入力される信号がともに“Ｌ”レベルとなっている時にのみ、パルス短化回路４０７の出力信号が読み出し回路３０４に出力される。

　図１２は、本実施形態にかかる光電変換装置の画素の動作を示すタイミング図である。図１１のインバータ回路４０１の出力端子の電位をＶ１、パルス短化回路４０７の出力端子の電位をＶ１’とする。時刻ｔ１、ｔ５、ｔ８でＡＰＤ３０１に入射するＰｈｏｔｏｎ１信号に応じて、カソード電位ＶＣにパルス波が生成される。Ｖ１はカソード電位ＶＣの変化がインバータ回路４０１によって波形整形された後の信号波形を示す。Ｖ１’にはＶ１が短化されたパルス信号が生成される。

　時刻ｔ１でＡＰＤ３０１に入射したＰｈｏｔｏｎ１により、期間ｔ１～ｔ２ではＶ１’が“Ｈ”レベルになる。近接したタイミングでＶ２とＶ３は“Ｌ”レベルであるため、Ｖ４は“Ｈ”レベルになり、光子検出パルスがｔ１～ｔ２の期間にＶ５に出力される。

　時刻ｔ５で入射したＰｈｏｔｏｎ１により、期間ｔ５～ｔ７でＶ１が“Ｈ”レベルとなる。近接したタイミングである時刻ｔ４でＰｈｏｔｏｎ２が入射し、Ｖ２がＶ１よりも先に“Ｈ”レベルとなっているため、Ｖ４は“Ｌ”レベルになり、光子検出パルスはＶ５に出力されない。

　時刻ｔ８で入射したＰｈｏｔｏｎ１は、近接したタイミングである時刻ｔ９にＰｈｏｔｏｎ３が入射し、Ｖ３が“Ｈ”レベルとなる。しかし、Ｖ３が“Ｌ”レベルである期間ｔ８～ｔ９の間にＰｈｏｔｏｎ１に基づく信号が検出されているため、期間ｔ８～ｔ９の間光子検出パルスがＶ５に出力される。

　本実施形態では、隣接画素が近接したタイミングで信号を検出した場合、先に検出した信号を真の信号とみなし、後に検出した信号を偽信号とみなすように、検出の順番を考慮して真の信号と偽信号を峻別する回路構成をとっている。

　ＴＯＦ法による測距においては、前述の外光ないし暗電流による偽信号の他にも、信号品質を低下させうる要因が考えられる。例えば発光光のＴＯＦモジュール筐体内での反射に起因する光源と受光素子間のクロストークや、アバランシェ発光現象に起因する画素間のクロストーク等の偽信号によって、信号品質が低下する可能性がある。このようなクロストーク成分による信号は、時間および空間的な相関が非常に強いことが知られている。

　本実施形態においては、時間および空間的な相関が弱い信号を真の信号として読み出し、時間および空間的な相関が強い信号を偽信号とみなしてフィルタリングする。これにより、高い空間解像度を実現しながら、クロストークによる偽信号を抑制することができる。さらに、パルス短化回路４０７を設けることで近接したタイミングとして光子を峻別する期間が短くなる。これにより、より時間的な相関が強い信号を偽信号としてフィルタリングすることができる。

　本実施形態を実現する回路構成及び回路動作は前述の構成に限られず、例えば近接したタイミングで信号を検出した場合、検出の順番に関わらず偽信号とみなす回路構成によって時間および空間的な相関が強い信号をフィルタリングしてもよい。

　（第３の実施形態）
　本発明の第３の実施形態にかかる光電変換装置について、図１３から図１５までを用いて説明する。本実施形態にかかる光電変換装置は、画素が２次元状にアレイ配置されている点において第１の実施形態と異なっている。第１の実施形態と共通する説明は省略し、主に第１の実施形態と異なる部分について説明する。

　図１３は、本実施形態の１画素あたりの回路図の例を示す。上下に隣接する第２の画素３２と第３の画素３３、および左右に隣接する第４の画素３４と第５の画素３５に囲まれた第１の画素３１を例に挙げて説明する。言い換えれば、第１の画素３１と第２の画素３２とは第１の方向に並び、第２の画素３２と第４の画素３４とは第１の方向に交差する第２の方向に並ぶ。第１の画素３１と第５の画素３５とは第１の方向に交差する第３の方向に並ぶ。第１の画素３１は、ＡＰＤ３０１（第１の光電変換部）と、第１の検出信号を出力する信号検出回路３０３（第１の検出回路）と制御回路３０６（第１の制御回路）を有する。同様に、第２の画素３２は、ＡＰＤ３０１（第２の光電変換部）と、第２の検出信号を出力する信号検出回路３０３（第２の検出回路）と制御回路３０６（第２の制御回路）を有する。第３の画素３３は、ＡＰＤ３０１（第３の光電変換部）と、第３の検出信号を出力する信号検出回路３０３（第３の検出回路）と制御回路３０６（第３の制御回路）を有する。第４の画素３４は、ＡＰＤ３０１（第４の光電変換部）と、第４の検出信号を出力する信号検出回路３０３（第４の検出回路）と制御回路３０６（第４の制御回路）を有する。第５の画素３１は、ＡＰＤ３０１（第５の光電変換部）と、第５の検出信号を出力する信号検出回路３０３（第５の検出回路）と制御回路３０６（第５の制御回路）を有する。

　第１の画素３１の制御回路３０６は、第２～第５の画素のそれぞれの信号検出回路３０３の出力信号に応じて、第１の画素３１の信号検出回路３０３の出力信号を第１の画素３１の読み出し回路３０４に入力するか否かを制御する。また、第１の画素３１の信号検出回路３０３の出力信号は制御線３０７を介して第２の画素３２、第３の画素３３、第４の画素３４、第５の画素３５の制御回路３０６に入力される。

　本実施形態の信号検出回路３０３は、波形整形を行うインバータ回路５０１と、ゲート回路５０２（第１の選択回路）を含んで構成される。ゲート回路５０２は、画素の外部から入力されるゲート信号ＶＧが“Ｈ”レベルの期間にインバータ回路５０１の出力信号を制御回路３０６に出力する。一方、ゲート信号ＶＧが“Ｌ”レベルの期間はインバータ回路５０１の出力信号を制御回路３０６に出力しない。ゲート信号ＶＧとして例えばナノ秒ないしピコ秒レベルのパルスを入力することで、注目する期間の間に入射した光子信号のみを選択的に検出することができる。

　本実施形態における読み出し回路３０４は、カウンタ回路５０５と出力回路５０６を含んで構成される。カウンタ回路５０５は、入力パルス数をカウントすることで、第１の画素３１が検出する光子の入射強度を測定する。カウンタ回路５０５の一例として、多ｂｉｔのデジタルカウンタ等があげられるが、１ｂｉｔのデジタルメモリや、容量素子を用いたアナログメモリ等を用いてもよい。カウンタ回路５０５と出力回路５０６とはカウンタ回路５０５のｂｉｔ数に応じた数の配線で接続される。出力回路５０６は、画素外部から入力される選択信号を受けて、カウンタ回路５０５から出力される信号を信号線３０５に出力する。

　本実施形態における制御回路３０６は、論理回路５０３および論理回路５０４を含んで構成される。制御回路３０６の一例として、論理回路５０３は４本の信号線３０８、３０９、３１０、３１１の論理和をとっており、論理回路５０４は、ゲート回路５０２の出力と論理回路５０３の出力の論理積をとっている。このような回路構成をとることで、第１の画素３１と、第２の画素３２、第３の画素３３、第４の画素３４、第５の画素３５のうち少なくとも１つの画素とが近接したタイミングで光子を検出した場合の信号を真の信号とみなすことができる。なお、論理回路５０３および論理回路５０４については、ＯＲ回路やＡＮＤ回路のかわりにＮＯＲ回路やＮＡＮＤ回路を用いてもよいし、その他の組み合わせ回路や順序回路を用いて構成してもよい。

　図１４は、本実施形態にかかる光電変換装置の画素の動作を示すタイミング図である。なお、図１３のクエンチ素子に入力される電位をＶＲ、インバータ回路５０１の出力の出力端子の電位をＶ０、制御回路３０６の出力端子の電位をＶ６、カウンタ回路５０５の出力端子をＶ７とする。Ｐｈｏｔｏｎ１～Ｐｈｏｔｏｎ５はそれぞれ、第１～第５の画素のＡＰＤ３０１に光子が入射するタイミングを示す。

　時刻ｔ１においてＶＲを“Ｌ”レベルにする。時刻ｔ１０でＶＲを再び“Ｌ”レベルにするまでを単位時間とする。電位ＶＲはクエンチ素子の抵抗値を切り替えることでＡＰＤ３０１のカソード電位ＶＣをリセットするリセット信号である。

　時刻ｔ２にＶＧを“Ｈ”レベルとする。ＶＧが“Ｈ”レベルである期間ｔ２～ｔ５の間、インバータ回路５０１の出力信号が制御回路３０６に出力される。言い換えれば、ＶＧが“Ｈ”レベルである期間はＡＰＤ３０１に入射する光子に基づく検出信号の検出期間であり、ＶＧが“Ｌ”レベルである期間は検出信号の非検出期間である。

　時刻ｔ３でＡＰＤ３０１にＰｈｏｔｏｎ１が入射し、カソード電位ＶＣにパルス波が生成される。カソード電位ＶＣの変化に伴いインバータ回路５０１の出力Ｖ０が遷移し、期間ｔ３～ｔ５においてＶ１が“Ｈ”レベルになる。

　時刻ｔ３に近接したタイミングである時刻ｔ４でＡＰＤ３０１にＰｈｏｔｏｎ４が入射し、Ｖ４が“Ｈ”レベルとなる。時刻ｔ４～ｔ５でＶ１とＶ４とが“Ｈ”レベルであるため、Ｖ６は“Ｈ”レベルになり、カウンタ回路５０５のカウント値が変化する。

　時刻ｔ６と時刻ｔ８でＰｈｏｔｏｎ１、時刻ｔ７でＰｈｏｔｏｎ２、時刻ｔ９でＰｈｏｔｏｎ３、時刻ｔ１０でＰｈｏｔｏｎ５が入射する。なお、ＶＧが“Ｌ”レベルであるため、各画素のインバータ回路５０１の出力信号は制御回路３０６に出力されない。

　図１５に、本実施形態にかかる光電変換装置の画素アレイの制御関係を示す。

　２次元アレイの中央付近に配置された画素に注目する場合、注目画素の制御回路は上下左右の４つの隣接画素によって制御される。本実施形態では、注目画素の制御回路は、例えば対角方向に配された画素など、隣接画素以外の画素には制御されない。

　また、２次元アレイの右端に配置された画素に注目する場合、注目画素の制御回路は上下に配された画素及び注目画素の左側に接する画素の３つの隣接画素のみによって制御される。アレイの最外周に配された画素は、アレイの最外周以外に配置された画素と比べ、隣接する画素の数が少ない。そのため、注目画素の制御回路を制御する画素も少なくなる。注目画素の制御回路を少ない画素で制御する場合、十分な画素を用いて制御画素を制御する場合と比べて真の信号を正しく検出できない、または偽信号を出力する可能性が高くなる。したがって、例えば最外周の画素は後段の画像処理に使用しないといった対策をとることができる。

　本実施形態においては、隣接する４画素のいずれかと近接したタイミングで信号を検出した場合の信号を真の信号とみなし、それ以外の信号を偽信号とみなすような回路構成をとっている。２次元アレイに対して本実施形態を適用することで、Ｘ方向およびＹ方向に対する信号の空間相関の強さを画素毎に判定できるようになり、１次元アレイを用いる場合よりも偽信号抑制の精度を高めることができる。

　（第３の実施形態の変形例）
　第３の実施形態の変形例について、図１６Ａ～図１６Ｄを用いて説明する。

　図１６Ａ～図１６Ｄに、本変形例における画素アレイの制御関係を示す。画素回路の構成と駆動タイミングについては、第３の実施形態に準ずる。第３の実施形態と異なる点として、注目画素を制御する画素の配置が異なることが挙げられる。以下にパターン１からパターン４の４種類の接続関係について説明する。

　図１６Ａに示されたパターン１の接続関係では、注目画素の制御回路３０６は注目画素の周囲を囲む８画素により制御される。注目画素の周囲を囲む８画素とは、注目画素の上下左右に隣接する４画素と、注目画素の対角方向に配された４画素である。注目画素を制御する画素の数が第３の実施形態よりも多いため、光の利用効率が高まり、より微弱な信号でも精度よく検出することができる。

　図１６Ｂに示されたパターン２では、注目画素の制御回路３０６は対角方向に配置された４画素により制御され、最近接である上下左右の４画素には制御されない。ＡＰＤを用いた画素アレイにおいては、アバランシェ発光に起因するクロストークにより、最近接の画素に対して時間相関の強い偽信号が発生しやすい。図１６Ｂに示したような制御関係をとることで、クロストーク成分の影響を抑制しながら、時間および空間的な相関が強い信号を精度よく検出することが可能となる。

　図１６Ｃに示されたパターン３では、注目画素に直接接していない、注目画素から２画素分離れた画素を含む１２画素によって注目画素の制御回路３０６が制御される。このような制御関係をとることで、光学レンズによるぼけや被写体ぶれによって信号の空間相関が低下した場合でも、時間相関の強い信号を精度よく検出することが可能となる。

　図１６Ｄに示されたパターン４では、注目画素の制御回路３０６を制御する画素がＸ方向およびＹ方向に対して偏った配置をとっている。具体的には注目画素の下方向及び左方向に隣接する画素と、注目画素の左下方向に配された画素の３画素によって注目画素の制御回路３０６が制御される。このような制御関係をとることで、光学系や被写体の特徴ないし制約によって、検出したい信号の空間相関が非対称である場合においても、精度よく真の信号と偽信号を峻別することが可能となる。なお、図１６Ｄに示されたパターンを２次元画素アレイに適用する場合、「注目画素を制御する画素群」と「注目画素により制御される画素群」は必ずしも一致しなくなる。言い換えれば、注目画素を制御する画素の数と、注目画素により制御される画素の数とは同数に限られない。しかし、本実施形態の効果は図１５、図１６Ａ～図１６Ｄに示したパターンと同様に得ることができる。

　（第４の実施形態）
　本発明の第４の実施形態について、図１７及び図１８Ａ、図１８Ｂを用いて説明する。

　図１７は、本実施形態の１画素あたりの回路図の例を示す。本実施形態は、制御回路３０６内部の回路構成において第３の実施形態と異なっている。第１～第３の実施形態と共通する説明は省略し、主に第３の実施形態と異なる部分について説明する。

　本実施形態における制御回路３０６は、マルチプレクサ回路５０８と論理回路５０９を含んで構成されている。

　マルチプレクサ回路５０８は、画素外から入力される信号Ｓに応じて、制御回路３０６の機能のＥｎａｂｌｅ／Ｄｉｓａｂｌｅを切り替えることができる。制御回路３０６の機能をＥｎａｂｌｅ化した場合、第１の画素３１の制御回路３０６は、隣接する第２～第５の画素の信号に応じて、第１の画素３１の信号検出回路３０３の出力を第１の画素３１の読み出し回路３０４に出力するか否かを制御する。制御回路３０６の機能をＤｉｓａｂｌｅ化した場合、第１の画素３１の信号検出回路３０３の出力は、隣接する画素の出力に関係なく、第１の画素３１の読み出し回路３０４に直接出力される。

　論理回路５０９の一例としては、第３の実施形態と同様に、隣接する画素の信号検出回路３０３の出力の論理和をとった後に、論理和の出力と第１の画素３１の信号検出回路３０３の出力の論理積をとるような回路構成が考えられる。論理回路５０９は、隣接する画素のうちＮ画素以上（Ｎは２以上の整数）の信号検出回路３０３の出力が“Ｈ”レベルの場合のみ、第１の画素３１の信号検出回路３０３の出力を第１の画素３１の読み出し回路３０４に出力するような回路構成をとってもよい。論理回路５０９は、第１の画素３１と第１の画素３１に隣接する画素のうちＮ画素以上（Ｎは２以上の整数）の信号検出回路３０３の出力が“Ｈ”レベルの場合のみ、第１の画素３１の読み出し回路３０４に“Ｈ”レベルを出力するような回路構成をとってもよい。さらに、制御回路３０６の制御に関与する隣接画素の配置に応じて信号検出回路３０３の出力に重みづけを行う構成も考えられる。例えば、“Ｈ”レベルとなる信号の重みづけ加算値が一定の閾値Ｍを超えた場合にのみ、第１の画素３１の信号検出回路３０３の出力を第１の画素３１の読み出し回路３０４に出力するような回路構成をとってもよい。上記閾値ＮおよびＭのそれぞれは、あらかじめ決められた値でもよいし、画素の外部から書き換え可能な変数としてもよい。

　さらに、本実施形態の信号検出回路３０３は、インバータ回路５０１、ゲート回路５０２、およびラッチ回路５０７（第１のラッチ回路）を含んで構成される。ラッチ回路５０７は、ゲート信号ＶＧが“Ｈ”レベルとなる期間に光子を検出した場合に“Ｈ”レベル状態にラッチされる。次にリチャージ信号ＶＲが“Ｌ”レベルとなったときにラッチ回路５０７も“Ｌ”レベル状態にリセットされる。このように、光子検出に基づく信号をラッチ回路５０７で保持することにより、第１の画素３１および隣接画素の回路のタイミングばらつきが発生した場合でも、精度よく真の信号と偽信号の峻別を行うことができる。

　図１８Ａ、図１８Ｂは、本実施形態にかかる光電変換装置の画素の動作を示すタイミング図である。図１８Ａに制御回路をＥｎａｂｌｅ化した第１の駆動モードのタイミング図を示し、図１８Ｂに制御回路をＤｉｓａｂｌｅ化した第２の駆動モードのタイミング図を示す。

　図１８Ａの時刻ｔ１においてＶＲを“Ｌ”レベルにする。時刻ｔ１０でＶＲを再び“Ｌ”レベルにするまでを単位時間とする。

　時刻ｔ２にＶＧを“Ｈ”レベルとする。ＶＧが“Ｈ”レベルである期間ｔ２～ｔ５の間、インバータ回路５０１の出力信号が制御回路３０６に出力される。

　時刻ｔ３に近接したタイミングである時刻ｔ４でＡＰＤ３０１にＰｈｏｔｏｎ４が入射し、Ｖ４が“Ｈ”レベルとなる。時刻ｔ４～ｔ５でＶ１とＶ４とが“Ｈ”レベルであるため、Ｖ６は“Ｈ”レベルになり、光子検出パルスがｔ１～ｔ２の期間にＶ５に出力される。

　時刻ｔ６と時刻ｔ８でＰｈｏｔｏｎ１、時刻ｔ７でＰｈｏｔｏｎ２、時刻ｔ９でＰｈｏｔｏｎ３、時刻ｔ１０でＰｈｏｔｏｎ５が入射する。なお、ＶＧが“Ｌ”レベルであるため、インバータ回路５０１の出力信号は制御回路３０６に出力されない。

　図１８Ｂでも図１８Ａと同様に時刻ｔ１でＶＲを“Ｌ”レベルにする。時刻ｔ１０でＶＲを再び“Ｌ”レベルにするまでを単位時間とする。

　時刻ｔ３でＡＰＤ３０１にＰｈｏｔｏｎ１が入射し、カソード電位ＶＣにパルス波が生成される。カソード電位ＶＣの変化に伴いインバータ回路５０１の出力Ｖ０が遷移し、Ｖ１が“Ｈ”レベルになると、Ｖ６も“Ｈ”レベルになり、光子検出パルスがｔ３～ｔ５の期間にＶ５に出力される。

　時刻ｔ６と時刻ｔ８でＰｈｏｔｏｎ１、ｔ４でＰｈｏｔｏｎ４、時刻ｔ７でＰｈｏｔｏｎ２、時刻ｔ９でＰｈｏｔｏｎ３、時刻ｔ１０でＰｈｏｔｏｎ５が入射するが、これらの信号はＶ６の変化に寄与しない。なお、ＶＧが“Ｌ”レベルであるため、インバータ回路５０１の出力信号は制御回路３０６に出力されない。

　第２の実施形態では、隣接画素が近接したタイミングで信号を検出した場合、先に検出した信号を真の信号とみなし、後に検出した信号を偽信号とみなすことでクロストーク成分による信号をフィルタリングする構成を示した。それに対し、本実施形態では、隣接画素が近接したタイミングで信号を検出した場合、先に検出した信号を偽信号とみなし、後に検出した信号を真の信号とみなすことで外光成分による信号をフィルタリングすることも可能である。

　本実施形態では、時間および空間的な相関の強さに基づいて真の信号と偽信号の峻別を行う駆動モードと、時間および空間的な相関の強さに関わらず信号を出力する駆動モードを切り替えることができる。シーンに応じて最適な駆動モードを選択することで、撮影時の信号品質を高めることが可能となる。

　（第５の実施形態）
　第５の実施形態にかかる光電変換装置について図１９Ａ～図１９Ｃを用いて説明する。図１９Ａ～図１９Ｃは本実施形態にかかる光電変換装置の画素アレイの制御関係を示す図である。本実施形態にかかる光電変換装置では、制御回路の制御に関わる画素との接続関係の異なる画素が混在している。

　図１９Ａに示すように、２次元アレイに画素Ａと画素Ｂが配されている。画素Ａと画素Ｂとは制御回路の制御に関わる画素との接続関係が異なる。図１９Ａでは、画素Ａが並んだ画素行と画素Ｂが並んだ画素行とが１行ごとに交互に配されている。

　図１９Ｂに画素Ａの制御関係、図１９Ｃに画素Ｂの制御関係を示す。画素Ａの制御回路は注目画素の左右に隣接する２画素によって制御される。一方、画素Ｂの制御回路は注目画素の配された行の１行分の画素によって制御される。図１９Ａに示すような画素Ａが並んだ画素行と画素Ｂが並んだ画素行とが１行ごとに交互に配された配置では、画素Ａは画素Ａ同士で、画素Ｂは画素Ｂ同士で接続される。

　画素Ａと画素Ｂとは制御に関与する画素の数および配置位置が異なるため、検出される信号の空間相関の強度も異なる。このような光電変換装置によれば、空間相関の強い信号と弱い信号を同時に取得できるため、真の信号と偽信号の峻別の精度を高めることが可能となる効果が得られる。

　（第５の実施形態の変形例）
　第５の実施形態の変形例について、図２０Ａ～図２０Ｃを用いて説明する。

　図２０Ａ～図２０Ｃに、本変形例における画素アレイの制御関係を示す。制御回路の制御に関わる画素との接続関係の異なる画素が混在する点は第５の実施形態と共通しているが、接続関係の異なる画素同士が接続される点で第５の実施形態と異なっている。

　図２０Ａに示すように、２次元アレイに画素Ａと画素Ｂが配されている。画素Ａと画素Ｂとは制御回路の制御に関わる画素との接続関係が異なる。図２０Ａでは、画素Ａと画素Ｂとが交互に配されている。

　図２０Ｂに画素Ａの制御関係、図２０Ｃに画素Ｂの制御関係を示す。画素Ａの制御回路は注目画素の上下左右に隣接する４画素によって制御される。一方、画素Ｂの制御回路は注目画素の対角に配された４画素と注目画素から２画素分離れた４画素の計８画素によって制御される。図２０Ａに示すような画素Ａと画素Ｂとが交互に配された配置では、画素Ａと画素Ｂとが互いに制御回路の制御のため接続される。

　（第６の実施形態）
　本実施形態による光電変換システムについて、図２１を用いて説明する。図２１は、本実施形態による光電変換システムの概略構成を示すブロック図である。

　上記第１～第６実施形態で述べた光電変換装置は、種々の光電変換システムに適用可能である。適用可能な光電変換システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、光電変換システムに含まれる。図２１には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。

　図２１に例示した光電変換システムは、光電変換装置の一例である撮像装置１００４、被写体の光学像を撮像装置１００４に結像させるレンズ１００２を備える。さらに、レンズ１００２を通過する光量を可変にするための絞り１００３、レンズ１００２の保護のためのバリア１００１を有する。レンズ１００２及び絞り１００３は、撮像装置１００４に光を集光する光学系である。撮像装置１００４は、上記のいずれかの実施形態の光電変換装置であって、レンズ１００２により結像された光学像を電気信号に変換する。

　光電変換システムは、また、撮像装置１００４より出力される出力信号の処理を行うことで画像を生成する画像生成部である信号処理部１００７を有する。信号処理部１００７は、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。信号処理部１００７は、撮像装置１００４が設けられた半導体基板に形成されていてもよいし、撮像装置１００４とは別の半導体基板に形成されていてもよい。

　光電変換システムは、更に、画像データを一時的に記憶するためのメモリ部１０１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）１０１３を有する。更に光電変換システムは、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体１０１２、記録媒体１０１２に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）１０１１を有する。なお、記録媒体１０１２は、光電変換システムに内蔵されていてもよく、着脱可能であってもよい。

　更に光電変換システムは、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部１００９、撮像装置１００４と信号処理部１００７に各種タイミング信号を出力するタイミング発生部１００８を有する。ここで、タイミング信号などは外部から入力されてもよく、光電変換システムは少なくとも撮像装置１００４と、撮像装置１００４から出力された出力信号を処理する信号処理部１００７とを有すればよい。

　撮像装置１００４は、撮像信号を信号処理部１００７に出力する。信号処理部１００７は、撮像装置１００４から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部１００７は、撮像信号を用いて、画像を生成する。

　このように、本実施形態によれば、上記のいずれかの実施形態の光電変換装置（撮像装置）を適用した光電変換システムを実現することができる。

　（第７の実施形態）
　本実施形態の光電変換システム及び移動体について、図２２Ａ、図２２Ｂを用いて説明する。図２２Ａ、図２２Ｂは、本実施形態の光電変換システム及び移動体の構成を示す図である。

　図２２Ａは、車載カメラに関する光電変換システムの一例を示したものである。光電変換システム１３００は、撮像装置１３１０を有する。撮像装置１３１０は、上記のいずれかの実施形態に記載の光電変換装置である。光電変換システム１３００は撮像装置１３１０により取得された複数の画像データに対し画像処理を行う画像処理部１３１２と、光電変換システム１３００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部１３１４を有する。また、光電変換システム１３００は、算出された視差に基づいて対象物までの距離を算出する距離取得部１３１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部１３１８と、を有する。ここで、視差取得部１３１４や距離取得部１３１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部１３１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。

　また、ＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ　Ｓｐｅｃｉｆｉｃ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）等によって実現されてもよいし、これらの組合せによって実現されてもよい。

　光電変換システム１３００は車両情報取得装置１３２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、光電変換システム１３００は、衝突判定部１３１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御部である制御ＥＣＵ１３３０が接続されている。また、光電変換システム１３００は、衝突判定部１３１８での判定結果に基づいて、ドライバーへ警報を発する警報装置１３４０とも接続されている。例えば、衝突判定部１３１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ１３３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置１３４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザーに警告を行う。

　本実施形態では、車両の周囲、例えば前方又は後方を光電変換システム１３００で撮像する。図２２Ｂに、車両前方（撮像範囲１３５０）を撮像する場合の光電変換システムを示した。車両情報取得装置１３２０が、光電変換システム１３００ないしは撮像装置１３１０に指示を送る。このような構成により、測距の精度をより向上させることができる。

　上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、光電変換システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

　（第８の実施形態）
　本実施形態の光電変換システムについて、図２３を用いて説明する。図２３は、本実施形態の光電変換システムである距離画像センサの構成例を示すブロック図である。

　図２３に示すように、距離画像センサ４０１は、光学系４０７、光電変換装置４０８、画像処理回路４０４、モニタ４０５、およびメモリ４０６を備えて構成される。そして、距離画像センサ４０１は、光源装置４０９から被写体に向かって投光され、被写体の表面で反射された光（変調光やパルス光）を受光することにより、被写体までの距離に応じた距離画像を取得することができる。

　光学系４０７は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を光電変換装置４０８に導き、光電変換装置４０８の受光面（センサ部）に結像させる。

　光電変換装置４０８としては、上述した各実施形態の光電変換装置が適用され、光電変換装置４０８から出力される受光信号から求められる距離を示す距離信号が画像処理回路４０４に供給される。

　画像処理回路４０４は、光電変換装置４０８から供給された距離信号に基づいて距離画像を構築する画像処理を行う。そして、その画像処理により得られた距離画像（画像データ）は、モニタ４０５に供給されて表示されたり、メモリ４０６に供給されて記憶（記録）されたりする。

　このように構成されている距離画像センサ４０１では、上述した光電変換装置を適用することで、画素の特性向上に伴って、例えば、より正確な距離画像を取得することができる。

　（第９の実施形態）
　本実施形態の光電変換システムについて、図２４を用いて説明する。図２４は、本実施形態の光電変換システムである内視鏡手術システムの概略的な構成の一例を示す図である。

　図２４では、術者（医師）１１３１が、内視鏡手術システム１１５０を用いて、患者ベッド１１３３上の患者１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１５０は、内視鏡１１００と、術具１１１０と、内視鏡下手術のための各種の装置が搭載されたカート１１３４と、から構成される。

　内視鏡１１００は、先端から所定の長さの領域が患者１１３２の体腔内に挿入される鏡筒１１０１と、鏡筒１１０１の基端に接続されるカメラヘッド１１０２と、から構成される。図示する例では、硬性の鏡筒１１０１を有するいわゆる硬性鏡として構成される内視鏡１１００を図示しているが、内視鏡１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。

　鏡筒１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１００には光源装置１２０３が接続されており、光源装置１２０３によって生成された光が、鏡筒１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。

　カメラヘッド１１０２の内部には光学系及び光電変換装置が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該光電変換装置に集光される。当該光電変換装置によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該光電変換装置としては、前述の各実施形態に記載の光電変換装置を用いることができる。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ：　Ｃａｍｅｒａ　Ｃｏｎｔｒｏｌ　Ｕｎｉｔ）１１３５に送信される。

　ＣＣＵ１１３５は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）等によって構成され、内視鏡１１００及び表示装置１１３６の動作を統括的に制御する。さらに、ＣＣＵ１１３５は、カメラヘッド１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。

　表示装置１１３６は、ＣＣＵ１１３５からの制御により、当該ＣＣＵ１１３５によって画像処理が施された画像信号に基づく画像を表示する。

　光源装置１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１００に供給する。

　入力装置１１３７は、内視鏡手術システム１１５０に対する入力インターフェースである。ユーザーは、入力装置１１３７を介して、内視鏡手術システム１１５０に対して各種の情報の入力や指示入力を行うことができる。

　処置具制御装置１１３８は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１２の駆動を制御する。

　内視鏡１１００に術部を撮影する際の照射光を供給する光源装置１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。

　また、光源装置１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。

　また、光源装置１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用する。具体的には、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。

　（第１０の実施形態）
　本実施形態の光電変換システムについて、図２５Ａ、図２５Ｂを用いて説明する。図２５Ａは、本実施形態の光電変換システムである眼鏡１６００（スマートグラス）を説明する。眼鏡１６００には、光電変換装置１６０２を有する。光電変換装置１６０２は、上記の各実施形態に記載の光電変換装置である。また、レンズ１６０１の裏面側には、ＯＬＥＤやＬＥＤ等の発光装置を含む表示装置が設けられていてもよい。光電変換装置１６０２は１つでもよいし、複数でもよい。また、複数種類の光電変換装置を組み合わせて用いてもよい。光電変換装置１６０２の配置位置は図２５Ａに限定されない。

　眼鏡１６００は、制御装置１６０３をさらに備える。制御装置１６０３は、光電変換装置１６０２と上記の表示装置に電力を供給する電源として機能する。また、制御装置１６０３は、光電変換装置１６０２と表示装置の動作を制御する。レンズ１６０１には、光電変換装置１６０２に光を集光するための光学系が形成されている。

　図２５Ｂは、１つの適用例に係る眼鏡１６１０（スマートグラス）を説明する。眼鏡１６１０は、制御装置１６１２を有しており、制御装置１６１２に、光電変換装置１６０２に相当する光電変換装置と、表示装置が搭載される。レンズ１６１１には、制御装置１６１２内の光電変換装置と、表示装置からの発光を投影するための光学系が形成されており、レンズ１６１１には画像が投影される。制御装置１６１２は、光電変換装置および表示装置に電力を供給する電源として機能するとともに、光電変換装置および表示装置の動作を制御する。制御装置は、装着者の視線を検知する視線検知部を有してもよい。視線の検知は赤外線を用いてよい。赤外発光部は、表示画像を注視しているユーザーの眼球に対して、赤外光を発する。発せられた赤外光の眼球からの反射光を、受光素子を有する撮像部が検出することで眼球の撮像画像が得られる。平面視における赤外発光部から表示部への光を低減する低減手段を有することで、画像品位の低下を低減する。

　赤外光の撮像により得られた眼球の撮像画像から表示画像に対するユーザーの視線を検出する。眼球の撮像画像を用いた視線検出には任意の公知の手法が適用できる。一例として、角膜での照射光の反射によるプルキニエ像に基づく視線検出方法を用いることができる。

　より具体的には、瞳孔角膜反射法に基づく視線検出処理が行われる。瞳孔角膜反射法を用いて、眼球の撮像画像に含まれる瞳孔の像とプルキニエ像とに基づいて、眼球の向き（回転角度）を表す視線ベクトルが算出されることにより、ユーザーの視線が検出される。

　本実施形態の表示装置は、受光素子を有する光電変換装置を有し、光電変換装置からのユーザーの視線情報に基づいて表示装置の表示画像を制御してよい。

　具体的には、表示装置は、視線情報に基づいて、ユーザーが注視する第１の視界領域と、第１の視界領域以外の第２の視界領域とを決定される。第１の視界領域、第２の視界領域は、表示装置の制御装置が決定してもよいし、外部の制御装置が決定したものを受信してもよい。表示装置の表示領域において、第１の視界領域の表示解像度を第２の視界領域の表示解像度よりも高く制御してよい。つまり、第２の視界領域の解像度を第１の視界領域よりも低くしてよい。

　また、表示領域は、第１の表示領域、第１の表示領域とは異なる第２の表示領域とを有し、視線情報に基づいて、第１の表示領域および第２の表示領域から優先度が高い領域を決定されてよい。第１の視界領域、第２の視界領域は、表示装置の制御装置が決定してもよいし、外部の制御装置が決定したものを受信してもよい。優先度の高い領域の解像度を、優先度が高い領域以外の領域の解像度よりも高く制御してよい。つまり優先度が相対的に低い領域の解像度を低くしてよい。

　なお、第１の視界領域や優先度が高い領域の決定には、ＡＩを用いてもよい。ＡＩは、眼球の画像と当該画像の眼球が実際に視ていた方向とを教師データとして、眼球の画像から視線の角度、視線の先の目的物までの距離を推定するよう構成されたモデルであってよい。ＡＩプログラムは、表示装置が有しても、光電変換装置が有しても、外部装置が有してもよい。外部装置が有する場合は、通信を介して、表示装置に伝えられる。

　視認検知に基づいて表示制御する場合、外部を撮像する光電変換装置を更に有するスマートグラスに好ましく適用できる。スマートグラスは、撮像した外部情報をリアルタイムで表示することができる。

　［変形実施形態］
　本発明は、上記実施形態に限らず種々の変形が可能である。

　例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態に含まれる。

　また、上記第６の実施形態、第７の実施形態に示した光電変換システムは、光電変換装置を適用しうる光電変換システム例を示したものであって、本発明の光電変換装置を適用可能な光電変換システムは図２１乃至図２２Ａ、図２２Ｂに示した構成に限定されるものではない。第８の実施形態に示したＴｏＦシステム、第９の実施形態に示した内視鏡、第１０の実施形態に示したスマートグラスについても同様である。

　なお、上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

　本発明は上記実施の形態に制限されるものではなく、本発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、本発明の範囲を公にするために以下の請求項を添付する。

　本願は、２０２２年２月８日提出の日本国特許出願特願２０２２－０１８１０５を基礎として優先権を主張するものであり、その記載内容の全てをここに援用する。

Claims

　第１の光電変換部と、
　前記第１の光電変換部に入射した光子に基づく第１の検出信号を出力する第１の検出回路と、
　前記第１の検出信号に応じて画素外に第１の画素信号を出力する第１の出力回路と、
　前記第１の検出信号を前記第１の出力回路に入力するか否かを制御する第１の制御回路と、を含む、第１の画素と、
　第２の光電変換部と、
　前記第２の光電変換部に入射した光子に基づく第２の検出信号を出力する第２の検出回路と、
　前記第２の検出信号に応じて画素外に第２の画素信号を出力する第２の出力回路と、
　前記第２の検出信号を前記第２の出力回路に入力するか否かを制御する第２の制御回路と、を含む、第２の画素と、を含む複数の画素がアレイ状に配された画素領域を有し、
　前記第１の制御回路は、前記第２の検出信号に応じて、前記第１の検出信号を前記第１の出力回路に入力するか否かを制御することを特徴とする光電変換装置。
　前記第１の光電変換部と、前記第２の光電変換部と、はアバランシェフォトダイオードであることを特徴とする請求項１に記載の光電変換装置。
　前記第１の出力回路は前記第１の検出信号を保持するメモリ又は前記第１の検出信号をカウントするカウンタ回路を有することを特徴とする請求項１又は請求項２に記載の光電変換装置。
　前記第１の制御回路は前記第１の検出信号と前記第２の検出信号との論理積をとる論理回路であることを特徴とする請求項１乃至請求項３のいずれか一項に記載の光電変換装置。
　前記第２の制御回路は、前記第１の検出信号に応じて前記第２の出力回路に前記第２の検出信号を入力するか否かを決定することを特徴とする請求項１乃至請求項４のいずれか一項に記載の光電変換装置。
　第３の光電変換部と、
　前記第３の光電変換部に入射した光子に基づく第３の検出信号を出力する第３の検出回路と、
　前記第３の検出信号に応じて画素外に第３の画素信号を出力する第３の出力回路と、
　前記第３の検出信号を前記第３の出力回路に入力するか否かを制御する第３の制御回路と、を含む、第３の画素を含み、
　前記第３の制御回路は前記第２の検出信号に応じて前記第３の出力回路に前記第３の検出信号を出力するか否かを決定することを特徴とする請求項１乃至請求項５のいずれか一項に記載の光電変換装置。
　前記第１の画素と、前記第２の画素と、は第１の方向に並び、
　前記第２の画素と、前記第３の画素と、は前記第１の方向に交差する第２の方向に並ぶことを特徴とする請求項６に記載の光電変換装置。
　前記第１の制御回路は、前記第３の検出信号に応じて前記第１の出力回路に前記第１の検出信号を出力するか否かを決定することを特徴とする請求項６又は請求項７に記載の光電変換装置。
　第４の光電変換部と、
　前記第４の光電変換部に入射した光子に基づく第４の検出信号を出力する第４の検出回路と、
　前記第４の検出信号に応じて画素外に第４の画素信号を出力する第４の出力回路と、
　前記第４の検出信号を前記第４の出力回路に入力するか否かを制御する第４の制御回路と、を含む、第４の画素を含み、
　前記第１の制御回路は前記第２の検出信号と、前記第４の検出信号と、に応じて前記第１の出力回路に前記第１の検出信号を出力するか否かを決定することを特徴とする請求項１乃至請求項６のいずれか一項に記載の光電変換装置。
　前記第１の画素と、前記第２の画素と、は第１の方向に並び、
　前記第２の画素と、前記第４の画素と、は前記第１の方向に交差する第３の方向に並ぶことを特徴とする請求項９に記載の光電変換装置。
　前記画素領域に含まれる前記複数の画素のうち、前記第２の画素は前記第１の画素に最近接の画素ではないことを特徴とする請求項１乃至請求項１０のいずれか一項に記載の光電変換装置。
　前記第１の検出回路は、前記第１の検出信号を検出する検出期間と、前記第１の検出信号を検出しない非検出期間とを選択する第１の選択回路を有することを特徴とする請求項１乃至請求項１１のいずれか一項に記載の光電変換装置。
　前記第１の画素は、第１のクエンチ素子を有し、
　前記第１の検出回路は、第１のラッチ回路を有し、
　前記第１のラッチ回路と、前記第１のクエンチ素子と、は共通のリセット信号によって制御されることを特徴とする請求項１乃至請求項１２のいずれか一項に記載の光電変換装置。
　前記第１の検出回路は、前記第１の検出回路への入力信号のパルス幅よりも短いパルス幅を有する前記第１の検出信号を出力するモノステーブル回路を有することを特徴とする請求項１乃至請求項１３のいずれか一項に記載の光電変換装置。
　前記第１の制御回路を制御する検出信号を出力する画素の数と、
　前記第１の制御回路によって制御される出力回路を含む画素の数と、が同数であることを特徴とする請求項１乃至請求項１４のいずれか一項に記載の光電変換装置。
　前記画素領域の最外周に配された画素の制御回路を制御する検出信号の数は、
　前記画素領域の最外周以外に配された画素の制御回路を制御する検出信号の数より少ないことを特徴とする請求項１乃至請求項１４のいずれか一項に記載の光電変換装置。
　単位時間内に、前記第２の画素で光子が検出されるよりも前に前記第１の画素で光子が検出されたときに前記第１の出力回路に前記第１の検出信号を入力することを特徴とする請求項１乃至請求項１６のいずれか一項に記載の光電変換装置。
　単位時間内に、前記第１の画素で光子が検出されるよりも前に前記第２の画素で光子が検出されたときに前記第１の出力回路に前記第１の検出信号を入力することを特徴とする請求項１乃至請求項１６のいずれか一項に記載の光電変換装置。
　前記第２の検出信号に応じて前記第１の制御回路に前記第１の検出信号を入力するか否かを決定する第１の駆動モードと、
　前記第２の検出信号に拠らず前記第１の制御回路に前記第１の検出信号を入力する第２の駆動モードと、を有することを特徴とする請求項１乃至請求項１８のいずれか一項に記載の光電変換装置。
　前記第１の光電変換部が配されたセンサ基板と、
　前記第１の出力回路が配された回路基板と、が積層された積層型のセンサであることを特徴とする請求項１乃至請求項１９のいずれか一項に記載の光電変換装置。
　前記第１の制御回路は前記回路基板に配されることを特徴とする請求項２０に記載の光電変換装置。
　請求項１乃至請求項２１のいずれか１項に記載の光電変換装置を複数有する光電変換システムであって、
　前記光電変換装置によって検出される光を発光する発光部と、
　前記光電変換装置に保持されたデジタル信号を用いて距離の算出を行う算出手段と、を有することを特徴とする光電変換システム。
　移動体であって、
　請求項１乃至請求項２１のいずれか１項に記載の光電変換装置と、
　前記光電変換装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
　前記距離情報に基づいて前記移動体を制御する制御手段と、を有することを特徴とする移動体。