JP7358410B2 - 光電変換装置及び光検出システム - Google Patents

光電変換装置及び光検出システム Download PDF

Info

Publication number
JP7358410B2
JP7358410B2 JP2021008658A JP2021008658A JP7358410B2 JP 7358410 B2 JP7358410 B2 JP 7358410B2 JP 2021008658 A JP2021008658 A JP 2021008658A JP 2021008658 A JP2021008658 A JP 2021008658A JP 7358410 B2 JP7358410 B2 JP 7358410B2
Authority
JP
Japan
Prior art keywords
signal
photoelectric conversion
conversion device
transistor
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021008658A
Other languages
English (en)
Other versions
JP2022112740A (ja
JP2022112740A5 (ja
Inventor
康晴 大田
知弥 笹子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2021008658A priority Critical patent/JP7358410B2/ja
Priority to US17/580,135 priority patent/US20220239857A1/en
Publication of JP2022112740A publication Critical patent/JP2022112740A/ja
Publication of JP2022112740A5 publication Critical patent/JP2022112740A5/ja
Application granted granted Critical
Publication of JP7358410B2 publication Critical patent/JP7358410B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H04N25/773—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters comprising photon counting circuits, e.g. single photon detection [SPD] or single photon avalanche diodes [SPAD]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、光電変換装置及び光検出システムに関する。
単一光子レベルの微弱光を検出可能な検出器として、単一光子アバランシェダイオード（ＳＰＡＤ：Single Photon Avalanche Diode）が知られている。ＳＰＡＤは、半導体のｐｎ接合部に誘起された強電界により発生するアバランシェ増倍現象を用いることで、光子により励起された信号電荷を数倍～数百万倍程度に増幅するものである。アバランシェ増倍現象により発生した電流をパルス信号に変換し、そのパルス信号の数をカウントすることで、入射するフォトンの個数を直接計測することが可能となる。
特開２０１９－１５８８０６号公報
ＳＰＡＤを用いたイメージセンサはＣＭＯＳイメージセンサと比較して１つの画素を構成する素子数が多いため、画素回路の面積を如何にして縮小するのかが画素の微細化や開口率の向上を図るうえで重要である。特許文献１には、複数の受光部がリチャージ制御部を共有するように構成することで１画素当たりの回路面積を縮小する技術が開示されている。しかしながら、特許文献１に記載の技術は、画素回路自体の面積縮小を目的としたものではなかった。
本発明の目的は、画素回路を構成する素子の面積効率を向上し、ひいては画素回路の高性能化や高機能化が実現された光電変換装置及び光検出システムを提供することにある。
本発明の一観点によれば、光子の入射により生じた電荷をアバランシェ増倍により増倍するアバランシェダイオードを有し、光子の入射に応じて第１の信号を出力する光電変換部と、前記第１の信号と第２の信号とに応じて第３の信号を出力する論理回路を含む信号処理回路と、を有する画素を有し、前記信号処理回路は、第１の耐圧を有する第１の素子と、前記第１の耐圧よりも低い耐圧である第２の耐圧を有する第２の素子と、を含み、前記第１の素子に前記第１の信号が入力され、前記第２の素子に前記第２の信号が入力されるように構成されている光電変換装置が提供される。
また、本発明の他の一観点によれば、光子の入射により生じた電荷をアバランシェ増倍により増倍するアバランシェダイオードを有し、光子の入射に応じて第１の信号を出力する光電変換部と、前記第１の信号と第２の信号とに応じて第３の信号を出力する論理回路を含む信号処理回路と、を有する画素を有し、前記信号処理回路は、第１の素子と第２の素子と、を含み、前記第１の素子に前記第１の信号が入力され、前記第２の素子に前記第２の信号が入力されるように構成されており、前記第１の素子が有するトランジスタのゲート絶縁膜の厚さは、前記第２の素子が有するトランジスタのゲート絶縁膜の厚さよりも厚い光電変換装置が提供される。
本発明によれば、画素回路を構成する素子の面積効率を向上し、光電変換装置の高性能化や高機能化を実現することができる。
本発明の第１実施形態による光電変換装置の概略構成を示すブロック図（その１）である。 本発明の第１実施形態による光電変換装置の概略構成を示すブロック図（その２）である。 本発明の第１実施形態による光電変換装置における画素の構成例を示すブロック図である。 本発明の第１実施形態による光電変換装置の構成例を示す斜視図である。 本発明の第１実施形態による光電変換装置における光電変換部の基本動作を説明する図である。 本発明の第１実施形態による光電変換装置における信号処理回路の構成例及び動作を説明する図（その１）である。 本発明の第１実施形態による光電変換装置における信号処理回路の構成例及び動作を説明する図（その２）である。 本発明の第１実施形態による光電変換装置における素子の配置例を示す平面図（その１）である。 本発明の第１実施形態による光電変換装置における素子の配置例を示す平面図（その２）である。 本発明の第１実施形態による光電変換装置における素子の配置例を示す平面図（その３）である。 本発明の第１実施形態による光電変換装置に用いられる高耐圧トランジスタ及び低耐圧トランジスタの構成例を示す概略断面図である。 本発明の第１実施形態による光電変換装置に用いられる高耐圧トランジスタ及び低耐圧トランジスタの製造方法を示す工程断面図（その１）である。 本発明の第１実施形態による光電変換装置に用いられる高耐圧トランジスタ及び低耐圧トランジスタの製造方法を示す工程断面図（その２）である。 本発明の第２実施形態による光検出システムの概略構成を示すブロック図である。 本発明の第３実施形態による距離画像センサの概略構成を示すブロック図である。 本発明の第４実施形態による内視鏡手術システムの構成例を示す概略図である。 本発明の第５実施形態による移動体の構成例を示す概略図である。 本発明の第５実施形態による光検出システムの概略構成を示すブロック図である。 本発明の第５実施形態による光検出システムの動作を示すフロー図である。 本発明の第６実施形態による光検出システムの概略構成を示す概略図である。
以下に示す形態は、本発明の技術思想を具体化するためのものであって、本発明を限定するものではない。各図面が示す部材の大きさや位置関係は、説明を明確にするために誇張していることがある。
［第１実施形態］
本発明の第１実施形態による光電変換装置について、図１乃至図１３を用いて説明する。図１及び図２は、本実施形態による光電変換装置の概略構成を示すブロック図である。図３は、本実施形態による光電変換装置の画素の構成例を示すブロック図である。図４は、本実施形態による光電変換装置の構成例を示す斜視図である。図５は、本実施形態による光電変換装置の光電変換部の基本動作を説明する図である。図６及び図７は、本実施形態による光電変換装置の信号処理回路の構成例及び動作を説明する図である。図８乃至図１０は、本実施形態による光電変換装置における素子の配置例を示す平面図である。図１１は、本実施形態の光電変換装置に用いられる高耐圧トランジスタ及び低耐圧トランジスタの構成例を示す概略断面図である。図１２及び図１３は、本実施形態の光電変換装置に用いられる高耐圧トランジスタ及び低耐圧トランジスタの製造方法を示す工程断面図である。
本実施形態による光電変換装置１００は、図１に示すように、画素部１０と、垂直走査回路部４０と、読み出し回路部５０と、水平走査回路部６０と、出力回路部７０と、制御パルス生成部８０と、を有する。
画素部１０には、複数の行及び複数の列をなすようにアレイ状に配された複数の画素１２が設けられている。各々の画素１２は、後述するように、光子検知素子を含む光電変換部と、光電変換部から出力される信号を処理する画素信号処理部と、により構成され得る。なお、画素部１０を構成する画素１２の数は、特に限定されるものではない。例えば、一般的なデジタルカメラのように数千行×数千列のアレイ状に配された複数の画素１２により画素部１０を構成することができる。或いは、１行又は１列に並べた複数の画素１２により画素部１０を構成してもよい。或いは、１つの画素１２により画素部１０を構成してもよい。
画素部１０の画素アレイの各行には、第１の方向（図１において横方向）に延在して、制御線１４が配されている。制御線１４は、第１の方向に並ぶ画素１２にそれぞれ接続され、これら画素１２に共通の信号線をなしている。制御線１４の延在する第１の方向は、行方向或いは水平方向と表記することがある。制御線１４の各々は、複数種類の制御信号を画素１２に供給するための複数の信号線を含み得る。
また、画素部１０の画素アレイの各列には、第１の方向と交差する第２の方向（図１において縦方向）に延在して、データ線１６が配されている。データ線１６は、第２の方向に並ぶ画素１２にそれぞれ接続され、これら画素１２に共通の信号線をなしている。データ線１６の延在する第２の方向は、列方向或いは垂直方向と表記することがある。データ線１６の各々は、画素１２から出力される複数ビットのデジタル信号をビット毎に転送するための複数の信号線を含み得る。
各行の制御線１４は、垂直走査回路部４０に接続されている。垂直走査回路部４０は、制御パルス生成部８０から出力される制御信号を受け、画素１２を駆動するための制御信号を生成し、制御線１４を介して画素１２に供給する機能を備える制御部である。垂直走査回路部４０には、シフトレジスタやアドレスデコーダといった論理回路が用いられ得る。垂直走査回路部４０は、画素部１０内の画素１２を行単位で順次走査し、データ線１６を介して各画素１２の画素信号を読み出し回路部５０へと出力する。
各列のデータ線１６は、読み出し回路部５０に接続されている。読み出し回路部５０は、画素部１０の画素アレイの各列に対応して設けられた複数の保持部（図示せず）を備え、データ線１６を介して画素部１０から行単位で出力される各列の画素１２の画素信号を対応する列の保持部にて保持する機能を備える。
水平走査回路部６０は、制御パルス生成部８０から出力される制御信号を受け、読み出し回路部５０の各列の保持部から画素信号を読み出すための制御信号を生成し、読み出し回路部５０に供給する制御部である。水平走査回路部６０には、シフトレジスタやアドレスデコーダといった論理回路が用いられ得る。水平走査回路部６０は、読み出し回路部５０の各列の保持部を順次走査し、各々に保持されている画素信号を順次出力回路部７０へと出力する。
出力回路部７０は、外部インターフェース回路を有し、読み出し回路部５０から出力された画素信号を光電変換装置１００の外部へ出力するための回路部である。出力回路部７０が備える外部インターフェース回路は、特に限定されるものではない。外部インターフェース回路には、例えば、ＬＶＤＳ（Low Voltage Differential Signaling）回路、ＳＬＶＳ（Scalable Low Voltage Signaling）回路等のＳｅｒＤｅｓ（SERializer/DESerializer）送信回路を適用可能である。
制御パルス生成部８０は、垂直走査回路部４０、読み出し回路部５０、水平走査回路部６０の動作やそのタイミングを制御する制御信号を生成し、各機能ブロックに供給するための制御回路である。なお、垂直走査回路部４０、読み出し回路部５０、水平走査回路部６０の動作やそのタイミングを制御する制御信号の少なくとも一部は、光電変換装置１００の外部から供給してもよい。
なお、光電変換装置１００の各機能ブロックの接続態様は図１の構成例に限定されるものではなく、例えば図２に示すように構成することもできる。
図２の構成例では、画素部１０の画素アレイの各行に、第１の方向に延在するデータ線１６を配している。データ線１６は、第１の方向に並ぶ画素１２にそれぞれ接続され、これら画素１２に共通の信号線をなしている。また、画素部１０の画素アレイの各列に、第２の方向に延在する制御線１８を配している。制御線１８は、第２の方向に並ぶ画素１２にそれぞれ接続され、これら画素１２に共通の信号線をなしている。
各列の制御線１８は、水平走査回路部６０に接続されている。水平走査回路部６０は、制御パルス生成部８０から出力される制御信号を受け、画素１２から画素信号を読み出すための制御信号を生成し、制御線１８を介して画素１２に供給する。具体的には、水平走査回路部６０は、画素部１０の複数の画素１２を列単位で順次走査し、選択された列に属する各行の画素１２の画素信号をデータ線１６に出力する。
各行のデータ線１６は、読み出し回路部５０に接続されている。読み出し回路部５０は、画素部１０の画素アレイの各行に対応して設けられた複数の保持部（図示せず）を備え、データ線１６を介して画素部１０から列単位で出力される各行の画素１２の画素信号を対応する行の保持部にて保持する機能を備える。
読み出し回路部５０は、制御パルス生成部８０から出力される制御信号を受け、各行の保持部に保持されている画素信号を順次出力回路部７０へと出力する。
図２の構成例におけるその他の構成は、図１の構成例と同様であり得る。
各々の画素１２は、図３に示すように、光電変換部２０と、画素信号処理部３０と、を有する。光電変換部２０は、光子検知素子２２と、クエンチ素子２４と、を有する。画素信号処理部３０は、信号処理回路３２と、カウンタ３４と、画素出力回路３６と、を有する。
光子検知素子２２は、アバランシェフォトダイオード（以下、「ＡＰＤ」と表記する）であり得る。光子検知素子２２を構成するＡＰＤのアノードは、電圧ＶＬが供給されるノードに接続されている。光子検知素子２２を構成するＡＰＤのカソードは、クエンチ素子２４の一方の端子に接続されている。光子検知素子２２とクエンチ素子２４との接続ノードが、光電変換部２０の出力ノードである。クエンチ素子２４の他方の端子は、電圧ＶＬよりも高い電圧ＶＨが供給されるノードに接続されている。電圧ＶＬ及び電圧ＶＨは、ＡＰＤがアバランシェ増倍動作をするに十分な逆バイアス電圧が印加されるように設定されている。一例では、電圧ＶＬとして負の高電圧が与えられ、電圧ＶＨとして電源電圧程度の正電圧が与えられる。例えば、電圧ＶＬは－３０Ｖであり、電圧ＶＨは１Ｖである。
光子検知素子２２は、前述のようにＡＰＤにより構成され得る。アバランシェ増倍動作をするに十分な逆バイアス電圧をＡＰＤに供給した状態とすることで、ＡＰＤへの光入射によって生じた電荷がアバランシェ増倍を起こし、アバランシェ電流が発生する。ＡＰＤに逆バイアス電圧を供給した状態における動作モードには、ガイガーモードとリニアモードとがある。ガイガーモードは、アノードとカソードとの間に印加する電圧をＡＰＤの降伏電圧よりも大きい逆バイアス電圧とする動作モードである。リニアモードは、アノードとカソードとの間に印加する電圧をＡＰＤの降伏電圧近傍又はそれ以下の逆バイアス電圧とする動作モードである。ガイガーモードで動作させるＡＰＤは、ＳＰＡＤ（Single Photon Avalanche Diode）と呼ばれる。光子検知素子２２を構成するＡＰＤは、リニアモードで動作するようにしてもよいし、ガイガーモードで動作するようにしてもよい。特に、ＳＰＡＤはリニアモードのＡＰＤに比べて電位差が大きくなり耐圧の効果が顕著となるため好ましい。
クエンチ素子２４は、光子検知素子２２で生じたアバランシェ電流の変化を電圧信号に変換する機能を備える。また、クエンチ素子２４は、アバランシェ増倍による信号増倍時に負荷回路（クエンチ回路）として機能し、光子検知素子２２に印加される電圧を低減してアバランシェ増倍を抑制する機能を備える。クエンチ素子２４がアバランシェ増倍を抑制する動作は、クエンチ動作と呼ばれる。また、クエンチ素子２４は、クエンチ動作によって電圧降下した分の電流を流すことにより、光子検知素子２２に供給する電圧を電圧ＶＨへと戻す機能を備える。クエンチ素子２４が光子検知素子２２に供給する電圧を電圧ＶＨへと戻す動作は、リチャージ動作と呼ばれる。クエンチ素子２４は、抵抗素子やＭＯＳトランジスタなどにより構成され得る。
信号処理回路３２は、光電変換部２０の出力信号である信号ＩＮ１が供給される入力ノードと、信号ＩＮ２が供給される入力ノードと、出力ノードと、を有する。信号処理回路３２は、光電変換部２０から供給されるアナログ信号である信号ＩＮ１をパルス信号に変換する波形整形部としての機能を備える。信号ＩＮ２は、制御パルス生成部８０から供給され、信号ＩＮ１に応じたパルス信号を出力ノードから出力するか否かを選択する選択信号である。信号処理回路３２の出力ノードは、カウンタ３４に接続されている。
カウンタ３４は、信号処理回路３２の出力信号である信号ＯＵＴが供給される入力ノードと、制御線１４に接続された入力ノードと、出力ノードと、を有する。カウンタ３４は、信号処理回路３２から出力される信号ＯＵＴに重畳するパルスの計数を行い、計数結果であるカウント値を保持する機能を備える。垂直走査回路部４０から制御線１４を介してカウンタ３４に供給される信号には、パルスの計数期間（露光期間）を制御するためのイネーブル信号や、カウンタ３４が保持するカウント値をリセットするためのリセット信号などが含まれ得る。カウンタ３４の出力ノードは、画素出力回路３６を介してデータ線１６に接続されている。
画素出力回路３６は、カウンタ３４とデータ線１６との間の電気的な接続状態（接続又は非接続）を切り替える機能を備える。画素出力回路３６は、垂直走査回路部４０から制御線１４を介して供給される制御信号（図２の構成例にあっては、水平走査回路部６０から制御線１８を介して供給される制御信号）に応じて、カウンタ３４とデータ線１６との間の接続状態を切り替える。画素出力回路３６は、信号を出力するためのバッファ回路を含み得る。
画素１２は、典型的には、画像を形成するための画素信号を出力する単位構造体である。ただし、ＴＯＦ（Time of Flight）方式を用いた測距などを目的とする場合にあっては、画素１２は、必ずしも画像を形成するための画素信号を出力する単位構造体である必要はない。すなわち、画素１２は、光が到達した時刻と光量とを測定するための信号を出力する単位構造体でもあり得る。
なお、画素信号処理部３０は、必ずしも各々の画素１２に１つずつ設けられている必要はなく、複数の画素１２に対して１つの画素信号処理部３０を設けるようにしてもよい。この場合、１つの画素信号処理部３０を用い、複数の画素１２の信号処理を順次実行することができる。
本実施形態による光電変換装置１００は、１枚の基板に形成してもよいし、複数の基板を積層した積層型の光電変換装置として構成してもよい。後者の場合、例えば図４に示すように、センサ基板１１０と回路基板１２０とを積層して電気的に接続した積層型の光電変換装置として構成可能である。センサ基板１１０には、画素１２の構成要素のうち少なくとも光子検知素子２２を配置することができる。また、回路基板１２０には、画素１２の構成要素のうち、クエンチ素子２４と画素信号処理部３０とを配置することができる。光子検知素子２２とクエンチ素子２４及び画素信号処理部３０とは、画素１２毎に設けられた接続配線を介して電気的に接続される。また、回路基板１２０には、垂直走査回路部４０、読み出し回路部５０、水平走査回路部６０、出力回路部７０、制御パルス生成部８０等を更に配置することができる。
各画素１２の光子検知素子２２とクエンチ素子２４及び画素信号処理部３０とは、平面視において重なるようにセンサ基板１１０と回路基板１２０とに設けられる。垂直走査回路部４０、読み出し回路部５０、水平走査回路部６０、出力回路部７０、制御パルス生成部８０は、複数の画素１２により構成される画素部１０の周囲に配置することができる。
なお、本明細書において「平面視」とは、センサ基板１１０の光入射面に対して垂直な方向から視ることを指す。また、「断面」とは、センサ基板１１０の光入射面に垂直な方向の断面を指す。
積層型の光電変換装置１００を構成することにより、素子の集積度を上げ、高機能化を図ることができる。特に、光子検知素子２２とクエンチ素子２４及び画素信号処理部３０とを別々の基板に配置することで、光子検知素子２２の受光面積を犠牲にすることなく光子検知素子２２を高密度で配置することができ、光子検知効率を向上することができる。
なお、光電変換装置１００を構成する基板の数は２枚に限定されるものではなく、３枚以上の基板を積層して光電変換装置１００を構成するようにしてもよい。
また、図４ではセンサ基板１１０及び回路基板１２０としてダイシングされたチップを想定しているが、センサ基板１１０及び回路基板１２０はチップに限定されるものではない。例えば、センサ基板１１０及び回路基板１２０の各々はウェーハであってもよい。また、センサ基板１１０及び回路基板１２０は、ウェーハ状態で積層した後にダイシングしてもよいし、各々をチップ化した後に積層・接合してもよい。
図５は、光電変換部２０及び信号処理回路３２の基本動作を説明する図である。図５（ａ）は光電変換部２０及び信号処理回路３２の回路図であり、図５（ｂ）は信号処理回路３２の入力ノード（ノードＡ）における信号の波形を示し、図５（ｃ）は信号処理回路３２の出力ノード（ノードＢ）における信号の波形を示している。なお、ここでは説明の簡略化のため、信号処理回路３２がインバータ回路により構成されている場合を想定している。
時刻ｔ０において、光子検知素子２２には（ＶＨ－ＶＬ）に相当する電位差の逆バイアス電圧が印加されている。光子検知素子２２を構成するＡＰＤのアノードとカソードとの間にはアバランシェ増倍を生じるに十分な逆バイアス電圧が印加されているが、光子検知素子２２に光子が入射していない状態ではアバランシェ増倍の種となるキャリアが存在しない。そのため、光子検知素子２２においてアバランシェ増倍は起こらず、光子検知素子２２に電流は流れない。
続く時刻ｔ１において、光子検知素子２２に光子（フォトン）が入射したものとする。光子検知素子２２に光子が入射すると、光電変換によって電子－正孔対が生成され、これらキャリアを種としてアバランシェ増倍が生じ、光子検知素子２２にアバランシェ増倍電流が流れる。このアバランシェ増倍電流がクエンチ素子２４を流れることによりクエンチ素子２４による電圧降下が生じ、ノードＡの電圧が降下し始める。ノードＡの電圧降下量が大きくなり、時刻ｔ３においてアバランシェ増倍が停止すると、ノードＡの電圧レベルはそれ以上降下しなくなる。
光子検知素子２２におけるアバランシェ増倍が停止すると、電圧ＶＬが供給されるノードから光子検知素子２２を介してノードＡに電圧降下分を補う電流が流れ、ノードＡの電圧は徐々に増加する。その後、時刻ｔ５においてノードＡは元の電圧レベルに静定する。
信号処理回路３２は、ノードＡから入力される信号を所定の判定閾値に応じて二値化し、ノードＢから出力する。具体的には、信号処理回路３２は、ノードＡの電圧レベルが判定閾値を超えているときはノードＢからＬｏｗレベルの信号を出力し、ノードＡの電圧レベルが判定閾値以下のときはノードＢからＨｉｇｈレベルの信号を出力する。例えば、図５（ｂ）に示すように、時刻ｔ２から時刻ｔ４の期間においてノードＡの電圧が判定閾値以下であるとする。この場合、図５（ｃ）に示すように、ノードＢにおける信号レベルは、時刻ｔ０から時刻ｔ２の期間及び時刻ｔ４から時刻ｔ５の期間においてＬｏｗレベルとなり、時刻ｔ２から時刻ｔ４の期間においてＨｉｇｈレベルとなる。
こうして、ノードＡから入力されたアナログ信号は、信号処理回路３２によってデジタル信号へと波形整形される。光子検知素子２２への光子の入射に応じて信号処理回路３２から出力されるパルス信号が、光子検知パルス信号である。
図６は、信号処理回路３２の構成例及び動作を説明する図である。図６（ａ）は信号処理回路３２の構成例を示す回路図であり、図６（ｂ）は信号処理回路３２の入力信号（信号ＩＮ１，ＩＮ２）及び出力信号（信号ＯＵＴ）の波形を示している。
信号処理回路３２は、例えば図６（ａ）に示すように、Ｎ型トランジスタＭＮＨ１，ＭＮＬ１と、Ｐ型トランジスタＭＰＨ１，ＭＰＬ１と、を含む２入力ＮＯＲ回路により構成され得る。信号ＩＮ１が供給される入力ノードは、Ｎ型トランジスタＭＮＨ１のゲートと、Ｐ型トランジスタＭＰＨ１のゲートとに接続されている。信号ＩＮ２が供給される入力ノードは、Ｎ型トランジスタＭＮＬ１のゲートと、Ｐ型トランジスタＭＰＬ１のゲートとに接続されている。Ｐ型トランジスタＭＰＨ１のソースは、電源電圧ノード（電圧ＶＤＤ）に接続されている。Ｐ型トランジスタＭＰＨ１のドレインは、Ｐ型トランジスタＭＰＬ１のソースに接続されている。Ｐ型トランジスタＭＰＬ１のドレインは、Ｎ型トランジスタＭＮＨ１のドレイン及びＮ型トランジスタＭＮＬ１のドレインに接続されている。Ｎ型トランジスタＭＮＨ１のソース及びＮ型トランジスタＭＮＬ１のソースは、基準電圧ノード（電圧ＶＳＳ）に接続されている。Ｐ型トランジスタＭＰＬ１のドレインと、Ｎ型トランジスタＭＮＨ１のドレインと、Ｎ型トランジスタＭＮＬ１のドレインとの接続ノードは、信号処理回路３２の出力ノードを構成している。
２入力ＮＯＲ回路により構成される図６（ａ）の信号処理回路３２は、図６（ｂ）に示すように、信号ＩＮ２がＬｏｗレベルの場合に、光子検知素子２２への光子の入射に応じて光子検知パルス信号を出力する。一方、信号処理回路３２は、信号ＩＮ２がＨｉｇｈレベルの場合には、光子検知素子２２に光子が入射しても光子検知パルス信号は出力しない。
ここで、本実施形態による光電変換装置１００の信号処理回路３２は、相対的に耐圧の高い素子（高耐圧トランジスタ）と、相対的に耐圧の低い素子（低耐圧トランジスタ）とにより構成されている。具体的には、信号ＩＮ１を制御ノード（ゲート）に受けるＮ型トランジスタＭＮＨ１及びＰ型トランジスタＭＰＨ１は、高耐圧トランジスタで構成されている。また、信号ＩＮ２を制御ノード（ゲート）に受けるＮ型トランジスタＭＮＬ１及びＰ型トランジスタＭＰＬ１は、低耐圧トランジスタで構成されている。なお、高耐圧トランジスタは、例えば２．５Ｖの電源電圧での動作を想定した２．５Ｖ系のトランジスタであり得る。また、低耐圧トランジスタは、例えば１．１Ｖの電源電圧での動作を想定した１．１Ｖ系のトランジスタであり得る。
カウンタ３４や画素出力回路３６等を構成する論理回路は、低消費電力且つ高速動作が可能なトランジスタにより構成することが好ましいが、このような特性のトランジスタは相対的に耐圧の低い低耐圧トランジスタである。一方、光電変換部２０から出力される信号ＩＮ１は、光電変換部２０の動作に応じた所定の振幅（電圧Ｖ１）を有する。この電圧Ｖ１は、通常、論理回路の内部信号の振幅（電圧Ｖ２）よりも大きく、低耐圧トランジスタのゲート耐圧を超えるため、低耐圧トランジスタで信号ＩＮ１を受けることはできない。そのため、信号処理回路３２は、電圧Ｖ１よりも高い耐圧を有する高耐圧トランジスタにより構成される。
しかしながら、高耐圧トランジスタは、低耐圧トランジスタと比較して占有面積が大きいため、信号処理回路３２を高耐圧トランジスタにより構成すると回路面積が大きくなる。特に、ＳＰＡＤイメージセンサはＣＭＯＳイメージセンサと比較して１画素当たりの素子数が多いため、信号処理回路３２の面積は可能な限り縮小することが望まれる。
そこで、本実施形態では、信号ＩＮ１を受けるＮ型トランジスタＭＮＨ１及びＰ型トランジスタＭＰＨ１を高耐圧トランジスタで構成する一方、信号ＩＮ２を受けるＮ型トランジスタＭＮＬ１及びＰ型トランジスタＭＰＬ１を低耐圧トランジスタで構成している。このように構成することで、高耐圧トランジスタを必要最小限に絞り、電圧Ｖ１に対する耐圧を有する信号処理回路３２を小面積で実現することができる。これにより、素子の間隔を広げ、信号間の干渉を減らすことができる。或いは、同じ面積の画素１２内に組み込みうる素子数を増加することができ、光電変換装置の高機能化を図ることが可能となる。
なお、図６には信号処理回路３２を２入力ＮＯＲ回路により構成する例を示したが、信号処理回路３２は２入力ＮＯＲ回路に限定されるものではない。信号処理回路３２は、例えば図７に示すように、インバータ回路とＮＡＮＤ回路とを含む２入力１出力の論理回路により構成することも可能である。図７に示す信号処理回路３２は、Ｎ型トランジスタＭＮＨ２とＰ型トランジスタＭＰＨ２とを含むＮＯＴ回路（インバータ回路）と、Ｎ型トランジスタＭＮＨ１，ＭＮＬ１とＰ型トランジスタＭＰＨ１，ＭＰＬ１とを含むＮＡＮＤ回路と、により構成されている。
信号ＩＮ１が供給される入力ノードは、Ｎ型トランジスタＭＮＨ２のゲートと、Ｐ型トランジスタＭＰＨ２のゲートとに接続されている。Ｐ型トランジスタＭＰＨ２のソースは、電源電圧ノード（電圧ＶＤＨ）に接続されている。Ｐ型トランジスタＭＰＨ２のドレインは、Ｎ型トランジスタＭＮＨ２のドレインに接続されている。Ｎ型トランジスタＭＮＨ２のソースは、基準電圧ノード（電圧ＶＳＳ）に接続されている。Ｐ型トランジスタＭＰＨ２のドレインとＮ型トランジスタＭＮＨ２のドレインとの接続ノード（ノードＮ１）は、インバータ回路の出力ノードである。ノードＮ１における信号振幅は、電圧Ｖ１である。電圧ＶＤＨと電圧ＶＳＳとの電位差が、概ね電圧Ｖ１である。
ノードＮ１は、Ｎ型トランジスタＭＮＨ１のゲートと、Ｐ型トランジスタＭＰＨ１のゲートとに接続されている。信号ＩＮ２が供給される入力ノードは、Ｎ型トランジスタＭＮＬ１のゲートと、Ｐ型トランジスタＭＰＬ１のゲートとに接続されている。Ｐ型トランジスタＭＰＨ１のソース及びＰ型トランジスタＭＰＬ１のソースは、電源電圧ノード（電圧ＶＤＤ）に接続されている。Ｐ型トランジスタＭＰＨ１のドレイン及びＰ型トランジスタＭＰＬ１のドレインは、Ｎ型トランジスタＭＮＨ１のドレインに接続されている。Ｎ型トランジスタＭＮＨ１のソースは、Ｎ型トランジスタＭＮＬ１のドレインに接続されている。Ｎ型トランジスタＭＮＬ１のソースは、基準電圧ノード（電圧ＶＳＳ）に接続されている。Ｐ型トランジスタＭＰＨ１のドレインと、Ｐ型トランジスタＭＰＬ１のドレインと、Ｎ型トランジスタＭＮＨ１のドレインとの接続ノードは、信号処理回路３２の出力ノードを構成している。
図７（ａ）の回路により構成される信号処理回路３２は、図７（ｂ）に示すように、信号ＩＮ２がＨｉｇｈレベルの場合に、光子検知素子２２への光子の入射に応じて光子検知パルス信号を出力する。一方、信号処理回路３２は、信号ＩＮ２がＬｏｗレベルの場合には、光子検知素子２２に光子が入射しても光子検知パルス信号は出力しない。
なお、図７（ａ）におけるＮ型トランジスタＭＮＨ１，ＭＮＬ１及びＰ型トランジスタＭＰＨ１，ＭＰＬ１を低耐圧トランジスタで構成し、ＮＯＴ回路のＰ型トランジスタＭＰＨ２のソースに電圧ＶＤＤを供給する構成としてもよい。
また、図６及び図７には２入力の信号処理回路３２を示したが、信号処理回路３２は２入力に限定されるものではなく、３以上の入力ノードを備えた信号処理回路３２であってもよい。
図８は、画素部１０を構成する素子の回路基板１２０上における配置例を示す平面図である。図８には、画素部１０に設けられた複数の画素１２のうち、２行×２列に配された４つの画素１２を示している。この４つの画素１２からなる単位ブロックが行方向及び列方向に繰り返し配列されることにより、画素部１０が構成される。図８には図面の簡略化のため、活性領域のパターン、ゲート層のパターン、Ｎウェル１３４及びＰウェル１３６のパターンのみを示している。Ｎウェル１３４とＰウェル１３６との境界は点線で示し、Ｐウェル１３６の領域にはドットパターンを付している。また、低耐圧トランジスタが設けられる領域（低耐圧領域ＬＶ）と、高耐圧トランジスタが設けられる領域（高耐圧領域ＨＶ）との境界を、一点鎖線で示している。
回路基板１２０には、画素１２を構成する素子のうち、光子検知素子２２を除く素子、具体的には、クエンチ素子２４や、信号処理回路３２、カウンタ３４及び画素出力回路３６を構成するトランジスタなどが配される。図８には、クエンチ素子２４を構成するＰ型トランジスタＭＰＱと、信号処理回路３２を構成するＮ型トランジスタＭＮＨ１，ＭＮＬ１及びＰ型トランジスタＭＰＨ１，ＭＰＬ１とに、対応する符号を付している。符号を付していないその他のトランジスタは、カウンタ３４や画素出力回路３６を構成するトランジスタである。なお、図８ではＮ型トランジスタＭＮＬ１及びＰ型トランジスタＭＰＬ１として特定のトランジスタを指定しているが、Ｎ型トランジスタＭＮＬ１及びＰ型トランジスタＭＰＬ１は低耐圧領域ＬＶに配されたトランジスタであれば特に限定されるものではない。
クエンチ素子２４及び信号処理回路３２を構成するトランジスタのうち、Ｎ型トランジスタＭＮＨ１及びＰ型トランジスタＭＰＨ１，ＭＰＱが高耐圧トランジスタであり、Ｎ型トランジスタＭＮＬ１及びＰ型トランジスタＭＰＬ１が低耐圧トランジスタである。Ｎ型トランジスタＭＮＨ１及びＰ型トランジスタＭＰＨ１，ＭＰＱは高耐圧領域ＨＶに配され、Ｎ型トランジスタＭＮＬ１及びＰ型トランジスタＭＰＬ１は低耐圧領域ＬＶに配される。高耐圧トランジスタと低耐圧トランジスタとは、製造工程が異なることに起因する位置合わせずれマージンや耐圧を確保する観点から、所定の間隔を空けて配置される。
図８の配置例では、２行×２列の４つの画素１２をミラー対称配置とし、４つの画素１２の高耐圧領域ＨＶが隣り合い連続するように構成している。別の言い方をすると、４つの画素１２の高耐圧領域ＨＶで構成される１つの領域を、これら４つの画素１２が共有している。これにより、各画素１２における高耐圧領域ＨＶと低耐圧領域ＬＶとの境界部を減らし、面積効率を向上することができる。したがって、信号処理回路３２、カウンタ３４及び画素出力回路３６等により複雑な回路を適用し、光電変換装置の更なる高機能化を実現することも可能となる。
なお、図８には高耐圧領域ＨＶの２つの辺が隣り合う画素１２の高耐圧領域ＨＶに接する例を示しているが、隣り合う画素１２の高耐圧領域ＨＶに接する辺は１つであってもよいし、３つであってもよい。
また、図８の配置例では、Ｐ型トランジスタＭＰＱのゲートが延在する方向（Ｘ方向）とＮ型トランジスタＭＮＨ１及びＰ型トランジスタＭＰＨ１のゲートが延在する方向（Ｙ方向）が直交するように配置している。こうすることで、Ｐ型トランジスタＭＰＱのゲートとＮ型トランジスタＭＮＨ１及びＰ型トランジスタＭＰＨ１のゲートが延在する方向とを同じ方向（Ｘ方向）に配置する場合と比較して、面積効率を向上できる場合がある（図９（ａ）及び図９（ｂ）を参照）。各トランジスタのゲートが延在する方向は、面積向上等の観点から適宜選択することができる。
また、図８に示すように、高耐圧トランジスタであるＮ型トランジスタＭＮＨ１と低耐圧トランジスタであるＮ型トランジスタＭＮＬ１とは、共通のＰウェル１３６内に配置することができる。同様に、高耐圧トランジスタであるＰ型トランジスタＭＰＨ１，ＭＰＱと低耐圧トランジスタであるＰ型トランジスタＭＰＬ１とは、共通のＮウェル１３４内に配置することができる。
図１０は、図８から１つの画素１２の一部の素子を抜き出した平面図である。図１１は、図１０のＡ－Ａ′線断面図である。図１０及び図１１において、Ｎ型トランジスタＭＮＬはＮ型トランジスタＭＮＬ１と同様の構造を有する低耐圧トランジスタであり、Ｐ型トランジスタＭＰＬはＰ型トランジスタＭＰＬ１と同様の構造を有する低耐圧トランジスタである。
シリコン基板１３０の表面部には、Ｎウェル１３４とＰウェル１３６とが設けられている。また、シリコン基板１３０の表面部には、活性領域を画定する素子分離領域１３２が設けられている。Ｐウェル１３６に確定された活性領域には、Ｎ型トランジスタＭＮＨ１，ＭＮＬ１，ＭＮＬと、Ｐウェルコンタクト部１５４と、が設けられている。Ｎウェル１３４に確定された活性領域には、Ｐ型トランジスタＭＰＨ１，ＭＰＬ１，ＭＰＬと、Ｎウェルコンタクト部１５６と、が設けられている。なお、Ｎウェル１３４をＰ型領域で囲まれた二重ウェル構造とし、Ｎウェル１３４をシリコン基板１３０の深部の領域から電気的に分離するように構成してもよい。
Ｎ型トランジスタＭＮＬ１，ＭＮＬは、シリコン基板１３０の上にゲート絶縁膜１４２を介して設けられたゲート電極１４６と、Ｎ型半導体領域よりなるソース／ドレイン領域１５０と、を有している。Ｐ型トランジスタＭＰＬ１，ＭＰＬは、シリコン基板１３０の上にゲート絶縁膜１４２を介して設けられたゲート電極１４６と、Ｐ型半導体領域よりなるソース／ドレイン領域１５２と、を有している。Ｎ型トランジスタＭＮＨ１は、シリコン基板１３０の上にゲート絶縁膜１４４を介して設けられたゲート電極１４８と、Ｎ型半導体領域よりなるソース／ドレイン領域１５０と、を有している。Ｐ型トランジスタＭＰＨ１は、シリコン基板１３０の上にゲート絶縁膜１４４を介して設けられたゲート電極１４８と、Ｐ型半導体領域よりなるソース／ドレイン領域１５２と、を有している。
高耐圧のＮ型トランジスタＭＮＨ１と低耐圧のＮ型トランジスタＭＮＬ１とは、Ｐウェルコンタクト部１５４を共有している。Ｐウェルコンタクト部１５４は、Ｐウェル１３６の表面部に設けられた高濃度のＰ型半導体領域により構成されている。高耐圧のＰ型トランジスタＭＰＨ１と低耐圧のＰ型トランジスタＭＰＬ１，ＭＰＬとは、Ｎウェルコンタクト部１５６を共有している。Ｎウェルコンタクト部１５６は、Ｎウェル１３４の表面部に設けられた高濃度のＮ型半導体領域により構成されている。
低耐圧トランジスタ（Ｎ型トランジスタＭＮＬ１，ＭＮＬ及びＰ型トランジスタＭＰＬ１，ＭＰＬ）と高耐圧トランジスタ（Ｎ型トランジスタＭＮＨ１及びＰ型トランジスタＭＰＨ１）とは、ゲート絶縁膜１４２，１４４の厚さが異なっている。具体的には、高耐圧トランジスタのゲート絶縁膜１４４の厚さは、低耐圧トランジスタのゲート絶縁膜１４２の厚さよりも厚くなっている。
次に、低耐圧トランジスタ及び高耐圧トランジスタの製造方法の一例について、図１２及び図１３を用いて説明する。図１２及び図１３は、低耐圧トランジスタ及び高耐圧トランジスタの製造方法を示す工程断面図である。
まず、例えばＳＴＩ（Shallow Trench Isolation）法を用い、シリコン基板１３０の表面部に活性領域を画定する素子分離領域１３２を形成する。
次いで、フォトリソグラフィ及びイオン注入を用い、シリコン基板１３０の所定領域に所定の不純物を注入し、Ｎウェル１３４及びＰウェル１３６を形成する（図１２（ａ））。
次いで、例えば熱酸化法によりシリコン基板１３０を熱酸化し、素子分離領域１３２により画定された活性領域の表面部に酸化シリコン膜１３８を形成する（図１２（ｂ））。
次いで、フォトリソグラフィにより、少なくとも高耐圧領域ＨＶを覆い且つ少なくとも低耐圧領域ＬＶを露出するフォトレジスト膜１４０を形成する。
次いで、フォトレジスト膜１４０をマスクとして酸化シリコン膜１３８をエッチングし、低耐圧領域ＬＶの酸化シリコン膜１３８を除去する（図１２（ｃ））。なお、図１２（ｃ）では、低耐圧領域ＬＶの酸化シリコン膜１３８とともにウェルコンタクト領域の酸化シリコン膜１３８も除去しているが、ウェルコンタクト領域の酸化シリコン膜１３８は必ずしも除去する必要はない。
次いで、例えばアッシングにより、フォトレジスト膜１４０を除去する。
次いで、例えば熱酸化法によりシリコン基板１３０を熱酸化し、低耐圧領域ＬＶ及びウェルコンタクト領域に、第１の膜厚の酸化シリコン膜（ゲート絶縁膜１４２）を形成する。同時に、高耐圧領域ＨＶの酸化シリコン膜１３８を追加酸化し、第１の膜厚よりも厚い第２の膜厚の酸化シリコン膜（ゲート絶縁膜１４４）を形成する（図１３（ａ））。
次いで、例えばＣＶＤ法により多結晶シリコン膜を堆積後、フォトリソグラフィ及びドライエッチングによりこの多結晶シリコン膜をパターニングし、ゲート電極１４６，１４８を形成する（図１３（ｂ））。
次いで、フォトリソグラフィ及びイオン注入を用い、Ｎ型トランジスタ形成領域及びＮウェルコンタクト領域にＮ型不純物を注入する。これにより、Ｎ型トランジスタＭＮＨ１，ＭＮＬ１，ＭＮＬのソース／ドレイン領域１５０及びＮウェルコンタクト部１５６を形成する。
また、フォトリソグラフィ及びイオン注入を用い、Ｐ型トランジスタ形成領域及びＰウェルコンタクト領域にＰ型不純物を注入する。これにより、Ｐ型トランジスタＭＰＨ１，ＭＰＬ１，ＭＰＬのソース／ドレイン領域１５２及びＰウェルコンタクト部１５４を形成する（図１３（ｃ））。
このように、本実施形態によれば、画素回路を構成する素子の面積効率を向上し、光電変換装置の高性能化や高機能化を実現することができる。
［第２実施形態］
本発明の第２実施形態による光検出システムについて、図１４を用いて説明する。図１４は、本実施形態による光検出システムの概略構成を示すブロック図である。本実施形態では、第１実施形態の光電変換装置１００を適用した光検出センサについて説明する。
上記第１実施形態で述べた光電変換装置１００は、種々の光検出システムに適用可能である。適用可能な光検出システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などの撮像システムが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、光検出システムに含まれる。図１４には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。
図１４に例示した光検出システム２００は、光電変換装置２０１、被写体の光学像を光電変換装置２０１に結像させるレンズ２０２、レンズ２０２を通過する光量を可変にするための絞り２０４、レンズ２０２の保護のためのバリア２０６を有する。レンズ２０２及び絞り２０４は、光電変換装置２０１に光を集光する光学系である。光電変換装置２０１は、第１実施形態で説明した光電変換装置１００であって、レンズ２０２により結像された光学像を画像データに変換する。
光検出システム２００は、また、光電変換装置２０１より出力される出力信号の処理を行う信号処理部２０８を有する。信号処理部２０８は、光電変換装置２０１が出力するデジタル信号から画像データの生成を行う。また、信号処理部２０８は必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。光電変換装置２０１は、信号処理部２０８で処理されるデジタル信号を生成するＡＤ変換部を備え得る。ＡＤ変換部は、光電変換装置２０１の光子検知素子が形成された半導体層（半導体基板）に形成されていてもよいし、光電変換装置２０１の光子検知素子が形成された半導体層とは別の半導体基板に形成されていてもよい。また、信号処理部２０８が光電変換装置２０１と同一の半導体基板に形成されていてもよい。
光検出システム２００は、更に、画像データを一時的に記憶するためのバッファメモリ部２１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）２１２を有する。更に光検出システム２００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体２１４、記録媒体２１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）２１６を有する。なお、記録媒体２１４は、光検出システム２００に内蔵されていてもよく、着脱可能であってもよい。また、記録媒体制御Ｉ／Ｆ部２１６と記録媒体２１４との間の通信や外部Ｉ／Ｆ部２１２からの通信は無線によってなされてもよい。
更に光検出システム２００は、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部２１８、光電変換装置２０１と信号処理部２０８に各種タイミング信号を出力するタイミング発生部２２０を有する。ここで、タイミング信号などは外部から入力されてもよく、光検出システム２００は少なくとも光電変換装置２０１と、光電変換装置２０１から出力された出力信号を処理する信号処理部２０８とを有すればよい。タイミング発生部２２０は、光電変換装置２０１に搭載されていてもよい。また、全体制御・演算部２１８及びタイミング発生部２２０は、光電変換装置２０１の制御機能の一部又は全部を実施するように構成されていてもよい。
光電変換装置２０１は、撮像信号を信号処理部２０８に出力する。信号処理部２０８は、光電変換装置２０１から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部２０８は、撮像信号を用いて、画像を生成する。信号処理部２０８は、光電変換装置２０１から出力される信号に対して測距演算を行うように構成されていてもよい。
このように、本実施形態によれば、第１実施形態の光電変換装置を用いて光検出システムを構成することにより、より良質の画像が取得可能な光検出システムを実現することができる。
［第３実施形態］
本発明の第３実施形態による距離画像センサについて、図１５を用いて説明する。図１５は、本実施形態による距離画像センサの概略構成を示すブロック図である。本実施形態では、第１実施形態の光電変換装置１００を適用した光検出システムの一例として距離画像センサを説明する。
本実施形態による距離画像センサ３００は、図１５に示すように、光学系３０２と、光電変換装置３０４と、画像処理回路３０６と、モニタ３０８と、メモリ３１０と、を含んで構成され得る。この距離画像センサ３００は、光源装置３２０から被写体３３０に向かって照射され被写体３３０の表面で反射された光（変調光やパルス光）を受光し、被写体３３０までの距離に応じた距離画像を取得するものである。
光学系３０２は、１枚又は複数枚のレンズにより構成され、被写体３３０からの像光（入射光）を光電変換装置３０４の受光面（センサ部）に結像させる役割を有する。
光電変換装置３０４は、第１実施形態で説明した光電変換装置１００であって、被写体３３０からの像光に基づいて被写体３３０までの距離を示す距離信号を生成し、生成した距離信号を画像処理回路３０６へと供給する機能を備える。
画像処理回路３０６は、光電変換装置３０４から供給された距離信号に基づいて距離画像を構築する画像処理を行う機能を備える。
モニタ３０８は、画像処理回路３０６における画像処理によって得られた距離画像（画像データ）を表示する機能を備える。また、メモリ３１０は、画像処理回路３０６における画像処理によって得られた距離画像（画像データ）を記憶（記録）する機能を備える。
このように、本実施形態によれば、第１実施形態の光電変換装置を用いて距離画像センサを構成することにより、画素１２の特性向上に相俟って、より正確な距離情報を含む距離画像を取得可能な距離画像センサを実現することができる。
［第４実施形態］
本発明の第４実施形態による内視鏡手術システムについて、図１６を用いて説明する。図１６は、本実施形態による内視鏡手術システムの構成例を示す概略図である。本実施形態では、第１実施形態の光電変換装置１００を適用した光検出システムの一例として内視鏡手術システムを説明する。
図１６には、術者（医師）４６０が、内視鏡手術システム４００を用いて、患者ベッド４７０上の患者４７２に手術を行っている様子が図示されている。
本実施形態の内視鏡手術システム４００は、図１６に示すように、内視鏡４１０と、術具４２０と、内視鏡下手術のための各種の装置が搭載されたカート４３０と、を含んで構成され得る。カート４３０には、ＣＣＵ（カメラコントロールユニット：Ｃａｍｅｒａ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）４３２、光源装置４３４、入力装置４３６、処置具制御装置４３８、表示装置４４０などが搭載され得る。
内視鏡４１０は、先端から所定の長さの領域が患者４７２の体腔内に挿入される鏡筒４１２と、鏡筒４１２の基端に接続されるカメラヘッド４１４と、を含んで構成される。図１６には、硬性の鏡筒４１２を有するいわゆる硬性鏡として構成される内視鏡４１０を図示しているが、内視鏡４１０は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。内視鏡４１０は、アーム４１６により移動可能な状態で保持されている。
鏡筒４１２の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡４１０には光源装置４３４が接続されており、光源装置４３４によって生成された光が、鏡筒４１２の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者４７２の体腔内の観察対象に向かって照射される。なお、内視鏡４１０は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
カメラヘッド４１４の内部には図示しない光学系及び光電変換装置が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該光電変換装置に集光される。当該光電変換装置は、観察光を光電変換し、観察光に対応する電気信号、すなわち観察像に対応する画像信号を生成する。当該光電変換装置としては、第１実施形態で説明した光電変換装置１００を用いることができる。当該画像信号は、ＲＡＷデータとしてＣＣＵ４３２に送信される。
ＣＣＵ４３２は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等によって構成され、内視鏡４１０及び表示装置４４０の動作を統括的に制御する。更に、ＣＣＵ４３２は、カメラヘッド４１４から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
表示装置４４０は、ＣＣＵ４３２からの制御により、当該ＣＣＵ４３２によって画像処理が施された画像信号に基づく画像を表示する。
光源装置４３４は、例えばＬＥＤ（Light Emitting Diode）等の光源から構成され、術部等を撮影する際の照射光を内視鏡４１０に供給する。
入力装置４３６は、内視鏡手術システム４００に対する入力インターフェースである。ユーザは、入力装置４３６を介して、内視鏡手術システム４００に対して各種の情報の入力や指示入力を行うことができる。
処置具制御装置４３８は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具４５０の駆動を制御する。
内視鏡４１０に術部を撮影する際の照射光を供給する光源装置４３４は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置４３４において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド４１４の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
また、光源装置４３４は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド４１４の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
また、光源装置４３４は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用する。具体的には、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置４３４は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
このように、本実施形態によれば、第１実施形態の光電変換装置を用いて内視鏡手術システムを構成することにより、より良質の画像が取得可能な内視鏡手術システムを実現することができる。
［第５実施形態］
本発明の第５実施形態による光検出システム及び移動体について、図１７乃至図１９を用いて説明する。図１７は、本実施形態による移動体の構成例を示す概略図である。図１８は、本実施形態による光検出システムの概略構成を示すブロック図である。図１９は、本実施形態による光検出システムの動作を示すフロー図である。本実施形態では、第１実施形態の光電変換装置１００を適用した光検出システムとして、車載カメラへの適用例を示す。
図１７は、本実施形態による移動体（車両システム）の構成例を示す模式図である。図１７には、第１実施形態による光電変換装置を適用した光検出システムが組み込まれた車両システムの一例として、車両５００（自動車）の構成を示している。図１７（ａ）は車両５００の正面模式図であり、図１７（ｂ）は車両５００の平面模式図であり、図１７（ｃ）は車両５００の背面模式図である。車両５００は、正面に一対の光電変換装置５０２を備えている。ここで、光電変換装置５０２は、第１実施形態で説明した光電変換装置１００である。また、車両５００は、集積回路５０３、警報装置５１２及び主制御部５１３を備える。
図１８は、車両５００に搭載された光検出システム５０１の構成例を示すブロック図である。光検出システム５０１は、光電変換装置５０２と、画像前処理部５１５と、集積回路５０３と、光学系５１４と、を含む。光電変換装置５０２は、第１実施形態で説明した光電変換装置１００である。光学系５１４は、光電変換装置５０２に被写体の光学像を結像する。光電変換装置５０２は、光学系５１４により結像された被写体の光学像を電気信号に変換する。画像前処理部５１５は、光電変換装置５０２から出力された信号に対して所定の信号処理を行う。画像前処理部５１５の機能は、光電変換装置５０２内に組み込まれていてもよい。光検出システム５０１には、光学系５１４、光電変換装置５０２及び画像前処理部５１５の組が、少なくとも２組設けられており、各組の画像前処理部５１５からの出力が集積回路５０３に入力されるようになっている。
集積回路５０３は、撮像システム用途向けの集積回路であり、画像処理部５０４、光学測距部５０６、視差演算部５０７、物体認知部５０８、異常検出部５０９を含む。画像処理部５０４は、画像前処理部５１５から出力された画像信号を処理する。例えば、画像処理部５０４は、画像前処理部５１５の出力信号に対して、現像処理や欠陥補正等の画像処理を行う。画像処理部５０４は、画像信号を一時的に保持するメモリ５０５を備える。メモリ５０５には、例えば光電変換装置５０２内の既知の欠陥画素の位置が記憶され得る。
光学測距部５０６は、被写体の合焦や測距を行う。視差演算部５０７は、複数の光電変換装置５０２により取得された複数の画像データ（視差画像）から測距情報（距離情報）の算出を行う。光電変換装置５０２の各々が、距離情報などの各種情報を取得可能な構成を備えていてもよい。物体認知部５０８は、車、道、標識、人等の被写体の認知を行う。異常検出部５０９は、光電変換装置５０２の異常を検出すると、主制御部５１３に異常を通知する。
集積回路５０３は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよいし、これらの組合せによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated Circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
主制御部５１３は、光検出システム５０１、車両センサ５１０、制御ユニット５２０等の動作を統括・制御する。なお、車両５００が主制御部５１３を備えていなくてもよい。この場合、光電変換装置５０２、車両センサ５１０、制御ユニット５２０が通信ネットワークを介して制御信号の送受を行う。この制御信号の送受には、例えばＣＡＮ規格が適用され得る。
集積回路５０３は、主制御部５１３からの制御信号を受け或いは自身の制御部によって、光電変換装置５０２へ制御信号や設定値を送信する機能を有する。
光検出システム５０１は、車両センサ５１０に接続されており、車速、ヨーレート、舵角などの自車両走行状態及び自車外環境や他車・障害物の状態を検出することができる。車両センサ５１０は、対象物までの距離情報を取得する距離情報取得手段でもある。また、光検出システム５０１は、自動操舵、自動巡行、衝突防止機能等の種々の運転支援を行う運転支援制御部５１１に接続されている。特に、衝突判定機能に関しては、光検出システム５０１や車両センサ５１０の検出結果を基に他車・障害物との衝突推定・衝突有無を判定する。これにより、衝突が推定される場合の回避制御、衝突時の安全装置起動を行う。
また、光検出システム５０１は、衝突判定部での判定結果に基づいて、ドライバーに警報を発する警報装置５１２にも接続されている。例えば、衝突判定部の判定結果として衝突可能性が高い場合、主制御部５１３は、ブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして、衝突を回避、被害を軽減する車両制御を行う。警報装置５１２は、音等の警報を鳴らす、カーナビゲーションシステムやメーターパネルなどの表示部画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
本実施形態では、車両の周囲、例えば前方又は後方を光検出システム５０１で撮影する。図１７（ｂ）に、車両前方を光検出システム５０１で撮像する場合の光検出システム５０１の配置例を示す。
光電変換装置５０２は、前述のように、車両５００の前方に配される。具体的には、車両５００の進退方位又は外形（例えば車幅）に対する中心線を対称軸に見立て、その対称軸に対して２つの光電変換装置５０２が線対称に配されると、車両５００と被写対象物との間の距離情報の取得や衝突可能性の判定を行う上で好ましい。また、光電変換装置５０２は、運転者が運転席から車両５００の外の状況を視認する際に運転者の視野を妨げない配置が好ましい。警報装置５１２は、運転者の視野に入りやすい配置が好ましい。
次に、光検出システム５０１における光電変換装置５０２の故障検出動作について、図１９を用いて説明する。光電変換装置５０２の故障検出動作は、図１９に示すステップＳ１１０～Ｓ１８０に従って実施され得る。
ステップＳ１１０は、光電変換装置５０２のスタートアップ時の設定を行うステップである。すなわち、光検出システム５０１の外部（例えば主制御部５１３）又は光検出システム５０１の内部から、光電変換装置５０２の動作のための設定を送信し、光電変換装置５０２の撮像動作及び故障検出動作を開始する。
次いで、ステップＳ１２０において、有効画素から画素信号を取得する。また、ステップＳ１３０において、故障検出用に設けた故障検出画素からの出力値を取得する。この故障検出画素は、有効画素と同じく光電変換素子を備える。この光電変換素子には、所定の電圧が書き込まれる。故障検出用画素は、この光電変換素子に書き込まれた電圧に対応する信号を出力する。なお、ステップＳ１２０とステップＳ１３０とは逆でもよい。
次いで、ステップＳ１４０において、故障検出画素の出力期待値と、実際の故障検出画素からの出力値との該非判定を行う。ステップＳ１４０における該非判定の結果、出力期待値と実際の出力値とが一致している場合は、ステップＳ１５０に移行し、撮像動作が正常に行われていると判定し、処理ステップがステップＳ１６０へと移行する。ステップＳ１６０では、走査行の画素信号をメモリ５０５に送信して一次保存する。そののち、ステップＳ１２０に戻り、故障検出動作を継続する。一方、ステップＳ１４０における該非判定の結果、出力期待値と実際の出力値とが一致していない場合は、処理ステップはステップＳ１７０に移行する。ステップＳ１７０において、撮像動作に異常があると判定し、主制御部５１３又は警報装置５１２に警報を通知する。警報装置５１２は、表示部に異常が検出されたことを表示させる。その後、ステップＳ１８０において光電変換装置５０２を停止し、光検出システム５０１の動作を終了する。
なお、本実施形態では、１行毎にフローチャートをループさせる例を例示したが、複数行毎にフローチャートをループさせてもよいし、１フレーム毎に故障検出動作を行ってもよい。ステップＳ１７０の警報の発報は、無線ネットワークを介して、車両の外部に通知するようにしてもよい。
また、本実施形態では、他の車両と衝突しない制御を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、光検出システム５０１は、自車両等の車両に限らず、例えば、船舶、航空機或いは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
［第６実施形態］
本発明の第６実施形態による光検出システムについて、図２０を用いて説明する。図２０は、本実施形態による光検出システムの構成例を示す概略図である。本実施形態では、第１実施形態の光電変換装置１００を適用した光検出システムとして、眼鏡（スマートグラス）への適用例を説明する。
図２０（ａ）は、１つの適用例に係る眼鏡６００（スマートグラス）を示している。眼鏡６００は、レンズ６０１と、光電変換装置６０２と、制御装置６０３と、を有する。
光電変換装置６０２は、第１実施形態で説明した光電変換装置１００であって、レンズ６０１に設けられている。光電変換装置６０２は１つでもよいし、複数でもよい。また、複数の光電変換装置６０２を用いる場合にあっては、複数種類の光電変換装置６０２を組み合わせて用いてもよい。光電変換装置６０２の配置位置は図２０（ａ）に限定されるものではない。レンズ６０１の裏面側には、ＯＬＥＤやＬＥＤ等の発光装置を含む表示装置（図示せず）が設けられていてもよい。
制御装置６０３は、光電変換装置６０２と上記の表示装置に電力を供給する電源として機能する。また、制御装置６０３は、光電変換装置６０２及び表示装置の動作を制御する機能を備える。レンズ６０１には、光電変換装置６０２に光を集光するための光学系が設けられている。
図２０（ｂ）は、他の１つの適用例に係る眼鏡６１０（スマートグラス）を示している。眼鏡６１０は、レンズ６１１と、制御装置６１２と、を有する。制御装置６１２には、光電変換装置６０２に相当する不図示の光電変換装置と表示装置とが搭載され得る。
レンズ６１１には、制御装置６１２内の光電変換装置と、表示装置からの光を投影するための光学系とが設けられており、画像が投影される。制御装置６１２は、光電変換装置及び表示装置に電力を供給する電源として機能するとともに、光電変換装置及び表示装置の動作を制御する機能を備える。
制御装置６１２は、装着者の視線を検知する視線検知部を更に有してもよい。この場合、制御装置６１２に赤外発光部を設け、赤外発光部から発せられた赤外線を視線の検知に用いることができる。具体的には、赤外発光部は、表示画像を注視しているユーザの眼球に対して、赤外光を発する。発せられた赤外光の眼球からの反射光を、受光素子を有する撮像部が検出することで眼球の撮像画像が得られる。平面視における赤外発光部から表示部への光を低減する低減手段を有することで、画像品位の低下を低減することができる。
表示画像に対するユーザの視線は、赤外光の撮像により得られた眼球の撮像画像から検出することができる。眼球の撮像画像を用いた視線検出には任意の公知の手法が適用できる。一例として、角膜での照射光の反射によるプルキニエ像に基づく視線検出方法を用いることができる。より具体的には、瞳孔角膜反射法に基づく視線検出処理が行われる。瞳孔角膜反射法を用いて、眼球の撮像画像に含まれる瞳孔の像とプルキニエ像とに基づいて、眼球の向き（回転角度）を表す視線ベクトルが算出されることにより、ユーザの視線が検出される。
本実施形態の表示装置は、受光素子を有する光電変換装置を備え、光電変換装置からのユーザの視線情報に基づいて表示画像を制御するように構成されてもよい。具体的には、表示装置は、視線情報に基づいて、ユーザが注視する第１の視界領域と、第１の視界領域以外の第２の視界領域とを決定する。第１の視界領域及び第２の視界領域は、表示装置の制御装置が決定してもよいし、外部の制御装置が決定してもよい。外部の制御装置が決定する場合は、通信を介して表示装置に伝えられる。表示装置の表示領域において、第１の視界領域の表示解像度は、第２の視界領域の表示解像度よりも高くなるように制御してもよい。つまり、第２の視界領域の解像度は、第１の視界領域の解像度よりも低くしてもよい。
また、表示領域は、第１の表示領域、第１の表示領域とは異なる第２の表示領域とを有し、視線情報に基づいて、第１の表示領域及び第２の表示領域から優先度が高い領域を決定するように構成されてもよい。第１の表示領域及び第２の表示領域は、表示装置の制御装置が決定してもよいし、外部の制御装置が決定してもよい。外部の制御装置が決定する場合は、通信を介して表示装置に伝えられる。優先度の高い領域の解像度は、優先度が高い領域以外の領域の解像度よりも高くなるように制御してもよい。つまり、優先度が相対的に低い領域の解像度は低くしてもよい。
なお、第１の視界領域や優先度が高い領域の決定には、ＡＩを用いてもよい。ＡＩは、眼球の画像と当該画像の眼球が実際に視ていた方向とを教師データとして、眼球の画像から視線の角度、視線の先の目的物までの距離を推定するよう構成されたモデルであってよい。ＡＩプログラムは、表示装置が有しても、光電変換装置が有しても、外部装置が有してもよい。外部装置が有する場合は、通信を介して表示装置に伝えられる。
視認検知に基づいて表示制御する場合、外部を撮像する光電変換装置を更に有するスマートグラスに好ましく適用できる。スマートグラスは、撮像した外部情報をリアルタイムで表示することができる。
［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。
また、上記第１実施形態では、画素回路を構成するトランジスタとして低耐圧トランジスタと高耐圧トランジスタとを示したが、耐圧の異なるトランジスタは必ずしも２種類である必要はなく、３種類以上であってもよい。
また、上記第１実施形態では、光子検知素子２２のカソードとクエンチ素子２４との間の接続ノードから信号ＩＮ１を出力する構成としたが、光電変換部２０の構成はこれに限定されるものではない。例えば、光子検知素子２２のアノード側にクエンチ素子２４を接続し、光子検知素子２２のアノードとクエンチ素子２４との間の接続ノードから信号ＩＮ１を取得する構成としてもよい。
また、光子検知素子２２とクエンチ素子２４との間や光電変換部２０と画素信号処理部３０との間にトランジスタ等のスイッチを設け、これらの間の電気的な接続状態を制御するようにしてもよい。また、電圧ＶＨが供給されるノードとクエンチ素子２４との間及び／又は電圧ＶＬが供給されるノードと光子検知素子２２との間にトランジスタ等のスイッチを設け、これらの間の電気的な接続状態を制御するようにしてもよい。
また、上記第１実施形態では画素信号処理部３０としてカウンタ３４を用いる構成を示したが、カウンタ３４の代わりにＴＤＣ（時間・デジタル変換回路：Time to Digital Converter）とメモリとを用いてもよい。この場合、信号処理回路３２から出力されたパルス信号の発生タイミングは、ＴＤＣによってデジタル信号に変換される。ＴＤＣには、パルス信号のタイミングの測定時に、垂直走査回路部４０から制御線１４を介して制御パルスｐＲＥＦ（参照信号）が供給される。ＴＤＣは、制御パルスｐＲＥＦを基準として、各画素１２から出力された信号の入力タイミングを相対的な時間としたときの信号をデジタル信号として取得する。
また、本明細書では、トランジスタや半導体領域の極性を「導電型」で表記することがある。例えば、Ｎ型が第１導電型の場合、Ｐ型が第２導電型である。Ｎ型が第２導電型の場合、Ｐ型が第１導電型である。
なお、上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
１０…画素部
１２…画素
１４，１８…制御線
１６…データ線
２０…光電変換部
２２…光子検知素子
２４…クエンチ素子
３０…画素信号処理部
３２…信号処理回路
３４…カウンタ
３６…画素出力回路
４０…垂直走査回路部
５０…読み出し回路部
６０…水平走査回路部
７０…出力回路部
８０…制御パルス生成部
１００…光電変換装置

Claims (24)

  1. 光子の入射により生じた電荷をアバランシェ増倍により増倍するアバランシェダイオードを有し、光子の入射に応じて第１の信号を出力する光電変換部と、前記第１の信号と第２の信号とに応じて第３の信号をカウンタに出力する論理回路を含む信号処理回路と、を有する画素を有し、
    前記信号処理回路は、第１の耐圧を有する第１の素子と、前記第１の耐圧よりも低い耐圧である第２の耐圧を有する第２の素子と、を含み、前記第１の素子に前記第１の信号が入力され、前記第２の素子に前記第２の信号が入力されるように構成されている
    ことを特徴とする光電変換装置。
  2. 光子の入射により生じた電荷をアバランシェ増倍により増倍するアバランシェダイオードを有し、光子の入射に応じて第１の信号を出力する光電変換部と、前記第１の信号と第２の信号とに応じて第３の信号をカウンタに出力する論理回路を含む信号処理回路と、を有する画素を有し、
    前記信号処理回路は、第１の素子と第２の素子と、を含み、前記第１の素子に前記第１の信号が入力され、前記第２の素子に前記第２の信号が入力されるように構成されており、
    前記第１の素子が有するトランジスタのゲート絶縁膜の厚さは、前記第２の素子が有するトランジスタのゲート絶縁膜の厚さよりも厚い
    ことを特徴とする光電変換装置。
  3. 光子の入射により生じた電荷をアバランシェ増倍により増倍するアバランシェダイオードを有し、光子の入射に応じて第１の信号を出力する光電変換部と、前記第１の信号と第２の信号とに応じて第３の信号を出力する論理回路を含む信号処理回路と、を有する画素を有し、
    前記信号処理回路は、前記アバランシェダイオードのカソードまたはアノードに接続された第１の耐圧を有する第１の素子と、前記第１の耐圧よりも低い耐圧である第２の耐圧を有する第２の素子と、を含み、前記第１の素子に前記第１の信号が入力され、前記第２の素子に前記第２の信号が入力されるように構成されている
    ことを特徴とする光電変換装置。
  4. 光子の入射により生じた電荷をアバランシェ増倍により増倍するアバランシェダイオードを有し、光子の入射に応じて第１の信号を出力する光電変換部と、前記第１の信号と第２の信号とに応じて第３の信号を出力する論理回路を含む信号処理回路と、を有する画素を有し、
    前記信号処理回路は、前記アバランシェダイオードのカソードまたはアノードに接続された第１の素子と第２の素子と、を含み、前記第１の素子に前記第１の信号が入力され、前記第２の素子に前記第２の信号が入力されるように構成されており、
    前記第１の素子が有するトランジスタのゲート絶縁膜の厚さは、前記第２の素子が有するトランジスタのゲート絶縁膜の厚さよりも厚い
    ことを特徴とする光電変換装置。
  5. 光子の入射により生じた電荷をアバランシェ増倍により増倍するアバランシェダイオードを有し、光子の入射に応じてアナログ信号である第１の信号を出力する光電変換部と、前記第１の信号と第２の信号とに応じてパルス信号である第３の信号を出力する論理回路を含む波形整形回路と、を有する画素を有し、
    前記波形整形回路は、第１の耐圧を有する第１の素子と、前記第１の耐圧よりも低い耐圧である第２の耐圧を有する第２の素子と、を含み、前記第１の素子に前記第１の信号が入力され、前記第２の素子に前記第２の信号が入力されるように構成されている
    ことを特徴とする光電変換装置。
  6. 光子の入射により生じた電荷をアバランシェ増倍により増倍するアバランシェダイオードを有し、光子の入射に応じてアナログ信号である第１の信号を出力する光電変換部と、前記第１の信号と第２の信号とに応じてパルス信号である第３の信号を出力する論理回路を含む波形整形回路と、を有する画素を有し、
    前記波形整形回路は、第１の素子と第２の素子と、を含み、前記第１の素子に前記第１の信号が入力され、前記第２の素子に前記第２の信号が入力されるように構成されており、
    前記第１の素子が有するトランジスタのゲート絶縁膜の厚さは、前記第２の素子が有するトランジスタのゲート絶縁膜の厚さよりも厚い
    ことを特徴とする光電変換装置。
  7. 前記光電変換部は、前記アバランシェダイオードのアバランシェ増倍を抑制するクエンチ素子を更に有し、
    前記クエンチ素子は、前記第２の耐圧を有する第３の素子により構成されている
    ことを特徴とする請求項１、３、５のいずれか１項に記載の光電変換装置。
  8. 前記第１の信号は、第１の振幅を有し、
    前記第２の信号は、前記第１の振幅よりも小さい第２の振幅を有する
    ことを特徴とする請求項１乃至７のいずれか１項に記載の光電変換装置。
  9. 前記第３の信号は、アナログ信号である前記第１の信号をパルス信号に変換した信号である
    ことを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
  10. 前記第２の信号は、前記信号処理回路からの前記第３の信号の出力を制御する信号である
    ことを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
  11. 前記信号処理回路は、複数の前記第１の素子と、複数の前記第２の素子と、を含み、前記複数の第１の素子が配置された第１の領域と、前記複数の第２の素子が配置された第２の領域と、を有する
    ことを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
  12. 複数の前記画素が配列された画素部を有し、
    隣り合う前記複数の画素が、前記第１の領域を共有している
    ことを特徴とする請求項１１記載の光電変換装置。
  13. 前記画素部は、４つの前記画素がミラー対称配置された単位ブロックが繰り返し配列されてなる
    ことを特徴とする請求項１２記載の光電変換装置。
  14. 前記複数の第１の素子は、第１導電型の第１のトランジスタと、前記第１導電型と異なる第２導電型の第２のトランジスタと、を含み、
    前記複数の第２の素子は、前記第１導電型の第３のトランジスタと、前記第２導電型の第４のトランジスタと、を含み、
    前記第１のトランジスタと前記第３のトランジスタとが共通の第１のウェルに設けられており、
    前記第２のトランジスタと前記第４のトランジスタとが共通の第２のウェルに設けられている
    ことを特徴とする請求項１１乃至１３のいずれか１項に記載の光電変換装置。
  15. 前記第１のトランジスタ及び前記第２のトランジスタのゲート絶縁膜は、前記第３のトランジスタ及び前記第４のトランジスタのゲート絶縁膜よりも厚い
    ことを特徴とする請求項１４記載の光電変換装置。
  16. 前記第１のトランジスタ及び前記第２のトランジスタのゲートが延在する方向と、前記第３のトランジスタ及び前記第４のトランジスタのゲートが延在する方向とが異なっている
    ことを特徴とする請求項１４又は１５記載の光電変換装置。
  17. 前記第１の素子に供給される電源電圧と前記第２の素子に供給される電源電圧とが同じである
    ことを特徴とする請求項１乃至１６のいずれか１項に記載の光電変換装置。
  18. 前記論理回路は、前記第１の信号及び前記第２の信号を入力とし、前記第３の信号を出力とするＮＯＲ回路を有する
    ことを特徴とする請求項１乃至１７のいずれか１項に記載の光電変換装置。
  19. 前記ＮＯＲ回路は、前記第１の素子及び前記第２の素子により構成されている
    ことを特徴とする請求項１８記載の光電変換装置。
  20. 前記論理回路は、前記第１の信号を入力とするＮＯＴ回路と、前記ＮＯＴ回路の出力及び前記第２の信号を入力とし、前記第３の信号を出力とするＮＡＮＤ回路と、を有する
    ことを特徴とする請求項１乃至１７のいずれか１項に記載の光電変換装置。
  21. 前記ＮＯＴ回路は、前記第１の素子により構成されており、
    前記ＮＡＮＤ回路は、前記第１の素子及び前記第２の素子により構成されている
    ことを特徴とする請求項２０記載の光電変換装置。
  22. 請求項１乃至２１のいずれか１項に記載の光電変換装置と、
    前記光電変換装置から出力される信号を処理する信号処理装置と
    を有することを特徴とする光検出システム。
  23. 前記信号処理装置は、前記信号に基づいて対象物までの距離情報を表す距離画像を生成する
    ことを特徴とする請求項２２記載の光検出システム。
  24. 移動体であって、
    請求項１乃至２１のいずれか１項に記載の光電変換装置と、
    前記光電変換装置から出力される信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
    前記距離情報に基づいて前記移動体を制御する制御手段と
    を有することを特徴とする移動体。
JP2021008658A 2021-01-22 2021-01-22 光電変換装置及び光検出システム Active JP7358410B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021008658A JP7358410B2 (ja) 2021-01-22 2021-01-22 光電変換装置及び光検出システム
US17/580,135 US20220239857A1 (en) 2021-01-22 2022-01-20 Photoelectric conversion device and photodetection system having avalanche diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021008658A JP7358410B2 (ja) 2021-01-22 2021-01-22 光電変換装置及び光検出システム

Publications (3)

Publication Number Publication Date
JP2022112740A JP2022112740A (ja) 2022-08-03
JP2022112740A5 JP2022112740A5 (ja) 2023-03-13
JP7358410B2 true JP7358410B2 (ja) 2023-10-10

Family

ID=82496203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021008658A Active JP7358410B2 (ja) 2021-01-22 2021-01-22 光電変換装置及び光検出システム

Country Status (2)

Country Link
US (1) US20220239857A1 (ja)
JP (1) JP7358410B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015084092A (ja) 2013-09-19 2015-04-30 株式会社半導体エネルギー研究所 発光装置、電子機器、および、それらの駆動方法
JP2019140524A (ja) 2018-02-09 2019-08-22 キヤノン株式会社 光電変換装置及び撮像システム
JP2020088535A (ja) 2018-11-21 2020-06-04 キヤノン株式会社 撮像装置および撮像装置の制御方法
JP2020123847A (ja) 2019-01-30 2020-08-13 キヤノン株式会社 光電変換装置、撮像システム、移動体
JP2020182026A (ja) 2019-04-23 2020-11-05 キヤノン株式会社 撮像装置およびその制御方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10991723B2 (en) * 2017-03-03 2021-04-27 Sony Semiconductor Solutions Corporation Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus
US10397554B2 (en) * 2017-05-16 2019-08-27 Samsung Electronics Co., Ltd. Time-resolving sensor using shared PPD+SPAD pixel and spatial-temporal correlation for range measurement
EP3451655B1 (en) * 2017-08-31 2020-10-21 Canon Kabushiki Kaisha Solid-state image sensor and image capture apparatus
US11108980B2 (en) * 2019-02-04 2021-08-31 Semiconductor Components Industries, Llc Semiconductor devices with single-photon avalanche diode pixels

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015084092A (ja) 2013-09-19 2015-04-30 株式会社半導体エネルギー研究所 発光装置、電子機器、および、それらの駆動方法
JP2019140524A (ja) 2018-02-09 2019-08-22 キヤノン株式会社 光電変換装置及び撮像システム
JP2020088535A (ja) 2018-11-21 2020-06-04 キヤノン株式会社 撮像装置および撮像装置の制御方法
JP2020123847A (ja) 2019-01-30 2020-08-13 キヤノン株式会社 光電変換装置、撮像システム、移動体
JP2020182026A (ja) 2019-04-23 2020-11-05 キヤノン株式会社 撮像装置およびその制御方法

Also Published As

Publication number Publication date
JP2022112740A (ja) 2022-08-03
US20220239857A1 (en) 2022-07-28

Similar Documents

Publication Publication Date Title
JP2022146231A (ja) 光電変換装置、光電変換システム、および移動体
US20220352234A1 (en) Photoelectric conversion device and photodetection system
JP2024026582A (ja) 光電変換装置及び光検出システム
JP2023096191A (ja) 光電変換装置
JP7543236B2 (ja) 光電変換装置
JP2023178687A (ja) 光電変換装置、光電変換システム
JP7358410B2 (ja) 光電変換装置及び光検出システム
JP2024004796A (ja) 光電変換装置、光電変換システム
WO2023131995A1 (ja) 光電変換装置及び光検出システム
US20240353258A1 (en) Photoelectric conversion apparatus and optical detection system
WO2023199774A1 (ja) 光電変換素子及びその製造方法、光電変換装置、光検出システム、並びに移動体
JP2022023393A (ja) 光検出装置、光検出システム
WO2023131996A1 (ja) 光電変換装置及び光検出システム
US20240357259A1 (en) Photoelectric conversion device and optical detection system
WO2024004516A1 (ja) 光電変換装置、光電変換システム
JP7558821B2 (ja) 光電変換装置、光電変換システム、および移動体
US20240243157A1 (en) Photoelectric conversion element and photoelectric conversion device
US20240088186A1 (en) Photoelectric conversion element and photoelectric conversion device
JP7377334B2 (ja) 光電変換装置及び光電変換システム
JP7532451B2 (ja) 光電変換装置
US20230115792A1 (en) Photoelectric conversion device
JP2023066913A (ja) 光電変換素子及び光電変換装置
US20240284064A1 (en) Photoelectric conversion device
JP2023077759A (ja) 光電変換素子及び光電変換装置
JP2023178686A (ja) 光電変換装置、光電変換システム

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230303

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230303

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230927

R151 Written notification of patent or utility model registration

Ref document number: 7358410

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151