CN114008784A - 摄像装置及电子设备 - Google Patents

摄像装置及电子设备 Download PDF

Info

Publication number
CN114008784A
CN114008784A CN202080045952.9A CN202080045952A CN114008784A CN 114008784 A CN114008784 A CN 114008784A CN 202080045952 A CN202080045952 A CN 202080045952A CN 114008784 A CN114008784 A CN 114008784A
Authority
CN
China
Prior art keywords
transistor
circuit
layer
insulating layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080045952.9A
Other languages
English (en)
Inventor
根来雄介
米田诚一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN114008784A publication Critical patent/CN114008784A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

提供一种可以以较少工序制造的高功能的摄像装置。形成在包括Si晶体管的电路上层叠有包括在沟道形成区域包含金属氧化物的晶体管(以下，称为OS晶体管)的电路的第一叠层体，形成在Si光电二极管上设置有OS晶体管的第二叠层体，将第一叠层体及第二叠层体的设置有OS晶体管的层彼此贴合而得到电路间的电连接。通过采用上述结构，即使使用层叠多个功能不同的电路等的结构也减少抛光工序、贴合工序，而可以提高成品率。

Description

摄像装置及电子设备
技术领域
本发明的一个方式涉及一种摄像装置。
注意，本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的一个方式的技术领域涉及一种物体、方法或制造方法。另外，本发明的一个方式涉及一种程序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。因此，更具体而言，作为本说明书所公开的本发明的一个方式的技术领域的例子，可以举出半导体装置、显示装置、液晶显示装置、发光装置、照明装置、蓄电装置、存储装置、摄像装置、它们的驱动方法或者它们的制造方法。
注意，在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。晶体管、半导体电路为半导体装置的一个方式。另外，存储装置、显示装置、摄像装置、电子设备有时包含半导体装置。
背景技术
使用形成在衬底上的氧化物半导体薄膜构成晶体管的技术受到关注。例如，专利文献1公开了将包括氧化物半导体的关态电流非常低的晶体管用于像素电路的结构的摄像装置。
[先行技术文献]
[专利文献]
[专利文献1]日本专利申请公开第2011-119711号公报
发明内容
发明所要解决的技术问题
随着技术的发展，在包括CMOS图像传感器等摄像装置中，能够容易拍摄高品质的图像。需要在下一代摄像装置中还安装更高功能。
另一方面，摄像装置组装于各种设备，所以也被要求小型化。因此，也在附加功能的情况下传感器芯片被要求小型化。由此，优选层叠对摄像装置附加功能的构成要素。
然而，在层叠多个使用硅半导体的器件(以下，称为Si器件)等时，需要进行多次的抛光工序及贴合工序等。因此，仍有成品率的提高的课题。
因此，本发明的一个方式的目的之一是提供一种高功能的摄像装置。另外，本发明的一个方式的目的之一是提供一种小型的摄像装置。另外，本发明的一个方式的目的之一是提供一种能够进行高速工作的摄像装置等。另外，本发明的一个方式的目的之一是提供一种可靠性高的摄像装置。另外，本发明的一个方式的目的之一是提供一种新颖的摄像装置等。另外，本发明的一个方式的目的之一是提供一种上述摄像装置的驱动方法。另外，本发明的一个方式的目的之一是提供一种新颖的半导体装置等。
注意，这些课题的记载不妨碍其他课题的存在。注意，本发明的一个方式并不需要实现所有上述课题。上述课题以外的课题可以显而易见地从说明书、附图、权利要求书等的描述中看出，并且可以从该描述中抽取上述课题以外的课题。
解决技术问题的手段
本发明的一个方式涉及一种具有叠层结构的摄像装置。
本发明的一个方式是一种摄像装置，包括第一电路、第二电路、第三电路、光电转换器件、第一绝缘层、第二绝缘层、第三绝缘层、第四绝缘层、第一导电层、第二导电层，其中第一电路具有隔着第一绝缘层及第二电路与第二绝缘层重叠的区域，第一绝缘层设置在第一电路与第二电路间，第一导电层具有埋设于第二绝缘层的区域，光电转换器件具有隔着第三绝缘层及第三电路与第四绝缘层重叠的区域，第三绝缘层设置在光电转换器件与第三电路间，第二导电层具有埋设于第四绝缘层的区域，第一导电层与第一电路电连接，第一电路与第二电路电连接，第二导电层与第三电路电连接，第三电路与光电转换器件电连接，第一导电层与第二导电层直接接合，第二绝缘层与第四绝缘层直接接合。
优选的是，第一电路包括在沟道形成区域包含硅的晶体管，第二电路及第三电路包括在沟道形成区域包含金属氧化物的晶体管，光电转换器件是在光电转换层包含硅的光电二极管。金属氧化物优选包含In、Zn、M(M为Al、Ti、Ga、Ge、Sn、Y、Zr、La、Ce、Nd和Hf中的一种或多种)。
优选的是，第一导电层及第二导电层由同一金属材料构成，第二绝缘层及第四绝缘层由同一绝缘材料构成。
第三电路及光电转换器件可以具有像素电路的功能，第一电路可以具有像素电路的读出电路的功能。
另外，摄像装置还可以包括遮光层。遮光层可以设置在光电转换器件与第三电路间。
另外，摄像装置还可以包括第四电路及第五电路，其中第四电路及第五电路设置在与第一电路相同的衬底上，第四电路与第二电路电连接，第五电路与第二电路电连接。
第四电路及第五电路优选包括在沟道形成区域包含硅的晶体管。
第二电路可以具有存储电路的功能，第四电路可以具有驱动存储电路的列驱动器的功能，第五电路可以具有驱动存储电路的行驱动器的功能。
第三电路可以包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、电容器，第一晶体管的源极和漏极中的一方与光电转换器件的一方电极电连接，第一晶体管的源极和漏极中的另一方与第二晶体管的源极和漏极中的一方及第三晶体管的源极和漏极中的一方电连接，第三晶体管的源极和漏极中的另一方与第四晶体管的栅极及电容器的一方电极电连接，第四晶体管的源极和漏极中的一方与第五晶体管的源极和漏极中的一方电连接。
第一晶体管、第二晶体管、第四晶体管及第五晶体管可以为在沟道形成区域包含硅的晶体管，第三晶体管可以为在沟道形成区域包含金属氧化物的晶体管。金属氧化物优选包含In、Zn、M(M为Al、Ti、Ga、Ge、Sn、Y、Zr、La、Ce、Nd和Hf中的一种或多种)。
发明效果
通过使用本发明的一个方式，可以提供一种高功能的摄像装置。通过使用本发明的一个方式，可以提供一种可以以较少工序制造的摄像装置。另外，通过使用本发明的一个方式，可以提供一种可以以高成品率制造的摄像装置。另外，通过使用本发明的一个方式，可以提供一种小型的摄像装置。另外，通过使用本发明的一个方式，可以提供一种能够进行高速工作的摄像装置等。另外，通过使用本发明的一个方式，可以提供一种可靠性高的摄像装置。另外，通过使用本发明的一个方式，可以提供一种新颖的摄像装置等。另外，通过使用本发明的一个方式，可以提供一种上述摄像装置的驱动方法。另外，通过使用本发明的一个方式，可以提供一种新颖的半导体装置等。
附图简要说明
图1是说明摄像装置的截面立体图。
图2A至图2C是说明叠层体的制造方法的图。
图3A、图3B是说明摄像装置的方框图。
图4A至图4C是说明像素电路的电路图。
图5A、图5B是说明像素电路的电路图。
图6A、图6B是说明像素电路的布局的图。
图7是说明读出电路的电路图及方框图。
图8A是说明存储电路的方框图。图8B至图8E是说明存储单元的电路图。
图9A是说明卷帘快门方式的工作的图。图9B是说明全局快门方式的工作的图。
图10A至图10C是说明像素电路的工作的时序图。
图11是说明像素的截面图。
图12A至图12C是说明Si晶体管的图。
图13A至图13D是说明OS晶体管的图。
图14A、图14B是说明像素的截面图。
图15A、图15B是说明像素的截面图。
图16是说明像素的截面图。
图17是说明像素的截面图。
图18是说明像素的截面图。
图19是说明像素的截面图。
图20A、图20B是说明像素的截面图。
图21是说明像素的截面图。
图22是说明像素的截面图。
图23A1至图23A3、图23B1至图23B3是安装有摄像装置的封装、模块的立体图。
图24A至图24F是说明电子设备的图。
实施发明的方式
参照附图对实施方式进行详细说明。注意，本发明不局限于下面说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。另外，在下面所说明的发明的结构中，在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。另外，有时在不同的附图中适当地省略或改变相同构成要素的阴影。
另外，即使在电路图上为一个要素，如果在功能上没有问题，该要素也可以使用多个要素构成。例如，有时被用作开关的多个晶体管可以串联或并联连接。此外，有时对电容器进行分割并将其配置在多个位置上。
此外，有时一个导电体具有布线、电极及端子等多个功能，在本说明书中，有时对同一要素使用多个名称。另外，即使在电路图上示出要素之间直接连接的情况，有时实际上该要素之间通过一个或多个导电体连接，本说明书中这种结构也包括在直接连接的范畴内。
(实施方式1)
在本实施方式中，参照附图说明本发明的一个方式的摄像装置。
本发明的一个方式是包括层叠有多个器件的摄像装置。该摄像装置通过贴合层叠有多个器件的第一叠层体与层叠有多个器件的第二叠层体而形成。因此，即使使用层叠多个功能不同的电路等的结构也可以减少抛光工序、贴合工序，而可以提高成品率。
例如，可以在第一叠层体中设置像素电路、像素的驱动电路等且在第二叠层体中设置像素电路的读出电路、存储电路、存储电路的驱动电路等。通过采用上述结构，可以形成小型摄像装置。另外，通过层叠各电路，可以抑制布线延迟等，所以可以进行高速工作。
<叠层结构>
图1是说明本发明的一个方式的摄像装置的截面立体图。摄像装置包括层201、层202、层203、层204及层205。
注意，在本实施方式中，为了便于说明，将摄像装置分割为上述五个层进行说明，各层中的构成要素的种类、数量、位置不局限于本実施的说明。例如，有时层与层的边界附近的绝缘层、布线及插头等构成要素包括在与本实施方式中说明的不同的层中。另外，也可以在各层中包括与本实施方式中说明的构成要素不同的构成要素。
层201包括区域210。例如，可以在区域210设置像素电路的读出电路、存储电路的驱动电路等。
层202包括区域220。例如，可以在区域220设置存储电路等。
层203包括区域230。例如，可以在区域230设置像素电路(光电转换器件240除外)及像素电路的驱动电路等。
层204包括光电转换器件240。作为光电转换器件240，例如可以使用光电二极管等。光电转换器件240是像素电路的构成要素。
层205包括光学转换层250。作为光学转换层250，例如可以使用滤色片等。另外，层205可以包括微透镜阵列255。
如上所述，本发明的一个方式的摄像装置包括光电转换器件240、设置在区域230的像素电路及像素电路的驱动电路、设置在区域220的存储电路、设置在区域210的像素电路的读出电路及存储电路的驱动电路等。
在此，光电转换器件240优选对可见光具有灵敏度。例如，作为光电转换器件240可以使用将硅用于光电转换层的Si光电二极管。
作为像素电路及像素电路的驱动电路等的构成要素，优选使用在沟道形成区域包含金属氧化物的晶体管(以下，称为OS晶体管)。OS晶体管的关态电流(off-state current)极小，可以抑制从像素电路流出过量数据。因此，可以使用简单的电路结构进行在多个像素电路中一齐取得数据而依次读出的全局快门方式工作。另外，像素的驱动电路可以通过与像素电路相同的工序形成。
优选作为存储电路也使用OS晶体管。通过作为存储电路的单元晶体管使用OS晶体管，可以抑制流出过量数据而可以抑制刷新频率。因此，可以抑制功耗。
像素电路的读出电路及存储电路的驱动电路等被要求高速工作，所以优选使用迁移率高的晶体管。例如，优选使用在沟道形成区域包含硅的晶体管(以下，称为Si晶体管)。作为Si晶体管，可以举出包含非晶硅的晶体管、包含结晶硅(微晶硅、低温多晶硅、单晶硅)的晶体管等。另外，像素电路的驱动电路也可以由Si晶体管形成。
在层叠多个Si器件时，需要进行多次的抛光工序、贴合工序。因此，制造成本高且有如下课题：工序数多、需要专用的装置、成品率低等。在本发明的一个方式中，通过在Si器件上形成使用OS晶体管的电路，可以减少抛光工序及贴合工序。
OS晶体管可以隔着绝缘层在Si器件(Si晶体管、Si光电二极管)上形成而不需要贴合、凸块接合等复杂的工序。
因此，在本发明的一个方式中，层201为包括硅衬底的层，在区域210形成包括Si晶体管的电路。并且，如图2A所示，在层201上形成层202。在层202的区域220形成包括OS晶体管的电路。
另外，层204为包含硅衬底的层，在层204作为光电转换器件240形成Si光电二极管。并且，如图2B所示，在层204上形成层203。在层203的区域230形成包括OS晶体管的电路。
然后，如图2C所示，通过在面A贴合层202与层203，可以制造层201至层204彼此重叠的叠层结构。图1示出在图2C所示的叠层体的层204上还设置层205的结构。
在层叠Si器件的情况下，在层叠四层时抛光工序和贴合工序至少需要进行三次左右，但是在本发明的一个方式中，抛光工序可以进行一次或两次且贴合工序可以进行一次。
<电路>
图3A是说明层201至203所包括的构成要素的电连接的简单的方框图。注意，层204所包括的光电转换器件240在电路上包括在像素电路331(PIX)，所以在此未图示。
像素电路331以矩阵状排列且通过布线351与驱动电路332(Driver)电连接。驱动电路332可以进行像素电路331的取得数据工作及选择工作等的控制。作为驱动电路332，例如可以使用移位寄存器等。
另外，像素电路331通过布线352与读出电路311(RC)电连接。读出电路311具有去除噪声的相关双采样电路(CDS电路)及将模拟数据转换为数字数据的A/D转换器。
读出电路311通过布线353与存储电路321(MEM)电连接。存储电路321可以保持从读出电路311输出的数字数据。或者，也可以从读出电路311直接向外部输出数字数据。
存储电路321通过布线354与行驱动器312(RD)电连接。另外，存储电路321通过布线355与列驱动器313(CD)电连接。行驱动器312是存储电路321的驱动电路，可以控制数据的写入及读出。列驱动器313是存储电路321的驱动电路，可以控制数据的读出。
使用图3B的方框图说明像素电路331、读出电路311及存储电路321的详细的连接关系。读出电路311的数量可以与像素电路331的数量相同，每一个读出电路311通过布线352与每一个像素电路331电连接。另外，读出电路311与多个布线353连接，布线353的每一个与一个存储单元321a电连接。另外，也可以在读出电路311与存储电路321间设置数据保持电路。
读出电路311所包括的A/D转换器并列输出相当于预定位数的量的2值数据。因此，A/D转换器连接到相当于该位数的量的存储单元321a。例如，在A/D转换器的输出是8位时，连接到8个存储单元321a。
通过采用上述结构，在本发明的一个方式的摄像装置中可以并行进行在所有像素电路331中取得的模拟数据的A/D转换，而可以将所转换了的数字数据直接写入到存储电路321。换言之，可以以高速进行拍摄至向存储电路的储存的工作。另外，也可以并行进行摄像工作、A/D转换工作、读出工作。
<像素电路>
图4A是说明像素电路331的一个例子的电路图。像素电路331可以包括光电转换器件240、晶体管103、晶体管104、晶体管105、晶体管106及电容器108。另外，也可以不设置电容器108。
光电转换器件240的一方电极(阴极)与晶体管103的源极和漏极中的一方电连接。晶体管103的源极和漏极中的另一方与晶体管104的源极和漏极中的一方电连接。晶体管104的源极和漏极中的一方与电容器108的一方电极电连接。电容器108的一方电极与晶体管105的栅极电连接。晶体管105的源极和漏极中的一方与晶体管106的源极和漏极中的一方电连接。
在此，将使晶体管103的源极和漏极中的另一方、电容器108的一方电极与晶体管105的栅极连接的布线设为节点FD。节点FD可以被用作电荷检测部。
光电转换器件240的另一方电极(阳极)与布线121电连接。晶体管103的栅极与布线127电连接。晶体管104的源极和漏极中的另一方与布线122电连接。晶体管105的源极和漏极中的另一方与布线123电连接。晶体管104的栅极与布线126电连接。晶体管106的栅极与布线128电连接。电容器108的另一方电极例如与GND布线等基准电位线电连接。晶体管106的源极和漏极中的另一方与布线352电连接。
布线127、126、128可以具有作为控制各晶体管的导通的信号线的功能。布线352可以具有作为输出线的功能。
布线121、122、123可以具有作为电源线的功能。图4A所示的结构是光电转换器件240的阴极一侧与晶体管103电连接且使节点FD复位到高电位而进行工作的结构，所以布线122处于高电位(高于布线121的电位)。
图4A示出光电转换器件240的阴极与节点FD电连接的结构，但是如图4B所示，也可以采用光电转换器件240的阳极一侧与晶体管103的源极和漏极中的一方电连接的结构。
该结构是使节点FD复位到低电位而进行工作的结构，所以布线122处于低电位(低于布线121的电位)。
晶体管103具有控制节点FD的电位的功能。晶体管104具有使节点FD的电位复位的功能。晶体管105被用作源极跟随电路的构成要素，可以将节点FD的电位作为图像数据输出到布线352。晶体管106具有选择输出图像数据的像素的功能。
像素电路331所包括的晶体管103至106优选使用OS晶体管。OS晶体管具有关态电流极低的特性。尤其是，通过作为晶体管103、104使用关态电流低的晶体管，可以尽量延长能够在节点FD中保持电荷的期间。因此，可以采用在所有像素中同时进行电荷的积累工作的全局快门方式而不使电路结构、工作方法复杂。
另外，像素电路331也可以具有图4C所示的结构。图4C所示的像素电路331具有对图4A的结构追加晶体管107的结构。
晶体管107的源极和漏极中的一方与晶体管103的源极和漏极中的另一方及晶体管104的源极和漏极中的一方电连接。晶体管107的源极和漏极中的另一方与晶体管105的栅极及电容器108的一方电极电连接。晶体管107的栅极与布线129电连接。布线129可以具有作为控制晶体管的导通的信号线的功能。
将该结构中的使晶体管107的另一方电极、晶体管105的栅极及电容器108的一方电极连接的布线设为节点FD。
晶体管107具有抑制节点FD的电荷的流出的功能。因此，作为晶体管107优选使用关态电流较低的OS晶体管。也可以说由晶体管107及电容器108构成存储电路MEM。
通过采用该结构，即使作为晶体管103及晶体管104使用关态电流较高的Si晶体管也可以抑制电荷从节点FD流出。
因此，即使其他晶体管都是Si晶体管，只要晶体管107为OS晶体管，节点FD就呈现优良的保持特性。例如，在OS晶体管的泄漏电流为1zA、Si晶体管的泄漏电流为30fA、电容器108的电容为20fF时，估计为：在帧频为60Hz的情况下，在没有晶体管107时节点FD的电位下降25mV，在设有晶体管107时节点FD的电位下降0.83nV。
如此，通过作为晶体管107使用OS晶体管，该结构的像素电路331可以提高像素中的数据的保持功能且适于全局快门方式的工作。另外，可以将Si晶体管用于晶体管107以外的晶体管，所以可以进行高速工作。
另外，如图5A、图5B所示，也可以采用在晶体管中设置背栅极的结构。图5A示出背栅极与前栅极电连接的结构，具有提高通态电流的效果。图5B示出背栅极与能够供应恒电位的布线电连接的结构，该结构可以控制晶体管的阈值电压。
另外，也可以使各晶体管可以进行适当的工作，诸如组合图5A、图5B所示的晶体管的结构等。另外，像素电路331也可以包括不设置有背栅极的晶体管。注意，图5A、图5B示出在图4A所示的像素电路331中设置背栅极的例子，但是也可以适用于图4B、图4C的像素电路331。
图6A、图6B是示出图5B所示的像素电路331的布局的一个例子的俯视图。为了明确像素电路331的各构成要素，图6A示出电容器108的到上部电极的层。另外，图6B还追加示出使各构成要素间或各构成要素与驱动电路连接的布线。图6A、图6B示出使晶体管尺寸设为W/L＝60nm/60nm的例子，可以在1.2μm×1.3μm的区域安装构成要素。
<读出电路>
图7是说明与像素电路331连接的读出电路311的一个例子的图，示出CDS电路400的电路图及与CDS电路400电连接的A/D转换器410的方框图。注意，图7所示的CDS电路及A/D转换器是一个例子，也可以采用其他结构。
CDS电路400可以采用包括电压转换用晶体管401、电容耦合用电容器402、供应电位V0的晶体管403、保持供应到A/D转换器410的电位的晶体管404、以及电位保持用电容器405的结构。CDS电路400的输入电连接到像素电路331且输出电连接到A/D转换器410的比较器电路(COMP)。
在布线352的电位为Vres+Vdata(复位电位+图像数据的电位)时，节点N(晶体管403、404与电容器402的连接点)的电位设为V0。此外，在使节点N处于浮动状态而将布线352的电位设为Vres(复位电位)时，由于电容器402的电容耦合，对节点N追加布线352的电位变化的量。因此，节点N的电位为V0+((Vres+Vdata)-Vres)，在V0＝0时只残留Vdata的项。Vres包括伴随晶体管的工作的噪声成分，所以可以去除该噪声成分。
A/D转换器410可以包括比较器电路(COMP)及计数电路(COUNTER)。在A/D转换器410中，比较从CDS电路400输入到比较器电路(COMP)的信号电位和被扫描的基准电位(RAMP)。此外，计数电路(COUNTER)根据比较器电路(COMP)的输出进行工作而对多个布线353输出数字信号。
<存储电路>
图8A是示出存储电路321所包括的存储单元321a、行驱动器312与列驱动器313的连接关系的图。作为构成存储单元321a的晶体管可以使用OS晶体管。
存储电路321包括在一个列上m(m为1以上的整数)个且在一个行上n(n为1以上的整数)个，共m×n个的存储单元321a，存储单元321a以矩阵状配置。图8A也示出存储单元321a的地址。例如，[1，1]表示位于第1行第1列的地址的存储单元321a，[i，j](i为1以上且m以下的整数、j为1以上且n以下的整数)表示位于第i行第j列的地址的存储单元321a。使存储电路321与行驱动器312连接的布线的数量根据存储单元321a的结构、一个列上的存储单元321a的数量等而决定。另外，使存储电路321与列驱动器313连接的布线的数量根据存储单元321a的结构、一行上的存储单元321a的数量等而决定。
图8B至图8E是说明能够适用于存储单元321a的存储单元321aA至存储单元321aD的图。注意，在以下说明中，位线类可以连接到列驱动器313。另外，字线类可以连接到行驱动器312。注意，位线类也连接到读出电路311，但是在此未图示。
作为行驱动器312及列驱动器313，例如可以使用解码器或移位寄存器。另外，也可以设置多个行驱动器312及多个列驱动器313。
[DOSRAM]
图8B示出DRAM型的存储单元321aA的电路结构例子。在本说明书等中，将使用OS晶体管的DRAM称为DOSRAM(Dynamic Oxide Semiconductor Random Access Memory：动态氧化物半导体随机存取存储器)。存储单元321aA包括晶体管M11及电容器Cs。
晶体管M11的第一端子与电容器Cs的第一端子连接，晶体管M11的第二端子与布线BIL连接，晶体管M11的栅极与布线WL连接，晶体管M11的背栅极与布线BGL连接。电容器Cs的第二端子与布线GNDL连接。布线GNDL是供应低电平电位(也称为基准电位)的布线。
布线BIL被用作位线。布线WL被用作字线。布线BGL用作对晶体管M11的背栅极施加电位的布线。通过对布线BGL施加任意电位，可以增减晶体管M11的阈值电压。
数据的写入及读出通过对布线WL施加高电平电位使晶体管M11变为导通状态而使布线BIL与电容器Cs的第一端子电连接而进行。
作为晶体管M11优选使用OS晶体管。另外，OS晶体管的半导体层优选使用含有铟、元素M(元素M为铝、镓、钇和锡中的一个或多个)、锌中的任意一个的氧化物半导体。尤其是，优选使用包含铟、镓及锌的氧化物半导体。
使用含有铟、镓、锌的氧化物半导体的OS晶体管具有关态电流极小的特性。通过作为晶体管M11使用OS晶体管，可以使晶体管M11的泄漏电流非常低。也就是说，可以利用晶体管M11长时间地保持写入数据，由此可以降低存储单元的刷新频率。或者，可以无需进行存储单元的刷新工作。
[NOSRAM]
图8C示出包括2个晶体管和1个电容器的增益单元型(也称为“2Tr1C型”)的存储单元321aB的电路结构例子。存储单元321aB包括晶体管M11、晶体管M3及电容器Cs。
晶体管M11的第一端子与电容器Cs的第一端子连接，晶体管M11的第二端子与布线WBL连接，晶体管M11的栅极与布线WL连接，晶体管M11的背栅极与布线BGL连接。电容器Cs的第二端子与布线RL连接。晶体管M3的第一端子与布线RBL连接，晶体管M3的第二端子与布线SL连接，晶体管M3的栅极与电容器Cs的第一端子连接。
布线WBL被用作写入位线。布线RBL被用作读出位线。布线WL被用作字线。布线RL用作对电容器Cs的第二端子施加预定电位的布线。数据写入时、正在进行数据保持时，优选对布线RL施加基准电位。
布线BGL用作对晶体管M11的背栅极施加电位的布线。通过对布线BGL施加任意电位，可以增减晶体管M11的阈值电压。
数据的写入通过对布线WL施加高电平电位使晶体管M11变为导通状态以使布线WBL与电容器Cs的第一端子电连接来进行。具体地，在晶体管M11为导通状态时，对布线WBL施加对应于要记录的信息的电位来对电容器Cs的第一端子及晶体管M3的栅极写入该电位。然后，对布线WL施加低电平电位使晶体管M11变为非导通状态，由此保持电容器Cs的第一端子的电位及晶体管M3的栅极的电位。
数据的读出通过对布线RL和布线SL施加预定的电位来进行。由于晶体管M3的源极-漏极间流过的电流及晶体管M3的第一端子的电位由晶体管M3的栅极的电位及晶体管M3的第二端子的电位决定，所以通过读出与晶体管M3的第一端子连接的布线RBL的电位，可以读出电容器Cs的第一端子(或晶体管M3的栅极)所保持的电位。也就是说，可以从电容器Cs的第一端子(或晶体管M3的栅极)所保持的电位读出该存储单元中写入的信息。或者，可以知道该存储单元是否被写入信息。
另外，如图8D所示，也可以采用将布线WBL与布线RBL合为一个布线BIL的结构。在图8D所示的存储单元321aC中，存储单元321aB的布线WBL与布线RBL合为一个布线BIL，晶体管M11的第二端子及晶体管M3的第一端子与布线BIL连接。也就是说，存储单元321aC将写入位线和读出位线合为一个布线BIL工作。
另外，存储单元321aB及存储单元321aC的晶体管M11也优选使用OS晶体管。将使用存储单元321aB及存储单元321aC那样的作为晶体管M11使用OS晶体管的2Tr1C型的存储单元的存储装置称为NOSRAM(Non-volatile Oxide Semiconductor Random Access Memory：氧化物半导体非易失性随机存取存储器)。
另外，图8D示出3个晶体管1个电容器的增益单元型(也称为“3Tr1C型”)的存储单元321aD的电路结构例子。存储单元321aD包括晶体管M11、晶体管M5、晶体管M6及电容器Cs。
晶体管M11的第一端子与电容器Cs的第一端子连接，晶体管M11的第二端子与布线BIL连接，晶体管M11的栅极与布线WL连接，晶体管M11的背栅极与布线BGL电连接。电容器Cs的第二端子与晶体管M5的第一端子、布线GNDL电连接。晶体管M5的第二端子与晶体管M6的第一端子连接，晶体管M5的栅极与电容器Cs的第一端子连接。晶体管M6的第二端子与布线BIL连接，晶体管M6的栅极与布线RL连接。
布线BIL用作位线，布线WL用作写入字线，布线RL用作读出字线。
布线BGL用作对晶体管M11的背栅极施加电位的布线。通过对布线BGL施加任意电位，可以增减晶体管M11的阈值电压。
数据的写入通过对布线WL施加高电平电位使晶体管M11变为导通状态以使布线BIL与电容器Cs的第一端子连接来进行。具体地，在晶体管M11为导通状态时，对布线BIL施加对应于要记录的信息的电位来对电容器Cs的第一端子及晶体管M5的栅极写入该电位。然后，对布线WL施加低电平电位使晶体管M11变为非导通状态，由此保持电容器Cs的第一端子的电位及晶体管M5的栅极的电位。
数据的读出通过将布线BIL预充电至预定的电位之后使布线BIL变为电浮动状态并对布线RL施加高电平电位来进行。通过使布线RL变为高电平电位，晶体管M6变为导通状态，布线BIL与晶体管M5的第二端子变为电连接状态。此时，晶体管M5的第二端子被施加布线BIL的电位，但是晶体管M5的第二端子的电位及布线BIL的电位会对应电容器Cs的第一端子(或晶体管M5的栅极)所保持的电位改变。这里，可以通过读出布线BIL的电位来读出电容器Cs的第一端子(或晶体管M5的栅极)所保持的电位。也就是说，可以从电容器Cs的第一端子(或晶体管M5的栅极)所保持的电位读出该存储单元中写入的信息。或者，可以知道该存储单元是否被写入信息。
另外，存储单元321aD的晶体管M11也优选使用OS晶体管。作为晶体管M11使用了OS晶体管的3Tr1C型的存储单元321aD是前面所述的NOSRAM的一个方式。存储单元可以适当地改变其电路结构。
<摄像装置的工作方式>
图9A示意性地示出卷帘快门方式的工作方法，图9B示意性地示出全局快门方式。En表示第n列(n为自然数)的曝光(积累工作)、Rn表示第n列的读出工作。图9A、图9B示出第1行(Line[1])至第M行(Line[M]，M为自然数)的工作。
卷帘快门方式是依次进行曝光及数据读出的工作方法，其中一个行的读出期间与其他行的曝光期间重叠。曝光后立刻进行读出工作，所以即使使用数据的保持期间较短的电路结构也可以进行摄像。但是，由于由没有摄像的同时性的数据构成1个帧的图像，所以在拍摄动体时在图像中产生歪曲。
另一方面，全局快门方式是在所有像素中同时进行曝光而在各像素保持数据，按每个行读出数据的工作方法。因此，在动体的摄像中也可以得到没有歪曲的图像。
在作为像素电路使用Si晶体管等关态电流较高的晶体管时，电荷容易从电荷检测部流出，所以多采用卷帘快门方式。为了使用Si晶体管实现全局快门方式，需要以高速进行复杂的工作，诸如另行将数据储存于存储电路等。另一方面，在作为像素电路使用OS晶体管时，从电荷检测部几乎没有流出数据电位，所以容易实现全局快门方式。另外，本发明的一个方式的摄像装置可以通过卷帘快门方式工作。
另外，像素电路331也可以采用任意地组合OS晶体管及Si晶体管的结构。或者，也可以作为所有晶体管使用Si晶体管。
<像素电路的工作>
接着，用图10A的时序图说明图4A所示的像素电路331的工作的一个例子。在本说明书中的时序图的说明中，以“H”表示高电位，以“L”表示低电位。对布线121一直供应“L”且对布线122、123一直供应“H”。
在期间T1，当布线126的电位设为“H”、布线127的电位设为“H”、布线128的电位设为“L”时，晶体管103、104导通而对节点FD供应布线122的电位“H”(复位工作)。
在期间T2，当布线126的电位设为“L”、布线127的电位设为“H”、布线128的电位设为“L”时，晶体管104不导通而停止复位电位的供应。另外，节点FD的电位对应光电转换器件240的工作下降(积累工作)。
在期间T3，当布线126的电位设为“L”、布线127的电位设为“L”、布线128的电位设为“L”时，晶体管103不导通，节点FD的电位确定而被保持(保持工作)。此时，通过作为连接到节点FD的晶体管103及晶体管104使用关态电流较低的OS晶体管，可以抑制从节点FD流出过量电荷，所以可以延长数据的保持时间。
在期间T4，当布线126的电位设为“L”、布线127的电位设为“L”、布线128的电位设为“H”时，晶体管106导通，节点FD的电位根据晶体管105的源极跟随工作被读出到布线352(读出工作)。
以上是图4A所示的像素电路331的工作的一个例子。
图4B所示的像素电路331可以根据图10B的时序图进行工作。注意，对布线121、123一直供应“H”且对布线122一直供应“L”。基本工作与上述图10A的时序图的说明相同。
图4C所示的像素电路331可以根据图10C的时序图进行工作。在图4C的像素电路331中，通过按每个行控制布线129，可以容易进行CDS电路400中的读出工作。因此，也说明CDS电路400的工作。注意，晶体管401(参照图7)的栅极被供应适当的模拟电位。
在期间T1，当布线126的电位设为“L”、布线127的电位设为“L”、布线128的电位设为“L”、布线129的电位设为“H”时，晶体管107导通。
接着，在期间T2，当布线126的电位设为“H”、布线127的电位设为“L”、布线128的电位设为“L”、布线129的电位设为“H”时，晶体管104导通而对节点FD供应布线122的电位“H”(复位电位)(复位工作)。
接着，在期间T3，当布线126的电位设为“L”、布线127的电位设为“L”、布线128的电位设为“L”、布线129的电位设为“H”时，晶体管104不导通而节点FD保持为复位电位。
在期间T4，当布线126的电位设为“L”、布线127的电位设为“H”、布线128的电位设为“L”、布线129的电位设为“H”时，晶体管103导通而节点FD的电位对应光电转换器件240的工作下降(转送工作)。
在期间T5，当布线126的电位设为“L”、布线127的电位设为“L”、布线128的电位设为“L”、布线129的电位设为“H”时，晶体管103不导通而节点FD的电位确定。
在期间T6，当布线126的电位设为“L”、布线127的电位设为“L”、布线128的电位设为“L”、布线129的电位设为“L”时，晶体管107不导通而节点FD的电位被保持(保持工作)。此时，通过作为连接到节点FD的晶体管107使用关态电流较低的OS晶体管，可以抑制从节点FD流出过量电荷，所以可以延长数据的保持时间。
在期间T7，当布线126的电位设为“L”、布线127的电位设为“L”、布线128的电位设为“H”、布线129的电位设为“L”、布线431(参照图7)的电位设为“H”时，晶体管106导通，节点FD的电位根据晶体管105的源极跟随工作被读出到布线352(读出工作)。
另外，在CDS电路400(参照图7)中，晶体管403导通且节点N复位到布线432的电位“Vr”。换言之，在与布线352电连接的电容器402的一方电极的电位处于像素电路331输出图像数据的状态下，节点N(电容器402的另一方的电极)被初始化为电位“Vr”。
在时刻T8，当布线126的电位设为“L”、布线127的电位设为“L”、布线128的电位设为“H”、布线129的电位设为“H”、布线431的电位设为“L”时，晶体管107导通。另外，节点N的电位保持为电位“Vr”。
在时刻T9，当布线126的电位设为“H”、布线127的电位设为“L”、布线128的电位设为“H”、布线129的电位设为“H”、布线431的电位设为“L”时，晶体管104导通而对节点FD供应布线122的电位“H”(复位电位)。
通过在时刻T10布线126的电位设为“L”且在时刻T11布线129的电位设为“L”，使晶体管104及晶体管107不导通而将节点FD的电位保持为复位电位。
并且，通过伴随节点FD的电位变化的源极跟随工作，电容器402的一方电极的电位变化而该变化Y由电容耦合追加到节点N的电位“Vr”。因此，节点N的电位成为“Vr+Y”。在此，Y是不包括复位电位成分的图像数据，读出噪声成分被去除的数据。
<叠层结构1>
接着，使用截面图说明摄像装置的叠层结构。
图11示出包括层201至层205且在层202与层203间具有贴合面的叠层体的截面图的一个例子。
<层201>
层201包括设置在硅衬底211上的读出电路311、行驱动器312及列驱动器313。在此，作为上述电路的一部分示出读出电路311的CDS电路所包括的电容器402及晶体管403、读出电路311的A/D转换器所包括的晶体管115以及行驱动器312所包括的晶体管116。电容器402的一方电极与晶体管403的源极和漏极中的一方电连接。
在层201中设置绝缘层212、213、214、215、216、217、218。绝缘层212具有作为保护膜的功能。绝缘层212、213、214、217具有作为层间绝缘膜及平坦化膜的功能。绝缘层216具有作为电容器402的介电质层的功能。绝缘层218具有作为阻挡膜的功能。
作为保护膜，例如可以使用氮化硅膜、氧化硅膜、氧化铝膜等。作为层间绝缘膜及平坦化膜，例如可以使用氧化硅膜等的无机绝缘膜、丙烯酸树脂、聚酰亚胺树脂等的有机绝缘膜。作为电容器的介电质层，可以使用氮化硅膜、氧化硅膜、氧化铝膜等。作为阻挡膜，优选使用具有抑制氢的扩散的功能的膜。
在Si器件中，为了使悬空键终结需要氢，但是OS晶体管附近的氢成为在氧化物半导体层中产生载流子的原因之一而降低可靠性。因此，在形成Si器件的层与形成OS晶体管的层间优选设置氢的阻挡膜。
作为该阻挡膜，例如可以使用氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化钇、氧氮化钇、氧化铪、氧氮化铪、氧化钇稳定氧化锆(YSZ)等。
图11所示的Si晶体管是在硅衬底211具有沟道形成区域的鳍型，图12A示出沟道宽度方向的截面(图11所示的A1-A2的截面)。如图12B所示，Si晶体管也可以为平面型。
另外，如图12C所示，也可以采用包括硅薄膜的半导体层545的晶体管。例如，半导体层545可以使用在硅衬底211上的绝缘层546上形成的单晶硅(SOI(Silicon onInsulator：绝缘体上硅))。
作为可以作为用于器件间的电连接的布线、电极及插头使用的导电体，适当地选择选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧等中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等而使用即可。该导电体既可以为单层又可以为由不同材料构成的多个层。
<层202>
层202形成在层201上。层202包括具有OS晶体管的存储电路321。在此，作为存储电路321的一部分示出存储单元321a所包括的晶体管111及电容器112。
在层202中设置绝缘层221、222、223、224、225、226、227、228、229。另外，设置导电层131。
绝缘层221、224、225、227、228具有作为层间绝缘膜及平坦化膜的功能。绝缘层222具有作为栅极绝缘膜的功能。绝缘层223具有作为保护膜的功能，绝缘层226具有作为电容器的介电质层的功能。绝缘层229及导电层131具有作为贴合层的功能。
作为栅极绝缘膜可以使用氧化硅膜等。关于贴合层，在后面说明。
导电层131与层201的电容器402的另一方电极电连接。晶体管111的源极和漏极中的一方与层201的晶体管115的源极和漏极中的一方电连接。晶体管111的栅极与层201的晶体管116的源极和漏极中的一方电连接。晶体管111的源极和漏极中的另一方与电容器112的一方电极电连接。
图13A示出详细的OS晶体管。图13A所示的OS晶体管具有通过在氧化物半导体层及导电层的叠层上设置绝缘层而设置到达该氧化物半导体层的开口部来形成源电极705及漏电极706的自对准型的结构。
除了形成在氧化物半导体层的沟道形成区域、源极区域703及漏极区域704以外，OS晶体管还可以包括栅电极701、栅极绝缘膜702。在该开口部中至少设置栅极绝缘膜702及栅电极701。在该槽中也可以还设置氧化物半导体层707。
如图13B所示，OS晶体管也可以采用使用栅电极701作为掩模在半导体层形成源极区域703及漏极区域704的自对准型的结构。
或者，如图13C所示，可以采用具有源电极705或漏电极706与栅电极701重叠的区域的非自对准型的顶栅极型晶体管。
OS晶体管包括背栅极535，但也可以不包括背栅极。如图13D所示的晶体管的沟道宽度方向的截面图那样，背栅极535也可以与相对的晶体管的前栅极电连接。作为一个例子，图13D示出图13A所示的B1-B2的截面，其他结构的晶体管也是同样的。另外，也可以采用能够对背栅极535供应与前栅极不同的固定电位的结构。
作为用于OS晶体管的半导体材料，可以使用能隙为2eV以上，优选为2.5eV以上，更优选为3eV以上的金属氧化物。典型的有含有铟的氧化物半导体等，例如，可以使用后面提到的CAAC-OS或CAC-OS等。CAAC-OS中构成晶体的原子稳定，适用于重视可靠性的晶体管等。CAC-OS呈现高迁移率特性，适用于进行高速驱动的晶体管等。
由于OS晶体管的半导体层具有大能隙，所以呈现极低的关态电流特性，仅为几yA/μm(每沟道宽度1μm的电流值)。与Si晶体管不同，OS晶体管不会发生碰撞电离、雪崩击穿、短沟道效应等，因此能够形成高耐压性和高可靠性的电路。此外，Si晶体管所引起的起因于结晶性的不均匀的电特性不均匀不容易产生在OS晶体管中。
作为OS晶体管中的半导体层，例如可以采用包含铟、锌及M(铝、钛、镓、锗、钇、锆、镧、铈、锡、钕和铪等金属中的一个或多个)的以“In-M-Zn类氧化物”表示的膜。典型的是，In-M-Zn类氧化物可以通过溅射法形成。或者，也可以通过ALD(Atomic layer deposition：原子层沉积)法形成。
当利用溅射法形成In-M-Zn类氧化物膜时，优选用来形成In-M-Zn类氧化物膜的溅射靶材的金属元素的原子数比满足In≥M及Zn≥M。这种溅射靶材的金属元素的原子数比优选为In:M:Zn＝1:1:1、In:M:Zn＝1:1:1.2、In:M:Zn＝3:1:2、In:M:Zn＝4:2:3、In:M:Zn＝4:2:4.1、In:M:Zn＝5:1:6、In:M:Zn＝5:1:7、In:M:Zn＝5:1:8等。注意，所形成的半导体层的原子数比分别有可能在上述溅射靶材中的金属元素的原子数比的±40％的范围内变动。
作为半导体层，可以使用载流子密度低的氧化物半导体。例如，作为半导体层可以使用载流子密度为1×1017/cm3以下，优选为1×1015/cm3以下，更优选为1×1013/cm3以下，进一步优选为1×1011/cm3以下，更进一步优选为小于1×1010/cm3，1×10-9/cm3以上的氧化物半导体。将这样的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。该氧化物半导体的缺陷态密度低，因此可以说是具有稳定的特性的氧化物半导体。
注意，本发明不局限于上述记载，可以根据所需的晶体管的半导体特性及电特性(场效应迁移率、阈值电压等)来使用具有适当的组成的材料。另外，优选适当地设定半导体层的载流子密度、杂质浓度、缺陷密度、金属元素与氧的原子数比、原子间距离、密度等，以得到所需的晶体管的半导体特性。
当构成半导体层的氧化物半导体包含第14族元素之一的硅或碳时，氧空位增加，会使该半导体层变为n型。因此，将半导体层中的硅或碳的浓度(通过二次离子质谱分析法测得的浓度)设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
另外，有时当碱金属及碱土金属与氧化物半导体键合时生成载流子，而使晶体管的关态电流增大。因此，将半导体层的碱金属或碱土金属的浓度(通过二次离子质谱分析法测得的浓度)设定为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
另外，当构成半导体层的氧化物半导体含有氮时生成作为载流子的电子，载流子密度增加而容易n型化。其结果是，使用含有氮的氧化物半导体的晶体管容易变为常开启特性。因此，半导体层的氮浓度(通过二次离子质谱分析法测得的浓度)优选为5×1018atoms/cm3以下。
另外，当构成半导体层的氧化物半导体包含氢时，氢与键合于金属原子的氧起反应生成水，因此有时在氧化物半导体中形成氧空位。在氧化物半导体中的沟道形成区域包含氧空位的情况下，晶体管趋于具有常开启特性。再者，有时氢进入氧空位中而成的缺陷被用作供体而生成作为载流子的电子。此外，有时氢的一部分键合到与金属原子键合的氧而生成作为载流子的电子。因此，使用包含较多的氢的氧化物半导体的晶体管容易具有常开启特性。
氢进入氧空位中的缺陷会被用作氧化物半导体的供体。然而，定量地评价该缺陷是困难的。于是，在氧化物半导体中，有时不是根据供体浓度而是根据载流子浓度进行评价。由此，在本说明书等中，有时作为氧化物半导体的参数，不采用供体浓度而采用假定为不被施加电场的状态的载流子浓度。也就是说，本说明书等所记载的“载流子浓度”有时可以称为“供体浓度”。
由此，优选尽可能减少氧化物半导体中的氢。具体而言，在氧化物半导体膜中，利用二次离子质谱(SIMS：Secondary Ion Mass Spectrometry)测得的氢浓度低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。通过将氢等杂质被充分减少的氧化物半导体用于晶体管的沟道形成区域，可以赋予稳定的电特性。
另外，半导体层例如也可以具有非单晶结构。非单晶结构例如包括具有c轴取向的结晶的CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor)、多晶结构、微晶结构或非晶结构。在非单晶结构中，非晶结构的缺陷态密度最高，而CAAC-OS的缺陷态密度最低。
非晶结构的氧化物半导体膜例如具有无秩序的原子排列且不具有结晶成分。或者，非晶结构的氧化物膜例如是完全的非晶结构且不具有结晶部。
此外，半导体层也可以为具有非晶结构的区域、微晶结构的区域、多晶结构的区域、CAAC-OS的区域和单晶结构的区域中的两种以上的混合膜。混合膜有时例如具有包括上述区域中的两种以上的区域的单层结构或叠层结构。
下面，对非单晶半导体层的一个方式的CAC(Cloud-Aligned Composite)-OS的构成进行说明。
CAC-OS例如是指包含在氧化物半导体中的元素不均匀地分布的构成，其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸。注意，在下面也将在氧化物半导体中一个或多个金属元素不均匀地分布且包含该金属元素的区域以0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸混合的状态称为马赛克(mosaic)状或补丁(patch)状。
氧化物半导体优选至少包含铟。尤其优选包含铟及锌。除此之外，也可以还包含选自铝、镓、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种。
例如，In-Ga-Zn氧化物中的CAC-OS(在CAC-OS中，尤其可以将In-Ga-Zn氧化物称为CAC-IGZO)是指材料分成铟氧化物(以下，称为InOX1(X1为大于0的实数))或铟锌氧化物(以下，称为InX2ZnY2OZ2(X2、Y2及Z2为大于0的实数))以及镓氧化物(以下，称为GaOX3(X3为大于0的实数))或镓锌氧化物(以下，称为GaX4ZnY4OZ4(X4、Y4及Z4为大于0的实数))等而成为马赛克状，且马赛克状的InOX1或InX2ZnY2OZ2均匀地分布在膜中的构成(以下，也称为云状)。
换言之，CAC-OS是具有以GaOX3为主要成分的区域和以InX2ZnY2OZ2或InOX1为主要成分的区域混在一起的构成的复合氧化物半导体。在本说明书中，例如，当第一区域的In与元素M的原子数比大于第二区域的In与元素M的原子数比时，第一区域的In浓度高于第二区域。
注意，IGZO是通称，有时是指包含In、Ga、Zn及O的化合物。作为典型例子，可以举出以InGaO3(ZnO)m1(m1为自然数)或In(1+x0)Ga(1-x0)O3(ZnO)m0(-1≤x0≤1，m0为任意数)表示的结晶性化合物。
上述结晶性化合物具有单晶结构、多晶结构或CAAC结构。CAAC结构是多个IGZO的纳米晶具有c轴取向性且在a-b面上以不取向的方式连接的结晶结构。
另一方面，CAC-OS与氧化物半导体的材料构成有关。CAC-OS是指如下构成：在包含In、Ga、Zn及O的材料构成中，一部分中观察到以Ga为主要成分的纳米粒子状区域，一部分中观察到以In为主要成分的纳米粒子状区域，并且，这些区域以马赛克状无规律地分散。因此，在CAC-OS中，结晶结构是次要因素。
CAC-OS不包含组成不同的两种以上的膜的叠层结构。例如，不包含由以In为主要成分的膜与以Ga为主要成分的膜的两层构成的结构。
注意，有时观察不到以GaOX3为主要成分的区域与以InX2ZnY2OZ2或InOX1为主要成分的区域之间的明确的边界。
在CAC-OS中包含选自铝、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种以代替镓的情况下，CAC-OS是指如下构成：一部分中观察到以该金属元素为主要成分的纳米粒子状区域以及一部分中观察到以In为主要成分的纳米粒子状区域以马赛克状无规律地分散。
CAC-OS例如可以通过在对衬底不进行意图性的加热的条件下利用溅射法来形成。在利用溅射法形成CAC-OS的情况下，作为成膜气体，可以使用选自惰性气体(典型的是氩)、氧气体和氮气体中的一种或多种。另外，成膜时的成膜气体的总流量中的氧气体的流量比越低越好，例如，将氧气体的流量比设定为0％以上且低于30％，优选为0％以上且10％以下。
CAC-OS具有如下特征：通过根据X射线衍射(XRD：X-ray diffraction)测定法之一的out-of-plane法利用θ/2θ扫描进行测定时，观察不到明确的峰值。也就是说，根据X射线衍射，可知在测定区域中没有a-b面方向及c轴方向上的取向。
另外，在通过照射束径为1nm的电子束(也称为纳米束)而取得的CAC-OS的电子衍射图案中，观察到环状的亮度高的区域(环状区域)以及在该环状区域内的多个亮点。由此，根据电子衍射图案，可知CAC-OS的结晶结构具有在平面方向及截面方向上没有取向的nc(nano-crystal)结构。
另外，例如在In-Ga-Zn氧化物的CAC-OS中，根据通过能量分散型X射线分析法(EDX：Energy Dispersive X-ray spectroscopy)取得的EDX面分析(mapping)图像，可确认到：具有以GaOX3为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域不均匀地分布而混合的构成。
CAC-OS的结构与金属元素均匀地分布的IGZO化合物不同，具有与IGZO化合物不同的性质。换言之，CAC-OS具有以GaOX3等为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域互相分离且以各元素为主要成分的区域为马赛克状的构成。
在此，以InX2ZnY2OZ2或InOX1为主要成分的区域的导电性高于以GaOX3等为主要成分的区域。换言之，当载流子流过以InX2ZnY2OZ2或InOX1为主要成分的区域时，呈现氧化物半导体的导电性。因此，当以InX2ZnY2OZ2或InOX1为主要成分的区域在氧化物半导体中以云状分布时，可以实现高场效应迁移率(μ)。
另一方面，以GaOX3等为主要成分的区域的绝缘性高于以InX2ZnY2OZ2或InOX1为主要成分的区域。换言之，当以GaOX3等为主要成分的区域在氧化物半导体中分布时，可以抑制泄漏电流而实现良好的开关工作。
因此，当将CAC-OS用于半导体元件时，通过起因于GaOX3等的绝缘性及起因于InX2ZnY2OZ2或InOX1的导电性的互补作用可以实现高通态电流(Ion)及高场效应迁移率(μ)。
另外，使用CAC-OS的半导体元件具有高可靠性。因此，CAC-OS适用于各种半导体装置的构成材料。
<层203>
层203形成在层202上。层203包括具有OS晶体管的像素电路331。在此，作为像素电路331的一部分示出晶体管103及晶体管104。
在层203中设置绝缘层231、232、233、234、235、236、237。另外，还设置导电层132。
绝缘层231及导电层132具有作为贴合层的功能。绝缘层232、233、234、237具有作为层间绝缘膜及平坦化膜的功能。绝缘层235具有作为保护膜的功能。绝缘层236具有作为栅极绝缘膜的功能。
导电层132与被用作像素电路331的输出线的布线352电连接。
<层204>
层204包括光电转换器件240、绝缘层241、242、245。
光电转换器件240是形成在硅衬底上的pn结型的光电二极管且具有p型区域243及n型区域244。光电转换器件240是嵌入式光电二极管，可以由设置在n型区域244的表面一侧(取出电流一侧)的厚度较薄的p型区域243抑制暗电流而减少噪声。
绝缘层241具有作为阻挡层的功能。绝缘层242具有作为元件分离层的功能。绝缘层245具有抑制载流子的流出的功能。
在硅衬底设置使像素分离的槽，绝缘层245设置在硅衬底顶面及该槽。通过设置绝缘层245，可以抑制产生在光电转换器件240内的载流子流出到相邻的像素。另外，绝缘层245还具有抑制杂散光的侵入的功能。因此，可以由绝缘层245抑制混色。另外，也可以在硅衬底的顶面与绝缘层245间设置反射防止膜。
元件分离层可以使用LOCOS(LOCal Oxidation of Silicon：硅局部氧化)法或STI(Shallow Trench Isolation：浅沟槽隔离)法等形成。作为绝缘层245，例如可以使用氧化硅、氮化硅等无机绝缘膜、聚酰亚胺树脂、丙烯酸树脂等有机绝缘膜。绝缘层245也可以为多层。
光电转换器件240的n型区域244(相当于阴极)与层203的晶体管103的源极和漏极中的一方电连接。p型区域243(阳极)与被用作电源线的层203的布线121电连接。
<层205>
层205形成在层204上。层205包括遮光层251、光学转换层250及微透镜阵列255。
遮光层251可以抑制光入射到相邻的像素。作为遮光层251可以使用铝、钨等的金属层。另外，也可以层叠该金属层与具有作为反射防止膜的功能的介电质膜。
作为光学转换层250可以使用滤色片。通过按每个像素使各滤色片具有R(红色)、G(绿色)、B(蓝色)、Y(黄色)、C(青色)和M(品红色)等的颜色，可以获得彩色图像。
另外，在作为光学转换层250使用波长截止滤波器时，可以实现能够获得各种波长区域的图像的摄像装置。
例如，当作为光学转换层250使用阻挡可见光线的波长以下的光的滤光片时，可以获得红外线摄像装置。另外，通过作为光学转换层250使用阻挡近红外线的波长以下的光的滤光片，可以形成远红外线摄像装置。另外，通过作为光学转换层250使用阻挡可见光线的波长以上的光的滤光片，可以形成紫外线摄像装置。
另外，通过将闪烁体用于光学转换层250，可以形成用于X射线摄像装置等的获得使辐射强度可视化的图像的摄像装置。当透过拍摄对象的X射线等辐射入射到闪烁体时，由于光致发光现象而转换为可见光线或紫外光线等的光(荧光)。通过由光电转换器件240检测该光来获得图像数据。也可以将该结构的摄像装置用于辐射探测器等。
闪烁体含有如下物质：当闪烁体被照射X射线或伽马射线等辐射时吸收辐射的能量而发射可见光或紫外线的物质。例如，可以使用将Gd2O2S：Tb、Gd2O2S：Pr、Gd2O2S：Eu、BaFCl：Eu、NaI、CsI、CaF2、BaF2、CeF3、LiF、LiI、ZnO等分散到树脂或陶瓷中的材料。
在光学转换层250上设置微透镜阵列255。透过微透镜阵列255所包括的各透镜的光穿过正下方的光学转换层250而照射到光电转换器件240。通过设置微透镜阵列255，可以将所集聚的光入射到光电转换器件240，所以可以高效地进行光电转换。微透镜阵列255优选由对可见光具有高透光性的树脂或玻璃等形成。
<贴合>
接着，说明层202与层203的贴合。
在层202设置绝缘层229及导电层131。导电层131具有埋设于绝缘层229的区域。另外，绝缘层229及导电层131的表面以高度彼此一致的方式被平坦化。
在层203设置绝缘层231及导电层132。导电层132具有埋设于绝缘层232的区域。另外，绝缘层231及导电层132的表面以高度彼此一致的方式被平坦化。
在此，导电层131及导电层132的主要成分优选为相同的金属元素。另外，绝缘层229及绝缘层231优选由相同的成分构成。
例如，作为导电层131、132可以使用Cu、Al、Sn、Zn、W、Ag、Pt或Au等。从接合的容易性的观点来看，优选使用Cu、Al、W或Au。另外，绝缘层229、231可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氮化钛等。
换言之，优选的是，作为导电层131和导电层132都使用在上面所示的相同金属材料。另外，优选的是，作为绝缘层229及绝缘层231都使用与上述绝缘材料相同的绝缘材料。通过采用上述结构，可以进行以层202和层203的边界为贴合位置的贴合。
注意，导电层131及导电层132也可以具有多个层的多层结构，此时表面层(接合面)使用相同金属材料即可。另外，绝缘层229及绝缘层231也可以具有多个层的多层结构，此时表面层(接合面)为相同的绝缘材料即可。
通过进行该贴合，可以获得导电层131与导电层132的电连接。另外，可以以足够的机械强度使绝缘层229及绝缘层231连接。
当接合金属层时，可以利用表面活化接合法。在该方法中，通过溅射处理等去除表面的氧化膜及杂质吸附层等并使清洁化且活化了的表面接触而接合。或者，可以利用并用温度及压力使表面接合的扩散接合法等。上述方法都可以发生原子级的结合，因此可以获得电气上和机械上都优异的接合。
另外，当接合绝缘层时，可以利用亲水性接合法等。在该方法中，在通过抛光等获得高平坦性之后，使利用氧等离子体等进行过亲水性处理的表面接触而暂时接合，利用热处理进行脱水，由此进行正式接合。亲水性接合法也发生原子级的结合，因此可以获得机械上优异的接合。
在贴合层202与层203的情况下，由于在各接合面绝缘层与金属层是混合的，所以，例如，组合表面活化接合法及亲水性接合法即可。
例如，可以采用在进行抛光之后使表面清洁化，对金属层的表面进行防氧处理，然后进行亲水性处理来进行接合的方法等。另外，也可以作为金属层的表面使用Au等难氧化性金属，进行亲水性处理。另外，也可以使用上述以外的接合方法。
通过进行上述贴合，可以使层203所包括的像素电路331与层201所包括的读出电路311电连接。
<叠层结构1的变形例子1>
图14A示出层204的结构与图11所示的叠层结构1不同的变形例子。在图14A所示的变形例子1中，在层204所包括的绝缘层241与层203所包括的层237间设置遮光层300及用作层间绝缘膜的绝缘层246。注意，省略层201、202、205的图示。
遮光层300可以由金属等的导电膜形成。可以使用遮光层300阻挡光电转换器件240不能吸收的光的向层203的照射。另外，可以使用在遮光层300反射的光提高光电转换器件240的灵敏度。可以在设置有与光电转换器件240连接的插头等的区域设置开口部301。
光的向层203所包括的OS晶体管的照射成为关态电流的上升等噪声的原因。因此，可以减少噪声。另外，通过使遮光层300的电位固定为GND电位等，可以用作电磁屏蔽。因此，可以进一步减少噪声。
<叠层结构1的变形例子2>
另外，如图14B所示，也可以将遮光层300作为光电转换器件240的阴极使用。
<叠层结构1的变形例子3>
另外，如图15A所示，也可以将遮光层300作为像素电路331所包括的电容器108的另一方电极使用。在此情况下，在层204设置用作电容器108的介电质层的绝缘层247。另外，在层203设置用作电容器108的一方电极的导电层238。
导电层238可以通过与OS晶体管的背栅极相同的工序制造。另外，导电层238可以通过插头239a、连接电极239b及插头239c与晶体管103及晶体管104电连接。插头239c是在图15A所示的截面上不出现的位置与导电层238电连接的插头。
在像素电路331所包括的OS晶体管的背栅极与遮光层300间形成寄生电容。因此，如图15B所示，在与遮光层300的背栅极重叠的区域也可以设置开口部302。
<叠层结构1的变形例子4>
图16示出层203及层204的结构与图11所示的叠层结构1不同的变形例子。图16所示的变形例子4是将像素电路331所包括的晶体管103设置在层204的结构。在层204中，晶体管103由Si晶体管形成。晶体管103的源极和漏极中的一方直接与光电转换器件240连接，晶体管103的源极和漏极中的另一方被用作节点FD。
在此情况下，在层203设置晶体管103以外的构成像素电路331的晶体管。图16示出晶体管104及晶体管105。
<叠层结构1的变形例子5>
图17示出层201及层203的结构与图11所示的叠层结构1不同的变形例子。图17所示的变形例子5是将读出电路311的构成要素的CDS电路400用于层203的结构。虽然图17示出将CDS电路400层叠在像素电路331的结构，但是CDS电路400也可以设置在与像素电路331同一面上。
在采用上述结构的情况下，在层201设置读出电路311的另一构成要素的A/D转换器410。图17示出用作A/D转换器410的输入晶体管的晶体管117。晶体管117的栅极与层202所包括的导电层131电连接。
除了像素电路331以外，层203还包括CDS电路400。在此，示出CDS电路400的构成要素的电容器402、晶体管403、404。晶体管403、404可以由OS晶体管形成。另外，在层203设置绝缘层421、422、423、424、425、426、427。
绝缘层421、423、424、427具有作为层间绝缘膜及平坦化膜的功能。绝缘层422具有作为电容器402的介电质层的功能。绝缘层425具有作为保护膜的功能。绝缘层426具有作为栅极绝缘膜的功能。
连接有像素电路331的布线352与电容器402的另一方电极电连接，电容器402的一方电极与晶体管403的源极和漏极中的一方及晶体管404的源极和漏极中的一方电连接。并且，晶体管404的源极和漏极中的另一方与导电层132连接。通过贴合导电层132与层202所包括的导电层131，可以使CDS电路400与A/D转换器410电连接。
<叠层结构2>
在叠层结构1及其变形例子中，示出贴合层202与层203的结构，但是也可以使用其他层进行贴合。图18所示的叠层结构2是在层203与层204间具有贴合面的结构。
在此情况下，在层203设置与晶体管103的源极和漏极中的一方电连接的导电层135。另外，还设置与布线121电连接的导电层136。导电层135、136具有埋设于绝缘层231的区域。另外，绝缘层231及导电层135、136的表面以各高度一致的方式被平坦化。
在层204设置与光电转换器件240的n型区域244(相当于阴极)电连接的导电层133。另外，还设置与p型区域243(阳极)电连接的导电层134。另外，在绝缘层246上设置绝缘层249。导电层133、134具有埋设于绝缘层249的区域。另外，绝缘层249及导电层133、134的表面以各高度一致的方式被平坦化。
在此，导电层133、134、135、136是与上述导电层131、132相同的贴合层。另外，绝缘层249是与上述绝缘层229、231相同的贴合层。
因此，通过贴合导电层133与导电层135，可以使光电转换器件的n型区域244(相当于阴极)与晶体管103的源极和漏极中的一方电连接。另外，通过贴合导电层134与导电层136，可以使光电转换器件的p型区域243(相当于阳极)与布线121电连接。另外，通过贴合绝缘层231与绝缘层249，可以进行层203与层204的电接合及机械接合。
<叠层结构3>
图19所示的叠层结构2是在层201与层202间具有贴合面的结构。
在此情况下，在层201设置与电容器402的另一方电极电连接的导电层141。另外，还设置与晶体管115的源极和漏极中的一方电连接的导电层142。另外，电连接有与晶体管116的源极和漏极中的一方电连接的导电层143。另外，在绝缘层218上设置绝缘层219。导电层141、142、143具有埋设于绝缘层219的区域。另外，绝缘层219及导电层141、142、143的表面以各高度一致的方式被平坦化。
在层202设置与层203所包括的布线352电连接的导电层137。另外，还设置与层202所包括的晶体管111的源极和漏极中的一方电连接的导电层138。另外，还设置与晶体管111的栅极电连接的导电层139。导电层137、138、139具有埋设于绝缘层229的区域。另外，绝缘层229及导电层137、138、139的表面以各高度一致的方式被平坦化。
在此，导电层137、138、139、141、142、143是与上述导电层131、132相同的贴合层。另外，绝缘层219是与上述绝缘层229、231相同的贴合层。
因此，通过贴合导电层137与导电层141，可以使读出电路311与像素电路331电连接。另外，通过贴合导电层138与导电层142，可以使列驱动器313与存储电路321电连接。另外，通过贴合导电层139与导电层143，可以使行驱动器312与存储电路321电连接。
注意，在本实施方式中说明在层201设置像素电路的读出电路及存储电路的驱动电路且在层202设置存储电路的结构，但不局限于此。例如，也可以在层201、层202设置像素电路的驱动电路、神经网络、通信电路、CPU等。
可以使用OS晶体管及Si晶体管实现常关闭CPU(也称为“Noff-CPU”)。Noff-CPU是指包括即使栅极电压为0V也处于非导通状态(也称为关闭状态)的常关闭型晶体管的集成电路。
在Noff-CPU中，可以停止向Noff-CPU中的不需要工作的电路的供电，使该电路处于待机状态。在供电停止而处于待机状态的电路中，没有电力消耗。因此，Noff-CPU可以将用电量抑制到最小限度。另外，即使供电停止，Noff-CPU也可以长时间保持设定条件等工作所需要的信息。当从待机状态恢复时，只要再次开始向该电路的供电即可，而不需要设定条件等的再次写入。就是说，可以高速从待机状态恢复。如此，Noff-CPU可以降低功耗，而无需大幅度降低工作速度。
<叠层结构4>
另外，当在图4C所示的像素电路331中晶体管107为OS晶体管且其他晶体管为Si晶体管时，可以采用图20A所示的结构。图20A示出在层204设置Si晶体管的晶体管103、104、105、106且在层203设置OS晶体管的晶体管107的结构。图20A所示的层203可以与其他叠层结构同样地连接于层202所包括的电路。或者，也可以与层201所包括的电路连接而不设置层202。
另外，图4C所示的像素电路331也可以具有图20B所示的叠层结构。图20B所示的叠层结构是从布线一侧向光电转换器件240照射光的结构。该结构的光的利用效率较低但具有工序自由度高的优点。图20B所示的结构为在层203的上层叠有层205的结构。
另外，本发明的一个方式也可以具有图21所示的叠层结构。图21所示的叠层结构示出图4C所示的像素电路331及设置在像素阵列的外侧的驱动电路332。作为驱动电路332示出包括Si晶体管及OS晶体管的结构，也可以由Si晶体管和OS晶体管中的任一个构成。在该结构中，可以不使用贴合工序。
<有机光电转换器件>
在本发明的一个方式中，作为光电转换器件可以使用有机光电转换器件以代替Si光电二极管。图22所示的光电转换器件240是有机光电导膜的一个例子，其中层567a是下部电极，层567e是具有透光性的上部电极，层567b、567c、567d相当于光电转换部。
光电转换部的层567b、567d中的任一个可以为空穴传输层、另一个为电子传输层。另外，层567c可以为光电转换层。
作为空穴传输层，例如可以使用氧化钼等。作为电子传输层，例如可以使用C60、C70等的富勒烯或其衍生物等。
作为光电转换层，可以使用n型有机半导体和p型有机半导体的混合层(本体异质结结构)。
图22示出图4C所示的像素电路331的结构，此时晶体管103、104、105、106可以设置在层206所包括的硅衬底上。在该结构中，可以不使用贴合工序。
本实施方式可以与其他实施方式或实施例的记载适当地组合而实施。
(实施方式2)
在本实施方式中，说明收纳图像传感器芯片的封装及相机模块的一个例子。作为该图像传感器芯片可以使用本发明的一个方式的摄像装置的结构。
图23A1是收纳图像传感器芯片的封装的顶面一侧的外观立体图。该封装包括使图像传感器芯片650固定的封装衬底610、玻璃盖板620及贴合它们的粘合剂630等。
图23A2是该封装的底面一侧的外观立体图。在封装的底面包括以焊球为凸块640的BGA(Ball grid array：球栅阵列)。注意，不局限于BGA，也可以包括LGA(Land gridarray：地栅阵列)、PGA(Pin Grid Array：针栅阵列)等。
图23A3是省略玻璃盖板620及粘合剂630的一部分而图示的封装的立体图。在封装衬底610上形成电极焊盘660，电极焊盘660通过通孔与凸块640电连接。电极焊盘660通过引线670与图像传感器芯片650电连接。
另外，图23B1是将图像传感器芯片收纳在透镜一体型封装的相机模块的顶面一侧的外观立体图。该相机模块包括使图像传感器芯片651固定的封装衬底611、透镜盖621及透镜635等。另外，在封装衬底611与图像传感器芯片651之间设置有具有摄像装置的驱动电路及信号转换电路等的功能的IC芯片690，具有作为SiP(System in package：系统封装)的结构。
图23B2是该相机模块的底面一侧的外观立体图。封装衬底611的底面及侧面具有设置有收纳用连接盘641的QFN(Quad flat no-lead package：四侧无引脚扁平封装)的结构。注意，该结构是一个例子，也可以设置QFP(Quad flat package：四侧引脚扁平封装)或上述BGA。
图23B3是省略透镜盖621及透镜635的一部分而图示的模块的立体图。连接盘641与电极焊盘661电连接，电极焊盘661通过引线671与图像传感器芯片651或IC芯片690电连接。
通过将图像传感器芯片收纳在上述那样的方式的封装，容易安装在印刷电路板等，由此可以将图像传感器芯片组装在各种半导体装置、电子设备。
本实施方式可以与其他实施方式或实施例的记载适当地组合。
(实施方式3)
作为可以使用根据本发明的一个方式的摄像装置的电子设备，可以举出显示装置、个人计算机、具备记录媒体的图像存储装置及图像再现装置、移动电话机、包括便携式的游戏机、便携式数据终端、电子书阅读器、拍摄装置诸如视频摄像机或数码照相机等、护目镜型显示器(头戴式显示器)、导航系统、音频再现装置(汽车音响系统、数字音频播放器等)、复印机、传真机、打印机、多功能打印机、自动柜员机(ATM)以及自动售货机等。图24A至图24F示出这些电子设备的具体例子。
图24A是移动电话机的一个例子，该移动电话机包括外壳981、显示部982、操作按钮983、外部连接接口984、扬声器985、麦克风986、摄像头987等。该移动电话机在显示部982具有触摸传感器。通过用手指或触屏笔等触摸显示部982可以进行打电话或输入文字等各种操作。本发明的一个方式的摄像装置及其工作方法可以适用于在该移动电话机中用来获取图像的构成要素。
图24B是便携式数据终端，该便携式数据终端包括外壳911、显示部912、扬声器913、摄像头919等。通过显示部912所具有的触摸面板功能可以输入且输出信息。另外，可以从由摄像头919获取的图像中识别出文字等，并可以使用扬声器913以语音输出该文字。本发明的一个方式的摄像装置及其工作方法可以适用于在该便携式数据终端中用来获取图像的构成要素。
图24C是监控摄像机，该监控摄像机包括支架951、照相单元952及保护罩953等。在照相单元952中设置旋转机构等，通过设置在天花板可以拍摄周围。本发明的一个方式的摄像装置及其工作方法可以适用于在该照相单元中用来获取图像的构成要素。注意，“监控摄像机”是一般名称，不局限于其用途。例如，具有作为监控摄像机的功能的装置被称为摄影机或视频摄像机。
图24D是视频摄像机，该视频摄像机包括第一外壳971、第二外壳972、显示部973、操作键974、透镜975、连接部976、扬声器977、麦克风978等。操作键974及透镜975设置在第一外壳971中，显示部973设置在第二外壳972中。本发明的一个方式的摄像装置及其工作方法可以适用于在该视频摄像机中用来获取图像的构成要素。
图24E是数码照相机，该数码照相机包括外壳961、快门按钮962、麦克风963、发光部967以及透镜965等。本发明的一个方式的摄像装置及其工作方法可以适用于在该数码照相机中用来获取图像的构成要素。
图24F是手表型信息终端，该手表型信息终端包括显示部932、外壳兼腕带933以及摄像头939等。显示部932也可以包括用来进行信息终端的操作的触摸面板。显示部932及外壳兼腕带933具有柔性，并且适合佩戴于身体。本发明的一个方式的摄像装置及其工作方法可以适用于在该信息终端中用来获取图像的构成要素。
本实施方式可以与其他实施方式或实施例的记载适当地组合。
[符号说明]
102：晶体管、103：晶体管、104：晶体管、105：晶体管、106：晶体管、107：晶体管、108：电容器、111：晶体管、112：电容器、115：晶体管、116：晶体管、117：晶体管、121：布线、122：布线、123：布线、126：布线、127：布线、128：布线、129：布线、131：导电层、132：导电层、133：导电层、134：导电层、135：导电层、136：导电层、137：导电层、138：导电层、139：导电层、141：导电层、142：导电层、143：导电层、201：层、202：层、203：层、204：层、205：层、206：层、210：区域、211：硅衬底、212：绝缘层、213：绝缘层、214：绝缘层、215：绝缘层、216：绝缘层、217：绝缘层、218：绝缘层、219：绝缘层、220：区域、221：绝缘层、222：绝缘层、223：绝缘层、224：绝缘层、225：绝缘层、226：绝缘层、227：绝缘层、228：绝缘层、229：绝缘层、230：区域、231：绝缘层、232：绝缘层、233：绝缘层、234：绝缘层、235：绝缘层、236：绝缘层、237：层、238：导电层、239a：插头、239b：连接电极、239c：插头、240：光电转换器件、241：绝缘层、242：绝缘层、243：p型区域、244：n型区域、245：绝缘层、246：绝缘层、247：绝缘层、249：绝缘层、250：光学转换层、251：遮光层、255：微透镜阵列、300：遮光层、301：开口部、302：开口部、311：电路、312：行驱动器、313：列驱动器、321：存储电路、321a：存储单元、321aA：存储单元、321aB：存储单元、321aC：存储单元、321aD：存储单元、331：像素电路、332：驱动电路、351：布线、352：布线、353：布线、354：布线、355：布线、400：CDS电路、401：晶体管、402：电容器、403：晶体管、404：晶体管、405：电容器、410：A/D转换器、421：绝缘层、422：绝缘层、423：绝缘层、424：绝缘层、425：绝缘层、426：绝缘层、427：绝缘层、431：布线、432：布线、535：背栅极、545：半导体层、546：绝缘层、567a：层、567b：层、567c：层、567d：层、567e：层、610：封装衬底、611：封装衬底、620：玻璃盖板、621：透镜盖、630：粘合剂、635：透镜、640：凸块、641：连接盘、650：图像传感器芯片、651：图像传感器芯片、660：电极焊盘、661：电极焊盘、670：引线、671：引线、690：IC芯片、701：栅电极、702：栅极绝缘膜、703：源极区域、704：漏极区域、705：源电极、706：漏电极、707：氧化物半导体层、911：外壳、912：显示部、913：扬声器、919：摄像头、932：显示部、933：外壳兼腕带、939：摄像头、951：支架、952：照相单元、953：保护罩、961：外壳、962：快门按钮、963：麦克风、965：透镜、967：发光部、971：外壳、972：外壳、973：显示部、974：操作键、975：透镜、976：连接部、977：扬声器、978：麦克风、981：外壳、982：显示部、983：操作按钮、984：外部连接端口、985：扬声器、986：麦克风、987：摄像头

Claims (13)

1.一种摄像装置，包括：
第一电路；
第二电路；
第三电路；
光电转换器件；
第一绝缘层；
第二绝缘层；
第三绝缘层；
第四绝缘层；
第一导电层；以及
第二导电层，
其中，所述第一电路具有隔着所述第一绝缘层及所述第二电路与所述第二绝缘层重叠的区域，
所述第一绝缘层设置在所述第一电路与所述第二电路间，
所述第一导电层具有埋设于所述第二绝缘层的区域，
所述光电转换器件具有隔着所述第三绝缘层及所述第三电路与所述第四绝缘层重叠的区域，
所述第三绝缘层设置在所述光电转换器件与所述第三电路间，
所述第二导电层具有埋设于所述第四绝缘层的区域，
所述第一导电层与所述第一电路电连接，
所述第一电路与所述第二电路电连接，
所述第二导电层与所述第三电路电连接，
所述第三电路与所述光电转换器件电连接，
所述第一导电层与所述第二导电层直接接合，
并且，所述第二绝缘层与所述第四绝缘层直接接合。
2.根据权利要求1所述的摄像装置，
其中所述第一电路包括在沟道形成区域包含硅的晶体管，
所述第二电路及所述第三电路包括在沟道形成区域包含金属氧化物的晶体管，
并且所述光电转换器件是在光电转换层包含硅的光电二极管。
3.根据权利要求2所述的摄像装置，
其中所述金属氧化物包含In、Zn、M(M为Al、Ti、Ga、Ge、Sn、Y、Zr、La、Ce、Nd和Hf中的一种或多种)。
4.根据权利要求1至3中任一项所述的摄像装置，
其中所述第一导电层及所述第二导电层由同一金属材料构成，
并且所述第二绝缘层及所述第四绝缘层由同一绝缘材料构成。
5.根据权利要求1至4中任一项所述的摄像装置，
其中所述第三电路及所述光电转换器件具有像素电路的功能，
并且所述第一电路具有读出电路的功能。
6.根据权利要求1至5中任一项所述的摄像装置，还包括：
遮光层，
其中所述遮光层设置在所述光电转换器件与所述第三电路间。
7.根据权利要求1至6中任一项所述的摄像装置，还包括：
第四电路；以及
第五电路，
其中所述第四电路及所述第五电路设置在与所述第一电路相同的衬底上，
所述第四电路与所述第二电路电连接，
并且所述第五电路与所述第二电路电连接。
8.根据权利要求7所述的摄像装置，
其中所述第四电路及所述第五电路包括在沟道形成区域包含硅的晶体管。
9.根据权利要求7或8所述的摄像装置，
其中所述第二电路具有存储电路的功能，
所述第四电路具有驱动所述存储电路的列驱动器的功能，
并且所述第五电路具有驱动所述存储电路的行驱动器的功能。
10.根据权利要求1至9中任一项所述的摄像装置，
其中所述第三电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、电容器，
所述第一晶体管的源极和漏极中的一方与所述光电转换器件的一方电极电连接，
所述第一晶体管的源极和漏极中的另一方与所述第二晶体管的源极和漏极中的一方及所述第三晶体管的源极和漏极中的一方电连接，
所述第三晶体管的源极和漏极中的另一方与所述第四晶体管的栅极及所述电容器的一方电极电连接，
并且所述第四晶体管的源极和漏极中的一方与所述第五晶体管的源极和漏极中的一方电连接。
11.根据权利要求10所述的摄像装置，
其中所述第一晶体管、所述第二晶体管、所述第四晶体管及所述第五晶体管为在沟道形成区域包含硅的晶体管，
并且所述第三晶体管为在沟道形成区域包含金属氧化物的晶体管。
12.根据权利要求11所述的摄像装置，
其中所述金属氧化物包含In、Zn、M(M为Al、Ti、Ga、Ge、Sn、Y、Zr、La、Ce、Nd和Hf中的一种或多种)。
13.一种电子设备，包括：
权利要求1至12中任一项所述的摄像装置；以及
显示部，
其中所述显示部能够显示所述摄像装置所拍摄的图像。
CN202080045952.9A 2019-07-04 2020-06-22 摄像装置及电子设备 Pending CN114008784A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2019125092 2019-07-04
JP2019-125092 2019-07-04
JP2019165155 2019-09-11
JP2019-165155 2019-09-11
PCT/IB2020/055844 WO2021001719A1 (ja) 2019-07-04 2020-06-22 撮像装置および電子機器

Publications (1)

Publication Number Publication Date
CN114008784A true CN114008784A (zh) 2022-02-01

Family

ID=74100222

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080045952.9A Pending CN114008784A (zh) 2019-07-04 2020-06-22 摄像装置及电子设备

Country Status (6)

Country Link
US (1) US20220320172A1 (zh)
JP (1) JPWO2021001719A1 (zh)
KR (1) KR20220028008A (zh)
CN (1) CN114008784A (zh)
TW (1) TW202105704A (zh)
WO (1) WO2021001719A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9543356B2 (en) * 2009-03-10 2017-01-10 Globalfoundries Inc. Pixel sensor cell including light shield
KR101824123B1 (ko) 2009-11-06 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9356061B2 (en) * 2013-08-05 2016-05-31 Apple Inc. Image sensor with buried light shield and vertical gate
KR102367787B1 (ko) * 2016-06-30 2022-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 동작 방법
JP2018101699A (ja) * 2016-12-20 2018-06-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、固体撮像装置の製造方法および電子機器
KR20200024151A (ko) * 2017-07-14 2020-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기

Also Published As

Publication number Publication date
KR20220028008A (ko) 2022-03-08
JPWO2021001719A1 (zh) 2021-01-07
WO2021001719A1 (ja) 2021-01-07
TW202105704A (zh) 2021-02-01
US20220320172A1 (en) 2022-10-06

Similar Documents

Publication Publication Date Title
US11101302B2 (en) Imaging device and electronic device
US11302736B2 (en) Imaging device and electronic device
CN114026692A (zh) 摄像装置以及电子设备
US11917318B2 (en) Imaging device, operation method thereof, and electronic device
JP2021100025A (ja) 撮像装置、撮像装置の駆動方法
WO2021001719A1 (ja) 撮像装置および電子機器
CN112425153A (zh) 摄像面板及摄像装置
WO2021048676A1 (ja) 撮像装置および電子機器
US11956570B2 (en) Imaging system and electronic device
US20220415941A1 (en) Imaging device and electronic device
US11849234B2 (en) Imaging device or imaging system
CN112534802B (zh) 摄像装置的工作方法
WO2022263967A1 (ja) 撮像装置および電子機器
US11948959B2 (en) Imaging device comprising first circuit and second circuit
JP7480137B2 (ja) 撮像装置および電子機器
WO2022018561A1 (ja) 撮像装置および電子機器
CN116075943A (zh) 摄像装置及电子设备
CN116076085A (zh) 摄像装置及电子设备
CN115428437A (zh) 摄像装置及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination