CN116075943A - 摄像装置及电子设备 - Google Patents

摄像装置及电子设备 Download PDF

Info

Publication number
CN116075943A
CN116075943A CN202180061807.4A CN202180061807A CN116075943A CN 116075943 A CN116075943 A CN 116075943A CN 202180061807 A CN202180061807 A CN 202180061807A CN 116075943 A CN116075943 A CN 116075943A
Authority
CN
China
Prior art keywords
layer
transistor
circuit
wiring
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180061807.4A
Other languages
English (en)
Inventor
根来雄介
宍户英明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN116075943A publication Critical patent/CN116075943A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

涉及一种可以以较少的工序制造的高性能摄像装置。本发明是贴合各自层叠多个器件而成的第一叠层体和第二叠层体来形成的摄像装置。例如，在第一叠层体中可以设置像素电路、像素的驱动电路等，在第二叠层体中可以设置像素电路的读出电路、存储电路、存储电路的驱动电路等。通过采用这样的结构，可以形成小型摄像装置。另外，通过层叠各电路，可以抑制布线延迟等，因此可以进行高速工作。

Description

摄像装置及电子设备
技术领域
本发明的一个方式涉及一种摄像装置。
注意，本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的一个方式的技术领域涉及一种物体、方法或制造方法。另外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。由此，更具体而言，作为本说明书所公开的本发明的一个方式的技术领域的一个例子可以举出半导体装置、显示装置、液晶显示装置、发光装置、照明装置、蓄电装置、存储装置、摄像装置、这些装置的驱动方法或者这些装置的制造方法。
注意，在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。晶体管、半导体电路为半导体装置的一个方式。另外，存储装置、显示装置、摄像装置、电子设备有时包含半导体装置。
背景技术
使用形成在衬底上的氧化物半导体薄膜构成晶体管的技术受到关注。例如，专利文献1公开了将包括氧化物半导体的关态电流非常低的晶体管用于像素电路的结构的摄像装置。
[先行技术文献]
[专利文献]
[专利文献1]日本专利申请公开第2011-119711号公报
发明内容
发明所要解决的技术问题
随着技术的发展，在CMOS图像传感器等摄像装置中，能够容易拍摄高品质的图像。需要在下一代摄像装置中还安装更高的性能。
另一方面，摄像装置组装于各种设备，所以也被要求小型化。因此，也在附加功能的情况下传感器芯片被要求小型化。由此，优选层叠对摄像装置附加功能的构成要素。
然而，在层叠多个半导体器件时，需要进行多次的抛光工序及贴合工序等。因此，仍有一个课题，即要提高成品率。
因此，本发明的一个方式的目的之一是提供一种高性能摄像装置。另外，本发明的一个方式的目的之一是提供一种可以以较少的工序制造的摄像装置。另外，本发明的一个方式的目的之一是提供一种可以以高成品率制造的摄像装置。另外，本发明的一个方式的目的之一是提供一种小型摄像装置。另外，本发明的一个方式的目的之一是提供一种能够进行高速工作的摄像装置等。另外，本发明的一个方式的目的之一是提供一种可靠性高的摄像装置。另外，本发明的一个方式的目的之一是提供一种新颖的摄像装置等。另外，本发明的一个方式的目的之一是提供一种上述摄像装置的驱动方法。另外，本发明的一个方式的目的之一是提供一种新颖的半导体装置等。
注意，这些目的的记载不妨碍其他目的的存在。注意，本发明的一个方式并不需要实现所有上述目的。除上述目的外的目的从说明书、附图、权利要求书等的描述中是显而易见的，并且可以从所述描述中抽出。
解决技术问题的手段
本发明的一个方式涉及一种可以以较少的工序制造的高性能摄像装置。
本发明的一个方式是一种摄像装置，该摄像装置包括光电转换器件、像素电路、存储电路、读出电路、第一绝缘层、第二绝缘层、第一导电层及第二导电层，光电转换器件与像素电路电连接，存储电路与读出电路电连接，第一绝缘层设置在存储电路上，第一导电层具有埋入第一绝缘层中的区域，第一导电层与像素电路电连接，第二绝缘层设置在像素电路上，第二导电层具有埋入第二绝缘层中的区域，第二导电层与读出电路电连接，第一导电层和第二导电层直接接合，第一绝缘层和第二绝缘层直接接合，存储电路包括相当于读出电路所输出的位数之数的存储单元，存储单元包括包含铁电层的电容器。
像素电路及存储电路可以包括在沟道形成区域中包含金属氧化物的晶体管，读出电路可以包括在沟道形成区域中包含硅的晶体管，光电转换器件可以是在光电转换层中包含硅的光电二极管。
另外，像素电路、存储电路及读出电路可以包括在沟道形成区域中包含硅的晶体管，光电转换器件可以是在光电转换层中包含硅的光电二极管。
优选的是，第一导电层及第二导电层使用同一金属材料构成，第一绝缘层及第二绝缘层使用同一绝缘材料构成。
金属氧化物优选包含In、Zn、M(M是Al、Ti、Ga、Ge、Sn、Y、Zr、La、Ce、Nd和Hf中的一个或多个)。
铁电层优选为包含Hf及Zr的金属氧化物。
发明效果
通过使用本发明的一个方式，可以提供一种高性能摄像装置。通过使用本发明的一个方式，可以提供一种可以以较少的工序制造的摄像装置。另外，通过使用本发明的一个方式，可以提供一种可以以高成品率制造的摄像装置。另外，通过使用本发明的一个方式，可以提供一种小型摄像装置。另外，通过使用本发明的一个方式，可以提供一种能够进行高速工作的摄像装置等。另外，通过使用本发明的一个方式，可以提供一种可靠性高的摄像装置。另外，通过使用本发明的一个方式，可以提供一种新颖的摄像装置等。另外，通过使用本发明的一个方式，可以提供一种上述摄像装置的驱动方法。另外，通过使用本发明的一个方式，可以提供一种新颖的半导体装置等。
附图简要说明
图1是说明摄像装置的截面立体图。
图2A至图2C是说明叠层体的制造方法的图。
图3A、图3B是说明摄像装置的方框图。
图4是说明摄像装置的截面立体图。
图5A至图5C是说明叠层体的制造方法的图。
图6A、图6B是说明摄像装置的方框图。
图7A、图7B是说明像素电路的电路图。
图8A是说明卷帘快门方式的工作的图，图8B是说明全局快门方式的工作的图。
图9A、图9B是说明像素电路的工作的时序图。
图10A、图10B是说明像素电路的图。
图11是说明读出电路的电路图及方框图。
图12A是说明存储电路的图，图12B至图12D是说明存储单元的图。
图13A是说明存储电路的图，图13B及图13C是说明存储单元的图。
图14A是说明铁电层的磁滞特性的图，图14B是说明存储单元的工作的时序图。
图15是说明像素的截面图。
图16A至图16C是说明Si晶体管的图。
图17A至图17D是说明OS晶体管的图。
图18是说明像素的截面图。
图19是说明像素的截面图。
图20是说明像素的截面图。
图21是说明像素的截面图。
图22A至图22C是说明像素的立体图(截面图)。
图23A是说明收纳摄像装置的封装的图，图23B是说明收纳摄像装置的模块的图。
图24A至图24F是说明电子设备的图。
图25A、图25B是说明移动体的图。
实施发明的方式
参照附图对实施方式进行详细说明。注意，本发明不局限于下面说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。另外，在下面所说明的发明的结构中，在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。另外，有时在不同的附图中适当地省略或改变相同构成要素的阴影。
另外，即使在电路图上为一个构成要素，如果在功能上没有问题，该构成要素也可以使用多个构成要素构成。例如，有时被用作开关的多个晶体管可以串联或并联连接。此外，有时对电容器进行分割并将其配置在多个位置上。
此外，有时一个导电体具有布线、电极及端子等多个功能，在本说明书中，有时对同一构成要素使用多个名称。另外，即使在电路图上示出构成要素之间直接连接的情况，有时实际上该构成要素之间通过一个或多个导电体连接，本说明书中这种结构也包括在直接连接的范畴内。
(实施方式1)
在本实施方式中，参照附图说明本发明的一个方式的摄像装置。
本发明的一个方式是包括层叠的多个器件的摄像装置。该摄像装置通过贴合层叠多个器件而成的第一叠层体与层叠多个器件而成的第二叠层体而形成。因此，即使使用层叠多个功能不同的电路等的结构也可以减少抛光工序及贴合工序，而可以提高成品率。
例如，在第一叠层体中可以设置像素电路、像素的驱动电路等，在第二叠层体中可以设置像素电路的读出电路、存储电路、存储电路的驱动电路等。通过采用上述结构，可以形成小型摄像装置。另外，通过层叠各电路，可以抑制布线延迟等，所以可以进行高速工作。
<叠层结构>
图1是说明本发明的一个方式的摄像装置的截面立体图。摄像装置包括层201、层202、层203、层204及层205。
注意，在本实施方式中，为了便于说明，将摄像装置分割为上述五个层进行说明，各层中的构成要素的种类、数量、位置不局限于本实施的说明。例如，有时层与层的边界附近的绝缘层、布线及插头等构成要素包括在与本实施方式中说明的不同的层中。另外，也可以在各层中包括与本实施方式中说明的构成要素不同的构成要素。
层201包括区域210。例如，可以在区域210中设置像素电路的读出电路、存储电路的驱动电路等。
层202包括区域220。例如，可以在区域220中设置存储电路等。
层203包括区域230。例如，可以在区域230中设置像素电路(光电转换器件240除外)及像素电路的驱动电路等。
层204包括光电转换器件240。作为光电转换器件240，例如可以使用光电二极管等。光电转换器件240可以说是像素电路的构成要素。
层205包括光学转换层250。作为光学转换层250，例如可以使用滤色片等。另外，层205可以包括微透镜阵列255。
如上所述，本发明的一个方式的摄像装置包括光电转换器件240、设置在区域230中的像素电路及像素电路的驱动电路、设置在区域220中的存储电路、设置在区域210中的像素电路的读出电路及存储电路的驱动电路等。
在此，光电转换器件240优选对可见光具有灵敏度。例如，作为光电转换器件240可以使用将硅用于光电转换层的Si光电二极管。
作为像素电路及像素电路的驱动电路等的构成要素，优选使用在沟道形成区域中包含金属氧化物的晶体管(以下，称为OS晶体管)。OS晶体管的关态电流(off-statecurrent)极低，可以抑制数据从像素电路不必要地流出。因此，可以使用简单的电路结构进行在多个像素电路中一齐取得数据而依次读出的全局快门方式工作。另外，像素的驱动电路可以通过与像素电路相同的工序形成。
优选OS晶体管还用于存储电路。通过作为存储电路的单元晶体管使用OS晶体管，可以抑制数据不必要地流出而可以抑制刷新频率。因此，可以抑制功耗。另外，也可以将铁电电容器用于存储电路所包括的存储单元。保持在铁电电容器中的数据是非易失性的且不需要刷新工作，因此可以抑制功耗。
像素电路的读出电路及存储电路的驱动电路等被要求高速工作，所以优选使用迁移率高的晶体管。例如，优选使用在沟道形成区域中包含硅的晶体管(以下，称为Si晶体管)。作为Si晶体管，可以举出包含非晶硅的晶体管、包含结晶硅(微晶硅、低温多晶硅、单晶硅)的晶体管等。另外，像素电路的驱动电路也可以由Si晶体管形成。
在层叠多个半导体器件时，需要进行多次的抛光工序、贴合工序。因此，制造成本高且有如下课题：工序数多、需要专用的装置、成品率低等。在本发明的一个方式中，通过在Si器件(Si晶体管、Si光电二极管)上形成使用OS晶体管的电路，可以减少抛光工序及贴合工序。
OS晶体管可以隔着绝缘层在Si器件上形成而不需要贴合及凸块接合等复杂的工序。
因此，在本发明的一个方式中，层201为包括硅衬底的层，在区域210中形成包括Si晶体管的电路。并且，如图2A所示，在层201上形成层202。在层202的区域220中形成包括OS晶体管的电路。
另外，层204为包含硅衬底的层，在层204作为光电转换器件240形成Si光电二极管。并且，如图2B所示，在层204上形成层203。在层203的区域230中形成包括OS晶体管的电路。
然后，如图2C所示，通过在面A贴合层202与层203，可以制造层201至层204彼此重叠的叠层结构。图1示出在图2C所示的叠层体的层204上还设置层205的结构。
在层叠Si器件的情况下，在是四层的叠层的情况下抛光工序和贴合工序各自至少需要进行三次左右，但是在本发明的一个方式中，抛光工序可以进行一次或两次且贴合工序可以进行一次。
<电路>
图3A是说明层201至层204所包括的构成要素的电连接的简单的方框图。注意，层204所包括的光电转换器件240在电路上包括在像素电路331(PIX)，所以在此未图示其电上连接。
像素电路331以矩阵状排列且通过布线351与驱动电路332(Driver)电连接。驱动电路332可以进行像素电路331的取得数据工作及选择工作等的控制。例如可以将移位寄存器等用于驱动电路332。
另外，像素电路331通过布线352与读出电路311(RC)电连接。读出电路311具有去除噪声的相关双采样电路(CDS电路)及将模拟数据转换为数字数据的A/D转换器。
读出电路311通过布线353与存储电路321(MEM)电连接。存储电路321可以保持从读出电路311输出的数字数据。或者，也可以从读出电路311向外部输出数字数据。
存储电路321通过布线354与行驱动器312(RD)电连接。另外，存储电路321通过布线355与列驱动器313(CD)电连接。行驱动器312是存储电路321的驱动电路，可以控制数据的写入及读出。列驱动器313是存储电路321的驱动电路，可以控制数据的读出。
使用图3B的方框图说明像素电路331、读出电路311及存储电路321的详细的连接关系。读出电路311的数量可以与像素电路331的数量相同，一个读出电路311通过布线352与一个像素电路331电连接。另外，读出电路311与多个布线353连接，布线353的每一个与一个存储单元321a电连接。另外，也可以在读出电路311与存储电路321间设置数据保持电路。
读出电路311所包括的A/D转换器并列输出相当于预定位数的量的二值数据。因此，A/D转换器连接到相当于该位数之数的存储单元321a。例如，在A/D转换器的输出是8位时，连接到八个存储单元321a。
通过采用上述结构，在本发明的一个方式的摄像装置中可以并行进行在所有像素电路331中取得的模拟数据的A/D转换，而可以将所转换了的数字数据直接写入到存储电路321。换言之，可以以高速进行拍摄至向存储电路的储存的工作。另外，也可以并行进行摄像工作、A/D转换工作、读出工作。
注意，以上示出设置有包括OS晶体管的层202及层203的摄像装置的结构，但是如图4所示，摄像装置也可以具有包括层201、层204及层205而不包括层202及层203的结构。
在此，与图1的说明同样，层201及层204是包括硅衬底的层。
如图5A所示，层201中设置有区域610及区域620。区域610及区域620设置有包括Si晶体管的电路。
另外，如图5B所示，层204中设置有区域630及光电转换器件240。区域630设置有包括Si晶体管的电路。作为光电转换器件240可以使用Si光电二极管。
然后，如图5C所示，通过在面B贴合层201与层204，可以制造层201和层204彼此重叠的叠层结构。图4示出在图5C所示的叠层体的层204上还设置层205的结构。
电路具有图6A及图6B所示的方框图的结构。电路的结构与图3A及图3B同样，设置在图3A所示的区域210的电路设置在区域610中。另外，设置在区域220中的电路设置在区域620中。另外，设置在区域230中的电路设置在区域630中。
在图4所示的结构中，没有设置层202及层203，因此设置在区域620及区域630中的电路使用Si晶体管形成。
<像素电路>
图7A是说明像素电路331的一个例子的电路图。像素电路331可以包括光电转换器件240、晶体管103、晶体管104、晶体管105、晶体管106及电容器108。另外，也可以不设置电容器108。注意，在本说明书中，有时将从上述构成要素中排除光电转换器件240而成的结构称为像素电路。
光电转换器件240的一个电极(阴极)与晶体管103的源极和漏极中的一个电连接。晶体管103的源极和漏极中的另一个与晶体管104的源极和漏极中的一个电连接。晶体管104的源极和漏极中的一个与电容器108的一个电极电连接。电容器108的一个电极与晶体管105的栅极电连接。晶体管105的源极和漏极中的一个与晶体管106的源极和漏极中的一个电连接。
在此，将使晶体管103的源极和漏极中的另一个，电容器108的一个电极与晶体管105的栅极连接的布线设为节点FD。节点FD可以被用作电荷检测部。
光电转换器件240的另一个电极(阳极)与布线121电连接。晶体管103的栅极与布线127电连接。晶体管104的源极和漏极中的另一个与布线122电连接。晶体管105的源极和漏极中的另一个与布线123电连接。晶体管104的栅极与布线126电连接。晶体管106的栅极与布线128电连接。电容器108的另一个电极例如与GND布线等基准电位线电连接。晶体管106的源极和漏极中的另一个与布线352电连接。
布线127、126、128可以具有作为控制各晶体管的导通的信号线的功能。布线352可以具有作为输出线的功能。
布线121、122、123可以具有作为电源线的功能。图7A所示的结构是光电转换器件240的阴极一侧与晶体管103电连接且使节点FD复位到高电位而进行工作的结构，所以布线122处于高电位(高于布线121的电位)。
图7A示出光电转换器件240的阴极与节点FD电连接的结构，但是如图7B所示，也可以采用光电转换器件240的阳极一侧与晶体管103的源极和漏极中的一个电连接的结构。
该结构是使节点FD复位到低电位而进行工作的结构，所以布线122处于低电位(低于布线121的电位)。
晶体管103具有控制节点FD的电位的功能。晶体管104具有使节点FD的电位复位的功能。晶体管105被用作源极跟随电路的构成要素，可以将节点FD的电位作为图像数据输出到布线352。晶体管106具有选择输出图像数据的像素的功能。
像素电路331所包括的晶体管103至晶体管106优选使用OS晶体管。OS晶体管具有关态电流极低的特性。尤其是，通过作为晶体管103、104使用关态电流低的晶体管，可以尽量延长能够在节点FD中保持电荷的期间。因此，可以采用在所有像素中同时进行电荷的积累工作的全局快门方式而不使电路结构及工作方法复杂。
<摄像装置的工作方式>
图8A示意性地示出卷帘快门方式的工作方法，图8B示意性地示出全局快门方式。En表示像素的第n列(n为自然数)的曝光(积累工作)，Rn表示像素的第n列的读出工作。图8A及图8B示出第1行(Line[1])至第M行((Line[M])，M为自然数)的工作。
卷帘快门方式是依次进行曝光及数据读出的工作方法，其中一个行的读出期间与其他行的曝光期间重叠。曝光后立刻进行读出工作，所以即使使用数据的保持期间较短的电路结构也可以进行摄像。但是，由于由没有摄像的同时性的数据构成1个帧的图像，所以在拍摄动体时在图像中产生歪曲。
另一方面，全局快门方式是在所有像素中同时进行曝光而将数据保持在各像素中，按每个行读出数据的工作方法。因此，即使在拍摄动体时也可以得到没有歪曲的图像。
在像素电路中使用Si晶体管等关态电流较高的晶体管时，电荷容易从电荷检测部流出，所以多采用卷帘快门方式。为了使用Si晶体管实现全局快门方式，需要以高速进行复杂的工作，诸如另行将数据储存于存储电路等。另一方面，在像素电路中使用OS晶体管时，电荷从电荷检测部几乎没有流出，所以容易实现全局快门方式。另外，本发明的一个方式的摄像装置可以通过卷帘快门方式工作。
另外，像素电路331也可以采用任意地组合OS晶体管及Si晶体管的结构。或者，也可以作为所有晶体管使用Si晶体管。
<像素电路的工作>
接着，使用图9A的时序图说明图7A所示的像素电路331的工作的一个例子。在本说明书中的时序图的说明中，以“H”表示高电位，以“L”表示低电位。对布线121一直供应“L”且对布线122、123一直供应“H”。
在期间T1，当布线126的电位设为“H”，布线127的电位设为“H”，布线128的电位设为“L”时，晶体管103、104导通而对节点FD供应布线122的电位“H”(复位工作)。
在期间T2，当布线126的电位设为“L”，布线127的电位设为“H”，布线128的电位设为“L”时，晶体管104不导通而停止复位电位的供应。另外，节点FD的电位对应光电转换器件240的工作下降(积累工作)。
在期间T3，当布线126的电位设为“L”，布线127的电位设为“L”，布线128的电位设为“L”时，晶体管103不导通，节点FD的电位确定而被保持(保持工作)。此时，通过作为连接到节点FD的晶体管103及晶体管104使用关态电流较低的OS晶体管，可以抑制电荷从节点FD不必要地流出，所以可以延长数据的保持时间。
在期间T4，当布线126的电位设为“L”，布线127的电位设为“L”，布线128的电位设为“H”时，晶体管106导通，节点FD的电位根据晶体管105的源极跟随工作被读出到布线352(读出工作)。
以上是图7A所示的像素电路331的工作的一个例子。
图7B所示的像素电路331可以根据图9B的时序图进行工作。注意，对布线121、123一直供应“H”且对布线122一直供应“L”。基本工作与上述图9A的时序图的说明同样。
在本发明的一个方式中，如图10A、图10B所示，也可以采用在晶体管中设置背栅极的结构。图10A示出背栅极与前栅极电连接的结构，具有提高通态电流的效果。图10B示出背栅极与能够供应恒电位的布线电连接的结构，该结构可以控制晶体管的阈值电压。
另外，也可以使各晶体管可以进行适当的工作，诸如组合图10A、图10B所示的晶体管的结构等。另外，像素电路331也可以包括不设置有背栅极的晶体管。
<读出电路>
图11是说明与像素电路331连接的读出电路311的一个例子的图，示出CDS电路400的电路图及与CDS电路400电连接的A/D转换器410的方框图。注意，图11所示的CDS电路及A/D转换器是一个例子，也可以采用其他结构。
CDS电路400可以采用包括电压转换用电阻器401、电容耦合用电容器402、供应电位V0的晶体管403、保持供应到A/D转换器410的电位的晶体管404、以及电位保持用电容器405的结构。CDS电路400的输入电连接到像素电路331且输出电连接到A/D转换器410的比较器电路(COMP)。
当布线352的电位为Vres(像素电路331处于复位状态)时，将节点N(晶体管403、404及电容器402的连接点)的电位设定为V0。并且，当使节点N处于浮动状态而布线352的电位变为Vdata(像素电路331输出图像数据)时，节点N的电位变为V0+Vdata-Vres。因此，在CDS电路400中，可以从像素电路331所输出的摄像数据的电位减去处于复位状态时的电位，因此可以去除噪声成分。
A/D转换器410可以包括比较器电路(COMP)及计数器电路(COUNTER)。在A/D转换器410中，比较从CDS电路400输入到比较器电路(COMP)的信号电位和被扫描的基准电位(RAMP)。此外，计数器电路(COUNTER)根据比较器电路(COMP)的输出进行工作而对多个布线353输出数字信号。
<存储电路1>
图12A是示出存储电路321所包括的存储单元321a、行驱动器312及列驱动器313的连接关系的图。多个存储单元321a作为存储电路321设置在区域220或区域620中。行驱动器312及列驱动器313是存储单元321a的驱动电路，可以设置在区域210或区域610中。此外，在数据的读出中也可以使用读出放大器等。
存储电路321包括在一个列上m(m为1以上的整数)个且在一个行上n(n为1以上的整数)个，共m×n个存储单元321a，存储单元321a以矩阵状配置。
图12B至图12D是说明能够用于存储单元321a的存储单元321b至存储单元321d的图。注意，在以下说明中，位线类可以连接到列驱动器313。另外，字线类可以连接到行驱动器312。
作为行驱动器312及列驱动器313，例如可以使用解码器或移位寄存器。另外，也可以设置多个行驱动器312及多个列驱动器313。
图12B示出DRAM型存储单元321b的电路结构实例。存储单元321b包括晶体管271及电容器274。
晶体管271的源极和漏极中的一个与电容器274的一个电极连接，晶体管271的源极和漏极中的另一个与布线BIL连接，晶体管271的栅极与布线WL连接，晶体管271的背栅极与布线BGL连接。电容器274的另一个电极与布线GNDL连接。布线GNDL是供应低电平电位(基准电位)的布线。
布线BIL被用作位线。布线WL被用作字线。布线BGL被用作用来对晶体管271的背栅极施加电位的布线。通过对布线BGL施加适当的电位，可以增加或减少晶体管271的阈值电压。或者，布线BGL也可以与布线WL电连接。通过对布线BGL施加与布线WL相同的电位，可以增高晶体管271的电流特性。
数据的写入及读出通过对布线WL施加高电平电位使晶体管271变为导通状态而使布线BIL与电容器274的一个电极电连接而进行。例如，读出放大器电连接到布线BIL，布线BIL的电位可以由该读出放大器放大，而被读出。
作为晶体管271可以使用OS晶体管或Si晶体管。在本说明书等中，将使用OS晶体管的DRAM称为DOSRAM(Dynamic Oxide Semiconductor Random Access Memory：动态氧化物半导体随机存取存储器)。
使用含有铟、镓、锌的氧化物半导体的OS晶体管具有关态电流极低的特性。通过作为晶体管271使用OS晶体管，可以使晶体管271的泄漏电流非常低。也就是说，可以利用晶体管271长时间地保持写入数据，由此可以降低存储单元的刷新频率。或者，可以无需进行存储单元的刷新工作。
图12C示出包括两个晶体管和一个电容器的增益单元型(也称为“2Tr1C型”)存储单元321c的电路结构实例。存储单元321c包括晶体管273、晶体管272及电容器275。
晶体管273的源极和漏极中的一个与电容器275的一个电极连接，晶体管273的源极和漏极中的另一个与布线WBL连接，晶体管273的栅极与布线WL连接，晶体管273的背栅极与布线BGL连接。电容器275的另一个电极与布线RL连接。晶体管272的源极和漏极中的一个与布线RBL连接，晶体管272的源极和漏极中的另一个与布线SL连接，晶体管272的栅极与电容器275的一个电极连接。
布线WBL被用作写入位线。布线RBL被用作读出位线。布线WL被用作字线。布线RL被用作对电容器275的另一个电极施加预定电位的布线。数据写入时、正在进行数据保持时，优选对布线RL施加基准电位。
布线BGL被用作对晶体管273的背栅极施加电位的布线。通过对布线BGL施加适当的电位，可以增加或减少晶体管273的阈值电压。或者，布线BGL也可以与布线WL电连接。通过对布线BGL施加与布线WL相同的电位，可以提高晶体管273的电流特性。
数据的写入通过对布线WL施加高电平电位使晶体管273变为导通状态以使布线WBL与电容器275的一个电极电连接来进行。具体地，在晶体管273为导通状态时，对布线WBL施加对应于要记录的信息的电位来对电容器275的一个电极及晶体管272的栅极写入该电位。然后，对布线WL施加低电平电位使晶体管273变为非导通状态，由此保持电容器275的一个电极的电位及晶体管272的栅极的电位。
数据的读出通过对布线RL和布线SL施加预定的电位来进行。由于晶体管272的源极-漏极间流过的电流及晶体管273的源极和漏极中的一个的电位由晶体管272的栅极的电位及晶体管273的源极和漏极中的另一个的电位决定，所以通过读出与晶体管272的源极和漏极中的一个连接的布线RBL的电位，可以读出电容器275的一个电极(或晶体管272的栅极)所保持的电位。也就是说，可以从电容器275的一个电极(或晶体管272的栅极)所保持的电位读出该存储单元中写入的信息。或者，可以知道该存储单元是否被写入信息。
另外，如图12D所示，也可以采用将布线WBL与布线RBL合为一个布线BIL的结构。在图12D所示的存储单元321d中，将存储单元321c的布线WBL与布线RBL合为一个布线BIL，晶体管273的源极和漏极中的另一个及晶体管272的源极和漏极中的一个与布线BIL连接。也就是说，存储单元321d将写入位线和读出位线合为一个布线BIL工作。
另外，存储单元321c及存储单元321d的晶体管273优选使用OS晶体管。将使用存储单元321c及存储单元321d那样的作为晶体管273使用OS晶体管的2Tr1C型存储单元的存储装置称为NOSRAM(Non-volatile Oxide Semiconductor Random Access Memory：氧化物半导体非易失性随机存取存储器)。可以适当地改变存储单元的电路结构。
<存储电路2>
另外，存储电路321也可以具有图13A所示的结构。具有图13A所示的结构的存储电路321可以使用图13B所示的存储单元321e。
存储单元321e包括晶体管276及电容器277。晶体管276的源极和漏极中的一个与电容器277的一个电极连接，晶体管276的源极和漏极中的另一个与布线BIL连接，晶体管276的栅极与布线WL连接。另外，电容器277的另一个电极与布线PL连接。
布线BIL被用作位线。布线WL被用作字线。布线PL是将数据的写入或数据的读出所需要的板极电位(plate potential)供应到电容器277的布线。图13A所示的电路314是供应板极电位的电路，与行驱动器312及列驱动器313同样可以设置在区域210或区域610中。另外，读出放大器也可以电连接到布线BIL。布线BIL的电位可以由该读出放大器放大，而被读出。
作为晶体管276可以使用OS晶体管或Si晶体管等。当作为晶体管276使用OS晶体管时，如图13C所示，优选设置与布线BGL电连接的背栅极。通过对布线BGL施加适当的电位，可以增加或减少晶体管271的阈值电压。或者，布线BGL也可以与布线WL电连接。通过对布线BGL施加与布线WL相同的电位，可以提高晶体管271的电流特性。
另外，OS晶体管具有高耐压特性。因此，通过作为晶体管276使用OS晶体管，即使进行晶体管276的微型化，也可以对晶体管276施加高电压。通过使晶体管276微型化，可以缩小存储单元321e的占有面积。
电容器277在两个电极之间作为介电层包含可具有铁电性的材料。以下，将电容器277所包括的介电层称为铁电层。另外，可以将包括铁电层的电容器称为铁电电容器。另外，可以将组合晶体管等开关和铁电电容器而成的结构称为铁电存储器。
作为可具有铁电性的材料，可以举出氧化铪、氧化锆、HfZrOX(X是大于0的实数)、对氧化铪添加元素J1(这里的元素J1是锆(Zr)、硅(Si)、铝(Al)、钆(Gd)、钇(Y)、镧(La)或锶(Sr)等)而成的材料、对氧化锆添加元素J2(这里的元素J2是铪(Hf)、硅(Si)、铝(Al)、钆(Gd)、钇(Y)、镧(La)或锶(Sr)等)而成的材料等。另外，作为可具有铁电性的材料也可以使用钛酸铅(PT)、钛酸钡锶(BST)、钛酸锶、锆钛酸铅(PZT)、钽酸锶铋(SBT)、铁酸铋(BFO)或钛酸钡等具有钙钛矿结构的压电陶瓷。另外，作为可具有铁电性的材料，例如，可以使用包含选自以上列举的材料中的多个材料的混合物或化合物。或者，铁电层也可以具有选自以上列举的材料中的多个材料所形成的叠层结构。
其中，作为可具有铁电性的材料包含氧化铪或者氧化铪及氧化锆的材料即使被加工为几nm的薄膜也能够可具有铁电性。在可以实现铁电层的薄膜化的情况下，可以提高与晶体管的微型化工序的整合性。
另外，当作为可具有铁电性的材料使用HfZrOX时，优选通过原子层沉积(ALD：Atomic Layer Deposition)法，尤其优选通过热ALD法进行沉积。另外，当通过热ALD法沉积可具有铁电性的材料时，优选作为前驱物使用不包含碳氢(Hydro Carbon，也称为HC)的材料。当可具有铁电性的材料包含氢和碳中的一方或双方时，可具有铁电性的材料的晶化有时被阻挡。因此，优选的是，如上所述，通过使用不包含碳氢的前驱物来降低可具有铁电性的材料中的氢和碳中的一方或双方的浓度。例如，作为不包含碳氢的前驱物可以举出氯类材料。此外，当作为可具有铁电性的材料使用包含氧化铪及氧化锆的材料(HfZrOx)时，作为前驱物使用HfCl4及/或ZrCl4即可。
此外，当沉积使用可具有铁电性的材料的膜时，通过彻底排除膜中的杂质，这里是指氢、碳氢和碳中的一个以上，可以形成高纯度本征的具有铁电性的膜。高纯度本征的具有铁电性的膜与后面的实施方式所示的高纯度本征的氧化物半导体之间的制造工艺整合性非常高。因此，可以提供一种生产率高的半导体装置的制造方法。
另外，当作为可具有铁电性的材料使用HfZrOX时，优选通过热ALD法以具有1:1的组成的方式交替沉积氧化铪和氧化锆。
另外，当通过热ALD法沉积可具有铁电性的材料时，作为氧化剂可以使用H2O或O3。注意，热ALD法中的氧化剂不局限于此。例如，作为热ALD法中的氧化剂，也可以包含选自O2、O3、N2O、NO2、H2O和H2O2中的任一个或多个。
另外，对可具有铁电性的材料的结晶结构没有特别的限制。例如，作为可具有铁电性的材料的结晶结构具有等轴晶系、四方晶系、正交晶系和单斜晶系中的任一个或多个即可。尤其是，当可具有铁电性的材料具有正交晶系结晶结构时呈现铁电性，所以是优选的。或者，作为可具有铁电性的材料也可以采用具有非晶结构和结晶结构的复合结构。
图14A是示出铁电层的磁滞特性的例子的图表。在图14A中，横轴表示施加到铁电层的电压。例如该电压可以是电容器277的一个电极的电位与电容器277的另一个电极的电位之差。另外，在图14A中，纵轴表示铁电层的极化量。
如图14A所示，可以由曲线71及曲线72表示铁电层的磁滞特性。将曲线71和曲线72的交点处的电压记为VSP及-VSP。可以说VSP和-VSP的极性不同。
当在对铁电层施加-VSP以下的电压之后逐渐增加施加到铁电层的电压时，铁电层的极化量根据曲线71而增加。另一方面，当在对铁电层施加VSP以上的电压之后逐渐降低施加到铁电层的电压时，铁电层的极化量根据曲线72而减少。在此，可以将VSP及-VSP称为饱和极化电压。例如，有时将VSP称为第一饱和极化电压，将-VSP称为第二饱和极化电压。另外，在图14A中，第一饱和极化电压的绝对值和第二饱和极化电压的绝对值相等，但是也可以不同。
在此，将在铁电层的极化量根据曲线71而变化时铁电层的极化量成为0的电压(矫顽电压)记为Vc。另外，将在铁电层的极化量根据曲线72而变化时铁电层的极化量成为0的电压(矫顽电压)记为-Vc。可以说Vc值和-Vc值是介于-VSP和VSP之间的值。例如，有时将Vc称为第一矫顽电压，将-Vc称为第二矫顽电压。另外，在图14A中示出第一矫顽电压的绝对值和第二矫顽电压的绝对值相等的例子，但是它们也可以不同。
如上所述，施加到电容器277所包括的铁电层的电压可以由电容器277的一个电极的电位与电容器277的另一个电极的电位之差表示。电容器277的另一个电极与布线PL电连接。因此，通过控制布线PL的电位，可以控制施加到电容器277所包括的铁电层的电压。
<存储单元的驱动方法的一个例子>
以下，说明图13B所示的存储单元321e的驱动方法的一个例子。在以下的说明中，施加到电容器277的铁电层的电压是电容器277的一个电极的电位与电容器277的另一个电极(布线PL)的电位之差。另外，晶体管276是n沟道型晶体管。
图14B是示出图13B所示的存储单元321e的驱动方法的一个例子的时序图。在图14B中，示出对存储单元321e写入二值数字数据且从存储单元321e读出二值数字数据的例子。
读出放大器电连接到布线BIL，该读出放大器被供应Vref作为基准电位。例如，当布线BIL的电位高于Vref时，可以读出数据“1”。另外，当布线BIL的电位低于Vref时，可以读出数据“0”。
首先，说明在时间T01至时间T03对存储单元321e写入数据“1”的工作。
在时间T01至时间T02，将布线WL的电位设定为高电位H，此时晶体管276处于开启状态。另外，将布线BIL的电位设定为Vw。因为晶体管276处于开启状态，所以电容器277的一个电极的电位为Vw。并且，将布线PL的电位设定为GND。由于该工作，施加到电容器277的铁电层的电压为“Vw-GND”。因此，可以对存储单元321e写入数据“1”。
在此，Vw优选为VSP以上，例如，可以等于VSP。另外，例如，GND可以是接地电位或0V，也可以是其他电位。
接着，在时间T02，将布线BIL的电位及布线PL的电位设定为GND，施加到电容器277的铁电层的电压变为0V。在时间T01至时间T02施加到电容器277的铁电层的电压“Vw-GND”为VSP以上时，在时间T02至时间T03，电容器277的铁电层的极化量根据图14A所示的曲线72而变化到0V的位置。因此，电容器277的铁电层中的极化方向被保持。
在将布线BIL的电位及布线PL的电位设定为GND之后将布线WL的电位设定为低电位L，此时晶体管276变为关闭状态。通过上述步骤，写入工作完成，数据“1”保持在存储单元321e中。
接着，说明时间T03至时间T04中的数据读出工作。
在时间T03至时间T04，将布线WL的电位设定为高电位H，此时晶体管276变为开启状态。另外，将布线PL的电位设定为Vw。因为将布线PL的电位设定为Vw，所以施加到电容器277的铁电层的电压变为“GND-Vw”。
此时，因为施加到电容器277的铁电层的电压从“Vw-GND”反转为“GND-Vw”，所以在电容器277的铁电层中发生极化反转。在极化反转中电流流过布线BIL，因此布线BIL的电位变得比Vref高。因此，通过读出放大器的工作可以读出保持在存储单元321e中的数据“1”。注意，例示出Vref高于GND且低于Vw的情况，但是例如Vref也可以高于Vw。
接着，说明时间T04至时间T05中的数据重新写入工作。
上述读出工作是将极化方向反转的破坏读出，因此保持在存储单元321e中的数据“1”丢失。因此，在时间T04至时间T05，将布线BIL的电位设定为Vw，将布线PL的电位设定为GND，对存储单元321e重新写入数据“1”。
在时间T05，将布线BIL的电位及布线PL的电位设定为GND。然后，将布线WL的电位设定为低电位L。通过上述步骤，重新写入工作完成，数据“1”保持在存储单元321e中。
接着，说明时间T11至时间T13中的读出工作及对存储单元321e写入数据“0”的工作。
在时间T11至时间T12，将布线WL的电位设定为高电位H，将布线PL的电位设定为Vw。数据“1”保持在存储单元321e中，因此布线BIL的电位变得比Vref高，保持在存储单元321e中的数据“1”被读出。
在时间T12至时间T13，将布线BIL的电位设定为GND。因为晶体管276处于开启状态，所以电容器277的一个电极的电位为GND。并且，布线PL的电位为Vw。通过上述步骤，施加到电容器277的铁电层的电压为“GND-Vw”。因此，可以对存储单元321e写入数据“0”。
接着，在时间T13，将布线BIL的电位及布线PL的电位设定为GND，施加到电容器277的铁电层的电压变为0V。在时间T12至时间T13施加到电容器277的铁电层的电压“GND-Vw”为-VSP以下时，在时间T13至时间T14，电容器277的铁电层的极化量根据图14A所示的曲线71而变化到0V的位置。因此，电容器277的铁电层中的极化方向被保持。
在将布线BIL的电位及布线PL的电位设定为GND之后将布线WL的电位设定为低电位L，此时晶体管276变为关闭状态。通过上述步骤，写入工作完成，数据“0”保持在存储单元321e中。
接着，说明时间T14至时间T15中的数据读出工作。
在时间T14至时间T15，将布线WL的电位设定为高电位H，此时晶体管276变为开启状态。另外，将布线PL的电位设定为Vw。因为将布线PL的电位设定为Vw，所以施加到电容器277的铁电层的电压为“GND-Vw”。
此时，因为施加到电容器277的铁电层的电压是与数据写入时相同的“GND-Vw”，所以在电容器277的铁电层中没有发生极化反转。因此，与在电容器277的铁电层中发生极化反转的情况相比，流过布线BIL的电流量更小。因此，布线BIL的电位上升幅度也更小。具体而言，布线BIL的电位为Vref以下，因此，通过读出放大器的工作可以读出保持在存储单元321e中的数据“0”。
接着，说明时间T15至时间T17中的数据重新写入工作。
在时间T15至时间T16，将布BIL的电位设定为GND，将布线PL的电位设定为Vw。由于该工作，对存储单元321e重新写入数据“0”。
在时间T16至时间T17，将布线BIL的电位及布线PL的电位设定为GND。然后，将布线WL的电位设定为低电位L。通过上述步骤，重新写入工作完成，数据“0”保持在存储单元321e中。
接着，说明时间T17至时间T19中的数据读出及对存储单元321e写入数据“1”的工作。
在时间T17至时间T18，将布线WL的电位设定为高电位H，将布线PL的电位设定为Vw。数据“0”保持在存储单元321e中，因此布线BIL的电位变得比Vref低，保持在存储单元321e中的数据“0”被读出。
在时间T18至时间T19，将布线BIL的电位设定为Vw。因为晶体管276处于开启状态，所以电容器277的一个电极的电位为Vw。并且，将布线PL的电位设定为GND。通过上述步骤，施加到电容器277的铁电层的电压变为“Vw-GND”。因此，可以对存储单元321e写入数据“1”。
在时间T19以后，布线BIL的电位及布线PL的电位为GND。然后，将布线WL的电位设定为低电位L。通过上述步骤，写入工作完成，数据“1”保持在存储单元321e中。
以上是存储单元321e的工作的一个例子，但是也可以采用其他方法进行数据的写入、读出、重新写入等工作。
<叠层结构1>
接着，使用截面图说明摄像装置的叠层结构。
图15示出包括层201至层205且在层202与层203间具有贴合面的叠层体的截面图的一个例子。图15对应于图1所示的叠层体。
<层201>
层201包括设置在硅衬底211上的读出电路311、行驱动器312及列驱动器313。在此，作为上述电路的一部分示出读出电路311的CDS电路所包括的电容器402及晶体管403、读出电路311的A/D转换器所包括的晶体管115以及行驱动器312所包括的晶体管116。电容器402的一个电极与晶体管403的源极和漏极中的一个电连接。
在层201中设置绝缘层212、213、214、215、216、217、218。绝缘层212具有作为保护膜的功能。绝缘层213、214、215、217具有作为层间绝缘膜及平坦化膜的功能。绝缘层216具有作为电容器402的介电层的功能。绝缘层218具有作为阻挡膜的功能。
作为保护膜，例如可以使用氮化硅膜、氧化硅膜、氧化铝膜等。作为层间绝缘膜及平坦化膜，例如可以使用氧化硅膜等无机绝缘膜、丙烯酸树脂、聚酰亚胺树脂等有机绝缘膜。作为电容器的介电层，可以使用氮化硅膜、氧化硅膜、氧化铝膜等。阻挡膜优选使用具有防止氢扩散的功能的膜。
在Si器件中，为了使悬空键终结需要氢，但是OS晶体管附近的氢成为在氧化物半导体层中产生载流子的原因之一而降低可靠性。因此，在形成Si器件的层与形成OS晶体管的层间优选设置氢阻挡膜。
作为该阻挡膜，例如可以使用氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化钇、氧氮化钇、氧化铪、氧氮化铪、氧化钇稳定氧化锆(YSZ)等。
图15所示的Si晶体管是在硅衬底211中具有沟道形成区域的鳍型晶体管，图16A示出沟道宽度方向的截面(图15的A1-A2截面)。另外，Si晶体管也可以是图16B所示的平面型晶体管。
或者，如图16C所示，也可以采用包括硅薄膜的半导体层545的晶体管。例如，半导体层545可以使用在硅衬底211上的绝缘层546上形成的单晶硅(SOI(Silicon onInsulator：绝缘体上硅))。
作为可用作用于器件间的电连接的布线、电极及插头的导电体，适当地选择选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧等中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等而使用即可。该导电体不局限于单层，也可以为由不同材料构成的多个层。
<层202>
层202形成在层201上。层202包括包含OS晶体管的存储电路321。在此，作为存储电路321的一部分示出图13B及图13C所示的存储单元321e所包括的晶体管276及电容器277。电容器277是包含铁电层226的铁电电容器。注意，也可以使用图12B所示的存储单元321b、图12C所示的存储单元321c或图12D所示的存储单元321d代替存储单元321e。
在层202中设置绝缘层221、222、223、224、225、227、228、229。另外，设置导电层131。
绝缘层221、224、225、227、228具有作为层间绝缘膜及平坦化膜的功能。绝缘层222具有作为栅极绝缘膜的功能。绝缘层223具有作为保护膜的功能。绝缘层229及导电层131具有作为贴合层的功能。
作为栅极绝缘膜可以使用氧化硅膜等。关于贴合层，将在后面说明。
导电层131与层201的电容器402的另一个电极电连接。晶体管276的源极和漏极中的一个与层201的晶体管115的源极和漏极中的一个电连接。晶体管276的栅极与层201的晶体管116的源极和漏极中的一个电连接。晶体管276的源极和漏极中的另一个与电容器277的一个电极电连接。
图17A示出详细的OS晶体管。图17A所示的OS晶体管具有通过在氧化物半导体层及导电层的叠层上设置绝缘层而设置到达该氧化物半导体层的开口部来形成源电极705及漏电极706的自对准型结构。
除了形成在氧化物半导体层的沟道形成区域、源区域703及漏区域704以外，OS晶体管还可以包括栅电极701、栅极绝缘膜702。在该开口部中至少设置栅极绝缘膜702及栅电极701。在该开口部中也可以还设置氧化物半导体层707。
如图17B所示，OS晶体管也可以采用使用栅电极701作为掩模在半导体层中形成源区域703及漏区域704的自对准型结构。
或者，如图17C所示，可以采用具有源电极705或漏电极706与栅电极701重叠的区域的非自对准型的顶栅极型晶体管。
OS晶体管包括背栅极535，但也可以不包括背栅极。如图17D所示的晶体管的沟道宽度方向的截面图那样，背栅极535也可以与相对的晶体管的前栅极电连接。作为一个例子，图17D示出图17A所示的B1-B2的截面，其他结构的晶体管也是同样的。另外，也可以采用能够对背栅极535供应与前栅极不同的固定电位的结构。
作为用于OS晶体管的半导体材料，可以使用能隙为2eV以上，优选为2.5eV以上，更优选为3eV以上的金属氧化物。典型的有含有铟的氧化物半导体等，例如，可以使用后面提到的CAAC-OS或CAC-OS等。CAAC-OS中构成晶体的原子稳定，适用于重视可靠性的晶体管等。CAC-OS呈现高迁移率特性，适用于进行高速驱动的晶体管等。
由于OS晶体管的半导体层具有大能隙，所以呈现极低的关态电流特性，仅为几yA/μm(每沟道宽度1μm的电流值)。与Si晶体管不同，OS晶体管不会发生碰撞电离、雪崩击穿、短沟道效应等，因此能够形成具有高耐压性和高可靠性的电路。此外，Si晶体管中产生的起因于结晶性不均匀的电特性不均匀不容易产生在OS晶体管中。
作为OS晶体管中的半导体层，例如可以采用包含铟、锌及M(铝、钛、镓、锗、钇、锆、镧、铈、锡、钕和铪等金属中的一个或多个)的以“In-M-Zn类氧化物”表示的膜。典型的是，In-M-Zn类氧化物可以通过溅射法形成。或者，也可以通过ALD(Atomic layer deposition：原子层沉积)法形成。
当利用溅射法形成In-M-Zn类氧化物时，优选用来形成In-M-Zn类氧化物的溅射靶材的金属元素的原子数比满足In≥M及Zn≥M。这种溅射靶材的金属元素的原子数比优选为In:M:Zn＝1:1:1、In:M:Zn＝1:1:1.2、In:M:Zn＝3:1:2、In:M:Zn＝4:2:3、In:M:Zn＝4:2:4.1、In:M:Zn＝5:1:6、In:M:Zn＝5:1:7、In:M:Zn＝5:1:8等。注意，所沉积的半导体层的原子数比分别有可能在上述溅射靶材中的金属元素的原子数比的±40％的范围内变动。
作为半导体层，可以使用载流子密度低的氧化物半导体。例如，作为半导体层可以使用载流子密度为1×1017/cm3以下，优选为1×1015/cm3以下，更优选为1×1013/cm3以下，进一步优选为1×1011/cm3以下，更进一步优选为小于1×1010/cm3，1×10-9/cm3以上的氧化物半导体。将这样的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。该氧化物半导体的缺陷态密度低，因此可以说是具有稳定的特性的氧化物半导体。
注意，本发明不局限于上述记载，可以根据所需的晶体管的半导体特性及电特性(场效应迁移率、阈值电压等)来使用具有适当的组成的材料。另外，优选适当地设定半导体层的载流子密度、杂质浓度、缺陷密度、金属元素与氧的原子数比、原子间距离、密度等，以得到所需的晶体管的半导体特性。
当构成半导体层的氧化物半导体包含第14族元素之一的硅或碳时，氧空位增加，会使该半导体层变为n型。因此，将半导体层中的硅或碳的浓度(通过二次离子质谱分析法测得的浓度)设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
另外，有时当碱金属及碱土金属与氧化物半导体键合时生成载流子，而使晶体管的关态电流增大。因此，将半导体层的碱金属或碱土金属的浓度(通过二次离子质谱分析法测得的浓度)设定为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
另外，当构成半导体层的氧化物半导体含有氮时生成作为载流子的电子，载流子密度增加而容易n型化。其结果是，使用含有氮的氧化物半导体的晶体管容易具有常开启特性。因此，半导体层的氮浓度(通过二次离子质谱分析法测得的浓度)优选为5×1018atoms/cm3以下。
另外，当构成半导体层的氧化物半导体包含氢时，氢与键合于金属原子的氧起反应生成水，因此有时在氧化物半导体中形成氧空位。在氧化物半导体中的沟道形成区域包含氧空位的情况下，晶体管趋于具有常开启特性。再者，有时氢进入氧空位中而成的缺陷被用作供体而生成作为载流子的电子。此外，有时氢的一部分键合到与金属原子键合的氧而生成作为载流子的电子。因此，使用包含较多的氢的氧化物半导体的晶体管容易具有常开启特性。
氢进入氧空位中而成的缺陷会被用作氧化物半导体的供体。然而，定量地评价该缺陷是困难的。于是，在氧化物半导体中，有时不是根据供体浓度而是根据载流子浓度进行评价。由此，在本说明书等中，有时作为氧化物半导体的参数，不采用供体浓度而采用假定为不被施加电场的状态的载流子浓度。也就是说，本说明书等所记载的“载流子浓度”有时可以称为“供体浓度”。
由此，优选尽可能减少氧化物半导体中的氢。具体而言，在氧化物半导体中，利用二次离子质谱(SIMS：Secondary Ion Mass Spectrometry)测得的氢浓度低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。通过将氢等杂质被充分减少的氧化物半导体用于晶体管的沟道形成区域，可以赋予稳定的电特性。
另外，半导体层例如也可以具有非单晶结构。非单晶结构例如包括具有c轴取向的结晶的CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor)、多晶结构、微晶结构或非晶结构。在非单晶结构中，非晶结构的缺陷态密度最高，而CAAC-OS的缺陷态密度最低。
非晶结构的氧化物半导体膜例如具有无秩序的原子排列且不具有结晶成分。或者，非晶结构的氧化物半导体膜例如是完全的非晶结构且不具有结晶部。
此外，半导体层也可以为具有非晶结构的区域、微晶结构的区域、多晶结构的区域、CAAC-OS的区域和单晶结构的区域中的两种以上的混合膜。混合膜有时例如具有包括上述区域中的两种以上的区域的单层结构或叠层结构。
下面，对非单晶半导体层的一个方式的CAC(Cloud-Aligned Composite)-OS的构成进行说明。
CAC-OS例如是指包含在氧化物半导体中的元素不均匀地分布的构成，其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸。注意，在下面也将在氧化物半导体中一个或多个金属元素不均匀地分布且包含该金属元素的区域以0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸混合的状态称为马赛克(mosaic)状或补丁(patch)状。
氧化物半导体优选至少包含铟。尤其优选包含铟及锌。除此之外，也可以还包含选自铝、镓、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种。
例如，In-Ga-Zn氧化物中的CAC-OS(在CAC-OS中，尤其可以将In-Ga-Zn氧化物称为CAC-IGZO)是指材料分成铟氧化物(以下，称为InOX1(X1为大于0的实数))或铟锌氧化物(以下，称为InX2ZnY2OZ2(X2、Y2及Z2为大于0的实数))以及镓氧化物(以下，称为GaOX3(X3为大于0的实数))或镓锌氧化物(以下，称为GaX4ZnY4OZ4(X4、Y4及Z4为大于0的实数))等而成为马赛克状，且马赛克状的InOX1或InX2ZnY2OZ2均匀地分布在膜中的构成(以下，也称为云状)。
换言之，CAC-OS是具有以GaOX3为主要成分的区域和以InX2ZnY2OZ2或InOX1为主要成分的区域混在一起的构成的复合氧化物半导体。在本说明书中，例如，当第一区域的In与元素M的原子数比大于第二区域的In与元素M的原子数比时，第一区域的In浓度高于第二区域。
注意，IGZO是通称，有时是指包含In、Ga、Zn及O的化合物。作为典型例子，可以举出以InGaO3(ZnO)m1(m1为自然数)或In(1+x0)Ga(1-x0)O3(ZnO)m0(-1≤x0≤1，m0为任意数)表示的结晶性化合物。
上述结晶性化合物具有单晶结构、多晶结构或CAAC结构。CAAC结构是多个IGZO的纳米晶具有c轴取向性且在a-b面上以不取向的方式连接的结晶结构。
另一方面，CAC-OS与氧化物半导体的材料构成有关。CAC-OS是指如下构成：在包含In、Ga、Zn及O的材料构成中，一部分中观察到以Ga为主要成分的纳米粒子状区域，一部分中观察到以In为主要成分的纳米粒子状区域，并且，这些区域以马赛克状无规律地分散。因此，在CAC-OS中，结晶结构是次要因素。
CAC-OS不包含组成不同的两种以上的膜的叠层结构。例如，不包含由以In为主要成分的膜与以Ga为主要成分的膜的两层构成的结构。
注意，有时观察不到以GaOX3为主要成分的区域与以InX2ZnY2OZ2或InOX1为主要成分的区域之间的明确的边界。
在CAC-OS中包含选自铝、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种以代替镓的情况下，CAC-OS是指如下构成：一部分中观察到以该金属元素为主要成分的纳米粒子状区域以及一部分中观察到以In为主要成分的纳米粒子状区域以马赛克状无规律地分散。
CAC-OS例如可以通过在对衬底不进行意图性的加热的条件下利用溅射法来形成。在利用溅射法形成CAC-OS的情况下，作为沉积气体，可以使用选自惰性气体(典型的是氩)、氧气体和氮气体中的一种或多种。另外，沉积时的沉积气体的总流量中的氧气体的流量比越低越好，例如，将氧气体的流量比设定为0％以上且低于30％，优选为0％以上且10％以下。
CAC-OS具有如下特征：通过根据X射线衍射(XRD：X-ray diffraction)测定法之一的Out-of-plane法利用θ/2θ扫描进行测定时，观察不到明确的峰。也就是说，根据X射线衍射，可知在测定区域中没有a-b面方向及c轴方向上的取向。
另外，在通过照射束径为1nm的电子束(也称为纳米束)而取得的CAC-OS的电子衍射图案中，观察到环状的亮度高的区域(环状区域)以及在该环状区域内的多个亮点。由此，根据电子衍射图案，可知CAC-OS的结晶结构具有在平面方向及截面方向上没有取向的nc(nano-crystal)结构。
另外，例如在In-Ga-Zn氧化物的CAC-OS中，根据通过能量分散型X射线分析法(EDX：Energy Dispersive X-ray spectroscopy)取得的EDX面分析(EDX-mapping)图像，可确认到：具有以GaOX3为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域不均匀地分布而混合的构成。
CAC-OS的结构与金属元素均匀地分布的IGZO化合物不同，具有与IGZO化合物不同的性质。换言之，CAC-OS具有以GaOX3等为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域互相分离且以各元素为主要成分的区域为马赛克状的构成。
在此，以InX2ZnY2OZ2或InOX1为主要成分的区域的导电性高于以GaOX3等为主要成分的区域。换言之，当载流子流过以InX2ZnY2OZ2或InOX1为主要成分的区域时，呈现氧化物半导体的导电性。因此，当以InX2ZnY2OZ2或InOX1为主要成分的区域在氧化物半导体中以云状分布时，可以实现高场效应迁移率(μ)。
另一方面，以GaOX3等为主要成分的区域的绝缘性高于以InX2ZnY2OZ2或InOX1为主要成分的区域。换言之，当以GaOX3等为主要成分的区域在氧化物半导体中分布时，可以抑制泄漏电流而实现良好的开关工作。
因此，当将CAC-OS用于半导体元件时，通过起因于GaOX3等的绝缘性及起因于InX2ZnY2OZ2或InOX1的导电性的互补作用可以实现高通态电流(Ion)及高场效应迁移率(μ)。
另外，使用CAC-OS的半导体元件具有高可靠性。因此，CAC-OS适用于各种半导体装置的构成材料。
<层203>
层203形成在层202上。层203包括具有OS晶体管的像素电路331。在此，作为像素电路331的一部分示出晶体管103及晶体管104。
在层203中设置绝缘层231、232、233、234、235、236、237。另外，还设置导电层132。
绝缘层231及导电层132具有作为贴合层的功能。绝缘层232、233、234、237具有作为层间绝缘膜及平坦化膜的功能。绝缘层235具有作为保护膜的功能。绝缘层236具有作为栅极绝缘膜的功能。
导电层132与被用作像素电路331的输出线的布线352电连接。
<层204>
层204包括光电转换器件240、绝缘层241、242、245。
光电转换器件240是形成在硅衬底上的pn结型光电二极管且具有p型区域243及n型区域244。光电转换器件240是嵌入式光电二极管，通过设置在n型区域244的表面一侧(取出电流侧)的较薄的p型区域243抑制暗电流，从而减少噪声。
绝缘层241具有作为阻挡层的功能。绝缘层242具有作为元件分离层的功能。绝缘层245具有抑制载流子的流出的功能。
硅衬底中设置有使像素分离的槽，绝缘层245设置在硅衬底顶面及该槽中。通过设置绝缘层245可以抑制光电转换器件240内产生的载流子流入到相邻的像素。另外，绝缘层245还具有抑制杂散光的侵入的功能。因此，利用绝缘层245可以抑制混色。另外，也可以在硅衬底的顶面与绝缘层245之间设置反射防止膜。
元件分离层可以利用LOCOS(LOCal Oxidation of Silicon：硅局部氧化)法或STI(Shallow Trench Isolation：浅沟槽隔离)法等形成。绝缘层245例如可以使用氧化硅、氮化硅等无机绝缘膜、聚酰亚胺树脂、丙烯酸树脂等有机绝缘膜。另外，绝缘层245也可以采用多层结构。
光电转换器件240的n型区域244(相当于阴极)与层203的晶体管103的源极和漏极中的一个电连接。p型区域243(阳极)与被用作电源线的层203的布线121电连接。
<层205>
层205形成在层204上。层205包括遮光层251、光学转换层250及微透镜阵列255。
遮光层251可以抑制光入射到相邻的像素。作为遮光层251可以使用铝、钨等的金属层。另外，也可以层叠该金属层与具有作为反射防止膜的功能的介电膜。
在光电转换器件240对可见光具有灵敏度时，作为光学转换层250可以使用滤色片。通过按每个像素分配R(红色)、G(绿色)、B(蓝色)、Y(黄色)、C(青色)和M(品红色)等颜色的滤色片，可以获得彩色图像。例如，如图22A的立体图(包括截面)所示，也可以将滤色片250R(红色)、滤色片250G(绿色)、滤色片250B(蓝色)分别分配给不同像素。
另外，在光电转换器件240和光学转换层250的适当的组合中，在作为光学转换层250使用波长截止滤波片时，可以实现能够获得各种波长区域的图像的摄像装置。
例如，当作为光学转换层250使用阻挡可见光线的波长以下的光的红外滤光片时，可以获得红外线摄像装置。另外，通过作为光学转换层250使用阻挡近红外线的波长以下的光的滤光片，可以形成远红外线摄像装置。另外，通过作为光学转换层250使用阻挡可见光线的波长以上的光的紫外滤光片，可以形成紫外线摄像装置。
此外，也可以在一个摄像装置内配置不同的多个光学转换层。例如，如图22B所示，可以将滤色片250R(红色)、滤色片250G(绿色)、滤色片250B(蓝色)、红外滤光片250IR分别分配给不同像素。通过采用这种结构，可以同时获取可见光图像及红外光图像。
或者，如图22C所示，可以将滤色片250R(红色)、滤色片250G(绿色)、滤色片250B(蓝色)、紫外滤光片250UV分别分配给不同像素。通过采用这种结构，可以同时获取可见光图像及紫外光图像。
另外，通过将闪烁体用于光学转换层250，可以形成用于X射线摄像装置等的获得使辐射强度可视化的图像的摄像装置。当透过拍摄对象的X射线等辐射入射到闪烁体时，由于光致发光现象而转换为可见光线或紫外光线等的光(荧光)。通过由光电转换器件240检测该光来获得图像数据。此外，也可以将该结构的摄像装置用于辐射探测器等。
闪烁体含有如下物质：当被照射X射线或伽马射线等辐射时吸收辐射的能量而发射可见光或紫外线的物质。例如，可以使用将Gd2O2S：Tb、Gd2O2S：Pr、Gd2O2S：Eu、BaFCl：Eu、NaI、CsI、CaF2、BaF2、CeF3、LiF、LiI、ZnO等分散到树脂或陶瓷中的材料。
通过进行利用红外线或紫外线的摄像，可以对摄像装置赋予检测功能、安全功能、传感功能等。例如，通过进行利用红外光的摄像，可以进行如下检测：产品的无损检测、农产品的挑选(糖量计的功能等)、静脉识别、医疗检测等。另外，通过进行利用紫外光的摄像，可以检测从光源或火焰放出的紫外光，而可以进行光源、热源、生产装置等的管理等。
在光学转换层250上设置微透镜阵列255。透过微透镜阵列255所包括的各透镜的光穿过正下方的光学转换层250而照射到光电转换器件240。通过设置微透镜阵列255，可以将所集聚的光入射到光电转换器件240，所以可以高效地进行光电转换。微透镜阵列255优选由对目的波长的光具有高透光性的树脂或玻璃等形成。
<贴合>
接着，说明层202与层203的贴合。
层202中设置有绝缘层229及导电层131。导电层131具有嵌入绝缘层229中的区域。另外，绝缘层229及导电层131的表面以高度一致的方式被平坦化。
层203中设置有绝缘层231及导电层132。导电层132具有嵌入绝缘层232中的区域。另外，绝缘层231及导电层132的表面以高度一致的方式被平坦化。
在此，导电层131及导电层132的主要成分优选为相同的金属元素。另外，绝缘层229及绝缘层231优选由相同的成分构成。
例如，作为导电层131、132可以使用Cu、Al、Sn、Zn、W、Ag、Pt或Au等。从接合的容易性的观点来看，优选使用Cu、Al、W或Au。另外，绝缘层229、231可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氮化钛等。
换言之，优选的是，作为导电层131和导电层132使用上述金属材料中的相同金属材料。另外，优选的是，作为绝缘层229及绝缘层231使用上述绝缘材料中的相同绝缘材料。通过采用上述结构，可以进行以层202和层203的边界为贴合位置的贴合。
注意，导电层131及导电层132也可以具有多个层的多层结构，此时表面层(接合面)使用相同金属材料即可。另外，绝缘层229及绝缘层231也可以具有多个层的多层结构，此时表面层(接合面)使用相同绝缘材料即可。
通过进行该贴合，可以获得导电层131与导电层132的电连接。另外，可以以足够的机械强度使绝缘层229及绝缘层231连接。
当直接接合金属层时，可以利用表面活化接合法。在该方法中，通过溅射处理等去除表面的氧化膜及杂质吸附层等并使清洁化且活化了的表面接触而接合。或者，可以利用并用温度及压力使表面接合的扩散接合法等。上述方法都可以发生原子级的结合，因此可以获得电上和机械上都优异的接合。
另外，当直接接合绝缘层时，可以利用亲水性接合法等。在该方法中，在通过抛光等获得高平坦性之后，使利用氧等离子体等进行过亲水性处理的表面接触而暂时接合，利用热处理进行脱水，由此进行正式接合。亲水性接合法也发生原子级的结合，因此可以获得机械上优异的接合。
在贴合层202与层203的情况下，由于在各接合面绝缘层与金属层是混在一起的，所以，例如，组合表面活化接合法及亲水性接合法即可。
例如，可以采用在进行抛光之后使表面清洁化，对金属层的表面进行防氧处理，然后进行亲水性处理来进行接合的方法等。另外，也可以作为金属层的表面使用Au等难氧化性金属，进行亲水性处理。另外，也可以使用上述以外的接合方法。
通过进行上述贴合，可以使层203所包括的像素电路331与层201所包括的读出电路311电连接。
<叠层结构1的变形例子>
图18示出层203及层204的结构与图15所示的叠层结构1不同的变形例子。图18所示的变形例子是将像素电路331所包括的晶体管102设置在层204中的结构。在层204中，晶体管103由Si晶体管形成。晶体管103的源极和漏极中的一个直接与光电转换器件240连接，晶体管103的源极和漏极中的另一个被用作节点FD。
在此情况下，在层203设置晶体管103以外的构成像素电路331的晶体管。图18示出晶体管104及晶体管105。
<叠层结构2>
在叠层结构1及其变形例子中，示出贴合层202与层203的结构，但是也可以使用其他层进行贴合。图19所示的叠层结构2是在层203与层204间具有贴合面的结构。
在此情况下，在层203中设置与晶体管103的源极和漏极中的一个电连接的导电层135。另外，还设置与布线121电连接的导电层136。导电层135、136具有埋设于绝缘层231的区域。另外，绝缘层231及导电层135、136的表面以各高度一致的方式被平坦化。
在层204设置与光电转换器件240的n型区域244(相当于阴极)电连接的导电层133。另外，还设置与p型区域243(阳极)电连接的导电层134。另外，在绝缘层246上设置绝缘层249。导电层133、134具有埋设于绝缘层249的区域。另外，绝缘层249及导电层133、134的表面以各高度一致的方式被平坦化。
在此，导电层133、134、135、136是与上述导电层131、132相同的贴合层。另外，绝缘层249是与上述绝缘层229、231相同的贴合层。
因此，通过贴合导电层133与导电层135，可以使光电转换器件240的n型区域244(相当于阴极)与晶体管103的源极和漏极中的一个电连接。另外，通过贴合导电层134与导电层136，可以使光电转换器件240的p型区域243(相当于阳极)与布线121电连接。另外，通过贴合绝缘层231与绝缘层249，可以进行层203与层204的电接合及机械接合。
<叠层结构3>
图20所示的叠层结构3是在层201与层202间具有贴合面的结构。
在此情况下，在层201设置与电容器402的另一个电极电连接的导电层141。另外，还设置与晶体管115的源极和漏极中的一个电连接的导电层142。另外，电连接有与晶体管116的源极和漏极中的一个电连接的导电层143。另外，在绝缘层218上设置绝缘层219。导电层141、142、143具有埋设于绝缘层219的区域。另外，绝缘层219及导电层141、142、143的表面以各高度一致的方式被平坦化。
在层202设置与层203所包括的布线352电连接的导电层137。另外，还设置与层202所包括的晶体管276的源极和漏极中的一个电连接的导电层138。另外，还设置与晶体管276的栅极电连接的导电层139。导电层137、138、139具有埋设于绝缘层229的区域。另外，绝缘层229及导电层137、138、139的表面以各高度一致的方式被平坦化。
在此，导电层137、138、139、141、142、143是与上述导电层131、132相同的贴合层。另外，绝缘层219是与上述绝缘层229、231相同的贴合层。
因此，通过贴合导电层137与导电层141，可以使读出电路311与像素电路331电连接。另外，通过贴合导电层138与导电层142，可以使列驱动器313与存储电路321电连接。另外，通过贴合导电层139与导电层143，可以使行驱动器312与存储电路321电连接。
注意，在本实施方式中说明在层201设置像素电路的读出电路及存储电路的驱动电路且在层202中设置存储电路的结构，但不局限于此。例如，也可以在层201、层202中设置像素电路的驱动电路、神经网络、通信电路、CPU等。
可以使用OS晶体管及Si晶体管实现常关闭CPU(也称为“Noff-CPU”)。Noff-CPU是指包括即使栅极电压为0V也处于非导通状态(也称为关闭状态)的常关闭型晶体管的集成电路。
在Noff-CPU中，可以停止向Noff-CPU中的不需要工作的电路的供电，使该电路处于待机状态。在供电停止而处于待机状态的电路中，没有电力消耗。因此，Noff-CPU可以将用电量抑制到最小限度。另外，即使供电停止，Noff-CPU也可以长时间保持设定条件等工作所需要的信息。当从待机状态恢复时，只要再次开始向该电路的供电即可，而不需要设定条件等的再次写入。就是说，可以高速从待机状态恢复。如此，Noff-CPU可以降低功耗，而无需大幅度降低工作速度。
<叠层结构4>
图21是包括层201及层204且在层201和层204间具有贴合面的叠层体的截面图的一个例子。图21对应于图4所示的叠层体。在图21中，例示出如下结构：层201中设置有Si晶体管的晶体管115、276、403、电容器277及电容器402，层204中设置有Si晶体管的晶体管103、104、105、106及光电转换器件240。适当地省略与上述叠层结构的构成要素相同的构成要素的说明。
在此，层201所包括的电容器402及晶体管403是读出电路311的CDS电路所包括的构成要素。电容器277及晶体管276是存储单元321e所包括的构成要素。电容器277是铁电电容器。另外，层204所包括的晶体管103、104、105、106是像素电路331所包括的构成要素。
层201中设置有与电容器402的另一个电极电连接的导电层145。另外，设置有与电容器277的另一个电极电连接的导电层146。另外，层201包括绝缘层261，导电层145、146具有埋入于绝缘层261的区域。绝缘层261及导电层145、146的表面以各高度一致的方式被平坦化。
层204中设置有与晶体管106的源极和漏极中的另一个电连接的导电层148。另外，设置有与布线129电连接的导电层147。另外，层204包括绝缘层262，导电层147、148具有埋入于绝缘层262的区域。绝缘层262及导电层147、148的表面以各高度一致的方式被平坦化。
在此，导电层145、146、147、148是与上述导电层131、132相同的贴合层。另外，绝缘层261及262是与上述绝缘层229、231相同的贴合层。另外，布线129相当于图13B及图13C所示的布线PL。
因此，通过贴合导电层145和导电层148，可以电连接读出电路311和像素电路331。另外，通过贴合导电层146和导电层147，可以电连接电容器277的另一个电极和布线129。此外，布线129也可以设置在层201中。
本实施方式可以与其他实施方式的记载适当地组合而实施。
(实施方式2)
在本实施方式中，说明收纳图像传感器芯片的封装及相机模块的一个例子。作为该图像传感器芯片可以使用本发明的一个方式的摄像装置的结构。
图23A是收纳图像传感器芯片的封装的外观立体图。该封装是CSP(芯片尺寸封装)，并包括图像传感器的裸芯片850、玻璃盖板840及粘合它们的粘合剂830等。
设置在像素阵列855的外侧的电极焊盘825通过贯通电极820与背面电极815电连接。电极焊盘825通过布线或导线与构成图像传感器的电路电连接。裸芯片850也可以是与具有各种功能的电路层叠而成的叠层芯片。
图23A例示出具有使用焊球对裏面电极815形成凸块810的结构的BGA(球栅阵列)。注意，不局限于BGA，也可以使用LGA(地栅阵列)或PGA(针栅阵列)等。或者，也可以使用将裸芯片850安装到QFN(四侧无引脚扁平封装)、QFP(四侧引脚扁平封装)而成的封装。
另外，图23B是组合图像传感器芯片和透镜而成的相机模块的顶面一侧外观立体图。该相机模块在图23A的结构上包括透镜盖860及多个透镜870等。另外，根据需要，在透镜870和玻璃盖板840之间设置吸收特定波长的光的光学滤波片880。例如，在是以可见光的摄像为主的图像传感器的情况下，作为光学滤波片880可以使用红外截止滤波片等。
通过将图像传感器芯片收纳于上述方式的封装中，可以容易安装于印刷电路板等，将图像传感器芯片安装在各种半导体装置及电子设备中。
本实施方式可以与其他实施方式的记载适当地组合。
(实施方式3)
作为可以使用根据本发明的一个方式的摄像装置的电子设备，可以举出显示设备、个人计算机、具备记录媒体的图像存储装置或图像再现装置、移动电话机、包括便携式的游戏机、便携式数据终端、电子书阅读器、拍摄装置诸如视频摄像机或数码静态相机等、护目镜型显示器(头戴式显示器)、导航系统、音频再现装置(汽车音响系统、数字音频播放器等)、复印机、传真机、打印机、多功能打印机、自动柜员机(ATM)以及自动售货机等。图24A至图24F示出这些电子设备的具体例子。
图24A是移动电话机的一个例子，该移动电话机包括外壳981、显示部982、操作按钮983、外部连接接口984、扬声器985、麦克风986、摄像头987等。该移动电话机在显示部982具有触摸传感器。通过用手指或触屏笔等触摸显示部982可以进行打电话或输入文字等各种操作。此外，也可以将本发明的一个方式的摄像装置用于该移动电话机。
图24B是便携式数据终端，该便携式数据终端包括外壳911、显示部912、扬声器913、摄像头919等。通过显示部912所具有的触摸面板功能可以输入且输出信息。此外，可以从由摄像头919获取的图像中识别出文字等，并可以使用扬声器913以语音输出该文字。可以将本发明的一个方式的摄像装置用于该便携式数据终端。
图24C是监控摄像机，该监控摄像机包括支架951、摄像单元952及保护罩953等。在摄像单元952中设置旋转机构等，通过设置在天花板可以拍摄周围。可以将本发明的一个方式的摄像装置用于在该照相单元中用来获取图像的构成要素。注意，“监控摄像机”是一般名称，不局限于其用途。例如，具有作为监控摄像机的功能的设备被称为摄影机或视频摄像机。
图24D是行驶记录仪，该行驶记录仪包括框架941、摄像头942、操作按钮943以及安装件944等。通过利用安装件944将行驶记录仪设置在汽车的前挡风玻璃等上，可以对开车时的前方景色进行录像。注意，未图示的背面设置有显示录像图像的显示面板。可以将本发明的一个方式的摄像装置用于摄像头942。
图24E是数码相机，该数码相机包括外壳961、快门按钮962、麦克风963、发光部967以及透镜965等。可以将本发明的一个方式的摄像装置用于该数码相机。
图24F是手表型信息终端，该手表型信息终端包括显示部932、外壳兼腕带933以及摄像头939等。显示部932也可以包括用来进行信息终端的操作的触摸面板。显示部932及外壳兼腕带933具有柔性，并且适合佩戴于身体。可以将本发明的一个方式的摄像装置用于该信息终端。
图25A是移动体的一个例子的无人机，该无人机包括框架921、机臂922、转子923、螺旋桨924、摄像头925及电池926等，并具有自主飞行功能、悬停在空中的功能等。可以将本发明的一个方式的摄像装置用于摄像头925。
图25B是示出移动体的一个例子的汽车的外观图。汽车890包括多个摄像头891等，可以取得汽车890的前后左右以及上方的信息。本发明的一个方式的摄像装置可以用于摄像头891。另外，汽车890包括红外线雷达、毫米波雷达、激光雷达等各种传感器(未图示)等。汽车890分析摄像头891所取得的多个摄像方向892的图像，判断护栏或行人的有无等周围的交通状况，而可以进行自动驾驶。另外，可以将本发明的一个方式的摄像装置及其工作方法用于进行导航、危险预测等的系统。
在本发明的一个方式的摄像装置中，通过对所得到的图像数据进行神经网络等的运算处理，例如可以进行图像的高分辨率化、图像噪声的减少、人脸识别(安全目的等)、物体识别(自动驾驶的目的等)、图像压缩、图像校正(宽动态范围化)、无透镜图像传感器的图像恢复、位置对准、文字识别、反射眩光的降低等处理。
注意，上面，汽车可以为包括内燃机的汽车、电动汽车、氢能汽车等中的任意个。另外，移动体不局限于汽车。例如，作为移动体，也可以举出电车、单轨铁路、船舶、飞行物(直升机、无人驾驶飞机、飞机、火箭)等，可以对这些移动体使用本发明的一个方式的计算机，以提供利用人工智能的系统。
本实施方式可以与其他实施方式的记载适当地组合。
[符号说明]
71：曲线、72：曲线、102：晶体管、103：晶体管、104：晶体管、105：晶体管、106：晶体管、108：电容器、115：晶体管、116：晶体管、121：布线、122：布线、123：布线、126：布线、127：布线、128：布线、129：布线、131：导电层、132：导电层、133：导电层、134：导电层、135：导电层、136：导电层、137：导电层、138：导电层、139：导电层、141：导电层、142：导电层、143：导电层、145：导电层、146：导电层、147：导电层、148：导电层、201：层、202：层、203：层、204：层、205：层、210：区域、211：硅衬底、212：绝缘层、213：绝缘层、214：绝缘层、215：绝缘层、216：绝缘层、217：绝缘层、218：绝缘层、219：绝缘层、220：区域、221：绝缘层、222：绝缘层、223：绝缘层、224：绝缘层、225：绝缘层、226：铁电层、227：绝缘层、228：绝缘层、229：绝缘层、230：区域、231：绝缘层、232：绝缘层、233：绝缘层、234：绝缘层、235：绝缘层、236：绝缘层、237：绝缘层、240：光电转换器件、241：绝缘层、242：绝缘层、243：p型区域、244：n型区域、245：绝缘层、246：绝缘层、249：绝缘层、250：光学转换层、250B：滤色片、250G：滤色片、250IR：红外滤光片、250R：滤色片、250UV：紫外滤光片、251：遮光层、255：微透镜阵列、261：绝缘层、262：绝缘层、271：晶体管、272：晶体管、273：晶体管、274：电容器、275：电容器、276：晶体管、277：电容器、311：电路、312：行驱动器、313：列驱动器、314：电路、321：存储电路、321a：存储单元、321b：存储单元、321c：存储单元、321d：存储单元、321e：存储单元、331：像素电路、332：驱动电路、351：布线、352：布线、353：布线、354：布线、355：布线、400：CDS电路、401：电阻器、402：电容器、403：晶体管、404：晶体管、405：电容器、410：A/D转换器、535：背栅极、545：半导体层、546：绝缘层、610：区域、620：区域、630：区域、701：栅电极、702：栅极绝缘膜、703：源区域、704：漏区域、705：源电极、706：漏电极、707：氧化物半导体层、810：凸块、815：背面电极、820：贯通电极、825：电极焊盘、830：粘合剂、840：玻璃盖板、850：裸芯片、855：像素阵列、860：透镜盖、870：透镜、880：光学滤波片、890：汽车、891：摄像头、892：摄像方向、911：外壳、912：显示部、913：扬声器、919：摄像头、921：框架、922：机臂、923：转子、924：螺旋桨、925：摄像头、926：电池、932：显示部、933：外壳兼腕带、939：摄像头、941：框架、942：摄像头、943：操作按钮、944：件、951：支架、952：摄像单元、953：保护罩、961：外壳、962：快门按钮、963：麦克风、965：透镜、967：发光部、981：外壳、982：显示部、983：操作按钮、984：外部连接接口、985：扬声器、986：麦克风、987：摄像头

Claims (7)

1.一种摄像装置，包括：
光电转换器件、像素电路、存储电路、读出电路、第一绝缘层、第二绝缘层、第一导电层及第二导电层，
其中，所述光电转换器件与所述像素电路电连接，
所述存储电路与所述读出电路电连接，
所述第一绝缘层设置在所述存储电路上，
所述第一导电层具有埋入所述第一绝缘层中的区域，
所述第一导电层与所述像素电路电连接，
所述第二绝缘层设置在所述像素电路上，
所述第二导电层具有埋入所述第二绝缘层中的区域，
所述第二导电层与所述读出电路电连接，
所述第一导电层和所述第二导电层直接接合，
所述第一绝缘层和所述第二绝缘层直接接合，
所述存储电路包括相当于所述读出电路所输出的位数之数的存储单元，
并且，所述存储单元包括包含铁电层的电容器。
2.根据权利要求1所述的摄像装置，
其中所述像素电路及所述存储电路包括在沟道形成区域中包含金属氧化物的晶体管，
所述读出电路包括在沟道形成区域中包含硅的晶体管，
并且所述光电转换器件是在光电转换层中包含硅的光电二极管。
3.根据权利要求2所述的摄像装置，
其中所述金属氧化物包含In、Zn、M(M是Al、Ti、Ga、Ge、Sn、Y、Zr、La、Ce、Nd和Hf中的一个或多个)。
4.根据权利要求1所述的摄像装置，
其中所述像素电路、所述存储电路及所述读出电路包括在沟道形成区域中包含硅的晶体管，
并且所述光电转换器件是在光电转换层中包含硅的光电二极管。
5.根据权利要求1至4中任一项所述的摄像装置，
其中所述第一导电层及所述第二导电层使用同一金属材料构成，
并且所述第一绝缘层及所述第二绝缘层使用同一绝缘材料构成。
6.根据权利要求1至5中任一项所述的摄像装置，
其中所述铁电层为包含Hf及Zr的金属氧化物。
7.一种包括权利要求1至6中任一项所述的摄像装置以及显示装置的电子设备。
CN202180061807.4A 2020-09-25 2021-09-13 摄像装置及电子设备 Pending CN116075943A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-160663 2020-09-25
JP2020160663 2020-09-25
PCT/IB2021/058290 WO2022064317A1 (ja) 2020-09-25 2021-09-13 撮像装置および電子機器

Publications (1)

Publication Number Publication Date
CN116075943A true CN116075943A (zh) 2023-05-05

Family

ID=80846289

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180061807.4A Pending CN116075943A (zh) 2020-09-25 2021-09-13 摄像装置及电子设备

Country Status (6)

Country Link
US (1) US20230396899A1 (zh)
JP (1) JPWO2022064317A1 (zh)
KR (1) KR20230074476A (zh)
CN (1) CN116075943A (zh)
TW (1) TW202220227A (zh)
WO (1) WO2022064317A1 (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201101476A (en) * 2005-06-02 2011-01-01 Sony Corp Semiconductor image sensor module and method of manufacturing the same
KR101824123B1 (ko) 2009-11-06 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5791571B2 (ja) * 2011-08-02 2015-10-07 キヤノン株式会社 撮像素子及び撮像装置
US9607971B2 (en) * 2012-06-04 2017-03-28 Sony Corporation Semiconductor device and sensing system
TWI595637B (zh) * 2012-09-28 2017-08-11 Sony Corp 半導體裝置及電子機器
JP6499006B2 (ja) * 2015-05-07 2019-04-10 株式会社半導体エネルギー研究所 撮像装置
JP6758124B2 (ja) * 2016-08-29 2020-09-23 富士通セミコンダクターメモリソリューション株式会社 ３次元積層チェーン型メモリ装置の製造方法
JP2018117102A (ja) * 2017-01-20 2018-07-26 ソニーセミコンダクタソリューションズ株式会社 半導体装置
DE112018001842T5 (de) * 2017-04-04 2019-12-24 Sony Semiconductor Solutions Corporation Festkörper-bildaufnahmevorrichtung und elektronisches gerät
JP2020123612A (ja) * 2019-01-29 2020-08-13 株式会社半導体エネルギー研究所 半導体装置の製造方法、半導体装置の製造装置
KR102661820B1 (ko) * 2019-02-11 2024-05-02 삼성전자주식회사 이미지 센서 및 그것의 구동 방법

Also Published As

Publication number Publication date
TW202220227A (zh) 2022-05-16
US20230396899A1 (en) 2023-12-07
JPWO2022064317A1 (zh) 2022-03-31
WO2022064317A1 (ja) 2022-03-31
KR20230074476A (ko) 2023-05-30

Similar Documents

Publication Publication Date Title
US11302736B2 (en) Imaging device and electronic device
CN114026692A (zh) 摄像装置以及电子设备
US20240196117A1 (en) Imaging device, operation method thereof, and electronic device
KR20220051350A (ko) 촬상 장치 및 전자 기기
WO2021191719A1 (ja) 撮像装置および電子機器
WO2021209868A1 (ja) 撮像装置および電子機器
WO2022064317A1 (ja) 撮像装置および電子機器
WO2022263967A1 (ja) 撮像装置および電子機器
JP2021100025A (ja) 撮像装置、撮像装置の駆動方法
WO2022064307A1 (ja) 撮像装置および電子機器
WO2021001719A1 (ja) 撮像装置および電子機器
US12120446B2 (en) Imaging device and electronic device
WO2021048676A1 (ja) 撮像装置および電子機器
CN114175617A (zh) 摄像装置或摄像系统
CN115211101A (zh) 摄像装置及电子设备
KR20220142457A (ko) 촬상 장치, 전자 기기, 및 이동체
CN115443648A (zh) 摄像装置
CN112425152A (zh) 摄像装置及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination