TW202220227A - 攝像裝置及電子裝置 - Google Patents

攝像裝置及電子裝置 Download PDF

Info

Publication number
TW202220227A
TW202220227A TW110134194A TW110134194A TW202220227A TW 202220227 A TW202220227 A TW 202220227A TW 110134194 A TW110134194 A TW 110134194A TW 110134194 A TW110134194 A TW 110134194A TW 202220227 A TW202220227 A TW 202220227A
Authority
TW
Taiwan
Prior art keywords
layer
transistor
wiring
circuit
potential
Prior art date
Application number
TW110134194A
Other languages
English (en)
Inventor
根来雄介
宍戶英明
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202220227A publication Critical patent/TW202220227A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

涉及一種可以以較少的製程製造的高性能攝像裝置。本發明是貼合各自層疊多個器件而成的第一疊層體和第二疊層體來形成的攝像裝置。例如，在第一疊層體中可以設置像素電路、像素的驅動電路等，在第二疊層體中可以設置像素電路的讀出電路、記憶體電路、記憶體電路的驅動電路等。藉由採用這樣的結構，可以形成小型攝像裝置。另外，藉由層疊各電路，可以抑制佈線延遲等，因此可以進行高速工作。

Description

攝像裝置及電子裝置
本發明的一個實施方式係關於一種攝像裝置。
注意，本發明的一個實施方式不侷限於上述技術領域。本說明書等所公開的發明的一個實施方式的技術領域係關於一種物體、方法或製造方法。另外，本發明的一個實施方式係關於一種製程(process)、機器(machine)、產品(manufacture)或者組合物(composition of matter)。由此，更明確而言，作為本說明書所公開的本發明的一個實施方式的技術領域的一個例子可以舉出半導體裝置、顯示裝置、液晶顯示裝置、發光裝置、照明設備、蓄電裝置、記憶體裝置、攝像裝置、這些裝置的驅動方法或者這些裝置的製造方法。
注意，在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。電晶體、半導體電路為半導體裝置的一個實施方式。另外，記憶體裝置、顯示裝置、攝像裝置、電子裝置有時包含半導體裝置。
使用形成在基板上的氧化物半導體薄膜構成電晶體的技術受到關注。例如，專利文獻1公開了將包括氧化物半導體的關態電流非常低的電晶體用於像素電路的結構的攝像裝置。
[專利文獻1]日本專利申請公開第2011-119711號公報
隨著技術的發展，在CMOS影像感測器等攝像裝置中，能夠容易拍攝高品質的影像。需要在下一代攝像裝置中還安裝更高的性能。
另一方面，攝像裝置組裝於各種設備，所以也被要求小型化。因此，也在附加功能的情況下感測器晶片被要求小型化。由此，較佳為層疊對攝像裝置附加功能的組件。
然而，在層疊多個半導體器件時，需要進行多次的拋光製程及貼合製程等。因此，仍有一個課題，亦即要提高良率。
因此，本發明的一個實施方式的目的之一是提供一種高性能攝像裝置。另外，本發明的一個實施方式的目的之一是提供一種可以以較少的製程製造的攝像裝置。另外，本發明的一個實施方式的目的之一是提供一種可以以高良率製造的攝像裝置。另外，本發明的一個實施方式的目的之一是提供一種小型攝像裝置。另外，本發明的一個實施方式的目的之一是提供一種能夠進行高速工作的攝像裝置等。另外，本發明的一個實施方式的目的之一是提供一種可靠性高的攝像裝置。另外，本發明的一個實施方式的目的之一是提供一種新穎的攝像裝置等。另外，本發明的一個實施方式的目的之一是提供一種上述攝像裝置的驅動方法。另外，本發明的一個實施方式的目的之一是提供一種新穎的半導體裝置等。
注意，這些目的的記載不妨礙其他目的的存在。注意，本發明的一個實施方式並不需要實現所有上述目的。除上述目的外的目的從說明書、圖式、申請專利範圍等的描述中是顯而易見的，並且可以從所述描述中衍生。
本發明的一個實施方式係關於一種可以以較少的製程製造的高性能攝像裝置。
本發明的一個實施方式是一種攝像裝置，該攝像裝置包括光電轉換器件、像素電路、記憶體電路、讀出電路、第一絕緣層、第二絕緣層、第一導電層及第二導電層，光電轉換器件與像素電路電連接，記憶體電路與讀出電路電連接，第一絕緣層設置在記憶體電路上，第一導電層具有埋入第一絕緣層中的區域，第一導電層與像素電路電連接，第二絕緣層設置在像素電路上，第二導電層具有埋入第二絕緣層中的區域，第二導電層與讀出電路電連接，第一導電層和第二導電層直接接合，第一絕緣層和第二絕緣層直接接合，記憶體電路包括相當於讀出電路所輸出的位元數之數的記憶單元，記憶單元包括包含鐵電層的電容器。
像素電路及記憶體電路可以包括在通道形成區域中包含金屬氧化物的電晶體，讀出電路可以包括在通道形成區域中包含矽的電晶體，光電轉換器件可以是在光電轉換層中包含矽的光電二極體。
另外，像素電路、記憶體電路及讀出電路可以包括在通道形成區域中包含矽的電晶體，光電轉換器件可以是在光電轉換層中包含矽的光電二極體。
較佳的是，第一導電層及第二導電層使用同一金屬材料構成，第一絕緣層及第二絕緣層使用同一絕緣材料構成。
金屬氧化物較佳為包含In、Zn、M(M是Al、Ti、Ga、Ge、Sn、Y、Zr、La、Ce、Nd和Hf中的一個或多個)。
鐵電層較佳為包含Hf及Zr的金屬氧化物。
藉由使用本發明的一個實施方式，可以提供一種高性能攝像裝置。藉由使用本發明的一個實施方式，可以提供一種可以以較少的製程製造的攝像裝置。另外，藉由使用本發明的一個實施方式，可以提供一種可以以高良率製造的攝像裝置。另外，藉由使用本發明的一個實施方式，可以提供一種小型攝像裝置。另外，藉由使用本發明的一個實施方式，可以提供一種能夠進行高速工作的攝像裝置等。另外，藉由使用本發明的一個實施方式，可以提供一種可靠性高的攝像裝置。另外，藉由使用本發明的一個實施方式，可以提供一種新穎的攝像裝置等。另外，藉由使用本發明的一個實施方式，可以提供一種上述攝像裝置的驅動方法。另外，藉由使用本發明的一個實施方式，可以提供一種新穎的半導體裝置等。
參照圖式對實施方式進行詳細說明。注意，本發明不侷限於下面說明，所屬技術領域的通常知識者可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。另外，在下面所說明的發明的結構中，在不同的圖式中共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。另外，有時在不同的圖式中適當地省略或改變相同組件的陰影。
另外，即使在電路圖上為一個組件，如果在功能上沒有問題，該組件也可以使用多個組件構成。例如，有時被用作開關的多個電晶體可以串聯或並聯連接。此外，有時對電容器進行分割並將其配置在多個位置上。
此外，有時一個導電體具有佈線、電極及端子等多個功能，在本說明書中，有時對同一組件使用多個名稱。另外，即使在電路圖上示出組件之間直接連接的情況，有時實際上該組件之間藉由一個或多個導電體連接，本說明書中這種結構也包括在直接連接的範疇內。
實施方式1 在本實施方式中，參照圖式說明本發明的一個實施方式的攝像裝置。
本發明的一個實施方式是包括層疊的多個器件的攝像裝置。該攝像裝置藉由貼合層疊多個器件而成的第一疊層體與層疊多個器件而成的第二疊層體而形成。因此，即使使用層疊多個功能不同的電路等的結構也可以減少拋光製程及貼合製程，而可以提高良率。
例如，在第一疊層體中可以設置像素電路、像素的驅動電路等，在第二疊層體中可以設置像素電路的讀出電路、記憶體電路、記憶體電路的驅動電路等。藉由採用上述結構，可以形成小型攝像裝置。另外，藉由層疊各電路，可以抑制佈線延遲等，所以可以進行高速工作。
＜疊層結構＞ 圖1是說明本發明的一個實施方式的攝像裝置的剖面立體圖。攝像裝置包括層201、層202、層203、層204及層205。
注意，在本實施方式中，為了便於說明，將攝像裝置分割為上述五個層進行說明，各層中的組件的種類、數量、位置不侷限於本實施的說明。例如，有時層與層的邊界附近的絕緣層、佈線及插頭等組件包括在與本實施方式中說明的不同的層中。另外，也可以在各層中包括與本實施方式中說明的組件不同的組件。
層201包括區域210。例如，可以在區域210中設置像素電路的讀出電路、記憶體電路的驅動電路等。
層202包括區域220。例如，可以在區域220中設置記憶體電路等。
層203包括區域230。例如，可以在區域230中設置像素電路(光電轉換器件240除外)及像素電路的驅動電路等。
層204包括光電轉換器件240。作為光電轉換器件240，例如可以使用光電二極體等。光電轉換器件240可以說是像素電路的組件。
層205包括光學轉換層250。作為光學轉換層250，例如可以使用濾色片等。另外，層205可以包括微透鏡陣列255。
如上所述，本發明的一個實施方式的攝像裝置包括光電轉換器件240、設置在區域230中的像素電路及像素電路的驅動電路、設置在區域220中的記憶體電路、設置在區域210中的像素電路的讀出電路及記憶體電路的驅動電路等。
在此，光電轉換器件240較佳為對可見光具有靈敏度。例如，作為光電轉換器件240可以使用將矽用於光電轉換層的Si光電二極體。
作為像素電路及像素電路的驅動電路等的組件，較佳為使用在通道形成區域中包含金屬氧化物的電晶體(以下，稱為OS電晶體)。OS電晶體的關態電流(off-state current)極低，可以抑制資料從像素電路不必要地流出。因此，可以使用簡單的電路結構進行在多個像素電路中一齊取得資料而依次讀出的全局快門方式工作。另外，像素的驅動電路可以藉由與像素電路相同的製程形成。
較佳為OS電晶體還用於記憶體電路。藉由作為記憶體電路的單元電晶體使用OS電晶體，可以抑制資料不必要地流出而可以抑制更新頻率。因此，可以抑制功耗。另外，也可以將鐵電電容器用於記憶體電路所包括的記憶單元。保持在鐵電電容器中的資料是非揮發性的且不需要更新工作，因此可以抑制功耗。
像素電路的讀出電路及記憶體電路的驅動電路等被要求高速工作，所以較佳為使用移動率高的電晶體。例如，較佳為使用在通道形成區域中包含矽的電晶體(以下，稱為Si電晶體)。作為Si電晶體，可以舉出包含非晶矽的電晶體、包含結晶矽(微晶矽、低溫多晶矽、單晶矽)的電晶體等。另外，像素電路的驅動電路也可以由Si電晶體形成。
在層疊多個半導體器件時，需要進行多次的拋光製程、貼合製程。因此，製造成本高且有如下課題：製程數多、需要專用的裝置、良率低等。在本發明的一個實施方式中，藉由在Si器件(Si電晶體、Si光電二極體)上形成使用OS電晶體的電路，可以減少拋光製程及貼合製程。
OS電晶體可以隔著絕緣層在Si器件上形成而不需要貼合及凸塊接合等複雜的製程。
因此，在本發明的一個實施方式中，層201為包括矽基板的層，在區域210中形成包括Si電晶體的電路。並且，如圖2A所示，在層201上形成層202。在層202的區域220中形成包括OS電晶體的電路。
另外，層204為包含矽基板的層，在層204作為光電轉換器件240形成Si光電二極體。並且，如圖2B所示，在層204上形成層203。在層203的區域230中形成包括OS電晶體的電路。
然後，如圖2C所示，藉由在面A貼合層202與層203，可以製造層201至層204彼此重疊的疊層結構。圖1示出在圖2C所示的疊層體的層204上還設置層205的結構。
在層疊Si器件的情況下，在是四層的疊層的情況下拋光製程和貼合製程各自至少需要進行三次左右，但是在本發明的一個實施方式中，拋光製程可以進行一次或兩次且貼合製程可以進行一次。
＜電路＞ 圖3A是說明層201至層204所包括的組件的電連接的簡單的方塊圖。注意，層204所包括的光電轉換器件240在電路上包括在像素電路331(PIX)，所以在此未圖示其電上連接。
像素電路331以矩陣狀排列且藉由佈線351與驅動電路332(Driver)電連接。驅動電路332可以進行像素電路331的取得資料工作及選擇工作等的控制。例如可以將移位暫存器等用於驅動電路332。
另外，像素電路331藉由佈線352與讀出電路311(RC)電連接。讀出電路311具有去除雜訊的相關雙取樣電路(CDS電路)及將類比資料轉換為數位資料的A/D轉換器。
讀出電路311藉由佈線353與記憶體電路321(MEM)電連接。記憶體電路321可以保持從讀出電路311輸出的數位資料。或者，也可以從讀出電路311向外部輸出數位資料。
記憶體電路321藉由佈線354與行驅動器312(RD)電連接。另外，記憶體電路321藉由佈線355與列驅動器313(CD)電連接。行驅動器312是記憶體電路321的驅動電路，可以控制資料的寫入及讀出。列驅動器313是記憶體電路321的驅動電路，可以控制資料的讀出。
使用圖3B的方塊圖說明像素電路331、讀出電路311及記憶體電路321的詳細的連接關係。讀出電路311的數量可以與像素電路331的數量相同，一個讀出電路311藉由佈線352與一個像素電路331電連接。另外，讀出電路311與多個佈線353連接，佈線353的每一個與一個記憶單元321a電連接。另外，也可以在讀出電路311與記憶體電路321間設置資料保持電路。
讀出電路311所包括的A/D轉換器並列輸出相當於預定位數的量的二值資料。因此，A/D轉換器連接到相當於該位元數之數的記憶單元321a。例如，在A/D轉換器的輸出是8位時，連接到八個記憶單元321a。
藉由採用上述結構，在本發明的一個實施方式的攝像裝置中可以並行進行在所有像素電路331中取得的類比資料的A/D轉換，而可以將所轉換了的數位資料直接寫入到記憶體電路321。換言之，可以以高速進行拍攝至向記憶體電路的儲存的工作。另外，也可以並行進行攝像工作、A/D轉換工作、讀出工作。
注意，以上示出設置有包括OS電晶體的層202及層203的攝像裝置的結構，但是如圖4所示，攝像裝置也可以具有包括層201、層204及層205而不包括層202及層203的結構。
在此，與圖1的說明同樣，層201及層204是包括矽基板的層。
如圖5A所示，層201中設置有區域610及區域620。區域610及區域620設置有包括Si電晶體的電路。
另外，如圖5B所示，層204中設置有區域630及光電轉換器件240。區域630設置有包括Si電晶體的電路。作為光電轉換器件240可以使用Si光電二極體。
然後，如圖5C所示，藉由在面B貼合層201與層204，可以製造層201和層204彼此重疊的疊層結構。圖4示出在圖5C所示的疊層體的層204上還設置層205的結構。
電路具有圖6A及圖6B所示的方塊圖的結構。電路的結構與圖3A及圖3B同樣，設置在圖3A所示的區域210的電路設置在區域610中。另外，設置在區域220中的電路設置在區域620中。另外，設置在區域230中的電路設置在區域630中。
在圖4所示的結構中，沒有設置層202及層203，因此設置在區域620及區域630中的電路使用Si電晶體形成。
＜像素電路＞ 圖7A是說明像素電路331的一個例子的電路圖。像素電路331可以包括光電轉換器件240、電晶體103、電晶體104、電晶體105、電晶體106及電容器108。另外，也可以不設置電容器108。注意，在本說明書中，有時將從上述組件中排除光電轉換器件240而成的結構稱為像素電路。
光電轉換器件240的一個電極(陰極)與電晶體103的源極和汲極中的一個電連接。電晶體103的源極和汲極中的另一個與電晶體104的源極和汲極中的一個電連接。電晶體104的源極和汲極中的一個與電容器108的一個電極電連接。電容器108的一個電極與電晶體105的閘極電連接。電晶體105的源極和汲極中的一個與電晶體106的源極和汲極中的一個電連接。
在此，將使電晶體103的源極和汲極中的另一個，電容器108的一個電極與電晶體105的閘極連接的佈線設為節點FD。節點FD可以被用作電荷檢測部。
光電轉換器件240的另一個電極(陽極)與佈線121電連接。電晶體103的閘極與佈線127電連接。電晶體104的源極和汲極中的另一個與佈線122電連接。電晶體105的源極和汲極中的另一個與佈線123電連接。電晶體104的閘極與佈線126電連接。電晶體106的閘極與佈線128電連接。電容器108的另一個電極例如與GND佈線等參考電位線電連接。電晶體106的源極和汲極中的另一個與佈線352電連接。
佈線127、126、128可以具有作為控制各電晶體的導通的信號線的功能。佈線352可以具有作為輸出線的功能。
佈線121、122、123可以具有作為電源線的功能。圖7A所示的結構是光電轉換器件240的陰極一側與電晶體103電連接且使節點FD重設到高電位而進行工作的結構，所以佈線122處於高電位(高於佈線121的電位)。
圖7A示出光電轉換器件240的陰極與節點FD電連接的結構，但是如圖7B所示，也可以採用光電轉換器件240的陽極一側與電晶體103的源極和汲極中的一個電連接的結構。
該結構是使節點FD重設到低電位而進行工作的結構，所以佈線122處於低電位(低於佈線121的電位)。
電晶體103具有控制節點FD的電位的功能。電晶體104具有使節點FD的電位重設的功能。電晶體105被用作源極隨耦電路的組件，可以將節點FD的電位作為影像資料輸出到佈線352。電晶體106具有選擇輸出影像資料的像素的功能。
像素電路331所包括的電晶體103至電晶體106較佳為使用OS電晶體。OS電晶體具有關態電流極低的特性。尤其是，藉由作為電晶體103、104使用關態電流低的電晶體，可以儘量延長能夠在節點FD中保持電荷的期間。因此，可以採用在所有像素中同時進行電荷的積累工作的全局快門方式而不使電路結構及工作方法複雜。
＜攝像裝置的工作方式＞ 圖8A示意性地示出滾動快門方式的工作方法，圖8B示意性地示出全局快門方式。En表示像素的第n列(n為自然數)的曝光(積累工作)，Rn表示像素的第n列的讀出工作。圖8A及圖8B示出第1行(Line[1])至第M行((Line[M])，M為自然數)的工作。
滾動快門方式是依次進行曝光及資料讀出的工作方法，其中一個行的讀出期間與其他行的曝光期間重疊。曝光後立刻進行讀出工作，所以即使使用資料的保持期間較短的電路結構也可以進行攝像。但是，由於由沒有攝像的同時性的資料構成1個圖框的影像，所以在拍攝動體時在影像中產生歪曲。
另一方面，全局快門方式是在所有像素中同時進行曝光而將資料保持在各像素中，按每個行讀出資料的工作方法。因此，即使在拍攝動體時也可以得到沒有歪曲的影像。
在像素電路中使用Si電晶體等關態電流較高的電晶體時，電荷容易從電荷檢測部流出，所以多採用滾動快門方式。為了使用Si電晶體實現全局快門方式，需要以高速進行複雜的工作，諸如另行將資料儲存於記憶體電路等。另一方面，在像素電路中使用OS電晶體時，電荷從電荷檢測部幾乎沒有流出，所以容易實現全局快門方式。另外，本發明的一個實施方式的攝像裝置可以藉由滾動快門方式工作。
另外，像素電路331也可以採用任意地組合OS電晶體及Si電晶體的結構。或者，也可以作為所有電晶體使用Si電晶體。
＜像素電路的工作＞ 接著，使用圖9A的時序圖說明圖7A所示的像素電路331的工作的一個例子。在本說明書中的時序圖的說明中，以“H”表示高電位，以“L”表示低電位。對佈線121一直供應“L”且對佈線122、123一直供應“H”。
在期間T1，當佈線126的電位設為“H”，佈線127的電位設為“H”，佈線128的電位設為“L”時，電晶體103、104導通而對節點FD供應佈線122的電位“H”(重設工作)。
在期間T2，當佈線126的電位設為“L”，佈線127的電位設為“H”，佈線128的電位設為“L”時，電晶體104不導通而停止重設電位的供應。另外，節點FD的電位對應光電轉換器件240的工作下降(積累工作)。
在期間T3，當佈線126的電位設為“L”，佈線127的電位設為“L”，佈線128的電位設為“L”時，電晶體103不導通，節點FD的電位確定而被保持(保持工作)。此時，藉由作為連接到節點FD的電晶體103及電晶體104使用關態電流較低的OS電晶體，可以抑制電荷從節點FD不必要地流出，所以可以延長資料的保持時間。
在期間T4，當佈線126的電位設為“L”，佈線127的電位設為“L”，佈線128的電位設為“H”時，電晶體106導通，節點FD的電位根據電晶體105的源極隨耦工作被讀出到佈線352(讀出工作)。
以上是圖7A所示的像素電路331的工作的一個例子。
圖7B所示的像素電路331可以根據圖9B的時序圖進行工作。注意，對佈線121、123一直供應“H”且對佈線122一直供應“L”。基本工作與上述圖9A的時序圖的說明同樣。
在本發明的一個實施方式中，如圖10A、圖10B所示，也可以採用在電晶體中設置背閘極的結構。圖10A示出背閘極與前閘極電連接的結構，具有提高通態電流的效果。圖10B示出背閘極與能夠供應恆電位的佈線電連接的結構，該結構可以控制電晶體的臨界電壓。
另外，也可以使各電晶體可以進行適當的工作，諸如組合圖10A、圖10B所示的電晶體的結構等。另外，像素電路331也可以包括不設置有背閘極的電晶體。
＜讀出電路＞ 圖11是說明與像素電路331連接的讀出電路311的一個例子的圖，示出CDS電路400的電路圖及與CDS電路400電連接的A/D轉換器410的方塊圖。注意，圖11所示的CDS電路及A/D轉換器是一個例子，也可以採用其他結構。
CDS電路400可以採用包括電壓轉換用電阻器401、電容耦合用電容器402、供應電位V 0的電晶體403、保持供應到A/D轉換器410的電位的電晶體404、以及電位保持用電容器405的結構。CDS電路400的輸入電連接到像素電路331且輸出電連接到A/D轉換器410的比較器電路(COMP)。
當佈線352的電位為V res(像素電路331處於重設狀態)時，將節點N(電晶體403、404及電容器402的連接點)的電位設定為V 0。並且，當使節點N處於浮動狀態而佈線352的電位變為V data(像素電路331輸出影像資料)時，節點N的電位變為V 0+V data-V res。因此，在CDS電路400中，可以從像素電路331所輸出的攝像資料的電位減去處於重設狀態時的電位，因此可以去除雜訊成分。
A/D轉換器410可以包括比較器電路(COMP)及計數器電路(COUNTER)。在A/D轉換器410中，比較從CDS電路400輸入到比較器電路(COMP)的信號電位和被掃描的參考電位(RAMP)。此外，計數器電路(COUNTER)根據比較器電路(COMP)的輸出進行工作而對多個佈線353輸出數位信號。
＜記憶體電路1＞ 圖12A是示出記憶體電路321所包括的記憶單元321a、行驅動器312及列驅動器313的連接關係的圖。多個記憶單元321a作為記憶體電路321設置在區域220或區域620中。行驅動器312及列驅動器313是記憶單元321a的驅動電路，可以設置在區域210或區域610中。此外，在資料的讀出中也可以使用感測放大器等。
記憶體電路321包括在一個列上m(m為1以上的整數)個且在一個行上n(n為1以上的整數)個，共m×n個記憶單元321a，記憶單元321a以矩陣狀配置。
圖12B至圖12D是說明能夠用於記憶單元321a的記憶單元321b至記憶單元321d的圖。注意，在以下說明中，位元線類可以連接到列驅動器313。另外，字線類可以連接到行驅動器312。
作為行驅動器312及列驅動器313，例如可以使用解碼器或移位暫存器。另外，也可以設置多個行驅動器312及多個列驅動器313。
圖12B示出DRAM型記憶單元321b的電路結構實例。記憶單元321b包括電晶體271及電容器274。
電晶體271的源極和汲極中的一個與電容器274的一個電極連接，電晶體271的源極和汲極中的另一個與佈線BIL連接，電晶體271的閘極與佈線WL連接，電晶體271的背閘極與佈線BGL連接。電容器274的另一個電極與佈線GNDL連接。佈線GNDL是供應低位準電位(參考電位)的佈線。
佈線BIL被用作位元線。佈線WL被用作字線。佈線BGL被用作用來對電晶體271的背閘極施加電位的佈線。藉由對佈線BGL施加適當的電位，可以增加或減少電晶體271的臨界電壓。或者，佈線BGL也可以與佈線WL電連接。藉由對佈線BGL施加與佈線WL相同的電位，可以增高電晶體271的電流特性。
資料的寫入及讀出藉由對佈線WL施加高位準電位使電晶體271變為導通狀態而使佈線BIL與電容器274的一個電極電連接而進行。例如，感測放大器電連接到佈線BIL，佈線BIL的電位可以由該感測放大器放大，而被讀出。
作為電晶體271可以使用OS電晶體或Si電晶體。在本說明書等中，將使用OS電晶體的DRAM稱為DOSRAM(Dynamic Oxide Semiconductor Random Access Memory：動態氧化物半導體隨機存取記憶體)。
使用含有銦、鎵、鋅的氧化物半導體的OS電晶體具有關態電流極低的特性。藉由作為電晶體271使用OS電晶體，可以使電晶體271的洩漏電流非常低。也就是說，可以利用電晶體271長時間地保持寫入資料，由此可以降低記憶單元的更新頻率。或者，可以無需進行記憶單元的更新工作。
圖12C示出包括兩個電晶體和一個電容器的增益單元型(也稱為“2Tr1C型”)記憶單元321c的電路結構實例。記憶單元321c包括電晶體273、電晶體272及電容器275。
電晶體273的源極和汲極中的一個與電容器275的一個電極連接，電晶體273的源極和汲極中的另一個與佈線WBL連接，電晶體273的閘極與佈線WL連接，電晶體273的背閘極與佈線BGL連接。電容器275的另一個電極與佈線RL連接。電晶體272的源極和汲極中的一個與佈線RBL連接，電晶體272的源極和汲極中的另一個與佈線SL連接，電晶體272的閘極與電容器275的一個電極連接。
佈線WBL被用作寫入位元線。佈線RBL被用作讀出位元線。佈線WL被用作字線。佈線RL被用作對電容器275的另一個電極施加預定電位的佈線。資料寫入時、正在進行資料保持時，較佳為對佈線RL施加參考電位。
佈線BGL被用作對電晶體273的背閘極施加電位的佈線。藉由對佈線BGL施加適當的電位，可以增加或減少電晶體273的臨界電壓。或者，佈線BGL也可以與佈線WL電連接。藉由對佈線BGL施加與佈線WL相同的電位，可以提高電晶體273的電流特性。
資料的寫入藉由對佈線WL施加高位準電位使電晶體273變為導通狀態以使佈線WBL與電容器275的一個電極電連接來進行。明確地說，在電晶體273為導通狀態時，對佈線WBL施加對應於要記錄的資訊的電位來對電容器275的一個電極及電晶體272的閘極寫入該電位。然後，對佈線WL施加低位準電位使電晶體273變為非導通狀態，由此儲存電容器275的一個電極的電位及電晶體272的閘極的電位。
資料的讀出藉由對佈線RL和佈線SL施加預定的電位來進行。由於電晶體272的源極-汲極間流過的電流及電晶體273的源極和汲極中的一個的電位由電晶體272的閘極的電位及電晶體273的源極和汲極中的另一個的電位決定，所以藉由讀出與電晶體272的源極和汲極中的一個連接的佈線RBL的電位，可以讀出電容器275的一個電極(或電晶體272的閘極)所保持的電位。也就是說，可以從電容器275的一個電極(或電晶體272的閘極)所保持的電位讀出該記憶單元中寫入的資訊。或者，可以知道該記憶單元是否被寫入資訊。
另外，如圖12D所示，也可以採用將佈線WBL與佈線RBL合為一個佈線BIL的結構。在圖12D所示的記憶單元321d中，將記憶單元321c的佈線WBL與佈線RBL合為一個佈線BIL，電晶體273的源極和汲極中的另一個及電晶體272的源極和汲極中的一個與佈線BIL連接。也就是說，記憶單元321d將寫入位元線和讀出位元線合為一個佈線BIL工作。
另外，記憶單元321c及記憶單元321d的電晶體273較佳為使用OS電晶體。將使用記憶單元321c及記憶單元321d那樣的作為電晶體273使用OS電晶體的2Tr1C型記憶單元的記憶體裝置稱為NOSRAM(Non-volatile Oxide Semiconductor Random Access Memory：氧化物半導體非揮發性隨機存取記憶體)。可以適當地改變記憶單元的電路結構。
＜記憶體電路2＞ 另外，記憶體電路321也可以具有圖13A所示的結構。具有圖13A所示的結構的記憶體電路321可以使用圖13B所示的記憶單元321e。
記憶單元321e包括電晶體276及電容器277。電晶體276的源極和汲極中的一個與電容器277的一個電極連接，電晶體276的源極和汲極中的另一個與佈線BIL連接，電晶體276的閘極與佈線WL連接。另外，電容器277的另一個電極與佈線PL連接。
佈線BIL被用作位元線。佈線WL被用作字線。佈線PL是將資料的寫入或資料的讀出所需要的板極電位(plate potential)供應到電容器277的佈線。圖13A所示的電路314是供應板極電位的電路，與行驅動器312及列驅動器313同樣可以設置在區域210或區域610中。另外，感測放大器也可以電連接到佈線BIL。佈線BIL的電位可以由該感測放大器放大，而被讀出。
作為電晶體276可以使用OS電晶體或Si電晶體等。當作為電晶體276使用OS電晶體時，如圖13C所示，較佳為設置與佈線BGL電連接的背閘極。藉由對佈線BGL施加適當的電位，可以增加或減少電晶體271的臨界電壓。或者，佈線BGL也可以與佈線WL電連接。藉由對佈線BGL施加與佈線WL相同的電位，可以提高電晶體271的電流特性。
另外，OS電晶體具有高耐壓特性。因此，藉由作為電晶體276使用OS電晶體，即使進行電晶體276的微型化，也可以對電晶體276施加高電壓。藉由使電晶體276微型化，可以縮小記憶單元321e的佔有面積。
電容器277在兩個電極之間作為介電層包含可具有鐵電性的材料。以下，將電容器277所包括的介電層稱為鐵電層。另外，可以將包括鐵電層的電容器稱為鐵電電容器。另外，可以將組合電晶體等開關和鐵電電容器而成的結構稱為鐵電記憶體。
作為可具有鐵電性的材料，可以舉出氧化鉿、氧化鋯、HfZrO X(X是大於0的實數)、對氧化鉿添加元素J1(這裡的元素J1是鋯(Zr)、矽(Si)、鋁(Al)、釓(Gd)、釔(Y)、鑭(La)或鍶(Sr)等)而成的材料、對氧化鋯添加元素J2(這裡的元素J2是鉿(Hf)、矽(Si)、鋁(Al)、釓(Gd)、釔(Y)、鑭(La)或鍶(Sr)等)而成的材料等。另外，作為可具有鐵電性的材料也可以使用鈦酸鉛(PT)、鈦酸鋇鍶(BST)、鈦酸鍶、鋯鈦酸鉛(PZT)、鉭酸鍶鉍(SBT)、鐵酸鉍(BFO)或鈦酸鋇等具有鈣鈦礦結構的壓電陶瓷。另外，作為可具有鐵電性的材料，例如，可以使用包含選自以上列舉的材料中的多個材料的混合物或化合物。或者，鐵電層也可以具有選自以上列舉的材料中的多個材料所形成的疊層結構。
其中，作為可具有鐵電性的材料包含氧化鉿或者氧化鉿及氧化鋯的材料即使被加工為幾nm的薄膜也能夠可具有鐵電性。在可以實現鐵電層的薄膜化的情況下，可以提高與電晶體的微型化製程的整合性。
另外，當作為可具有鐵電性的材料使用HfZrO X時，較佳為藉由原子層沉積(ALD：Atomic Layer Deposition)法，尤其較佳為藉由熱ALD法進行沉積。另外，當藉由熱ALD法沉積可具有鐵電性的材料時，較佳為作為前驅物使用不包含碳氫(Hydro Carbon，也稱為HC)的材料。當可具有鐵電性的材料包含氫和碳中的一者或兩者時，可具有鐵電性的材料的晶化有時被阻擋。因此，較佳的是，如上所述，藉由使用不包含碳氫的前驅物來降低可具有鐵電性的材料中的氫和碳中的一者或兩者的濃度。例如，作為不包含碳氫的前驅物可以舉出氯類材料。此外，當作為可具有鐵電性的材料使用包含氧化鉿及氧化鋯的材料(HfZrO x)時，作為前驅物使用HfCl 4及/或ZrCl 4即可。
此外，當形成使用可具有鐵電性的材料的膜時，藉由徹底排除膜中的雜質，這裡是指氫、碳氫和碳中的一個以上，可以形成高純度本質的具有鐵電性的膜。高純度本質的具有鐵電性的膜與後面的實施方式所示的高純度本質的氧化物半導體之間的製造程序整合性非常高。因此，可以提供一種生產率高的半導體裝置的製造方法。
另外，當作為可具有鐵電性的材料使用HfZrO X時，較佳為藉由熱ALD法以具有1:1的組成的方式交替沉積氧化鉿和氧化鋯。
另外，當藉由熱ALD法沉積可具有鐵電性的材料時，作為氧化劑可以使用H 2O或O 3。注意，熱ALD法中的氧化劑不侷限於此。例如，作為熱ALD法中的氧化劑，也可以包含選自O 2、O 3、N 2O、NO 2、H 2O和H 2O 2中的任一個或多個。
另外，對可具有鐵電性的材料的結晶結構沒有特別的限制。例如，作為可具有鐵電性的材料的結晶結構具有等軸晶系、四方晶系、正交晶系和單斜晶系中的任一個或多個即可。尤其是，當可具有鐵電性的材料具有正交晶系結晶結構時呈現鐵電性，所以是較佳的。或者，作為可具有鐵電性的材料也可以採用具有非晶結構和結晶結構的複合結構。
圖14A是示出鐵電層的磁滯特性的例子的圖表。在圖14A中，橫軸表示施加到鐵電層的電壓。例如該電壓可以是電容器277的一個電極的電位與電容器277的另一個電極的電位之差。另外，在圖14A中，縱軸表示鐵電層的極化量。
如圖14A所示，可以由曲線71及曲線72表示鐵電層的磁滯特性。將曲線71和曲線72的交點處的電壓記為VSP及-VSP。可以說VSP和-VSP的極性不同。
當在對鐵電層施加-VSP以下的電壓之後逐漸增加施加到鐵電層的電壓時，鐵電層的極化量根據曲線71而增加。另一方面，當在對鐵電層施加VSP以上的電壓之後逐漸降低施加到鐵電層的電壓時，鐵電層的極化量根據曲線72而減少。在此，可以將VSP及-VSP稱為飽和極化電壓。例如，有時將VSP稱為第一飽和極化電壓，將-VSP稱為第二飽和極化電壓。另外，在圖14A中，第一飽和極化電壓的絕對值和第二飽和極化電壓的絕對值相等，但是也可以不同。
在此，將在鐵電層的極化量根據曲線71而變化時鐵電層的極化量成為0的電壓(矯頑電壓)記為Vc。另外，將在鐵電層的極化量根據曲線72而變化時鐵電層的極化量成為0的電壓(矯頑電壓)記為-Vc。可以說Vc值和-Vc值是介於-VSP和VSP之間的值。例如，有時將Vc稱為第一矯頑電壓，將-Vc稱為第二矯頑電壓。另外，在圖14A中示出第一矯頑電壓的絕對值和第二矯頑電壓的絕對值相等的例子，但是它們也可以不同。
如上所述，施加到電容器277所包括的鐵電層的電壓可以由電容器277的一個電極的電位與電容器277的另一個電極的電位之差表示。電容器277的另一個電極與佈線PL電連接。因此，藉由控制佈線PL的電位，可以控制施加到電容器277所包括的鐵電層的電壓。
＜記憶單元的驅動方法的一個例子＞ 以下，說明圖13B所示的記憶單元321e的驅動方法的一個例子。在以下的說明中，施加到電容器277的鐵電層的電壓是電容器277的一個電極的電位與電容器277的另一個電極(佈線PL)的電位之差。另外，電晶體276是n通道型電晶體。
圖14B是示出圖13B所示的記憶單元321e的驅動方法的一個例子的時序圖。在圖14B中，示出對記憶單元321e寫入二值數位資料且從記憶單元321e讀出二值數位資料的例子。
感測放大器電連接到佈線BIL，該感測放大器被供應Vref作為參考電位。例如，當佈線BIL的電位高於Vref時，可以讀出資料“1”。另外，當佈線BIL的電位低於Vref時，可以讀出資料“0”。
首先，說明在時間T01至時間T03對記憶單元321e寫入資料“1”的工作。
在時間T01至時間T02，將佈線WL的電位設定為高電位H，此時電晶體276處於開啟狀態。另外，將佈線BIL的電位設定為Vw。因為電晶體276處於開啟狀態，所以電容器277的一個電極的電位為Vw。並且，將佈線PL的電位設定為GND。由於該工作，施加到電容器277的鐵電層的電壓為“Vw-GND”。因此，可以對記憶單元321e寫入資料“1”。
在此，Vw較佳為VSP以上，例如，可以等於VSP。另外，例如，GND可以是接地電位或0V，也可以是其他電位。
接著，在時間T02，將佈線BIL的電位及佈線PL的電位設定為GND，施加到電容器277的鐵電層的電壓變為0V。在時間T01至時間T02施加到電容器277的鐵電層的電壓“Vw-GND”為VSP以上時，在時間T02至時間T03，電容器277的鐵電層的極化量根據圖14A所示的曲線72而變化到0V的位置。因此，電容器277的鐵電層中的極化方向被保持。
在將佈線BIL的電位及佈線PL的電位設定為GND之後將佈線WL的電位設定為低電位L，此時電晶體276變為關閉狀態。藉由上述步驟，寫入工作完成，資料“1”保持在記憶單元321e中。
接著，說明時間T03至時間T04中的資料讀出工作。
在時間T03至時間T04，將佈線WL的電位設定為高電位H，此時電晶體276變為開啟狀態。另外，將佈線PL的電位設定為Vw。因為將佈線PL的電位設定為Vw，所以施加到電容器277的鐵電層的電壓變為“GND-Vw”。
此時，因為施加到電容器277的鐵電層的電壓從“Vw-GND”反轉為“GND-Vw”，所以在電容器277的鐵電層中發生極化反轉。在極化反轉中電流流過佈線BIL，因此佈線BIL的電位變得比Vref高。因此，藉由感測放大器的工作可以讀出保持在記憶單元321e中的資料“1”。注意，例示出Vref高於GND且低於Vw的情況，但是例如Vref也可以高於Vw。
接著，說明時間T04至時間T05中的資料重新寫入工作。
上述讀出工作是將極化方向反轉的破壞讀出，因此保持在記憶單元321e中的資料“1”丟失。因此，在時間T04至時間T05，將佈線BIL的電位設定為Vw，將佈線PL的電位設定為GND，對記憶單元321e重新寫入資料“1”。
在時間T05，將佈線BIL的電位及佈線PL的電位設定為GND。然後，將佈線WL的電位設定為低電位L。藉由上述步驟，重新寫入工作完成，資料“1”保持在記憶單元321e中。
接著，說明時間T11至時間T13中的讀出工作及對記憶單元321e寫入資料“0”的工作。
在時間T11至時間T12，將佈線WL的電位設定為高電位H，將佈線PL的電位設定為Vw。資料“1”保持在記憶單元321e中，因此佈線BIL的電位變得比Vref高，保持在記憶單元321e中的資料“1”被讀出。
在時間T12至時間T13，將佈線BIL的電位設定為GND。因為電晶體276處於開啟狀態，所以電容器277的一個電極的電位為GND。並且，佈線PL的電位為Vw。藉由上述步驟，施加到電容器277的鐵電層的電壓為“GND-Vw”。因此，可以對記憶單元321e寫入資料“0”。
接著，在時間T13，將佈線BIL的電位及佈線PL的電位設定為GND，施加到電容器277的鐵電層的電壓變為0V。在時間T12至時間T13施加到電容器277的鐵電層的電壓“GND-Vw”為-VSP以下時，在時間T13至時間T14，電容器277的鐵電層的極化量根據圖14A所示的曲線71而變化到0V的位置。因此，電容器277的鐵電層中的極化方向被保持。
在將佈線BIL的電位及佈線PL的電位設定為GND之後將佈線WL的電位設定為低電位L，此時電晶體276變為關閉狀態。藉由上述步驟，寫入工作完成，資料“0”保持在記憶單元321e中。
接著，說明時間T14至時間T15中的資料讀出工作。
在時間T14至時間T15，將佈線WL的電位設定為高電位H，此時電晶體276變為開啟狀態。另外，將佈線PL的電位設定為Vw。因為將佈線PL的電位設定為Vw，所以施加到電容器277的鐵電層的電壓為“GND-Vw”。
此時，因為施加到電容器277的鐵電層的電壓是與資料寫入時相同的“GND-Vw”，所以在電容器277的鐵電層中沒有發生極化反轉。因此，與在電容器277的鐵電層中發生極化反轉的情況相比，流過佈線BIL的電流量更小。因此，佈線BIL的電位上升幅度也更小。明確而言，佈線BIL的電位為Vref以下，因此，藉由感測放大器的工作可以讀出保持在記憶單元321e中的資料“0”。
接著，說明時間T15至時間T17中的資料重新寫入工作。
在時間T15至時間T16，將布BIL的電位設定為GND，將佈線PL的電位設定為Vw。由於該工作，對記憶單元321e重新寫入資料“0”。
在時間T16至時間T17，將佈線BIL的電位及佈線PL的電位設定為GND。然後，將佈線WL的電位設定為低電位L。藉由上述步驟，重新寫入工作完成，資料“0”保持在記憶單元321e中。
接著，說明時間T17至時間T19中的資料讀出及對記憶單元321e寫入資料“1”的工作。
在時間T17至時間T18，將佈線WL的電位設定為高電位H，將佈線PL的電位設定為Vw。資料“0”保持在記憶單元321e中，因此佈線BIL的電位變得比Vref低，保持在記憶單元321e中的資料“0”被讀出。
在時間T18至時間T19，將佈線BIL的電位設定為Vw。因為電晶體276處於開啟狀態，所以電容器277的一個電極的電位為Vw。並且，將佈線PL的電位設定為GND。藉由上述步驟，施加到電容器277的鐵電層的電壓變為“Vw-GND”。因此，可以對記憶單元321e寫入資料“1”。
在時間T19以後，佈線BIL的電位及佈線PL的電位為GND。然後，將佈線WL的電位設定為低電位L。藉由上述步驟，寫入工作完成，資料“1”保持在記憶單元321e中。
以上是記憶單元321e的工作的一個例子，但是也可以採用其他方法進行資料的寫入、讀出、重新寫入等工作。
＜疊層結構1＞ 接著，使用剖面圖說明攝像裝置的疊層結構。
圖15示出包括層201至層205且在層202與層203間具有接合平面的疊層體的剖面圖的一個例子。圖15對應於圖1所示的疊層體。
＜層201＞ 層201包括設置在矽基板211上的讀出電路311、行驅動器312及列驅動器313。在此，作為上述電路的一部分示出讀出電路311的CDS電路所包括的電容器402及電晶體403、讀出電路311的A/D轉換器所包括的電晶體115以及行驅動器312所包括的電晶體116。電容器402的一個電極與電晶體403的源極和汲極中的一個電連接。
在層201中設置絕緣層212、213、214、215、216、217、218。絕緣層212具有作為保護膜的功能。絕緣層213、214、215、217具有作為層間絕緣膜及平坦化膜的功能。絕緣層216具有作為電容器402的介電層的功能。絕緣層218具有作為障壁膜的功能。
作為保護膜，例如可以使用氮化矽膜、氧化矽膜、氧化鋁膜等。作為層間絕緣膜及平坦化膜，例如可以使用氧化矽膜等無機絕緣膜、丙烯酸樹脂、聚醯亞胺樹脂等有機絕緣膜。作為電容器的介電層，可以使用氮化矽膜、氧化矽膜、氧化鋁膜等。障壁膜較佳為使用具有防止氫擴散的功能的膜。
在Si器件中，為了使懸空鍵終結需要氫，但是OS電晶體附近的氫成為在氧化物半導體層中產生載子的原因之一而降低可靠性。因此，在形成Si器件的層與形成OS電晶體的層間較佳為設置氫障壁膜。
作為該障壁膜，例如可以使用氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿、釔安定氧化鋯(YSZ)等。
圖15所示的Si電晶體是在矽基板211中具有通道形成區域的鰭型電晶體，圖16A示出通道寬度方向的剖面(圖15的A1-A2剖面)。另外，Si電晶體也可以是圖16B所示的平面型電晶體。
或者，如圖16C所示，也可以採用包括矽薄膜的半導體層545的電晶體。例如，半導體層545可以使用在矽基板211上的絕緣層546上形成的單晶矽(SOI(Silicon on Insulator：絕緣層上覆矽))。
作為可用作用於器件間的電連接的佈線、電極及插頭的導電體，適當地選擇選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹、銦、釕、銥、鍶和鑭等中的金屬元素、以上述金屬元素為成分的合金或者組合上述金屬元素的合金等而使用即可。該導電體不侷限於單層，也可以為由不同材料構成的多個層。
＜層202＞ 層202形成在層201上。層202包括包含OS電晶體的記憶體電路321。在此，作為記憶體電路321的一部分示出圖13B及圖13C所示的記憶單元321e所包括的電晶體276及電容器277。電容器277是包含鐵電層226的鐵電電容器。注意，也可以使用圖12B所示的記憶單元321b、圖12C所示的記憶單元321c或圖12D所示的記憶單元321d代替記憶單元321e。
在層202中設置絕緣層221、222、223、224、225、227、228、229。另外，設置導電層131。
絕緣層221、224、225、227、228具有作為層間絕緣膜及平坦化膜的功能。絕緣層222具有作為閘極絕緣膜的功能。絕緣層223具有作為保護膜的功能。絕緣層229及導電層131具有作為貼合層的功能。
作為閘極絕緣膜可以使用氧化矽膜等。關於貼合層，將在後面說明。
導電層131與層201的電容器402的另一個電極電連接。電晶體276的源極和汲極中的一個與層201的電晶體115的源極和汲極中的一個電連接。電晶體276的閘極與層201的電晶體116的源極和汲極中的一個電連接。電晶體276的源極和汲極中的另一個與電容器277的一個電極電連接。
圖17A示出詳細的OS電晶體。圖17A所示的OS電晶體具有藉由在氧化物半導體層及導電層的疊層上設置絕緣層而設置到達該氧化物半導體層的開口部來形成源極電極705及汲極電極706的自對準型結構。
除了形成在氧化物半導體層的通道形成區域、源極區域703及汲極區域704以外，OS電晶體還可以包括閘極電極701、閘極絕緣膜702。在該開口部中至少設置閘極絕緣膜702及閘極電極701。在該開口部中也可以還設置氧化物半導體層707。
如圖17B所示，OS電晶體也可以採用使用閘極電極701作為遮罩在半導體層中形成源極區域703及汲極區域704的自對準型結構。
或者，如圖17C所示，可以採用具有源極電極705或汲極電極706與閘極電極701重疊的區域的非自對準型的頂閘極型電晶體。
OS電晶體包括背閘極535，但也可以不包括背閘極。如圖17D所示的電晶體的通道寬度方向的剖面圖那樣，背閘極535也可以與相對的電晶體的前閘極電連接。作為一個例子，圖17D示出圖17A所示的B1-B2的剖面，其他結構的電晶體也是同樣的。另外，也可以採用能夠對背閘極535供應與前閘極不同的固定電位的結構。
作為用於OS電晶體的半導體材料，可以使用能隙為2eV以上，較佳為2.5eV以上，更佳為3eV以上的金屬氧化物。典型的有含有銦的氧化物半導體等，例如，可以使用後面提到的CAAC-OS或CAC-OS等。CAAC-OS中構成晶體的原子穩定，適用於重視可靠性的電晶體等。CAC-OS呈現高移動率特性，適用於進行高速驅動的電晶體等。
由於OS電晶體的半導體層具有大能隙，所以呈現極低的關態電流特性，僅為幾yA/μm(每通道寬度1μm的電流值)。與Si電晶體不同，OS電晶體不會發生碰撞電離、突崩潰、短通道效應等，因此能夠形成具有高耐壓性和高可靠性的電路。此外，Si電晶體中產生的起因於結晶性不均勻的電特性不均勻不容易產生在OS電晶體中。
作為OS電晶體中的半導體層，例如可以採用包含銦、鋅及M(鋁、鈦、鎵、鍺、釔、鋯、鑭、鈰、錫、釹和鉿等金屬中的一個或多個)的以“In-M-Zn類氧化物”表示的膜。典型的是，In-M-Zn類氧化物可以藉由濺射法形成。或者，也可以藉由ALD(Atomic layer deposition：原子層沉積)法形成。
當利用濺射法形成In-M-Zn類氧化物時，較佳為用來形成In-M-Zn類氧化物的濺射靶材的金屬元素的原子數比滿足In≥M及Zn≥M。這種濺射靶材的金屬元素的原子數比較佳為In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=3:1:2、In:M:Zn=4:2:3、In:M:Zn=4:2:4.1、In:M:Zn=5:1:6、In:M:Zn=5:1:7、In:M:Zn=5:1:8等。注意，所形成的半導體層的原子數比分別有可能在上述濺射靶材中的金屬元素的原子數比的±40%的範圍內變動。
作為半導體層，可以使用載子密度低的氧化物半導體。例如，作為半導體層可以使用載子密度為1×10 17/cm 3以下，較佳為1×10 15/cm 3以下，更佳為1×10 13/cm 3以下，進一步較佳為1×10 11/cm 3以下，更進一步較佳為小於1×10 10/cm 3，1×10 -9/cm 3以上的氧化物半導體。將這樣的氧化物半導體稱為高純度本質或實質上高純度本質的氧化物半導體。該氧化物半導體的缺陷態密度低，因此可以說是具有穩定的特性的氧化物半導體。
注意，本發明不侷限於上述記載，可以根據所需的電晶體的半導體特性及電特性(場效移動率、臨界電壓等)來使用具有適當的組成的材料。另外，較佳為適當地設定半導體層的載子密度、雜質濃度、缺陷密度、金屬元素與氧的原子數比、原子間距離、密度等，以得到所需的電晶體的半導體特性。
當構成半導體層的氧化物半導體包含第14族元素之一的矽或碳時，氧空位增加，會使該半導體層變為n型。因此，將半導體層中的矽或碳的濃度(藉由二次離子質譜分析法測得的濃度)設定為2×10 18atoms/cm 3以下，較佳為2×10 17atoms/cm 3以下。
另外，有時當鹼金屬及鹼土金屬與氧化物半導體鍵合時生成載子，而使電晶體的關態電流增大。因此，將半導體層的鹼金屬或鹼土金屬的濃度(藉由二次離子質譜分析法測得的濃度)設定為1×10 18atoms/cm 3以下，較佳為2×10 16atoms/cm 3以下。
另外，當構成半導體層的氧化物半導體含有氮時生成作為載子的電子，載子密度增加而容易n型化。其結果是，使用含有氮的氧化物半導體的電晶體容易具有常開啟特性。因此，半導體層的氮濃度(藉由二次離子質譜分析法測得的濃度)較佳為5×10 18atoms/cm 3以下。
另外，當構成半導體層的氧化物半導體包含氫時，氫與鍵合於金屬原子的氧起反應生成水，因此有時在氧化物半導體中形成氧空位。在氧化物半導體中的通道形成區域包含氧空位的情況下，電晶體趨於具有常開啟特性。再者，有時氫進入氧空位中而成的缺陷被用作施體而生成作為載子的電子。此外，有時氫的一部分鍵合到與金屬原子鍵合的氧而生成作為載子的電子。因此，使用包含較多的氫的氧化物半導體的電晶體容易具有常開啟特性。
氫進入氧空位中而成的缺陷會被用作氧化物半導體的施體。然而，定量地評價該缺陷是困難的。於是，在氧化物半導體中，有時不是根據施體濃度而是根據載子濃度進行評價。由此，在本說明書等中，有時作為氧化物半導體的參數，不採用施體濃度而採用假定為不被施加電場的狀態的載子濃度。也就是說，本說明書等所記載的“載子濃度”有時可以稱為“施體濃度”。
由此，較佳為儘可能減少氧化物半導體中的氫。明確而言，在氧化物半導體中，利用二次離子質譜(SIMS：Secondary Ion Mass Spectrometry)測得的氫濃度低於1×10 20atoms/cm 3，較佳為低於1×10 19atoms/cm 3，更佳為低於5×10 18atoms/cm 3，進一步較佳為低於1×10 18atoms/cm 3。藉由將氫等雜質被充分減少的氧化物半導體用於電晶體的通道形成區域，可以賦予穩定的電特性。
另外，半導體層例如也可以具有非單晶結構。非單晶結構例如包括具有c軸配向的結晶的CAAC-OS (C-Axis Aligned Crystalline Oxide Semiconductor)、多晶結構、微晶結構或非晶結構。在非單晶結構中，非晶結構的缺陷態密度最高，而CAAC-OS的缺陷態密度最低。
非晶結構的氧化物半導體膜例如具有無秩序的原子排列且不具有結晶成分。或者，非晶結構的氧化物半導體膜例如是完全的非晶結構且不具有結晶部。
此外，半導體層也可以為具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的混合膜。混合膜有時例如具有包括上述區域中的兩種以上的區域的單層結構或疊層結構。
下面，對非單晶半導體層的一個實施方式的CAC(Cloud-Aligned Composite)-OS的構成進行說明。
CAC-OS例如是指包含在氧化物半導體中的元素不均勻地分佈的構成，其中包含不均勻地分佈的元素的材料的尺寸為0.5nm以上且10nm以下，較佳為1nm以上且2nm以下或近似的尺寸。注意，在下面也將在氧化物半導體中一個或多個金屬元素不均勻地分佈且包含該金屬元素的區域以0.5nm以上且10nm以下，較佳為1nm以上且2nm以下或近似的尺寸混合的狀態稱為馬賽克(mosaic)狀或補丁(patch)狀。
氧化物半導體較佳為至少包含銦。尤其較佳為包含銦及鋅。除此之外，也可以還包含選自鋁、鎵、釔、銅、釩、鈹、硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的一種或多種。
例如，In-Ga-Zn氧化物中的CAC-OS(在CAC-OS中，尤其可以將In-Ga-Zn氧化物稱為CAC-IGZO)是指材料分成銦氧化物(以下，稱為InO X1(X1為大於0的實數))或銦鋅氧化物(以下，稱為In X2Zn Y2O Z2(X2、Y2及Z2為大於0的實數))以及鎵氧化物(以下，稱為GaO X3(X3為大於0的實數))或鎵鋅氧化物(以下，稱為Ga X4Zn Y4O Z4(X4、Y4及Z4為大於0的實數))等而成為馬賽克狀，且馬賽克狀的InO X1或In X2Zn Y2O Z2均勻地分佈在膜中的構成(以下，也稱為雲狀)。
換言之，CAC-OS是具有以GaO X3為主要成分的區域和以In X2Zn Y2O Z2或InO X1為主要成分的區域混在一起的構成的複合氧化物半導體。在本說明書中，例如，當第一區域的In與元素M的原子數比大於第二區域的In與元素M的原子數比時，第一區域的In濃度高於第二區域。
注意，IGZO是通稱，有時是指包含In、Ga、Zn及O的化合物。作為典型例子，可以舉出以InGaO 3(ZnO) m1(m1為自然數)或In (1+x0)Ga (1-x0)O 3(ZnO) m0(-1≤x0≤1，m0為任意數)表示的結晶性化合物。
上述結晶性化合物具有單晶結構、多晶結構或CAAC結構。CAAC結構是多個IGZO的奈米晶具有c軸配向性且在a-b面上以不配向的方式連接的結晶結構。
另一方面，CAC-OS與氧化物半導體的材料構成有關。CAC-OS是指如下構成：在包含In、Ga、Zn及O的材料構成中，一部分中觀察到以Ga為主要成分的奈米粒子狀區域，一部分中觀察到以In為主要成分的奈米粒子狀區域，並且，這些區域以馬賽克狀無規律地分散。因此，在CAC-OS中，結晶結構是次要因素。
CAC-OS不包含組成不同的兩種以上的膜的疊層結構。例如，不包含由以In為主要成分的膜與以Ga為主要成分的膜的兩層構成的結構。
注意，有時觀察不到以GaO X3為主要成分的區域與以In X2Zn Y2O Z2或InO X1為主要成分的區域之間的明確的邊界。
在CAC-OS中包含選自鋁、釔、銅、釩、鈹、硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的一種或多種以代替鎵的情況下，CAC-OS是指如下構成：一部分中觀察到以該金屬元素為主要成分的奈米粒子狀區域以及一部分中觀察到以In為主要成分的奈米粒子狀區域以馬賽克狀無規律地分散。
CAC-OS例如可以藉由在對基板不進行意圖性的加熱的條件下利用濺射法來形成。在利用濺射法形成CAC-OS的情況下，作為沉積氣體，可以使用選自惰性氣體(典型的是氬)、氧氣體和氮氣體中的一種或多種。另外，成膜時的沉積氣體的總流量中的氧氣體的流量比越低越好，例如，將氧氣體的流量比設定為0%以上且低於30%，較佳為0%以上且10%以下。
CAC-OS具有如下特徵：藉由根據X射線繞射(XRD：X-ray diffraction)測定法之一的Out-of-plane法利用θ/2θ掃描進行測定時，觀察不到明確的峰。也就是說，根據X射線繞射，可知在測定區域中沒有a-b面方向及c軸方向上的配向。
另外，在藉由照射束徑為1nm的電子束(也稱為奈米束)而取得的CAC-OS的電子繞射圖案中，觀察到環狀的亮度高的區域(環狀區域)以及在該環狀區域內的多個亮點。由此，根據電子繞射圖案，可知CAC-OS的結晶結構具有在平面方向及剖面方向上沒有配向的nc(nano-crystal)結構。
另外，例如在In-Ga-Zn氧化物的CAC-OS中，根據藉由能量色散型X射線分析法(EDX：Energy Dispersive X-ray spectroscopy)取得的EDX面分析(EDX-mapping)影像，可確認到：具有以GaO X3為主要成分的區域及以In X2Zn Y2O Z2或InO X1為主要成分的區域不均勻地分佈而混合的構成。
CAC-OS的結構與金屬元素均勻地分佈的IGZO化合物不同，具有與IGZO化合物不同的性質。換言之，CAC-OS具有以GaO X3等為主要成分的區域及以In X2Zn Y2O Z2或InO X1為主要成分的區域互相分離且以各元素為主要成分的區域為馬賽克狀的構成。
在此，以In X2Zn Y2O Z2或InO X1為主要成分的區域的導電性高於以GaO X3等為主要成分的區域。換言之，當載子流過以In X2Zn Y2O Z2或InO X1為主要成分的區域時，呈現氧化物半導體的導電性。因此，當以In X2Zn Y2O Z2或InO X1為主要成分的區域在氧化物半導體中以雲狀分佈時，可以實現高場效移動率(μ)。
另一方面，以GaO X3等為主要成分的區域的絕緣性高於以In X2Zn Y2O Z2或InO X1為主要成分的區域。換言之，當以GaO X3等為主要成分的區域在氧化物半導體中分佈時，可以抑制洩漏電流而實現良好的切換工作。
因此，當將CAC-OS用於半導體元件時，藉由起因於GaO X3等的絕緣性及起因於In X2Zn Y2O Z2或InO X1的導電性的互補作用可以實現高通態電流(I on)及高場效移動率(μ)。
另外，使用CAC-OS的半導體元件具有高可靠性。因此，CAC-OS適用於各種半導體裝置的構成材料。
＜層203＞ 層203形成在層202上。層203包括具有OS電晶體的像素電路331。在此，作為像素電路331的一部分示出電晶體103及電晶體104。
在層203中設置絕緣層231、232、233、234、235、236、237。另外，還設置導電層132。
絕緣層231及導電層132具有作為貼合層的功能。絕緣層232、233、234、237具有作為層間絕緣膜及平坦化膜的功能。絕緣層235具有作為保護膜的功能。絕緣層236具有作為閘極絕緣膜的功能。
導電層132與被用作像素電路331的輸出線的佈線352電連接。
＜層204＞ 層204包括光電轉換器件240、絕緣層241、242、245。
光電轉換器件240是形成在矽基板上的pn接面型光電二極體且具有p型區域243及n型區域244。光電轉換器件240是嵌入式光電二極體，藉由設置在n型區域244的表面一側(取出電流側)的較薄的p型區域243抑制暗電流，從而減少雜訊。
絕緣層241具有作為障壁層的功能。絕緣層242具有作為元件分離層的功能。絕緣層245具有抑制載子的流出的功能。
矽基板中設置有使像素分離的槽，絕緣層245設置在矽基板頂面及該槽中。藉由設置絕緣層245可以抑制光電轉換器件240內產生的載子流入到相鄰的像素。另外，絕緣層245還具有抑制雜散光的侵入的功能。因此，利用絕緣層245可以抑制混色。另外，也可以在矽基板的頂面與絕緣層245之間設置反射防止膜。
元件分離層可以利用LOCOS(LOCal Oxidation of Silicon：矽局部氧化)法或STI(Shallow Trench Isolation：淺溝槽隔離)法等形成。絕緣層245例如可以使用氧化矽、氮化矽等無機絕緣膜、聚醯亞胺樹脂、丙烯酸樹脂等有機絕緣膜。另外，絕緣層245也可以採用多層結構。
光電轉換器件240的n型區域244(相當於陰極)與層203的電晶體103的源極和汲極中的一個電連接。p型區域243(陽極)與被用作電源線的層203的佈線121電連接。
＜層205＞ 層205形成在層204上。層205包括遮光層251、光學轉換層250及微透鏡陣列255。
遮光層251可以抑制光入射到相鄰的像素。作為遮光層251可以使用鋁､鎢等的金屬層｡另外，也可以層疊該金屬層與具有作為反射防止膜的功能的介電膜。
在光電轉換器件240對可見光具有靈敏度時，作為光學轉換層250可以使用濾色片。藉由按每個像素分配R(紅色)、G(綠色)、B(藍色)、Y(黃色)、C(青色)和M(洋紅色)等顏色的濾色片，可以獲得彩色影像。例如，如圖22A的立體圖(包括剖面)所示，也可以將濾色片250R(紅色)、濾色片250G(綠色)、濾色片250B(藍色)分別分配給不同像素。
另外，在光電轉換器件240和光學轉換層250的適當的組合中，在作為光學轉換層250使用波長截止濾波片時，可以實現能夠獲得各種波長區域的影像的攝像裝置。
例如，當作為光學轉換層250使用阻擋可見光線的波長以下的光的紅外濾光片時，可以獲得紅外線攝像裝置。另外，藉由作為光學轉換層250使用阻擋近紅外線的波長以下的光的濾光片，可以形成遠紅外線攝像裝置。另外，藉由作為光學轉換層250使用阻擋可見光線的波長以上的光的紫外濾光片，可以形成紫外線攝像裝置。
此外，也可以在一個攝像裝置內配置不同的多個光學轉換層。例如，如圖22B所示，可以將濾色片250R(紅色)、濾色片250G(綠色)、濾色片250B(藍色)、紅外濾光片250IR分別分配給不同像素。藉由採用這種結構，可以同時獲取可見光影像及紅外光影像。
或者，如圖22C所示，可以將濾色片250R(紅色)、濾色片250G(綠色)、濾色片250B(藍色)、紫外濾光片250UV分別分配給不同像素。藉由採用這種結構，可以同時獲取可見光影像及紫外光影像。
另外，藉由將閃爍體用於光學轉換層250，可以形成用於X射線攝像裝置等的獲得使輻射強度視覺化的影像的攝像裝置。當透過拍攝物件的X射線等輻射入射到閃爍體時，由於光致發光現象而轉換為可見光線或紫外光線等的光(螢光)。藉由由光電轉換器件240檢測該光來獲得影像資料。此外，也可以將該結構的攝像裝置用於輻射探測器等。
閃爍體含有如下物質：當被照射X射線或伽瑪射線等輻射時吸收輻射的能量而發射可見光或紫外線的物質。例如，可以使用將Gd 2O 2S：Tb、Gd 2O 2S：Pr、Gd 2O 2S：Eu、BaFCl：Eu、NaI、CsI、CaF 2、BaF 2、CeF 3、LiF、LiI、ZnO等分散到樹脂或陶瓷中的材料。
藉由進行利用紅外線或紫外線的攝像，可以對攝像裝置賦予檢測功能、安全功能、感測功能等。例如，藉由進行利用紅外光的攝像，可以進行如下檢測：產品的無損檢測、農產品的挑選(糖量計的功能等)、靜脈識別、醫療檢測等。另外，藉由進行利用紫外光的攝像，可以檢測從光源或火焰放出的紫外光，而可以進行光源、熱源、生產裝置等的管理等。
在光學轉換層250上設置微透鏡陣列255。透過微透鏡陣列255所包括的各透鏡的光穿過正下方的光學轉換層250而照射到光電轉換器件240。藉由設置微透鏡陣列255，可以將所集聚的光入射到光電轉換器件240，所以可以高效地進行光電轉換。微透鏡陣列255較佳為由對目的波長的光具有高透光性的樹脂或玻璃等形成。
＜貼合＞ 接著，說明層202與層203的貼合。
層202中設置有絕緣層229及導電層131。導電層131具有嵌入絕緣層229中的區域。另外，絕緣層229及導電層131的表面以高度一致的方式被平坦化。
層203中設置有絕緣層231及導電層132。導電層132具有嵌入絕緣層232中的區域。另外，絕緣層231及導電層132的表面以高度一致的方式被平坦化。
在此，導電層131及導電層132的主要成分較佳為相同的金屬元素。另外，絕緣層229及絕緣層231較佳為由相同的成分構成。
例如，作為導電層131、132可以使用Cu、Al、Sn、Zn、W、Ag、Pt或Au等。從接合的容易性的觀點來看，較佳為使用Cu、Al、W或Au。另外，絕緣層229、231可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氮化鈦等。
換言之，較佳的是，作為導電層131和導電層132使用上述金屬材料中的相同金屬材料。另外，較佳的是，作為絕緣層229及絕緣層231使用上述絕緣材料中的相同絕緣材料。藉由採用上述結構，可以進行以層202和層203的邊界為貼合位置的貼合。
注意，導電層131及導電層132也可以具有多個層的多層結構，此時表面層(接合面)使用相同金屬材料即可。另外，絕緣層229及絕緣層231也可以具有多個層的多層結構，此時表面層(接合面)使用相同絕緣材料即可。
藉由進行該貼合，可以獲得導電層131與導電層132的電連接。另外，可以以足夠的機械強度使絕緣層229及絕緣層231連接。
當直接接合金屬層時，可以利用表面活化接合法。在該方法中，藉由濺射處理等去除表面的氧化膜及雜質吸附層等並使清潔化且活化了的表面接觸而接合。或者，可以利用並用溫度及壓力使表面接合的擴散接合法等。上述方法都可以發生原子級的結合，因此可以獲得電上和機械上都優異的接合。
另外，當直接接合絕緣層時，可以利用親水性接合法等。在該方法中，在藉由拋光等獲得高平坦性之後，使利用氧電漿等進行過親水性處理的表面接觸而暫時接合，利用熱處理進行脫水，由此進行正式接合。親水性接合法也發生原子級的結合，因此可以獲得機械上優異的接合。
在貼合層202與層203的情況下，由於在各接合面絕緣層與金屬層是混在一起的，所以，例如，組合表面活化接合法及親水性接合法即可。
例如，可以採用在進行拋光之後使表面清潔化，對金屬層的表面進行防氧處理，然後進行親水性處理來進行接合的方法等。另外，也可以作為金屬層的表面使用Au等難氧化性金屬，進行親水性處理。另外，也可以使用上述以外的接合方法。
藉由進行上述貼合，可以使層203所包括的像素電路331與層201所包括的讀出電路311電連接。
＜疊層結構1的變形例子＞ 圖18示出層203及層204的結構與圖15所示的疊層結構1不同的變形例子。圖18所示的變形例子是將像素電路331所包括的電晶體102設置在層204中的結構。在層204中，電晶體103由Si電晶體形成。電晶體103的源極和汲極中的一個直接與光電轉換器件240連接，電晶體103的源極和汲極中的另一個被用作節點FD。
在此情況下，在層203設置電晶體103以外的構成像素電路331的電晶體。圖18示出電晶體104及電晶體105。
＜疊層結構2＞ 在疊層結構1及其變形例子中，示出貼合層202與層203的結構，但是也可以使用其他層進行貼合。圖19所示的疊層結構2是在層203與層204間具有接合平面的結構。
在此情況下，在層203中設置與電晶體103的源極和汲極中的一個電連接的導電層135。另外，還設置與佈線121電連接的導電層136。導電層135、136具有埋設於絕緣層231的區域。另外，絕緣層231及導電層135、136的表面以各高度一致的方式被平坦化。
在層204設置與光電轉換器件240的n型區域244(相當於陰極)電連接的導電層133。另外，還設置與p型區域243(陽極)電連接的導電層134。另外，在絕緣層246上設置絕緣層249。導電層133、134具有埋設於絕緣層249的區域。另外，絕緣層249及導電層133、134的表面以各高度一致的方式被平坦化。
在此，導電層133、134、135、136是與上述導電層131、132相同的貼合層。另外，絕緣層249是與上述絕緣層229、231相同的貼合層。
因此，藉由貼合導電層133與導電層135，可以使光電轉換器件240的n型區域244(相當於陰極)與電晶體103的源極和汲極中的一個電連接。另外，藉由貼合導電層134與導電層136，可以使光電轉換器件240的p型區域243(相當於陽極)與佈線121電連接。另外，藉由貼合絕緣層231與絕緣層249，可以進行層203與層204的電接合及機械接合。
＜疊層結構3＞ 圖20所示的疊層結構3是在層201與層202間具有接合平面的結構。
在此情況下，在層201設置與電容器402的另一個電極電連接的導電層141。另外，還設置與電晶體115的源極和汲極中的一個電連接的導電層142。另外，電連接有與電晶體116的源極和汲極中的一個電連接的導電層143。另外，在絕緣層218上設置絕緣層219。導電層141、142、143具有埋設於絕緣層219的區域。另外，絕緣層219及導電層141、142、143的表面以各高度一致的方式被平坦化。
在層202設置與層203所包括的佈線352電連接的導電層137。另外，還設置與層202所包括的電晶體276的源極和汲極中的一個電連接的導電層138。另外，還設置與電晶體276的閘極電連接的導電層139。導電層137、138、139具有埋設於絕緣層229的區域。另外，絕緣層229及導電層137、138、139的表面以各高度一致的方式被平坦化。
在此，導電層137、138、139、141、142、143是與上述導電層131、132相同的貼合層。另外，絕緣層219是與上述絕緣層229、231相同的貼合層。
因此，藉由貼合導電層137與導電層141，可以使讀出電路311與像素電路331電連接。另外，藉由貼合導電層138與導電層142，可以使列驅動器313與記憶體電路321電連接。另外，藉由貼合導電層139與導電層143，可以使行驅動器312與記憶體電路321電連接。
注意，在本實施方式中說明在層201設置像素電路的讀出電路及記憶體電路的驅動電路且在層202中設置記憶體電路的結構，但不侷限於此。例如，也可以在層201、層202中設置像素電路的驅動電路、神經網路、通訊電路、CPU等。
可以使用OS電晶體及Si電晶體實現常關閉CPU (也稱為“Noff-CPU”)。Noff-CPU是指包括即使閘極電壓為0V也處於非導通狀態(也稱為關閉狀態)的常關閉型電晶體的積體電路。
在Noff-CPU中，可以停止向Noff-CPU中的不需要工作的電路的供電，使該電路處於待機狀態。在供電停止而處於待機狀態的電路中，沒有電力消耗。因此，Noff-CPU可以將用電量抑制到最小限度。另外，即使供電停止，Noff-CPU也可以長時間保持設定條件等工作所需要的資訊。當從待機狀態恢復時，只要再次開始向該電路的供電即可，而不需要設定條件等的再次寫入。就是說，可以高速從待機狀態恢復。如此，Noff-CPU可以降低功耗，而無需大幅度降低工作速度。
＜疊層結構4＞ 圖21是包括層201及層204且在層201和層204間具有接合平面的疊層體的剖面圖的一個例子。圖21對應於圖4所示的疊層體。在圖21中，例示出如下結構：層201中設置有Si電晶體的電晶體115、276、403、電容器277及電容器402，層204中設置有Si電晶體的電晶體103、104、105、106及光電轉換器件240。適當地省略與上述疊層結構的組件相同的組件的說明。
在此，層201所包括的電容器402及電晶體403是讀出電路311的CDS電路所包括的組件。電容器277及電晶體276是記憶單元321e所包括的組件。電容器277是鐵電電容器。另外，層204所包括的電晶體103、104、105、106是像素電路331所包括的組件。
層201中設置有與電容器402的另一個電極電連接的導電層145。另外，設置有與電容器277的另一個電極電連接的導電層146。另外，層201包括絕緣層261，導電層145、146具有埋入於絕緣層261的區域。絕緣層261及導電層145、146的表面以各高度一致的方式被平坦化。
層204中設置有與電晶體106的源極和汲極中的另一個電連接的導電層148。另外，設置有與佈線129電連接的導電層147。另外，層204包括絕緣層262，導電層147、148具有埋入於絕緣層262的區域。絕緣層262及導電層147、148的表面以各高度一致的方式被平坦化。
在此，導電層145、146、147、148是與上述導電層131、132相同的貼合層。另外，絕緣層261及262是與上述絕緣層229、231相同的貼合層。另外，佈線129相當於圖13B及圖13C所示的佈線PL。
因此，藉由貼合導電層145和導電層148，可以電連接讀出電路311和像素電路331。另外，藉由貼合導電層146和導電層147，可以電連接電容器277的另一個電極和佈線129。此外，佈線129也可以設置在層201中。
本實施方式可以與其他實施方式的記載適當地組合而實施。
實施方式2 在本實施方式中，說明收納影像感測器晶片的封裝及相機模組的一個例子。作為該影像感測器晶片可以使用本發明的一個實施方式的攝像裝置的結構。
圖23A是收納影像感測器晶片的封裝的外觀立體圖。該封裝是CSP(晶片尺寸封裝)，並包括影像感測器的裸晶片850、玻璃蓋板840及黏合它們的黏合劑830等。
設置在像素陣列855的外側的電極焊盤825藉由貫通電極820與背面電極815電連接。電極焊盤825藉由佈線或導線與構成影像感測器的電路電連接。裸晶片850也可以是與具有各種功能的電路層疊而成的疊層晶片。
圖23A例示出具有使用焊球對裏面電極815形成凸塊810的結構的BGA(球柵陣列)。注意，不侷限於BGA，也可以使用LGA(地柵陣列)或PGA(針柵陣列)等。或者，也可以使用將裸晶片850安裝到QFN(四側無引腳扁平封裝)、QFP(四面扁平封裝)而成的封裝。
另外，圖23B是組合影像感測器晶片和透鏡而成的相機模組的頂面一側外觀立體圖。該相機模組在圖23A的結構上包括透鏡蓋860及多個透鏡870等。另外，根據需要，在透鏡870和玻璃蓋板840之間設置吸收特定波長的光的光學濾波片880。例如，在是以可見光的攝像為主的影像感測器的情況下，作為光學濾波片880可以使用紅外截止濾波片等。
藉由將影像感測器晶片收納於上述方式的封裝中，可以容易安裝於印刷電路板等，將影像感測器晶片安裝在各種半導體裝置及電子裝置中。
本實施方式可以與其他實施方式的記載適當地組合。
實施方式3 作為可以使用根據本發明的一個實施方式的攝像裝置的電子裝置，可以舉出顯示裝置、個人電腦、具備儲存媒體的影像記憶體裝置或影像再現裝置、行動電話機、包括可攜式的遊戲機、可攜式資料終端、電子書閱讀器、拍攝裝置諸如視頻攝影機或數碼靜態相機等、護目鏡型顯示器(頭戴式顯示器)、導航系統、音頻再生裝置(汽車音響系統、數位聲訊播放機等)、影印機、傳真機、印表機、多功能印表機、自動櫃員機(ATM)以及自動販賣機等。圖24A至圖24F示出這些電子裝置的具體例子。
圖24A是行動電話機的一個例子，該行動電話機包括外殼981、顯示部982、操作按鈕983、外部連接介面984、揚聲器985、麥克風986、攝像頭987等。該行動電話機在顯示部982具有觸控感測器。藉由用手指或觸控筆等觸摸顯示部982可以進行打電話或輸入文字等各種操作。此外，也可以將本發明的一個實施方式的攝像裝置用於該行動電話機。
圖24B是可攜式資料終端，該可攜式資料終端包括外殼911、顯示部912、揚聲器913、攝像頭919等。藉由顯示部912所具有的觸控面板功能可以輸入且輸出資訊。此外，可以從由攝像頭919獲取的影像中識別出文字等，並可以使用揚聲器913以語音輸出該文字。可以將本發明的一個實施方式的攝像裝置用於該可攜式資料終端。
圖24C是監控攝影機，該監控攝影機包括支架951、攝像單元952及保護罩953等。在攝像單元952中設置旋轉機構等，藉由設置在天花板可以拍攝周圍。可以將本發明的一個實施方式的攝像裝置用於在該照相單元中用來獲取影像的組件。注意，“監控攝影機”是一般名稱，不侷限於其用途。例如，具有作為監控攝影機的功能的設備被稱為攝影機或視頻攝影機。
圖24D是行車記錄儀，該行車記錄儀包括框架941、攝像頭942、操作按鈕943以及安裝件944等。藉由利用安裝件944將行車記錄儀設置在汽車的前擋風玻璃等上，可以對開車時的前方景色進行錄影。注意，未圖示的背面設置有顯示錄影影像的顯示面板。可以將本發明的一個實施方式的攝像裝置用於攝像頭942。
圖24E是數位相機，該數位相機包括外殼961、快門按鈕962、麥克風963、發光部967以及透鏡965等。可以將本發明的一個實施方式的攝像裝置用於該數位相機。
圖24F是手錶型資訊終端，該手錶型資訊終端包括顯示部932、外殼兼腕帶933以及攝像頭939等。顯示部932也可以包括用來進行資訊終端的操作的觸控面板。顯示部932及外殼兼腕帶933具有撓性，並且適合佩戴於身體。可以將本發明的一個實施方式的攝像裝置用於該資訊終端。
圖25A是移動體的一個例子的無人機，該無人機包括框架921、機臂922、轉子923、螺旋槳924、攝像頭925及電池926等，並具有自主飛行功能、懸停在空中的功能等。可以將本發明的一個實施方式的攝像裝置用於攝像頭925。
圖25B是示出移動體的一個例子的汽車的外觀圖。汽車890包括多個攝像頭891等，可以取得汽車890的前後左右以及上方的資訊。本發明的一個實施方式的攝像裝置可以用於攝像頭891。另外，汽車890包括紅外線雷達、毫米波雷達、雷射雷達等各種感測器(未圖示)等。汽車890分析攝像頭891所取得的多個攝像方向892的影像，判斷護欄或行人的有無等周圍的交通狀況，而可以進行自動駕駛。另外，可以將本發明的一個實施方式的攝像裝置及其工作方法用於進行導航、危險預測等的系統。
在本發明的一個實施方式的攝像裝置中，藉由對所得到的影像資料進行神經網路等的運算處理，例如可以進行影像的高解析度化、影像雜訊的減少、人臉識別(安全目的等)、物體識別(自動駕駛的目的等)、影像壓縮、影像校正(寬動態範圍化)、無透鏡影像感測器的影像恢復、位置對準、文字識別、反射眩光的降低等處理。
注意，上面，汽車可以為包括內燃機的汽車、電動車、氫能車等中的任意個。另外，移動體不侷限於汽車。例如，作為移動體，也可以舉出電車、單軌鐵路、船舶、飛行物(直升機、無人駕駛飛機、飛機、火箭)等，可以對這些移動體使用本發明的一個實施方式的電腦，以提供利用人工智慧的系統。
本實施方式可以與其他實施方式的記載適當地組合。
71:曲線 72:曲線 102:電晶體 103:電晶體 104:電晶體 105:電晶體 106:電晶體 108:電容器 115:電晶體 116:電晶體 121:佈線 122:佈線 123:佈線 126:佈線 127:佈線 128:佈線 129:佈線 131:導電層 132:導電層 133:導電層 134:導電層 135:導電層 136:導電層 137:導電層 138:導電層 139:導電層 141:導電層 142:導電層 143:導電層 145:導電層 146:導電層 147:導電層 148:導電層 201:層 202:層 203:層 204:層 205:層 210:區域 211:矽基板 212:絕緣層 213:絕緣層 214:絕緣層 215:絕緣層 216:絕緣層 217:絕緣層 218:絕緣層 219:絕緣層 220:區域 221:絕緣層 222:絕緣層 223:絕緣層 224:絕緣層 225:絕緣層 226:鐵電層 227:絕緣層 228:絕緣層 229:絕緣層 230:區域 231:絕緣層 232:絕緣層 233:絕緣層 234:絕緣層 235:絕緣層 236:絕緣層 237:絕緣層 240:光電轉換器件 241:絕緣層 242:絕緣層 243:p型區域 244:n型區域 245:絕緣層 246:絕緣層 249:絕緣層 250:光學轉換層 250B:濾色片 250G:濾色片 250IR:紅外濾光片 250R:濾色片 250UV:紫外濾光片 251:遮光層 255:微透鏡陣列 261:絕緣層 262:絕緣層 271:電晶體 272:電晶體 273:電晶體 274:電容器 275:電容器 276:電晶體 277:電容器 311:電路 312:行驅動器 313:列驅動器 314:電路 321:記憶體電路 321a:記憶單元 321b:記憶單元 321c:記憶單元 321d:記憶單元 321e:記憶單元 331:像素電路 332:驅動電路 351:佈線 352:佈線 353:佈線 354:佈線 355:佈線 400:CDS電路 401:電阻器 402:電容器 403:電晶體 404:電晶體 405:電容器 410:A/D轉換器 535:背閘極 545:半導體層 546:絕緣層 610:區域 620:區域 630:區域 701:閘極電極 702:閘極絕緣膜 703:源極區域 704:汲極區域 705:源極電極 706:汲極電極 707:氧化物半導體層 810:凸塊 815:背面電極 820:貫通電極 825:電極焊盤 830:黏合劑 840:玻璃蓋板 850:裸晶片 855:像素陣列 860:透鏡蓋 870:透鏡 880:光學濾波片 890:汽車 891:攝像頭 892:攝像方向 911:外殼 912:顯示部 913:揚聲器 919:攝像頭 921:框架 922:機臂 923:轉子 924:螺旋槳 925:攝像頭 926:電池 932:顯示部 933:外殼兼腕帶 939:攝像頭 941:框架 942:攝像頭 943:操作按鈕 944:件 951:支架 952:攝像單元 953:保護罩 961:外殼 962:快門按鈕 963:麥克風 965:透鏡 967:發光部 981:外殼 982:顯示部 983:操作按鈕 984:外部連接介面 985:揚聲器 986:麥克風 987:攝像頭
[圖1]是說明攝像裝置的剖面立體圖。 [圖2A]至[圖2C]是說明疊層體的製造方法的圖。 [圖3A]、[圖3B]是說明攝像裝置的方塊圖。 [圖4]是說明攝像裝置的剖面立體圖。 [圖5A]至[圖5C]是說明疊層體的製造方法的圖。 [圖6A]、[圖6B]是說明攝像裝置的方塊圖。 [圖7A]、[圖7B]是說明像素電路的電路圖。 [圖8A]是說明滾動快門方式的工作的圖，[圖8B]是說明全局快門方式的工作的圖。 [圖9A]、[圖9B]是說明像素電路的工作的時序圖。 [圖10A]、[圖10B]是說明像素電路的圖。 [圖11]是說明讀出電路的電路圖及方塊圖。 [圖12A]是說明記憶體電路的圖，[圖12B]至[圖12D]是說明記憶單元的圖。 [圖13A]是說明記憶體電路的圖，[圖13B]及[圖13C]是說明記憶單元的圖。 [圖14A]是說明鐵電層的磁滯特性的圖，[圖14B]是說明記憶單元的工作的時序圖。 [圖15]是說明像素的剖面圖。 [圖16A]至[圖16C]是說明Si電晶體的圖。 [圖17A]至[圖17D]是說明OS電晶體的圖。 [圖18]是說明像素的剖面圖。 [圖19]是說明像素的剖面圖。 [圖20]是說明像素的剖面圖。 [圖21]是說明像素的剖面圖。 [圖22A]至[圖22C]是說明像素的立體圖(剖面圖)。 [圖23A]是說明收納攝像裝置的封裝的圖，[圖23B]是說明收納攝像裝置的模組的圖。 [圖24A]至[圖24F]是說明電子裝置的圖。 [圖25A]、[圖25B]是說明移動體的圖。
201:層
202:層
203:層
204:層
205:層
210:區域
220:區域
230:區域
240:光電轉換器件
250:光學轉換層
255:微透鏡陣列

Claims (7)

  1. 一種攝像裝置，包括： 光電轉換器件、像素電路、記憶體電路、讀出電路、第一絕緣層、第二絕緣層、第一導電層及第二導電層， 其中，該光電轉換器件與該像素電路電連接， 該記憶體電路與該讀出電路電連接， 該第一絕緣層設置在該記憶體電路上， 該第一導電層具有埋入該第一絕緣層中的區域， 該第一導電層與該像素電路電連接， 該第二絕緣層設置在該像素電路上， 該第二導電層具有埋入該第二絕緣層中的區域， 該第二導電層與該讀出電路電連接， 該第一導電層和該第二導電層直接接合， 該第一絕緣層和該第二絕緣層直接接合， 該記憶體電路包括相當於該讀出電路所輸出的位元數之數的記憶單元， 並且，該記憶單元包括包含鐵電層的電容器。
  2. 如請求項1之攝像裝置， 其中該像素電路及該記憶體電路包括在通道形成區域中包含金屬氧化物的電晶體， 該讀出電路包括在通道形成區域中包含矽的電晶體， 並且該光電轉換器件是在光電轉換層中包含矽的光電二極體。
  3. 如請求項2之攝像裝置， 其中該金屬氧化物包含In、Zn、M， 並且M是Al、Ti、Ga、Ge、Sn、Y、Zr、La、Ce、Nd和Hf中的一個或多個。
  4. 如請求項1之攝像裝置， 其中該像素電路、該記憶體電路及該讀出電路包括在通道形成區域中包含矽的電晶體， 並且該光電轉換器件是在光電轉換層中包含矽的光電二極體。
  5. 如請求項1至4中任一項之攝像裝置， 其中該第一導電層及該第二導電層使用同一金屬材料構成， 並且該第一絕緣層及該第二絕緣層使用同一絕緣材料構成。
  6. 如請求項1至5中任一項之攝像裝置， 其中該鐵電層為包含Hf及Zr的金屬氧化物。
  7. 一種包括請求項1至6中任一項之攝像裝置以及顯示裝置的電子裝置。
TW110134194A 2020-09-25 2021-09-14 攝像裝置及電子裝置 TW202220227A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-160663 2020-09-25
JP2020160663 2020-09-25

Publications (1)

Publication Number Publication Date
TW202220227A true TW202220227A (zh) 2022-05-16

Family

ID=80846289

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110134194A TW202220227A (zh) 2020-09-25 2021-09-14 攝像裝置及電子裝置

Country Status (6)

Country Link
US (1) US20230396899A1 (zh)
JP (1) JPWO2022064317A1 (zh)
KR (1) KR20230074476A (zh)
CN (1) CN116075943A (zh)
TW (1) TW202220227A (zh)
WO (1) WO2022064317A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI429066B (zh) * 2005-06-02 2014-03-01 Sony Corp Semiconductor image sensor module and manufacturing method thereof
KR101707159B1 (ko) 2009-11-06 2017-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI595637B (zh) * 2012-09-28 2017-08-11 Sony Corp 半導體裝置及電子機器
JP6758124B2 (ja) * 2016-08-29 2020-09-23 富士通セミコンダクターメモリソリューション株式会社 ３次元積層チェーン型メモリ装置の製造方法
JP2018117102A (ja) * 2017-01-20 2018-07-26 ソニーセミコンダクタソリューションズ株式会社 半導体装置
JP2020123612A (ja) * 2019-01-29 2020-08-13 株式会社半導体エネルギー研究所 半導体装置の製造方法、半導体装置の製造装置

Also Published As

Publication number Publication date
US20230396899A1 (en) 2023-12-07
WO2022064317A1 (ja) 2022-03-31
CN116075943A (zh) 2023-05-05
JPWO2022064317A1 (zh) 2022-03-31
KR20230074476A (ko) 2023-05-30

Similar Documents

Publication Publication Date Title
US20220321794A1 (en) Imaging device and electronic device
US11302736B2 (en) Imaging device and electronic device
WO2021191719A1 (ja) 撮像装置および電子機器
WO2022064317A1 (ja) 撮像装置および電子機器
KR20220093138A (ko) 촬상 장치, 그 동작 방법, 및 전자 기기
KR20220051350A (ko) 촬상 장치 및 전자 기기
WO2022263967A1 (ja) 撮像装置および電子機器
JP2021100025A (ja) 撮像装置、撮像装置の駆動方法
WO2022064307A1 (ja) 撮像装置および電子機器
WO2021001719A1 (ja) 撮像装置および電子機器
WO2021048676A1 (ja) 撮像装置および電子機器
WO2022018561A1 (ja) 撮像装置および電子機器
WO2021209868A1 (ja) 撮像装置および電子機器
WO2021214616A1 (ja) 撮像装置
US20230054986A1 (en) Imaging device and electronic device
US11956570B2 (en) Imaging system and electronic device
US20230090488A1 (en) Imaging device, electronic device, and moving object