TW202118281A - 攝像裝置及電子裝置 - Google Patents

攝像裝置及電子裝置 Download PDF

Info

Publication number
TW202118281A
TW202118281A TW109129478A TW109129478A TW202118281A TW 202118281 A TW202118281 A TW 202118281A TW 109129478 A TW109129478 A TW 109129478A TW 109129478 A TW109129478 A TW 109129478A TW 202118281 A TW202118281 A TW 202118281A
Authority
TW
Taiwan
Prior art keywords
transistor
layer
electrically connected
source
circuit
Prior art date
Application number
TW109129478A
Other languages
English (en)
Inventor
米田誠一
根雄介
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202118281A publication Critical patent/TW202118281A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Abstract

提供一種以全局快門方式進行工作的攝像裝置。該攝像裝置在像素中包括兩個記憶體電路，保持輸出到CDS電路的資料。因此，可以得到雜訊減少的影像資料。另外，上述兩個記憶體電路設置有在通道形成區域中包括金屬氧化物的電晶體。OS電晶體的關態電流極小，所以可以抑制電荷從存儲節點流出。因此，可以抑制讀出期間的影像資料的劣化，從而可以得到高品質的影像資料。

Description

攝像裝置及電子裝置
本發明的一個實施方式係關於一種攝像裝置。
注意，本發明的一個實施方式不侷限於上述技術領域。本說明書等所公開的發明的一個實施方式的技術領域係關於一種物體、方法或製造方法。另外，本發明的一個實施方式係關於一種製程(process)、機器(machine)、產品(manufacture)或者組合物(composition of matter)。由此，更明確而言，作為本說明書所公開的本發明的一個實施方式的技術領域的一個例子可以舉出半導體裝置、顯示裝置、液晶顯示裝置、發光裝置、照明設備、蓄電裝置、記憶體裝置、攝像裝置、這些裝置的驅動方法或者這些裝置的製造方法。
注意，在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。電晶體和半導體電路為半導體裝置的一個實施方式。另外，記憶體裝置、顯示裝置、攝像裝置、電子裝置有時包含半導體裝置。
使用形成在基板上的氧化物半導體薄膜構成電晶體的技術受到關注。例如，專利文獻1公開了將包括氧化物半導體的關態電流非常低的電晶體用於像素電路的結構的攝像裝置。
[專利文獻1]日本專利申請公開第2011-119711號公報
作為CMOS影像感測器的攝像方式已知滾動快門方式及全局快門方式。滾動快門方式是曝光工作之後立刻進行讀出工作的方式，可以用簡單的像素電路工作且容易用於像素數較多的高解析度像素陣列。但是，曝光的時序按每一個線不同，所以沒有攝像的同時性而有時在拍攝動態時拍攝物件變形。
另一方面，全局快門方式在整個像素同時進行曝光，然後按每一個線依次進行讀出。該方式具有攝像的同時性，所以拍攝物件不變形。因此，作為CMOS影像感測器較佳為使用適於拍攝品質高的動態影像的全局快門方式。然而，為了採用全局快門方式進行工作，到結束從整個像素讀出攝像資料為止需要使像素電路保持影像資料。由此，有像素電路的結構複雜的問題。
另外，CMOS影像感測器具有各種雜訊發生源，其一部分雜訊在相關雙取樣電路(CDS電路)去除，但有不容易用於使像素繼續保持攝像資料的全局快門方式的問題。
因此，本發明的一個實施方式的目的之一是提供一種適合於全局快門方式的工作的攝像裝置。另外，本發明的一個實施方式的目的之一是提供一種像素中的保持攝像資料的功能高的攝像裝置。另外，本發明的一個實施方式的目的之一是提供一種以全局快門方式進行拍攝而在CDS電路去除雜訊的攝像裝置。另外，本發明的一個實施方式的目的之一是提供一種可靠性高的攝像裝置。另外，本發明的一個實施方式的目的之一是提供一種新穎的攝像裝置等。另外，本發明的一個實施方式的目的之一是提供一種上述攝像裝置的驅動方法。另外，本發明的一個實施方式的目的之一是提供一種新穎的半導體裝置等。
注意，上述目的的記載不妨礙其他目的的存在。並且，本發明的一個實施方式不需要實現所有上述目的。上述目的以外的目的可以顯而易見地從說明書、圖式、申請專利範圍等的描述中看出，並且可以從該描述中抽取上述目的以外的目的。
本發明的一個實施方式係關於一種以全局快門方式進行工作的攝像裝置。
本發明的一個實施方式是一種攝像裝置，包括光電轉換器件、第一源極隨耦電路、第二源極隨耦電路、第一記憶體電路、第二記憶體電路及相關雙取樣電路，光電轉換器件與第一源極隨耦電路電連接，第一源極隨耦電路與第一記憶體電路電連接，第一記憶體電路與第二記憶體電路電連接，第二記憶體電路與第二源極隨耦電路電連接，第二源極隨耦電路與相關雙取樣電路電連接，第一記憶體電路及第二記憶體電路都在通道形成區域中包括具有金屬氧化物的電晶體。
本發明的另一個實施方式是一種攝像裝置，包括光電轉換器件、第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體、第六電晶體、第七電晶體、第八電晶體、第一電容器及第二電容器，光電轉換器件的一方電極與第一電晶體的源極和汲極中的一方電連接，第一電晶體的源極和汲極中的另一方與第二電晶體的源極和汲極中的一方及第三電晶體的閘極電連接，第三電晶體的源極和汲極中的一方與第四電晶體的源極和汲極中的一方及第五電晶體的源極和汲極中的一方電連接，第五電晶體的源極和汲極中的另一方與第一電容器的一方電極及第六電晶體的源極和汲極中的一方電連接，第六電晶體的源極和汲極中的另一方與第二電容器的一方電極及第七電晶體的閘極電連接，第七電晶體的源極和汲極中的一方與第八電晶體的源極和汲極中的一方電連接，第五電晶體及第六電晶體在通道形成區域中包括金屬氧化物。
第一電容器及第二電容器的電容值可以為相同。
第八電晶體的源極和汲極中的另一方可以與相關雙取樣電路電連接。
金屬氧化物可以包含In、Zn、M(M為Al、Ti、Ga、Ge、Sn、Y、Zr、La、Ce、Nd和Hf中的一個或多個)。
藉由使用本發明的一個實施方式，可以提供一種適於全局快門方式的工作的攝像裝置。另外，藉由使用本發明的一個實施方式，可以提供一種像素中的保持攝像資料的功能高的攝像裝置。另外，藉由使用本發明的一個實施方式，可以提供一種以全局快門方式進行拍攝而在CDS電路去除雜訊的攝像裝置。另外，藉由使用本發明的一個實施方式，可以提供一種可靠性高的攝像裝置。另外，藉由使用本發明的一個實施方式，可以提供一種新穎的攝像裝置等。另外，藉由使用本發明的一個實施方式，可以提供一種上述攝像裝置的驅動方法。另外，藉由使用本發明的一個實施方式，可以提供一種新穎的半導體裝置等。
參照圖式對實施方式進行詳細說明。注意，本發明不侷限於下面說明，所屬技術領域的通常知識者可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。另外，在下面所說明的發明的結構中，在不同的圖式中共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。另外，有時在不同的圖式中適當地省略或改變相同組件的陰影。
另外，即使在電路圖上為一個要素，如果在功能上沒有問題，該要素也可以使用多個要素構成。例如，有時被用作開關的多個電晶體可以串聯或並聯連接。此外，有時對電容器進行分割並將其配置在多個位置上。
此外，有時一個導電體具有佈線、電極及端子等多個功能，在本說明書中，有時對同一要素使用多個名稱。另外，即使在電路圖上示出要素之間直接連接的情況，有時實際上該要素之間透過一個或多個導電體連接，本說明書中這種結構也包括在直接連接的範疇內。
實施方式1 在本實施方式中，參照圖式說明本發明的一個實施方式的攝像裝置。
本發明的一個實施方式是一種以全局快門方式進行工作的攝像裝置。該攝像裝置包括兩個記憶體電路，使一個記憶體電路保持重設時的資料且使另一個記憶體電路保持影像資料，在不同時序將該兩個資料透過源極隨耦電路輸出到CDS電路(相關雙取樣電路)。因此，可以取得具有攝像的同時性且雜訊得到減少的影像資料。
另外，上述兩個記憶體電路設置有在通道形成區域中包括金屬氧化物的電晶體(以下，稱為OS電晶體)。OS電晶體的關態電流極小，所以可以抑制電荷從存儲節點流出。因此，可以抑制讀出期間的影像資料的劣化，從而可以得到高品質的影像資料。
＜像素電路＞ 圖1是本發明的一個實施方式的攝像裝置所包括的像素電路的電路圖。像素電路10包括光電轉換器件101、電晶體102、電晶體103、電晶體104、電晶體105、電晶體106、電晶體107、電晶體108、電晶體109、電容器111及電容器112。
光電轉換器件101的一方電極與電晶體102的源極和汲極中的一方電連接。電晶體102的源極和汲極中的另一方與電晶體103的源極和汲極中的一方及電晶體104的閘極電連接。電晶體104的源極和汲極中的一方與電晶體105的源極和汲極中的一方及電晶體106的源極和汲極中的一方電連接。電晶體106的源極和汲極中的另一方與第一電容器的一方電極及電晶體107的源極和汲極中的一方電連接。電晶體107的源極和汲極中的另一方與第二電容器的一方電極及電晶體108的閘極電連接。電晶體108的源極和汲極中的一方與電晶體109的源極和汲極中的一方電連接。
在此，將電晶體102的源極和汲極中的另一方、電晶體103的源極和汲極中的一方及電晶體104的閘極連接的點(佈線)記為節點FD。節點FD可以被用作電荷積累部。另外，將電晶體106的源極和汲極中的另一方、電容器111的一方電極及電晶體107的源極和汲極中的一方連接的點(佈線)記為節點M1。另外，將電晶體107的源極和汲極中的另一方、電容器112的一方電極及電晶體108的閘極連接的點(佈線)記為節點M2。節點M1及節點M2可以被用作存儲節點。
光電轉換器件101的另一方電極與佈線121電連接。電晶體103的源極和汲極中的另一方與佈線122電連接。電晶體104的源極和汲極中的另一方與佈線123電連接。電晶體105的源極和汲極中的另一方與佈線124電連接。電晶體108的源極和汲極中的另一方與佈線125電連接。電晶體109的源極和汲極中的另一方與佈線129電連接。電容器111的另一方電極與佈線126電連接。電容器112的另一方電極與佈線127電連接。
電晶體102的閘極與佈線231電連接。電晶體103的閘極與佈線232電連接。電晶體105的閘極與佈線233電連接。電晶體106的閘極與佈線234電連接。電晶體107的閘極與佈線235電連接。電晶體109的閘極與佈線236電連接。
佈線121至127可以被用作電源線。例如，佈線121、124、126、127可以被用作低電位電源線，佈線122、123、125可以被用作高電位電源線。在圖1所示的結構中，光電轉換器件101的陽極側與電晶體102電連接，所以電源線具有上述的結構，但是如圖4A所示，也可以採用光電轉換器件101的陰極側與電晶體102電連接的結構。此時，佈線122、124、126、127被用作低電位電源線且佈線121、123、125被用作高電位電源線即可。
佈線231至236可以被用作控制各電晶體的導通的信號線。佈線129可以被用作輸出線，與後述的相關雙取樣電路(CDS電路)電連接。
電晶體102具有控制節點FD的電位的功能。電晶體103具有使節點FD的電位重設的功能。電晶體104、105被用作源極隨耦電路。電晶體106及電容器111被用作記憶體電路(MEM1)。另外，電晶體107及電容器112被用作記憶體電路(MEM2)。電晶體108被用作源極隨耦電路。電晶體109具有選擇輸出影像資料的像素的功能。
作為像素電路10所包括的電晶體，較佳為使用OS電晶體。OS電晶體具有關態電流極低的特性。尤其是，作為記憶體電路所包括的電晶體106、107使用關態電流較低的電晶體。藉由作為記憶體電路使用OS電晶體，可以使節點M1及節點M2能夠保持電荷的期間非常長，由此可以不使影像劣化而進行讀出。
另外，藉由作為電晶體102、103也使用OS電晶體，可以抑制電荷從節點FD流出，由此可以抑制所得到的影像資料劣化。
另外，作為電晶體102至109也可以使用在通道形成區域中包含矽的電晶體(以下，稱為Si電晶體)。作為Si電晶體，可以舉出包含非晶矽的電晶體、包含結晶性的矽(微晶矽、低溫多晶矽、單晶矽)的電晶體等。像素電路10的驅動電路也可以由Si電晶體形成。
在本發明的一個實施方式中，將影像資料儲存在記憶體電路(MEM1)而將重設時的資料儲存在記憶體電路(MEM2)。由於在全局快門方式中在整個像素一次性地進行曝光而按每一個線依次進行讀出，所以有時藉由電荷洩漏在最後讀出線中影像被劣化。在本發明的一個實施方式中，藉由將上述資料儲存在使用OS電晶體的保持特性良好的記憶體電路，即使到讀出的時間長也可以抑制劣化。
例如，在OS電晶體的洩漏電流為1zA、Si電晶體的洩漏電流為30fA、電容器111、112的電容為19fF時，在圖框頻率為30Hz且電晶體106、107是Si電晶體的情況下，節點M1、M2的電位下降量估計為52.6mV，但是在電晶體106、107是OS電晶體的情況下，節點M1、M2的電位下降量估計為1.75nV。
影像資料及重設時的資料都包括伴隨重設電晶體(電晶體103)的開啟/關閉的雜訊成分，藉由取得影像資料與重設時的資料之差，可以減去該雜訊成分。上述工作可以藉由在不同時序將儲存於記憶體電路(MEM1)的影像資料及儲存於記憶體電路(MEM2)的重設時的資料讀出到CDS電路來進行。在後面說明工作的詳細內容。
＜攝像裝置＞ 圖2A是說明本發明的一個實施方式的攝像裝置的方塊圖。該攝像裝置包括具有以矩陣狀配置的像素電路10的像素陣列21、具有選擇像素陣列21的行的功能的電路22(行驅動器)、具有從像素電路10讀出資料的功能的電路23以及供應電源電位的電路28。
電路23可以包括用來對像素電路10的輸出資料進行相關雙取樣處理的電路24(CDS電路)、具有將從電路24輸出的類比資料轉換為數位資料的功能的電路25(A/D轉換電路等)以及具有選擇輸出資料的列的功能的電路26(列驅動器)等。
圖2B是電路24的電路圖的一個例子。電路24包括電容器202、電晶體203、電晶體204、電晶體205、電晶體206以及作為電壓轉換電路的電晶體207。
電容器202的一方電極與電晶體203的源極和汲極中的一方電連接。電晶體203的源極和汲極中的一方與電晶體204的閘極電連接。電晶體204的源極和汲極中的一方與電晶體205的源極和汲極中的一方電連接。電晶體205的源極和汲極中的一方與電晶體206的源極和汲極中的一方電連接。電晶體207的源極和汲極中的一方與電容器202的另一方電極電連接。
電容器202的另一方電極與佈線129電連接。電晶體203的源極和汲極中的另一方與佈線218電連接。電晶體204的源極和汲極中的另一方與佈線219電連接。電晶體205的源極和汲極中的另一方與GND佈線等基準電源線電連接。電晶體206的源極和汲極中的另一方與佈線212電連接。電晶體207的源極和汲極中的另一方與GND佈線等基準電源線電連接。電晶體203的閘極與佈線216電連接。電晶體205的閘極與佈線215電連接。電晶體206的閘極與佈線213電連接。
佈線218、219可以被用作電源線。例如，佈線218可以被用作供應讀出用的專用電位的佈線。佈線219可以被用作高電位電源線。佈線213、215、216可以被用作控制各電晶體的導通的信號線。佈線212是輸出線，例如可以與電路25電連接。
電晶體203可以具有使佈線211的電位重設到佈線218的電位的功能。電晶體204、205可以被用作源極隨耦電路。電晶體206可以具有控制讀出的功能。注意，作為電路24可以使用具有其他結構的CDS電路。另外，佈線211是使電容器202的一方電極、電晶體203的源極和汲極中的一方及電晶體204的閘極電連接的佈線。
＜像素電路的工作＞
接著，使用圖3的時序圖說明圖1所示的像素電路10及電路24的工作的一個例子。在本說明書中的時序圖的說明中，以“H”表示高電位且以“L”表示低電位。另外，對佈線121、124、126、127一直供應“L”且對佈線122、123、125一直供應“H”。另外，對電晶體207的閘極供應適當的類比電位。
在時刻T1之前使佈線232的電位處於“H”而使電晶體103導通，使節點FD的電位成為重設電位“VRES (N1)”。N1是起因於重設電位所包括的電晶體103的工作的雜訊成分。
在時刻T1，使佈線234的電位處於“H”且使佈線235的電位處於“H”，在時刻T2，使佈線232的電位處於“L”且使節點FD的電位保持為重設電位“VRES (N1)”。
在時刻T3，對佈線233供應適當的電位，由此電晶體105導通而在節點M1及節點M2中出現相對於源極隨耦(電晶體104)的輸入(重設電位”VRES (N1)”)的輸出“V(N1)”。
在時刻T4，使佈線235的電位處於“L”，由此電晶體107非導通而“V(N1)”儲存在節點M2。
在時刻T5，使佈線231的電位處於“H”，由此電晶體102導通而根據光電轉換器件101的工作節點FD的電位從“VRES (N1)”變化為“VRES (N1)+S”。在此，S是相當於影像資料的電位。
在時刻T6，使佈線231的電位處於“L”，由此電晶體102非導通而節點FD的電位確定。另外，藉由源極隨耦工作，在節點M1中出現“V(N1+S)”。
在時刻T7，使佈線234的電位處於“L”，由此電晶體106非導通而“V(N1+S)”儲存在節點M1中。
在時刻T8，使佈線232的電位處於“H”且使佈線233的電位處於“L”，由此電晶體103導通而節點FD的電位被重設。另外，電晶體105非導通而源極隨耦工作結束。
在時刻T9，使佈線236的電位處於“H”，由此電晶體109導通而藉由電晶體108的源極隨耦工作節點M2的電位讀出到佈線129。
另外，在時刻T9，使佈線216(參照圖2B)處於“H”，由此佈線211重設到佈線218的電位“Vr”。換言之，在節點M2的電位讀出到佈線129時，電容器202的一方電極被初始化為電位“Vr”。
在時刻T10，使佈線235的電位處於“H”，由此電晶體107導通而保持在節點M1的電荷和保持在節點M2的電荷再次被分配。在此，在電容器111和電容器112的電容相同時，節點M1及節點M2的電位都為“(V(N1+S)+ V(N1))/2”=“V(N1)+V(S)/2”。
在時刻T10，使佈線216的電位處於“L”，藉由伴隨著節點M2的電位變化的源極隨耦工作，電容器202的另一方電極的電位變化而其變化量Y由電容耦合追加到佈線211的電位“Vr”。因此，佈線211的電位成為“Vr+Y”。
在此，Y相當於“V(N1)”-“V(N1)+V(S)/2”=“-V(S)/2”，可知可以去除具有N1的項。就是說，可知藉由上述工作可以去除雜訊成分。
在時刻T11使佈線235的電位處於“L”。另外，在使佈線213、215(參照圖2B)的電位處於“H”時，電晶體205、206導通而可以將去除雜訊成分的影像資料輸出到外部。
在時刻T12，使佈線236的電位處於“L”、使佈線213的電位處於“L”且使佈線215的電位處於“L”，結束讀出工作。
如圖4B所示，本發明的一個實施方式可以採用在電晶體中設置背閘極的結構。圖4B示出背閘極與前閘極電連接的結構，該結構具有提高通態電流的效果。或者，也可以採用背閘極與能夠供應恆電位的佈線電連接的結構。在該結構中，可以控制電晶體的臨界電壓。另外，像素電路也可以包括不設置有背閘極的電晶體。另外，如圖4B所示，光電轉換器件101的陰極也可以與電晶體102的源極和汲極中的一方電連接。
實施方式2 在本實施方式中對本發明的一個實施方式的攝像裝置的結構例子等進行說明。
＜結構例子＞ 圖5A是示出攝像裝置的像素結構的一個例子的圖，可以採用層561及層563的疊層結構。
層561包括光電轉換器件101。光電轉換器件101如圖6A所示可以包括層565a和層565b。注意，根據情況也可以將層稱為區域。
圖6A所示的光電轉換器件101是pn接面型光電二極體，例如層565a可以使用p型半導體，層565b可以使用n型半導體。或者，層565a可以使用n型半導體，層565b使用p型半導體。
上述pn接面型光電二極體典型地可以使用單晶矽形成。
另外，層561中的光電轉換器件101可以如圖6B所示地採用層566a、層566b、層566c和層566d的疊層。圖6B所示的光電轉換器件101是突崩光電二極體的一個例子，層566a、層566d相當於電極，層566b、566c相當於光電轉換部。
層566a較佳為使用低電阻金屬層等。例如，可以使用鋁、鈦、鎢、鉭、銀或其疊層。
層566d較佳為使用對可見光具有高透光性的導電層。例如，可以使用銦氧化物、錫氧化物、鋅氧化物、銦錫氧化物、鎵鋅氧化物、銦鎵鋅氧化物或石墨烯等。另外，可以省略層566d。
光電轉換部的層566b、566c例如可以具有硒類材料作為光電轉換層的pn接面型光電二極體的結構。較佳的是，作為層566b使用p型半導體的硒類材料，作為層566c使用n型半導體的鎵氧化物等。
使用硒類材料的光電轉換器件對可見光具有高外部量子效率。該光電轉換器件可以利用突崩倍增而增加相對於入射光的量的電子放大量。另外，硒類材料具有高光吸收係數，所以例如可以以薄膜製造光電轉換層，因此使用硒類材料從製造的觀點來看有利。硒類材料的薄膜可以藉由真空蒸鍍法或濺射法等形成。
作為硒類材料可以使用單晶硒或多晶硒等結晶性硒、非晶硒、銅、銦、硒的化合物(CIS)或者銅、銦、鎵、硒的化合物(CIGS)等。
n型半導體較佳為由能帶間隙寬且對可見光具有透光性的材料形成。例如，可以使用鋅氧化物、鎵氧化物、銦氧化物、錫氧化物或者上述物質混在一起的氧化物等。另外，這些材料也具有電洞注入障壁層的功能，可以減少暗電流。
另外，層561中的光電轉換器件101可以如圖6C所示地採用層567a、層567b、層567c、層567d和層567e的疊層。圖6C所示的光電轉換器件101是有機光導電膜的一個例子，層567a為下部電極，層567e是具有透光性的上部電極，層567b、567c、567d相當於光電轉換部。
光電轉換部的層567b、567d中的任一個可以為電洞傳輸層、另一個為電子傳輸層。另外，層567c可以為光電轉換層。
作為電洞傳輸層，例如可以使用氧化鉬等。作為電子傳輸層，例如可以使用C60 、C70 等的富勒烯或其衍生物等。
作為光電轉換層，可以使用n型有機半導體和p型有機半導體的混合層(本體異質接面結構)。
圖5A所示的層563例如可以使用矽基板。該矽基板包括Si電晶體等。藉由使用該Si電晶體除了可以形成像素電路之外還可以形成驅動該像素電路的電路、影像信號的讀出電路、影像處理電路、神經網路、通訊電路等。另外，也可以形成DRAM(Dynamic Random Access Memory：動態隨機存取記憶體)等記憶體電路、CPU (Central Processing Unit：中央處理器)、MCU(Micro Controller Unit：微控制單元)等。注意，在本實施方式中，將除了像素電路之外的上述電路稱為功能電路。
例如，可以將實施方式1說明的像素電路10及功能電路(電路22、23、28等)中的所有電晶體或部分電晶體設置於層563。
另外，層563也可以如圖5B所示地為多個層的疊層。圖5B示出層563a、563b、563c的三層的例子，也可以為兩層。或者，層563也可以為四層以上的疊層。這些層例如可以利用貼合製程等進行層疊。藉由採用該結構可以將像素電路和功能電路分散在多個層中而可以重疊地設置像素電路和功能電路，由此可以製造小型且高功能的攝像裝置。
另外，像素也可以如圖5C所示地採用層561、層562及層563的疊層結構。
層562可以包括OS電晶體。可以用OS電晶體形成上述功能電路的一個以上。另外，也可以用層563所包括的Si電晶體及層562所包括的OS電晶體形成一個以上的功能電路。另外，也可以將層563作為玻璃基板等支撐基板且用層562所包括的OS電晶體形成功能電路。
例如，可以使用OS電晶體及Si電晶體實現常關閉CPU(也稱為“Noff-CPU”)。Noff-CPU是指包括即使閘極電壓為0V也處於非導通狀態(也稱為關閉狀態)的常關閉型電晶體的積體電路。
在Noff-CPU中，可以停止向Noff-CPU中的不需要工作的電路的供電，使該電路處於待機狀態。在供電停止而處於待機狀態的電路中，沒有電力消耗。因此，Noff-CPU可以將用電量抑制到最小限度。另外，即使供電停止，Noff-CPU也可以長時間保持設定條件等工作所需要的資訊。當從待機狀態恢復時，只要再次開始向該電路的供電即可，而不需要設定條件等的再次寫入。就是說，可以高速從待機狀態恢復。如此，Noff-CPU可以降低功耗，而無需大幅度降低工作速度。
另外，層562也可以如圖5D所示為多個層的疊層。圖5D中示出層562a、563b的兩層結構，但是可以採用三層以上的疊層。這些層例如可以以層疊在層563上的方式形成。或者，也可以藉由貼合形成在層563上的層與形成在層561上的層來形成。
作為用於OS電晶體的半導體材料，可以使用能隙為2eV以上，較佳為2.5eV以上，更佳為3eV以上的金屬氧化物。典型的有含有銦的氧化物半導體等，例如，可以使用後面提到的CAAC-OS或CAC-OS等。CAAC-OS中構成晶體的原子穩定，適用於重視可靠性的電晶體等。CAC-OS呈現高移動率特性，適用於進行高速驅動的電晶體等。
由於OS電晶體的半導體層具有大能隙，所以呈現極低的關態電流特性，僅為幾yA/μm(每通道寬度1μm的電流值)。與Si電晶體不同，OS電晶體不會發生碰撞電離、突崩潰、短通道效應等，因此能夠形成高耐壓性和高可靠性的電路。此外，Si電晶體所引起的起因於結晶性的不均勻的電特性不均勻不容易產生在OS電晶體中。
作為OS電晶體中的半導體層，例如可以採用包含銦、鋅及M(選自鋁、鈦、鎵、鍺、釔、鋯、鑭、鈰、錫、釹和鉿等金屬中的一個或多個)的以“In-M-Zn類氧化物”表示的膜。典型的是，In-M-Zn類氧化物可以藉由濺射法形成。或者，也可以藉由ALD(Atomic layer deposition：原子層沉積)法形成。
當利用濺射法形成In-M-Zn類氧化物膜時，較佳為用來形成In-M-Zn類氧化物膜的濺射靶材的金屬元素的原子數比滿足In≥M及Zn≥M。這種濺射靶材的金屬元素的原子數比較佳為In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=3:1:2、In:M:Zn=4:2:3、In:M:Zn=4:2:4.1、In:M:Zn=5:1:6、In:M:Zn=5:1:7、In:M:Zn=5:1:8等。注意，所形成的半導體層的原子數比分別有可能在上述濺射靶材中的金屬元素的原子數比的±40%的範圍內變動。
作為半導體層，可以使用載子密度低的氧化物半導體。例如，作為半導體層可以使用載子密度為1×1017 /cm3 以下，較佳為1×1015 /cm3 以下，更佳為1×1013 /cm3 以下，進一步較佳為1×1011 /cm3 以下，更進一步較佳為小於1×1010 /cm3 ，1×10-9 /cm3 以上的氧化物半導體。將這樣的氧化物半導體稱為高純度本質或實質上高純度本質的氧化物半導體。該氧化物半導體的缺陷態密度低，因此可以說是具有穩定的特性的氧化物半導體。
注意，本發明不侷限於上述記載，可以根據所需的電晶體的半導體特性及電特性(場效移動率、臨界電壓等)來使用具有適當的組成的材料。另外，較佳為適當地設定半導體層的載子密度、雜質濃度、缺陷密度、金屬元素與氧的原子數比、原子間距離、密度等，以得到所需的電晶體的半導體特性。
當構成半導體層的氧化物半導體包含第14族元素之一的矽或碳時，氧空位增加，會使該半導體層變為n型。因此，將半導體層中的矽或碳的濃度(藉由二次離子質譜分析法測得的濃度)設定為2×1018 atoms/cm3 以下，較佳為2×1017 atoms/cm3 以下。
另外，有時當鹼金屬及鹼土金屬與氧化物半導體鍵合時生成載子，而使電晶體的關態電流增大。因此，將半導體層的鹼金屬或鹼土金屬的濃度(藉由二次離子質譜分析法測得的濃度)設定為1×1018 atoms/cm3 以下，較佳為2×1016 atoms/cm3 以下。
另外，當構成半導體層的氧化物半導體含有氮時生成作為載子的電子，載子密度增加而容易n型化。其結果是，使用含有氮的氧化物半導體的電晶體容易變為常開啟特性。因此，半導體層的氮濃度(藉由二次離子質譜分析法測得的濃度)較佳為5×1018 atoms/cm3 以下。
另外，當構成半導體層的氧化物半導體包含氫時，氫與鍵合於金屬原子的氧起反應生成水，因此有時在氧化物半導體中形成氧空位。在氧化物半導體中的通道形成區域包含氧空位的情況下，電晶體有可能具有常開啟特性。再者，有時氫進入氧空位中而成的缺陷被用作施體而生成作為載子的電子。此外，氫的一部分鍵合到與金屬原子鍵合的氧而生成作為載子的電子。因此，使用包含較多的氫的氧化物半導體的電晶體容易具有常開啟特性。
氫進入氧空位中的缺陷會被用作氧化物半導體的施體。然而，定量地評價該缺陷是困難的。於是，在氧化物半導體中，有時不是根據施體濃度而是根據載子濃度進行評價。由此，在本說明書等中，有時作為氧化物半導體的參數，不採用施體濃度而採用假定為不被施加電場的狀態的載子濃度。也就是說，本說明書等所記載的“載子濃度”有時可以稱為“施體濃度”。
由此，較佳為儘可能減少氧化物半導體中的氫。明確而言，在氧化物半導體膜中，利用二次離子質譜(SIMS：Secondary Ion Mass Spectrometry)測得的氫濃度低於1×1020 atoms/cm3 ，較佳為低於1×1019 atoms/cm3 ，更佳為低於5×1018 atoms/cm3 ，進一步較佳為低於1×1018 atoms/cm3 。藉由將氫等雜質被充分減少的氧化物半導體用於電晶體的通道形成區域，可以賦予穩定的電特性。
另外，半導體層例如也可以具有非單晶結構。非單晶結構例如包括具有c軸配向的結晶的CAAC-OS (C-Axis Aligned Crystalline Oxide Semiconductor)、多晶結構、微晶結構或非晶結構。在非單晶結構中，非晶結構的缺陷態密度最高，而CAAC-OS的缺陷態密度最低。
非晶結構的氧化物半導體膜例如具有無秩序的原子排列且不具有結晶成分。或者，非晶結構的氧化物膜例如是完全的非晶結構且不具有結晶部。
此外，半導體層也可以為具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的混合膜。混合膜有時例如具有包括上述區域中的兩種以上的區域的單層結構或疊層結構。
下面，對非單晶半導體層的一個實施方式的CAC(Cloud-Aligned Composite)-OS的構成進行說明。
CAC-OS例如是指包含在氧化物半導體中的元素不均勻地分佈的構成，其中包含不均勻地分佈的元素的材料的尺寸為0.5nm以上且10nm以下，較佳為1nm以上且2nm以下或近似的尺寸。注意，在下面也將在氧化物半導體中一個或多個金屬元素不均勻地分佈且包含該金屬元素的區域以0.5nm以上且10nm以下，較佳為1nm以上且2nm以下或近似的尺寸混合的狀態稱為馬賽克(mosaic)狀或補丁(patch)狀。
氧化物半導體較佳為至少包含銦。尤其較佳為包含銦及鋅。除此之外，也可以還包含選自鋁、鎵、釔、銅、釩、鈹、硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的一種或多種。
例如，In-Ga-Zn氧化物中的CAC-OS(在CAC-OS中，尤其可以將In-Ga-Zn氧化物稱為CAC-IGZO)是指材料分成銦氧化物(以下，稱為InOX1 (X1為大於0的實數))或銦鋅氧化物(以下，稱為InX2 ZnY2 OZ2 (X2、Y2及Z2為大於0的實數))以及鎵氧化物(以下，稱為GaOX3 (X3為大於0的實數))或鎵鋅氧化物(以下，稱為GaX4 ZnY4 OZ4 (X4、Y4及Z4為大於0的實數))等而成為馬賽克狀，且馬賽克狀的InOX1 或InX2 ZnY2 OZ2 均勻地分佈在膜中的構成(以下，也稱為雲狀)。
換言之，CAC-OS是具有以GaOX3 為主要成分的區域和以InX2 ZnY2 OZ2 或InOX1 為主要成分的區域混在一起的構成的複合氧化物半導體。在本說明書中，例如，當第一區域的In與元素M的原子數比大於第二區域的In與元素M的原子數比時，第一區域的In濃度高於第二區域。
注意，IGZO是通稱，有時是指包含In、Ga、Zn及O的化合物。作為典型例子，可以舉出以InGaO3 (ZnO)m1 (m1為自然數)或In(1+x0) Ga(1-x0) O3 (ZnO)m0 (-1 ≤x0≤1，m0為任意數)表示的結晶性化合物。
上述結晶性化合物具有單晶結構、多晶結構或CAAC結構。CAAC結構是多個IGZO的奈米晶具有c軸配向性且在a-b面上以不配向的方式連接的結晶結構。
另一方面，CAC-OS與氧化物半導體的材料構成有關。CAC-OS是指如下構成：在包含In、Ga、Zn及O的材料構成中，一部分中觀察到以Ga為主要成分的奈米粒子狀區域，一部分中觀察到以In為主要成分的奈米粒子狀區域，並且，這些區域以馬賽克狀無規律地分散。因此，在CAC-OS中，結晶結構是次要因素。
CAC-OS不包含組成不同的兩種以上的膜的疊層結構。例如，不包含由以In為主要成分的膜與以Ga為主要成分的膜的兩層構成的結構。
注意，有時觀察不到以GaOX3 為主要成分的區域與以InX2 ZnY2 OZ2 或InOX1 為主要成分的區域之間的明確的邊界。
在CAC-OS中包含選自鋁、釔、銅、釩、鈹、硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的一種或多種以代替鎵的情況下，CAC-OS是指如下構成：一部分中觀察到以該金屬元素為主要成分的奈米粒子狀區域以及一部分中觀察到以In為主要成分的奈米粒子狀區域以馬賽克狀無規律地分散。
CAC-OS例如可以藉由在對基板不進行意圖性的加熱的條件下利用濺射法來形成。在利用濺射法形成CAC-OS的情況下，作為沉積氣體，可以使用選自惰性氣體(典型的是氬)、氧氣體和氮氣體中的一種或多種。另外，成膜時的沉積氣體的總流量中的氧氣體的流量比越低越好，例如，將氧氣體的流量比設定為0%以上且低於30%，較佳為0%以上且10%以下。
CAC-OS具有如下特徵：藉由根據X射線繞射(XRD：X-ray diffraction)測定法之一的Out-of-plane法利用θ/2θ掃描進行測定時，觀察不到明確的峰值。也就是說，根據X射線繞射，可知在測定區域中沒有a-b面方向及c軸方向上的配向。
另外，在藉由照射束徑為1nm的電子束(也稱為奈米束)而取得的CAC-OS的電子繞射圖案中，觀察到環狀的亮度高的區域(環狀區域)以及在該環狀區域內的多個亮點。由此，根據電子繞射圖案，可知CAC-OS的結晶結構具有在平面方向及剖面方向上沒有配向的nc(nano-crystal)結構。
另外，例如在In-Ga-Zn氧化物的CAC-OS中，根據藉由能量色散型X射線分析法(EDX：Energy Dispersive X-ray spectroscopy)取得的EDX面分析影像(EDX-mapping)，可確認到：具有以GaOX3 為主要成分的區域及以InX2 ZnY2 OZ2 或InOX1 為主要成分的區域不均勻地分佈而混合的構成。
CAC-OS的結構與金屬元素均勻地分佈的IGZO化合物不同，具有與IGZO化合物不同的性質。換言之，CAC-OS具有以GaOX3 等為主要成分的區域及以InX2 ZnY2 OZ2 或InOX1 為主要成分的區域互相分離且以各元素為主要成分的區域為馬賽克狀的構成。
在此，以InX2 ZnY2 OZ2 或InOX1 為主要成分的區域的導電性高於以GaOX3 等為主要成分的區域。換言之，當載子流過以InX2 ZnY2 OZ2 或InOX1 為主要成分的區域時，呈現氧化物半導體的導電性。因此，當以InX2 ZnY2 OZ2 或InOX1 為主要成分的區域在氧化物半導體中以雲狀分佈時，可以實現高場效移動率(μ)。
另一方面，以GaOX3 等為主要成分的區域的絕緣性高於以InX2 ZnY2 OZ2 或InOX1 為主要成分的區域。換言之，當以GaOX3 等為主要成分的區域在氧化物半導體中分佈時，可以抑制洩漏電流而實現良好的切換工作。
因此，當將CAC-OS用於半導體元件時，藉由起因於GaOX3 等的絕緣性及起因於InX2 ZnY2 OZ2 或InOX1 的導電性的互補作用可以實現高通態電流(Ion )及高場效移動率(μ)。
另外，使用CAC-OS的半導體元件具有高可靠性。因此，CAC-OS適用於各種半導體裝置的構成材料。
＜疊層結構1＞ 接著，參照剖面圖對攝像裝置的疊層結構進行說明。注意，以下所示的絕緣層及導電層等組件只是一個例子，也可以含有其他的組件。或者，也可以省略以下所示的組件的一部分。另外，以下所示的疊層結構可以根據需要利用貼合製程、拋光製程等形成。
圖7是如下疊層體的剖面圖的一個例子，該疊層體包括層560、層561、層563，並在構成層563的層563a與層563b間具有接合平面。
＜層563b＞ 層563b包括設置在矽基板611的功能電路。在此，作為功能電路的一部分示出電路24中的電容器202、電晶體203及電晶體204。電容器202的一個電極、電晶體203的源極和汲極中的一方與電晶體204的閘極電連接。
層563b設置有矽基板611、絕緣層612、613、614、615、616、617、618。絕緣層612用作保護膜。絕緣層613、614、616、617用作層間絕緣膜及平坦化膜。絕緣層615用作電容器202的介電層。絕緣層618及導電層619用作貼合層。導電層619與電容器202的一個電極電連接。
作為保護膜，例如可以使用氮化矽膜、氧化矽膜、氧化鋁膜等。作為層間絕緣膜及平坦化膜，例如可以使用氧化矽膜等的無機絕緣膜、丙烯酸樹脂、聚醯亞胺樹脂等的有機絕緣膜。作為電容器的介電質層，可以使用氮化矽膜、氧化矽膜、氧化鋁膜等。貼合層將在後面進行詳述。
作為可以作為用於器件間的電連接的佈線、電極及插頭使用的導電體，適當地選擇選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹、銦、釕、銥、鍶和鑭等中的金屬元素、以上述金屬元素為成分的合金或者組合上述金屬元素的合金等而使用即可。該導電體既可以為單層又可以為由不同材料構成的多個層。
＜層563a＞ 層563a包括像素電路10的組件。在此，作為像素電路10的組件的一部分示出電晶體102及電晶體109。圖7所示的剖面圖中沒有示出兩者電連接的樣子。
層563a中設置有矽基板632、絕緣層631、633、634、635、637、638。另外，還設置有導電層636、639。
絕緣層631及導電層639可以用作貼合層。絕緣層634、635、637可以用作層間絕緣膜及平坦化膜。絕緣層633可以用作保護膜。絕緣層638可以使矽基板632與導電層639絕緣。絕緣層638可以使用與其他絕緣層同樣的材料形成。另外，絕緣層638可以使用與絕緣層631相同的材料形成。
導電層639與電晶體109的源極和汲極中的另一方及導電層619電連接。另外，導電層636與佈線121(參照圖1)電連接。
圖7所示的Si電晶體是在矽基板(矽基板611、632)中具有通道形成區域的鰭型電晶體。圖8A示出通道寬度方向的剖面(圖7的層563a的A1-A2剖面)。另外，Si電晶體也可以是圖8B所示的平面型電晶體。
另外，圖7所示的Si電晶體也可以採用如圖8C所示的包括矽薄膜的半導體層545的電晶體。例如，半導體層545可以使用在矽基板632上的絕緣層546上形成的單晶矽(SOI(Silicon on Insulator：絕緣層上覆矽))。
＜層561＞ 層561包括光電轉換器件101。光電轉換器件101可以形成在層563a上。圖7中，示出作為光電轉換器件101將圖6C所示的有機光導電膜用作光電轉換層的結構。這裡，層567a為陰極，層567e為陽極。
層561中設置有絕緣層651、652、653、654及導電層655。
絕緣層651、653、654用作層間絕緣膜及平坦化膜。另外，絕緣層654以覆蓋光電轉換器件101的端部的方式設置而能夠防止層567e和層567a之間發生短路。絕緣層652用作元件分離層。元件分離層較佳為使用有機絕緣膜等。
相當於光電轉換器件101的陰極的層567a與層563a中的電晶體102的源極和汲極中的一方電連接。相當於光電轉換器件101的陽極的層567e通過導電層655與層563a中的導電層636電連接。
＜層560＞ 層560形成在層561上。層560包括遮光層671、光學轉換層672及微透鏡陣列673。
遮光層671可以抑制光入射到相鄰的像素。作為遮光層671可以使用鋁、鎢等的金屬層。另外，也可以層疊該金屬層與具有作為反射防止膜的功能的介電質膜。
作為光學轉換層672可以使用濾色片。藉由按每個像素使各濾色片具有(紅色)、G(綠色)、B(藍色)、Y(黃色)、C(青色)和M(洋紅色)等的顏色，可以獲得彩色影像。
另外，在作為光學轉換層672使用波長截止濾波器時，可以實現能夠獲得各種波長區域的影像的攝像裝置。
例如，當作為光學轉換層672使用阻擋可見光線的波長以下的光的濾光片時，可以獲得紅外線攝像裝置。另外，藉由作為光學轉換層672使用阻擋近紅外線的波長以下的光的濾光片，可以形成遠紅外線攝像裝置。另外，藉由作為光學轉換層672使用阻擋可見光線的波長以上的光的濾光片，可以形成紫外線攝像裝置。
另外，藉由將閃爍體用於光學轉換層672，可以形成用於X射線攝像裝置等的獲得使輻射強度視覺化的影像的攝像裝置。當透過拍攝物件的X射線等輻射入射到閃爍體時，由於光致發光現象而轉換為可見光線或紫外光線等的光(螢光)。藉由由光電轉換器件101檢測該光來獲得影像資料。此外，也可以將該結構的攝像裝置用於輻射探測器等。
閃爍體含有如下物質：當閃爍體被照射X射線或伽瑪射線等輻射時吸收輻射的能量而發射可見光或紫外線的物質。例如，可以使用將Gd2 O2 S：Tb、Gd2 O2 S：Pr、Gd2 O2 S：Eu、BaFCl：Eu、NaI、CsI、CaF2 、BaF2 、CeF3 、LiF、LiI、ZnO等分散到樹脂或陶瓷中的材料。
在光學轉換層672上設置微透鏡陣列673。透過微透鏡陣列673所包括的各透鏡的光穿過正下方的光學轉換層672而照射到光電轉換器件101。藉由設置微透鏡陣列673，可以將所集聚的光入射到光電轉換器件101，所以可以高效地進行光電轉換。微透鏡陣列673較佳為由對可見光具有高透光性的樹脂或玻璃等形成。
＜貼合＞ 接著，說明層563b與層563a的貼合。
層563b中設置有絕緣層618及導電層619。導電層619具有嵌入絕緣層618中的區域。另外，絕緣層618及導電層619的表面以高度一致的方式被平坦化。
層563a中設置有絕緣層631及導電層639。導電層639具有嵌入絕緣層631中的區域。另外，絕緣層631及導電層639的表面以高度一致的方式被平坦化。
在此，導電層619及導電層639的主要成分較佳為相同的金屬元素。另外，絕緣層618及絕緣層631較佳為由相同的成分構成。
例如，作為導電層619、639可以使用Cu、Al、Sn、Zn、W、Ag、Pt或Au等。從接合的容易性的觀點來看，較佳為使用Cu、Al、W或Au。另外，絕緣層618、631可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氮化鈦等。
換言之，較佳的是，作為導電層619和導電層639都使用在上面所示的相同金屬材料。另外，較佳的是，作為絕緣層618及絕緣層631都使用與上述絕緣材料相同的絕緣材料。藉由採用上述結構，可以進行以層563b和層563a的邊界為貼合位置的貼合。
注意，導電層619及導電層639也可以具有多個層的多層結構，此時表面層(接合面)使用相同金屬材料即可。另外，絕緣層618及絕緣層631也可以具有多個層的多層結構，此時表面層(接合面)為相同的絕緣材料即可。
藉由進行該貼合，可以獲得導電層619與導電層639的電連接。另外，可以以足夠的機械強度使絕緣層618及絕緣層631連接。
當接合金屬層時，可以利用表面活化接合法。在該方法中，藉由濺射處理等去除表面的氧化膜及雜質吸附層等並使清潔化且活化了的表面接觸而接合。或者，可以利用並用溫度及壓力使表面接合的擴散接合法等。上述方法都可以發生原子級的結合，因此可以獲得電氣上和機械上都優異的接合。
另外，當接合絕緣層時，可以利用親水性接合法等。在該方法中，在藉由拋光等獲得高平坦性之後，使利用氧電漿等進行過親水性處理的表面接觸而暫時接合，利用熱處理進行脫水，由此進行正式接合。親水性接合法也發生原子級的結合，因此可以獲得機械上優異的接合。
在貼合層563b與層563a的情況下，由於在各接合面絕緣層與金屬層是混合的，所以，例如，組合表面活化接合法及親水性接合法即可。
例如，可以採用在進行拋光之後使表面清潔化，對金屬層的表面進行防氧處理，然後進行親水性處理來進行接合的方法等。另外，也可以作為金屬層的表面使用Au等難氧化性金屬，進行親水性處理。另外，也可以使用上述以外的接合方法。
藉由上述貼合可以使層563b中的電路24與層563a中的像素電路10的組件電連接。
＜疊層結構1的變形例子＞ 圖9是圖7所示的疊層結構的變形例子，層561中的光電轉換器件101的結構以及層563a的部分結構不同，層561與層563a間有接合平面。
層561包括光電轉換器件101、絕緣層661、662、664、665及導電層135、136。
光電轉換器件101是形成在矽基板上的pn接面型光電二極體，包括相當於p型區域的層565b及相當於n型區域的層565a。光電轉換器件101是嵌入式光電二極體，藉由設置在層565a的表面一側(取出電流側)的較薄的p型區域(層565b的一部分)抑制暗電流，從而減少雜訊。
絕緣層661、導電層135、136能夠用作貼合層。絕緣層662能夠用作層間絕緣膜及平坦化膜。絕緣層664能夠用作元件分離層。絕緣層665能夠抑制載子的流出。
矽基板中設置有使像素分離的槽，絕緣層665設置在矽基板頂面及該槽中。藉由設置絕緣層665可以抑制光電轉換器件101內產生的載子流入到相鄰的像素。另外，絕緣層665能夠抑制雜散光的侵入。因此，利用絕緣層665可以抑制混色。另外，也可以在矽基板的頂面與絕緣層665之間設置反射防止膜。
元件分離層可以利用LOCOS(LOCal Oxidation of Silicon：矽局部氧化)法形成。或者，也可以利用STI(Shallow Trench Isolation：淺溝槽隔離)法等形成。絕緣層665例如可以使用氧化矽、氮化矽等無機絕緣膜、聚醯亞胺、丙烯酸等有機絕緣膜。另外，絕緣層665也可以採用多層結構。
光電轉換器件101的層565a(n型區域，相當於陰極)與導電層135電連接。層565b(p型區域，相當於陽極)與導電層136電連接。導電層135、136具有嵌入絕緣層661中的區域。另外，絕緣層661及導電層135、136的表面以高度一致的方式被平坦化。
在層563a中絕緣層637上形成有絕緣層638。此外，還形成有與電晶體102的源極和汲極中的一方電連接的導電層133及與導電層636電連接的導電層134。
絕緣層638、導電層133、134能夠用作貼合層。導電層133、134具有嵌入絕緣層638的區域。另外，絕緣層638及導電層133、134的表面以高度一致的方式被平坦化。
在此，導電層133、134、135、136是與上述導電層619、639相同的貼合層。另外，絕緣層638、661是與上述絕緣層618、631相同的貼合層。
因此，藉由貼合導電層133和導電層135，可以使光電轉換器件的層565a(n型區域，相當於陰極)與電晶體102的源極和汲極中的一方電連接。另外，藉由貼合導電層134與導電層136，可以使光電轉換器件的層565b(p型區域，相當於陽極)與佈線121(參照圖1)電連接。另外，藉由貼合絕緣層638與絕緣層661，可以進行層561與層563a的電接合及機械接合。
＜疊層結構2＞ 圖10示出包括層560、561、562、563且不具有接合平面的疊層體的剖面圖的一個例子。層563設置有Si電晶體。層562設置有OS電晶體。注意，層563、層561及層560的結構與圖7所示的結構相同，所以在此省略其說明。
＜層562＞ 層562形成在層563上。層562包括OS電晶體。在此，作為像素電路10的組件的一部分，示出電晶體102及電晶體109。在圖10所示的剖面圖中，未圖示兩者之間的電連接。
層562中設置有絕緣層621、622、623、624、625、626、628。另外，還設置有導電層627。導電層627可以與佈線121(參照圖1)電連接。
絕緣層621用作障壁層。絕緣層622、623、625、626、628用作層間絕緣膜及平坦化膜。絕緣層624用作保護膜。
障壁層較佳為使用能夠防止氫擴散的膜。在Si器件中，為了使懸空鍵終結需要氫，但是OS電晶體附近的氫成為在氧化物半導體層中產生載子的原因之一而降低可靠性。因此，在形成Si器件的層與形成OS電晶體的層間較佳為設置氫的障壁膜。
作為該障壁膜，例如可以使用氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿、釔安定氧化鋯(YSZ)等。
電晶體109的源極和汲極中的另一方透過插頭與電容器202的一方電極電連接。另外，導電層627與佈線121(參照圖1)電連接。
電晶體102的源極和汲極中的一方與層561中的光電轉換器件101的陰極電連接。導電層627與層561中的光電轉換器件101的陽極電連接。
圖11A示出詳細的OS電晶體。圖11A所示的OS電晶體具有藉由在氧化物半導體層及導電層的疊層上設置絕緣層而設置到達該氧化物半導體層的開口部來形成源極電極705及汲極電極706的自對準型的結構。
除了形成在氧化物半導體層的通道形成區域、源極區域703及汲極區域704以外，OS電晶體還可以包括閘極電極701、閘極絕緣膜702。在該開口部中至少設置閘極絕緣膜702及閘極電極701。在該槽中也可以還設置氧化物半導體層707。
如圖11B所示，OS電晶體也可以採用使用閘極電極701作為遮罩在半導體層形成源極區域703及汲極區域704的自對準型的結構。
或者，如圖11C所示，可以採用具有源極電極705或汲極電極706與閘極電極701重疊的區域的非自對準型的頂閘極型電晶體。
OS電晶體包括背閘極535，但也可以不包括背閘極。如圖11D所示的電晶體的通道寬度方向的剖面圖那樣，背閘極535也可以與相對的電晶體的前閘極電連接。作為一個例子，圖11D示出圖11A所示的電晶體的B1-B2的剖面，其他結構的電晶體也是同樣的。另外，也可以採用能夠對背閘極535供應與前閘極不同的固定電位的結構。
＜疊層結構2的變形例子1＞ 圖12是圖11所示的疊層結構的變形例子，層561中的光電轉換器件101的結構以及層562的一部分結構不同，在層561與層562間具有接合平面。
層561中的光電轉換器件101是形成在矽基板上的pn接面型光電二極體，與圖9所示的結構相同。
在層562中，絕緣層628上形成有絕緣層648。此外，還形成有與電晶體102的源極和汲極中的一方電連接的導電層138以及與導電層627電連接的導電層139。
絕緣層648、導電層138、139能夠用作貼合層。導電層138、139具有嵌入絕緣層648的區域。另外，絕緣層648及導電層133、134的表面以高度一致的方式被平坦化。
在此，導電層138、139是與上述導電層619、639相同的貼合層。另外，絕緣層648是與上述絕緣層618、631相同的貼合層。
因此，藉由貼合導電層138與導電層135，可以使光電轉換器件的層565a(n型區域、相當於陰極)與電晶體102的源極和汲極中的一方電連接。另外，藉由貼合導電層139與導電層136，可以使光電轉換器件的層565b(p型區域、相當於陽極)與佈線121(參照圖1)電連接。另外，藉由貼合絕緣層648與絕緣層661，可以進行層561與層562的電接合及機械接合。
當層疊多個Si器件時，需要多次進行拋光製程及貼合製程。因此其存在製程數多、需要專用裝置、良率低等問題且製造成本高。由於OS電晶體可以以層疊在形成有器件的矽基板上的方式形成，所以可以減少貼合製程。
＜疊層結構2的變形例子2＞ 圖13是圖12所示的疊層結構的變形例子，層561的結構以及層562的一部分結構不同，在層561與層562間具有接合平面。
該變形例子是像素電路10所包括的電晶體102設置在層561中的結構。在層561中，電晶體102由Si電晶體形成。電晶體102的源極和汲極中的一方直接與光電轉換器件101連接，源極和汲極中的另一方被用作節點FD。
在此情況下，層562設置有從構成像素電路10的電晶體中至少去除電晶體102的電晶體。圖13示出設置有電晶體104及電晶體109的例子。
＜記憶體電路＞ 另外，如實施方式1所說明，記憶體電路(MEM1)所包括的電晶體106及記憶體電路(MEM1)所包括的電晶體107較佳為OS電晶體。因此，如圖14A所示，電晶體106、107較佳為設置在層562。
另外，如圖14A所示，電容器111及電容器112可以具有在兩個導電層間設置有介電質層的MIM結構。
或者，如圖14B所示，也可以將電容器111、112設置在層563中。圖14B示出由導電層-介電質層-Si基板構成電容器111、112的溝槽電容器的例子。溝槽電容器具有可以實現小面積且大電容的結構而可以減小像素面積，所以作為高解析度的攝像裝置很有效。注意，圖14B示出作為電晶體108在層563中設置Si電晶體的例子，但是也可以作為電晶體108在層562中設置OS電晶體。
＜封裝、模組＞ 圖15A1是收納影像感測器晶片的封裝的頂面一側的外觀立體圖。該封裝包括使影像感測器晶片450(參照圖15A3)固定的封裝基板410、玻璃蓋板420及貼合它們的黏合劑430等。
圖15A2是該封裝的底面一側的外觀立體圖。在封裝的底面包括以焊球為凸塊440的BGA(Ball grid array：球柵陣列)。注意，不侷限於BGA，也可以包括LGA(Land grid array：地柵陣列)或PGA(Pin Grid Array：針柵陣列)等。
圖15A3是省略玻璃蓋板420及黏合劑430的一部分而圖示的封裝的立體圖。在封裝基板410上形成電極焊盤460，電極焊盤460與凸塊440透過通孔電連接。電極焊盤460透過影像感測器晶片450與引線470電連接。
另外，圖15B1是將影像感測器晶片收納在透鏡一體型封裝內的相機模組的頂面一側的外觀立體圖。該相機模組包括使影像感測器晶片451(圖15B3)固定的封裝基板411、透鏡蓋421及透鏡435等。另外，在封裝基板411及影像感測器晶片451之間設置有用作攝像裝置的驅動電路及信號轉換電路等的IC晶片490(圖15B3)，具有SiP (System in package：系統封裝)的結構。
圖15B2是該相機模組的底面一側的外觀立體圖。封裝基板411的底面及側面具有設置有安裝用連接盤441的QFN(Quad flat no-lead package：四側無引腳扁平封裝)的結構。注意，該結構是一個例子，也可以設置QFP (Quad flat package：四面扁平封裝)或上述BGA。
圖15B3是省略透鏡蓋421及透鏡435的一部分而圖示的模組的立體圖。連接盤441與電極焊盤461電連接，電極焊盤461透過導線471與影像感測器晶片451或IC晶片490電連接。
藉由將影像感測器晶片容納於上述方式的封裝中，可以容易實現安裝於印刷電路板等，將影像感測器晶片安裝在各種半導體裝置及電子裝置中。
本實施方式可以與其他實施方式的記載適當地組合。
實施方式3 作為可以使用根據本發明的一個實施方式的攝像裝置的電子裝置，可以舉出顯示裝置、個人電腦、具備儲存媒體的影像記憶體裝置及影像再現裝置、行動電話機、包括可攜式的遊戲機、可攜式資料終端、電子書閱讀器、拍攝裝置諸如視頻攝影機或數碼照相機等、護目鏡型顯示器(頭戴式顯示器)、導航系統、音頻再生裝置(汽車音響系統、數位聲訊播放機等)、影印機、傳真機、印表機、多功能印表機、自動櫃員機(ATM)以及自動販賣機等。圖16A至圖16F示出這些電子裝置的具體例子。
圖16A是行動電話機的一個例子，該行動電話機包括外殼981、顯示部982、操作按鈕983、外部連接介面984、揚聲器985、麥克風986、攝像頭987等。該行動電話機在顯示部982具有觸控感測器。藉由用手指或觸控筆等觸摸顯示部982可以進行打電話或輸入文字等各種操作。此外，也可以將本發明的一個實施方式的攝像裝置及其工作方法用於該行動電話機。
圖16B是可攜式資料終端，該可攜式資料終端包括外殼911、顯示部912、揚聲器913、攝像頭919等。藉由顯示部912所具有的觸控面板功能可以輸入且輸出資訊。另外，可以從由攝像頭919獲取的影像中識別出文字等，並可以使用揚聲器913以語音輸出該文字。可以將本發明的一個實施方式的攝像裝置及其工作方法用於該可攜式資料終端。
圖16C是監控攝影機，該監控攝影機包括支架951、攝像單元952及保護罩953等。在攝像單元952中設置旋轉機構等，藉由設置在天花板可以拍攝周圍。可以將本發明的一個實施方式的攝像裝置及其工作方法用於該攝像單元。注意，“監控攝影機”是一般名稱，不侷限於其用途。例如，具有作為監控攝影機的功能的裝置被稱為攝影機或視頻攝影機。
圖16D是視頻攝影機，該視頻攝影機包括第一外殼971、第二外殼972、顯示部973、操作鍵974、透鏡975、連接部976、揚聲器977、麥克風978等。操作鍵974及透鏡975設置在第一外殼971中，顯示部973設置在第二外殼972中。可以將本發明的一個實施方式的攝像裝置及其工作方法用於該視頻攝影機。
圖16E是數碼照相機，該數碼照相機包括外殼961、快門按鈕962、麥克風963、發光部967以及透鏡965等。可以將本發明的一個實施方式的攝像裝置及其工作方法用於該數碼照相機。
圖16F是手錶型資訊終端，該手錶型資訊終端包括顯示部932、外殼兼腕帶933以及攝像頭939等。顯示部932也可以包括用來進行資訊終端的操作的觸控面板。顯示部932及外殼兼腕帶933具有撓性，並且適合佩戴於身體。可以將本發明的一個實施方式的攝像裝置及其工作方法用於該資訊終端。
本實施方式可以與其他實施方式的記作適當地組合。
10:像素電路 21:像素陣列 22:電路 23:電路 24:電路 25:電路 26:電路 28:電路 101:光電轉換器件 102:電晶體 103:電晶體 104:電晶體 105:電晶體 106:電晶體 107:電晶體 108:電晶體 109:電晶體 111:電容器 112:電容器 121:佈線 122:佈線 123:佈線 124:佈線 125:佈線 126:佈線 127:佈線 129:佈線 133:導電層 134:導電層 135:導電層 136:導電層 138:導電層 139:導電層 202:電容器 203:電晶體 204:電晶體 205:電晶體 206:電晶體 207:電晶體 211:佈線 212:佈線 213:佈線 215:佈線 216:佈線 218:佈線 219:佈線 231:佈線 232:佈線 233:佈線 234:佈線 235:佈線 236:佈線 410:封裝基板 411:封裝基板 420:玻璃蓋板 421:透鏡蓋 430:黏合劑 435:透鏡 440:凸塊 441:連接盤 450:影像感測器晶片 451:影像感測器晶片 460:電極焊盤 461:電極焊盤 470:引線 471:導線 490:IC晶片 535:背閘極 545:半導體層 546:絕緣層 560:層 561:層 562:層 562a:層 563:層 563a:層 563b:層 563c:層 565a:層 565b:層 566a:層 566b:層 566c:層 566d:層 567a:層 567b:層 567c:層 567d:層 567e:層 611:矽基板 612:絕緣層 613:絕緣層 614:絕緣層 615:絕緣層 616:絕緣層 617:絕緣層 618:絕緣層 619:導電層 621:絕緣層 622:絕緣層 623:絕緣層 624:絕緣層 625:絕緣層 626:絕緣層 627:導電層 628:絕緣層 631:絕緣層 632:矽基板 633:絕緣層 634:絕緣層 635:絕緣層 636:導電層 637:絕緣層 638:絕緣層 639:導電層 648:絕緣層 651:絕緣層 652:絕緣層 653:絕緣層 654:絕緣層 655:導電層 661:絕緣層 662:絕緣層 664:絕緣層 665:絕緣層 671:遮光層 672:光學轉換層 673:微透鏡陣列 701:閘極電極 702:閘極絕緣膜 703:源極區域 704:汲極區域 705:源極電極 706:汲極電極 707:氧化物半導體層 911:外殼 912:顯示部 913:揚聲器 919:攝像頭 932:顯示部 933:外殼兼腕帶 939:攝像頭 951:支架 952:攝像單元 953:保護罩 961:外殼 962:快門按鈕 963:麥克風 965:透鏡 967:發光部 971:外殼 972:外殼 973:顯示部 974:操作鍵 975:透鏡 976:連接部 977:揚聲器 978:麥克風 981:外殼 982:顯示部 983:操作按鈕 984:外部連接埠 985:揚聲器 986:麥克風 987:攝像頭
[圖1]是說明像素電路的圖。 [圖2A]是說明攝像裝置的方塊圖，[圖2B]是說明CDS電路的電路圖。 [圖3]是說明像素電路及CDS電路的工作的時序圖。 [圖4A]及[圖4B]是說明像素電路的電路圖。 [圖5A]至[圖5D]是說明攝像裝置的像素結構的圖。 [圖6A]至[圖6C]是說明光電轉換器件的結構的圖。 [圖7]是說明像素的剖面圖。 [圖8A]至[圖8C]是說明Si電晶體的圖。 [圖9]是說明像素的剖面圖。 [圖10]是說明像素的剖面圖。 [圖11A]至[圖11D]是說明OS電晶體的圖。 [圖12]是說明像素的剖面圖。 [圖13]是說明像素的剖面圖。 [圖14A]及[圖14B]是說明像素的剖面圖。 [圖15A1]至[圖15A3]以及[圖15B1]至[圖15B3]是說明安裝攝像裝置的封裝、模組的立體圖。 [圖16A]至[圖16F]是說明電子裝置的圖。
10:像素電路
101:光電轉換器件
102:電晶體
103:電晶體
104:電晶體
105:電晶體
106:電晶體
107:電晶體
108:電晶體
109:電晶體
111:電容器
112:電容器
121:佈線
122:佈線
123:佈線
124:佈線
125:佈線
126:佈線
127:佈線
129:佈線
231:佈線
232:佈線
233:佈線
234:佈線
235:佈線
236:佈線

Claims (6)

  1. 一種攝像裝置，包括光電轉換器件、第一源極隨耦電路、第二源極隨耦電路、第一記憶體電路、第二記憶體電路及相關雙取樣電路， 其中，該光電轉換器件與該第一源極隨耦電路電連接， 該第一源極隨耦電路與該第一記憶體電路電連接， 該第一記憶體電路與該第二記憶體電路電連接， 該第二記憶體電路與該第二源極隨耦電路電連接， 該第二源極隨耦電路與該相關雙取樣電路電連接， 並且，該第一記憶體電路及該第二記憶體電路都在通道形成區域中包括具有金屬氧化物的電晶體。
  2. 一種攝像裝置，包括光電轉換器件、第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體、第六電晶體、第七電晶體、第八電晶體、第一電容器及第二電容器， 其中，該光電轉換器件的一方電極與該第一電晶體的源極和汲極中的一方電連接， 該第一電晶體的源極和汲極中的另一方與該第二電晶體的源極和汲極中的一方及該第三電晶體的閘極電連接， 該第三電晶體的源極和汲極中的一方與該第四電晶體的源極和汲極中的一方及該第五電晶體的源極和汲極中的一方電連接， 該第五電晶體的源極和汲極中的另一方與該第一電容器的一方電極及該第六電晶體的源極和汲極中的一方電連接， 該第六電晶體的源極和汲極中的另一方與該第二電容器的一方電極及該第七電晶體的閘極電連接， 該第七電晶體的源極和汲極中的一方與該第八電晶體的源極和汲極中的一方電連接， 並且，該第五電晶體及該第六電晶體在通道形成區域中包括金屬氧化物。
  3. 如請求項2之攝像裝置， 其中該第一電容器及該第二電容器的電容值為相同。
  4. 如請求項2或3之攝像裝置， 其中該第八電晶體的源極和汲極中的另一方與該相關雙取樣電路電連接。
  5. 如請求項1至4中任一項之攝像裝置， 其中該金屬氧化物包含In、Zn、M(M為Al、Ti、Ga、Ge、Sn、Y、Zr、La、Ce、Nd和Hf中的一個或多個)。
  6. 一種包括請求項1至5中任一項之攝像裝置及顯示裝置的電子裝置。
TW109129478A 2019-09-11 2020-08-28 攝像裝置及電子裝置 TW202118281A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-165165 2019-09-11
JP2019165165 2019-09-11

Publications (1)

Publication Number Publication Date
TW202118281A true TW202118281A (zh) 2021-05-01

Family

ID=74866251

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109129478A TW202118281A (zh) 2019-09-11 2020-08-28 攝像裝置及電子裝置

Country Status (2)

Country Link
TW (1) TW202118281A (zh)
WO (1) WO2021048676A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119950A (ja) * 2009-12-02 2011-06-16 Panasonic Corp 固体撮像装置および駆動方法
JP4846076B1 (ja) * 2010-06-11 2011-12-28 株式会社ブルックマンテクノロジ 増幅型固体撮像装置
GB2516971A (en) * 2013-08-09 2015-02-11 St Microelectronics Res & Dev A Pixel
US10896923B2 (en) * 2015-09-18 2021-01-19 Semiconductor Energy Laboratory Co., Ltd. Method of operating an imaging device with global shutter system
JP2017108066A (ja) * 2015-12-11 2017-06-15 株式会社東芝 撮像装置、撮像システム及び撮像装置の駆動方法
CN107370969B (zh) * 2016-05-11 2020-10-02 思特威(上海)电子科技有限公司 成像装置
JP2018182462A (ja) * 2017-04-07 2018-11-15 ルネサスエレクトロニクス株式会社 撮像素子
DE112018003617T5 (de) * 2017-07-14 2020-06-04 Semiconductor Energy Laboratory Co., Ltd. Abbildungsvorrichtung und elektronisches Gerät

Also Published As

Publication number Publication date
WO2021048676A1 (ja) 2021-03-18

Similar Documents

Publication Publication Date Title
JP7268231B2 (ja) 撮像装置
JP2023129625A (ja) 撮像装置
TW201707440A (zh) 成像裝置及其運作方法
US11302736B2 (en) Imaging device and electronic device
US11917318B2 (en) Imaging device, operation method thereof, and electronic device
WO2019243949A1 (ja) 撮像装置の動作方法
WO2018185587A1 (ja) 撮像装置および電子機器
WO2021048676A1 (ja) 撮像装置および電子機器
JP7480137B2 (ja) 撮像装置および電子機器
US11948959B2 (en) Imaging device comprising first circuit and second circuit
US11849234B2 (en) Imaging device or imaging system
US11956570B2 (en) Imaging system and electronic device
JP7342002B2 (ja) 撮像装置の動作方法
WO2021001719A1 (ja) 撮像装置および電子機器
WO2021130590A1 (ja) 撮像装置、および電子機器
US20220406849A1 (en) Imaging Device and Electronic Device