CN100534150C - 固态成像装置和摄像机系统 - Google Patents

固态成像装置和摄像机系统 Download PDF

Info

Publication number
CN100534150C
CN100534150C CNB038037432A CN03803743A CN100534150C CN 100534150 C CN100534150 C CN 100534150C CN B038037432 A CNB038037432 A CN B038037432A CN 03803743 A CN03803743 A CN 03803743A CN 100534150 C CN100534150 C CN 100534150C
Authority
CN
China
Prior art keywords
transistor
conductivity type
floating node
image pickup
pickup device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB038037432A
Other languages
English (en)
Other versions
CN1631034A (zh
Inventor
马渕圭司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1631034A publication Critical patent/CN1631034A/zh
Application granted granted Critical
Publication of CN100534150C publication Critical patent/CN100534150C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

如果在未选择时使浮动节点的电位处在0V，则电子从浮动节点泄漏到发光二极管，从而生成了噪声。MOS型固态成像装置具有以矩阵排列的单位像素(10)，并且每个单位像素具有发光二极管(11)、将发光二极管(11)的信号传送到浮动节点(N11)的传送晶体管(12)、将浮动节点(N11)的信号输出到垂直信号线(22)的放大晶体管(13)和将浮动节点(N11)复位的复位晶体管(14)。通过使用将P型MOS晶体管配置在接地端而形成的反向器结构作为驱动漏极线(23)的缓冲器末级(29)，有可能在未选择时使浮动节点(N11)的电位变成例如0.5V，并防止电子通过传送晶体管(12)泄漏到发光二极管(11)。

Description

固态成像装置和摄像机系统
技术领域
本发明涉及一种固态成像装置和摄像机系统，特别地涉及诸如MOS型固态成像装置等的X-Y地址型固态成像装置(X-Y address type solid-stateimaging device)以及将其用作成像装置的摄像机系统(camera system)。
背景技术
作为X-Y地址型固态成像装置，例如MOS型固态成像装置，已知一种由以矩阵排列的很多单位像素构成的成像装置，其中每个单位像素由3个晶体管组成。该情形的单位像素的结构如图1所示。从该图中可以清楚地看出：单位像素100具有发光二极管(PD)101、传送晶体管102、放大晶体管103和复位晶体管104。
采用以上像素结构的MOS型固态成像装置工作，从而在未选择行期间，从漏极线105通过复位晶体管104使得浮动节点N101的电位处在低电平(以下记作“L电平”)，并且在选择行时使得浮动节点N101的电位处在高电平(以下记作“H电平”)。
如上所述，由以矩阵排列的单位像素构成的—其中每个单位像素由3个晶体管组成—现有MOS型固态成像装置，在未选择期间使得浮动节点N101的电位处在L电平(0V)，因此有时电子从浮动节点N101泄漏到发光二极管101，并由于该泄漏而生成了噪声。
发明内容
本发明的目的在于提供一种能够防止电子从浮动节点泄漏到发光二极管并且能够降低由于该泄漏而造成的噪声的固态成像装置以及将其用作成像装置的摄像机系统。
为了达到上述目的，根据本发明第一方面的固态成像装置具有光电变换元件；将所述光电变换元件的信号传送到浮动节点(floating node)的第一导电型的传送晶体管；将所述浮动节点的信号输出到信号线的放大晶体管；将所述浮动节点复位的第一导电型的复位晶体管；和驱动互连线(interconnect)的驱动部件，所述复位晶体管在所述浮动节点的相反端的主电极被连接到该互连线，其中所述驱动部件具有连接在所述互连线与电压源之间的第二导电型的第一晶体管和连接在所述互连线与接地之间且由具有与用于所述第一晶体管的相反极性的信号所驱动的第二导电型的第二晶体管。
根据本发明第二方面的摄像机系统具有固态成像装置、将入射光导入所述固态成像装置的成像部件的光学系统和处理所述固态成像装置的输出信号的信号处理电路，其中所述固态成像装置具有光电变换元件、将所述光电变换元件的信号传送到浮动节点的第一导电型的传送晶体管、将所述浮动节点的信号输出到信号线的放大晶体管、将所述浮动节点复位的第一导电型的复位晶体管、连接在互连线与电压源之间的第二导电型的第一晶体管和连接在所述互连线与接地之间且由具有与用于所述第一晶体管的相反极性的信号所驱动的第二导电型的第二晶体管，所述复位晶体管在所述浮动节点的相反端的主电极被连接到该互连线。
根据本发明第三方面的固态成像元件具有光电变换元件、连接到所述光电变换元件的第一导电型的第一晶体管、一端连接到所述第一晶体管的第一电极的第一导电型的第二晶体管、控制电极被连接到所述第一电极且一个电极的电极被电连接到垂直信号线的第三晶体管、连接到所述垂直信号线的取样和保持电路以及连接到所述第二晶体管的另一端的垂直驱动电路，其中所述垂直驱动电路具有连接到第一基准电位的第二导电型的第四晶体管以及连接到所述第四晶体管和第二基准电位的第二导电型的第五晶体管，并且其中所述第四晶体管和所述第五晶体管的连接点被连接到所述另一端。
根据本发明，当例如选择时从扫描系统供给复位电压时，此复位电压由驱动部件提供给复位晶体管的互连线。此复位电压通过复位晶体管而被提供给浮动节点，从而复位该节点的电位。另一方面，当处于没有从扫描系统供给复位电压的未选择时，驱动部件的接地端的第二导电型的第二晶体管的沟道电压(channel voltage)被提供给复位晶体管的互连线。接着，当复位晶体管变为导通时，浮动节点的电位由第二晶体管的沟道电压来决定，而不再是0V。由此，可防止电荷通过传送晶体管从浮动节点泄漏到光电变换元件。
附图说明
图1是用于说明现有技术的问题的单位像素的结构图。
图2是根据本发明第一实施例的例如MOS型固态成像装置的结构示例的电路图。
图3是缓冲器末级的一般结构示例的电路图。
图4是根据第一实施例的缓冲器末级的结构示例的电路图。
图5A～5G是用于说明根据第一实施例的MOS型固态成像装置的操作的时序图。
图6是根据本发明第二实施例的例如MOS型固态成像装置的结构示例的电路图。
图7是根据第二实施例的缓冲器末级的结构示例的电路图。
图8A～8H是用于说明根据第二实施例的MOS型固态成像装置的操作的时序图。
图9是根据本发明的摄像机系统的结构示例的框图。
具体实施方式
以下，参照附图来详细说明本发明的实施例。
[第一实施例]
图2是根据本发明的第一实施例的固态成像装置的结构示例的电路图，例如MOS型固态成像装置。注意到：在MOS型固态成像装置中，很多单位像素被配置成例如矩阵，但这里，为了作图的简略起见，画出了2行×2列的像素阵列。
在图2中，单位像素10除了具有由例如发光二极管(PD)11构成的光电变换元件以外，还具有包括传送晶体管12、放大晶体管13和复位晶体管14这3个N型(第一导电型)MOS晶体管的三晶体管结构。
在此像素结构中，发光二极管11将入射光光电变换成具有与该入射光的光量对应的电荷的信号电荷(例如电子)，并进行存储。传送晶体管12被连接在发光二极管11的阴极与浮动节点N11之间，具有被连接到垂直选择线21的栅极，并具有这样的功能：通过被来自此垂直选择线21的信号所导通(接通)，而将存储于发光二极管11中的信号电荷传送到浮动节点N11。
放大晶体管13被连接在垂直信号线(VSL)22与电源Vdd之间，具有被连接到浮动节点N11的栅极，并具有将浮动节点N11的电位输出到垂直信号线22的功能。复位晶体管14具有被连接到漏极线(互连线)23的漏极(一个主电极)，被连接到浮动节点N11的源极(另一个主电极)以及被连接到复位线24的栅极，并具有将浮动节点N11的电位复位的功能。
在由这些以矩阵排列的单位像素10所形成的像素区域(成像区域)中，垂直选择线21、漏极线23和复位线24这3条线按像素阵列的每一行被布线于水平(H)方向(图中的左右方向)，而垂直信号线22逐列地被布线于垂直(V)方向(图中的上下方向)。并且，垂直选择线21、漏极线23和复位线24由垂直驱动电路(VDRV)25来驱动。
垂直驱动电路(VDRV)25具有V移位寄存器(VSR)26，用于以行为单位顺序输出垂直选择脉冲T′(T1′、T2′、...)、复位脉冲R′(R1′、R2′、...)和复位电压B′(B1′、B2′、...)，并具有缓冲器末级(驱动部件)27、28和29，用于由通过使垂直选择脉冲T′、复位脉冲R′和复位电压B′的极性反转而获得的垂直选择脉冲T、复位脉冲R和复位电压B来驱动垂直选择线21、复位线24和漏极线23。
注意到：尽管省略了图示，但V移位寄存器26包含用于将驱动脉冲(上述垂直选择脉冲T′、复位脉冲R′和复位电压B′)输入到所选行的复用器(multiplexer)以及用于在各级中缓冲该驱动脉冲的缓冲器。该缓冲器的末级是上述缓冲器末级27、28和29。
在缓冲器末级27、28和29内，驱动垂直选择线21和复位线24的缓冲器末级27和28两者呈现通常的CMOS反向器结构。即，当例如以缓冲器末级27为例时，如图3所示，它包括连接在垂直选择线21与电源(电压源)Vdd之间的P型MOS晶体管41和连接在垂直选择线21与接地(GND)之间且栅极与P型MOS晶体管41共同连接的N型MOS晶体管42，每个栅极被提供给来自V移位寄存器26的垂直选择脉冲T′。
另一方面，驱动漏级线(互连线)23的缓冲器末级29的结构是本发明的特征部分。如图4所示，此缓冲器末级29具有连接在漏级线23与电源Vdd之间且其栅极被提供给来自V移位寄存器26的复位电压B′的第一P型(第二导电型)MOS晶体管43、连接在漏级线23与接地之间的第二P型MOS晶体管44和使复位电压B′的极性反转并将其提供给第二P型MOS晶体管44的栅极的反向器45。
再次参照图2，在像素区域的垂直方向(上下方向)的一端，对于每一列，在垂直信号线22的一端与接地之间连接包括N型MOS晶体管的负载晶体管30。此负载晶体管30具有被连接到负载线31的栅极，并且充当将恒定的电流提供给垂直信号线22的恒流源。
在像素区域的垂直方向的另一侧，垂直信号线22的另一端连接了由N型MOS晶体管形成的取样和保持(SH)开关32的一端(一个主电极)。此取样和保持开关32的控制端(栅极)被连接到SH线33。
取样和保持开关32的另一端(另一个主电极)连接了取样和保持(SH)/CDS(相关二重取样，correlated double sampling)电路34的输入端。该取样和保持/CDS电路34是对垂直信号线22的电位Vsig进行取样和保持并进行相关二重取样(CDS)的电路。这里，“相关二重取样”指对以时间序列输入的2个电压信号进行取样并且输出差分的处理。
由N型MOS晶体管形成的水平选择开关36被连接在取样和保持/CDS电路34的输出端与水平信号线(HSL)35之间。此水平选择开关36的控制端(栅极)在水平扫描时被提供给从构成水平驱动电路的H移位寄存器(HSR)37顺序输出的水平扫描脉冲H(H1、H2、...)。
当提供给水平扫描脉冲H并接通水平选择开关36时，在取样和保持/CDS电路34中通过相关二重取样所取样的信号通过水平选择开关36被读出至水平信号线35。此读出的信号Hsig通过连接到水平信号线35的另一端的输出放大器(AMP)38而从输出端子39导出为输出信号Vout。
接下来，使用图5A～5G的时序图来说明具有如上所述结构的第一实施例的MOS型固态成像装置的操作。这里，将着眼于图2左下的像素而给出说明。
首先，在未选择时，浮动节点N11的电位由于后述的理由而变成0.5V。此时，从V移位寄存器26输出的复位电压B1′变成0V。由此，从表示缓冲器末级29的具体示例的图4的电路操作中可以清楚地看出：漏极线23的电位(复位电压)B1变成电源电压Vdd，例如3.0V。
这里，如图5A所示，提供给负载线28的负载信号的信号电平被设置成例如1.0V，接着，从V移位寄存器26输出L电平的复位脉冲R1′。此复位脉冲R1′在缓冲器末级28处被反转极性，并变成如图5D所示的H电平的复位脉冲R1，且被施加于复位晶体管14的栅极。于是，复位晶体管14就导通了。因此，浮动节点N11通过复位晶体管14而与漏极线23连接，并如图5F所示，其电位被复位至由复位晶体管14的沟道电压决定的H电平，例如2.5V。由此，放大晶体管13的栅极电压也变成2.5V。
垂直信号线22的电位Vsig1由与垂直信号线22连接的众多像素的放大晶体管中具有最高栅极电压的放大晶体管来决定。结果，垂直信号线22的电位Vsig1由浮动节点N11的电位来决定。即，此像素10变成选择状态。
具体地说，放大晶体管13与负载晶体管30形成源极输出电路(sourcefollower circuit)，并且其输出电压表现为如图5G所示的垂直信号线22上的像素电位Vsig1。此时的电位Vsig1变成复位电平的电压。此复位电平的电压通过取样和保持开关32而被输入到取样和保持/CDS电路34。
接下来，从V移位寄存器26输出的垂直选择脉冲T1′变成L电平，并基于此、从缓冲器末级27输出的垂直选择脉冲T1变成H电平。于是，传送晶体管12就导通了，光在发光二极管11处被光电变换，并且所存储的信号电荷(本例中是电子)被传送(读出)至浮动节点N11。由此，放大晶体管13的栅极电位根据从发光二极管11读出至浮动节点N11的信号电荷量而在负方向上变化。垂直信号线22的电位Vsig1也据此相应地变化。
此时的电位Vsig1变成初始信号电平的电压。此信号电平的电压通过取样和保持开关32而被输入到取样和保持/CDS电路34。接着，如图5G所示，取样和保持/CDS电路34进行这样的处理：即取得先前的复位电平的电压与这时的信号电平的电压之间的差分，并保持此差分电压。
接下来，如图5B所示，从V移位寄存器26输出的复位电压B1′变成H电平，并基于此、从缓冲器末级29输出的复位电压B1变成如图5C所示的L电平。此时，从表示缓冲器末级29的具体示例的图4的电路操作可以清楚地看出：通过漏极线23提供给像素10的复位电压B1不是0V，而是由P型MOS晶体管44的沟道电压(根据阈值而确定的值)来决定的，并在本实施例的情形中变成例如0.5V。
在此状态中，当从V移位寄存器26输出L电平的复位信号R1′，并基于此、从缓冲器末级28输出H电平的复位信号R1时，复位晶体管14就导通了，因此，浮动节点N11通过复位晶体管14而与漏极线23连接，其电位变成漏极线23的电位，即0.5V，而像素10返回到未导通状态。
在此未选择状态中，如图5F所示，浮动节点N11的电位不是0V，而是0.5V，因此，可防止电子通过传送晶体管12泄漏到发光二极管11。这里，由于将具有如图4所示电路结构的缓冲器末级用作驱动漏极线23的缓冲器末级29，以及将P型MOS晶体管44配置在接地端，浮动节点N11的电位变成0.5V。
顺便提及，作为得到同样效果的对策，也可考虑这样的结构：即将通常的CMOS反向器用作缓冲器末级29，并将P型MOS晶体管配置在其输出端与漏极线23之间。然而，当采用此结构时，该P型MOS晶体管会变成电阻器，并延长时间常数。另一方面，通过使用图4的缓冲器末级29，该缓冲器末级29采用如下结构：即当使用通常的CMOS反向器时，配置P型MOS晶体管来取代接地端的N型MOS晶体管，这样就能够由该缓冲器末级29直接地驱动漏极线23而不会发生上述时间常数的问题，因此能提高驱动能力，并提高速度。
第一行的像素全部由上述一系列的操作同时驱动，而信号的一行值(worth)被同时保持(存储)在取样和保持/CDS电路34中。此后，进入发光二极管11中的光电变换(曝光)及光电子存储的周期。接着，尽管在图5A～5G的时序图中未记述，但在此光电子存储周期中，H移位寄存器37开始水平扫描操作，并顺序输出水平扫描脉冲H1、H2、...。由此，水平选择开关36顺序导通，并将保持在取样和保持/CDS电路34中的信号顺序导出至水平信号线35。
当对接下来的第二行像素进行同样的操作时，第二行像素的像素信号被读出。以下，通过由V移位寄存器26顺序垂直扫描它们，可读出全部行的像素信号。进而，通过逐行地由H移位寄存器37顺序水平扫描它们，可读出全部像素的信号。
如上所述，通过提供由以矩阵排列的单位像素10组成的MOS型固态成像装置，每个单位像素具有包括传送晶体管12、放大晶体管13和复位晶体管14的三晶体管结构，其中，使用将P型MOS晶体管44配置在接地端而形成的反向器结构的缓冲器末级作为驱动漏极线23的缓冲器末级29，从而通过该P型MOS晶体管44的功能，使得未选择时浮动节点N11的电位变成例如0.5V，因此能切实防止电子通过传送晶体管12泄漏到发光二极管11。
结果，能抑制由于电子从浮动节点N11泄漏到发光二极管11而造成的噪声。进而，在中间电压(本例中是0.5V)的产生中，没有必要像在电阻分压中那样提供电流，因此不会增大耗电，此外，电路规模很小，所以具有容易安装的优点。
注意到：作为构成缓冲器末级29的P型MOS晶体管44的沟道电压，本发明者得到的实验结果表明：为了防止泄漏到发光二极管11，并防止电压裕量(voltage margin)的降低，需要0.4V～0.7V的电压。
[第二实施例]
图6是根据本发明的第二实施例的固态成像装置的结构示例的电路图，例如MOS型固态成像装置。图中，与图2相同的部分被标以同一符号。
根据先前已述的第一实施例的MOS型固态成像装置被如下构造：即对于每一行，将与单位像素10的复位晶体管14的漏极连接的漏极线23布线于水平方向，并使得放大晶体管13的漏极电独立于复位晶体管14的漏极。与此相反，根据本实施例的MOS型固态成像装置被如下构造：即将放大晶体管13的漏极电连接到复位晶体管14的漏极。
具体地说，从图6可见，漏极线(DL)23被逐列地布线于垂直方向，而像素10的放大晶体管13和复位晶体管14的漏极被逐列地共同连接到此漏极线23。放大晶体管13的源极被连接到垂直信号线22。漏极线23由漏极线驱动电路(DLDRV)51经缓冲器末级52在全部列中同时驱动。结果，对于全部像素，放大晶体管13和复位晶体管14的漏极被同时驱动。
图7表示缓冲器末级52的具体结构示例。从图7可见，缓冲器末级52被如下构造：即包括第一P型MOS晶体管53和第二P型MOS晶体管54，其中第一P型MOS晶体管53被连接在漏极线23与电源Vdd之间，并且具有被提供给第一复位电压DA的栅极，第二P型MOS晶体管54被连接在漏极线23与接地之间，并且具有被提供给第二复位电压DB的栅极。
将具有如图8的时序图所示的极性与时序关系的第一和第二复位电压DA(DA1、DA2、...)、DB(DB1、DB2、...)从漏极线驱动电路51提供给此缓冲器末级52。由此，基于第一和第二复位电压DA和DB，缓冲器末级52的第一和第二P型MOS晶体管53和54在彼此不同的定时导通/截止。这样，由于下面的理由，使得第一和第二P型MOS晶体管53和54在不同的定时导通/截止。
当像用于第一实施例中的缓冲器末级29那样，即第一和第二P型MOS晶体管43和44由具有相反极性的信号所操作时，接地端的P型MOS晶体管44的开/关操作正好被反向器的延迟时间所延迟，因此，特别是当复位电压B从H电平变成L电平时，MOS晶体管43和44两者都在短时间内同时变成导通(ON)状态，所以引起了大电流，并且导致了耗电的增大和漏极线23噪声的生成。
与此相反，通过像用于本实施例中的缓冲器末级52那样，在彼此不同的开/关定时来操作MOS晶体管53和54两者，例如将不同的复位电压DA和DB提供给第一和第二P型MOS晶体管53和54，先截止一方(MOS晶体管53)，再导通另一方(MOS晶体管54)，从而使得MOS晶体管53和54两者不会同时变成导通状态，因此不会引起耗电增大以及漏极线23噪声生成的问题。
特别地，由于根据本实施例的MOS型固态成像装置被构造成同时驱动全部像素中放大晶体管13和复位晶体管14的漏极，所以电流变得比根据第一实施例的仅以行为单位来驱动它们的MOS型固态成像装置的情形更大，因此在不同的定时来导通/截止P型MOS晶体管53和54的效果很好。
而且，根据第一实施例的MOS型固态成像装置被构造成使得在截止第一和第二P型MOS晶体管43和44之后，负载信号Load被断开(处于L电平)，但与此相反，如图8A～图8H的时序图所示，根据本实施例的MOS型固态成像装置被构造成在第一和第二P型MOS晶体管53和54的开/关操作之前，先断开负载信号。这是因为根据本实施例的MOS型固态成像装置被构造成将放大晶体管13的漏极电连接到复位晶体管14的漏极以便一起驱动它们，因此，在P型MOS晶体管53和54的开/关操作之前，先切断供给垂直信号线22的电流。
在具有上述结构的第二实施例的MOS型固态成像装置中，从上述说明可以清楚地看出：漏极线23基于从漏极线驱动电路51输出的第一和第二复位电压DA和DB、由缓冲器末级52的输出电压D(D1、D2、...)在全部列中被同时驱动，而在垂直选择线21和复位线24通过V移位寄存器26的垂直扫描、以与第一实施例的MOS型固态成像装置相同的方式被逐行地顺序驱动。注意到：其它基本的技术概念和操作与根据第一实施例的MOS型固态成像装置的那些相同。
在根据第二实施例的MOS型固态成像装置的情形中，能得到与根据第一实施例的MOS型固态成像装置相同的操作模式和效果。即，通过将具有通过将P型MOS晶体管54配置在接地端而形成的反向器结构的缓冲器末级用作驱动漏极线23的缓冲器末级52，从而利用该P型MOS晶体管54的功能，使得未选择时浮动节点N11的电位变成例如0.5V，并能切实防止电子通过传送晶体管12泄漏到发光二极管11，因此能抑制由于此泄漏而造成的噪声。进而，可由该缓冲器末级52直接地驱动漏极线23，从而能提高驱动能力，并获得速度的提高。
除了以上操作模式和效果之外，根据第二实施例的MOS型固态成像装置被构造成将放大晶体管13的漏极电连接到复位晶体管14的漏极，因此晶体管13和14两者的漏极区域能被共用，因而具有能够利用该数量而较小地构造单位像素10的优点。
注意到：在本实施例中，使用了将漏极线23逐列地布线于垂直方向的所谓垂直互连线，但在全部列中同时驱动漏极线23，因此也有可能像遮光膜(light blocking film)那样进行整个表面上的布线。
而且，在上述各实施例中，当使复位晶体管14的漏极处在L电平时，其栅极被提供给复位脉冲R，但例如当复位晶体管14的阈值电压Vth足够低、如-0.5V或更低时，则当复位晶体管14的漏极处在L电平时，就没有必要将复位脉冲R提供给复位晶体管14的栅极。
而且，在上述各实施例中，采用将N型MOS晶体管用作单位像素10的3个晶体管的情形作为示例而给出说明，但也有可能将这些晶体管形成为P型MOS晶体管，将N型MOS晶体管用作结构缓冲器末级的晶体管，并且转换电压的高低电平。而且，也有可能以相反导电型的晶体管来构成其它晶体管。而且，光电变换元件不限于发光二极管，也可以是光栅等其它光电变换元件。
图9是根据本发明的摄像机系统的简要结构的框图。该摄像机系统具有成像装置61，将入射光导入此成像装置61的像素区域的光学系统，例如使入射光(成像光)会聚在成像表面上的透镜62，驱动成像装置61的驱动电路63，处理成像装置61的输出信号的信号处理电路64等。
在具有上述结构的摄像机系统中，使用根据前述第一或第二实施例的固态成像装置作为成像装置61，即这样的MOS型固态成像装置：其中，除了光电变换元件以外，单位像素具有包括传送晶体管、放大晶体管和复位晶体管的三晶体管结构，并且使用具有通过将P型MOS晶体管配置在接地端而形成的反向器结构的驱动部件作为驱动漏极线的驱动部件。
驱动电路(DRV)63具有用于产生各种类型定时信号的定时发生器(未图示)，并且驱动成像装置(MOS型固态成像装置)61以便实现在上述操作示例中说明的驱动，上述定时信号包含驱动图2和图6中的V移位寄存器26和H移位寄存器37的开始脉冲和时钟脉冲。信号处理电路(PRC)64对MOS型固态成像装置61的输出信号Vout施加各种信号处理，并将其输出为视频信号。
这样，根据本摄像机系统，通过将根据前述第一或第二实施例的MOS型固态成像装置用作成像装置61，这些MOS型固态成像装置能以小电路规模且不增加耗电地实现由于电子从浮动节点泄漏到发光二极管而造成的噪声的降低，因此能以小电路规模和低耗电而得到噪声少的高像质视频图像。
产业上的可利用性
如上所述，根据本发明的固态成像装置和摄像机系统，利用P型MOS晶体管的功能，能防止电子从浮动节点泄漏到光电变换元件，因此可降低由于该泄漏而造成的噪声，所以本发明能适用于摄影机等。

Claims (16)

1.一种固态成像装置，包括：
光电变换元件；
第一导电型的传送晶体管，用于将所述光电变换元件的信号传送到浮动节点；
放大晶体管，用于将所述浮动节点的信号输出到信号线；
第一导电型的复位晶体管，用于将所述浮动节点复位；和
驱动部件，用于驱动互连线，所述复位晶体管在所述浮动节点的相反端的主电极被连接到该互连线，其中
所述驱动部件具有：
第二导电型的第一晶体管，被连接在所述互连线与电压源之间；和
第二导电型的第二晶体管，被连接在所述互连线与接地之间，并且由具有与用于所述第一晶体管的相反极性的信号所驱动。
2.根据权利要求1所述的固态成像装置，其中当所述第二晶体管导通时的沟道电压是0.4V～0.7V。
3.根据权利要求1所述的固态成像装置，其中所述第一晶体管和所述第二晶体管在开/关定时上不同。
4.根据权利要求1所述的固态成像装置，其中所述放大晶体管有一个主电极被电连接到所述复位晶体管在所述浮动节点的相反端的主电极。
5.根据权利要求4所述的固态成像装置，进一步包括用于在所述第一晶体管和第二晶体管的开/关操作之前先切断供给所述信号线的电流的装置。
6.根据权利要求1所述的固态成像装置，其中所述第一导电型是N型，并且所述第二导电型是P型。
7.一种摄像机系统，包括：
固态成像装置；
光学系统，用于将入射光导入所述固态成像装置的成像部件；和
信号处理电路，用于处理所述固态成像装置的输出信号，其中
所述固态成像装置具有：
光电变换元件；
第一导电型的传送晶体管，用于将所述光电变换元件的信号传送到浮动节点；
放大晶体管，用于将所述浮动节点的信号输出到信号线；
第一导电型的复位晶体管，用于将所述浮动节点复位；
第二导电型的第一晶体管，被连接在互连线与电压源之间，所述复位晶体管在所述浮动节点的相反端的主电极被连接到该互连线；和
第二导电型的第二晶体管，被连接在所述互连线与接地之间，并且由具有与用于所述第一晶体管的相反极性的信号所驱动。
8.根据权利要求7所述的摄像机系统，其中所述第二晶体管的沟道电压是0.4V～0.7V。
9.根据权利要求7所述的摄像机系统，其中所述第一晶体管和所述第二晶体管在开/关定时上不同。
10.根据权利要求7所述的摄像机系统，其中所述放大晶体管有一个主电极被电连接到所述复位晶体管在所述浮动节点的相反端的主电极。
11.根据权利要求10所述的摄像机系统，进一步包括用于在所述第一晶体管和第二晶体管的开/关操作之前先切断供给所述信号线的电流的装置。
12.根据权利要求7所述的摄像机系统，其中所述第一导电型是N型，并且所述第二导电型是P型。
13.一种固态成像元件，包括：
光电变换元件；
第一导电型的第一晶体管，被连接到所述光电变换元件；
第一导电型的第二晶体管，有一端被连接到所述第一晶体管的第一电极；
第三晶体管，其中控制电极被连接到所述第一电极，并且一个电极被电连接到垂直信号线；
取样和保持电路，被连接到所述垂直信号线；
垂直驱动电路，被连接到所述第二晶体管的另一端，其中
所述垂直驱动电路包括：
第二导电型的第四晶体管，被连接到第一基准电位；和
第二导电型的第五晶体管，被连接到所述第四晶体管和第二基准电位，并且其中
所述第四晶体管和所述第五晶体管的连接点被连接到所述另一端。
14.根据权利要求13所述的固态成像元件，其中所述第五晶体管的控制电极被连接到反向器电路。
15.根据权利要求13所述的固态成像元件，其中：
所述固态成像元件进一步包括被连接到所述取样和保持电路的第六晶体管，并且
所述第六晶体管由不同于所述垂直驱动电路的电路所控制。
16.根据权利要求13所述的固态成像元件，其中所述垂直信号线被连接到电流源。
CNB038037432A 2002-02-12 2003-02-12 固态成像装置和摄像机系统 Expired - Fee Related CN100534150C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002033583 2002-02-12
JP33583/2002 2002-02-12

Publications (2)

Publication Number Publication Date
CN1631034A CN1631034A (zh) 2005-06-22
CN100534150C true CN100534150C (zh) 2009-08-26

Family

ID=27678003

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038037432A Expired - Fee Related CN100534150C (zh) 2002-02-12 2003-02-12 固态成像装置和摄像机系统

Country Status (8)

Country Link
US (2) US7375753B2 (zh)
EP (1) EP1475962B1 (zh)
JP (1) JP4193698B2 (zh)
KR (1) KR100940637B1 (zh)
CN (1) CN100534150C (zh)
DE (1) DE60332005D1 (zh)
TW (1) TWI240410B (zh)
WO (1) WO2003069897A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1276534C (zh) * 2001-07-11 2006-09-20 本田技研工业株式会社 用于在燃料电池用的隔板上涂覆密封剂的方法
JP4355148B2 (ja) * 2003-02-28 2009-10-28 パナソニック株式会社 固体撮像装置の駆動方法
JP4503955B2 (ja) * 2003-08-21 2010-07-14 パナソニック株式会社 固体撮像装置およびカメラ
JP4161855B2 (ja) 2003-09-10 2008-10-08 ソニー株式会社 固体撮像装置、駆動制御方法及び駆動制御装置
US7446806B2 (en) * 2003-12-19 2008-11-04 Symbol Technologies, Inc. Single chip, noise-resistant, one-dimensional, CMOS sensor for target imaging
JP4144535B2 (ja) * 2004-03-03 2008-09-03 ソニー株式会社 固体撮像装置、画素信号読出方法
JP4425809B2 (ja) * 2005-02-03 2010-03-03 富士通マイクロエレクトロニクス株式会社 撮像装置
WO2007037163A1 (ja) * 2005-09-28 2007-04-05 Matsushita Electric Industrial Co., Ltd. 固体撮像素子の駆動方法、固体撮像素子、信号処理回路および撮像装置
JP4746962B2 (ja) * 2005-11-02 2011-08-10 キヤノン株式会社 固体撮像装置及び撮像システム
JP2008042347A (ja) * 2006-08-02 2008-02-21 Canon Inc 撮像素子及びその制御方法、及び撮像装置
JP4425950B2 (ja) 2007-06-01 2010-03-03 シャープ株式会社 固体撮像装置および電子情報機器
JP2009059811A (ja) * 2007-08-30 2009-03-19 Sharp Corp 固体撮像装置および電子情報機器
US20090295965A1 (en) * 2008-05-30 2009-12-03 Himax Imaging, Inc. Method and circuit for driving active pixels in a cmos imager device
JP2010200025A (ja) * 2009-02-25 2010-09-09 Panasonic Corp 固体撮像装置
JP4921615B2 (ja) 2010-01-25 2012-04-25 パナソニック株式会社 プロテインａを自己組織化膜上に固定する方法
JP5601001B2 (ja) * 2010-03-31 2014-10-08 ソニー株式会社 固体撮像素子および駆動方法、並びに電子機器
FR2961019B1 (fr) * 2010-06-03 2013-04-12 Commissariat Energie Atomique Capteur d'image lineaire en technologie cmos
CN102918064B (zh) 2010-08-30 2015-03-11 松下健康医疗控股株式会社 在自组装单层上固定链霉亲和素的方法
JP5108166B2 (ja) 2010-10-19 2012-12-26 パナソニック株式会社 グルコースオキシダーゼを自己組織化膜上に固定する方法
CN102695007B (zh) * 2012-05-15 2014-10-29 格科微电子（上海）有限公司 图像传感器及其驱动方法
JP2017120973A (ja) * 2015-12-28 2017-07-06 ルネサスエレクトロニクス株式会社 撮像素子
CN107277396B (zh) * 2016-03-30 2021-02-26 松下知识产权经营株式会社 摄像装置
CN110870299B (zh) * 2017-07-14 2022-08-12 株式会社半导体能源研究所 摄像装置及电子设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965405B1 (en) * 1992-09-10 2005-11-15 Canon Kabushiki Kaisha Imaging pickup apparatus with control information capable of being stored to detachably attached memory
JP3466886B2 (ja) * 1997-10-06 2003-11-17 キヤノン株式会社 固体撮像装置
TW503620B (en) * 2000-02-04 2002-09-21 Sanyo Electric Co Drive apparatus for CCD image sensor
JP2001244456A (ja) * 2000-02-28 2001-09-07 Nec Corp 化合物半導体装置およびその製造方法
US6965408B2 (en) * 2000-02-28 2005-11-15 Canon Kabushiki Kaisha Solid-state image pickup device having a photoelectric conversion unit and a punch-through current suppression circuit
JP3750502B2 (ja) 2000-08-03 2006-03-01 ソニー株式会社 固体撮像装置およびカメラシステム

Also Published As

Publication number Publication date
EP1475962A4 (en) 2006-11-15
JPWO2003069897A1 (ja) 2005-06-09
US20050083408A1 (en) 2005-04-21
DE60332005D1 (de) 2010-05-20
US8390714B2 (en) 2013-03-05
CN1631034A (zh) 2005-06-22
JP4193698B2 (ja) 2008-12-10
US20080043130A1 (en) 2008-02-21
EP1475962A1 (en) 2004-11-10
US7375753B2 (en) 2008-05-20
EP1475962B1 (en) 2010-04-07
TW200400628A (en) 2004-01-01
TWI240410B (en) 2005-09-21
KR100940637B1 (ko) 2010-02-05
KR20040081781A (ko) 2004-09-22
WO2003069897A1 (fr) 2003-08-21

Similar Documents

Publication Publication Date Title
CN100534150C (zh) 固态成像装置和摄像机系统
US9490291B2 (en) Solid state imaging device and camera system
US7545425B2 (en) Solid-state image pickup device and camera system
US7362366B2 (en) High-speed solid-state imaging device capable of suppressing image noise
CN1691347B (zh) 固态成像器件及其驱动方法
CN102307281A (zh) 固体摄像器件、固体摄像器件的驱动方法和电子装置
US20040245434A1 (en) Image sensor
JP3578648B2 (ja) 増幅型固体撮像装置およびその駆動方法
JP4380716B2 (ja) 固体撮像装置およびカメラシステム
JP2020102847A (ja) インピーダンスが制御される行導体を有するマトリクスアレイ検出器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170204

Address after: Kanagawa Japan Atsugi Asahi 4-14-1

Patentee after: SONY semiconductor solutions

Address before: Tokyo, Japan, Japan

Patentee before: Sony Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090826

Termination date: 20210212