KR20180011562A - 단위 픽셀 장치 및 그 동작 방법 - Google Patents

단위 픽셀 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20180011562A
KR20180011562A KR1020160094053A KR20160094053A KR20180011562A KR 20180011562 A KR20180011562 A KR 20180011562A KR 1020160094053 A KR1020160094053 A KR 1020160094053A KR 20160094053 A KR20160094053 A KR 20160094053A KR 20180011562 A KR20180011562 A KR 20180011562A
Authority
KR
South Korea
Prior art keywords
voltage
reset transistor
unit
reset
power supply
Prior art date
Application number
KR1020160094053A
Other languages
English (en)
Other versions
KR102546197B1 (ko
Inventor
이웅희
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160094053A priority Critical patent/KR102546197B1/ko
Priority to US15/478,492 priority patent/US10447954B2/en
Publication of KR20180011562A publication Critical patent/KR20180011562A/ko
Application granted granted Critical
Publication of KR102546197B1 publication Critical patent/KR102546197B1/ko

Links

Images

Classifications

    • H04N5/369—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N5/374—
    • H04N5/376—

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 기술은 단위 픽셀 장치 및 그 동작 방법에 관한 것으로, 익스포져 시작 시점부터 리드아웃 타임 직전까지 플로팅 디퓨전 노드 리셋 동작을 수행하되, 리셋 트랜지스터의 게이트 전압을 익스포져 시작 시점부터 리드아웃 타임 직전까지 구간 동안 제어할 수 있도록 구현한 단위 픽셀 장치 및 그 동작 방법을 제공한다. 이러한 단위 픽셀 장치는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 복수의 단위 픽셀; 복수의 '리셋 트랜지스터 게이트 전압'을 전달하기 위한 리셋 트랜지스터 게이트 전압 전달부; 및 제어부로부터의 제어 신호에 따라 익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 동안 상기 리셋 트랜지스터 게이트 전압 전달부로부터의 복수의 '리셋 트랜지스터 게이트 전압' 중 제 1 전원 전압을 선택하여 각각의 상기 단위 픽셀 내의 리셋 트랜지스터의 게이트 단자로 전달하기 위한 제 1 전원 스위칭부를 포함할 수 있다.

Description

단위 픽셀 장치 및 그 동작 방법{Unit Pixel Apparatus and Operation Method Thereof}
본 발명의 몇몇 실시예들은 씨모스 이미지 센서(CIS : CMOS(Complementary Metal Oxide Semiconductor) Image Sensor)에 관한 것으로, 더욱 상세하게는 리셋 트랜지스터(Reset Transistor)의 게이트 전압에 의해 인접 광 감지기(예를 들어, 포토 다이오드)에서 발생하는 다크 커런트(Dark Current)에 의한 저조도 특성 열화를 저감시킬 수 있는 단위 픽셀 장치 및 그 동작 방법에 관한 것이다.
도 1은 일반적인 단위 픽셀의 구성도로서, 4-트랜지스터(Transistor) 구조의 단위 픽셀(11)을 나타내고 있다.
도 1을 참조하여 살펴보면, 단위 픽셀(11)은, 광 감지기(PD: Photo sensitive Device), 전달 트랜지스터(M1), 리셋 트랜지스터(M2), 드라이브 트랜지스터(M3) 및 선택 트랜지스터(M4)를 구비한다.
이때, 광 감지기(PD)는 광전 변환 기능을 수행한다. 즉, 광 감지기(PD)는 외부로부터 광(Light)을 수신하고, 수신된 광에 기초하여 광 전하(Photo Charge)를 생성한다. 광 감지기(PD)는 제어부(도면에 도시되지 않음)로부터 출력되는 제어 신호에 응답하여 온 또는 오프될 수 있다. 광 감지기(PD)가 온 상태일 때 광 감지기(PD)는 입사되는 빛을 감지하여 광 전하를 생성할 수 있다. 반면에, 광 감지기(PD)가 오프 상태일 때 광 감지기(PD)는 입사되는 빛을 감지하지 않는다. 광 감지기(PD)는 포토 다이오드(Photo Diode), 포토 트랜지스터(Photo Transistor), 포토 게이트(Photo Gate), 핀드 포토 다이오드(PPD: Pinned Photo Diode) 및 이들의 조합 중 적어도 어느 하나를 이용하여 구현할 수 있다.
그리고 전달 트랜지스터(M1)는 로우 디코더(도면에 도시되지 않음)로부터 게이트 단자로 인가되는 전달 제어 신호(TX)에 응답하여 일 단자에 연결된 광 감지기(PD)의 광 전하를 다른 일 단자에 연결된 플로팅 디퓨전 노드로 전달한다.
그리고 리셋 트랜지스터(M2)는 로우 디코더로부터 게이트 단자로 인가되는 리셋 제어 신호(RX)에 응답하여 일 단자로부터 인가되는 제 1 전원 전압(VDD)을 다른 일 단자에 연결된 플로팅 디퓨전 노드로 전달한다. 즉, 리셋 트랜지스터(M2)는 리셋 제어 신호(RX)에 응답하여 플로팅 디퓨전 노드에 저장되어 있는 광 전하를 리셋시킨다. 여기서, 리셋 트랜지스터(M2)의 드레인 단자로 인가되는 제 1 전원 전압은 리셋 트랜지스터(M2)의 입장에서는 초기화 전압이 될 것이다.
그리고 드라이브 트랜지스터(M3)는 일 단자가 제 1 전원 전압에 연결되고 게이트 단자와 연결된 플로팅 디퓨전 노드에 축적된 전하에 대응되는 전기 신호를 생성하여 다른 일 단자로 출력한다. 이때, 드라이브 트랜지스터(M3)는 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier)의 역할을 한다.
그리고 선택 트랜지스터(M4)는 로우 디코더로부터 게이트 단자로 인가되는 선택 제어 신호(SX)에 응답하여 동작하여 일 단자로 인가되는 드라이브 트랜지스터(M3)로부터의 전기 신호를 다른 일 단자를 통하여 픽셀 신호로 출력한다. 이때, 선택 트랜지스터(M4)는 선택 제어 신호(SX)에 응답하여 단위 픽셀(11)을 선택하기 위한 스위칭 동작 및 어드레스 동작을 수행한다.
여기서, 플로팅 디퓨전 노드는 전달 트랜지스터(M1) 및 리셋 트랜지스터(M2)의 다른 일 단자를 공통으로 구성하는 확산 영역으로, 영상 신호에 대응되는 전하 또는 초기화 전압에 대응되는 전하가 축적되므로, 플로팅 디퓨전 노드 고유의 커패시터(C1)로 모델링할 수 있다.
그런데, 종래의 씨모스 이미지 센서(CIS)는 다크 이미지 또는 저조도 이미지에 노이즈(Noise)가 유입되기 쉽기 때문에, 광 감지기 및 플로팅 디퓨젼 노드에서 발생하는 리크 전류를 제어하여 다크 상황 또는 저조도 상황에서의 노이즈가 화질에 미치는 영향을 저감시키는 기술이 필요하다.
도 2a 및 도 2b는 일반적인 단위 픽셀의 신호 리드아웃 타이밍과 플로팅 디퓨젼 노드의 전압 변화를 나타내는 도면이다.
이때, 도 2a는 익스포져 시작(Exposure Start) 시점부터 리드아웃 타임(Readout Time) 직전까지 구간 동안 플로팅 디퓨젼 노드를 플로팅 상태로 두는 형태를 나타내고 있으며, 도 2b는 익스포져 시작 시점부터 리드아웃 타임 직전까지 구간 동안 플로팅 디퓨젼 노드를 리셋시키는 형태를 나타내고 있다.
도 2a의 경우, 도면 부호 "21"로 표시된 바와 같이 익스포져 시작 시점부터 리드아웃 타임 직전까지 구간 동안 플로팅 디퓨젼 노드에 빛이 입사하거나 광 감지기(예를 들어, 포토 다이오드)에서 넘친 전하가 플로팅 디퓨젼 노드로 유입될 경우 플로팅 디퓨젼 노드의 전압이 떨어지게 된다.
최근에, 픽셀 사이즈가 작아짐에 따라 광 감지기의 용량을 확보하기 위해 전달 트랜지스터(M1)의 오프 포텐셜(Off Potential)을 계속 높이는 경향이 있으며, 이에 따라 블루밍(Blooming) 현상을 제어하는 것이 중요해지고 있다.
플로팅 디퓨젼 노드(FD node)의 경우 픽셀(Pixel)과 픽셀 사이에 위치한 정션 노드(Junction Node)가 높은 전압으로 유지될 경우, 광 감지기(예를 들어, 포토 다이오드)에서 넘친 전하가 다른 인접 픽셀로 넘어가는 부분에 대해 일정 부분 잡아주는 효과가 있다.
따라서 블루밍 현상을 제어하기 위해 도 2b에 도시된 바와 같이 익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 동안 리셋 제어 신호(RX)를 하이(High)로 셋팅(Setting)하여 플로팅 디퓨전 노드를 제 1 전원 전압으로 리셋시키는 동작을 수행할 수 있다.
이때, 플로팅 디퓨전 노드를 제 1 전원 전압으로 고정시키기 위해서는 리셋 트랜지스터(M2)가 리니어 영역(Linear Region)에서 동작할 수 있도록 리셋 트랜지스터(M2)의 게이트 전압으로 '제 1 전원 전압보다 리셋 트랜지스터(M2)의 임계 전압(Threshold Voltage) 이상 더 높은 전압'을 인가하여 줄 필요가 있다.
예를 들어, VDD = 2.8V이고 리셋 트랜지스터(M2)의 임계 전압이 0.2V라면, 리셋 트랜지스터(M2)의 게이트 전압은 3.0V 이상이 되어야 플로팅 디퓨전 노드 리셋 전압이 제 1 전원 전압으로 고정되게 된다. 이때, 제 1 전원 전압보다 높은 전압을 공급하는 회로는 예를 들면 포지티브 챠지 펌프(Positive Charge Pump) 회로 등을 이용하여 구현할 수 있다.
도 3a 및 도 3b는 일반적인 2x2 쉐어드 타입(Shared Type)의 단위 픽셀의 구성 및 레이아웃(Layout) 형태를 나타내는 도면으로, 공지 기술이므로 그 구체적인 설명은 생략하기로 한다.
다만, 도 3b에 도시된 바와 같이, 리셋 트랜지스터(M2)의 경우 레이아웃 형태에 따라 특정 광 감지기(예를 들어, PD3)와 인접하여 위치하게 될 가능성이 있는데, 리셋 트랜지스터(M2)의 게이트 단자에 높은 바이어스 전압이 걸려 있을 경우, 인접한 광 감지기(PD3)에는 리셋 트랜지스터(M2)의 높은 게이트 전압에 의해 다크 커런트(Dark Current)가 발생할 수 있으며, 이러한 다크 커런트에 의하여 저조도 특성이 열화될 수 있다.
본 발명의 실시예는 블루밍 특성을 개선하기 위해 익스포져 시작 시점부터 리드아웃 타임 직전까지 플로팅 디퓨젼 노드를 리셋시키는 동작에 있어서도 저조도 특성 열화를 감소시킬 수 있는 단위 픽셀 장치 및 그 동작 방법을 제공한다.
다시 말하면, 본 발명의 실시예는 익스포져 시작 시점부터 리드아웃 타임 직전까지 플로팅 디퓨전 노드 리셋 동작을 수행하되, 리셋 트랜지스터의 게이트 전압을 익스포져 시작 시점부터 리드아웃 타임 직전까지 구간 동안 제어할 수 있도록 구현한 단위 픽셀 장치 및 그 동작 방법을 제공한다.
본 발명의 실시예에 따른 단위 픽셀 장치는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 복수의 단위 픽셀; 복수의 '리셋 트랜지스터 게이트 전압'을 전달하기 위한 리셋 트랜지스터 게이트 전압 전달부; 및 제어부로부터의 제어 신호에 따라 익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 동안 상기 리셋 트랜지스터 게이트 전압 전달부로부터의 복수의 '리셋 트랜지스터 게이트 전압' 중 제 1 전원 전압을 선택하여 각각의 상기 단위 픽셀 내의 리셋 트랜지스터의 게이트 단자로 전달하기 위한 제 1 전원 스위칭부를 포함할 수 있다.
또한, 상기 단위 픽셀 장치는, '리셋 트랜지스터 게이트 전압'을 상기 리셋 트랜지스터 게이트 전압 전달부로 공급하기 위한 리셋 트랜지스터 게이트 전압 공급부를 더 포함하고, 상기 제 1 전원 스위칭부는, 상기 제어부로부터의 제어 신호에 따라 익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 동안 상기 리셋 트랜지스터 게이트 전압 전달부로부터의 복수의 '리셋 트랜지스터 게이트 전압' 중 상기 리셋 트랜지스터 게이트 전압 공급부로부터의 '리셋 트랜지스터 게이트 전압'을 선택하여 상기 각각의 단위 픽셀 내의 리셋 트랜지스터의 게이트 단자로 전달할 수 있다.
또한, 상기 단위 픽셀 장치는, 플로팅 디퓨젼 노드 리셋 전압을 공급하기 위한 플로팅 디퓨젼 노드 리셋 전압 공급부; 및 상기 제어부로부터의 제어 신호에 따라 익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 동안 상기 플로팅 디퓨젼 노드 리셋 전압 공급부로부터의 플로팅 디퓨젼 노드 리셋 전압을 상기 각각의 단위 픽셀 내의 리셋 트랜지스터의 드레인 단자로 전달하기 위한 제 2 전원 스위칭부를 더 포함할 수 있다.
한편, 본 발명의 실시예에 따른 단위 픽셀 장치의 동작 방법은, (a) 익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 동안에는 제어 신호에 따라 리셋 트랜지스터 게이트 전압 전달부로부터의 제 1 전원 전압을 각각의 단위 픽셀의 리셋 트랜지스터의 게이트 단자로 인가하는 단계; 및 (b) 익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 외의 리셋 구간 동안에는 반전 제어 신호에 따라 상기 리셋 트랜지스터 게이트 전압 전달부로부터의 제 2 전원 전압을 상기 각각의 단위 픽셀의 리셋 트랜지스터의 게이트 단자로 인가하는 단계를 포함할 수 있다.
또한, 상기 단위 픽셀 장치의 동작 방법은, (c) 상기 제 1 전원 전압보다도 낮은 전압을 상기 리셋 트랜지스터 게이트 전압 전달부로 공급하는 단계를 더 포함하고, 상기 (a) 단계는, 익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 동안에 제어 신호에 따라 상기 리셋 트랜지스터 게이트 전압 전달부로부터의 상기 제 1 전원 전압보다도 낮은 전압을 각각의 단위 픽셀의 리셋 트랜지스터의 게이트 단자로 인가할 수 있다.
또한, 상기 단위 픽셀 장치의 동작 방법은, 상기 (a) 단계는, 익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 동안에 제어 신호에 따라 플로팅 디퓨젼 노드 리셋 전압 공급부로부터의 플로팅 디퓨젼 노드 리셋 전압을 상기 각각의 단위 픽셀 내의 리셋 트랜지스터의 드레인 단자로 인가하는 과정을 더 수행하고, 상기 (b) 단계는, 익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 외의 리셋 구간 동안에 반전 제어 신호에 따라 상기 제 1 전원 전압을 상기 각각의 단위 픽셀 내의 리셋 트랜지스터의 드레인 단자로 인가하는 과정을 더 수행할 수 있다.
본 발명의 실시예에 따르면, 블루밍 특성을 개선하기 위해 익스포져 시작 시점부터 리드아웃 타임 직전까지 구간 동안 제 1 전원 전압(VDD)으로 플로팅 디퓨젼 노드를 리셋시키는 동작을 수행하는 경우, 리셋 트랜지스터의 높은 게이트 전압에 의해 인접한 광 감지기에서 발생하는 다크 커런트로 인한 저조도 특성 열화를 개선하기 위하여, 익스포져 시작 시점부터 리드아웃 타임 직전까지 구간 동안 리셋 트랜지스터의 게이트 전압을 제어하여 제 1 전원 전압 이하의 낮은 전압으로 인가함으로써, 블루밍 특성을 개선함과 동시에 다크 커런트에 의한 저조도 특성 열화를 감소시킬 수 있는 효과가 있다.
도 1은 일반적인 단위 픽셀의 구성도,
도 2a 및 도 2b는 일반적인 단위 픽셀의 신호 리드아웃 타이밍과 플로팅 디퓨젼 노드의 전압 변화를 나타내는 도면,
도 3a 및 도 3b는 일반적인 2x2 쉐어드 타입의 단위 픽셀의 구성 및 레이아웃 형태를 나타내는 도면,
도 4는 본 발명의 일 실시예에 따른 단위 픽셀 장치의 구성도,
도 5는 본 발명의 일 실시예에 따른 단위 픽셀 장치의 타이밍도,
도 6은 본 발명의 다른 실시예에 따른 단위 픽셀 장치의 구성도,
도 7은 본 발명의 실시예에 따른 단위 픽셀 장치에 적용되는 플로팅 디퓨젼 노드 리셋 전압 공급 장치의 구성도,
도 8은 본 발명의 실시예에 따른 단위 픽셀 장치에 플로팅 디퓨젼 노드 리셋 전압 공급 장치가 적용된 경우의 타이밍도,
도 9는 본 발명의 실시예에 따른 단위 픽셀 장치가 적용되는 씨모스 이미지 센서의 구성도이다.
본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.
도 4는 본 발명의 일 실시예에 따른 단위 픽셀 장치의 구성도이다.
도 4에 도시된 바와 같이, 본 발명의 일 실시예에 따른 단위 픽셀 장치는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 복수의 단위 픽셀(410 내지 412), 반전 리셋 제어 신호(RXB)에 따라 복수의 '리셋 트랜지스터 게이트 전압'을 전달하기 위한 리셋 트랜지스터 게이트 전압 전달부(420), 및 외부 제어부(도면에 도시되지 않음)로부터의 제어 신호(CTRL, CTRL_N)에 따라 익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 동안 리셋 트랜지스터 게이트 전압 전달부(420)로부터의 복수의 '리셋 트랜지스터 게이트 전압' 중 제 1 전원 전압(VDD)을 선택하여 각 단위 픽셀(410 내지 412) 내의 리셋 트랜지스터의 게이트 단자로 전달하기 위한 제 1 전원 스위칭부(430)를 포함한다.
일반적으로, 롤링 셔터 방식을 사용하는 씨모스 이미지 센서(CIS)의 경우, 로우(Row) 단위로 익스포져 타임(Exposure Time)이 달라지는 특성을 가지게 된다. 따라서 각 로우마다 익스포져 시작 시점부터 리드아웃 타임 직전까지 리셋 트랜지스터(M2)의 게이트 전압을 별도로 제어하여 줄 필요가 있다.
그런데, 일반적으로 단위 픽셀(410 내지 412) 내의 각 트랜지스터를 드라이브하는 로우 드라이버에 있어서, 리셋 트랜지스터 드라이버는 인버터 형태의 단순한 회로로 구성되어 있다.
따라서 본 발명의 일 실시예에서는 리셋 제어 신호(RX)가 하이(반전 리셋 제어 신호(RXB)는 로우)인 구간 동안, 외부 제어부로부터의 제어 신호(CTRL, CTRL_N)에 따라 리셋 트랜지스터(M2)의 게이트 전압을 제 2 전원 전압(VPP) 또는 제 1 전원 전압으로 제어할 수 있도록 구현한다.
이때, 제 2 전원 전압(VPP)은 예를 들어 포지티브 챠지 펌프 회로 등을 이용하여 구현한 전압으로, 제 1 전원 전압보다 리셋 트랜지스터(M2)의 임계 전압 이상 높은 전압을 의미한다. 그리고 제 1 전원 전압 및 제 2 전원 전압은 로우 드라이버의 외부로부터 전달받은 전압일 수 있다.
그리고 리셋 트랜지스터 게이트 전압 전달부(420)는 반전 리셋 제어 신호(RXB)에 따라 제 2 전원 전압을 전달하기 위한 제 1 전달부(421), 및 반전 리셋 제어 신호(RXB)에 따라 제 1 전원 전압을 전달하기 위한 제 2 전달부(422)를 포함한다. 이때, 예들 들어, 도 4에 도시된 바와 같이 제 1 및 제 2 전달부(421, 422)는 반전 리셋 제어 신호(RXB)에 따라 동작하는 피모스(PMOS) 트랜지스터로 구현할 수 있다. 한편, 제 2 전달부(422)는 반전 리셋 제어 신호(RXB)에 따라 동작하는 피모스 트랜지스터와 동상 리셋 제어 신호(RXP)에 따라 동작하는 엔모스(NMOS) 트랜지스터를 병렬로 구비하여 구현할 수도 있다.
그리고 제 1 전원 스위칭부(430)는 제어 신호(CTRL, CTRL_N)에 따라 동작하여 리셋 트랜지스터 게이트 전압 전달부(420)로부터의 복수의 '리셋 트랜지스터 게이트 전압' 중 어느 하나의 전압(도 4의 일 실시예에서는 제 1 전원 전압)을 각 단위 픽셀(410 내지 412) 내의 리셋 트랜지스터의 게이트 단자로 스위칭하는 역할을 수행하면 되며, 어떤 형태이든지 상관없이 다양한 형태로 구현할 수 있다. 예를 들어, 도 4의 일 실시예는 제어 신호 "CTRL_N"에 따라 동작하여 리셋 트랜지스터 게이트 전압 전달부(420)로부터의 제 2 전원 전압을 각 단위 픽셀(410 내지 412) 내의 리셋 트랜지스터의 게이트 단자로 스위칭하기 위한 제 1 스위치(431)와, 제어 신호 "CTRL"에 따라 동작하여 리셋 트랜지스터 게이트 전압 전달부(420)로부터의 제 1 전원 전압을 각 단위 픽셀(410 내지 412) 내의 리셋 트랜지스터의 게이트 단자로 스위칭하기 위한 제 2 스위치(432)로 구현한 경우를 나타내고 있다.
이처럼, 본 발명의 일 실시예에서는 일 예로 리셋 트랜지스터 게이트 전압 전달부(420)와 제 1 전원 스위칭부(430)를 단위 픽셀의 트랜지스터를 드라이브하는 역할을 하는 로우 드라이버 내에 구현한다. 여기서, 리셋 트랜지스터(M2)의 게이트 단자로 인가되는 전원(RX, 리셋 트랜지스터의 게이트 전압)을 익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 동안과 그 외의 리셋 구간(Period)에서 각각 다른 전압으로 인가해 줄 수 있도록, 리셋 트랜지스터 게이트 전압 전달부(420)와 그 리셋 트랜지스터 게이트 전압 전달부(420)를 제어하는 반전 리셋 제어 신호(RXB, 여기서 RXB는 RX의 반전 신호임)를 구현하고 또한 제 1 전원 스위칭부(430)와 그 제 1 전원 스위칭부(430)를 제어하는 제어 신호(CTRL, 여기서 CTRL_N은 CTRL의 반전 신호임)를 구현한다.
즉, 익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 동안에는 제어 신호 "CTRL"이 하이 상태가 되어 제 1 전원 전압을 각 단위 픽셀(410 내지 412)의 리셋 트랜지스터(M2)의 게이트 단자로 인가하고, 익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 외의 리셋 구간 동안에는 제어 신호 "CTRL_N"이 하이 상태가 되어 제 2 전원 전압을 각 단위 픽셀(410 내지 412)의 리셋 트랜지스터(M2)의 게이트 단자로 인가한다. 이때, 제어 신호 "CTRL"과 "CTRL_N"은 외부의 제어부(예를 들어, 타이밍 제너레이터)로부터 인가받을 수 있다.
한편, 롤링 셔터를 사용하는 방식이 아니라 글로벌 셔터(Global Shutter)를 사용하는 경우에 있어서도 익스포져 시작 시점부터 리드아웃 타임 직전까지 리셋 트랜지스터(M2)의 게이트 전압을 별도로 제어할 수 있도록 구현할 수 있다.
도 5는 본 발명의 일 실시예에 따른 단위 픽셀 장치의 타이밍도이다.
도 5에 도시된 바와 같이, 익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 동안 제 1 전원 스위칭부(430)의 제 2 스위치(432)를 제어하는 제어 신호(CTRL)를 하이 상태로 하여 리셋 트랜지스터(M2)의 게이트 전압을 제어한다.
즉, 익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 동안 제 1 전원 스위칭부(430)의 제 2 스위치(432)를 제어하는 제어 신호 "CTRL"을 하이 상태로 하여 리셋 트랜지스터(M2)의 게이트 전압을 제 2 전원 전압(VPP)에서 제 1 전원 전압(VDD)으로 변경하여 설정함으로써, 블루밍 특성을 개선시키면서도 리셋 트랜지스터의 높은 게이트 전압에 의해 인접한 광 감지기에서 발생하는 다크 커런트로 인한 저조도 특성 열화를 개선시킬 수 있다.
그리고 본 발명의 실시예는 롤링 셔터 방식뿐만 아니라 글로벌 셔터 방식에도 적용될 수 있으며, 또한 4-트랜지스터 구조의 단위 픽셀뿐만 아니라 다른 공유 형태의 단위 픽셀에도 적용될 수 있다.
전술한 바와 같이, 리셋 트랜지스터(M2)의 게이트 전압이 높을 경우에는 인접한 광 감지기에서 발생하는 다크 커런트로 인하여 저조도 특성 열화가 야기되기 때문에, 리셋 트랜지스터(M2)의 게이트 전압은 가능한 한 낮게 설정하는 것이 저조도 특성 측면에서 유리하다.
따라서 본 발명의 다른 실시예에서는 제어 신호 "CTRL"의 하이 상태에 따라 익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 동안에 각 단위 픽셀(410 내지 412)의 리셋 트랜지스터(M2)의 게이트 단자에 제 1 전원 전압보다도 낮은 전압을 공급할 수 있는 회로(도 6의 리셋 트랜지스터 게이트 전압 공급부(610))를 추가하며, 이를 도 6을 참조하여 상세히 살펴보면 다음과 같다.
도 6은 본 발명의 다른 실시예에 따른 단위 픽셀 장치의 구성도로서, 그 구성 및 동작이 도 4에서 전술한 바와 유사하므로 여기서는 차이점 위주로 간략하게 설명하기로 한다.
도 6에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 단위 픽셀 장치는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 복수의 단위 픽셀(410 내지 412), '리셋 트랜지스터 게이트 전압'을 공급하기 위한 리셋 트랜지스터 게이트 전압 공급부(610), 리셋 트랜지스터 게이트 전압 공급부(610)로부터의 '리셋 트랜지스터 게이트 전압'을 포함하는 복수의 '리셋 트랜지스터 게이트 전압'을 반전 리셋 제어 신호(RXB)에 따라 전달하기 위한 리셋 트랜지스터 게이트 전압 전달부(420), 및 외부 제어부(도면에 도시되지 않음)로부터의 제어 신호(CTRL, CTRL_N)에 따라 익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 동안 리셋 트랜지스터 게이트 전압 전달부(420)로부터의 복수의 '리셋 트랜지스터 게이트 전압' 중 리셋 트랜지스터 게이트 전압 공급부(610)로부터의 '리셋 트랜지스터 게이트 전압'을 선택하여 각 단위 픽셀(410 내지 412) 내의 리셋 트랜지스터의 게이트 단자로 전달하기 위한 제 1 전원 스위칭부(430)를 포함한다.
이때, 본 발명의 다른 실시예에서는 리셋 제어 신호(RX)가 하이(반전 리셋 제어 신호(RXB)는 로우)인 구간 동안, 외부 제어부로부터의 제어 신호(CTRL, CTRL_N)에 따라 리셋 트랜지스터(M2)의 게이트 전압을 제 2 전원 전압 또는 리셋 트랜지스터 게이트 전압 공급부(610)로부터의 '리셋 트랜지스터 게이트 전압'으로 제어할 수 있도록 구현한다.
여기서, 리셋 트랜지스터 게이트 전압 전달부(420)의 제 2 전달부(422)를 피모스(PMOS) 트랜지스터로 구현한 경우, 리셋 트랜지스터 게이트 전압 공급부(610)는 피모스 트랜지스터의 임계 전압 이상에서 제 1 전원 전압 이하까지의 전압값을 '리셋 트랜지스터 게이트 전압'으로 공급하는 것이 바람직하다. 한편, 리셋 트랜지스터 게이트 전압 전달부(420)의 제 2 전달부(422)를 피모스 트랜지스터와 엔모스(NMOS) 트랜지스터를 병렬로 구비하여 구현한 경우, 리셋 트랜지스터 게이트 전압 공급부(610)는 리셋 트랜지스터(M2)의 임계 전압 이상에서 제 1 전원 전압 이하까지의 전압값을 '리셋 트랜지스터 게이트 전압'으로 공급하는 것이 바람직하다.
이처럼, 본 발명의 다른 실시예에서는 일 예로 리셋 트랜지스터 게이트 전압 전달부(420)와 제 1 전원 스위칭부(430)를 단위 픽셀의 트랜지스터를 드라이브하는 역할을 하는 로우 드라이버 내에 구현하고, 리셋 트랜지스터 게이트 전압 공급부(610)를 로우 드라이버 외부에 구현한다. 여기서, 익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 동안에는 제어 신호 "CTRL"이 하이 상태가 되어 리셋 트랜지스터 게이트 전압 공급부(610)에서 공급된 '리셋 트랜지스터 게이트 전압(즉, 제 1 전원 전압보다도 낮은 전압)'을 각 단위 픽셀(410 내지 412)의 리셋 트랜지스터(M2)의 게이트 단자로 인가하고, 익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 외의 리셋 구간 동안에는 제어 신호 "CTRL_N"이 하이 상태가 되어 제 2 전원 전압(VPP)을 각 단위 픽셀(410 내지 412)의 리셋 트랜지스터(M2)의 게이트 단자로 인가한다.
한편, 플로팅 디퓨전 노드 리셋 전압이 너무 낮아지게 되면, 플로팅 디퓨전 노드에서 과포화 신호를 일정 부분 캡쳐링(Capturing)하여 블루밍 특성을 개선시키는 효과가 반감될 수 있다. 따라서 리셋 트랜지스터 게이트 전압 공급부(610)에서는 블루밍 특성을 고려한 최저 전압에서 제 1 전원 전압 이하의 전압을 공급하는 것이 바람직하다.
다만, 전술한 바와 같이 리셋 트랜지스터(M2)의 게이트 전압이 제 1 전원 전압 또는 제 1 전원 전압보다 낮은 전압으로 구현된 경우, 리셋 트랜지스터(M2)의 드레인 전압으로 제 1 전원 전압이 인가되고, 리셋 트랜지스터(M2)의 게이트 전압으로 제 1 전원 전압 이하의 전압이 인가되어 리셋 트랜지스터(M2)가 항상 새츄레이션 영역(Saturation Region)에서 동작하게 된다.
이러한 경우, 리니어 영역(Linear Region)에서 동작할 때와는 달리 플로팅 디퓨전 노드 리셋 전압이 항상 특정 전압으로 고정된 상태가 아니며, 제 1 전원 전압(VDD) 근처의 전압 레벨에서 주변 상황에 따라 전압이 변경될 수 있는 상태가 된다.
따라서 리셋 트랜지스터(M2)의 드레인 전압(플로팅 디퓨전 노드 리셋 전압)을 익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 동안 제어하여 주는 것이 바람직하며, 이를 도 7 및 도 8을 참조하여 상세히 살펴보면 다음과 같다.
도 7은 본 발명의 실시예에 따른 단위 픽셀 장치에 적용되는 플로팅 디퓨젼 노드 리셋 전압 공급 장치의 구성도이다.
도 7에 도시된 바와 같이, 본 발명의 실시예에 따른 단위 픽셀 장치에 적용되는 플로팅 디퓨젼 노드 리셋 전압 공급 장치는, 플로팅 디퓨젼 노드 리셋 전압을 공급하기 위한 플로팅 디퓨젼 노드 리셋 전압 공급부(710), 및 외부 제어부(도면에 도시되지 않음)로부터의 제어 신호(CTRL, CTRL_N)에 따라 익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 동안 플로팅 디퓨젼 노드 리셋 전압 공급부(710)로부터의 플로팅 디퓨젼 노드 리셋 전압을 각 단위 픽셀(410 내지 412) 내의 리셋 트랜지스터의 드레인 단자로 전달하기 위한 제 2 전원 스위칭부(720)를 포함한다.
이때, 롤링 셔터 방식을 사용하는 씨모스 이미지 센서(CIS)의 경우, 로우(Row) 단위로 익스포져 타임이 달라지는 특성을 가지게 되므로, 각 로우마다 익스포져 시작 시점부터 리드아웃 타임 직전까지 플로팅 디퓨젼 노드 리셋 전압을 제어하기 위해서는 리셋 트랜지스터(M2)의 드레인 단자로 인가되는 전원과 드라이브 트랜지스터(M3)의 드레인 단자로 인가되는 전원을 분리해 주는 것이 바람직하다.
그리고 본 발명의 다른 실시예에서는 일 예로 제 2 전원 스위칭부(720)를 로우 드라이버 내에 구현한다. 여기서, 리셋 트랜지스터(M2)의 드레인 단자로 인가되는 전원(VRX, 플로팅 디퓨젼 노드 리셋 전압)을 익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 동안과 그 외의 리셋 구간에서 각각 다른 전압으로 인가해 줄 수 있도록 제 2 전원 스위칭부(720)와 그 제 2 전원 스위칭부(720)를 제어하는 제어 신호(CTRL, 여기서 CTRL_N은 CTRL의 반전 신호임)를 구현한다. 즉, 익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 동안에는 제어 신호 "CTRL"이 하이 상태가 되어 플로팅 디퓨젼 노드 리셋 전압 공급부(710)로부터의 플로팅 디퓨젼 노드 리셋 전압을 각 단위 픽셀(410 내지 412) 내의 리셋 트랜지스터의 드레인 단자로 인가하고, 익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 외의 리셋 구간 동안에는 제어 신호 "CTRL_N"이 하이 상태가 되어 제 1 전원 전압을 각 단위 픽셀(410 내지 412) 내의 리셋 트랜지스터의 드레인 단자로 인가한다.
그리고 플로팅 디퓨젼 노드 리셋 전압을 공급하는 플로팅 디퓨젼 노드 리셋 전압 공급부(710)는 블루밍 특성을 고려할 경우 제 1 전원 전압(VDD)/2 레벨에서 제 1 전원 전압 레벨 미만 사이의 전압 공급이 가능하도록 구현하는 것이 바람직하다. 한편, 플로팅 디퓨젼 노드 리셋 전압 공급부(710)는 블루밍 특성을 다른 방식으로 해결하는 경우 0V 레벨에서 제 1 전원 전압 레벨 미만 사이의 전압 공급이 가능하도록 구현할 수도 있다.
다만, 전술한 바와 같이 익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 동안 리셋 트랜지스터(M2)의 게이트 전압을 제 2 전원 전압에서 제 1 전원 전압으로 낮추어둔 상태에서, 리셋 트랜지스터(M2)의 드레인 전압을 제 1 전원 전압 이하(제 1 전원 전압에서 리셋 트랜지스터의 임계 전압만큼 낮춤)로 제어하면 플로팅 디퓨전 노드 리셋 전압을 특정 전압으로 고정시킬 수 있다.
또한, 전술한 바와 같이 리셋 트랜지스터 게이트 전압 전달부(420)의 제 2 전달부(422)를 피모스(PMOS) 트랜지스터로 구현한 경우, 리셋 트랜지스터(M2)의 게이트 전압으로는 '리셋 트랜지스터(M2)의 드레인 전압보다 피모스 트랜지스터의 임계 전압만큼 큰 전압'을 인가하는 것이 바람직하다. 한편, 리셋 트랜지스터 게이트 전압 전달부(420)의 제 2 전달부(422)를 피모스 트랜지스터와 엔모스(NMOS) 트랜지스터를 병렬로 구비하여 구현한 경우, 리셋 트랜지스터(M2)의 게이트 전압으로는 '리셋 트랜지스터(M2)의 드레인 전압보다 리셋 트랜지스터(M2)의 임계 전압만큼 큰 전압'을 인가하는 것이 바람직하다.
물론, 전술한 바와 같은 플로팅 디퓨젼 노드 리셋 전압의 구성은 하나의 예시일 뿐이며 본 발명이 상기 예시에 한정되는 것은 아니며, 플로팅 디퓨젼 노드 리셋 전압을 제 1 전원 전압 레벨보다 낮은 범위로 제어 가능하도록 구현하면 된다.
또한, 롤링 셔터를 사용하는 방식이 아니라 글로벌 셔터를 사용하는 경우에 있어서도 익스포져 시작 시점부터 리드아웃 타임 직전까지 플로팅 디퓨젼 노드 리셋 전압을 제어할 수 있도록 구현할 수 있다.
다만, 글로벌 셔터 방식의 경우, 모든 로우의 익스포져 타임이 동일하기 때문에 롤링 셔터 방식과는 달리 로우 단위로 리셋 트랜지스터(M2)의 드레인 단자로 인가되는 전원과 드라이브 트랜지스터(M3)의 드레인 단자로 인가되는 전원을 분리시키지 않아도 문제가 없다.
도 8은 본 발명의 실시예에 따른 단위 픽셀 장치에 플로팅 디퓨젼 노드 리셋 전압 공급 장치가 적용된 경우의 타이밍도이다.
도 8에 도시된 바와 같이, 익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 동안 제 2 전원 스위칭부(720)를 제어하는 제어 신호(CTRL)를 하이 상태로 하여 플로팅 디퓨젼 노드 리셋 전압을 제어한다.
즉, 익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 동안 전원 스위치를 제어하는 제어 신호 "CTRL"을 하이 상태로 하여 플로팅 디퓨젼 노드 리셋 전압(VRX 노드의 전압)을 제 1 전원 전압(VDD)/2 레벨에서 제 1 전원 전압 레벨 미만 사이의 전압 값으로 설정함으로써, 블루밍 특성을 개선시키면서도 플로팅 디퓨젼 노드에 리버스 바이어스 전압이 과하게 걸려 발생하는 플로팅 디퓨젼 노드의 리크 전류 등으로 인한 저조도 특성 열화를 개선시킬 수 있다.
이때, 전달 트랜지스터가 하이(High)로 동작하는 구간에서는 플로팅 디퓨젼 노드 리셋 전압(VRX 노드의 전압)을 제 1 전원 전압(VDD)으로 유지시켜 주는 것이 좋은데, 이는 플로팅 디퓨젼 노드의 전압에 따라 포토 다이오드(PD)에서 플로팅 디퓨젼 노드로 신호 전하를 전달하는 특성이 영향을 받을 수 있기 때문이다.
도 9는 본 발명의 실시예에 따른 단위 픽셀 장치가 적용되는 씨모스 이미지 센서의 구성도이다.
도 9에 도시된 바와 같이, 본 발명의 일 실시예에 따른 씨모스 이미지 센서는, 로우 디코더 및 로우 드라이버(910), 픽셀 어레이(920), 및 리드아웃 처리부(930)를 포함한다.
먼저, 로우 디코더 및 로우 드라이버(910)는 픽셀 어레이(920) 내에 구비된 픽셀들 중 로우 디코더에 의해 선택된 픽셀들을 로우 드라이버가 구동한다. 이때, 로우 드라이버 내에 리셋 트랜지스터 게이트 전압 전달부(420)와 제 1 전원 스위칭부(430)가 구비될 수 있으며, 부가적으로 제 2 전원 스위칭부(720)가 더 구비될 수 있다.
그리고 픽셀 어레이(920)는 광소자를 이용하여 빛을 감지하고, 감지된 빛에 대응되는 픽셀 신호(픽셀 출력 신호)를 발생한다. 이때, 픽셀 어레이(920) 내에 구비된 픽셀(즉, 단위 픽셀)들 중 로우 디코더에 의해 선택되어 로우 드라이버에 의해 구동된 픽셀이 픽셀 신호를 출력한다. 이렇게 출력되는 픽셀 신호는 전기적 신호인 아날로그 픽셀 신호로서, 리셋 전압과 신호 전압을 포함한다.
그리고 리드아웃 처리부(930)는 픽셀 어레이(920)에서 출력된 픽셀 신호를 리드아웃하여 리드아웃 데이터를 출력한다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 치환, 변형 및 변경이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
410 내지 411 : 단위 픽셀 420 : 리셋 트랜지스터 게이트 전압 전달부
430 : 제 1 전원 스위칭부

Claims (20)

  1. 입사광에 상응하는 픽셀 신호를 출력하기 위한 복수의 단위 픽셀;
    복수의 '리셋 트랜지스터 게이트 전압'을 전달하기 위한 리셋 트랜지스터 게이트 전압 전달부; 및
    제어부로부터의 제어 신호에 따라 익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 동안 상기 리셋 트랜지스터 게이트 전압 전달부로부터의 복수의 '리셋 트랜지스터 게이트 전압' 중 제 1 전원 전압을 선택하여 각각의 상기 단위 픽셀 내의 리셋 트랜지스터의 게이트 단자로 전달하기 위한 제 1 전원 스위칭부
    를 포함하는 단위 픽셀 장치.
  2. 제 1항에 있어서,
    상기 리셋 트랜지스터 게이트 전압 전달부는,
    반전 리셋 제어 신호에 따라 제 2 전원 전압을 상기 제 1 전원 스위칭부로 전달하기 위한 제 1 전달부; 및
    반전 리셋 제어 신호에 따라 상기 제 1 전원 전압을 상기 제 1 전원 스위칭부로 전달하기 위한 제 2 전달부
    를 포함하는 단위 픽셀 장치.
  3. 제 1항에 있어서,
    상기 제 1 전원 스위칭부는,
    반전 제어 신호에 따라 동작하여 상기 리셋 트랜지스터 게이트 전압 전달부로부터의 제 2 전원 전압을 상기 각각의 단위 픽셀 내의 리셋 트랜지스터의 게이트 단자로 스위칭하기 위한 제 1 스위치; 및
    제어 신호에 따라 동작하여 상기 리셋 트랜지스터 게이트 전압 전달부로부터의 상기 제 1 전원 전압을 상기 각각의 단위 픽셀 내의 리셋 트랜지스터의 게이트 단자로 스위칭하기 위한 제 2 스위치
    를 포함하는 단위 픽셀 장치.
  4. 제 1항에 있어서,
    상기 제 1 전원 스위칭부는,
    제어 신호 및 반전 제어 신호에 따라 익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 동안 상기 각각의 단위 픽셀 내의 리셋 트랜지스터의 게이트 전압을 제 2 전원 전압에서 상기 제 1 전원 전압으로 변경하는, 단위 픽셀 장치.
  5. 제 1항에 있어서,
    상기 제 1 전원 스위칭부는,
    익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 동안에는 제어 신호에 따라 상기 리셋 트랜지스터 게이트 전압 전달부로부터의 상기 제 1 전원 전압을 상기 각각의 단위 픽셀의 리셋 트랜지스터의 게이트 단자로 인가하고, 익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 외의 리셋 구간 동안에는 반전 제어 신호에 따라 상기 리셋 트랜지스터 게이트 전압 전달부로부터의 제 2 전원 전압을 상기 각각의 단위 픽셀의 리셋 트랜지스터의 게이트 단자로 인가하는, 단위 픽셀 장치.
  6. 제 1항에 있어서,
    상기 리셋 트랜지스터 게이트 전압 전달부와 상기 제 1 전원 스위칭부는,
    로우 드라이버 내에 구현된, 단위 픽셀 장치.
  7. 제 1항에 있어서,
    '리셋 트랜지스터 게이트 전압'을 상기 리셋 트랜지스터 게이트 전압 전달부로 공급하기 위한 리셋 트랜지스터 게이트 전압 공급부를 더 포함하고,
    상기 제 1 전원 스위칭부는,
    상기 제어부로부터의 제어 신호에 따라 익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 동안 상기 리셋 트랜지스터 게이트 전압 전달부로부터의 복수의 '리셋 트랜지스터 게이트 전압' 중 상기 리셋 트랜지스터 게이트 전압 공급부로부터의 '리셋 트랜지스터 게이트 전압'을 선택하여 상기 각각의 단위 픽셀 내의 리셋 트랜지스터의 게이트 단자로 전달하는, 단위 픽셀 장치.
  8. 제 7항에 있어서,
    상기 리셋 트랜지스터 게이트 전압 공급부에서 공급하는 '리셋 트랜지스터 게이트 전압'은,
    상기 제 1 전원 전압보다도 낮은 전압인, 단위 픽셀 장치.
  9. 제 7항에 있어서,
    상기 제 1 전원 스위칭부는,
    익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 동안에는 제어 신호에 따라 상기 리셋 트랜지스터 게이트 전압 전달부로부터의 상기 제 1 전원 전압보다도 낮은 전압을 상기 각각의 단위 픽셀의 리셋 트랜지스터의 게이트 단자로 인가하고, 익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 외의 리셋 구간 동안에는 반전 제어 신호에 따라 상기 리셋 트랜지스터 게이트 전압 전달부로부터의 제 2 전원 전압을 상기 각각의 단위 픽셀의 리셋 트랜지스터의 게이트 단자로 인가하는, 단위 픽셀 장치.
  10. 제 7항에 있어서,
    상기 리셋 트랜지스터 게이트 전압 전달부와 상기 제 1 전원 스위칭부는,
    로우 드라이버 내에 구현되고,
    상기 리셋 트랜지스터 게이트 전압 공급부는,
    상기 로우 드라이버의 외부에 구현된, 단위 픽셀 장치.
  11. 제 7항에 있어서,
    상기 리셋 트랜지스터 게이트 전압 전달부의 제 2 전달부를 피모스(PMOS) 트랜지스터로 구현한 경우, 상기 리셋 트랜지스터 게이트 전압 공급부는 상기 피모스 트랜지스터의 임계 전압 이상에서 상기 제 1 전원 전압 이하까지의 전압값을 '리셋 트랜지스터 게이트 전압'으로 공급하는, 단위 픽셀 장치.
  12. 제 7항에 있어서,
    상기 리셋 트랜지스터 게이트 전압 전달부의 제 2 전달부를 피모스 트랜지스터와 엔모스(NMOS) 트랜지스터를 병렬로 구비하여 구현한 경우, 상기 리셋 트랜지스터 게이트 전압 공급부는 상기 리셋 트랜지스터의 임계 전압 이상에서 상기 제 1 전원 전압 이하까지의 전압값을 '리셋 트랜지스터 게이트 전압'으로 공급하는, 단위 픽셀 장치.
  13. 제 8항에 있어서,
    플로팅 디퓨젼 노드 리셋 전압을 공급하기 위한 플로팅 디퓨젼 노드 리셋 전압 공급부; 및
    상기 제어부로부터의 제어 신호에 따라 익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 동안 상기 플로팅 디퓨젼 노드 리셋 전압 공급부로부터의 플로팅 디퓨젼 노드 리셋 전압을 상기 각각의 단위 픽셀 내의 리셋 트랜지스터의 드레인 단자로 전달하기 위한 제 2 전원 스위칭부
    를 더 포함하는 단위 픽셀 장치.
  14. 제 13항에 있어서,
    상기 제 2 전원 스위칭부는,
    익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 동안에는 제어 신호에 따라 상기 플로팅 디퓨젼 노드 리셋 전압 공급부로부터의 플로팅 디퓨젼 노드 리셋 전압을 상기 각각의 단위 픽셀 내의 리셋 트랜지스터의 드레인 단자로 인가하고, 익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 외의 리셋 구간 동안에는 반전 제어 신호에 따라 상기 제 1 전원 전압을 상기 각각의 단위 픽셀 내의 리셋 트랜지스터의 드레인 단자로 인가하는, 단위 픽셀 장치.
  15. 제 13항에 있어서,
    상기 리셋 트랜지스터 게이트 전압 전달부의 제 2 전달부를 피모스 트랜지스터로 구현한 경우, 상기 리셋 트랜지스터의 게이트 전압으로는 '상기 리셋 트랜지스터의 드레인 전압보다 상기 피모스 트랜지스터의 임계 전압만큼 큰 전압'을 인가하는, 단위 픽셀 장치.
  16. 제 13항에 있어서,
    상기 리셋 트랜지스터 게이트 전압 전달부의 제 2 전달부를 피모스 트랜지스터와 엔모스 트랜지스터를 병렬로 구비하여 구현한 경우, 상기 리셋 트랜지스터의 게이트 전압으로는 '상기 리셋 트랜지스터의 드레인 전압보다 상기 리셋 트랜지스터의 임계 전압만큼 큰 전압'을 인가하는, 단위 픽셀 장치.
  17. 제 1항에 있어서,
    플로팅 디퓨젼 노드 리셋 전압을 공급하기 위한 플로팅 디퓨젼 노드 리셋 전압 공급부; 및
    상기 제어부로부터의 제어 신호에 따라 익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 동안 상기 플로팅 디퓨젼 노드 리셋 전압 공급부로부터의 플로팅 디퓨젼 노드 리셋 전압을 상기 각각의 단위 픽셀 내의 리셋 트랜지스터의 드레인 단자로 전달하기 위한 제 2 전원 스위칭부
    를 더 포함하는 단위 픽셀 장치.
  18. (a) 익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 동안에는 제어 신호에 따라 리셋 트랜지스터 게이트 전압 전달부로부터의 제 1 전원 전압을 각각의 단위 픽셀의 리셋 트랜지스터의 게이트 단자로 인가하는 단계; 및
    (b) 익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 외의 리셋 구간 동안에는 반전 제어 신호에 따라 상기 리셋 트랜지스터 게이트 전압 전달부로부터의 제 2 전원 전압을 상기 각각의 단위 픽셀의 리셋 트랜지스터의 게이트 단자로 인가하는 단계
    를 포함하는 단위 픽셀 장치의 동작 방법.
  19. 제 18항에 있어서,
    (c) 상기 제 1 전원 전압보다도 낮은 전압을 상기 리셋 트랜지스터 게이트 전압 전달부로 공급하는 단계를 더 포함하고,
    상기 (a) 단계는,
    익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 동안에 제어 신호에 따라 상기 리셋 트랜지스터 게이트 전압 전달부로부터의 상기 제 1 전원 전압보다도 낮은 전압을 각각의 단위 픽셀의 리셋 트랜지스터의 게이트 단자로 인가하는, 단위 픽셀 장치의 동작 방법.
  20. 제 18항에 있어서,
    상기 (a) 단계는,
    익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 동안에 제어 신호에 따라 플로팅 디퓨젼 노드 리셋 전압 공급부로부터의 플로팅 디퓨젼 노드 리셋 전압을 상기 각각의 단위 픽셀 내의 리셋 트랜지스터의 드레인 단자로 인가하는 과정을 더 수행하고,
    상기 (b) 단계는,
    익스포져 시작 시점부터 리드아웃 타임 직전까지의 구간 외의 리셋 구간 동안에 반전 제어 신호에 따라 상기 제 1 전원 전압을 상기 각각의 단위 픽셀 내의 리셋 트랜지스터의 드레인 단자로 인가하는 과정을 더 수행하는, 단위 픽셀 장치의 동작 방법.
KR1020160094053A 2016-07-25 2016-07-25 단위 픽셀 장치 및 그 동작 방법 KR102546197B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160094053A KR102546197B1 (ko) 2016-07-25 2016-07-25 단위 픽셀 장치 및 그 동작 방법
US15/478,492 US10447954B2 (en) 2016-07-25 2017-04-04 Unit pixel apparatus and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160094053A KR102546197B1 (ko) 2016-07-25 2016-07-25 단위 픽셀 장치 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20180011562A true KR20180011562A (ko) 2018-02-02
KR102546197B1 KR102546197B1 (ko) 2023-06-21

Family

ID=60988196

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160094053A KR102546197B1 (ko) 2016-07-25 2016-07-25 단위 픽셀 장치 및 그 동작 방법

Country Status (2)

Country Link
US (1) US10447954B2 (ko)
KR (1) KR102546197B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113286092A (zh) * 2021-04-16 2021-08-20 维沃移动通信（杭州）有限公司 像素处理电路、方法、装置及电子设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102576338B1 (ko) * 2017-01-04 2023-09-07 삼성전자주식회사 이미지 센서
US10507138B1 (en) 2018-06-08 2019-12-17 Alvin J. Halfaker Noise reduction earmuffs system and method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002330346A (ja) * 2001-05-02 2002-11-15 Fujitsu Ltd Ｃｍｏｓセンサ回路
US20080284762A1 (en) * 2007-05-17 2008-11-20 Sony Corporation Driving apparatus
US20120075512A1 (en) * 2000-02-28 2012-03-29 Canon Kabushiki Kaisha Image pickup apparatus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100364605B1 (ko) 2000-07-19 2002-12-16 (주) 픽셀플러스 넓은 동작 범위를 가지는 이미지 센서 픽셀
KR101588459B1 (ko) * 2009-08-20 2016-01-25 주식회사 동부하이텍 이미지 센서 및 그 구동 방법
KR101338589B1 (ko) 2011-12-19 2013-12-06 엘지이노텍 주식회사 픽셀 어레이, 이를 포함하는 이미지 센서 및 그 구동 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120075512A1 (en) * 2000-02-28 2012-03-29 Canon Kabushiki Kaisha Image pickup apparatus
JP2002330346A (ja) * 2001-05-02 2002-11-15 Fujitsu Ltd Ｃｍｏｓセンサ回路
US20080284762A1 (en) * 2007-05-17 2008-11-20 Sony Corporation Driving apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113286092A (zh) * 2021-04-16 2021-08-20 维沃移动通信（杭州）有限公司 像素处理电路、方法、装置及电子设备
CN113286092B (zh) * 2021-04-16 2023-05-02 维沃移动通信（杭州）有限公司 像素处理电路、方法、装置及电子设备

Also Published As

Publication number Publication date
US10447954B2 (en) 2019-10-15
KR102546197B1 (ko) 2023-06-21
US20180027197A1 (en) 2018-01-25

Similar Documents

Publication Publication Date Title
US10044953B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US8130303B2 (en) Solid-state imaging apparatus
JP7162251B2 (ja) 撮像装置
JP2006050544A (ja) 固体撮像装置及びこれを備えたカメラ
KR20080113398A (ko) 화상 센서의 글로벌 저장부에 대한 롤링 더블 리셋 타이밍을 제공하는 방법 및 장치
US8823069B2 (en) Solid-state imaging device, drive method of solid-state imaging device, and imaging apparatus
US8040405B2 (en) Solid-state imaging apparatus
US20090295970A1 (en) Solid-state imaging apparatus
US20150281610A1 (en) Solid-state imaging apparatus and imaging system
US10447954B2 (en) Unit pixel apparatus and operation method thereof
JP5053892B2 (ja) 固体撮像素子
US10116854B2 (en) Photoelectric conversion apparatus, switching an electric path between a conductive state and a non-conductive state
US8957360B2 (en) Method for driving photoelectric conversion apparatus
US9224767B2 (en) Method for driving photoelectric conversion apparatus
WO2015170533A1 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP2007067484A (ja) 固体撮像装置
JP5051994B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
KR20170090848A (ko) 이미지 센싱 장치 및 그의 구동 방법
US20090115878A1 (en) Method, system and apparatus to boost pixel floating diffusion node voltage
KR101064495B1 (ko) 광다이나믹 레인지 이미지 센서 및 그 동작방법
KR101895982B1 (ko) 픽셀의 구동방법 및 이를 이용하는 cmos 이미지센서
KR101867344B1 (ko) 픽셀의 구동방법 및 이를 이용하는 cmos 이미지센서
US8098315B2 (en) Solid state imaging apparatus, solid state imaging device driving method and camera
KR20170086812A (ko) 단위 픽셀 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
JP5539562B2 (ja) 固体撮像装置の駆動方法および固体撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right