JPS62281618A - 直流オフセツト電圧除去回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 （産業上の利用分野） 本発明は、例えばディジタル信号処理装置等に使用して
好適な直流オフセット電圧除去回路に係わり、特に前記
アナログ人力信号に含まれる直流オフセット信号を除去
する直流オフセット電圧除去回路に関する。

（従来の技術） 一般に、アナログ信号を測定してディジタル的に処理す
るディジタル信号処理装置においては、その検出対象に
応じて種々のセンサが使用され、かつ、これらのセンサ
から出力されたアナログ検出信号をディジタル信号に変
換し、マイクロプロセッサ等を用いてプログラムに基づ
いて所要の演算処理を実行している。

ところで、この種のセンサの出力は非常に微少なレベル
であり、このため例えば高入力インピーダンスのオペア
ンプ等を用いて所要の利得で増幅した後、ディジタル信
号に変換してディジタル演算処理を行う場合が多い。ま
た、測定以外の分野においても、その分野、用途等に応
じて適切なアナログ信号処理回路を使用し、かつ、この
アナログ信号処理回路からのアナログ信号をディジタル
信号に変換して所要の演算処理を実行することが広く行
われている。

しかし、以上のようなディジタル信号処理装置において
は、直流バイアスの設定や構成電子部品の品質、劣化等
に伴い、前記センサ、オペアンプおよびアナログ処理回
路等のアナログ信号発生源自体から直流オフセット信号
が生じ、これが本来のアナログ信号に含まれてディジタ
ル信号処理系に人力される。この結果、この直流オフセ
ット信号を含んだアナログ入力信号をディジタル信号に
変換して演算処理を行うことになり、誤った処理結果が
得られる。また、直流オフセット信号が重畳されたアナ
ログ入力信号をＡ／Ｄ変換回路でディジタル信号に変換
すると、直流オフセット信号によってＡ／Ｄ変換回路が
飽和し、アナログ入力信号を適切にディジタル信号に変
換できない。しかも、Ａ／Ｄ変換回路の飽和を避けるた
め、Ａ／Ｄ変換回路の動作電圧範囲を大きく設定した場
合、目的とするアナログ入力信号を高精度に信号変換で
きないという問題点がある。

そこで、従来、ディジタル信号処理装置に適用する直流
オフセット電圧除去回路としては、第４図に示すような
構成のものが開発されている。即ち、この装置は、アナ
ログ信号発生源１より出力されたアナログ入力信号に含
まれる直流ドリフトを、時定数回路２の一部を構成する
コンデンサ２ａを用いてカットした後、アンプ３により
所要の利得で増幅し、更にＡ／Ｄ変換回路４でディジタ
ル信号に変換した後、後続のマイクロプロセッサ５にて
所望のディジタル信号の処理を行うものである。２ｂは
入力バイアス抵抗である。

（発明が解決しようとする問題点） しかし、以上のようなディジタル信号処理装置に適用し
た直流オフセット電圧除去回路は、次のような種々の問
題が生じる。

■、先ず、アナログ入力信号が超低周波信号の場合、コ
ンデンサ２ａおよび入力バイアス抵抗２ｂとしではそれ
ぞれ容量および抵抗値の大きなものを使用しなければな
らず、これに伴って入力インピーダンスの高いアンプ３
および漏れ電流の少ない高級品のコンデンサ２ａを使用
する必要があり、コスト的に高くなり、かつ、高大カイ
ンピダンス化により回路動作の不安定化は否めない。

■、また、大きな時定数を持った時定数回路２を実現す
る観点から容量の大きい大型コンデンサ２ａを使用しな
ければならず、装置全体の大型化は避は難い。

■、また、時定数回路２を用いているために遮断周波数
近傍で位相の変化が生じ、このためアンプ３の出力をデ
ィジタル信号に変換してディジタル信号処理を行うと、
その演算処理結果に誤差が生じる。

■、さらに、遮断周波数が低い場合、電７Ｍ投入から定
常動作に移行する迄に長時間を要する等の問題点がある
。

本発明は以上のような問題点を解決するためになされた
もので、時定数回路および高大カインピーダンス用アン
プ等を取り除き、アナログ入力信号の周波数に影響され
ずに、かつ、位相変化を生ぜしめることなく、アナログ
入力信号に含まれる直流オフセット信号を安定、かつ、
確実に除去して高精度にディジタル信号に変換し、例え
ばディジタル信号処理装置に適用して正確に演算処理を
行い得る直流オフセット電圧除去回路を提供することを
目的とする。

（問題点を解決するための手段） 本発明による直流オフセット電圧回路は、アナログ入力
信号に含まれる直流オフセット信号を除去する直流オフ
セット電圧除去回路において、アナログ信号をディジタ
ル信号に変換して出力するＡ／Ｄ変換回路と、該Ａ／Ｄ
変喚変格回路出力されるディジタル信号から所定期間の
平均値信号を得る平均化処理手段と、該平均化処理手段
により処理されて得られた平均値信号をアナログ信号に
変換して出力するＤ／Ａ変換部と、前記Ａ／Ｄ変換回路
の入力側に設けられ、前記アナログ入力信号と前記Ｄ／
Ａ変換部の出力とを用いて減算処理を行って直流オフセ
ット信号を除去した前記アナログ信号を得、該アナログ
信号を前記Ａ／Ｄ変換回路に供給する減算回路とを備え
たものである。

（作用） 従って、以上のような手段とすることにより、直流オフ
セット信号を含むアナログ人力信号を減算回路の一方の
入力端に入力して減算処理を行った後、Ａ／Ｄ変換回路
でディジタル信号に変換し、このディジタル信号を平均
化処理手段にて所定期間平均化して直流オフセット信号
に相当するレベルのディジタル信号を得、これをＤ／Ａ
変換部によりアナログ信号に変換し前記減算回路の他方
の入力端に入力し、ここで減算処理を行わせることによ
り前記アナログ入力信号から直流オフセット信号を除去
したアナログ信号を得るものである。

（実施例） 以下、本発明の一実施例について第１図を参照して説明
する。同図において１０はアナログ信号発生源であって
、これは例えばある測定対象を検出するセンサのみ、あ
るいはセンサを含んだオペアンプその他種々のアナログ
信号を発生する回路を意味するものとし、かつ、これら
センサ、オペアンプ等のアナログ信号発生源１０からは
直流オフセット信号を含んだアナログ信号が発生される
ものであるが、直流オフセット信号を含まないアナログ
信号であっても適用できることは言うまでもな、い。こ
のアナログ信号発生源１０より発生されたアナログ入力
信号は入力端子１１に入力される。この入力端子１１に
は減算回路１２が接続され、ここで減算処理を行って得
られたアナログ信号はＡ／Ｄ変換回路１３に送られる。

このＡ／Ｄ変換回路１３は、減算回路１２からのアナロ
グ信号をディジタル信号に変換した後、出力端子１４を
介してディジタル信号処理装置（図示せず）へ送出し、
また例えば積分回路等を用いた平均化処理手段１５に送
出される。この平均化処理手段１５はある一定の期間ご
とに積分を行ってアナログ入力信号の平均値信号を求め
る機能を持ったものである。従って、平均化処理手段１
５は例えばアナログ入力信号に直流信号が重畳されてい
る場合、その直流信号を得ることになる。１６は前記平
均化処理手段１５で得られた平均値信号をアナログ信号
に変換するＤ／Ａ変換部であって、ここで変換されたア
ナログ信号は前記減算回路１２の他方の入力端子に供給
される様になっている。

次に、以上のように構成された装置の動作を説明する。

アナログ信号発生源１０から例えば直流オフセット信号
を含んだアナログ信号が発生すると、このアナログ信号
は入力端子１１を経て減算回路１２の一方の入力端に入
力され、ここでアナログ入力信号とＤ／Ａ変換部１６の
出力とで減算処理が行われる。そして、減算結果のアナ
ログ信号はＡ／Ｄ変換回路１３に送られてディジタル信
号に変換された後、出力端１４に送出されたディジタル
信号処理装置の用に供され、また平均化処理手段１５に
送られる。この平均化処理手段１５では所定期間ごとに
取り込んだディジタル信号を平均化し直流オフセット信
号のレベルに相当するディジタル信号を得た後、Ｄ／Ａ
変換部１６に送出する。このＤ／Ａ変換部１６において
は平均化されたディジタル信号をアナログ信号に変換し
た後、前記減算回路１２に送出することになる。従って
、この減算回路１２は直流オフセット信号を含むアナロ
グ人力信号からＤ／Ａ変換部１６の出力である平均値信
号を差し引くことにより、直流オフセット信号を除去し
たアナログ信号を得、これを前記Ａ／Ｄ変換回路１３に
供給するものである。

従って、以上のような実施例の構成によれば、Ａ／Ｄ変
換回路１３の入力側に減算回路１２を設け、かつ、アナ
ログ信号をディジタル信号に変換した後に平均化処理手
段１５によりある一定期間平均化して直流オフセット信
号に相当する信号を取り出し前記減算回路１２に与える
ようにしたので、従来回路で使用されていたコンデンサ
や高入力インピーダンス用アンプ等を取り除くことがで
き、これにより超低周波のアナログ入力信号が入力され
ても、その周波数に影響されずに減算処理を行って直流
オフセット信号を除去することができる。また、入力段
に時定数回路を使用してぃないので、位相が変化する様
な問題もなくなり、アナログ入力信号を安定した回路動
作で正確にディジタル信号に変換でき、よって、このデ
ィジタル信号を例えばディジタル信号処理装置の用に供
すれば誤りのない演算結果が得られる。また、平均化処
理手段１５において平均化期間を適応的に変化させるこ
とにより、電源投入から定常動作迄の時間を大幅に短縮
できる。

次に、第２図および第３図は本発明装置の他の実施例を
示す図であって、第２図はその構成図、第３図は第２図
に示す装置の動作を説明するタイムチャートである。即
ち、この装置では、入力端子１１が抵抗１２ａ、１２ｂ
により構成された減算回路１２の一方の入力端つまり抵
抗１２ａの一端に接続され、この抵抗１２ａの他端には
Ａ／Ｄ変換回路１３が接続されている。従って、このＡ
／Ｄ変換回路１３は減算回路１２より出力されるアナロ
グ信号をディジタル信号に変換し、ディジタル処理を行
うための例えば後続のマイクロプロセッサ等のディジタ
ル信号処理装置２１に送られる。このディジタル信号処
理装置２１は、中央演算処理部としてのＣＰＵ、予め定
めた複数のプログラムデータを記憶するＲＯＭ　（リー
ド・オンリー・メモリ）および処理データを一時記憶す
るＲＡＭ　（ランダム・アクセス・メモリ）等を有し、
機能的には前記Ａ／Ｄ変換回路１３によって変換された
ディジタル信号を取り込んでデータ処理プログラムに基
づいて所定のデータ処理を行うデータ処理手段と、前記
Ａ／Ｄ変換回路１３から取り込んだディジタル信号を所
定の周期で一定期間にわたって平均化し直流オフセット
信号に相当するディジタル信号を取り出しための直流オ
フセット除去プログラムを実行する平均化処理手段およ
び異なるタイミングで複数種類のタイミング信号ｓ、、
ｓ２を発生するタイミング信号発生手段を備えたものが
使用される。１６はディジタル信号処理装置２１から出
力されたディジタル信号をアナログ信号に変換するＤ／
Ａ変換部である。このＤ／Ａ変換部１６は、例えばＤ／
Ａ変換回路１６ａと、このＤ／Ａ変換回路１６ａから出
力された前記所定のデータ処理によって生成されたアナ
ログ信号を所定のタイミング信号Ｓ１でホールドするサ
ンプルホールド回路１６ｂと、同じく前記Ｄ／Ａ変換回
路１６ａから出力された前記平均化されたアナログ信号
を所定のタイミング信号Ｓ２でホールドするサンプルホ
ールド回路１６ｃとで構成され、このサンプルホールド
回路１６ｃの出力端は前記減算回路１２の他方の入力端
つまり抵抗１２ｂの一端に接続されている。なお、サン
プルホールド回路１６ｂの出力はその用途に応じて適宜
な信号処理のために使用されるものとする。

従って、第２図に示す装置においては、アナログ信号発
生源１０から例えば直流オフセット信号を含んだアナロ
グ信号が発生すると、このアナログ信号は入力端子１１
を経て減算回路１２の一方の入力端である抵抗１２ａに
入力され、ここでアナログ入力信号とＤ／Ａ変換部１６
の一部を構成するサンプルホールド回路１δＣからの出
力とで減算処理が行われ、この減算結果のアナログ信号
はＡ／Ｄ変換回路１３に送出されてディジタル信号に変
換される。このディジタル信号はディジタル信萼処理装
置２１により取り込まれ、ここで所定の周期で例えばデ
ータ処理プログラムおよび直流オフセット除去プログラ
ムが実行され、例えばデータ処理プログラムにおいて第
３図（ａ）に示すような演算処理結果の信号ＳＡが得ら
れ、その後、直流オフセット除去プログラムを用いて第
３図（ａ）に示す平均化されたディジタル信号ＳＢが取
り出せる。そして、ディジタル信号処理装置２１から第
３図（ｂ）および（Ｃ）に示すタイミングでタイミング
信号Ｓ１およびＳ２を出力してサンプルホールド回路１
６ｂ、１６Ｃに供給する。

従って、サンプルホールド回路１６ｃは３図（ａ）に示
す信号ＳＢをサンプルホールドしく第３図（ｅ））、こ
のホールド信号が前記減算回路１３の他方の入力端に送
られる。この結果、減算回路１２は第１図と同様に直流
オフセット信号を含んだアナログ入力信号から平均化さ
れた直流オフセット信号に相当するアナログ信号を差し
引くことにより、該減算回路１２より直流オフセット信
号の除去されたアナログ信号を取り出して後続のＡ／Ｄ
変換回路１３に与えることができる。

なお、上記実施例ではディジタル信号処理装置に適用し
た例について述べたが、その装置に適用する場合に限ら
ないことは言うまでもない。また、アナログ信号発生源
１０はその技術分野や用途等によって異なるものであり
、要は入力端子１１にアナログ信号を入力するすべての
信号源および回路等が含まれるものである。その他、本
発明はその要旨を変更しない範囲で種々変形して実施で
きるものである。

（発明の効果） 以上詳記したように本発明によれば、従来回路で使用さ
れていた時定数回路や高入力インピーダンス用アンプを
取り除くことにより構成の簡素化を図ることができ、ア
ナログ入力信号の周波数に影響されずに該アナログ入力
信号に含まれる直流オフセット信号を除去でき、かつ、
位相の変化が生じないので安定な回路動作で正確にディ
ジタル信号に変換でき、例えばディジタル信号処理装置
に適用して高精度な演算処理結果を得ることができる直
流オフセット電圧除去回路を提供できる。

【図面の簡単な説明】

第１図は本発明に係わる直流オフセット電圧除去回路の
一実施例を示す構成図、第２図および第３図は本発明回
路の他の実施例を説明するための図であって、第２図は
回路構成図、第３図は動作を説明するタイムチャート、
第４図は従来の直流オフセット電圧除去回路の構成図で
ある。 １０・・・アナログ信号発生源、１２・・・減算回路、
１３・・・Ａ／Ｄ変換回路、１５・・・平均化処理手段
、１６・・・Ｄ／Ａ変換部、１６ａ・・・Ｄ／Ａ変換回
路、１６ｃ・・・サンプルホールド回路、２１・・・デ
ィジタル信号処理装置。 出願人代理人　弁理士　鈴江武彦 第１図 第２図 第３図 第４図

Claims (1)

1. 【特許請求の範囲】 アナログ入力信号に含まれる直流オフセット信号を除去
   する直流オフセット電圧除去回路において； アナログ信号をディジタル信号に変換して出力するＡ／
   Ｄ変換回路と；該Ａ／Ｄ変換回路より出力されるディジ
   タル信号から所定期間の平均値信号を得る平均化処理手
   段と；該平均化処理手段により処理されて得られた平均
   値信号をアナログ信号に変換して出力するＤ／Ａ変換部
   と；前記Ａ／Ｄ変換回路の入力側に設けられ、前記アナ
   ログ入力信号と前記Ｄ／Ａ変換部の出力とを用いて減算
   処理を行って直流オフセット信号を除去した前記アナロ
   グ信号を得、該アナログ信号を前記Ａ／Ｄ変換回路に供
   給する減算回路とを備えたことを特徴とする直流オフセ
   ット電圧除去回路。