KR20020038047A

KR20020038047A - 영상 신호 처리 장치의 오프셋 보정 회로

Info

Publication number: KR20020038047A
Application number: KR1020000068096A
Authority: KR
Inventors: 유승빈
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 2000-11-16
Filing date: 2000-11-16
Publication date: 2002-05-23

Abstract

본 발명은 영상 신호 처리 장치의 오프셋 보정 기능을 포함하는 상관 이중 샘플링(CDS : Correlated Double Sampling) 회로에 관한 것이다. 영상 신호 처리 장치의 오프셋 보정 회로는 CDS 회로와 PGA(Programmable Gain Amplifier) 회로와 DAC 회로와 ADC 회로 및 외부 마이크로컨트롤러 유닛을 포함한다. 외부 마이크로컨트롤러 유닛은 ADC 회로로부터 오프셋이 포함된 AFE(Analog Front End) 출력 신호를 받아서 오프셋을 보정하기 위한 디지털 코드를 이용해서 오프셋의 유무를 판별한다. 그리고 판별된 오프셋 만큼의 아날로그 값을 포함하여 출력하도록 DAC 회로를 제어한다. 따라서 CDS 회로는 더블 샘플링시에 DAC 회로로부터 오프셋 보정을 위한 신호를 받아서 오프셋을 보정한다.

Description

영상 신호 처리 장치의 오프셋 보정 회로{OFFSET CORRECTION CIRCUIT OF IMAGE SIGNAL PROCESSING DEVICE}

본 발명은 영상 신호 처리 장치(image signal processing device)에 관한 것으로, 좀 더 구체적으로 영상 신호 처리 장치의 오프셋 보정 기능을 구비하는 상관 이중 샘플링(CDS : Correlated Double Sampling) 회로에 관한 것이다.

스캐너, 캠코더 등의 영상 신호 처리 시스템은 전하 결합 소자(CCD : Charge Coupled Device), 밀착형 이미지 센서(CIS : Contact Image Sensor) 등에 의해서 광학 신호를 전기적 신호로 변경된 신호를 받아들인다. 특히, CCD의 출력 신호는 오프셋(offset)을 포함하는데, 이를 보정해야 하기 때문에 CDS 기법으로 입력단에서 샘플링을 하게 된다.

예를 들어, 스캐너 시스템에서 오프셋은 블랙(black) 레벨에 직접적인 영향을 주게 되어 색상에 큰 영향을 주게 된다. 따라서 스캐너 시스템의 영상 신호 처리 장치에서는 반드시 오프셋을 보정해주어야 한다. 오프셋의 발생 원인은 외부 환경에서 발생될 수 있고 또는 IC 내부에서도 발생될 수 있으므로 이러한 상황을 고려하여 AFE(Analog Front End) 회로의 최종 출력 신호를 이용해서 오프셋의 유무를 판단하고, 이를 보정하게 된다.

대부분의 영상 신호 처리 시스템의 오프셋 보정 방식은 외부 마이크로컨트롤러 유닛 등(예컨대, 마이콤, DSP 등)을 이용하여 AFE 회로의 최종 출력 신호로 오프셋의 유무를 판별하고, DAC(Digital-to-Analog Converter)를 제어하는 방법으로 오프셋을 보정한다.

도 1을 참조하면, 종래의 스캐너 시스템의 오프셋 보정을 위한 영산 신호 처리 장치(10)는 CCD 회로(미도시됨)로부터 출력되는 CDD 신호(CCD Signal)를 CDS 회로(12)의 입력 신호로 받아들인다. 그리고 CCD 신호(CCD Signal)로부터 특정 기준전압과 입력 데이터의 전압 레벨을 더블 샘플링한 뒤, 오프셋을 포함하는 DAC 회로(22)의 출력 신호를 아날로그 믹서(14) 등으로 결합한다. 이어서 다음 단인 PGA(Programmable Gain Amplifier) 회로(16)로 결합된 신호를 제공하여 최종적으로 ADC 회로(18)에서 디지털 코드로 변환해 준다. 여기서 오프셋 보정은 외부 마이크로컨트롤러 유닛(20)에서 디지털 코드를 이용해서 오프셋의 유무를 판별하여 DAC 회로(18)의 출력 신호를 제어한다. 즉, 판별된 오프셋 만큼의 아날로그 값을 포함하여 DAC 회로(22)로부터 출력하도록 제어함으로서 오프셋을 보정한다.

상술한 바와 같이 종래의 오프셋 보정 회로는 여러 단계를 거쳐 오프셋 보정을 수행함으로서 회로의 구성이 복잡해지는 문제점이 있다. 그리고 별도의 아날로그 믹서(analog mixer)를 구비하므로서 믹싱(mixing)하는데 필요한 시간이 소요된다.

본 발명의 목적은 상술한 문제점을 해결하기 위한 것으로, 입력 신호를 더블 샘플링하는 동시에 오프셋을 보정하는 영상 신호 처리 장치의 오프셋 보정 회로를 구현하는데 있다.

도 1은 종래 기술에 따른 오프셋 보정을 위한 영상 신호 처리 장치의 개략적인 구성을 도시한 블록도;

도 2는 본 발명에 따른 오프셋 보정을 위한 영상 신호 처리 장치의 개략적인 구성을 도시한 블록도; 그리고

도 3은 도 2에 도시된 오프셋 보정 기능을 구비하는 CDS 회로의 상세한 구성을 나타내는 회로도이다.

* 도면의 주요 부분에 대한 부호 설명*

100 : 영상 신호 처리 장치110 : CDS 회로

112 : 1차 샘플링 회로114 : 2 차 샘플링 회로

120 : PGA 회로130 : ADC 회로

140 : 외부 마이크로컨트롤러 유닛150 : DAC 회로

상술한 목적을 달성하기 위한 본 발명의 일 특징에 의하면, CCD(Charge Coupled Device) 회로로부터 CCD 신호를 받아들여서 오프셋을 보정하는 영상 신호 처리 장치에 있어서: 상기 CCD 신호를 특정 기준 전압을 갖는 기준 신호와 입력 데이터 신호로 재구성하여 차동 신호로 변환하고, 상기 변환된 차동 신호를 더블 샘플링하면서 동시에 오프셋을 보정하여 상기 샘플링에 의한 차이 전압을 출력하는 샘플링 회로와; 상기 샘플링 회로로부터 차이 전압를 받아서 프로그램 가능한 이득을 통해 적정의 이득을 갖는 아날로그 신호를 출력하는 앰프 회로와; 상기 아날로그 신호를 받아들여서 오프셋 보정을 위한 디지털 정보를 출력하는 아날로그 디지털 컨버터와; 상기 디지털 정보에 오프셋 보정을 위한 정보가 있으면, 이에 대응하여 상기 샘플링 회로로 아날로그 신호를 출력하는 디지털 아날로그 컨버터 및; 상기 디지털 정보로부터 오프셋 유무를 판별하고, 오프셋이 발생되면 상기 아날로그 신호를 출력하도록 제어하는 제어 회로를 포함한다.

이 특징의 바람직한 실시예에 있어서, 상기 샘블링 회로는: 상기 기준 신호로부터 변환된 차동 신호를 1 차 샘플링하여 제 1의 차 정보를 출력하는 1 차 샘플링 회로와; 상기 입력 데이터 신호와 상기 제 1의 차 정보 및 상기 아날로그 신호를 받아서 2 차 샘플링하고, 동시에 상기 아날로그 신호를 통해 상기 디지털 신호에 오프셋이 포함되어 있으면, 오프셋을 보정하여 제 2의 차 정보를 출력하는 2 차 샘플링 회로를 포함한다.

이 특징의 바람직한 실시예에 있어서, 상기 기준 신호는 상기 아날로그 디지털 컨버터 회로의 완전 스케일에 대응하여 오프셋 보정을 위한 기준 전압을 구비한다.

(작용)

따라서 본 발명에 의하면, CDS 회로는 입력 신호를 더블 샘플링하면서 동시에 오프셋을 보정한다.

(실시예)

이하 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.

도 2는 본 발명에 따른 오프셋 보정을 위한 영상 신호 처리 장치의 일부 구성을 도시한 회로도이다.

도면을 참조하면, 상기 영상 신호 처리 장치(100)는 신규한 CDS 회로(110)와 PGA 회로(120) 및 DAC 회로(150)를 포함한다. 그리고 ADC 회로(130)와 외부 마이크로컨트롤러 유닛(140)을 포함한다.

상기 CDS 회로(110)는 CCD 회로(미도시됨)로부터 출력되는 CCD 신호(CCD Signal)를 받아들여서 특정 기준 전압을 갖는 기준 신호와 입력 데이터 신호로 재구성하여 더블 샘플링한 후, 그 차이 전압을 상기 PGA 회로(120)로 출력한다. 이 때, 상기 CCD 신호(CCD Signal)는 상기 ADC 회로(130)를 위한 완전 차동 신호(fully differential signal)로 변환한다. 차동 신호는 상기 CDS 회로(110)가 샘플링 동작을 수행하는 동안 잡음을 최소화하기 위하여 사용된다. 그리고 샘플링 동작은 상기 CDS 회로(110)의 입력 신호를 재구성하기 위한 스위칭 동작에 의해서 진행된다.

상기 PGA 회로(120)는 상기 CDS 회로(110)로부터 더블 샘블링된 신호의 차이전압을 받아서 적정의 프로그램 가능한 이득(gain)을 갖는 아날로그 신호를 출력한다.

상기 DAC 회로(150)는 상기 외부 마이크로컨트롤러 유닛(140)의 제어를 받아서 오프셋을 보정하기 위한 신호를 상기 CDS 회로(110)로 출력한다.

상기 ADC 회로(130)는 상기 PGA 회로(120)로부터 아날로그 신호를 받아들여서 디지털 코드로 변환하여 AFE 신호(AFE_OUT)를 출력한다. 이 때, AFE 출력 신호(AFE_OUT)는 상기 영상 신호 처리 장치(100)의 외부 또는 내부의 영향에 의해서 오프셋이 포함된다.

그리고 상기 외부 마이크로컨트롤러 유닛(140)은 상기 ADC 회로(130)로부터 오프셋이 포함된 AFE 출력 신호(AFE_OUT)를 받아서 오프셋을 보정하기 위하여 상기 DAC 회로(150)를 제어한다. 즉, 상기 AFE 출력 신호(AFE_OUT)로부터 상기 외부 마이크로컨트롤러 유닛(140)에 구비된 디지털 코드를 이용해서 오프셋의 유무를 판별하고, 판별된 오프셋 만큼의 아날로그 값을 포함하여 출력하도록 DAC 회로(22)를 제어한다.

따라서 상기 CDS 회로(110)는 더블 샘플링시에 상기 DAC 회로(150)로부터 오프셋 보정을 위한 신호를 받아서 오프셋을 보정하여 상기 PGA 회로(120)로 출력 신호를 제공한다.

구체적으로 살펴보면, 도 4는 도 3에 도시된 오프셋 보정을 위한 CDS 회로의 구성을 나타내는 회로도이다.

도면을 참조하면, 상기 CDS 회로(110)는 다수의 스위칭 회로(S1~S12)와 캐패시터들(C1~C8)과 제 1 및 제 2 앰프 회로(AMP1, AMP2)로 구성되는 1 차 및 2 차 샘플링 회로(112, 114)를 포함한다.

상기 1 차 샘플링 회로(112)는 CCD 회로의 출력 신호(CCD Signal)로부터 재구성된 기준 전압값(Ref_in)을 받아들여서 차동 신호로 변환하고, 1 차로 샘플링을수행하여 그 차이값을 상기 2 차 샘플링 회로(114)로 전달한다.

상기 2 차 샘플링 회로(114)는 1 차로 샘플링을 수행하여 얻은 차이 전압(outp1-outn1)과 상기 DAC 회로(150)의 오프셋 보정을 위한 정보를 포함하는 신호(dac_in)를 받아서 2 차 샘플링과 동시에 오프셋을 보정한다.

즉, 상기 CDS 회로(110)는 완전 차동 신호로 구성되어 있으므로 입력 신호는 제 1 앰프(AMP1) 양단의 입력 차이(ref_in-reft)가 되며, 출력 신호는 제 2 앰프(AMP2) 양단의 출력 차이(outp - outn)가 된다.

따라서 상기 CCD 회로의 출력 신호(CCD Signal)는 기준 전압값(Ref_in)과 입력 데이터 값(data_in)이 번갈아가며 상기 CDS 회로(110)로 출력되고, 상기 1 차 및 2 차 샘플링 회로(112, 114)에 의해서 샘플링을 두 번하여 그 차이를 다음단의 상기 PGA 회로(120)로 제공한다.

그리고 상기 CDS 회로(110)의 출력 신호(outp - outn)는 상기 PGA 회로(120)를 거쳐 상기 ADC 회로(130)로 제공된다. 여기서 상기 CDS 회로(110)의 출력 신호(outp - outn)의 범위는 상기 ADC 회로(130)의 완전 스케일(full scale)과 관계가 있으므로 오프셋 보정을 위한 기준 전압의 상하 두 레벨(Reft, Refb)을 이용한다.

이 때, 상기 제 1 및 제 2 앰프(112, 114)의 출력 신호에 대한 관계식을 수학식 1과 수학식 2와 같이 나타낼 수 있다.

제 1 앰프 출력 = outp1 - outn1

= ref_in - reft

제 2 앰프 출력 = CDS 회로의 출력 신호

= outp - outn

= - data_in + outp1 - outn1 + dac_in

= (ref_in - data_in) - (reft -refb')

여기서, refb' = dac_in

= refb - offset 이다.

이 때, 상기 CDS 회로(110)의 출력 신호는 상기 수학식 2와 같이 보정된 오프셋 정보가 포함된다. 따라서 본 발명에 의하면 CDS 회로는 입력 신호를 더블 샘플링하는 과정에서 동시에 오프셋을 보정하게 된다.

상술한 바와 같이, 본 발명은 CDS 회로에 더블 샘플링을 하는 동시에 오프셋 보정을 수행함으로서 회로의 구성을 단순화할 수 있다. 그 결과, 오프셋 보정을 위해 사용되는 불필요한 시간을 줄일 수 있다.

Claims

CCD(Charge Coupled Device) 회로로부터 CCD 신호를 받아들여서 오프셋을 보정하는 영상 신호 처리 장치에 있어서:

상기 CCD 신호를 특정 기준 전압을 갖는 기준 신호와 입력 데이터 신호로 재구성하여 차동 신호로 변환하고, 상기 변환된 차동 신호를 더블 샘플링하면서 동시에 오프셋을 보정하여 상기 샘플링에 의한 차이 전압을 출력하는 샘플링 회로와;

상기 샘플링 회로로부터 차이 전압를 받아서 프로그램 가능한 이득을 통해 적정의 이득을 갖는 아날로그 신호를 출력하는 앰프 회로와;

상기 아날로그 신호를 받아들여서 오프셋 보정을 위한 디지털 정보를 출력하는 아날로그 디지털 컨버터와;

상기 디지털 정보에 오프셋 보정을 위한 정보가 있으면, 이에 대응하여 상기 샘플링 회로로 아날로그 신호를 출력하는 디지털 아날로그 컨버터 및;

상기 디지털 정보로부터 오프셋 유무를 판별하고, 오프셋이 발생되면 상기 아날로그 신호를 출력하도록 제어하는 제어 회로를 포함하는 것을 특징으로 하는 영상 신호 처리 장치.
제 1 항에 있어서,

상기 샘블링 회로는:

상기 기준 신호로부터 변환된 차동 신호를 1 차 샘플링하여 제 1의 차 정보를 출력하는 1 차 샘플링 회로와;

상기 입력 데이터 신호와 상기 제 1의 차 정보 및 상기 아날로그 신호를 받아서 2 차 샘플링하고, 동시에 상기 아날로그 신호를 통해 상기 디지털 신호에 오프셋이 포함되어 있으면, 오프셋을 보정하여 제 2의 차 정보를 출력하는 2 차 샘플링 회로를 포함하는 것을 특징으로 하는 영상 신호 처리 장치.
제 1 항 또는 제 2 항에 있어서,

상기 기준 신호는 상기 아날로그 디지털 컨버터 회로의 완전 스케일에 대응하여 오프셋 보정을 위한 기준 전압을 구비하는 것을 특징으로 하는 영상 신호 처리 장치.