JP5487667B2 - 画像読取装置および画像形成装置 - Google Patents

Description

本発明は、画像信号の基準となる黒オフセットレベルの補正を行う画像読取装置および画像形成装置に関する。

従来の画像読取装置では、原稿画像を光電変換素子で読み取ったアナログ画像信号をＡＦＥ（Analog Front-End）と呼ばれる信号処理集積回路でデジタル画像信号に変換した後、種々のデジタル補正処理を行っている。

図１２は、従来の画像読取装置におけるＡＦＥの回路構成図であり、図１３は、図１２のＡＦＥにおける信号処理波形を示すタイミングチャートであり、図１４−１は、通常読取時における読取画像例を示す図であり、図１４−２は、画像読取中にオフセット変化が発生した場合の読取画像例を示す図である。図１２に示すＡＦＥの回路例は、ここではＲ／Ｇ／Ｂの３系統の出力のうちの１系統のブロックを示したもので、他の２つの系統の構成は同様であるため省略する。

まず、図１２に示すように、ＡＦＥ５０の内部では、クランプ回路５１である所定のオフセット電圧（直流電位）に決定されると、サンプルホールド回路５２によってリセットノイズ、フィードスルーレベル等を含む画像信号をそれぞれサンプルパルスでサンプリングし、これを保持することで画像信号を連続したアナログ信号とし、増幅器（ＶＧＡ）５３によりＡ／Ｄ変換の基準電圧レベルまで増幅して、Ａ／Ｄ変換回路（以下、ＡＤＣという）５４により１０ｂｉｔのデジタルデータに変換される。

また、図１２の黒オフセット回路５５は、平均化回路５５１、補正演算部５５２、Ｄ／Ａ変換回路（以下、ＤＡＣという）５５３などで構成されている。この黒オフセット回路５５による黒オフセット補正は、ＡＤＣ５４から出力される暗時データの複数画素分の平均値を平均化処理部５５１にて算出する。これは補正前のオフセットレベルを採取するもので、平均化処理をすることによって、ノイズ分を除去している。この暗時データの取得は、図１３（Ｂ）に示すように、１主走査ライン内のＯＰＢ画素領域（有効画素はあるが、光学的にマスクされている画素期間）、もしくは空転送画素領域のデータに対して、不図示のタイミング信号発生回路で生成される図１３（Ｃ）のゲート信号ＢＬＫＣＬＰ信号のアサート期間で取得している。つまり、１主走査ライン毎に現在の黒オフセットレベルを検出している。このように、黒オフセット補正回路５５は、暗時のＣＣＤ出力に相当するＡＤＣ５４の出力が所定のオフセットレベルとなるよう、ＡＤＣ５４のアナログオフセット入力をＤＡＣ５５３を介してアナログ的に印加することにより、フィードバック制御を行っている。

通常は、画像読取装置の暗時の出力がＡＤＣ５４の出力によって０とならないように出力される。これは、暗時の出力が０ということは、データのノイズ分を含めて０以下の値（マイナスの値）はＡＤＣ５４から出力されないため、データが飽和していることを意味している（比較例の図４−２、図５−２参照）。このため、暗時出力（黒オフセットレベル）は、必ずＡＤＣ５４の入力のアナログレベルで、ＡＤＣ５４のリファレンスボトム電圧以上（ＡＤＣ出力は、０以上）でなければならない。

そこで、黒オフセット補正時は、暗時出力データのランダムノイズ成分も含めてＡＤＣ５４の出力で０という値をとらないようにオフセットをはかせる。図１２の例では、ＡＤＣ５４の出力データにおいて、暗時データのレベル（オフセットレベル）が１０ｂｉｔデータで４０［ＬＳＢ］となるように動作させる。この目標値は、装置の持つデータのノイズレベルに依存する値となり、ＡＦＥ５０の不図示のＣＰＵＩ／Ｆを介して外部から設定することが可能である。

前述した暗時データが平均値Ｄａｖｅ＿ｎの４０［ＬＳＢ］に対してずれている場合は、補正演算部５５２において、まずその差分Δ（Ｄａｖｅ＿ｎ−４０）を算出する。次に、その差分Δ［ＬＳＢ］をＤＡＣ５５３にてアナログ量に変換してフィードバックさせるが、その場合のＡＤＣ５４のダイナミックレンジをＶＡＤ［Ｖ］、ＶＧＡ５３にかかるゲインをα［倍］とすると、差分Δを補正するのに必要な補正電圧ＶＯＦは、次式（１）により求まる。
ＶＯＦ＝Δ÷１０２３×ＶＡＤ÷α［Ｖ］・・・（１）

これにより、相当の電圧をＤＡＣ５５３の出力として発生させる必要があり、ＤＡＣ５５３の分解能１２ｂｉｔ、ダイナミックレンジをＶＤＣ［Ｖ］とすると、ＶＯＦ÷ＶＤＣ×４０９５［ＬＳＢ］をＤＡＣ５５３への入力コードとして設定する必要がある。補正演算部５５２ではこれらの演算を行って、ＡＤＣ５４の出力と目標オフセットレベルのズレ量Δをアナログ量としてフィードバックして、Δが０に近づくように毎主走査ライン毎に補正をかけ続けるようにする。

実際は、１主走査ラインで検出されたオフセットズレ量Δを、全て次のラインにアナログオフセットとしてフィードバックすると、ＡＤＣ５４およびＤＡＣ５５３のダイナミックレンジのバラツキや、検出ズレ量Δに含まれるノイズ量の影響により、補正は目標オフセットレベルに収束せずに発振する可能性がある。このため、Δに１より小さい係数βをかけて補正を行っている。その際、１回の補正でいきなり目標値まで補正せずに、数ラインかけて緩やかに追従させるようにしている。

しかしながら、上記従来の黒オフセット補正においては、オフセット補正に必要な電圧範囲（ダイナミックレンジ）は、ＡＦＥ５０の入力部で発生するリーク電流によって発生するオフセット電圧と、ＡＦＥ５０内部の回路で発生するオフセット電圧とを合わせた電圧に加え、ＡＤＣ５４の出力として必要なオフセットレベル（上記例では、４０［ＬＳＢ］）に相当するアナログ電圧をさらに合わせたものが必要となり、一般的には余裕を見て±３００ｍＶ程度のダイナミックレンジが必要となる。例えば、上記ＤＡＣ５５３の補正範囲と設定コードとの関係を以下に示す。

設定コード［ＬＳＢ］ 補正電圧（ＤＡＣ出力電圧）［ｍＶ］
4095 ≒300[mV]
： ：
2050 ≒600÷4095×2
2049 ≒600÷4095×1
2048 ≒0
2047 ≒600÷4095×(-1)
2046 ≒600÷4095×(-2)
： ：
0 ≒-300[mV]

さらに必要な分解能としては、この補正は画像読取実行の有無に関わらず補正し続けることになるため、補正後しばらく経ってオフセットが変化して、ＤＡＣ５５３への設定コードが変化する可能性がある（例えば、経時の温度変化による緩やかなオフセット変動など）。このため、ＤＡＣ５５３の分解能が粗い場合は、ＤＡＣ５５３への設定コードが変化したタイミングでオフセットが大きく変化することになり、そのタイミングが画像読取実行中であると、図１４−２に示すように、読取画像にオフセットが大きく変化したタイミングで濃度に段差ができるという変化として表れる（通常読取画像は、図１４−１参照）。従って、ＤＡＣ５５３の分解能としては、設定コードが１ＬＳＢ変化しても、その変化が読取画像で見えないくらいの細かい分解能が必要となる。

特に、黒オフセットレベルの経時変化は、通常はＯＮした後に緩やかに変化するため、１スキャンのような短い時間（２〜５秒）では実際に変化しない。しかしながら、スキャン中も黒オフセット補正を止めることはできない。それは、ＣＣＤ出力が、スミアの影響で１主走査ライン内に白のデータが多く存在する場合と、ほとんど存在しない場合とでオフセットレベルが変動するからである。このように、上記のような広いダイナミックレンジとし、高分解能のＤＡＣ５５３をＡＦＥ５０内部に実装すると、チップ面積が大きくなると共に、コストが高くなるという問題がある。

また、例えば１２ｂｉｔといった高分解能のＤＡＣ５５３をＡＦＥ５０内部に実装したとすると、微分非直線性（ＤＮＬ）誤差を確保することが技術的に難しくなるという問題がある。このＤＮＬが大きいと、黒オフセット補正中にＤＡＣ５５３への設定コードが１ＬＳＢ変化した場合に、その設定コードがＤＮＬ誤差の大きい部分にかかると、設定コード１の変化に対して、異常に大きな出力電圧の変化が発生してしまい。結局はＤＡＣ５５３の分解能が低い場合と同じ不具合（濃度の段差）を生む可能性があるという問題がある。

さらに、ＡＤＣ５４の出力として必要な目標黒オフセットレベルに相当するオフセットもＤＡＣ５５３よって供給する必要があるため、目標黒オフセットレベルを高めに設定すると、ＤＡＣ５５３として正側のダイナミックレンジを消費してしまい、ダイナミックレンジを無駄遣いすることになるという問題がある。

また、上記従来例の他、特許文献１〜３により関連技術が開示されているが、これら特許文献１〜３いずれの技術を用いたとしても、上記課題を解決することができないという問題がある。

本発明は、上記に鑑みてなされたものであって、読取画像信号の黒オフセットレベルが目標値となるように補正することにより、高分解能のＤ／Ａ変換回路を不要とし、大きなオフセット変化に伴う画像の濃度段差を避けることができると共に、低コスト化できる画像読取装置および画像形成装置を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、原稿を露光し、その反射光を光電変換素子により電気信号に変換して原稿を読み取る読取手段と、読み取った画像信号をサンプリングし、所定のアナログレベルまで増幅するアナログ信号処理手段と、前記アナログ信号処理手段によってアナログ処理が行われたアナログ画像信号をデジタル画像信号に変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段の前段において、事前に設定される第１設定値に応じたアナログオフセット電圧を加算するアナログオフセット加算手段と、前記Ａ／Ｄ変換手段によって変換された前記デジタル画像信号から、前記アナログオフセット電圧以下の電圧に相当する第１デジタルオフセット量を減算するデジタルオフセット減算手段と、前記デジタルオフセット減算手段のデジタル出力に対して所望の黒オフセットレベルを得るための補正を行うデジタルオフセット補正手段と、を備えたことを特徴とする。

また、本発明は、この画像読取装置を用いた画像形成装置であって、読み取り画像の黒オフセットレベルの補正を行うことを特徴とする

本発明によれば、読取手段で読み取ったアナログ画像信号をＡ／Ｄ変換手段によりデジタル画像信号に変換する際に、アナログオフセット加算手段がＡ／Ｄ変換手段の前段でアナログオフセット電圧を加算することにより、アナログ量のゼロ飽和を防ぐことができる。また、デジタルオフセット減算手段がＡ／Ｄ変換手段の後段でアナログオフセット電圧に相当するか、もしくはそれ以下のデジタルオフセット量を減算することで、その後のデジタルオフセット補正手段において黒オフセットレベルが目標値になるように補正することができる。このため、高分解能のＤ／Ａ変換回路が不要となり、大きなオフセット変化に伴う画像の濃度段差を避けることができ、低コスト化できるという効果を奏する。

図１は、本発明の第１の実施の形態にかかる画像読取装置の概略構成を示すブロック図である。 図２は、ＣＣＤ出力からデジタル画像信号処理を行う回路ブロック図である。 図３は、図２のＡＦＥ内部の構成図である。 図４−１は、補正されていないＡＤＣ入力画像データがＡＤＣのダイナミックレンジの下限電圧前後にある場合の比較例としての線図である。 図４−２は、補正されていないＡＤＣ出力画像データが０付近で飽和している状態を表す比較例としての線図である。 図５−１は、補正されていないＡＤＣ入力画像データがＡＤＣのダイナミックレンジの下限電圧以下にある場合の比較例としての線図である。 図５−２は、補正されていないＡＤＣ出力画像データが完全に飽和している状態を表す比較例としての線図である。 図６は、ＡＤＣ入力画像データにアナログオフセット加算を行った場合の実施例の線図である。 図７は、図６のアナログオフセット加算を行った場合のＡＤＣ出力画像データを表す実施例の線図である。 図８は、ＡＤＣ出力画像データにデジタルオフセット減算を行った場合の実施例の線図である。 図９は、オフセット付加部によりデジタルオフセットが加算された場合の実施例の線図である。 図１０は、図３のＡＦＥにおける信号処理波形を示すタイミングチャートである。 図１１は、第２の実施の形態にかかるＡＦＥ内部の構成図である。 図１２は、従来の画像読取装置におけるＡＦＥの回路構成図である。 図１３は、図１２のＡＦＥにおける信号処理波形を示すタイミングチャートである。 図１４−１は、通常読取時における読取画像例を示す図である。 図１４−２は、画像読取中にオフセット変化が発生した場合の読取画像例を示す図である。

以下に添付図面を参照して、この発明にかかる画像読取装置および画像形成装置の最良な実施の形態を詳細に説明する。

（第１の実施の形態）
図１は、本発明の第１の実施の形態にかかる画像読取装置の概略構成を示すブロック図である。図１に示すように、原稿画像を光電変換素子で読み取り、画像信号をデジタル信号に変換して処理する画像形成装置１０は、原稿２２を載置するコンタクトガラス１１、原稿露光用のキセノンランプ１２、および第１反射ミラー１３からなる第１キャリッジ１６、第２反射ミラー１４および第３反射ミラー１５からなる第２キャリッジ１７、読み取り画像をＣＣＤ１９に結像するためのレンズユニット１８、読取手段としてのＣＣＤリニアイメージセンサ１９（以下、ＣＣＤという）、センサーボード２０、信号処理部２１、および読み取り光学系等による各種の歪みを補正するための白基準板などにより構成されている。そして、原稿走査時の第１キャリッジ１６および第２キャリッジ１７は、不図示のステッピングモータなどによって副走査方向Ａに移動させる。

図２は、ＣＣＤ出力からデジタル画像信号処理を行う回路ブロック図であり、図３は、図２のＡＦＥ内部の構成図である。なお、図３は、Ｒ／Ｇ／Ｂの３系統の出力のうち１系統のブロックを例として示したもので、他の２つの系統の構成は同様であるため説明を省略する。図２に示すように、ＣＣＤ１９から駆動パルスに同期して光学的な分解色毎に画像信号が出力され、コンデンサ２０１によって交流結合されて、ＡＦＥ２０２に入力される。

ＡＦＥ２０２の内部は、図３に示すように、クランプ回路２０２１において、ある所定のオフセット電圧（直流電位）に決定され、サンプルホールド回路２０２２にてリセットノイズ、フィードスルーレベル等を含む画像信号をそれぞれサンプルパルスによりサンプリングし、これを保持することで、画像信号が連続したアナログ信号となる。増幅器（ＶＧＡ）２０２３では、Ａ／Ｄ変換に必要な基準電圧レベルまで増幅する。ここまでは、ＣＣＤ１９で読み取った画像信号をアナログ処理するアナログ信号処理手段として構成されている。そして、Ａ／Ｄ変換手段としてのＡ／Ｄ変換回路（以下、ＡＤＣという）２０２４により、アナログデータが１０ｂｉｔのデジタルデータに変換される。

そして、ＡＤＣ２０２４の入力前（前段）には、アナログオフセット加算手段としての第１ＤＡＣ２０２７ａが設けられ、アナログオフセット電圧を印加するように構成されている。このＡＤＣ２０２４の前段に印加されるアナログオフセット電圧は、第１ＤＡＣ２０２７ａにより供給され、この第１ＤＡＣ２０２７ａの出力電圧を決めるために入力されるデジタルコードは、図３の０レベルコントロール部２０２７によって決定される。このアナログオフセット電圧とは、暗時の画像データがノイズ分とＡＦＥ２０２の入力部のリーク電流や内部回路で発生するオフセット電圧も含めて、ＡＤＣ２０２４のダイナミックレンジから外れないようにするための一定の電圧のことである（画像データ出力電圧がノイズ分＋回路でのオフセットも含めてＡＤＣ２０２４のダイナミックレンジ下限電圧以上とする）。これにより、ＡＤＣ２０２４の出力は、入力が暗時の画像データであっても必ず０以上となるため、ＡＤＣ２０２４入力におけるデータの飽和を防止することができる。以下、この原理を、図４−１、図４−２、図５−１、図５−２、図６、および図７を用いて説明する。

図４−１は、補正されていないＡＤＣ入力画像データがＡＤＣのダイナミックレンジの下限電圧前後にある場合の比較例としての線図であり、図４−２は、補正されていないＡＤＣ出力画像データが０付近で飽和している状態を表す比較例としての線図であり、図５−１は、補正されていないＡＤＣ入力画像データがＡＤＣのダイナミックレンジの下限電圧以下にある場合の比較例としての線図であり、図５−２は、補正されていないＡＤＣ出力画像データが完全に飽和している状態を表す比較例としての線図であり、図６は、ＡＤＣ入力画像データにアナログオフセット加算を行った場合の実施例の線図であり、図７は、図６のアナログオフセット加算を行った場合のＡＤＣ出力画像データを表す実施例の線図であり、図８は、ＡＤＣ出力画像データにデジタルオフセット減算を行った場合の実施例の線図であり、図９は、オフセット付加部によりデジタルオフセットが加算された場合の実施例の線図であり、図１０は、図３のＡＦＥにおける信号処理波形を示すタイミングチャートである。

図４−１に示すように、ＡＤＣのダイナミックレンジの下限電圧付近を前後しているＡＤＣ入力画像データをＡ／Ｄ変換すると、図４−２に示すように、ＡＤＣ出力画像データが０付近で飽和することになる。また、ＡＦＥ２０２の入力部もしくは内部回路でオフセットが発生し、図５−１に示すように、ＡＤＣのダイナミックレンジの下限電圧（破線）よりも低くなった場合は、これをＡ／Ｄ変換すると、図５−２に示すように、ＡＤＣ出力画像データが完全に飽和している状態となる。そこで、第１の実施の形態では、図６に示すように、第１ＤＡＣ２０２７ａからＡＤＣ２０２４の前段にアナログオフセット電圧を加算することによって、ＡＤＣ入力画像データがＡＤＣのダイナミックレンジの下限電圧付近にあった状態（破線で示すデータ）から、加算された分だけ電圧レベルを上昇させることができる（実線で示すデータ）。そして、このアナログオフセット加算が行われたＡＤＣ入力画像データをＡＤＣ２０２４によってＡ／Ｄ変換すると、図７に示すように、飽和していないＡＤＣ出力画像データを得ることができる。

続いて、ＡＤＣ２０２４の出力後（後段）には、デジタルオフセット減算手段としての０レベルコントロール部２０２７ｂから、前段で印加したアナログオフセット電圧に相当するか、あるいは、それ以下のデジタルオフセット量を減算するように構成されている。

このように、０レベルコントロール部２０２７ｂは、第１ＤＡＣ２０２７ａの出力電圧を決めるためのデジタルコードを設定する他、第１ＤＡＣ２０２７ａで印加したアナログオフセット電圧に相当するか、あるいは、それ以下のデジタルオフセット量をＡＤＣ２０２４の出力から減算する機能を備えている。そして、上記第１ＤＡＣ２０２７ａと０レベルコントロール部２０２７ｂとによって、０レベル保証部２０２７が構成されている。以下に、０レベルコントロール部２０２７ｂの動作について説明する。

まず、第１ＤＡＣ２０２７ａは、ダイナミックレンジがＶＤＡＣであって、分解能２ｂｉｔの小さなＤ／Ａ変換回路である。そして、０レベルコントロール部２０２７ｂからの設定コードに応じて、第１ＤＡＣ２０２７ａから出力されるアナログオフセット電圧は以下のようになる。第１ＤＡＣ２０２７ａの設定コードは、電源投入後、一度セットしたらそれ以降は固定となる。当該回路によって発生しうるオフセット量、ノイズ量に応じて設定コードを決めて設定する。一般的に、画像信号のランダムノイズ成分が大きい場合、あるいは、回路で発生しうるオフセット電圧が大きい場合は、補正電圧ＶＯＦを大きくするようにする。以下では、第１ＤＡＣ設定コードとアナログオフセット電圧との関係の一例を示している。

（第１ＤＡＣ設定コード） （アナログオフセット電圧）
0 VOF=0[V]
1 VOF=VDAC×0.33[V]
2 VOF=VDAC×0.66[V]
3 VOF=VDAC[V]

このように、０レベルコントロール部２０２７ｂでは、ＡＦＥ２０２の持つＣＰＵＩ／Ｆを介して、外部のＣＰＵなどから第１ＤＡＣ２０２７ａへの設定コードを受け取り、それを反映させる。また、０レベルコントロール部２０２７ｂは、第１ＤＡＣ２０２７ａへ設定したコードによって発生させるアナログオフセット電圧をデジタルオフセット値に換算し、その値をＡＤＣ２０２４から出力されるデジタル画像信号から減算する。そして、ＡＤＣ２０２４のダイナミックレンジをＶＡＤＣとし、分解能を１０ｂｉｔとすると、第１ＤＡＣ設定コードと、アナログオフセット電圧と、減算するデジタルオフセットとの関係は、以下のようになる。

（第１ＤＡＣ設定コード）（アナログオフセット電圧）（減算するデジタルオフセット）
0 VOF=0[V] DOF=0[LSB]
1 VOF=VDAC×0.33[V] DOF=VDAC/VADC×1023×0.33[LSB]
2 VOF=VDAC×0.66[V] DOF=VDAC/VADC×1023×0.66[LSB]
3 VOF=VDAC[V] DOF=VDAC/VADC×1023[LSB]

このような関係において、ＡＤＣ２０２４の前段でアナログオフセット電圧が加算され、ＡＤＣ２０２４の後段でデジタルオフセットが減算される。また、０レベルコントロール部２０２７ｂによるデジタルオフセットの減算は、正負の極性があるので、ＡＤＣ２０２４の直後のデジタル画像信号は、１０ｂｉｔとなるが、０レベルコントロール部２０２７ｂでの減算後は、符号ビットのついた１１ｂｉｔデータとなる。

このようにして得られた１１ｂｉｔのデジタル画像データは、次段のデジタルオフセット補正部２０２５において、暗時のＣＣＤ出力に相当するＡＤＣ２０２４の出力が所定のオフセットレベルとなるように補正される。具体的には、図３に示すデジタルオフセット補正部２０２５の調整目標値算出手段としての平均化処理部２０２５ｂにおいて、ＣＣＤ画像信号出力のＯＰＢ期間の画像データから、現在のラインの平均黒オフセットレベルを算出する（黒オフセットレベルの調整目標値の算出）。例えば、図１０の（Ｂ）および（Ｄ）に示すように、実際にはＯＰＢ期間にＡＦＥ２０２の外部より入力されるゲート信号ＢＬＫＣＬＰのアサート期間に相当する期間の画素データの平均値ＤＡＶＥを算出する。続いて、そこで得られた平均値ＤＡＶＥは、補正演算手段としての補正演算部２０２５ａによって平均値ＤＡＶＥが０となるように、１１ｂｉｔのデジタル画像信号に対して加減算を行うようにする（調整目標値に基づいて所望の黒オフセットレベルを得るための補正演算処理）。その補正の仕方としては、例えば以下のようにする。

ＤＡＶＥ＞０の場合 → 画像データからＤＡＶＥ×βを減算する
ＤＡＶＥ＜０の場合 → 画像データにＤＡＶＥ×βを加算する
ＤＡＶＥ＝０の場合 → 何もしない
｛ここでβとは、１以下の係数であり、ターゲットレベル（ここでは、０）とのずれに対して、１回の補正で全てを補正するのではなく、ずれ量にβをかけた分を補正する。このβはＡＦＥ２０２のＣＰＵＩ／Ｆを介して外部より設定することができる。｝

上記のような補正を１主走査ライン毎（ＢＬＫＣＬＰアサート毎）に実施すると、平均化処理部２０２５ｂ以降のデジタル画像データは、常に０近辺の値となる。これを図８で見ると、ＡＤＣ２０２４から出力されるデジタル画像信号に対してデジタルオフセット減算を行い、デジタルオフセット補正を行うことによって、０ＬＳＢ近辺にオフセット調整された１１ｂｉｔのデジタルデータとなる。

最後に０近辺に補正された１１ｂｉｔのデジタル画像信号は、図３のオフセット付加部２０２６において、所望のデジタルオフセットを加算して、符号ビットをなくした１０ｂｉｔのデジタル画像信号に変換して、ＡＦＥ２０２からの出力として後段に伝送される。ここで加算するデジタルオフセットは、画像信号のもつランダムノイズ成分を含めて０にならないような値を全ての画像データに一律に加算するようにする。これによって、符号ビットは意味の無いものとなるので、オフセット付加部２０２６以後は正の値のみの１０ｂｉｔデータとなる。これを図９で見ると、オフセット付加部２０２６によってデジタルオフセット４０が加算され、ＡＦＥ２０２の最終出力データとして１０ｂｉｔのデジタルデータとなる。なお、ここで加算されるデジタルオフセットは、ＡＦＥ２０２のＣＰＵＩ／Ｆを介して外部より指定することが可能である。

このようにして得られたデジタル画像信号は、図１の信号処理部２１（図２のＩ／Ｆ部２１１以降）に伝送され、ライン間補正回路２１２において、ＣＣＤ１９でのＲＧＢ出力間の副走査方向の遅延が補正される。また、シェーディング補正回路２１３では、キセノンランプ１２で照射された白基準板２３の反射光をＣＣＤ１９で読み取ることによって、所定の濃度レベルが得られ、ＣＣＤ１９の感度のバラツキや照射系の配光ムラを補正する。さらに、γ補正回路部２１４においてデジタル処理がなされる。

なお、図２のセンサーボード２０内のＣＣＤ１９およびＡＦＥ２０２の回路駆動に必要な信号は、発振器（ＯＳＣ）２０３に基づいて、タイミング信号発生回路２０４で生成され、各回路部に入力される。そして、ＡＦＥ２０２およびタイミング信号発生回路２０４は、内部に動作状態を決めるレジスタ部を内蔵しており、ＣＰＵＩ／Ｆを介して外部のＣＰＵとのシリアル通信により制御することが可能である。

このように、第１の実施の形態によれば、ＣＣＤ１９で読み取った原稿画像をＡＦＥ２０２内で信号処理する際に、ＡＦＥ２０２のＡＤＣ２０２４の入力段で、所定のオフセット電圧を印加することにより、ＡＤＣ２０２４の前段におけるアナログ量のゼロ飽和を防ぐことができる。

また、第１の実施の形態によれば、ＡＤＣ２０２４の後段において、前段で印加したオフセット電圧に相当するか、もしくはそれ以下のデジタルコードで減算することにより、その後のデジタルオフセット補正で黒オフセットレベルが目標値となるような補正がかかるため、０レベル保証部２０２７の第１ＤＡＣ２０２７ａが高分解能である必要が無く、微分非直線性（ＤＮＬ）の影響による大きなオフセット変化に伴う画像の濃度段差を避けることができる上、低コスト化することができる。

さらに、第１の実施の形態によれば、デジタル黒補正による補正演算処理で用いる設定値がＣＰＵＩ／Ｆなどを介して外部ＣＰＵなどから任意に設定可能なため、装置固有の黒レベルノイズ量に応じたオフセット設定が可能となる。

また、第１の実施の形態によれば、ＡＤＣ２０２４の前段で印加するアナログオフセット量は第１ＤＡＣ２０２７ａとＣＰＵＩ／Ｆとを採用することにより、印加するアナログオフセット量を外部ＣＰＵなどから切り替えることができるので、必要な分だけオフセット電圧をはかせることによって、ＡＤＣ２０２４のダイナミックレンジを無意味に狭めたりすることがなくなる。そして、この場合の第１ＤＡＣ２０２７ａは、細かい分解能を必要としないため、低コスト化することができる。

（第２の実施の形態）
第２の実施の形態にかかる画像読取装置の特徴は、ＡＦＥ２０２のＡＤＣ２０２４の後段のデジタル補正量がある一定以上に大きくなった場合は、第１ＤＡＣ２０２７ａに加えて、第２のＤＡＣ２０２８によるアナログオフセット電圧を印加するようにした点にある。

図１１は、第２の実施の形態にかかるＡＦＥ内部の構成図である。図１１に示すように、ＡＦＥ２０２では、ＡＤＣ２０２４の入力に対して第１ＤＡＣ２０２７ａからのアナログオフセットを加算し、ＡＤＣ２０２４の出力からデジタルオフセットを減算して、その後にデジタルオフセット補正が行われる。しかし、ＡＤＣ２０２４の入力で、大きなアナログオフセット電圧が印加されると、その分ＡＤＣ２０２４そのもののダイナミックレンジが狭くなるため、できるだけＡＤＣ２０２４の入力段階で加算されるアナログオフセットを必要以上に大きくしないようにすることが望ましい。

そこで、ＡＤＣ２０２４の入力において、第１ＤＡＣ２０２７ａによって加算されるアナログオフセット電圧は、必要最低限、つまり画像データのノイズ分だけをＡＤＣ２０２４の入力として飽和させないようなオフセットレベルとする。そして、その状態でデジタルオフセット補正部２０２５によるデジタルオフセット補正を行い、その時のＡＦＥ２０２の入力部のリーク電流の影響や、回路で発生するオフセット電圧が大きい場合は、デジタルオフセットの印加量も大きくなる。また、場合によっては、アナログオフセット電圧の影響により、ＡＤＣ２０２４の入力データが飽和している可能性もある。そこで、デジタルオフセットの印加量が大きくなった場合は、図１１に示す第２ＤＡＣ２０２８を用いて、第１ＤＡＣ２０２７ａとは別のアナログオフセットを付加し、その分だけデジタルオフセット量を減らすようにする。その際のデジタルオフセット印加量と、第２ＤＡＣ２０２８のアナログオフセットの換算は、以下のようにして行う。

第２ＤＡＣのダイナミックレンジ：ＶＤＡＣ２［Ｖ］
第２ＤＡＣの分解能：４ｂｉｔ
ＰＧＡのゲイン：α［倍］
第２ＤＡＣの１ＬＳＢ当りの電圧量：ＶＤＡＣ２／１５［Ｖ］
第２ＤＡＣの１ＬＳＢ当りの電圧量（ＡＤＣ入力換算）：ＶＤＡＣ２／１５×α［Ｖ］
第２ＤＡＣの１ＬＳＢ当りの電圧量（ＡＤＣ出力換算）：（ＶＤＡＣ２／１５×α）／
ＶＡＤＣ×１０２３［ＬＳＢ］

上記に基づいて、デジタルオフセット印加量ＤＯＦＳを計算し、
ＤＯＦＳ＝（ＶＤＡＣ２／１５×α）／ＶＡＤＣ×１０２３［ＬＳＢ］となった場合は、第２ＤＡＣ２０２８の設定コードを１変化させて、デジタルオフセットを、ＤＯＦＳ＝（ＶＤＡＣ２／１５×α）／ＶＡＤＣ×１０２３［ＬＳＢ］の分だけ減らすようにする。なお、この場合も第１ＤＡＣ２０２７ａの分解能を小さくしたいため、第２ＤＡＣ２０２８の設定コードが変化したタイミングで、デジタルオフセット量とアナログオフセット量のバランスがずれた場合は、黒オフセットレベルが乱れる可能性があることから、画像読み取り中は、ＡＦＥ２０２のＣＰＵＩ／Ｆを介して、外部から第２ＤＡＣ２０２８の更新を禁止することが望ましい。

このように、第２の実施の形態によれば、第１ＤＡＣ２０２７ａから発生するアナログオフセット電圧が大きくなり、デジタル補正量もある一定以上大きくなった場合は、第２ＤＡＣ２０２８を用いて、第１ＤＡＣ２０２７ａとは別にアナログオフセットを付加し、その分だけデジタルオフセット量を減らすようにしたため、ＡＤＣ２０２４のダイナミックレンジを狭くすることなく、大きなオフセットずれを補正することができる。

また、第２の実施の形態によれば、第２ＤＡＣ２０２８によりデジタルオフセット量をアナログオフセット電圧に変換する際に、その変換処理を画像読み取り期間中に行うと、図１４−２に示すような濃度段差を生じるおそれがある。そこで、画像読取期間中は、第２ＤＡＣ２０２８によりデジタルオフセット量をアナログオフセット電圧に変換するのを禁止したため、濃度の安定した読み取り画像を得ることができる。

なお、上記第１および第２の実施の形態では、本発明の画像読取装置を複写機などの画像形成装置に用いた例で説明したが、スキャナ機能やファクシミリ機能を備えたスキャナ装置やファクシミリ装置などの画像形成装置に用いても良い。また、上記機能にさらにプリンタ機能を追加した複合機などの画像形成装置にも好適に用いることができ、上記と同様の効果を有する画像形成装置とすることができる。

１９ ＣＣＤリニアイメージセンサ
２０ センサーボード
２０２ ＡＦＥ
２０２１ クランプ回路
２０２２ サンプルホールド回路
２０２３ 増幅回路
２０２４ Ａ／Ｄ変換回路
２０２５ デジタルオフセット補正部
２０２５ａ 補正演算部
２０２５ｂ 平均化処理部
２０２７ ０レベル保証部
２０２７ａ 第１Ｄ／Ａ変換回路
２０２７ｂ ０レベルコントロール部
２０２８ 第２Ｄ／Ａ変換回路

特開２００８−２９４５６７号公報 特開２００７−１５８６６３号公報 特開２００５−３１１９１９号公報

Claims (7)

1. 原稿を露光し、その反射光を光電変換素子により電気信号に変換して原稿を読み取る読取手段と、
   読み取った画像信号をサンプリングし、所定のアナログレベルまで増幅するアナログ信号処理手段と、
   前記アナログ信号処理手段によってアナログ処理が行われたアナログ画像信号をデジタル画像信号に変換するＡ／Ｄ変換手段と、
   前記Ａ／Ｄ変換手段の前段において、事前に設定される第１設定値に応じたアナログオフセット電圧を加算するアナログオフセット加算手段と、
   前記Ａ／Ｄ変換手段によって変換された前記デジタル画像信号から、前記アナログオフセット電圧以下の電圧に相当する第１デジタルオフセット量を減算するデジタルオフセット減算手段と、
   前記デジタルオフセット減算手段のデジタル出力に対して所望の黒オフセットレベルを得るための補正を行うデジタルオフセット補正手段と、
   を備えたことを特徴とする画像読取装置。
2. 前記デジタルオフセット補正手段は、黒オフセットレベルの調整目標値の算出処理を行う調整目標値算出手段と、算出された調整目標値に基づいて所望の黒オフセットレベルを得るための補正演算処理を行う補正演算手段とを備えていることを特徴とする請求項１に記載の画像読取装置。
3. 前記補正演算処理で用いられる第２設定値を外部から設定可能とするインターフェースをさらに備えることを特徴とする請求項２に記載の画像読取装置。
4. 前記第１設定値を外部から設定可能とするインターフェースをさらに備えることを特徴とする請求項１に記載の画像読取装置。
5. 前記補正演算手段がデジタルオフセット補正を行う際に、加算もしくは減算する第２デジタルオフセット量がある一定以上の値になると、前記第２デジタルオフセット量の一部をアナログ量に変換するＤ／Ａ変換手段をさらに備え、
   前記Ｄ／Ａ変換手段で変換したアナログ量を前記Ａ／Ｄ変換手段に入力されるアナログオフセット電圧に加算することを特徴とする請求項２に記載の画像読取装置。
6. 画像読み取り中に前記Ｄ／Ａ変換手段による変換を行うか否かを外部から切り替え可能とするインターフェースをさらに備えることを特徴とする請求項５に記載の画像読取装置。
7. 請求項１〜６のいずれか一つに記載の画像読取装置を用いて読み取り画像の黒オフセットレベルの補正を行い、補正により得られるデジタル画像信号により画像を形成することを特徴とする画像形成装置。

Images