JP2012156621A - 画像読取装置、画像形成装置および信号処理方法 - Google Patents
画像読取装置、画像形成装置および信号処理方法 Download PDFInfo
- Publication number
- JP2012156621A JP2012156621A JP2011011745A JP2011011745A JP2012156621A JP 2012156621 A JP2012156621 A JP 2012156621A JP 2011011745 A JP2011011745 A JP 2011011745A JP 2011011745 A JP2011011745 A JP 2011011745A JP 2012156621 A JP2012156621 A JP 2012156621A
- Authority
- JP
- Japan
- Prior art keywords
- image reading
- signal
- level
- offset correction
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
【課題】 センサ信号のレベル補正機能を備える画像読取装置を提供すること。
【解決手段】 本発明の画像読取装置10は、光電変換素子から入力される電気信号をサンプリングし、増幅器により増幅して出力するアナログ回路部(140〜144)と、アナログ回路部から入力される信号をデジタル信号へ変換する変換器146とを備え、さらに、変換器146が出力するデジタル信号のオフセットレベルに対するピーク基準レベルが目標範囲内に収まるように、増幅器142のゲインを調整するゲイン調整制御手段160と、ゲイン調整時には、画像読取時または待機時と異なる長さのオフセット補正期間を規定するタイミング信号を出力するタイミング規定手段120と、前記タイミング信号の入力を受けて、デジタル信号のオフセットレベルが目標値に収束するように、アナログ補正量を印加するオフセット補正手段148とを含む。
【選択図】 図4
【解決手段】 本発明の画像読取装置10は、光電変換素子から入力される電気信号をサンプリングし、増幅器により増幅して出力するアナログ回路部(140〜144)と、アナログ回路部から入力される信号をデジタル信号へ変換する変換器146とを備え、さらに、変換器146が出力するデジタル信号のオフセットレベルに対するピーク基準レベルが目標範囲内に収まるように、増幅器142のゲインを調整するゲイン調整制御手段160と、ゲイン調整時には、画像読取時または待機時と異なる長さのオフセット補正期間を規定するタイミング信号を出力するタイミング規定手段120と、前記タイミング信号の入力を受けて、デジタル信号のオフセットレベルが目標値に収束するように、アナログ補正量を印加するオフセット補正手段148とを含む。
【選択図】 図4
Description
本発明は、信号処理技術に関し、より詳細には、センサ信号のレベル補正機能を備える画像読取装置、該画像読取装置を含む画像形成装置および信号処理方法に関する。
複合機やスキャナなどの画像読取装置では、原稿を露光し、原稿面からの反射光を電荷結合素子(Charge Coupled Device;CCD)のセンサ面上に結像し、CCDから出力される出力信号を信号処理して、原稿画像を読み取る。CCDは、コンタクトガラス上の原稿の画像を読み取り、入力される駆動信号に同期して光学的な分解色(R,G,B)毎に画像信号を出力する。分解色毎の画像信号は、それぞれコンデンサによって交流結合されて、AFE(Analog Front End)に入力される。
AFEは、入力された画像信号を駆動信号に対応してサンプリングすることで連続したアナログ信号を生成し、それをデジタル画像信号に変換して出力する。AFE内部では、所定のオフセット電圧にクランプされ、リセットノイズ、フィードスルーレベル等を包含する画像信号がサンプルパルスに同期してサンプリングされ、連続したアナログ信号とされる。そして、アナログ信号は、可変ゲインアンプ(Variable Gain Amplifier)によりA/D変換の基準電圧のレベルに増幅された後、ADC(Analog to Digital Converter)によってデジタル画像信号に変換される。こうして得られたデジタル画像信号は、後段の画像処理部に伝送されて、RGB出力間の副走査方向遅延の補正、感度バラツキや照射系の配光ムラの補正、γ補正処理などが施される。
また、AFE内部には、黒オフセット補正回路が設けられ、これによって、暗時のCCD出力がA/D変換後に所定のレベルとなるように、アナログオフセットがフィードバックされる。図11は、主走査ライン周期におけるCCD出力信号を示すタイミングチャートである。図11に示すように、CCD出力信号は、1主走査ライン周期において、光学的にマスクされている画素に対応する黒基準画素期間と、原稿画像出力が得られる有効画素期間と、それ以外の空転送期間とに分けられる。画像読取装置では、黒基準画素期間の画素数が多くはなく、黒基準画素期間のCCD出力波形およびオフセット電圧レベルが空転送期間のものと概ね等しいことから、上記クランプ動作や黒オフセット補正の動作は空転送期間において行われている。
黒オフセット補正回路は、黒レベル検出信号がハイ(H)の期間(以下、黒オフセット補正期間という。)において、その期間のADC出力データと黒オフセット目標レベルとの差分を1画素毎に算出し、その差分を図12に示すようなフィルタ演算をして、1回の黒オフセット補正期間におけるズレ量を求める。このズレ量から、その主走査ラインでの補正量が決定され、DACを介してアナログオフセット量としてフィードバックされる。
また、補正係数Tを変化させることにより、ADC出力データに重畳しているノイズの平滑化の度合いを制御することもできる。一般的には補正係数Tをより大きくすると、ADC出力データに含まれるノイズ成分を平滑化する度合いをより大きくすることができるが、最適な補正量が得られるまでにかかる時間が長くなる(つまり、より多くの画素数を必要とする。)。また、黒オフセット補正期間が長くなるほど、1主走査ラインあたりのズレ量検出の精度が良くなるが、1主走査ライン長は装置の読取速度を決定づけるパラメータであるため、所望の読取速度を維持したまま黒オフセット補正期間を長く確保するためには、画素周波数を高くする必要がある。
しかしながら、画素周波数を高くすると、CCD、その駆動回路およびAFEの発熱量が増大し、または不要な輻射ノイズが増大してEMIの結果が劣化してしまう。さらには、CCD、AFEなどの各素子の動作周波数に関するコスト上の制約のため、通常、黒オフセット補正期間は必要以上に長くせず、同等の読取速度が維持できるのであれば、画素周波数はできるだけ低い値に設定されるのが一般的である。しかも、通常の待機時および画像読取時などにおいては、暗時のCCD出力オフセットレベルは、熱ドリフトを除けば安定しているため、1主走査ライン当たりの補正量は小さく、黒オフセット補正期間を短くしても充分である。
ところが、画像読取装置においては、電源投入時または復帰時に、白基準板を露光して電荷結合素子(Charge Coupled Device;CCD)で読み取った画像信号をデジタル化した後の出力レベルを一定の目標値の範囲内にゲイン調整する自動ゲイン調整(Auto Gain control;AGC)が行われる。自動ゲイン調整機能により、ダイナミックレンジを可能な限り広く確保した上で、画像データ中のノイズを含めて画像信号がADC出力において飽和しないような目標レベルに調整される(図13,図14)。上記自動ゲイン調整機能は、図13に示すように1主走査ライン毎に、ゲインの更新、黒オフセットレベルのズレ量の検出、有効画素中のピークレベルの検出を繰り返し、有効画素中のピークレベルが目標範囲内に収まるようになるまで調整を行う。これにより高速に白基準板の読取レベルを目標範囲内に収束させることができる。
しかしながら、このゲイン調整機能では、白基準板の読取レベルと黒オフセット目標レベルと差分が、実際の読取レベルとして、当該目標レベルに収束するように調整される。したがって、ゲイン設定後の1回の黒オフセット補正期間内で、黒オフセットレベルが目標値に概ね追従している必要がある。仮に黒オフセットレベルの実際値と目標値の差が大きくなると、ゲイン調整を的確に行うことが困難である。
しかしながら、ゲインがA倍されることによって、その時DACを介して印加されるオフセット電圧もA倍され、その分オフセットのズレは大きくなってしまう。この大きなズレを1回の黒オフセット補正期間内で収束させるためには、かなり長時間が必要である。すなわち、ゲイン調整時においては、通常の待機時および画像読取時と異なり、黒オフセット補正期間を長く確保する必要があり、そのためには、上述したように、一般には画素周波数を高く必要性が生じる。
画像周波数を高くせずにゲイン調整する方法としては、例えば2主走査ライン毎に1回ゲインを更新するなど、ゲイン調整更新タイミングの間隔を広げる手法も考えられる。しかしながら、黒オフセットレベルが安定するまで時間を稼ぐことができるものの、調整時間が長期化し、読取動作可能となるまでに必要な時間が長くなってしまう。
上記課題に対応して、特開2007−158663号公報(特許文献1)は、デジタル画像データの規定区間の黒レベル平均値と、予め設定された黒レベル目標値との差分を検出し、差分が基準値以上である場合には、帰還量を多くして、オフセットレベルが高速に一定レベルに近づくようにフィードバックし、一方、差分が基準未満である場合には、通常応答性に戻して、ノイズには応答しないようにしたことを特徴とするオフセット調整装置を開示する。
上記特許文献1の技術は、ゲイン調整時は補正係数を通常時より小さくすることによって、同じ黒オフセット補正期間で追従する速度を早くしようとするものであるが、ADC出力データに含まれるノイズ成分が小さければ有効であるが、ノイズ成分がある程度大きい場合、補正係数を小さくしたことにより、その検出結果の誤差が大きくなってしまい、結果として補正量およびオフセットレベルが振動してしまう蓋然性がある。
したがって、ゲイン調整時において、素子の発熱量の増大や輻射ノイズの増大を招く画素周波数の高周波数化をせずに、ノイズ成分がある程度大きい場合であってもゲイン設定後の1回の黒オフセット補正期間内に黒オフセットレベルを目標値に好適に追従させることを可能とし、装置の低コスト化、起動時間短縮に対する要請に応えることができる、ゲイン調整手法の開発が望まれていた。
本発明は、上記従来技術における問題点に鑑みてなされたものであり、本発明は、ゲイン調整時において、素子の発熱量の増大や輻射ノイズの増大を招く画素周波数の高周波数化をせず、かつ当該画像読取装置の読取速度を劣化させずに、黒オフセット補正を安定的に実施することが可能な画像読取装置、該画像読取装置を備える画像形成装置および信号処理方法を提供することを目的とする。
本発明は、上記課題を解決するために、下記特徴を有する、光電変換素子から入力される電気信号をサンプリングし、増幅器により増幅して出力するアナログ回路部と、前記アナログ回路部から入力される信号をデジタル信号へ変換する変換器とを備えた画像読取装置を提供する。本発明の画像読取装置は、上記変換器が出力するデジタル信号のオフセットレベルに対するピーク基準レベルが目標範囲内に収まるように、上記アナログ回路部の増幅器のゲインを調整する機能を備える。上記ゲイン調整時においては、画像読取時または待機時と異なる長さのオフセット補正期間内で、デジタル信号のオフセットレベルが目標値に収束するように、アナログ補正量を印加する。
さらに本発明によれば、上記画像読取装置が実行する信号処理方法が提供される。本信号処理方法では、画像読取装置が増幅器のゲインを初期化するステップと、画像読取装置が、画像読取時または待機時と異なる長さのオフセット補正期間で、変換器が出力するデジタル信号のオフセットレベルを検出するステップと、画像読取装置が、検出されたオフセットレベルと目標値との差分に応じてアナログ補正量を更新するステップと、画像読取装置が、変換器が出力するデジタル信号のオフセットレベルに対するピーク基準レベルを検出するステップと、画像読取装置が、検出されたピーク基準レベルが目標範囲内に収まらない場合に、増幅器のゲインを更新するステップとを含む。
上記構成によれば、素子の発熱量の増大や輻射ノイズの増大を招く画素周波数の高周波数化をしなくとも、また当該画像読取装置の読取速度を劣化させなくとも、画像読取時および待機時のオフセット補正期間を短縮可能としつつ、ゲイン調整時において、ノイズ成分がある程度大きい場合であってもゲイン更新後の1回のオフセット補正期間内にオフセットレベルを目標値に好適に追従させることが可能となり、ゲイン調整時における安定的なオフセット補正を実現することが可能となる。
以下、本発明の実施形態を説明するが、本発明の実施形態は、以下の実施形態に限定されるものではない。なお、以下に説明する実施形態は、画像読取装置の一例としてスキャナ装置を用いて説明する。
図1は、本実施形態によるスキャナ装置の機構構成を示す図である。図1に示すスキャナ装置10は、原稿が載置されるコンタクトガラス12と、光学系等に起因した歪みを補正するための白基準板16と、キセノンランプやLEDなどの露光源18および第1反射ミラー20からなる第1キャリッジ22と、第2反射ミラー24および第3反射ミラー26からなる第2キャリッジ28と、レンズユニット30とを含んで構成される。スキャナ装置10は、さらに、本実施形態における光電変換手段を構成するCCDリニアイメージセンサ(以下、単にCCDと参照する。)32を備えるセンサボード34と、画像処理ボード38とを含む。
第1キャリッジ22および第2キャリッジ28は、走査時に、図示しないステッピングモータの駆動により副走査方向Aに移動する。露光源18から照射された光は、コンタクトガラス12上の原稿面で反射され、その反射光がミラー20,24,26およびレンズユニット30等の光学系を通過してCCD32の受光面上に結像される。CCD32から出力される画像信号は、センサボード34上でデジタル化され、通信ケーブル36を介して画像処理ボード38に入力され、各種デジタル画像処理が施される。
図2は、本実施形態のスキャナ装置においてCCD出力からデジタル画像信号を得るまでの信号処理を示すブロック図である。図2に示すスキャナ装置の機能ブロック100は、センサボード34に対応するセンサブロック110と、画像処理ボード38に対応する画像処理ブロック130とを含み構成される。センサブロック110は、CCD112と、AFE118と、タイミング信号発生回路120と含む。センサブロック110のCCD112は、図示しないコンタクトガラス上の原稿の画像を読み取り、入力される駆動信号に同期して光学的な分解色(R,G,B)毎に画像信号を出力する。分解色毎の画像信号は、それぞれ、コンデンサ116r,116g,116bによって交流結合されて、AFE回路118に入力される。
AFE回路118は、入力された画像信号を駆動信号に対応してサンプリングすることで連続したアナログ信号を生成し、それをデジタル画像信号に変換して出力する。タイミング信号発生回路120は、本実施形態のタイミング規定手段を構成し、CCD112およびAFE118を駆動するために必要な駆動信号は、水晶振動子(OSC)122が発振するクロック信号に基づきタイミング信号発生回路120で生成され、各回路に入力される。
AFE回路118が出力するデジタル画像信号は、インタフェース124,132を介して後段の画像処理部に伝送されて、ライン間補正回路134、シェーディング補正回路136、γ補正回路138による各種処理などが施される。ライン間補正回路134は、RGB出力間の副走査方向の遅延を補正する機能を有する。シェーディング補正回路136は、図1に示した露光源18により照射された白基準板16からの反射光をCCD112で読み取ることによって、所定の濃度レベルを取得し、CCD112の感度のバラツキや照明系の配光ムラを補正する。γ補正回路138は、デジタル化された画像に対しγ補正を施し、素子特性による誤差を修正する。
図3は、本実施形態のスキャナ装置におけるAFE回路118内部のRGB3系統の回路ブロックを例示する。図3に示すように、AFE118は、本実施形態のアナログ回路を構成するクランプ回路(CLAMP)140、サンプルホールド回路(SH)142および可変ゲインアンプ144を含む。AFE118内部では、クランプ回路140により所定のオフセット電圧にクランプされ、サンプルホールド回路142により、リセットノイズ、フィードスルーレベル等を包含する画像信号をサンプルパルスに同期してサンプリングし保持することによって、入力される画像信号を連続したアナログ信号とする。そして、アナログ信号は、可変ゲインアンプ144によりA/D変換の基準電圧のレベルに増幅された後、本実施形態の変換器を構成するADC146によって所定ビット(例えば10ビット)のデジタル画像信号に変換される。
また、AFE118内部には、本実施形態のオフセット補正手段を構成する黒オフセット補正回路148が設けられ、黒オフセット補正回路148は、暗時のCCD出力がA/D変換後に所定のレベルとなるように、DAC150を介してアナログオフセットをフィードバックする。このフィードバック制御により、オフセット変動による画像データへの影響が低減される。AFE118には、さらに、動作状態を決定するためのレジスタ部152が内蔵され、インタフェースを介して外部のCPUあるいはSOCなどの外部制御手段と接続され、シリアル通信などによって動作状態が設定可能とされている。
以下、図4〜図6を参照して、本実施形態のスキャナ装置におけるゲイン調整制御について説明する。図4は、本実施形態のスキャナ装置におけるAFE回路118内部の可変ゲインアンプ144のゲイン調整制御に関連する詳細な機能ブロック図である。図4に示すように、タイミング信号発生回路120は、より詳細には、ファインタイミング生成部156を含む。ファインタイミング生成部156は、水晶振動子の発振を基準に生成されたクロック信号を基準信号として、CCD112およびAFE118の駆動信号を生成する。
より具体的には、ファインタイミング生成部156は、CCD112の駆動信号として、主走査ライン周期を規定するシフトパルス信号を生成し、AFE118の駆動信号として、クランプ回路140に対してクランプ動作を行うタイミングを規定するラインクランプ信号と、黒オフセット補正回路148に対して黒オフセット補正を行うタイミングを規定する黒レベル検出信号とを生成する。その他、ファインタイミング生成部156は、露光源18の点灯期間を規定する点灯信号を生成することができる。
タイミング信号発生回路120が発生するシフト信号、ラインクランプ信号、黒レベル検出信号および点灯信号など信号の周期、位相、デューティ比は、シリアル通信部を介してCPUまたはSOCなどの制御部160から設定可能とされ、レジスタ部158にその設定値が記憶される。上記レジスタ部158は、タイミング信号発生回路120の動作状態を規定する設定記憶手段を構成し、記憶される値に応じて、図示しないPLL回路およびファインタイミング生成部156の動作が規定される。
AFE回路118においては、クランプ回路140は、ファインタイミング生成部156から入力されるラインクランプ信号を受けて、当該ラインクランプ信号のハイ期間において直流再生を行う。黒オフセット補正回路148は、ファインタイミング生成部156から入力される黒レベル検出信号を受けて、当該黒レベル検出信号のハイ期間、すなわち黒オフセット補正期間において、黒オフセット補正の補正量の演算を行う。
黒オフセット補正回路148は、黒レベル検出信号のハイ期間のタイミングに対応するデジタル画像信号のデータから、ADC146出力における黒オフセットレベルの現在の検出値を求め、該検出値と目標値とのズレ量を算出し、DAC150を介して、このズレ量に応じた補正量に相当するアナログ電圧を加算する。なお、補正量は、算出されるズレ量と等しくしてもよいが、特に限定されるものではなく、ノイズの影響を考慮して、ズレ量未満の値としてもよい。
黒オフセット補正回路148は、より具体的には、黒レベル検出信号のハイ期間において、その期間におけるADC出力(デジタル画像信号)のデータと、目標値との差分を1画素毎に算出し、その差分を図12において従来技術として示したものと同様のフィルタ演算により、1回の黒レベル検出信号のハイ期間におけるズレ量を求める。また、上記黒オフセット補正回路148は、補正係数が設定可能とされており、ノイズの影響を平滑化する程度を規定することができる。一般に補正係数が大きくなると、ADC出力(デジタル画像信号)のデータに含まれるノイズ成分を平滑化する度合いを大きくすることができる。なお、黒オフセット補正回路148の補正係数および目標オフセットレベルは、インタフェースを介して接続される制御部160からレジスタ部152の設定値として設定可能とされている。
さらに、本実施形態のスキャナ装置10では、当該スキャナ装置10の電源投入時や復帰時にゲイン調整を実施する。ゲイン調整機能は、電源投入時や復帰時に、白基準板を露光してCCD112が読み取った画像信号のA/D変換後のデジタル画像信号における読取レベルが、一定の目標範囲に収まるようにゲインを調整する機能である。ゲイン調整機能により、ダイナミックレンジを可能な限り広く確保した上で、画像データ中のノイズを含めて画像信号がADC146の出力において飽和しないような目標レベルに調整される。
制御部160は、スキャナ装置10が電源投入されたこと、またはスキャナ装置10が省電力状態から復帰したこと応答して、ステッピングモータを駆動して図1に示す第1キャリッジ22を白基準板16の下に移動させ、ゲイン調整を開始する。制御部160は、可変ゲインアンプ144のゲインを所定の初期値に設定し、黒オフセットレベルに対する読取レベルが所定の目標範囲に収まるようになるまで、主走査ライン毎にゲインの更新を繰り返す。可変ゲインアンプ144のゲインは、インタフェースを介して接続される制御部160からレジスタ部152の設定値として設定可能とされている。
また、上述したように、上記ゲイン調整機能では、白基準板に対応する読取レベルと黒オフセット目標レベルと差分が、実際の読取レベルとして、当該目標レベルに収束するように調整される。したがって、ゲイン設定後の1回の黒オフセット補正期間内で、黒オフセットレベルが目標値に概ね追従している必要がある。仮に黒オフセットレベルの実際値と目標値の差が大きくなると、一般にゲイン調整を的確に行うことが困難となる。そこで本実施形態のスキャナ装置10では、素子の発熱量の増大や輻射ノイズの増大を招く画素周波数の高周波数化をせずに、ゲイン調整時において、通常の待機時および画像読取時と異なる、より長い黒オフセット補正期間を確保することで対処する。
図5は、本実施形態によるゲイン調整方法を説明するための主走査ライン周期におけるCCD出力信号、黒レベル検出信号を示すタイミングチャートである。図5に示すように、CCD出力信号は、1主走査ライン周期において、光学的にマスクされている画素に対応する黒基準画素期間と、原稿画像出力が得られる有効画素期間と、それ以外の空転送画素期間とに分けられる。図5において、クランプ動作および黒オフセット補正の動作は、上述したように、空転送画素期間において、ラインクランプ信号のハイ期間および黒レベル検出信号のハイ期間でそれぞれ行われる。また、1主走査ライン周期は、待機時または画像読取時おける周期よりも、ゲイン調整時の周期の方が長くなるように制御され、これに伴い、空転送画素期間がより長く確保され、黒レベル検出期間の長さも延長可能とされている。
ゲイン調整が開始されると、まず第1の主走査ラインにおいて、可変ゲインアンプ144のゲインが初期化された後、延長された黒オフセット補正期間において、黒レベルの検出が行われる。画像読取動作時および待機時より補正期間を長くできるため、画像読取動作時および待機時の補正期間を短くできる一方で、ゲイン調整時には、ズレ量が多くても、またノイズを平滑化させるために充分な補正係数を設定しても充分に追従できる程度の補正期間を確保することができる。したがって、次回以降の主走査ラインにおいては、黒オフセットレベルが目標値に好適に追従している状態で、黒オフセットレベルに対する白基準板16の読取レベルを検出することができる。
黒オフセットレベルに対する読取レベルが、上記白基準板16からの反射光に対応する画素有効期間におけるピークレベルとして検出されると、当該ピークレベルが、所定の目標範囲に収まっているか否かが判定され、ピークレベルが収束していなければ、ピークレベルが収束するまで、ゲインを更新し、黒レベル検出、アナログオフセット量の更新およびピークレベルの検出が繰り返される。ピークレベルが収束すれば、ゲインを更新する必要がなく、通常の待機時の黒オフセット補正期間および主走査ライン周期に戻され、通常の待機状態に移行する。
上記ゲイン更新においては、可変ゲインアンプ144の設定可能な最小ステップでインクリメントまたはデクリメントすることができる。しかしながら、これに特に限定されるものではなく、他の実施形態では、現在の主走査ラインにおける白基準板16の読取レベルと目標レベルとの差分から、次回の最適ゲインを算出し、これを設定することができる。また、上記ゲインの初期化では、任意の初期値から開始することもできるが、前回のゲイン調整後の最終的なゲイン値が利用可能であれば、当該最終的なゲイン値を初期値として用いることにより、ゲイン調整にかかる時間を短縮することができる。
なお、上記黒オフセット補正期間を長く確保するため主走査ライン周期が延長されるが、1主走査ラインあたりの露光源18点灯期間の長さは、デューティ比を調整することにより、主走査ライン周期によらず固定とし、常に同じ状態で読取を可能とすることが好ましい。これは、主走査ライン周期を変化させると、点灯期間のデューティ比が固定されている限り、主走査ライン周期におけるCCD112の露光時間が変わるため、同等のCCDおよびランプを使用した場合であっても露光時間に比例して出力が変化するためである。本実施形態では、このような露光時間の変化に伴う出力の変動を回避するため、露光源18の点灯期間が、ゲイン調整時、待機時および画像読取時にわたって一定となるように、露光源18を駆動する信号のデューティ比を変化させる。
図6は、本実施形態によるスキャナ装置が実行する、ゲイン調整方法を示すフローチャートである。図6に示す処理は、スキャナ装置10が起動したこと、または省電力状態から復帰したことに応答して、ステップS100から開始される。
ステップS101では、制御部160は、ゲイン調整を開始するため、タイミング信号発生回路120と通信して、主走査ライン周期、黒オフセット期間、露光点灯期間などを規定する各信号のレジスタ部158における設定値を設定する。ここでは、主走査ラインおよび黒オフセット補正期間が待機時および画像読取時よりも長い期間に設定される。ステップS102では、制御部160は、AFE回路118と通信して、可変ゲインアンプ144のゲイン値を含むレジスタ部152の各種設定値を設定する。
ステップS103では、当該主走査ラインにおいて、黒オフセット補正回路148により、黒レベルが検出され、ステップS104でオフセット量が更新される。ステップS105では、制御部160は、次の主走査ラインにおいて、デジタル画像信号の有効画素期間に対応するデータからピークレベルを検出する。ステップS106では、制御部160は、検出したピークレベルが所定の目標範囲に収まり基準が満たされているか否かを判定する。ステップS106で、ピークレベルの基準が満たされていないと判定された場合(NO)には、処理は、ステップS107へ進められ、制御部160は、AFE回路118と通信して、可変ゲインアンプ144のゲイン値を更新し、ステップS103へ処理をループさせる。
一方、ステップS106で、ピークレベルの基準が満たされたと判定された場合(YES)には、ステップS108へ処理が分岐される。ステップS108では、制御部160は、ゲイン更新を行わずに、ゲイン値を確定し、必要に応じて次回の初期値として利用するためにゲイン値を記憶する。ステップS109では、制御部160は、タイミング信号発生回路120と通信して、主走査ライン周期、黒オフセット期間、露光点灯期間などを規定する各信号のレジスタ部158の設定値を更新し、主走査ラインおよび黒オフセット補正期間の長さを待機時および画像読取時と同一の長さとし、ステップS110で、通常の動作へ以降する。
上述した実施形態によれば、起動直後または復帰直後のゲイン調整時における黒オフセット補正期間を可変とし、予め画像読取時および待機時の補正期間よりも長く確保することによって、スキャナ装置10の画像読取時における読取速度を劣化させることなく、また素子の発熱量の増大や輻射ノイズの増大を招く画素周波数の高周波数化をせずに、ゲイン更新後の1回の黒オフセット補正期間内に黒オフセットレベルを目標値に好適に追従させることを可能とし、ひいては、安定したゲイン調整が実現される。
以上説明した実施形態では、黒オフセット補正期間および主走査ライン周期は、ゲイン調整を開始した初期において、予め一律に通常よりも長い値に設定される。なお、黒オフセット補正期間および主走査ライン周期の値は、好ましくは、黒オフセット補正期間として、予め想定される最も大きなデータ変動量に対しても充分な補正ができる期間が確保できるように、予め広く確保しておくことができる。一方、通常のオフセット補正期間で充分に黒オフセットレベルが目標値に追従するのであれば、必ずしも、黒オフセット補正期間を予め長く設定する必要はないものと考えられる。以下、図7〜図10を参照して、他の実施形態のスキャナ装置におけるゲイン調整制御について説明する。なお、以下説明する実施形態のスキャナ装置は、上述した実施形態のものと共通する構成を備えるため、以下、相違点を中心に説明し、同様の機能部については、同一の符番で参照する。
図7は、他の実施形態のスキャナ装置におけるAFE回路118内部の可変ゲインアンプ144のゲイン調整制御に関連する詳細な機能ブロック図である。他の実施形態によるゲイン調整制御においては、制御部160は、ゲイン調整を開始する初期のタイミングでは、特に黒オフセット補正期間およびそれに伴う主走査ライン周期の変更を行わず、画像読取時および待機時と同一の黒オフセット補正期間にて黒オフセット補正を開始する。
制御部160は、ゲイン調整を開始すると、可変ゲインアンプ144のゲインを所定の初期値に設定し、白基準板を露光してCCD112が読み取った画像信号のA/D変換後のデジタル画像信号における黒オフセットレベルに対する読取レベルが所定の目標範囲に収まるようになるまで、主走査ライン毎にゲイン更新を繰り返す。ゲイン調整中、各主走査ラインにおいては、黒オフセット補正回路148は、まず、画像読取時および待機時と同一の黒オフセット補正期間にて、その期間のADC出力データと黒オフセットレベルの目標値とのズレ量を求める。黒オフセット補正回路148は、さらに、図8に示すフィルタ演算によって、黒オフセットレベルの検出値と目標値との差分を1画素毎に積算した結果について、今回の画素での積算量と、1画素前での積算量との間の変動量を安定度検出部で算出する。
黒オフセット補正回路148は、安定度の検出結果を制御部160に通知しており、制御部160は、オフセットレベルの変動量が規定値を越え安定化していないと判定される場合には、タイミング信号発生回路120と通信して、主走査ライン周期を延長し、さらに、追加の黒オフセット補正期間を規定する信号を発生させ、当該変動量が規定値に収まるまで、画像読取時または待機時と同一の長さのオフセット補正期間によるオフセット補正の実行を繰り返す。上記差分が規定値以下になれば、そのままDAC150のアナログ補正量を更新し、次の主走査ラインへ処理が進められる。これにより、画像読取時および待機時と同一の黒オフセット補正期間では充分に追従しない場合には、2以上の黒オフセット補正期間が合算されて、画像読取時または待機時より長いオフセット補正期間が構成される。
図9は、他の実施形態によるゲイン調整方法を説明するための主走査ライン周期におけるCCD出力信号および黒レベル検出信号を示すタイミングチャートである。クランプ動作および黒オフセット補正の動作は、上述したように、空転送画素期間において、ラインクランプ信号のハイ期間および黒レベル検出信号のハイ期間でそれぞれ行われる。1主走査ライン周期は、最初は待機時または画像読取時と同一の長さであり、上記安定度の判定結果に応じて延長されるように構成されている。
ゲイン調整が開始されると、まず第1の主走査ラインにおいて、可変ゲインアンプ144のゲインが初期化された後、画像読取時と同一の黒オフセット補正期間において、黒レベルの検出が行われる。続いて、安定度が判定され、上記差分が規定値を超えている場合(NG)には、アナログオフセット量は更新されず、再度、画像読取時と同一の黒オフセット補正期間において、黒レベルの検出が行われる。安定度が規定値以下である場合(OK)は、アナログオフセット量が更新され、次の主走査ラインへ進められる。
図10は、3回の黒オフセット補正に分けてオフセットレベルが目標値に追従する様子を示す図である。なお、図10は、ノイズの存在しない理想的な状態における例を示す。図10に示すように、合計3回の期間で黒オフセット補正が行われ、一定値に追従している様子がわかる。
上述した他の実施形態では、ゲイン調整時において、1回の黒オフセット補正期間では充分に追従しきれない場合に、複数回に分けて黒オフセット補正を実施することで、充分に追従できる場合にはできるだけ迅速に黒オフセット補正を完了させることを可能とし、ゲイン調整時の黒オフセット補正期間を最適化することができる。ひいてはゲイン調整時間が短縮され、スキャナ装置10のスタートアップ時間を短縮することが可能となる。
なお、上述までの実施形態では、黒オフセット補正期間および主走査ライン周期を一律に通常よりも長い値に設定したり、各黒オフセット補正期間が固定の値であるとして説明してきたが、他の実施形態では、調整期間において黒オフセット補正期間を変化させてもよい。黒オフセット補正で使用する暗時のデータは、AFE118において設定される可変ゲインアンプ144のゲインに依存する。例えば使用している光源が暗かったり、CCDの感度が低かったりすると、大きなゲインを加えることになるが、その際は暗時のデータの変動もゲイン倍される。他の実施形態では、この性質を利用して、AFE118で設定されているゲインの大きさに応じて、それに対応した黒オフセット補正期間、ライン周期を決め、設定したゲインの大きさに合わせて黒オフセット補正期間を長く確保する構成を採用してもよい。
以上説明したように、上述した実施形態によれば、ゲイン調整時において、素子の発熱量の増大や輻射ノイズの増大を招く画素周波数の高周波数化をせず、かつ当該画像読取装置の読取速度を劣化させずに、黒オフセット補正を安定的に実施することが可能な、画像読取装置、該画像読取装置を備える画像形成装置および信号処理方法を提供することができる。
なお、上記画像読取装置としては、上述したスキャナ装置に限られるものではなく、特定の用途に応じて、複合機、複写機、ファクシミリなどの画像読取装置を備える画像形成装置として構成することもできるなお、上述までの実施形態では、可変ゲインアンプのゲイン調整は、AFE回路の外部の制御部により制御されるものとして説明してきた。また、タイミング信号発生回路は、AFE回路の外部のモジュールとして実装されるものとして説明してきた。しかしながら、他の実施形態では、上記タイミング信号発生回路の機能および自動ゲイン調整機能をAFE回路内部の構成として実装することもできる。
これまで本発明の実施形態について説明してきたが、本発明の実施形態は上述した実施形態に限定されるものではなく、他の実施形態、追加、変更、削除など、当業者が想到することができる範囲内で変更することができ、いずれの態様においても本発明の作用・効果を奏する限り、本発明の範囲に含まれるものである。
10…スキャナ装置、12…コンタクトガラス、14…圧板、16…白基準板、18…露光源、20…第1反射ミラー、22…第1キャリッジ、24…第2反射ミラー、26…第3反射ミラー、28…第2キャリッジ、30…レンズユニット、32…CCD、34…センサボード、36…通信ケーブル、38…画像処理ボード、100…機能ブロック、110…センサブロック、112…CCD、116…コンデンサ、118…AFE回路、120…タイミング信号発生回路、122…水晶振動子、124,132…インタフェース、130…画像処理ブロック、134…ライン間補正回路、136…シェーディング補正回路、138…ガンマ補正回路、140…クランプ回路、142…サンプルホールド回路、144…可変ゲインアンプ、146…ADC、148…黒オフセット補正回路、150…DAC、152…レジスタ部、156…ファインタイミング生成部、158…レジスタ部、160…制御部
Claims (10)
- 光電変換素子から入力される電気信号をサンプリングし、増幅器により増幅して出力するアナログ回路部と、前記アナログ回路部から入力される信号をデジタル信号へ変換する変換器とを備える画像読取装置であって、
前記変換器が出力するデジタル信号のオフセットレベルに対するピーク基準レベルが目標範囲内に収まるように、前記増幅器のゲインを調整するゲイン調整制御手段と、
前記ゲイン調整時には、画像読取時または待機時と異なる長さのオフセット補正期間を規定するタイミング信号を出力するタイミング規定手段と、
前記オフセット補正期間を規定するタイミング信号の入力を受けて、前記デジタル信号のオフセットレベルが目標値に収束するように、アナログ補正量を印加するオフセット補正手段と
を含む、画像読取装置。 - 前記タイミング規定手段は、前記画像読取時または待機時と異なる長さのオフセット補正期間に対応して、前記画像読取時または待機時と異なる長さの前記光電変換素子を駆動する主走査ライン周期を規定することを特徴とする、請求項1に記載の画像読取装置。
- 前記タイミング規定手段は、画像読取時または待機時よりも長いオフセット補正期間を規定することを特徴とする、請求項1または2に記載の画像読取装置。
- 前記オフセット補正手段は、前記ゲイン調整時に、まず前記画像読取時または待機時と同一の長さのオフセット補正期間だけオフセット補正を実行し、前記オフセットレベルの変動量が規定値を越える場合に、前記変動量が規定値に収まるまで前記画像読取時または待機時と同一の長さのオフセット補正期間によるオフセット補正の実行を繰り返すことで、合算して画像読取時または待機時と異なる長さのオフセット補正期間が規定されることを特徴とする、請求項1〜3のいずれか1項に記載の画像読取装置。
- 前記デジタル信号のオフセットレベルは、前記光電変換素子の暗時の信号に対応するデジタル信号のレベルであり、前記ピーク基準レベルは、白基準板からの反射光が入射した状態での前記光電変換素子のピーク時の信号に対応するデジタル信号のレベルである、請求項1〜4のいずれか1項に記載の画像読取装置。
- 前記タイミング規定手段は、ゲイン調整時のオフセット補正期間は、画像読取時または待機時と異なる長さに規定するが、前記白基準板を露光する露光源のゲイン調整時の点灯期間は、画像読取時または待機時と同一の長さに規定する、請求項1〜5のいずれか1項に記載の画像読取装置。
- 前記ゲイン調整制御手段は、前回のゲイン調整結果である値を、2回目以降のゲイン調整時の初期値として用いることを特徴とする、請求項1〜6のいずれか1項に記載の画像読取装置。
- 請求項1〜7に記載の画像読取装置を備える画像形成装置。
- 光電変換素子から入力される電気信号をサンプリングし、増幅器により増幅して出力するアナログ回路部と、前記アナログ回路部から入力される信号をデジタル信号へ変換する変換器とを備える画像読取装置が実行する方法であって、前記方法は、
前記増幅器のゲインを初期化するステップと、
画像読取時または待機時と異なる長さのオフセット補正期間で、前記変換器が出力するデジタル信号のオフセットレベルを検出するステップと、
検出された前記オフセットレベルと目標値との差分に応じてアナログ補正量を更新するステップと、
前記変換器が出力するデジタル信号のオフセットレベルに対するピーク基準レベルを検出するステップと、
検出された前記ピーク基準レベルが目標範囲内に収まらない場合に、前記増幅器のゲインを更新するステップと
を含む、信号処理方法。 - 検出された前記ピーク基準レベルが目標範囲内に収まる場合には、前記増幅器のゲインを更新せずに、前記オフセット補正期間を画像読取時または待機時の長さに戻すステップをさらに含む、請求項9に記載の信号処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011011745A JP2012156621A (ja) | 2011-01-24 | 2011-01-24 | 画像読取装置、画像形成装置および信号処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011011745A JP2012156621A (ja) | 2011-01-24 | 2011-01-24 | 画像読取装置、画像形成装置および信号処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012156621A true JP2012156621A (ja) | 2012-08-16 |
Family
ID=46837939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011011745A Pending JP2012156621A (ja) | 2011-01-24 | 2011-01-24 | 画像読取装置、画像形成装置および信号処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012156621A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014045443A (ja) * | 2012-08-28 | 2014-03-13 | Asahi Kasei Electronics Co Ltd | シェーディング補正装置及びシェーディング補正方法 |
CN112583993A (zh) * | 2019-09-30 | 2021-03-30 | 株式会社理光 | 信号校正设备和方法、图像读取设备、图像处理装置 |
-
2011
- 2011-01-24 JP JP2011011745A patent/JP2012156621A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014045443A (ja) * | 2012-08-28 | 2014-03-13 | Asahi Kasei Electronics Co Ltd | シェーディング補正装置及びシェーディング補正方法 |
CN112583993A (zh) * | 2019-09-30 | 2021-03-30 | 株式会社理光 | 信号校正设备和方法、图像读取设备、图像处理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5493397B2 (ja) | 画像読み取り装置、画像読み取り方法、および、画像形成装置 | |
US8305663B2 (en) | Signal generator, image reading device, and image forming apparatus | |
US8264747B2 (en) | Image reading device and image reading method | |
US7719724B2 (en) | Black-level feedback device, image reading device, and black-level feedback control method | |
JP7287227B2 (ja) | 信号補正装置、画像読取装置、画像処理装置、信号補正方法およびプログラム | |
JP2009010931A (ja) | 画像読取装置および方法 | |
JP2012156621A (ja) | 画像読取装置、画像形成装置および信号処理方法 | |
US9019581B2 (en) | Image processing apparatus and method | |
US7764405B2 (en) | Image processing device, image scanning device, and image forming apparatus | |
US20020135812A1 (en) | Image reading apparatus and copying machine | |
JP5817312B2 (ja) | 画像読取装置および画像形成装置 | |
JP4494232B2 (ja) | 画像読み取り装置及び画像形成装置 | |
JP2008072392A (ja) | 負荷駆動装置、画像読取装置、画像形成装置、プログラムおよび駆動信号発生方法 | |
JPH0449777A (ja) | 原稿読取装置の光量変動補正回路 | |
JP5487667B2 (ja) | 画像読取装置および画像形成装置 | |
JPH10276363A (ja) | 露光制御装置およびこれを用いたカメラ、並びにフィードバック制御装置およびその制御方法 | |
JP5293353B2 (ja) | 画像読取装置および画像形成装置 | |
JP2004023349A (ja) | 画像読み取り装置及び該画像読み取り装置を備えた画像処理装置 | |
JP2009200623A (ja) | 原稿読み取り装置 | |
JPH10117277A (ja) | シェーディング補正回路及びシェーディング補正方法 | |
JP2004112130A (ja) | 画像読取装置 | |
JP2009060520A (ja) | 画像読み取り装置 | |
JP2005217882A (ja) | 画像読取装置 | |
JP2005269179A (ja) | 画像読取装置 | |
JP2012195873A (ja) | 信号処理回路と画像読取装置および画像形成装置 |