KR20020025770A

KR20020025770A - 왜곡보상장치 및 왜곡보상방법

Info

Publication number: KR20020025770A
Application number: KR1020010060013A
Authority: KR
Inventors: 구수노끼시게오
Original assignee: 이데이 노부유끼; 소니 가부시끼 가이샤
Priority date: 2000-09-29
Filing date: 2001-09-27
Publication date: 2002-04-04
Also published as: KR100782587B1; HUP0103990A3; ES2321581T3; US20020061074A1; AU7607201A; AU775506B2; EP1193865A2; DE60138256D1; HU224584B1; HU0103990D0; EP1193865A3; HUP0103990A2; JP2002111397A; CN1347195A; US6993090B2; SG100760A1; EP1193865B1; CN1165107C

Abstract

본 발명에서는, 전력증폭기와 같은 기기의 왜곡성분을 용이하게 보상할 수 있고, 복조기가 필요없는 간단한 구성으로 행할 수 있다. 전압비교기(17)는 진폭보정메모리(4)로부터 출력된 AM_ctl신호에 의해 수정된 전력증폭기(14)의 출력(PA_out)의 포락선 전압과 수정전의 포락선 전압을 비교하여, 어느 포락선 전압이 더 크거나 더 작은지를 검출한다. 또한, 로직부(18)는 어느 포락선 전압이 더 크거나 더 작은지의 관계를 보정하도록, 진폭보상메모리의 데이터를 가산 및/또는 감산한다. 이 때, 메모리의 데이터는 한번 조작할 때마다 1비트씩 갱신된다. 그러므로, 하나의 동일 어드레스를 종종 액세스함으로써 데이터를 정확한 값으로 수정한다. 입력되는 고주파신호(PA_in)에서는, 예를 들면, 포락선이 QPSK변조파와 같이 변동하는 경우에, 동일전압이 시간축상 어떤 확률로 발생한다. 따라서, 시간이 경과함에 따라 모든 어드레스가 정확한 값으로 수정된다.

Description

왜곡보상장치 및 왜곡보상방법{Distortion compensation apparatus and distortion compensation method}

본 발명은 왜곡보상장치에 관한 것으로, 특히 휴대전화기에 사용되는 송신용 고주파 전력증폭기에 적용할 수 있는 왜곡보상장치와 왜곡보상방법에 관한 것이다.

최근 통신이 고속화 및 대용량화되어 옴에 따라, 디지털 무선통신기기에 있어서 송신전력증폭기에 선형화가 더욱 엄격히 요구되어 왔다. 동시에 전력증폭기의 전력효율의 향상을 방해하는 상태를 야기하였다.

한편, 이미 일반 시장에 보급되어 있는 디지털 휴대전화기의 연속통화시간은 꾸준히 연장되어 왔다. 그러므로, 새로운 디지털무선통신기기의 시장도입에 있어서는, 제품경쟁력의 관점에서, 그 사용시간을 무시할 수 없다. 오늘날, 왜곡보상기술을 도입하여 효율성을 향상시키는 이동이 활발하게 되어 있다.

그러나, 이 기술에서는, 그 회로규모가 매우 커져서 소형화 및 경량화의 이점이 있는 휴대전화기에 있어서는 실현할 수 없다. 게다가, 휴대단말의 특성으로 인하여, 그 단말이 사용되는 환경이 크게 변화함으로써 왜곡보상이 그 환경변화에 따르는 적당한 왜곡보상을 필요로 하게 된다. 이는 소형화 뿐만 아니라 매우 중요한 문제로 되어 있다. 이 종류의 왜곡보상장치에 대하여, 전력증폭기의 왜곡에 반대되는 특성을 갖는 보상수단이 설치된 프리-디스토션(pre-distortion)기술이 알려져 왔다.

이러한 종류의 프리-디스토션 기술로서, 프리-디스토션을 채택한 기술, 피드-포워드(feed-forward)를 채택한 기술 등에 대한 몇몇 보고가 있다. 이하에는 프리-디스토션 기술을 이용한 적당한 왜곡보상장치의 종래예를 설명한다.

제 1종래 구조예는 예를 들면, 1992. European Microwave Conference, Vol.22, pp1125 - pp1130, "Power Amplifier Adaptive Linearization Using Predistortion with Polynomial."이 있다. 도 1은 이 참조문에 소개된 예의 블록도를 나타낸다.

도 1에 있어서, 왜곡을 보상해야할 전력증폭기(PA)(114)의 비선형 입출력특성을 Vout=A(Vin)으로 표현한 경우, 입력단자(111)로부터 입력되는 입력베이스밴드의 동상신호(I), 직교신호(Q)는 선형화 비교회로(112)에 있어서 A(Vin)을 선형화하는 함수 H(I, Q)를 이용한 연산이 실시된다. 그 결과 얻어지는 I', Q'신호는 디지털/아날로그 변환회로(D/A)(113)에 공급되고, 아날로그 신호로 변환된다. 동시에, 그것들은 고주파대역의 신호로 변환되고, 전력증폭기(114)에 입력된다. 전력증폭기(114)의 출력(Vout)은 출력단자(115)로부터 출력되고, 또한 복조회로(116)에 공급된다. 복조회로(116)는 출력신호(Vout)를 베이스밴드의 신호로 변환하는 If, Qf신호를 생성한다.

또한, 온도변화에 대응하는 적응보상을 실시하기 위해, 선형화 비교회로(112)가 I, Q신호와 If, Qf신호를 비교하고, 그들 사이의 차분이 제로가 되도록 선형화의 함수(H)에 포함되는 정수를 조정한다. 그 차분이 제로가 될 때까지, 이 조작을 반복하여 함수 H(I, Q)에 포함되는 정수를 최종적으로 최적의 값으로 결정하고 있다.

또 다른 종래 구성예는, 예를 들면, IEEE Transaction on Vehicalar Technologies, Vol.43, No.2, 1994, May, pp.323 - pp.332. "Adaptive Linearization Using Predistortion."이 있다. 도 2는 이 참조문에 기재되어 있는 블록도를 나타낸다. 입력단자(121)로부터 입력되는 입력신호(I, Q)에 대하여, 메모리 등의 변환테이블(124)을 액세스함으로써, 데이터변환을 실행하고, 전력증폭기(126)를 선형화할 수 있는 데이터(I', Q')를 얻는다. 그 데이터는 D/A변환기(125)로 아날로그 신호로 변환되고 나서 전력증폭기(126)에 입력된다. 그 출력(Vout)을 검출하고, 복조회로(128)에 의해 베이스밴드의 신호로 변환하여 신호(If, Qf)를 얻는다. 또한, 적응보상을 실행하기 위해, 입력신호(I, Q)와 검출신호(If, Qf)와의 차분을 감산기(122)로 구한다. 그 차분(en)이 제로가 되도록, 어드레스 생성부(123)가 변환테이블(124)의 어드레스를 조정한다. 구체적으로, 어드레스 생성부(123)는 그 차분이 정확히 제로가 될 때까지 어드레스의 조정을 반복한다. 따라서, 변환테이블(124)을 액세스하는 어드레스값을 최적화한다. 또한, 변환테이블(124)로부터 출력되는 데이터(I', Q')를 D/A변환기(125)에 의해 아날로그 데이터로 변환하여 얻어지는 Vin을 전력증폭기(126)에 입력하고, 그 출력(Vout)을 출력단자(127)로부터 도출한다.

상술한 종래구성에서는, 선형화함수에 포함되는 정수나 선형화 테이블을 액세스하는 어드레스를 최적화하고 있다. 그러나, 어떤 예시에서도, 전력증폭기의 출력을 베이스밴드로 변환하기 위해서 복조기가 필요하다. 일반적으로 이 복조기는 직교복조기이므로 그 회로규모가 거대하다.

본 발명은 상기 상황을 감안하여 행해진 것이며, 전력증폭기와 같은 기기의 왜곡보상을 용이하게 보상할 수 있는 왜곡보상장치와 왜곡보상방법을 제공하는 것을 목적으로 한다.

또한, 본 발명은 복조기를 필요로 하지 않는 간단한 구조로 구성할 수 있는 왜곡보상장치와 그 방법을 제공하는 것을 또 다른 목적으로 한다.

본 발명에 의하면, 기기에서 발생하는 왜곡성분을 보상하는 왜곡보상장치는, 상기 기기에 공급되는 입력신호의 포락선전압을 검출하는 제 1포락선 검출수단과, 상기 기기의 출력신호의 포락선전압을 검출하는 제 2포락선 검출수단과, 상기 제 1포락선 검출수단이 검출한 포락선전압과 상기 제 2포락선 검출수단이 검출한 포락선전압을 비교하는 비교수단과, 상기 비교수단에 의한 비교결과에 관한, 어느 포락선전압이 더 크거나 작은지의 관계를 보정하는 비교결과 보정수단과, 상기 입력신호의 진폭을 제어하기 위한 진폭제어신호를 상기 비교결과의 보정출력에 의거하여 생성하는 진폭제어신호 생성수단과, 상기 진폭제어신호 생성수단이 생성한 진폭제어신호에 의거하여 상기 입력신호의 진폭의 이득을 제어하는 진폭제어수단을 포함하여 구성된다.

그 왜곡보상장치에 있어서, 진폭제어신호 생성수단은 상기 제 1포락선 검출수단이 검출한 포락선전압에 따라서 진폭보정용 데이터를 출력하고, 상기 비교결과보정수단의 보정출력에 의거하여 진폭보정용 데이터를 갱신하는 진폭보정데이터 출력수단을 포함한다.

도 1은 제 1종래기술의 예를 나타내는 블록도이다.

도 2은 제 2종래기술의 예를 나타내는 블록도이다.

도 3은 본 발명의 제 1실시예로서, 왜곡보상장치 및 그 방법에 의한 적응왜곡보상장치를 나타내는 구성도이다.

도 4는 제 1실시예로서의 적응왜곡보상장치의 일부를 형성하는 로직부(logic section)(ADP_Logic)의 구체예를 나타내는 회로도이다.

도 5는 전력증폭기에 의해 발생하는 왜곡의 스펙트럼 특성도이다.

도 6은 실온에서의 왜곡보상의 결과를 나타내는 스펙트럼 특성도이다.

도 7은 -30℃에서의 적응보상의 결과를 나타내는 특성도이다.

도 8은 80℃에서의 적응보상의 결과를 나타내는 특성도이다.

도 9는 제 2실시예로서의 적응왜곡보상장치를 나타내는 구성도이다.

도 10은 제 3실시예로서의 적응왜곡보상장치를 나타내는 구성도이다.

도 11은 제 4실시예로서의 적응왜곡보상장치를 나타내는 구성도이다.

도 12는 제 5실시예로서의 적응왜곡보상장치를 나타내는 구성도이다.

도 13은 제 6실시예로서의 적응왜곡보상장치를 나타내는 구성도이다.

도 14는 제 7실시예로서의 적응왜곡보상장치를 나타내는 구성도이다.

도 15는 상기 제 7실시예로서의 적응왜곡보상장치의 일부를 구성하는 위상차검출부의 구체예를 나타내는 회로도이다.

*도면의 주요부분에 대한 부호의 설명

1. 제 1포락선검출부 2. 전압증폭기

3. A/D변환기 4. 위상보정메모리

5. 제 1D/A변환기 6. 위상제어부

7. 제 1진폭보상메모리 8. 제 2진폭보상메모리

9. 래치회로 10. 제 1선택기

11. 제 2선택기 12. 제 2D/A변환기

13. 이득제어부 14. 전력증폭기

15. 제 2포락선검출부 16. 전압증폭기

17. 전압비교기 18. 로직부

19. 래치회로 20. 디지털 가산기

이하, 도면을 참조하여, 본 발명에 의한 왜곡보상장치 및 왜곡보상방법의 실시예로서의 적응왜곡보상장치를 설명한다. 이 적응왜곡보상장치는 디지털 무선통신장치에 있어서의 송신용 고주파 전력증폭기(이하 전력증폭기로 기술한다)의 왜곡을 보상하는 기능을 한다.

우선, 도 3을 참조하여, 적응왜곡보상장치의 주요부를 구성하고 있는 구조를설명한다. 이 적응왜곡보상장치는 제 1포락선검출부(DET1)(1), 제 2포락선검출부(DET2)(15), 전압비교기(CMP)(17), 로직(ADP_Logic)부(18), 진폭제어신호생성수단 및 이득제어부(13)로 구성되어 있다. 제 1포락선검출부(DET1)(1)는 전력증폭기(14)에 공급되는 포락선 변동을 가지는 고주파신호(PA_in)의 포락선전압(in_DET)을 검출한다. 제 2포락선검출부(DET2)(15)는 전력증폭기(14)의 출력신호(PA_out)의 포락선전압(out_DET)을 검출한다. 전압비교기(CMP)(17)는 제 1포락선검출부(1)에 의해 검출된 포락선전압과 제 2포락선검출부(15)에 의해 검출된 포락선전압을 비교한다. 로직부(logic section)(ADP_Logic)(18)는 전압비교기(17)에 의해 검출된 크기에 있어서의 관계를 보정한다. 진폭제어신호생성수단은 로직부(18)의 보정출력에 의거해서 입력신호(PA_in)의 진폭을 제어하기 위한 진폭제어신호(AM_ctl)를 생성한다. 이득제어부(13)는 진폭제어신호생성수단에 의해 생성된 진폭제어신호에 의거해서 입력신호(PA_in)의 진폭의 이득을 제어한다.

진폭제어신호생성수단은, 이후에 기술되는 2개의 진폭보상메모리(7 및 8)와, 래치회로(9), 선택기(10), 선택기(11), D/A변환기(12), 래치회로(19) 및 디지털가산기(20)로 구성된다.

다음에 적응왜곡보상장치의 상세한 구성을 설명한다. 도 3에 나타낸 바와 같이, 본 장치는 입력단자(Tin)에 공급되는 포락선 변동을 가지는 고주파신호(PA_in)의 일부를 캐패시터(22)를 통해서 수신하고 그 포락선전압(in_DET)을 검출하는 제 1포락선검출부(DET1)와, 제 1포락선검출부(1)에 의해 검출된 포락선전압(in_DET)을 증폭하는 전압증폭기(In_AMP)(2)와,전압증폭기(2)의 출력을 디지털화하고 디지털신호(D_AD)를 출력하는 A/D변환기(3)와, A/D변환기(3)로부터 출력된 디지털신호(D_AD)가 어드레스로서 입력되고, 위상보정용으로 미리 저장된 데이터로부터 어드레스에 대응하는 위상보정데이터(DRP)를 출력하는 위상보정메모리(RMA_PM)(4)와, 위상보정메모리(4)에서 출력된 위상보정데이터(DRP)에 D/A변환을 실행하여 위상제어신호(PM_ctl)를 출력하는 제 1D/A변환기(5)와, A/D변환기(3)에서 출력된 디지털신호(D_AD)를 래치하는 래치회로(Ad_Lch)(9)와, 입력단(RI1)과 출력단(DR1)을 가지며 진폭보정용 데이터를 미리 저장하는 제 1진폭보상메모리(RAM_AM)(7)와, 입력단(R12)과 출력단(DR3)을 가지며 진폭보정용 데이터를 또한 미리 저장하는 제 2진폭보상메모리(RAM_AM)(8)와, 래치회로(9)의 래치출력(D_ADL)을 제 1입력신호로 입력하고 또한 A/D변환기(3)의 디지털신호(D_AD)를 제 2입력신호로 입력하고, 디지털신호(D_AD)를 입력단(RI1) 뿐만 아니라 래치출력(D_ADL)을 입력단(RI2) 또는 디지털신호(D_AD)를 입력단(RI2) 뿐만 아니라 래치출력(D_ADL)을 입력단(RI1)로 전환하여 접속하는 제 1선택기(Selector 1)(10)와, 제 1진폭보상메모리(7)의 출력(DR1)을 제 1입력으로서 그리고 제 2진폭보상메모리(8)의 출력(DR2)을 제 2입력으로서 입력하고, 입력 중 어느 하나를 데이터(D_DA2)로서 선택하여 출력하는 제 2선택기(Selector 2)와, 제 2선택기(11)에 의해 선택되어 출력된 데이터(D_DA2)를 입력하고 D/A변환을 실행하여 진폭제어신호(AM_ctl)를 출력하는 제 2D/A(D/A2)변환기(12)와, 적응왜곡보상장치에 의해 왜곡이 보상되는 대상으로서 전력증폭기(PA)(14)의 출력 중 일부로 캐패시터(23)를 통해서 입력되고 그 포락선(out_DET)을 검출하는 제2포락선검출부(DET2)(15)와, 제 2포락선검출부(15)에 의해 포락선을 검출하는 진폭용 전압증폭기(ou_AMP)(16)와, 전압증폭기(16)의 출력을 제 1입력으로서 입력하고 뿐만아니라 전압증폭기(2)의 출력을 제 2입력으로 입력하고, 입력의 어느 것이 더 큰지/더 작은지를 검출하는 전압비교기(CMP)(17)와, 전압비교기(17)의 출력을 래치하고 래치값에 의거해서 디지털 +1비트 또는 디지털 -1비트를 신호(ADP_D)로서 출력하는 로직(ADP_Logic)부(18)와, 제 2선택기(11)에 의해 선택된 데이터(D_DA2)를 래치하는 데이터 래치회로(Dt_Lch)(19)와, 데이터 래치회로(19)의 출력에 로직부(18)의 출력(ADP_D)를 서로 디지털적으로 가산하고 그 가산 결과(ADD_D)를 진폭보상메모리(7 및 8)의 기입 데이터 버스에 접속하는 디지털가산기(ADD)(20)와, 입력신호(PA_in)를 지연하는 지연소자(Delay)(21)와, 지연소자(21)의 출력을 입력으로 입력하고 위상제어신호(PM_ctl)에 의해 그 통과 위상을 증감하는 위상제어부(PM)(6)와, 위상제어부(6)의 출력이 입력되고, 제 2D/A변환기(12)로부터 출력된 진폭제어신호(AM_ctl)에 의해 그 이득을 증감하는 이득제어부(AM)(13)와, 이득제어부(13)의 출력이 입력되고 출력단자(Tout)를 통해서 신호(PA_out)를 출력하는 전력증폭기(PA)(14)를 포함한다.

이후에 도 3에 나타낸 적응왜곡보상장치에 있어서의 신호 흐름을 설명한다. 이 적응왜곡보상장치에 있어서, 제 1포락선검출부(1)는 그 포락선의 변동을 가지는 고주파신호(PA_in)의 일부에서 포락선전압(in_DET)을 검출한다. 또한, 포락선전압(in_DET)이 전압증폭기(2)에 의해 증폭되고, 이후에 A/D변환기(3)에 의해 디지털화된다. 위상보정메모리(4)의 어드레스로서 사용된 A/D변환기(3)로부터 출력된디지털신호(D_AD)로 메모리가 액세스되고, 이 어드레스에 대응하는 위상보정데이터(DRP)가 위상 보정용으로 미리 저장된 데이터로부터 출력된다. 이것은 제 1D/A변환기(5)에 의해 D/A변환되어, 위상제어데이터(PM_ctl)를 출력한다. 위상제어부(6)는 이 위상제어데이터(PM_ctl)에 의해 제어된다.

진폭보정데이터가 진폭보상메모리(7) 및 제 2진폭보상메모리(8)에 미리 저장된다. 래치회로(9)에 의해 포락선전압의 디지털신호(D_AD)를 래치함으로써 얻은 출력(D_ADL) 또는 A/D변환기(3)의 출력(D_AD)은 제 1선택기(10)에 의해 전환되고 각 메모리의 어드레스로 사용된다. 게다가, 진폭보상메모리(7)의 출력(DR1) 및 진폭보상메모리(8)의 출력(DR2)은 제 2선택기(11)에 의해 서로 전환되어, D/A변환기(12)에 교대로 접속된다. 이득제어부(13)의 이득은 제 2D/A변환기(12)의 출력(AM_ctl)에 의해 제어된다.

제 2포락선검출부(15)는 왜곡이 보상되어야 하는 전력증폭기(14)의 출력의 포락선전압(out_DET)을 검출한다. 이 포락선전압(out_DET)은 전력증폭기(16)에 의해 증폭되어, 전압비교기(17)의 하나의 입력이 된다. 전압비교기(17)의 다른 입력은 제 1포락선검출부(1)에 의해 검출되고 전압증폭기(2)에 의해 증폭된 포락선전압(in_DET)이 공급된다. 전압비교기(17)는 2개의 포락선전압을 비교한다. 또한, 로직부(18)는 그 비교 결과로서의 전압을 래치하고 그 래치된 값에 의거해서 디지털 +1 또는 -1비트를 신호(ADP_D)로서 출력한다. 이 신호(ADP_D)는 디지털가산기(20)에 공급된다. 이 디지털가산기(20)는 제 2선택기(11)에 의해 선택되고 래치회로(19)에 의해 래치된 출력도 공급된다. 또한, 디지털가산기(20)는 신호(ADP_D)와 래치출력을 서로 디지털적으로 가산하고, 그 가산결과(ADD_D)를 진폭보상메모리(7 및 8)의 데이터 버스에 기입한다.

입력신호(PA_in)는 지연소자(21), 위상제어부(6) 및 이득제어부(13)를 통과하고, 전력증폭기(14)에 의해 증폭된다. 이 사이, 신호(PA_in)의 위상 및 진폭은 위상제어부(6) 및 이득제어부(13)에 의해 보상되고, 이후에 그 신호는 전력증폭기(14)에 입력된다. 그 결과, 왜곡이 보상되어진 출력신호(PA_out)가 출력단자(Tout)로부터 얻어진다.

다음에, 상기 기술된 적응왜곡보상장치에 의해 실행된 진폭보상, 위상보정 및 적응보상에 대해서 구체적으로 설명한다.

우선, 진폭보상에 필요한 진폭보정데이터에 대해서 설명한다.

입력신호(PA_in)의 포락선 전압을 Vi(t)로 표현한다. 이득제어부(13)의 출력의 포락선 전압을 Vpd(t)로 표현하고, 이득제어부(13)의 제어단자에 가산된 이득제어신호(AM_ctl)를 Vct(t)로 표현한다. 이 전압(Vc(t))은 진폭보상메모리(7 및 8)에 저장된다.

이득제어부(13)의 이득(G(vc))을 변환계수 a로서 다음과 같이 표현하는 것으로 가정하면,

G(vc) = 1+a*Vc(t)

다음 수학식 2가 얻어지기 때문에,

Vpd(t) = Vi(t)*G(vc)

수학식 2를 수학식 1에 대입하여 다음 수학식을 얻는다.

Vpd(t) = Vi(t)*(1+aVc(t))

그러므로, 다음 수학식 3이 얻어진다.

Vc(t) = (1/a)*(Vpd(t)/Vi(t)-1)

포락선 전압 Vpd(t)은 왜곡이 보상되어야 하는 전력증폭기(14)에 관해서 입출력 특성을 측정함으로서 얻어질 수 있다. 그러므로, 상기 기술된 수학식 3을 산출함으로써 얻은 결과는 포락선 전압 Vpd(t)을 이용하여 진폭보상메모리(7 및 8)에 미리 저장될 수 있다.

다음에, 위상보정에 필요한 위상보정데이터를 설명한다.

전력증폭기의 위상특성을 다음과 같이 가정하면,

Φ = Φ (V1(t))

위상보정데이터 Φpd는 다음과 같이 된다.

Φpd = -Φ(VI(t))

이 데이터는 위상보정메모리(4)에 미리 저장된다.

다음에 진폭보상메모리(7 및 8)를 이용하는 진폭보상동작을 설명한다.

진폭보상메모리(7 및 8)는 어드레스에 대응하는 진폭보정데이터를 저장한다.각 어드레스는 입력된 포락선신호(in_DET)를 디지털화함으로써 얻은 신호(D_AD)이다. 진폭보상메모리(7 및 8)는 어드레스에 대응하는 데이터(DR1 및 DR2)를 출력한다. 2개의 위상보상메모리(7 및 8)에 액세스하는 2종류의 어드레스가 있다. 하나는 A/D변환기(3)의 출력(D_AD)이며, 다른 하나는 A/D변환기(3)의 출력을 래치회로(9)에 의해 래치하여 유지함으로써 얻은 데이터(D_DAL)이다. 이 두 유형은 제 1선택기(10)에 의해 전환되어 2개의 진폭보상메모리(7 및 8)에 교대로 액세스한다. 또한, 래치회로(9)에 의해 래치된 어드레스(D_ADL)와 접속된 메모리는 메모리 기입모드로 되며, A/D변환기(3)의 출력(D_AD)과 접속된 메모리는 메모리 독출모드로 된다. 독출모드의 메모리로부터의 출력데이터(DR1 또는 DR2)는 제 2선택기(11)에 의해 D/A변환기(12)와 접속되어, 진폭제어신호(AM_ctl)를 형성한다.

다음에 위상보상메모리(4)를 이용하는 위상보정동작에 대해서 설명한다. 상기 기술된 디지털신호(D_AD)는 진폭보상메모리(7 및 8)용 어드레스로서 사용되고 동시에 위상보정메모리(4)용 어드레스로서도 사용되어 위상보정용으로 미리 저장된 데이터를 위상보정데이터(DPR)로서 출력한다. 이 데이터는 제 1D/A변환기(5)에 의해 A/D변환되어, 위상제어신호(PM_ctl)를 출력하고, 위상제어부(5)가 제어된다.

다음에 적응보상동작에 대해서 설명한다.

온도 등의 변동이 없으면, 전력증폭기(14)의 왜곡은 진폭보상용 메모리로부터 진폭보상데이터를 독출하는 동작에 의해서만 보상된다. 그러나, 온도 등에서 변동이 일어나면, 이 보상은 충분하지 않기 때문에 그 변동에 대응하는 기구가 요구된다.

이러한 목적을 위해서, 본 발명에 있어서, 진폭보정메모리(4)에서 출력된 진폭제어신호(AM_ctl)에 의해 보정되고 있는 전력증폭기(14)의 출력(PA_out)의 포락선 전압과, 보정 이전의 포락선 전압이 서로 비교되어 전압 중 어느 것이 더 큰지/더 작은지에 관한 관계를 검출한다. 또한, 진폭보상메모리내의 데이터가 갱신되어 그 관계를 보정한다. 이 때, 메모리내의 1비트의 데이터는 1회의 조작마다 갱신된다. 그러므로, 데이터는 때때로 동일한 어드레스를 액세스함으로써 적절한 값으로 보정된다. 예를 들면, 입력된 고주파신호(PA_in)의 포락선이 QPSK변조파와 같이 변동하면, 하나의 동일한 전압이 시간축 상에서 어떤 확률로 나타난다. 따라서, 시간이 지나면서 모든 어드레스가 적절한 값으로 보정된다. 메모리로부터의 독출과 메모리에의 기입이 교대로 실행되어도, 2개의 메모리가 사용됨으로써 하나의 메모리로부터의 독출은 다른 메모리에 기입이 실행되는 중에도 실행된다.

적응왜곡보상장치의 구체적인 동작예를 이후에 구체적으로 설명한다.

비교기(17)는 입력된 고주파신호의 포락선(in_DET)을 전압증폭기(2)에 의해 증폭함으로써 얻은 증폭출력과 전압증폭기(16)에 의해 왜곡보상되는 전력증폭기(14)의 포락선(out_DET)을 증폭함으로써 얻은 증폭출력을 비교한다. 비교결과의 전압은 로직부(18)에 의해 래치되고, 그 래치값에 의거해서 디지털 +1 또는 -1비트가 신호(ADP)로서 출력된다.

제 2선택기(11)에 의해 선택된 데이터(D_DA2)는 래치회로(19)에 의해 래치되고, 이 래치된 출력과 로직부(18)의 출력(ADP_D)은 디지털 가산기(20)에 의해 서로디지털적으로 가산된다. 그 가산결과(ADD_D)는 증폭보상메모리(7 및 8)의 기입데이터버스에 접속되어 기입된다.

도 4는 로직(ADP_Logic)부(18)의 구체적인 예를 나타낸다. 비교기(CMP)(17)의 출력신호(CMP_out)는 D_래치회로(CMP_lch)(25)에 의해 래치된다. D_래치회로(25)는 클럭(ck)의 에지(edge)에서 래칭을 실행한다. 이 구체적인 예는 8비트데이터를 가정한다. 디지털 +1에 의해, 도면에 나타낸 바와 같이 MSB만이 Hi로 설정되고, 다른 것은 Lo로 설정된다. 디지털 -1에 의해, 모든 비트가 Hi로 설정된다. 이들 데이터는 AND게이트 및 OR게이트로 구성된 디지털 선택기(26)에 입력되고, D_래치회로(25)의 출력으로서 Q 및 Q_의 값에 의거해서 어느 하나가 OP0∼OP7에 출력된다. 이 데이터는 ADP_D를 형성한다.

도 5 및 도 6은 제 1실시예로서 적응왜곡보상장치의 결과를 나타낸다. 도 5 및 6은 온도가 25도(실온)인 경우의 왜곡보상의 일예를 나타낸다. 도 5는 전력증폭기(14)에 의해 발생된 왜곡을 포함하는 스펙트럼을 나타낸다. 도 6은 진폭보상메모리(7 및 8)와 위상보상메모리(4)에 의해 적응왜곡보상에 의해 얻어진 스펙트럼을 나타낸다.

도 7 및 도 8은 적응왜곡보상의 결과를 나타낸다. 도 7은 -30도에서의 일예를 나타낸다. 도면에서, 종축은 입출력의 포락선 전압 사이의 차를 나타내고, 횡축은 적산이 실행되는 횟수를 나타낸다. 적산의 횟수가 증가하는데 따라서, 포락선 전압 사이의 차가 감소하는 것을 알았다.

도 8은 온도가 80도인 경우에 적응왜곡의 상태를 나타낸다. 고온측에서,전력증폭기(14)의 이득이 감소 하기 때문에, 적응경로를 구성하는 귀환루프의 루프 이득이 감소함으로써 왜곡 전력을 줄이는데 필요한 적산의 횟수가 증가한다는 결과가 생긴다.

또한 도 7은 저온측에서 이득증가에 의해 입출력 포락선 전압 사이의 차가 음방향으로부터 수렴하는 것을 나타낸다. 그러나, 도 8에 있어서, 고온측에서 이득감소에 기인하여, 그 차는 도 7과는 반대로 정방향으로부터 수렴된다.

다음에 제 2실시예로서 적응왜곡보상장치를 설명한다. 도 9는 본 제 2실시예의 적응왜곡보상장치의 구성을 나타낸다. 제 2실시예의 적응왜곡보상장치는 진폭보상용으로 사용된 2개의 메모리가 하나의 진폭보상메모리(27)만으로 대체되는 점에서 앞서 제 1실시예의 도 3에 나타내는 적응왜곡보상장치와는 다르다. 따라서, 도 3의 2개의 메모리를 전환하는데 필요한 2개의 선택기(10 및 11)와 하나의 래치회로(9)가 제거된다.

즉, 래치회로(9)와 제 1선택기(10)는 상기 기술된 제 1실시예에서 제거되고, A/D변환기(3)의 출력(D_AD)은 진폭보상메모리(27)의 어드레스 버스에 공급된다. 또한, 제 1실시예의 제 2선택기(11)가 제거되고, 진폭보상메모리(27)의 데이터 버스와 제 2D/A변환기(12)가 서로 접속된다.

이제는 제 2실시예의 적응왜곡보상장치의 동작을 설명한다. 제 1실시예의 적응왜곡보상장치에 있어서, 보상데이터의 독출과 적응왜곡보상용 보상데이터의 기입이 2개의 진폭보상메모리(7 및 8)를 이용함으로써 동시에 실행되는 것을 나타낸다. 그러나, 제 2실시예에 있어서, 독출 및 기입은 시간에 의거해서 하나의 진폭보상메모리(27)에 의해 실행된다. 이러한 방법으로, 보상데이터의 출력이 제 1실시예와 비교해서 1타이밍에 의해 억압되더라도, 회로구성이 간단해지는 이점이 있다.

다음에, 제 3실시예를 설명한다. 도 10은 제 3실시예로서 적응왜곡보상장치의 블록도를 나타낸다. 본 제 3실시예의 적응왜곡보상장치는 제 1실시예의 적응왜곡보상장치에서 사용된 지연회로(21)를 제거함으로써 실행된다. 도 3에 있어서, 지연소자(21)는 디지털 처리를 통해서 출력된 제어신호(AM_ctl와 PM_ctl)와 이득제어부(13)와 위상제어부(6)에서의 포락선 전압 사이의 시간 지연을 보정하기 위해 제공된다. 그러나, 포락선의 변동속도는 디지털신호의 처리속도와 비교해서 느리고, 약간의 지연은 무시될 수 있다.

다음에, 제 4실시예를 설명한다. 도 11은 제 4실시예로서 적응왜곡보상장치의 블록도를 나타낸다. 이 제 4실시예는 위상제어부와 이득제어부(13)가 제 3실시예에 접속되는 순서를 변경함으로써 실행된다. 이득제어부(13)의 통과위상은 제어전압(AM_ctl)에 대해서 변화하지 않는 것이 이상적이다. 그러나, 통과위상은 실제로 변화한다는 것이 문제다. 이러한 문제는 이득제어부(13)의 위상변이가 예측되도록, 미리 이득제어부(13)를 접속하고 이후에 위상제어부(6)에 의해 보정함으로써 회피될 수 있다.

다음에, 제 5실시예에 대해서 설명한다. 도 12는 제 5실시예로서 적응왜곡보상장치의 블록도이다. 이 제 5실시예의 적응왜곡보상장치에 있어서, 전압증폭기(2 및 16)의 출력은 아날로그 연산기(SUB)에 의해 감산되고, 그 결과가 제 3실시예와는 대조적으로, 비교기(17)에 의해 직류의 어느 기준전압(Vref1)(29)과 비교된다. 이것은 전력증폭기(14)의 출력(PA_out)에 왜곡이 어느 정도 남게하는 경우에 효과적이다. 일반적으로, 왜곡 전력은 일정한 레벨로 제한되는 한 문제를 일으키지는 않는다. 따라서, 남아 있는 왜곡은 어느 정도 허용된다. 그러므로, 제어범위를 제한함으로써, 디지털회로의 동작시간은 제한될 수 있기 때문에 전류 소비는 효과적으로 저감될 수 있다.

다음에, 제 6실시예에 대해서 설명한다. 도 13은 제 6실시예의 적응왜곡보상장치의 블록도이다. 도 12에 나타낸 제 5실시예의 적응왜곡보상장치와 대조적으로, 제 6실시예의 적응왜곡보상장치는 창비교기(window comparator)를 구성하는 2개의 비교기(31 및 33)를 준비한다. 즉, 제 5실시예에는 제 1전압비교기(CMP1)(31), 제 2전압비교기(CMP2)(33) 및 로직(ADP_Logic)(34)이 포함된다. 제 1전압비교기(31)에 제 1입력으로서 감산부(28)의 감산출력 뿐만 아니라 제 2입력으로서 직류의 기준전압(Vref1)(30)이 입력되고, 두 입력 중 어느 것이 더 큰지/더 작은지를 검출하고, 그 결과를 이후에 기술된 로직부(34)의 제 1래치(CMP_Lch1)(35₁)에 입력한다. 제 2전압비교기(33)에는 제 1입력으로서 감산부(28)의 감산출력 뿐만 아니라 제 2입력으로서 기준전압(Vref)(32)이 입력되고, 두 입력 중 어느 것이 더 큰지/더 작은지를 검출하고, 그 결과를 이후에 기술된 로직부(34)의 제 2래치(CMP_Lch2)(35₂)에 입력한다. 로직(34)은 제 1전압비교기(31)의 출력에 의해 디지털 +1비트 및 제 2전압비교기(33)의 출력에 의해 디지털 -1비트를 디지털 선택기(36)에 의해서 서로 전환하여 데이터(ADP_d)로서 출력한다.

적응보상동작은 창비교기에 의한 창비교기의 창전압보다 전압증폭기(2) 및 전압증폭기(16)의 차가 더 큰 경우에 실행된다. 즉, 진폭보상메모리에 미리 저장된 보상데이터에 대한 보정 동작은 실재 왜곡보상이 창전압 이상인 경우에만 실행된다. 결과적으로, 디지털회로의 동작시간이 제한되기 때문에 전류소비는 저감될 수 있다. 또한, 왜곡이 작으면, 디지털신호는 이득제어부(13)에 인가되지 않기 때문에, 디지털 잡음은 효과적으로 저감될 수 있다.

다음에, 제 7실시예에 대해서 설명한다. 도 14는 제 7실시예로서 적응왜곡보상장치의 블록도를 나타낸다. 도 3에 나타낸 제 1실시예의 적응왜곡보상장치와 대조적으로, 제 7실시예의 적응왜곡보상장치는 위상차검출부(PH_det)(37)를 포함한다. 입력신호(PA_in)와 출력신호(PA_out) 사이의 위상차는 양 신호의 일부로부터 검출되고, 이 위상차에 비례하는 전압(PH_ctl)이 출력된다. 또한, 위상차검출부(37)로부터 출력된 전압(PH_ctl) 및 위상제어신호(PH_ctl)는 가산기(38)에 의해 아날로그 가산되고, 그 결과(PM_c\tl_add)가 위상제어부(6)용 제어신호로서 사용된다.

이제는 그 동작에 대해서 설명한다. 일반적으로, 전력증폭기(14)는 왜곡을 일으키는 요인이 되는 위상 왜곡을 갖는다. 전력증폭기(14)의 동작 온도가 변동함으로써, 위상변이가 또한 변동하는 것으로 가정한다. 그러므로, 위상변이에 대해서 적응왜곡보상을 실행하기 위해서 입출력신호의 고주파 성분의 위상차가검출된다. 그 결과의 전압은 메모리(4)로부터 독출되어 얻어진 신호(PM_ctl)에 가산되어 보정이 행해진다. 이러한 방법으로, 적응왜곡보상은 위상변이에 대해서 실행된다.

도 15는 위상차검출부(37)의 구체적인 예를 나타낸다. 직렬로 접속된 저항(93) 및 캐패시터(94)와 또한 직렬로 접속된 저항(96)이 병렬로 접속되어 브리지를 구성한다. 브리지의 2개의 대향단자(91 및 92)는 입력단자로서 사용되고 양자 간의 위상차를 검출할 2개의 입력신호(S1 및 S30)가 입력된다. 그리고, 위상차에 대응하는 전압은 다른 한 쌍의 대향단자를 나타낸다. 그러므로, 이들 대향단자는 다이오드(97 및 100), 저항(98 및 101) 및 캐패시터(99 및 102)로 구성된 2승검파회로와 각각 접속된다. 회로의 출력은 감산기에 각각 입력된다. 이 감산기는 연산증폭기(107)를 이용하여 다이오드(97), 저항(98) 및 캐패시터(99)로 구성된 제 1의 2승검파회로의 출력을 저항(103)을 통해서 연산증폭기(107)의 반전단자(-)에서 수신할 뿐만 아니라 다이오드(100), 저항(101) 및 캐패시터(102)로 구성된 제 2의 2승검파회로의 출력을 저항(105)을 통해서 연산증폭기(107)의 정단자(+)에서 수신한다.

저항(104)은 연산증폭기(107)의 반전단자(-)와 출력단자 사이에 접속된다. 저항(106)은 연산증폭기(107)의 정단자(+)와 접지사이에 접속된다.

제 1 및 제 2의 2승검파회로의 출력을 각각 Vil 및 Vi2로 나타내고 저항(103, 104, 105 및 105)의 출력 값을 각각 R1, R2, R3 및 R4로 나타낸 경우에, 출력단자(108)에서 나타나는 출력(S100)은 다음과 같다.

S100 = (R4/R3)Vi2-(R2/R1)Vi1

여기서 R1=R2=R3=R4가 되면, 상기 수학식 6은 다음 수학식 7로 바뀐다.

V0 = Vi2 - Vi1

즉, 신호(S100)는 2개의 입력신호(S1 및 S30) 사이의 위상차에 비례한다.

상기 기술된 바와 같이, 각 실시예에서의 적응왜곡보상장치는 전력증폭기(14)의 왜곡성분을 위한 포락선 검출방법으로 이용하여 프리-디스토션에 필요한 적응보상용 데이터를 직교복조를 이용하지 않고 가능하게 한다. 또한, 왜곡보상은 입출력 사이의 차의 적산에 의해 검출되어, 왜곡 보상을 실행한다. 그러므로, 심지어 미소한 왜곡성분도 보상될 수 있다. 또한, 부호만이 판정되어 적응 보상을 실행하기 때문에, 미소한 전압신호는 취급될 필요는 없고 동시에, 많은 비트수에 대한 A/D변환기가 필요하지 않다. 어느 경우에도 큰 효과가 얻어질 수 있다.

본 발명에 의하면, 전력증폭기와 같은 장치의 왜곡성분을 간단히 보상할 수 있다. 또, 복조기가 불필요한 간단한 구성으로 할 수 있다.

Claims

기기에 발생하는 왜곡성분을 보상하는 왜곡보상장치에 있어서,

상기 기기에 공급되는 입력신호의 포락선전압을 검출하는 제 1포락선 검출수단(first envelope detection means)과,

상기 기기의 출력신호의 포락선전압을 검출하는 제 2포락선 검출수단과,

상기 제 1포락선 검출수단이 검출한 포락선전압과 상기 제 2포락선 검출수단이 검출한 포락선전압을 비교하는 비교수단과,

상기 비교수단에 의한 비교결과에 관한, 어느 포락선전압이 더 크거나 작은지의 관계를 보정하는 비교결과 보정수단과,

상기 입력신호의 진폭을 제어하기 위한 진폭제어신호를 상기 비교결과의 보정출력에 의거하여 생성하는 진폭제어신호 생성수단과,

상기 진폭제어신호 생성수단이 생성한 진폭제어신호에 의거하여 상기 입력신호의 진폭의 이득을 제어하는 진폭제어수단을 포함하여 구성되는 것을 특징으로 하는 왜곡보상장치(distortion compensation apparatus).
제 1항에 있어서,

상기 진폭제어신호 생성수단은 상기 제 1포락선 검출수단이 검출한 포락선 전압에 따라서 진폭보정용 데이터를 출력하고, 상기 비교결과보정수단의 보정출력에 의거하여 진폭보정용 데이터를 갱신하는 진폭보정데이터 출력수단을 포함하는것을 특징으로 하는 왜곡보상장치.
제 2항에 있어서,

상기 진폭보정데이터 출력수단은 미리 진폭보정용 데이터를 기억하고 있는 기입가능한 기억매체인 것을 특징으로 하는 왜곡보상장치.
제 3항에 있어서,

상기 기입가능한 기억매체를 두 개 갖추고 있으며, 각각은 진폭보정데이터 출력수단과 동일한 것을 특징으로 하는 왜곡보상장치.
제 4항에 있어서,

상기 두 개의 기입가능한 기억매체는 진폭보정용 데이터의 독출과 갱신을 교대로 실행하는 것을 특징으로 하는 왜곡보상장치.
제 1항에 있어서,

상기 비교결과보정수단은 상기 비교수단의 비교결과를 래치(latch)하고, 그 래치값에 의거하여 디지털 +1 또는 -1비트를 보정하고 출력하는 것을 특징으로 하는 왜곡보상장치.
기기에 발생하는 왜곡성분을 보상하는 왜곡보상장치에 있어서,

상기 기기에 공급되는 입력신호의 포락선 전압을 검출하는 제 1포락선 검출수단과,

상기 기기의 출력신호의 포락선 전압을 검출하는 제 2포락선 검출수단과,

상기 제 1포락선 검출수단이 검출한 포락선 전압과 상기 제 2포락선 검출수단이 검출한 포락선 전압의 차분을 구하는 연산수단과,

상기 연산수단이 구한 차분을 소정의 기준치와 비교하는 비교수단과,

상기 비교수단에 의한 비교결과에 관한, 차분과 기준치 중 어느 것이 더 크거나 작은지의 관계를 보정하는 비교결과 보정수단과,

상기 입력신호의 진폭의 이득을 제어하기 위한 진폭제어신호를 상기 비교결과의 보정출력에 의거하여 생성하는 진폭제어신호 생성수단과,

상기 진폭제어신호 생성수단이 생성한 진폭제어신호에 의거하여 상기 입력신호의 진폭의 이득을 제어하는 진폭제어수단을 포함하여 구성되는 것을 특징으로 하는 왜곡보상장치.
제 7항에 있어서,

상기 진폭제어신호 생성수단은 상기 제 1포락선 검출수단이 검출한 포락선 전압에 따라서 진폭보정용 데이터를 출력하고, 상기 비교결과보정수단의 보정출력에 의거하여 진폭보정용 데이터를 갱신하는 진폭보정데이터 출력수단을 포함하는 것을 특징으로 하는 왜곡보상장치.
제 8항에 있어서,

상기 진폭보정데이터 출력수단은 미리 진폭보정용 데이터를 기억하고 있는 기입가능한 기억매체인 것을 특징으로 하는 왜곡보상장치.
제 9항에 있어서,

상기 기입가능한 기억매체를 두 개 갖추고 있으며, 각각은 진폭보정데이터 출력수단과 동일한 것을 특징으로 하는 왜곡보상장치.
제 10항에 있어서,

상기 두 개의 기입가능한 기억매체는 진폭보정용 데이터의 독출과 갱신을 교대로 실행하는 것을 특징으로 하는 왜곡보상장치.
제 7항에 있어서,

상기 비교결과보정수단은 상기 비교수단의 비교결과를 래치하고, 그 래치값에 의거하여 디지털 +1 또는 -1비트를 보정하고 출력하는 것을 특징으로 하는 왜곡보상장치.
제 7항에 있어서,

상기 연산수단에 의해 연산된 차분과 소정의 기준치를 각각 비교하여 두 개의 비교결과를 얻기 위한 두 개의 비교수단을 포함하여 구성되는 것을 특징으로 하는 왜곡보상장치.
제 13항에 있어서,

상기 비교결과보정수단은 상기 두 개의 비교결과에 관한여, 차분과 기준치 중 어느 것이 더 크거나 작은지의 관계를 보정하는 것을 특징으로 하는 왜곡보상장치.
제 1항에 있어서,

상기 제 1포락선검출수단이 검출한 포락선 전압에 따라서 상기 입력신호의 위상을 제어하기 위한 위상제어신호를 생성하는 위상제어신호생성수단과,

상기 위상제어신호생성수단이 생성한 위상제어신호에 의거하여, 상기 입력신호의 위상을 제어하는 위상제어수단을 더 포함하여 구성되는 것을 특징으로 하는 왜곡보상장치.
제 15항에 있어서,

상기 진폭제어신호 생성수단은 상기 제 1포락선 검출수단이 검출한 포락선 전압에 따라서 진폭보정용 데이터를 출력하고, 상기 비교결과보정수단의 보정출력에 의거하여 진폭보정용 데이터를 갱신하는 진폭보정데이터 출력수단을 포함하는 것을 특징으로 하는 왜곡보상장치.
제 16항에 있어서,

상기 진폭보정데이터 출력수단은 미리 진폭보정용 데이터를 기억하고 있는 기입가능한 기억매체인 것을 특징으로 하는 왜곡보상장치.
제 17항에 있어서,

상기 기입가능한 기억매체를 두 개 갖추고 있으며, 각각은 진폭보정데이터 출력수단과 동일한 것을 특징으로 하는 왜곡보상장치.
제 18항에 있어서,

상기 두 개의 기입가능한 기억매체는 진폭보정용 데이터의 독출과 갱신을 교대로 실행하는 것을 특징으로 하는 왜곡보상장치.
제 15항에 있어서,

상기 비교결과보정수단은 상기 비교수단의 비교결과를 래치하고, 그 래치값에 의거하여 디지털 +1 또는 -1비트를 보정하고 출력하는 것을 특징으로 하는 왜곡보상장치.
제 7항에 있어서,

상기 제 1포락선검출수단이 검출한 포락선 전압에 따라서 상기 입력신호의 위상을 제어하기 위한 위상제어신호를 생성하는 위상제어신호생성수단과,

상기 위상제어신호생성수단이 생성한 위상제어신호에 의거하여, 상기 입력신호의 위상을 제어하는 위상제어수단을 더 포함하여 구성되는 것을 특징으로 하는 왜곡보상장치.
제 13항에 있어서,

상기 제 1포락선검출수단이 검출한 포락선 전압에 따라서 상기 입력신호의 위상을 제어하기 위한 위상제어신호를 생성하는 위상제어신호생성수단과,

상기 위상제어신호생성수단이 생성한 위상제어신호에 의거하여, 상기 입력신호의 위상을 제어하는 위상제어수단을 더 포함하여 구성되는 것을 특징으로 하는 왜곡보상장치.
기기에 발생하는 왜곡성분을 보상하는 왜곡보상장치에 있어서,

상기 기기에 공급되는 입력신호의 포락선 전압을 검출하는 제 1포락선검출수단과,

상기 제 1포락선검출수단이 검출한 포락선 전압에 따라서 상기 입력신호의 위상을 제어하기 위한 위상제어신호를 생성하는 위상제어신호생성수단과,

상기 위상제어신호생성수단이 생성한 위상제어신호에 의거하여, 상기 입력신호의 위상을 제어하는 위상제어수단과,

상기 기기의 출력신호의 포락선 전압을 검출하는 제 2포락선검출수단과,

상기 제 1포락선검출수단이 검출한 포락선 전압과 상기 제 2포락선검출수단이 검출한 포락선 전압의 위상차를 검출하는 위상차검출수단과,

상기 위상차검출수단이 검출한 위상차를 상기 위상제어신호생성수단이 생성한 위상제어신호에 가산하여 가산결과를 상기 위상제어수단에 공급하는 가산수단을 포함하여 구성되는 것을 특징으로 하는 왜곡보상장치.
제 23항에 있어서,

상기 제 1포락선검출수단이 검출한 포락선 전압과 상기 제 2포락선검출수단이 검출한 포락선 전압을 비교하는 비교수단과,

상기 비교수단에 의한 비교결과에 관하여 포락선 전압 중 어느 것이 더 크거나 작은지의 관계를 보정하는 비교결과보정수단과,

상기 비교결과의 보정출력에 의거하여, 상기 입력신호의 진폭을 제어하는 진폭제어신호를 생성하는 진폭제어신호생성수단과,

상기 진폭제어신호생성수단이 생성한 진폭제어신호에 의거하여, 상기 입력신호의 진폭의 이득을 제어하는 진폭제어수단을 더 포함하여 구성되는 것을 특징으로 하는 왜곡보상장치.
제 24항에 있어서,

상기 진폭제어신호생성수단은 상기 제 1포락선검출수단이 검출한 포락선 전압에 따라서 진폭보정용 데이터를 출력하고, 상기 비교결과보정수단의 보정출력에 의거하여 진폭보정용 데이터를 갱신하는 진폭보정데이터출력수단을 포함하는 것을특징으로 하는 왜곡보상장치.
제 25항에 있어서,

상기 진폭보정데이터출력수단은 미리 진폭보정용 데이터를 기억하고 있는 기입가능한 기억매체인 것을 특징으로 하는 왜곡보상장치.
제 26항에 있어서,

상기 기입가능한 기억매체를 두 개 갖추고 있으며, 각각은 진폭보정데이터 출력수단과 동일한 것을 특징으로 하는 왜곡보상장치.
제 27항에 있어서,

상기 두 개의 기입가능한 기억매체는 진폭보정용 데이터의 독출과 갱신을 교대로 실행하는 것을 특징으로 하는 왜곡보상장치.
제 24항에 있어서,

상기 비교결과보정수단은 상기 비교수단의 비교결과를 래치하고, 그 래치값에 의거하여 디지털 +1 또는 -1비트를 보정하고 출력하는 것을 특징으로 하는 왜곡보상장치.
기기에 발생하는 왜곡성분을 보상하는 왜곡보상방법에 있어서,

상기 기기에 공급되는 입력신호의 포락선 전압을 검출하는 제 1포락선검출스텝과,

상기 기기의 출력신호의 포락선 전압을 검출하는 제 2포락선검출스텝과,

상기 제 1포락선검출스텝에서 검출된 포락선 전압과 상기 제 2포락선검출스텝에서 검출된 포락선 전압을 비교하는 비교스텝과,

상기 비교스텝에서 만들어진 비교결과에 관하여 어느 포락선 전압이 더 크거나 작은지의 관계를 보정하는 비교결과보정스텝과,

상기 입력신호의 진폭을 제어하기 위한 진폭제어신호를 상기 비교결과보정스텝의 보정출력에 의거하여 생성하는 진폭제어신호생성스텝과,

상기 진폭제어신호생성스텝에서 생성된 진폭제어신호에 의거하여, 상기 입력신호의 진폭의 이득을 제어하는 진폭제어스텝을 포함하여 구성되는 것을 특징으로 하는 왜곡보상방법.
제 30항에 있어서,

상기 제 1포락선검출스텝에서 검출된 포락선 전압에 따라서, 상기 입력신호의 위상을 제어하기 위한 위상제어신호를 생성하는 위상제어신호생성스텝과,

상기 위상제어신호생성스텝에서 생성된 위상제어신호에 의거하여, 상기 입력신호의 위상을 제어하는 위상제어스텝을 더 포함하여 구성되는 것을 특징으로 하는 왜곡보상방법.
기기에 발생하는 왜곡성분을 보상하는 왜곡보상방법에 있어서,

상기 기기에 공급되는 입력신호의 포락선 전압을 검출하는 제 1포락선검출스텝과,

상기 기기의 출력신호의 포락선 전압을 검출하는 제 2포락선검출스텝과,

상기 제 1포락선검출스텝에서 검출된 포락선 전압과 상기 제 2포락선검출스텝에서 검출된 포락선 전압의 차분을 구하는 연산스텝과,

상기 연산스텝에서 구한 차분을 소정의 기준치와 비교하는 비교스텝과,

상기 비교스텝에서 만들어진 비교결과에 관하여, 차분과 기준치 중 어느 것이 더 크거나 작은지의 관계를 보정하는 비교결과보정스텝과,

상기 입력신호의 진폭의 이득을 제어하기 위한 진폭제어신호를 상기 비교결과보정스텝의 보정출력에 의거하여 생성하는 진폭제어신호생성스텝과,

상기 진폭제어신호생성스텝에서 생성된 진폭제어신호에 의거하여 상기 입력신호의 진폭의 이득을 제어하는 진폭제어스텝을 포함하여 구성되는 것을 특징으로 하는 왜곡보상방법.
제 32항에 있어서,

상기 제 1포락선검출스텝에서 검출된 포락선 전압에 따라서, 상기 입력신호의 위상을 제어하기 위한 위상제어신호를 생성하는 위상제어신호생성스텝과,

상기 위상제어신호생성스텝에서 생성된 위상제어신호에 의거하여, 상기 입력신호의 위상을 제어하는 위상제어스텝을 더 포함하여 구성되는 것을 특징으로 하는왜곡보상방법.
기기에 발생하는 왜곡성분을 보상하는 왜곡보상방법에 있어서,

상기 기기에 공급되는 입력신호의 포락선 전압을 검출하는 제 1포락선검출스텝과,

상기 제 1포락선검출스텝에서 검출된 포락선 전압에 따라서, 상기 입력신호의 위상을 제어하기 위한 위상제어신호를 생성하는 위상제어신호생성스텝과,

상기 위상제어신호생성스텝에서 생성된 위상제어신호에 의거하여, 상기 입력신호의 위상을 제어하는 위상제어스텝과,

상기 기기의 출력신호의 포락선 전압을 검출하는 제 2포락선검출스텝과,

상기 제 1포락선검출스텝에서 검출된 포락선 전압과 상기 제 2포락선검출스텝에서 검출된 포락선 전압의 위상차를 검출하는 위상차검출스텝과,

상기 위상차검출스텝에서 검출된 위상차를 상기 위상제어신호생성스텝에서 생성된 위상제어신호에 가산하여, 가산결과를 상기 위상제어스텝으로 공급하는 가산스텝을 포함하여 구성되는 것을 특징으로 하는 왜곡보상방법.
제 34항에 있어서,

상기 제 1포락선검출스텝에서 검출된 포락선 전압과 상기 제 2포락선검출스텝에서 검출된 포락선 전압을 비교하는 비교스텝과,

상기 비교스텝에서 만들어진 비교결과에 관하여, 어느 포락선 전압이 더 크거나 작은지의 관계를 보정하는 비교결과보정스텝과,

상기 비교결과보정스텝의 보정출력에 의거하여, 상기 입력신호의 진폭을 제어하는 진폭제어신호를 생성하는 진폭제어신호생성스텝과,

상기 진폭제어신호생성스텝에서 생성된 진폭제어신호에 의거하여, 상기 입력신호의 진폭의 이득을 제어하는 진폭제어스텝을 더 포함하여 구성되는 것을 특징으로 하는 왜곡보상방법.