KR100856615B1 - 왜곡 보상 장치 - Google Patents

왜곡 보상 장치 Download PDF

Info

Publication number
KR100856615B1
KR100856615B1 KR1020077005784A KR20077005784A KR100856615B1 KR 100856615 B1 KR100856615 B1 KR 100856615B1 KR 1020077005784 A KR1020077005784 A KR 1020077005784A KR 20077005784 A KR20077005784 A KR 20077005784A KR 100856615 B1 KR100856615 B1 KR 100856615B1
Authority
KR
South Korea
Prior art keywords
unbalance
signal
distortion
compensation coefficient
transmission signal
Prior art date
Application number
KR1020077005784A
Other languages
English (en)
Other versions
KR20070049665A (ko
Inventor
료지 하야시
노부히코 안도
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Priority to KR1020077005784A priority Critical patent/KR100856615B1/ko
Publication of KR20070049665A publication Critical patent/KR20070049665A/ko
Application granted granted Critical
Publication of KR100856615B1 publication Critical patent/KR100856615B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transmitters (AREA)

Abstract

송신 신호와 귀환 신호의 상관값으로부터 직교 변조부(23)에서의 IQ 불평형을 보상하기 위한 IQ 불평형 보상 계수를 연산하는 IQ 불평형 보상 계수 연산부(31)와, IQ 불평형 보상 계수에 의해 왜곡 보상부(11)로부터 출력된 왜곡 보상된 신호에 대하여 IQ 불평형을 보상하여 직교 변조부(23)에 출력하는 IQ 불평형 보상부(21)를 구비한 왜곡 보상 장치.

Description

왜곡 보상 장치{DISTORTION COMPENSATING APPARATUS}
본 발명은 송신 신호를 증폭하는 전력 증폭기의 비선형 왜곡을 보상하는 왜곡 보상 장치에 관한 것이다.
종래의 왜곡 보상 장치에서는, 예컨대 특허 문헌 1에 개시되어 있는 바와 같이, 직교 변조 회로나 직교 복조 회로에 있어서, 동상(同相)(I) 채널 성분과 직교(Q) 채널 성분의 이득 오차 및 π/2 이상(移相)의 이상 오차에 의해 왜곡 보상 성능이 열화된다고 하는 문제가 있다. 여기서, 이득 오차와 이상 오차를 함께 IQ 불평형이라고 부른다.
그것에 대하여, 특허 문헌 1에서는, 종래의 왜곡 보상 회로에 더하여, 파형 생성 회로로부터 미리 정해진 베이스 밴드 신호를 출력시켜, 이 베이스 밴드 신호에 대응하는 복조 신호를 출력하는 것에 의해 복조 오차를 측정하는 오차 측정 회로와, 이 복조 신호로부터 복조 오차를 제거하는 오차 수정 회로를 마련하는 것에 의해 IQ 불평형을 보상하고 있다.
또한, 특허 문헌 2이나 비특허 문헌 2에서는, 왜곡 보상 장치가 아니지만, 직교 변조에 수반하는 IQ 불평형을 보상하는 기술에 대하여 설명하고 있다.
특허 문헌 2에서는, 동상 진폭 신호 및 직교 진폭 신호를 선형 변환 수단에 의해 선형 변환하고, 선형 변환된 신호를 입력으로 하는 직교 변조기의 변조파 출력을 레벨 신호 생성 수단에 입력하여 레벨 신호를 추출하고, 그 레벨 신호에 대하여 파라미터 생성 수단이 선형 변환의 파라미터를 도출하고, 그 선형 변환 파라미터를 선형 변환에 이용하는 것에 의해 IQ 불평형의 보상을 하고 있다.
이 특허 문헌 2의 제 1 실시예에서는, 기지의 시험 신호를 사용해 레벨 신호에 근거하여 선형 변환 파라미터를 구하고 있지만, 제 2 실시예에서는, 동상 및 직교 진폭 입력의 상태에 따라서 레벨 신호에 근거하여 선형 변환 파라미터를 구하고 있다. 즉, 제 2 실시예에서는 특별한 시험 신호를 사용하지 않지만, 그 대신에 송신 신호가 특별한 값, 예컨대 J 성분이나 Q 성분이 0, 또는 I 성분과 Q 성분이 같아지는 순간의 값을 이용하여 보상을 위한 선형 변환 파라미터를 계산하고 있다.
또한, 비특허 문헌 1은 자국 반환 신호를 이용하여, 직교 변조 회로, 직교 복조 회로의 IQ 불평형을 조정하는 아이디어를 설명하고 있다. 그러나, 구체적인 오차 검출 방법이나 조정 방법은 설명하고 있지 않다.
특허 문헌 1 : 일본국 특허 공개 평성 제6-268703호 공보(단락 번호 0014, 0019)
특허 문헌 2 : 특허 제3144649호 공보(단락 번호 0026-0028, 0065-0068)
비특허 문헌 1 : 군, 야마모토, 가와나카, 「TDMA-TDD를 이용한 자동 조정 회로의 검토」,1993년 전자 정보 통신 학회 춘계 대회 강연 논문집, 1993년 3월 15 일, 분책2, B-314)
종래의 특허 문헌 1이나 특허 문헌 2의 제 1 실시예의 기술을 이용한 왜곡 보상 장치에서는 IQ 불평형을 보상하기 위한 IQ 불평형 보상 계수(특허 문헌 2의 선형 변환 파라미터)를 결정하기 위해서 특별한 시험 신호를 송신해야 했다. 그러나, 왜곡 보상 장치의 용도인 이동체 통신이나 방송용 기지국 장치는, 종일 연속하여 운용되기 때문에, 운용 개시 후에는 특별한 시험 신호를 송신할 수가 없다. 그 때문에, 기지국 설치 후 운용 개시 전에 한번만 시험 신호를 사용하여 IQ 불평형 보상 계수를 구하여 IQ 불평형을 보상하고 있었다. 따라서, 운용 개시 후의 온도 변화나 시간 경과 변화에 대응할 수 없어, 왜곡 보상 성능이 열화된다고 하는 문제가 있었다.
또한, 종래의 특허 문헌 2의 제 2 실시예의 기술을 이용한 왜곡 보상 장치에서는 IQ 불평형 보상 계수를 결정하기 위해서 송신 신호가 특별한 값을 이용해야 했다. 그러나, 실제의 운용 중에 지정된 특별한 값의 송신 신호가 나타난다는 보증이 없고, 또한, 나타나는 경우에도 지정한 값이 매우 특수하고 출현 확률이 낮기 때문에 나타날 때까지 시간이 걸려, IQ 불평형을 보상하기 위한 시간이 길어진다는 문제가 있었다.
본 발명은 상기한 바와 같은 과제를 해결하기 위해서 이루어진 것으로, 임의의 송신 신호를 사용하여 실시간으로 IQ 불평형 보상 계수를 구할 수 있어, 운용 개시 후의 온도 변화나 시간 경과 변화가 있어도 왜곡 보상 성능이 열화되지 않는 왜곡 보상 장치를 얻는 것을 목적으로 한다.
발명의 개시
본 발명에 따른 왜곡 보상 장치는, 송신 신호에 대하여 왜곡 보상 계수 기억부에 기억되어 있는 상기 송신 신호의 진폭에 따른 왜곡 보상 계수에 의해 후술하는 전력 증폭부에서 발생하는 왜곡을 보상하는 왜곡 보상부와, 왜곡 보상된 신호를 직교 변조하는 직교 변조부와, 직교 변조된 신호를 전력 증폭하는 전력 증폭부와, 전력 증폭된 신호를 직교 복조하여 귀환 신호를 출력하는 직교 복조부와, 상기 송신 신호와 상기 귀환 신호로부터 상기 송신 신호의 진폭에 따른 왜곡 보상 계수를 연산하여 상기 왜곡 보상 계수 기억부에 기억되어 있는 왜곡 보상 계수를 갱신하는 왜곡 보상 계수 연산부와, 상기 송신 신호와 상기 귀환 신호의 상관값으로부터 상기 직교 변조부에서의 IQ 불평형을 보상하기 위한 IQ 불평형 보상 계수를 연산하는 IQ 불평형 보상 계수 연산부와, 상기 IQ 불평형 보상 계수에 의해 상기 왜곡 보상부로부터 출력된 왜곡 보상된 신호에 대하여 IQ 불평형을 보상하여 상기 직교 복조부에 출력하는 IQ 불평형 보상부를 구비한 것이다.
본 발명은, 임의의 송신 신호를 사용하여 실시간으로 IQ 불평형 보상 계수를 구할 수 있기 때문에, 운용 개시 후의 온도 변화나 시간 경과 변화가 있더라도, 운용중인 송신 신호를 사용하여 IQ 불평형을 보상할 수 있어, 왜곡 보상 성능이 열화되지 않는다고 하는 효과가 있다.
도 1은 본 발명의 실시예 1에 따른 왜곡 보상 장치의 구성을 나타내는 블럭도,
도 2는 본 발명의 실시예 2에 따른 왜곡 보상 장치의 구성을 나타내는 블럭도,
도 3은 본 발명의 실시예 2에 따른 왜곡 보상 장치에 있어서의 송신 신호와 귀환 신호의 타이밍 조정 처리와 IQ 불평형의 보상 처리의 흐름을 나타내는 플로우차트이다.
이하, 본 발명을보다 상세히 설명하기 위해서, 본 발명을 실시하기 위한 최선의 형태에 대하여, 첨부된 도면에 따라서 설명한다.
(실시예 1)
도 1은 본 발명의 실시예 1에 따른 왜곡 보상 장치의 구성을 나타내는 블럭도이다. 이 왜곡 보상 장치는, 왜곡 보상 제어부(10)와, IQ 불평형 보상부(21)와, D/A(디지털/아날로그) 변환부(22)와, 직교 변조부(23)와, 국부 발진부(24)와, 전력 증폭부(25)와, 방향성 결합부(26)와, 직교 복조부(27)와, 국부 발진부(28)와, A/D(아날로그/디지털) 변환부(29)와, 상관부(30)와, IQ 불평형 보상 계수 연산부(31)를 구비하고 있다.
또한, 왜곡 보상 제어부(10)는, 왜곡 보상부(11)와, 절대값 연산부(12)와, 지연부(13, 14)와, 감산부(15)와, 왜곡 보상 계수 연산부(16)와, 왜곡 보상 계수 기억부(17)를 구비하고 있다.
다음에 동작에 대하여 설명한다.
왜곡 보상 제어부(10)의 왜곡 보상부(11)는 송신 신호 x(nT)(n은 표본화 회수, T는 표본화 주기)에 대하여, 왜곡 보상 계수 기억부(17)에 기억되어 있는 송신 신호 x(nT)의 진폭 │x(nT)│에 따른 왜곡 보상 계수를 복소 승산함으로써, 전력 증폭부(25)에서 발생하는 왜곡을 보상하여 왜곡 보상된 신호를 출력한다. IQ 불평형 보상부(21)는 왜곡 보상부(11)에 의해 왜곡 보상된 신호에 대하여 IQ 불평형 보상 계수 연산부(31)에 의해 연산된 IQ 불평형을 보상하기 위한 IQ 불평형 보상 계수를 복소 승산함으로써 IQ 불평형을 보상하여, 즉, 직교 변조부(23)에 있어서의 동상(I) 채널 성분과 직교(Q) 채널 성분의 이득 오차 및 π/2 이상의 이상 오차를 보상하여 IQ 불평형이 보상된 신호 y(nT)를 출력한다. D/A 변환부(22)는 IQ 불평형 보상부(21)에 의해 IQ 불평형이 보상된 신호 y(nT)를 D/A 변환하여 복소 베이스 밴드 신호를 출력한다.
직교 변조부(23)는 D/A 변환부(22)에 의해 출력된 복소 베가스 밴드 신호를 국부 발진부(24)의 발진 신호로 직교 변조한다. 전력 증폭부(25)는 직교 변조부(23)에 의해 직교 변조된 신호를 전력 증폭한다. 이 전력 증폭시에 비선형의 왜곡이 발생한다. 방향성 결합부(26)는 전력 증폭부(25)에 의해 증폭된 신호를 도시하지 않은 안테나에 출력하는 동시에, 그 일부를 추출하여 직교 복조부(27)에 출력 한다. 직교 복조부(27)는 방향성 결합부(26)로부터의 신호를 국부 발진부(28)의 발진 신호로 직교 복조한다. A/D 변환부(29)는 직교 복조부(27)에 의해 직교 복조된 신호를 A/D 변환하여 귀환 신호 z(nT)를 출력한다.
왜곡 보상 제어부(10)의 절대값 연산부(12)는 송신 신호 x(nT)의 진폭 │x(nt)│를 연산하고, 지연부(13)는 절대값 연산부(12)에 의해 연산된 송신 신호 x(nT)의 진폭 │x(nt)│에 따른 왜곡 보상 계수를 오차 신호 e(nT)을 이용하여 연산할 때에, 송신 신호 x(nT)의 진폭 │x(nt)│에 따른 왜곡 보상 계수 기억부(17)의 어드레스에 기입하도록 타이밍을 맞춘다. 지연부(14)는 송신 신호 x(nT)가 왜곡 보상부(11), IQ 불평형 보상부(21), D/A 변환부(22), 직교 변조부(23), 전력 증폭부(25), 방향성 결합부(26), 직교 복조부(27), A/D 변환부(29)를 통하여 귀환 신호 z(nT)로 되는 경우에 발생하는 지연량에 상당하는 지연량을 송신 신호 x(nT)에 부여하여, 귀환 신호 z(nT)와 송신 신호 x(nT)의 타이밍이 맞도록 타이밍을 조정한다.
왜곡 보상 제어부(10)의 감산부(15)는, A/D 변환부(29)로부터 출력된 귀환 신호 z(nT)로부터, 지연부(14)에 의해 타이밍이 조정된 송신 신호 x(nT)를 감산하여, 오차 신호 e(nT)를 출력한다. 왜곡 보상 계수 연산부(16)는 감산부(15)로부터 출력된 오차 신호 e(nT)를 이용해 왜곡 보상 계수를 연산하여, 왜곡 보상 계수 기억부(17)에 기억되어 있는 왜곡 보상 계수를 갱신한다. 왜곡 보상 계수 기억부(17)에서는, 왜곡 보상 계수 연산부(16)에 의해 연산되어 갱신된 왜곡 보상 계수가 송신 신호 x(nT)의 진폭 │x(nT)│에 따른 어드레스에 기입되는 동시에, 송신 신호 x(nT)의 진폭 │x(nT)│에 따른 왜곡 보상 계수가 판독된다. 왜곡 보상부(11)는 송신 신호 x(nT)에 대하여, 왜곡 보상 계수 기억부(17)로부터 판독된 송신 신호 x(nT)의 진폭 │x(nT)│에 따른 왜곡 보상 계수를 복소 승산함으로써 전력 증폭부(25)에서 발생하는 왜곡을 보상하여 왜곡 보상된 신호를 출력한다.
상관부(30)는, 송신 신호 x(nT)의 실부 xI(nT), 허부 xQ(nT), 귀환 신호 z(nT)의 실부 zI(nT), 허부 zQ(nT)의 상관값을 연산하고, IQ 불평형 보상 계수 연산부(31)는 상관부(30)에 의해 연산된 상관값으로부터 IQ 불평형을 보상하기 위한 IQ 불평형 보상 계수, 즉, 직교 변조부(23)에 있어서의 동상(I) 채널 성분과 직교(Q) 채널 성분의 이득 오차 및 π/2 이상의 이상 오차를 보상하기 위한 IQ 불평형 보상 계수를 연산한다.
다음에 IQ 불평형의 보상 처리에 대하여 더욱 상세히 설명한다.
여기서, 전력 증폭부(25)에서 발생하는 왜곡은 충분히 작아 무시할 수 있다고 하면, 왜곡 보상 계수 기억부(17)에 기억되어 있는 왜곡 보상 계수의 초기값은 1이 된다. 또한, IQ 불평형을 보상하지 않는 경우에는 IQ 불평형 보상 계수 연산부(31)에 의해 연산되는 IQ 불평형 보상 계수의 초기값도 1이 된다. 이 때, IQ 불평형 보상부(21)의 출력 신호 y(nT)는, 다음 식 (1) 및 식 (2)로 나타내는 바와 같이, 송신 신호 x(nT)와 같다.
Figure 112007020130951-pct00001
직교 변조부(23)에 있어서, 동상(I) 채널 성분과 직교(Q) 채널 성분의 전압 이득의 비로 나타내는 이득 오차를 α라고 하고, π/2 이상의 이상 오차를 ε이라고 하면, 직교 변조부(23)의 출력은 다음 식 (3)으로 나타내는 바와 같이 된다.
Figure 112007020130951-pct00002
여기서, ω는 국부 발진부(24)의 발진 신호의 각 주파수이다. 상기 식 (3)에 나타내는 직교 변조부(23)의 출력은, 전력 증폭부(25)에 의해 증폭된 후, 그 일부가 방향성 결합부(26)에 의해 출력된다.
방향성 결합부(26)에서 위상 회전 δ이 가해진다고 하면, 직교 복조부(27)에 입력되는 신호는 다음 식 (4)로 나타내는 바와 같이 된다. 여기서, a는 전력 증폭부(25)와 방향성 결합부(26)를 합친 전압 이득이다.
Figure 112007020130951-pct00003
직교 복조부(27)는 상기 식 (4)에 나타내는 신호에, 국부 발진부(28)부터의 국부 발진 신호 및 π/2 이상한 국부 발진 신호를 승산하고, 저역 통과 필터에서 국부 발진 신호의 2배 성분을 제거한다. 직교 복조부(27)에는 IQ 불평형이 없다고 하면, 그 출력을 A/D 변환부(29)에서 변환한 귀환 신호 z(nT)는 다음 식 (5) 및 식 (6)으로 나타내는 바와 같이 된다.
Figure 112007020130951-pct00004
따라서, 상기 식 (1) 및 식 (2)로 부터 다음 식 (7) 및 식 (8)을 얻을 수 있다.
Figure 112007020130951-pct00005
상관부(30)는 xI(nT), xQ(nT)의 자기 상관 A, B, C를 다음 식 (9)∼식 (11)에 의해 연산하여, xI(nT), xQ(nT), zI(nT), zQ(nT)의 상호 상관 D, E, F, G를 다음 식 (12)∼식 (15)에 의해 연산한다.
Figure 112007020130951-pct00006
IQ 불평형 보상 계수 연산부(31)는, 상기 식 (9)∼식 (15)로 부터 다음 식 (16)∼식 (19)를 연산하고, 또한, 식 (16)∼식 (19)를 풀어, 다음 식 (20)∼식 (23)에 의해, IQ 불평형 보상 계수 α, sinε, a, sinδ를 연산한다.
Figure 112007020130951-pct00007
Figure 112007020130951-pct00008
특히, 송신 신호 x(nT)로서 OFDM이나 CDMA와 같은 다중화된 신호를 송신하는 경우에는, 송신 신호 x(nT)의 실부 xI(nT)와 허부 xQ(nT)는 무상관이라고 생각해도 좋기 때문에, 다음 식 (24)로 해도 좋고, 이 경우 상기 식 (20)∼식 (23)은 다음 식 (25)∼식 (28)로 나타내는 바와 같이 된다.
Figure 112007020130951-pct00009
Figure 112007020130951-pct00010
여기서, IQ 불평형 보상부(21)는, 상기 식 (7) 및 상기 식 (8)을 xI(nT), xQ(nT)에 대하여 풀어, 다음 식 (29) 및 식 (30)을 얻는다.
Figure 112007020130951-pct00011
상기 식 (29) 및 식 (30)에서는, 귀환 신호 z(nT)가 인가되었을 때에, 송신 신호 x(nT)가 어떠한 값을 나타내는지라는 역함수를 구하고 있는 것으로 된다.
그리고, IQ 불평형 보상부(21)는, 상기 식 (29) 및 식 (30)으로 나타내는 송신 신호와, IQ 불평형 보상 계수 연산부(31)에 의해 식 (20)∼식 (23) 또는 식 (25)∼식 (28)로 연산된 IQ 불평형 보상 계수를 복소 승산함으로써, 송신 신호 xI(nT), xQ(nT)를 다음 식 (31) 및 식 (32)로 나타내는 바와 같이 yI(nT), yQ(nT)로 변환하여 출력한다.
Figure 112007020130951-pct00012
특히, 송신 신호 x(nT)의 실부 xI(nT)와 허부 xQ(nT)가 무상관일 때는 하기로 된다.
Figure 112007020130951-pct00013
IQ 불평형 보상부(21)가 상기 식 (31) 및 식 (32)에 나타내는 yI(nT), yQ(nT)를 출력하는 것에 의해, A/D 변환부(29)로부터 출력되는 귀환 신호 zI(nT), zQ(nT)는, 상기 식 (5), 식 (6)에 상기 식 (31) 및 식 (32)를 대입함으로써, 다음 식 (33) 및 식 (34)로 된다.
Figure 112007020130951-pct00014
상기 식 (33) 및 식 (34)는 IQ 불평형 보상부(21)가 상기 식 (31) 및 식 (32)에 나타내는 yI(nT), yq(nT)를 출력함으로써, 직교 변조부(23)에 있어서의 IQ 불평형을 보상하고 있는 것을 의미하고 있다. 이렇게 하여, IQ 불평형에 의한 왜곡 보상 성능의 열화를 방지할 수 있다.
이상과 같이, 본 실시예 1에 의하면, 임의의 송신 신호 x(nT)와 그 귀환 신호 z(nT)의 상관을 구하는 것에 의해, 임의의 송신 신호 x(nT)를 사용하여 실시간으로 IQ 불평형 보상 계수를 구할 수 있어, 그 때문에, 운용 개시 후의 온도 변화나 시간 경과 변화가 있더라도, 운용중인 송신 신호 x(nT)를 사용하여 IQ 불평형을 보상할 수 있어, 왜곡 보상 성능이 열화되지 않는다고 하는 효과를 얻을 수 있다.
(실시예 2)
상기 실시예 1에서는, 미리 귀환 신호 z(nT)와 송신 신호 x(nT)의 타이밍이 지연부(13, 14)에 의해 맞춰지고 있는 것으로 하고 있지만, 이 실시예 2는, 귀환 신호 z(nT)와 송신 신호 x(nT)의 타이밍이 어긋나고 있고, 또한 IQ 불평형이 있는 경우에, 타이밍 조정을 하고 나서 IQ 불평형의 보상을 행하는 것이다.
도 2는 본 발명의 실시예 2에 따른 왜곡 보상 장치의 구성을 나타내는 블럭도이며, 상기 실시예 1의 도 1에 평가 함수 연산부(32)를 추가한 것으로, 그 밖의 구성요소는 도 1과 동일하여 동일한 부호를 붙이고 설명을 생략한다.
다음에 동작에 대하여 설명한다.
평가 함수 연산부(32)는, 송신 신호 X(nT)의 지연량 τ를 변화시키면서, 송신 신호 X(nT)와 A/D 변환부(29)로부터 출력되는 귀환 신호 z(nT)의 평가 함수 S(τ)를 연산하여, 평가 함수 S(τ)가 최대 또는 최소로 되는 지연량(τ)을 지연부(13, 14)에 설정한다.
여기서, 평가 함수 연산부(32)는, 평가 함수 S(τ)로서, 예컨대 다음 식 (35)나 식 (36)으로 나타내는 바와 같이 송신 신호 x(nT)의 진폭 │x(nT)│와 귀환 신호 z(nT)의 진폭 │z(nT)│의 상호 상관이나 오차의 제곱합 등을 사용한다.
Figure 112007020130951-pct00015
전력 증폭부(25)의 왜곡이 충분히 작고, 또한, 직교 변조부(23)와 직교 복조부(27)에 IQ 불평형이 없는 경우에는, 귀환 신호 z(nT)와 송신 신호 x(nT)의 타이밍이 맞춰지기 위한 지연량 τ에서는, 평가 함수 S(τ)가 상호 상관의 경우에는 최대로 되고, 평가 함수 S(τ)가 오차 제곱합의 경우에는 최소로 된다. 평가 함수 연산부(32)는, 이와 같이 하여 구해진 지연량 τ에 대응하는 지연량을 지연부(13, 14)에 설정하고, 타이밍 조정이 행해지도록 한다.
IQ 불평형이 없는 경우에는 이상으로 타이밍 조정이 완료되지만, IQ 불평형이 있는 경우에는, IQ 불평형의 영향으로 구해진 지연량이 정확한 지연량으로부터 어긋나 버린다.
도 3은 본 발명의 실시예 2에 따른 왜곡 보상 장치에서의 송신 신호와 귀환 신호의 타이밍 조정 처리와 IQ 불평형의 보상 처리의 흐름을 나타내는 플로우차트이다. 도 3에 있어서, 단계 ST11∼ST17은 평가 함수 연산부(32)에 의한 평가 함수 S(τ)의 연산과 타이밍 조정 처리를 나타내고, 단계 ST18∼ST20는 실시예 1과 동일한 IQ 불평형의 보상 처리를 나타내고 있다.
단계 STl1에 있어서, 평가 함수 연산부(32)는, 송신 신호 x(nT)의 지연량 τ을 O으로 설정하는 동시에, 평가 함수로서 상호 상관을 사용하는 경우에는 평가 함수 S0의 레지스터를 O으로 설정하고, 평가 함수로서 오차 제곱합을 사용하는 경우에는 평가 함수 SO의 레지스터를 M(M은 충분히 큰 값)으로 설정한다. 단계 ST12에 있어서, 평가 함수 연산부(32)는, 송신 신호 x(nT)와 A/D 변환부(29)로부터의 귀환 신호 z(nT+τ)로부터 평가 함수 S(τ)를 연산한다.
단계 ST13에 있어서, 평가 함수 연산부(32)는, 평가 함수로서 상호 상관을 사용하는 경우에는, 상기 단계 ST12에서 연산한 S(τ)가 상기 단계 ST11에서 설정한 SO(=0)보다 큰가를 판정하고, 평가 함수로서 오차 제곱합을 사용하는 경우에는, 상기 단계 ST12에서 연산한 S(T)가 상기 단계 ST11에서 설정한 S0(=M)보다 작은가를 판정한다.
상기 단계 ST13의 판정 결과가 "예"인 경우에는, 단계 ST14에서, 평가 함수 연산부(32)가, 상기 단계 ST12로 연산한 S(τ)를 평가 함수 S0의 레지스터에 설정하고, 그 때의 지연량 τ을 지연량 t0의 레지스터에 설정한다. 한편, 상기 단계 ST13의 판정 결과가 "아니오"인 경우에는, 평가 함수 연산부(32)는 상기 단계 ST14의 처리를 스킵하여 단계 ST15의 처리로 이행한다.
단계 ST15에 있어서, 평가 함수 연산부(32)는 송신 신호 x(nT)의 지연량 τ을 Δτ만큼 증가시킨다. 단계 ST16에서, 평가 함수 연산부(32)는, 지연량 τ이 미리 설정되어 있는 최대 지연량 τmax 미만인가를 판정하고, τ가 τmax 미만인 경우에는, 상기 단계 ST12∼ST15의 처리를 반복한다. 상기 단계 ST16에서 τ가 τmax를 초과하고 있는 경우에는, 단계 ST17에서, 평가 함수 연산부(32)가, 상기 단계 ST14에서 지연량 τO의 레지스터에 설정되어 있는 지연량 τ의 값을 지연부(13, 14)에 설정한다.
단계 ST18에 있어서, 상관부(30)는 송신 신호 x(nT)와 귀환 신호 z(nT+τ)로부터 상관 A, B, C, D, E, F, G를 상기 식 (9)∼식 (15)에 의해 연산한다. 단계 ST19에서, IQ 불평형 보상 계수 연산부(31)는, 단계 ST18에서 연산한 상관 A, B, C, D, E, F, G로부터 IQ 불평형 보상 계수α, sinε, a, sinδ를, 상기 식 (20)∼상기 식 (23) 또는 상기 식 (25)∼상기 식 (28)을 사용하여 연산한다. 단계 ST20에서, IQ 불평형 보상부(21)는, 왜곡 보상부(11)로부터의 송신 신호와 상기 단계 ST19에서 연산한 IQ 불평형 보상 계수α, sinε, a, sinδ를 복소 승산함으로써 IQ 불평형을 보상한다.
이상의 처리에서 IQ 불평형이 보상되지 않는 경우에는, 또한, 필요에 따라, 단계 ST21에서, 상기 단계 STl1∼ST20의 처리를 미리 설정되어 있는 소요 회수만큼 반복한다.
이상과 같이, 이 실시예 2에 의하면, 임의의 송신 신호 x(nT)와 귀환 신호 z(nT)의 상호 상관 또는 오차 제곱합 등의 평가 함수를 최대 또는 최소로 하기 위한 지연량을 구하여 송신 신호 x(nT)와 귀환 신호 z(nT)의 타이밍을 조정한 후, 임의의 송신 신호 x(nT)와 귀환 신호 z(nT)의 상관을 구하는 것에 의해, 송신 신호 x(nT)와 귀환 신호 z(nT)의 타이밍이 어긋나 있고, 또한 IQ 불평형이 있는 경우에도, 임의의 송신 신호 x(nT)를 사용하여 실시간으로 IQ 불평형 보상 계수를 구할 수 있고, 그 때문에, 운용 개시 후의 온도 변화나 시간 경과 변화가 있더라도, 운용중인 송신 신호 x(nT)를 사용하여 타이밍 조정과 IQ 불평형을 보상할 수 있어, 왜곡 보상 성능이 열화되지 않는다고 하는 효과를 얻을 수 있다.
상기 실시예 1 및 상기 실시예 2에 있어서, IQ 불평형 보상부(21)를 왜곡 보상부(11)와 D/A 변환부(22)의 사이에 구비하고, IQ 불평형 보상부(21)가 디지털 처리에 의해 IQ 불평형의 보상 처리를 행하고 있지만, IQ 불평형 보상부(21)를 D/A 변환부(22)와 직교 변조부(23)의 사이에 구비하고, IQ 불평형 보상 계수 연산부(31)의 출력을 D/A 변환하여, IQ 불평형 보상부(21)가 아날로그 처리에 의해 IQ 불평형의 보상 처리를 행하도록 하더라도 좋다.
이상과 같이, 본 발명에 따른 왜곡 보상 장치는, 실시간으로 IQ 불평형 보상 계수를 구할 수 있어, 운용 개시 후의 온도 변화나 시간 경과 변화가 있더라도, 운용중인 송신 신호 x(nT)를 사용하여 IQ 불평형을 보상할 수 있어, 왜곡 보상 성능이 열화되지 않도록 하는 것에 적합하다.

Claims (4)

  1. 송신 신호에 대하여 왜곡 보상 계수 기억부에 기억되어 있는 상기 송신 신호의 진폭에 따른 왜곡 보상 계수에 의해 후술하는 전력 증폭부에서 발생하는 왜곡을 보상하는 왜곡 보상부와,
    왜곡 보상된 신호를 직교 변조하는 직교 변조부와,
    직교 변조된 신호를 전력 증폭하는 전력 증폭부와,
    전력 증폭된 신호를 직교 복조하여 귀환 신호를 출력하는 직교 복조부와,
    상기 송신 신호와 상기 귀환 신호로부터 상기 송신 신호의 진폭에 따른 왜곡 보상 계수를 연산하여 상기 왜곡 보상 계수 기억부에 기억되어 있는 왜곡 보상 계수를 갱신하는 왜곡 보상 계수 연산부와,
    상기 송신 신호와 상기 귀환 신호의 상관값으로부터 상기 직교 변조부에서의 IQ 불평형을 보상하기 위한 IQ 불평형 보상 계수를 연산하는 IQ 불평형 보상 계수 연산부와,
    상기 IQ 불평형 보상 계수에 의해 상기 왜곡 보상부로부터 출력된 왜곡 보상된 신호에 대하여 IQ 불평형을 보상하여 상기 직교 복조부에 출력하는 IQ 불평형 보상부
    를 구비한 왜곡 보상 장치.
  2. 제 1 항에 있어서,
    상기 송신 신호와 상기 귀환 신호의 타이밍을 조정하는 지연부와,
    상기 송신 신호와 상기 귀환 신호에 의해 상기 지연부에서의 지연량을 구하여 상기 지연부에 설정하는 평가 함수 연산부
    를 구비하고,
    상기 평가 함수 연산부에 의한 처리 후에 상기 IQ 불평형 보상 계수 연산부에 의한 처리 및 상기 IQ 불평형 보상부에 의한 처리를 행하는 것을 특징으로 하는 왜곡 보상 장치.
  3. 제 2 항에 있어서,
    상기 평가 함수 연산부에 의한 처리, 상기 IQ 불평형 보상 계수 연산부에 의한 처리 및 상기 IQ 불평형 보상부에 의한 처리를 반복하여 행하는 것을 특징으로 하는 왜곡 보상 장치.
  4. 제 2 항에 있어서,
    상기 평가 함수 연산부는 상기 송신 신호의 진폭과 상기 귀환 신호의 진폭의 상호 상관 또는 오차 제곱합을 사용하여 상기 지연부에서의 지연량을 구하는 것을 특징으로 하는 왜곡 보상 장치.
KR1020077005784A 2007-03-13 2004-09-13 왜곡 보상 장치 KR100856615B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020077005784A KR100856615B1 (ko) 2007-03-13 2004-09-13 왜곡 보상 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020077005784A KR100856615B1 (ko) 2007-03-13 2004-09-13 왜곡 보상 장치

Publications (2)

Publication Number Publication Date
KR20070049665A KR20070049665A (ko) 2007-05-11
KR100856615B1 true KR100856615B1 (ko) 2008-09-03

Family

ID=38273530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077005784A KR100856615B1 (ko) 2007-03-13 2004-09-13 왜곡 보상 장치

Country Status (1)

Country Link
KR (1) KR100856615B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101238877B1 (ko) * 2009-06-30 2013-03-05 (주)에프씨아이 아이큐 임밸런스 추정 및 보상 방법
JP4951074B2 (ja) * 2010-02-26 2012-06-13 株式会社エヌ・ティ・ティ・ドコモ べき級数型ディジタルプリディストータとその歪補償制御方法
KR101636016B1 (ko) 2010-03-11 2016-07-05 삼성전자주식회사 신호 수신 장치 및 그것의 위상 부정합 보상 방법
JP5672728B2 (ja) 2010-03-12 2015-02-18 富士通株式会社 無線装置、歪補償装置及び歪補償方法
KR101105903B1 (ko) * 2010-03-18 2012-01-17 한국방송공사 전치 왜곡을 위한 적응적 노이즈 제거 장치 및 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020025770A (ko) * 2000-09-29 2002-04-04 이데이 노부유끼 왜곡보상장치 및 왜곡보상방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020025770A (ko) * 2000-09-29 2002-04-04 이데이 노부유끼 왜곡보상장치 및 왜곡보상방법

Also Published As

Publication number Publication date
KR20070049665A (ko) 2007-05-11

Similar Documents

Publication Publication Date Title
JP4499107B2 (ja) 歪補償装置
JP4574471B2 (ja) 歪補償直交変調器及び無線送信機
JP3857652B2 (ja) 歪補償装置
EP2221962B1 (en) Predistorter and distortion compensation method
US7974592B2 (en) Linearization in a transmission chain
JP4815490B2 (ja) 入力信号の振幅に依存して伝送リンクの出力信号の振幅及び／位相を決定する方法及びシステム
CN101656512A (zh) 功率放大器非线性程度度量装置、方法和预失真补偿装置
JP3323715B2 (ja) 無線装置
US7496152B2 (en) Adaptive control apparatus
WO2006072973A1 (ja) Ｄｃオフセット補償方法及びｄｃオフセット補償装置
JP2017184096A (ja) 通信機および衛星通信システム
KR100856615B1 (ko) 왜곡 보상 장치
JP4356384B2 (ja) 非線形補償回路と送信装置並びに非線形補償方法
JP2004165900A (ja) 通信装置
JP3642040B2 (ja) 歪補償回路および歪補償方法
US6657492B1 (en) System for estimating a non-linear characteristic of an amplifier
JP2007221613A (ja) 歪補償方法および装置
JP2006094043A (ja) 送信装置及び通信装置
JP3145015B2 (ja) 送信装置
US20060083330A1 (en) Distortion compensation table creation method and distortion compensation method
US8417193B2 (en) Transmitting device and method for determining target predistortion setting value
JP2008098781A (ja) 通信装置
EP1863184B1 (en) Adaptive control apparatus
JP2007281761A (ja) 送信装置
JP2008072522A (ja) ループバック遅延補正装置及びループバック遅延補正方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140808

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160727

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 11