JP5233651B2 - 歪補償装置及び方法 - Google Patents
歪補償装置及び方法Info
- Publication number
- JP5233651B2 JP5233651B2 JP2008322791A JP2008322791A JP5233651B2 JP 5233651 B2 JP5233651 B2 JP 5233651B2 JP 2008322791 A JP2008322791 A JP 2008322791A JP 2008322791 A JP2008322791 A JP 2008322791A JP 5233651 B2 JP5233651 B2 JP 5233651B2
- Authority
- JP
- Japan
- Prior art keywords
- coefficient
- power
- unit
- distortion compensation
- transmission signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3258—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/36—Modulator circuits; Transmitter circuits
- H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
- H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
- H04L27/368—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/105—A non-specified detector of the power of a signal being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/207—A hybrid coupler being used as power measuring circuit at the output of an amplifier circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3227—Adaptive predistortion based on amplitude, envelope or power level feedback from the output of the main amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Description
図12は、プリディストーション方式の原理図である。通常、送信アンプは、入力電力が大きくなるにつれて出力が飽和し、入力信号に対して線形な信号を出力することができなくなる(図12の1201)。このアンプの非線形特性は以下のような弊害をもたらす。
プリディストーション部1301の出力は、D/Aコンバータ1302でアナログ信号に変換され、更に、直交変調器1303で、送信基地局に応じたローカル発振器1304から発振された信号によって直交変調される。
ップラ1306を介して、送信アンテナ1307に供給され、そこから送信される。
また、送信アンプ1305の出力はカップラ1306から入力側にフィードバックされる。
上述の従来技術の構成において、例えば、次式で示される周波数2Δf離れた2つの正弦波信号(2トーン信号)が、べき級数でモデル化されるアンプモデルに入力すると仮定する。
cos2π(fc−Δf)t+cos2π(fc+Δf)t
ただし、fcは搬送波周波数である。この結果、べき級数で表現される出力信号において、偶数次のべき乗の項には、搬送波周波数fcから大きく離調しアナログ部のフィルタや送信アンプ自体によって抑圧される信号成分しか含まれない。これに対して、3次のべき乗の項ではfc±3Δf、5次のべき乗の項ではfc±5Δfという、搬送波周波数の近傍に不要成分が発生する。従って、送信アンプ1305での非線形歪は、奇数次べき乗項のみからなるべき級数によってモデル化できる。このため、図13に示されるように、プリディストーション部1301で演算されるべき級数も、奇数次べき乗項のみで構成されるのが、一般的である。
電力変動検出部は、送信信号の電力変動を検知し、その検知時に、初期係数メモリ部から級数演算係数組を読み出して係数更新部に与える。
電力変動検出部は、送信信号の電力変動を検知し、その検知時に、初期係数メモリ部から必要な級数演算係数組を読み出して係数更新部に与える。
以下に開示する技術は、運用中に電力変動検出回路により送信信号のピーク電力もしくは平均電力の変動が検知された場合に、予めメモリに蓄えたべき級数演算係数が読み出され、プリディストーション部に設定されて歪補償演算が実行されるものである。
なお、開示の歪補償装置のプリディストーション部等の機能は、例えばDSP(Digital Signal Processor)を実装して実現される。
図1は、歪補償装置の第1の実施形態の構成図である。
プリディストーション部101は、奇数次べき乗項からなるべき級数演算を実行し、べき乗演算器101−1、係数乗算器101−2、及び累算器101−3から構成される。これにより、プリディストーション部101は、送信アンプ105の歪補償を行う。
また、送信アンプ105の出力はカップラ106から入力側にフィードバックされる。
図2は、歪補償装置の第2の実施形態の構成図である。第2の実施形態は、図1の第1
の実施形態と、初期係数メモリ113に記憶される歪補償係数に関する構成が相違する。図2において、図1の場合と同じ部分は同じ番号が付されている。
図3は、歪補償装置の第3の実施形態の構成図である。第3の実施形態は、図1の第1の実施形態と、初期係数メモリ113に記憶される歪補償係数に関する構成が相違する。図3において、図1の場合と同じ部分は同じ番号が付されている。
図4は、歪補償装置の第4の実施形態の前提となる、複数のべき級数を用いたプリディストーション方式の構成図である。この構成は、図13に示した単一べき級数方式プリディストーション方式の歪補償性能を改善する方式である。図4において、図1の場合と同じ部分は同じ番号が付されている。
この実施形態では、初期係数メモリ113には、複数のピーク電力毎に、複数のPD部401のそれぞれに対応する係数組(べき級数演算係数組)が予め記憶される。
第4の実施形態は、複数のべき級数演算による歪補償動作に対応して、送信アンプ105の入力電圧に対する出力電圧の補正特性として、図6に示されるように、複数の特性(図では3種類)を有している。
いま例えば、図5の歪補償装置が、ピーク電力Pc で動作しているとする。この状態で係数が更新されると信号が無い領域601(図6参照)において、理想の歪補償曲線とのずれが生じる。ここで電力がPb に変動すると、Pc より上の領域ではずれた特性601に対応する歪補償係数組が使用されるため、帯域外輻射電力が上昇する。そこで、ピーク電力Pb に対応した初期係数組のうち、ずれが生じている2級数目及び3級数目の係数組(図6の602の特性に相当する図5の係数組B2 及びB3 )が、初期係数メモリ113から読み出されて係数更新部111に与えられる。
図9は、歪補償装置の第5の実施形態の構成図である。第5の実施形態は、図5の第4の実施形態と、初期係数メモリ113に記憶される歪補償係数に関する構成が相違する。図9において、図1及び図4の場合と同じ部分は同じ番号が付されている。
図10は、歪補償装置の第6の実施形態の構成図である。第6の実施形態は、図1の第1の実施形態と、電力変動検出回路112の後段に設けた電力変動量判定部1001に関する構成が相違する。図10において、図1の場合と同じ部分は同じ番号が付されている。
更に例えば、電力変動が発生した場合に、変動前の電力に対応する係数組について、初期係数メモリ113の内容が更新される。
図11は、歪補償装置の第7の実施形態の構成図である。第7の実施形態は、図1の第1の実施形態と、電力変動検出回路112による電力変動の検知に関する構成が相違する。図11において、図1の場合と同じ部分は同じ番号が付されている。
101−1 べき乗演算器
101−2 係数乗算器
101−3 累算器
102、1302 D/Aコンバータ
103、1303 直交変調器
104、109、1304、1309 ローカル発振器
105、1305 送信アンプ
106、1306 カップラ
107、1307 送信アンテナ
108、1308 ダウンコンバータ
110、1310 A/Dコンバータ
111、1312 係数更新部
112 電力変動検出回路
113 初期係数メモリ
401 プリディストーション部(PD部)
402 セレクタ
403 電力変換部
1001 電力変動量判定部
1101 遅延部(Delay)
1311 減算器
Claims (8)
- 送信信号に対して級数演算処理による歪補償処理を実行する歪補償部と、該歪補償部の出力に電力増幅処理を行って出力される送信信号出力のフィードバック信号と送信信号との誤差に応じて、前記級数演算処理に用いられる級数演算係数組を更新する係数更新部とを含む歪補償装置において、
前記係数更新部における係数更新処理の初期値となり得る級数演算係数組を記憶する初期係数メモリ部と、
前記送信信号のピーク電力あるいは平均電力の変動を検知し、該検知時に、前記初期係数メモリ部から前記級数演算係数組を読み出して前記係数更新部に与える電力変動検出部と、
を含むことを特徴とする歪補償装置。 - 前記初期係数メモリ部は、前記送信信号の各電力レベル毎に、対応する前記級数演算係数組をそれぞれ記憶し、
前記電力変動検出部は、前記送信信号の電力変動の検知時に、該電力変動の電力レベルに対応する級数演算係数組を前記初期係数メモリ部から読み出して前記係数更新部に与える、
ことを特徴とする請求項1に記載の歪補償装置。 - 前記初期係数メモリ部は、前記送信信号の最大電力レベルに対応する前記級数演算係数組を記憶し、
前記電力変動検出部は、前記送信信号の電力変動の検知時に、前記初期係数メモリ部から前記送信信号の最大電力レベルに対応する級数演算係数組を読み出して前記係数更新部に与える、
ことを特徴とする請求項1に記載の歪補償装置。 - 送信信号に対して該送信信号の複数の電力範囲の各々に応じた各級数演算処理による歪補償処理を実行する歪補償部と、該歪補償部の出力に電力増幅処理を行って出力される送信信号出力のフィードバック信号と送信信号との誤差に応じて、前記各級数演算処理に用いられる各級数演算係数組を更新する係数更新部とを含む歪補償装置において、
前記係数更新部における係数更新処理の初期値となり得る前記各級数演算処理毎の各級数演算係数組を記憶する初期係数メモリ部と、
前記送信信号のピーク電力あるいは平均電力の変動を検知し、該検知時に、前記初期係数メモリ部から必要な前記級数演算係数組を読み出して前記係数更新部に与える電力変動検出部と、
を含むことを特徴とする歪補償装置。 - 前記電力変動検出部が前記送信信号の電力変動を検知したときに、該電力変動の量に応じて前記係数更新部での係数変更の有無を制御する電力変動判定部を更に含む、
ことを特徴とする請求項1乃至4の何れか1項に記載の歪補償装置。 - 前記初期係数メモリに記憶される前記級数演算係数組は、前記係数更新部での係数更新状況に応じて適宜更新される、
ことを特徴とする請求項1乃至5の何れか1項に記載の歪補償装置。 - 前記電力変動検出部は、前記歪補償部にて処理される送信信号よりも時間的に進んだ送信信号に対して電力変動を検知する、
ことを特徴とする請求項1乃至6の何れか1項に記載の歪補償装置。 - 送信信号に対して級数演算処理による歪補償処理を実行する歪補償ステップと、該歪補償ステップの出力に電力増幅処理を行って出力される送信信号出力のフィードバック信号と送信信号との誤差に応じて、前記級数演算処理に用いられる級数演算係数組を更新する係数更新ステップとを含む歪補償方法において、
前記係数更新ステップにおける係数更新処理の初期値となり得る級数演算係数組を記憶する初期係数メモリステップと、
前記送信信号のピーク電力あるいは平均電力の変動を検知し、該検知時に、前記初期係数メモリステップから前記級数演算係数組を読み出して前記係数更新ステップに与える電力変動検出ステップと、
を含むことを特徴とする歪補償方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008322791A JP5233651B2 (ja) | 2008-12-18 | 2008-12-18 | 歪補償装置及び方法 |
EP09177251.7A EP2202878B1 (en) | 2008-12-18 | 2009-11-26 | Distortion compensation apparatus and method |
US12/639,510 US7991073B2 (en) | 2008-12-18 | 2009-12-16 | Distortion compensation apparatus and method |
KR1020090125935A KR101101596B1 (ko) | 2008-12-18 | 2009-12-17 | 왜곡 보상 장치 및 방법 |
CN200910246824.6A CN101753105B (zh) | 2008-12-18 | 2009-12-18 | 失真补偿装置和方法以及无线电发射装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008322791A JP5233651B2 (ja) | 2008-12-18 | 2008-12-18 | 歪補償装置及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010147805A JP2010147805A (ja) | 2010-07-01 |
JP5233651B2 true JP5233651B2 (ja) | 2013-07-10 |
Family
ID=42015961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008322791A Expired - Fee Related JP5233651B2 (ja) | 2008-12-18 | 2008-12-18 | 歪補償装置及び方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7991073B2 (ja) |
EP (1) | EP2202878B1 (ja) |
JP (1) | JP5233651B2 (ja) |
KR (1) | KR101101596B1 (ja) |
CN (1) | CN101753105B (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5630327B2 (ja) | 2011-03-01 | 2014-11-26 | 富士通株式会社 | 送信装置及び歪補償方法 |
JP5673276B2 (ja) * | 2011-03-24 | 2015-02-18 | 日本電気株式会社 | 非線形歪補償における補償誤差低減方法及び補償誤差低減装置 |
WO2013078587A1 (zh) * | 2011-11-28 | 2013-06-06 | 华为技术有限公司 | 预失真系数的调整方法及装置 |
CN103546405B (zh) * | 2012-07-13 | 2018-01-16 | 中兴通讯股份有限公司 | 一种预失真处理的方法及系统 |
CN103888395B (zh) * | 2014-03-04 | 2017-02-08 | 京信通信系统(广州)有限公司 | 一种数字预失真方法和数字预失真器 |
US9184784B2 (en) * | 2014-03-10 | 2015-11-10 | Texas Instruments Incorporated | Method and apparatus for digital predistortion for a switched mode power amplifier |
EP3197045B1 (en) * | 2014-10-31 | 2018-09-19 | Huawei Technologies Co., Ltd. | Curve fitting circuit, analog predistorter and radio frequency signal transmitter |
JP6657595B2 (ja) * | 2015-05-13 | 2020-03-04 | 富士通株式会社 | 歪み補償装置及び歪み補償方法 |
FR3080723B1 (fr) | 2018-04-25 | 2021-08-06 | Wupatec | Systeme et procede de linearisation en bande de base pour un amplificateur de puissance radiofrequence de classe g |
JP7276344B2 (ja) * | 2018-08-29 | 2023-05-18 | 住友電気工業株式会社 | 歪補償装置、無線通信機、プリディストータ、歪補償方法、及びコンピュータプログラム |
US10985951B2 (en) | 2019-03-15 | 2021-04-20 | The Research Foundation for the State University | Integrating Volterra series model and deep neural networks to equalize nonlinear power amplifiers |
CN110247631B (zh) * | 2019-04-12 | 2023-05-09 | 瑞声科技(新加坡)有限公司 | 一种马达非线性失真补偿方法及装置 |
CN114039673B (zh) * | 2021-10-20 | 2023-09-12 | 清华大学 | 信号传输方法及信号传输系统 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3323715B2 (ja) * | 1995-11-30 | 2002-09-09 | 富士通株式会社 | 無線装置 |
WO2000074232A1 (fr) * | 1999-05-28 | 2000-12-07 | Fujitsu Limited | Amplificateur de compensation de distorsion du type predistorsion |
US6356146B1 (en) * | 1999-07-13 | 2002-03-12 | Pmc-Sierra, Inc. | Amplifier measurement and modeling processes for use in generating predistortion parameters |
JP2001060903A (ja) | 1999-08-20 | 2001-03-06 | Fujitsu General Ltd | 無線通信装置 |
JP2002111401A (ja) | 2000-10-03 | 2002-04-12 | Fujitsu Ltd | 信号の歪補償装置および歪補償方法 |
JP3642040B2 (ja) | 2001-05-31 | 2005-04-27 | 日本電気株式会社 | 歪補償回路および歪補償方法 |
JP2003078359A (ja) * | 2001-08-31 | 2003-03-14 | Hitachi Kokusai Electric Inc | 増幅装置 |
JP3805221B2 (ja) * | 2001-09-18 | 2006-08-02 | 株式会社日立国際電気 | 歪み補償装置 |
JP3872726B2 (ja) * | 2002-06-12 | 2007-01-24 | 富士通株式会社 | 送信増幅器 |
US7289773B2 (en) * | 2003-01-23 | 2007-10-30 | Powerwave Technologies, Inc. | Digital transmitter system employing self-generating predistortion parameter lists and adaptive controller |
JP4267980B2 (ja) * | 2003-08-07 | 2009-05-27 | 株式会社エヌ・ティ・ティ・ドコモ | 線形電力増幅器 |
CN101023578B (zh) * | 2004-09-21 | 2010-04-21 | 株式会社日立国际电气 | 失真补偿放大装置 |
JP4786644B2 (ja) * | 2005-03-09 | 2011-10-05 | 富士通株式会社 | 歪補償装置 |
US7288988B2 (en) * | 2005-04-13 | 2007-10-30 | Powerwave Technologies, Inc. | Adaptive predistortion linearized amplifier system employing selective sampling |
WO2008035439A1 (fr) * | 2006-09-22 | 2008-03-27 | Panasonic Corporation | Circuit de compensation de distorsion et procÉDÉ pour commander celui-ci |
US7746167B1 (en) * | 2008-08-29 | 2010-06-29 | Xilinx, Inc. | Method of and circuit for adapting parameters for a predistortion circuit in an integrated circuit |
-
2008
- 2008-12-18 JP JP2008322791A patent/JP5233651B2/ja not_active Expired - Fee Related
-
2009
- 2009-11-26 EP EP09177251.7A patent/EP2202878B1/en not_active Not-in-force
- 2009-12-16 US US12/639,510 patent/US7991073B2/en not_active Expired - Fee Related
- 2009-12-17 KR KR1020090125935A patent/KR101101596B1/ko not_active IP Right Cessation
- 2009-12-18 CN CN200910246824.6A patent/CN101753105B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20100156530A1 (en) | 2010-06-24 |
CN101753105A (zh) | 2010-06-23 |
KR101101596B1 (ko) | 2012-01-02 |
JP2010147805A (ja) | 2010-07-01 |
EP2202878B1 (en) | 2013-05-08 |
EP2202878A1 (en) | 2010-06-30 |
KR20100071002A (ko) | 2010-06-28 |
US7991073B2 (en) | 2011-08-02 |
CN101753105B (zh) | 2015-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5233651B2 (ja) | 歪補償装置及び方法 | |
JP5071370B2 (ja) | 歪補償装置及び方法 | |
US8558616B2 (en) | Amplifying apparatus | |
JP4308163B2 (ja) | 歪補償装置 | |
JP4652091B2 (ja) | 歪補償装置 | |
US8040182B2 (en) | Predistorter | |
JP4786644B2 (ja) | 歪補償装置 | |
JP4935906B2 (ja) | 歪補償装置および方法 | |
CN102037699A (zh) | 失真补偿电路和失真补偿方法 | |
JP5124655B2 (ja) | 歪補償増幅器 | |
US8351878B2 (en) | Radio apparatus, distortion correction device, and distortion correction method | |
JP2010278992A (ja) | Rf増幅装置 | |
JP3567148B2 (ja) | 歪み補償装置 | |
US8270530B2 (en) | Apparatus and method of compensating distortion | |
JP2002176321A (ja) | 無線装置における送信信号の歪補正方法及び歪補正機能を有する無線装置 | |
JP4374963B2 (ja) | 適応型プリディストータ | |
JP2008028746A (ja) | 歪み補償装置 | |
KR100480263B1 (ko) | 이동 통신 시스템의 선형 전력증폭기 및 선형 전력 증폭방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130311 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |