KR100480263B1 - 이동 통신 시스템의 선형 전력증폭기 및 선형 전력 증폭방법 - Google Patents

Abstract

이동 통신 시스템의 선형 전력 증폭 장치 및 선형화 방법에 대해 개시한다.

본발명은 입력되는 신호를 주경로와 보조경로로 분리하는 디바이더와, 상기 주경로는 상기 주경로로 분리된 주경로 신호를 제공되는 제1감쇠량에 따라 감쇠시키는 제1감쇠기와, 상기 감쇠된 주경로 신호의 제공되는 제1변환량에 따라 위상을 변환 시키는 제1위상변환기와, 상기 위상 변환된 주경로 신호를 일정 레벨만큼 증폭하는 주증폭기를 포함하고, 상기 보조 경로는 상기 주증폭기의 출력의 일부를 커플링한 신호에서 상기 보조 경로로 분리된 보조경로 신호를 감산하는 감산기와, 상기 감산기 출력을 제공되는 제2감쇠량에 따라 감쇠시키는 제2감쇠기와, 상기 감쇠된 보조경로 신호를 제공되는 제2변환량에 따라 위상을 변환 시키는 제2위상 변환기와, 상기 위상 변환된 보조경로 신호를 일정 레벨만큼 증폭하는 에러정정 증폭기를 포함하고, 상기 주경로 신호와 상기 보조 경로 신호를 합산하는 합산기와, 소정 알고리즘에 따라 상기 감산기 출력을 최소로 하는 상기 제1감쇠량과 상기 제1변환량을 제공하는 제1제어부와, 소정 알고리즘에 따라 상기 합산기 출력을 최소로 하는 상기 제2감쇠량과 상기 제2변환량을 제공하는 제2제어부를 포함하며, 상기 제1 및 제2 제어부는 상기 감산기/합산기의 출력과 소정 기준값의 크기를 비교하여 상기 제1 및 제2 감쇠량과 상기 제1 및 제2 변환량을 증감함을 특징으로 한다.

Description

이동 통신 시스템의 선형 전력증폭기 및 선형 전력 증폭 방법{LINEAR POWER AMPLIFIER AND LINEAR POWER AMPLIFICATION METHOD IN A MOBILE COMMUNICATION SYSTEM}

본 발명은 통신 시스템에 관한 것으로, 특히 통신 시스템에서 사용되는 선형 전력 증폭기의 선형화 방법 및 장치에 관한 것이다.

일반적으로 전기적 신호 증폭기는 입력되는 전기적 신호의 전력을 증가시키는데 사용되는 것으로, 전기적 신호의 전력을 증가시키는데 있어서 입력되는 신호를 왜곡시키지 않고 단지 선형적으로 그 신호의 세기만을 증가시키는 증폭기가 가장 이상적이라고 할 수 있다.

그러나, 모든 신호 증폭기는 다수의 능동소자를 갖고 있고, 이들 능동소자의 비선형 특성으로 인해 신호 증폭기의 출력에는 왜곡이 발생한다.

통신 시스템에 사용되는 증폭기의 경우, 입력되는 신호의 세기가 작다면 증폭기 전달함수의 선형 영역에서 증폭기를 동작시키는 데는 큰 문제가 없다. 그러나, 대부분의 무선 송신기는 신호 송출에 대한 효율을 최대한 높이기 위해 증폭기 전달함수의 비선형 영역에까지 증폭기를 동작시키게 된다. 이러한 무선 송신기의 동작은 한 개의 반송파를 증폭시키는데 있어서 신호왜곡에 따른 장치 전체의 성능에 별 문제가 되지 않는다. 하지만, 이동통신 시스템이나 개인 휴대 통신 시스템과 같이 다수의 반송파를 증폭시켜야 되거나 주파수 효율이 우수한 디지털 변조 방식을 적용한 무선 송신기를 사용하는 경우에는 신호 증폭기의 비선형 특성에 의해 발생되는 상호변조 신호왜곡(IMD : Inter Modulation Distortion) 성분 때문에 전체 무선 송신기의 성능이 심각한 영향을 받게 된다.

이러한 무선 송신기에 사용되는 신호 증폭기의 상호변조 신호왜곡(IMD) 특성을 개선하기 위해서는 선형 특성이 우수한 A급 증폭기가 사용되어야 하며, 증폭기의 선형성을 충분히 보장하기 위해 입력되는 신호의 세기가 제한되어야 한다. 그러나, 이 또한 무선 송신기의 신호 송출에 대한 효율 저하를 발생시키고, 그로 인한 효율 저하를 극복하기 위해 출력이 높은 증폭기가 제작되어야 하기 때문에 증폭기의 크기가 매우 커지게 된다.

최근에는 이와 같은 신호 증폭기가 갖는 비선형 특성에 따른 저효율, 고비용의 문제점을 해결하기 위해 여러 가지 방식의 선형화 회로가 제안되었고, 최근 무선 이동통신 시스템에는 피드포워드(Feed Forward) 방식의 선형화 기법, 선왜곡(Predistortion) 방식의 선형화 기법, 극 포락선 정정(Polar Envelope Correction) 방식의 선형화 기법, 그리고 바이어스보정(bias compensation) 방식의 선형화 기법이 사용되고 있다.

이들 선형화 기법들 중에서 피드포워드(Feed Forward) 방식의 선형화 기법을 간단히 설명하면, 증폭기로 입력되는 신호를 두 개의 경로로 나누어 하나의 경로를 통한 신호는 증폭하고, 다른 경로를 통한 신호는 지연시키게 된다. 하나의 경로를 통해 증폭된 신호의 일부는 표본화(Sampling)하고, 이를 다른 경로를 통해 지연된 신호와 비교하게 되는데, 증폭으로 인해 왜곡된 신호를 표본화한 신호와 증폭기로 입력된 신호간의 오차 신호를 분리하게 된다. 이 오차 신호는 증폭된 후 상기 하나의 경로를 통해 증폭되는 입력 신호에 역위상으로 더해짐으로써, 신호의 왜곡 특성을 개선하게 된다.

이와 같은 피드포워드(Feed-Forward) 방식의 선형화 기법은 신호의 왜곡 특성을 개선하는데는 매우 효과적이지만, 입력신호를 증폭시킴으로써 발생되는 왜곡 정도에 따라 오차 신호의 세기 및 위상을 적절히 조절하여 증폭시켜야 한다.

도 1은 종래기술에 따른 피드포워드 방식의 선형화 장치를 도시하는 도면이다.

상기 도 1을 참조하면, 입력신호(예를 들어 2개의 반송파)는 디바이더(Divider)(10)에 의해 주경로와 보조경로의 두 경로로 분리된다. 각 경로의 신호는 동일한 크기와 위상을 갖는다.

주경로에는 제1감쇠기(Attenuator)(20), 제1가변위상변환기(30), 주증폭기(40), 커플러(50), 제1지연선로(60)가 구비된다. 여기서, 상기 주증폭기(40)은 일반적으로 대전력 증폭기를 사용한다.

보조경로에는 제2지연선로(80), 감산기(90), 제2감쇠기(100), 제2가변위상변환기(110), 오류정정 증폭기(120)가 구비된다.

제어네트워크(Control Network)(130)은 제1감쇠기(20) 및 제2감쇠기(100)의 감쇠값을 제공하는 기능을 수행한다.

주경로에서 반송파는 제1감쇠기(20)와 제1가변위상변환기(30)를 거치고, 파일롯(Pilot)신호와 함께 주증폭기(40)에 의해 원하는 출력레벨까지 증폭되면서, 혼변조 왜곡 신호들도 함께 발생된다. 상기 주증폭기(40)의 출력은 커플러(50)에 의해 반송파와 혼변조 왜곡 신호 성분들이 일부 추출되고, 상기 추출된 신호 성분들은 감산기(90)에 인가된다.

보조경로에서 반송파는 제2지연선로(80)를 거치고, 순수한 반송파가 상기 감산기(90)에 인가된다.

상기 감산기(90)는 커플러(50)로부터 인가된 주경로 신호와 제2지연선로부터 인가된 순수한 반송파의 감산에 의해 혼변조 왜곡 신호들만을 출력한다. 상기 감산기(90)로부터 출력된 혼변조 왜곡 신호는 제2감쇠기(100), 제2가변위상변환기(110), 그리고 에러정정 증폭기(120)를 거치며, 에러정정 증폭기(120)의 출력은 다시 제1지연선로(60)에 의해 지연된 주경로 신호와 합산된다. 여기서, 제2감쇠기(100)는 주증폭기에서 발생되는 혼변조 왜곡 신호의 레벨로 맞추기 위한 것이고, 제2가변위상변환기(110)는 보조경로 신호가 주경로신호와 합산될 때 그 보조경로 신호가 주경로 신호에 대해 역위상(180°이 되도록 맞추기 위한 것이다. 결국 보조경로 신호 (역위상의 혼변조 왜곡신호)는 주증폭기(40)의 증폭에 의해 발생되는 혼변조 왜곡 신호와 그 크기가 같으며 그 위상만 역위상이 되어 주경로 신호와 다시 결합되므로, 최종적으로 혼변조 왜곡성분이 제거된 순수한 신호만이 출력된다.

상기 도 1에서 각 출력 단들, A, A', B, C, D, E, 에서의 신호 파형은 도 2a 내지 도 2e에 도시된 바와 같다.

즉, 도 2a는 포인트(Point) A, A'에서의 신호파형, 도 2b는 포인트 B에서의 신호파형, 도 2c는 포인트 C에서의 신호파형, 도 2d는 포인트 D에서의 신호파형, 도 2e는 포인트 E에서의 신호파형을 나타낸다.

종래기술에 따른 피드포워드 선형화 방식에서, 선형화 알고리듬(algorithm)은 제1감쇠기(20)와 제1가변위상변환기(30)는 도 1에 도시된 포인트 C에서 감산기(90)의 출력신호가 작아지는 방향으로 지속적으로 조절하는 것이다. 그리고 제2감쇠기(100), 제2가변위상변환기는 주증폭기(40) 바로 앞에서 삽입된 파일롯 신호를 포인트 E에서 추출하여 그 크기가 작아지는 방향으로 조절하게 된다. 상기 선형화 알고리듬은 하나의 CPU에 의해 수행된다.

하기의 설명에 있어서 감산기(90)의 출력신호(포인트 C)의 크기를 빼기량(SBI)이라 칭하기로 한다.

도 3은 도 1에 도시된 감쇠기의 변화량에 따른 빼기량의 변화를 보여주는 도면이다. 위에서 설명한 바와 같이, 종래의 선형화 알고리듬은 일정한 크기로 감쇠기(20,100)와 가변위상변환기(30,110)를 변화 시켜 빼기량(또는 파일롯 신호레벨)이 작아지는 방향으로 계속 변화 시키는 것이다.

상기 도 3에 도시된 바와 같이, 제1감쇠기(20)의 값이 'A'인 상태에서 'a'만큼 감소시킨다면 빼기량이 오히려 커지게 되므로, 감쇠 값이 증가되는 방향으로 'a'만큼 증가시켜 최적 점을 찾아가도록 한다. 여기서, 가변위상변환기 변화량에 따른 빼기량도 상기 도 3과 같이 표현될 수 있으며, 설명의 편의를 위해 이에 대한 설명은 생략한다.

그러나 종래기술에 따른 선형화 알고리듬은 하기의 문제점이 있다.

먼저, 상기와 같은 알고리듬은 만약 감쇠기의 값이 도 3에서의 최적점 'C'의 감쇠 값에 위치하고 있음에도 불구하고, 감쇠기의 크기를 움직임으로써 증폭기의 출력 상호변조 신호왜곡이 흔들리는 현상이 발생한다. 이러한 흔들림을 방지하기 위해 f(C)와 f(C+c), f(C-c)의 차이가 일정 범위에 있으면 감쇠기의 값을 'C'로 고정시키는 방법을 사용하나, 이와 같은 방법은 감쇠기 변화량을 작게 설정하게 되어 'B'지점과 같이 폴(Poll)이 있는 지점에서는 최적 점을 찾지 못하는 경우가 발생하게 된다. 또한 감쇠기 변화량이 작게 설정되므로, 최적 점을 찾아가는 시간도 증가하게 된다.

다음으로, 하나의 CPU를 사용하여 제1감쇠기, 제1가변위상변환기, 제2감쇠기, 제2가변위상변환기의 최적 값을 순차적으로 찾아가는 알고리듬을 사용하므로, 각 감쇠기, 가변위상변환기의 최적점을 찾아가는 시간이 증가하게 된다. 또한 통신 시스템에 따라 최적점을 찾아가는 시간이 차이가 나는데, CDMA 1x EVDO 신호의 경우, A/D 변환 샘플링 횟수를 증가시키게 되어 CPU의 계산 시간이 CDMA 1x 신호에 비해 더 늘어나는 문제가 있다.

따라서 본 발명의 목적은 안정적인 피드포워드 방식의 선형 전력증폭 장치 및 방법을 제공함에 있다.

본 발명의 다른 목적은 증폭기 출력의 흔들림을 방지하면서 최적의 감쇠기 값을 찾아가는 장치 및 방법을 제공함에 있다.

본 발명의 또 다른 목적은 최적의 감쇠기 값을 찾아가는 시간을 단축하는 장치 및 방법을 제공함에 있다.이러한 목적들을 달성하기 위한 본 발명은 이동통신시스템에서 수신된 신호의 선형성을 유지하면서 신호의 세기를 증폭하기 위한 선형 전력 증폭 장치에 있어서, 입력되는 신호를 주경로와 보조경로로 분리하는 디바이더와, 상기 주경로는 상기 주경로로 분리된 주경로 신호를 제공되는 제1감쇠량에 따라 감쇠시키는 제1감쇠기와, 상기 감쇠된 주경로 신호의 제공되는 제1변환량에 따라 위상을 변환 시키는 제1위상변환기와, 상기 위상 변환된 주경로 신호를 일정 레벨만큼 증폭하는 주증폭기를 포함하고, 상기 보조 경로는 상기 주증폭기의 출력의 일부를 커플링한 신호에서 상기 보조 경로로 분리된 보조경로 신호를 감산하는 감산기와, 상기 감산기 출력을 제공되는 제2감쇠량에 따라 감쇠시키는 제2감쇠기와, 상기 감쇠된 보조경로 신호를 제공되는 제2변환량에 따라 위상을 변환 시키는 제2위상 변환기와, 상기 위상 변환된 보조경로 신호를 일정 레벨만큼 증폭하는 에러정정 증폭기를 포함하고, 상기 주경로 신호와 상기 보조 경로 신호를 합산하는 합산기와, 소정 알고리즘에 따라 상기 감산기 출력을 최소로 하는 상기 제1감쇠량과 상기 제1변환량을 제공하는 제1제어부와, 소정 알고리즘에 따라 상기 합산기 출력을 최소로 하는 상기 제2감쇠량과 상기 제2변환량을 제공하는 제2제어부를 포함하며, 상기 제1 및 제2 제어부는 상기 감산기/합산기의 출력과 소정 기준값의 크기를 비교하여 상기 제1 및 제2 감쇠량과 상기 제1 및 제2 변환량을 증감함을 특징으로 한다.

삭제

전술한 바와 같은 내용은 당해 분야 통상의 지식을 가진 자는 후술되는 본 발명의 구체적인 설명으로 보다 잘 이해할 수 있도록 하기 위하여 본 발명의 특징들 및 기술적인 장점들을 다소 넓게 약술한 것이다.

본 발명의 청구범위의 주제를 형성하는 본 발명의 추가적인 특징들 및 장점들이 후술될 것이다. 당해 분야에서 통상의 지식을 가진 자는 본 발명의 동일한 목적들을 달성하기 위하여 다른 구조들을 변경하거나 설계하는 기초로서 발명의 개시된 개념 및 구체적인 실시예가 용이하게 사용될 수도 있다는 사실을 인식하여야 한다. 당해 분야에서 통상의 지식을 가진 자는 또한 발명과 균등한 구조들이 본 발명의 가장 넓은 형태의 사상 및 범위로부터 벗어나지 않는다는 사실을 인식하여야 한다.

이하 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다. 도면들 중 참조번호들 및 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조번호들 및 부호들로 나타내고 있음에 유의해야 한다. 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.

본 발명은 입력되는 신호를 주경로와 보조경로로 분리하는 디바이더와,

상기 주경로는 상기 주경로로 분리된 주경로 신호를 제공되는 제1감쇠량에 따라 감쇠시키는 제1감쇠기와, 상기 감쇠된 주경로 신호의 제공되는 제1변환량에 따라 위상을 변환 시키는 제1위상변환기와, 상기 위상 변환된 주경로 신호를 일정 레벨만큼 증폭하는 주증폭기를 포함하고,

상기 보조 경로는 상기 주증폭기의 출력의 일부를 커플링한 신호에서 상기 보조 경로로 분리된 보조경로 신호를 감산하는 감산기와, 상기 감산기 출력을 제공되는 제2감산량에 따라 감쇠시키는 제2감쇠기와, 상기 감쇠된 보조경로 신호를 제공되는 제2변환량에 따라 위상을 변환 시키는 제2위상 변환기와, 상기 위상 변환된 보조경로 신호를 일정 레벨만큼 증폭하는 에러정정 증폭기를 포함하고,

상기 주경로 신호와 상기 보조 경로 신호를 합산하는 합산기를 포함하는 무선통신 시스템의 전력 증폭장치에서, 소정 제어부에 의해, 상기 감쇠기들 또는 위상변환기들의 감쇠량 또는 위상 변환량을 계산하는 방법 및 선형전력 증폭 장치에 관한 것이다.

본 발명의 원리는 CPU 2개를 사용하여 한개의 CPU는 주경로의 제1감쇠기의 감쇠값과, 제1가변위상변환기의 위상 변환값을 조절하고, 다른 하나의 CPU는 보조경로의 제2감쇠기의 감쇠값과 제2가변위상변환기의 위상 변환값을 조절하는 기능을 수행하도록 하는 것이다. 또한 상기 도 3에 되시된 B지점 같이 폴이 있는 지점에서도 감쇠값의 최적점을 찾을 수 있도록, 실험에 의해 빼기량에 대한 소정 기준값 f(D)를 도 4에도시된 바와 같이 설정한다. 즉, 빼기량이 상기 기준값 이하가 될 때 까지 감쇠기의 변화 폭을 폴에 빠지지 않도록 설정하고, 상기 빼기량이 상기 기준값 이하가 되면, 감쇠기의 변화 폭을 보다 작은 값으로 설정하는 것이다. 상기 f(D)의 초기 값과 감쇠량의 변화량은 실험을 통해서 설정한다. 상기 와 같은 본 발명의 원리에 따라, 일정회수(N) 동안 후술하는 선형화 알고리즘을 반복하여 선형화 하면서, 각각의 감쇠량 값에 따른 SBI값을 저장한다. 이후, 상기 저장된 값에서 빼기량이 최소 값이 되게하는 감쇠량의 값을 찾아서 이에 해당하는 감쇠량 값을 유지하도록 한다.

상기 본 발명의 원리에 따라, 종래 기술의 문제점인 출력 IMD가 흔들리는 문제를 해결하고, 시간 지연 문제를 해결할 수 있다. 또한, 상기 SBI를 주기적으로 모니터하여 빼기량이 이전에 저장된 최소 빼기량에 비해 나빠진 경우에는 본 발명의 원리에 따른 선형화 알고리즘을 반복하는 선형화 과정을 수행하면 된다.

따라서 본 발명의 실시예에 따른 선형 전력 증폭 장치는 소정 알고리즘에 따라 상기 감산기 출력을 최소로 하는 상기 제1감쇠량과 상기 제1변환량을 제공하는 제1제어부와, 소정 알고리즘에 따라 상기 합산기 출력을 최소로 하는 상기 제2감쇠량과 상기 제2변환량을 제공하는 제2제어부를 포함한다.

이하 본 발명의 실시예에 따른 제어 네트워크와 선형화 알고리즘에 대해 설명한다.

도 5는 본 발명의 실시예에 따른 제어 네트워크를 보여주는 도면이다.

도 6은 본 발명의 실시예에 따른 선형화 알고리즘을 보여주는 흐름도이다.

상기 도 6을 참조하면, 600단계에서, 상기 감산기 출력값을 구하는 함수 f(X)를 설정한다. 여기서 상기 함수 f(X)의 변수 X는 감쇠량 또는 위상변환량이고, 하기에서는 설명의 편의를 위해 감쇠량을 중심으로 설명한다.

605단계에서, 상기 변수 X에 소정 변화량 a를 더한 값을 X'로 설정한다.

610단계에서, 상기 X'를 변수로 하는 함수값 f(X')이 함수값 f(X)에서 소정 함수변화량 Y를 뺀값보다 작은지 판단한다.

상기 610단계의 판단결과, 상기 함수값 f(X')이 함수값 f(X)에서 소정 함수변화량 Y를 뺀값보다 작으면, 615단계에서, 상기 X'를 X로 설정하고 상기 605단계부터 반복 수행한다.

상기 610단계의 판단결과, 상기 함수값 f(X')이 함수값 f(X)에서 소정 함수변화량 Y를 뺀값보다 크면,620단계에서, 함수값 f(X')이 함수값 f(X)에서 소정 함수변화량 Y를 더한 값보다 큰지 판단한다.

상기 620단계의 판단 결과, 함수값 f(X')이 함수값 f(X)에서 소정 함수변화량 Y를 더한 값보다 크면, 625단계에서, 상기 변수 X'를 상기 변수 X에서 소정 변화량 a를 뺀 값으로 설정한다.

상기 620단계의 판단 결과, 함수값 f(X')이 함수값 f(X)에서 소정 함수변화량 Y를 더한 값보다 작으면, 645단계에서, 상기 X'를 X로 유지한다.

630 단계에서, X'를 변수로 하는 함수값 f(X')이 함수값 f(X)에서 소정 함수변화량 Y를 뺀값보다 작은지 판단한다. 상기 630단계의 판단결과, 상기 함수값 f(X')이 함수값 f(X)에서 소정 함수변화량 Y를 뺀값보다 작으면, 635단계에서, 상기 X'를 X로 설정하고 상기 625단계부터 반복 수행한다.

상기 630단계의 판단결과, 상기 함수값 f(X')이 함수값 f(X)에서 소정 함수변화량 Y를 뺀값보다 크면,640단계에서, 함수값 f(X')이 함수값 f(X)에서 소정 함수변화량 Y를 더한 값보다 큰지 판단한다.

상기 640단계의 판단 결과, 함수값 f(X')이 함수값 f(X)에서 소정 함수변화량 Y를 더한 값보다 크면, 상기 605단계로 되돌아가, 605단계부터 반복 수행한다.

상기 640단계의 판단 결과, 함수값 f(X')이 함수값 f(X)에서 소정 함수변화량 Y를 더한 값보다 작으면, 645단계에서, 상기 X를 X'로 유지한다.

650단계에서, 상기 X'를 변수로 하는 함수값 f(X')이 함수값 f(X)에서 소정 함수변화량 Y를 뺀값보다 작은지 판단한다.

상기 650단계의 판단결과, 상기 함수값 f(X')이 함수값 f(X)에서 소정 함수변화량 Y를 뺀값보다 작으면, 655단계에서, 경로1, 즉 상기 변수 X를 점진적으로 증가 시키는 단계 이었는지를 판단한다. 상기 판단결과 변수 X를 점진적으로 증가 시키는 단계이었으면, 605단계로 되돌아가 605단계부터 반복 수행한다.

상기 655단계의 판단결과 경로 2, 즉 상기 변수 X를 점진적으로 감소시키는 단계였으면, 625단계로 되돌아가 625단계부터 반복 수행한다.

상기 650단계의 판단결과, 상기 함수값 f(X')이 함수값 f(X)에서 소정 함수변화량 Y를 뺀값보다 크면, 660단계에서, 함수값 f(X')이 함수값 f(X)에서 소정 함수변화량 Y를 더한 값보다 큰지 판단한다. 상기 660단계의 판단 결과, 함수값 f(X')이 함수값 f(X)에서 소정 함수변화량 Y를 더한 값보다 작으면, 645단계로 되돌아가 645단계부터 반복 수행한다.

상기 660단계의 판단 결과, 함수값 f(X')이 함수값 f(X)에서 소정 함수변화량 Y를 더한 값보다 크면, 665단계에서, 경로1, 즉 상기 변수 X를 점진적으로 증가 시키는 단계 이었는지를 판단한다. 상기 판단결과 변수 X를 점진적으로 증가 시키는 단계이었으면, 625단계로 되돌아가 625단계부터 반복 수행한다.

상기 665단계의 판단결과 경로 2, 즉 상기 변수 X를 점진적으로 감소시키는 단계였으면, 605단계로 되돌아가 605단계부터 반복 수행한다.

한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

상술한 바와 같이 본 발명은 증폭기 출력의 흔들림을 방지하면서 최적의 감쇠기 값을 찾아가는 장치 및 방법을 제공하는 이점이 있다.

도 1은 종래기술에 따른 피드포워드 방식의 선형화 장치를 도시하는 도면,

도 2는 도1에 도시된 각 출력단에서의 신호형태를 보여주는 도면,

도 3은 도 1에 도시된 감쇠기의 변화량에 따른 빼기량의 변화를 보여주는 도면,

도 4는 본 발명의 실시예에 따른 소정 기준값을 보여주는 도면,

도 5는 본 발명의 실시예에 따른 제어 네트워크를 보여주는 도면,

도 6은 본 발명의 실시예에 따른 선형화 알고리즘을 보여주는 흐름도이다.

Claims (6)

1. 이동통신시스템에서 수신된 신호의 선형성을 유지하면서 신호의 세기를 증폭하기 위한 선형 전력 증폭 장치에 있어서,

   입력되는 신호를 주경로와 보조경로로 분리하는 디바이더와,

   상기 주경로는 상기 주경로로 분리된 주경로 신호를 제공되는 제1감쇠량에 따라 감쇠시키는 제1감쇠기와, 상기 감쇠된 주경로 신호의 제공되는 제1변환량에 따라 위상을 변환 시키는 제1위상변환기와, 상기 위상 변환된 주경로 신호를 일정 레벨만큼 증폭하는 주증폭기를 포함하고,

   상기 보조 경로는 상기 주증폭기의 출력의 일부를 커플링한 신호에서 상기 보조 경로로 분리된 보조경로 신호를 감산하는 감산기와, 상기 감산기 출력을 제공되는 제2감쇠량에 따라 감쇠시키는 제2감쇠기와, 상기 감쇠된 보조경로 신호를 제공되는 제2변환량에 따라 위상을 변환 시키는 제2위상 변환기와, 상기 위상 변환된 보조경로 신호를 일정 레벨만큼 증폭하는 에러정정 증폭기를 포함하고,

   상기 주경로 신호와 상기 보조 경로 신호를 합산하는 합산기와,

   소정 알고리즘에 따라 상기 감산기 출력을 최소로 하는 상기 제1감쇠량과 상기 제1변환량을 제공하는 제1제어부와,

   소정 알고리즘에 따라 상기 합산기 출력을 최소로 하는 상기 제2감쇠량과 상기 제2변환량을 제공하는 제2제어부를 포함하며,

   상기 제1 및 제2 제어부는 상기 감산기/합산기의 출력과 소정 기준값의 크기를 비교하여 상기 제1 및 제2 감쇠량과 상기 제1 및 제2 변환량을 증감함을 특징으로 하는 상기 장치.
2. 제1항에 있어서, 상기 소정 알고리즘은

   초기 감쇠량 또는 위상변환량을 X, 상기 X에 대응하는 함수를 f(X)로 설정하는 과정과,

   상기 X에 소정 변화량을 더한값 X+a를 변수로 하는 함수값 f(X+a)를 상기 f(X)에 소정 값을 뺀값 f(x)-Y과 비교하는 과정과,

   상기 비교결과 상기 f(X+a)가 작으면, 상기 변수 X를 상기 a만큼 점진적으로 증가시키는 과정과,

   상기 비교결과 상기 f(X+a)가 크면, 상기 함수값 f(X+a)를 상기 f(X)에 소정 값을 더한값 f(x)+Y과 비교하는 과정과,

   상기 함수값 f(X+a)가 상기 f(X)+Y보다 크면, 상기 변수 X를 상기 a만큼 점진적으로 감소시키는 과정을 포함하고,

   상기 f(X+a)가 상기 f(X)-Y와 상기 f(X)+Y 사이에 존재하면, 상기 감쇠량 또는 위상변환량은 X로 유지하고, 상기 각 과정에서 각 변수에 따른 함수값은 소정 메모리에 저장되는 것을 특징으로 하는 상기 장치.
3. 제2항에 있어서, 상기 변화량 a는

   상기 f(X)값이 상기 기준값 이하이면, 상기 a 값보다 일정값 만큼 작은 값으로 설정됨을 특징으로 하는 상기 장치.
4. 제2항에 있어서, 상기 메모리에 저장된 값중 가장 작은 값을 상기 감산기 출력 또는 상기 합산기 출력으로 결정하는 과정을 더 포함함을 특징으로 하는 상기 장치.
5. 수신신호의 선형성을 유지하기 위하여 신호 감쇠와 위상변환을 수행하는 이동통신시스템의 전력증폭장치에서 감쇠량 또는 위상변환량을 계산하는 방법에 있어서,

   초기 감쇠량 또는 위상변환량을 X, 상기 X에 대응하는 함수를 f(X)로 설정하는 과정과,

   상기 X에 소정 변화량을 더한값 X+a를 변수로 하는 함수값 f(X+a)를 상기 f(X)에 소정 값을 뺀값 f(x)-Y과 비교하는 과정과,

   상기 비교결과 상기 f(X+a)가 작으면, 상기 변수 X를 상기 a만큼 점진적으로 증가시키는 과정과,

   상기 비교결과 상기 f(X+a)가 크면, 상기 함수값 f(X+a)를 상기 f(X)에 소정 값을 더한값 f(x)+Y과 비교하는 과정과,

   상기 함수값 f(X+a)가 상기 f(X)+Y보다 크면, 상기 변수 X를 상기 a만큼 점진적으로 감소시키는 과정을 포함하고,

   상기 f(X+a)가 상기 f(X)-Y와 상기 f(X)+Y 사이에 존재하면, 상기 감쇠량 또는 위상변환량은 X로 유지하고, 상기 각 과정에서 각 함수값은 소정 메모리에 저장되며,

   상기 변화량 a는 상기 f(X)값이 소정 기준값 이하이면, 상기 a 값보다 일정값 만큼 작은 값으로 설정됨을 특징으로 하는 상기 방법.
6. 삭제