KR100346324B1 - 왜곡 보상 회로 - Google Patents

왜곡 보상 회로 Download PDF

Info

Publication number
KR100346324B1
KR100346324B1 KR1019990047675A KR19990047675A KR100346324B1 KR 100346324 B1 KR100346324 B1 KR 100346324B1 KR 1019990047675 A KR1019990047675 A KR 1019990047675A KR 19990047675 A KR19990047675 A KR 19990047675A KR 100346324 B1 KR100346324 B1 KR 100346324B1
Authority
KR
South Korea
Prior art keywords
amplifier
signal
path
linearizer
extraction path
Prior art date
Application number
KR1019990047675A
Other languages
English (en)
Other versions
KR20000035116A (ko
Inventor
호리구치켄이치
나카야마마사토시
이케다요키오
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20000035116A publication Critical patent/KR20000035116A/ko
Application granted granted Critical
Publication of KR100346324B1 publication Critical patent/KR100346324B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H03F1/3229—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/38—Positive-feedback circuit arrangements without negative feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0441—Circuits with power amplifiers with linearisation using feed-forward

Abstract

종래, 설계한 전력 레벨 이외의 전력 레벨에서는 왜곡 보상량이 현저히 열화한다는 과제가 있었다.
벡터 조정기(9)와, 리니어라이저(10)와, 증폭기(11)와, 벡터 조정기의 입력 측에서 입력 신호의 일부를 추출하는 선형 신호 추출 경로(4)와, 증폭기의 출력 측에서 출력 신호의 일부를 추출하는 비선형 신호 추출 경로(5)와, 선형 신호 추출 경로 및 비선형 신호 추출 경로의 합성 전력 레벨을 검출하는 레벨 검출기(12)와, 검출 합성 전력 레벨에 따라 리니어라이저의 바이어스 조정을 행하고, 검출 전력이 최소가 되도록 리니어라이저를 전기적으로 조정함과 함께, 리니어라이저의 조정을 행할 때마다, 검출 전력이 최소가 되도록 벡터 조정기의 조정을 행하는 제어 회로(13)를 구비했다.
입력 신호의 평균 전력 변화, 증폭기의 경년 변화, 온도 변화에 따른 증폭기의 상태 변화에 관계없이 항상 왜곡 보상의 최적화를 행할 수 있다.

Description

왜곡 보상 회로{Distortion compensation circuit}
본 발명은, 위성 통신, 지상 마이크로파 통신, 이동체 통신 등에 사용하는 왜곡 보상 회로에 관한 것이다.
종래의 리니어라이저에 대해서 도면을 참조하여 설명한다. 도 9는, 예를 들어 「전자 정보 통신 학회, 신학기보, MW 96-152, 1997」에 도시된 종래의 리니어라이저의 기본 구성을 도시하는 도면이다.
도 9에 있어서, 1은 입력 단자, 2는 출력 단자, 31은 바이어스 단자, 32는 저항, 33은 다이오드, 34 및 35는 캐패시터이다.
본 리니어라이저는, 아날로그의 비선형 소자로 구성되는 아날로그·프리 디스토션형 리니어라이저의 한 예이다. 아날로그·프리 디스토션형 리니어라이저는, 입력 전력의 변화에 대하여 증폭기와 역의 진폭·위상 특성을 갖는 아날로그 비선형 소자로 구성된 리니어라이저로서, 증폭기의 전단 혹은 후단에 직렬로 리니어라이저를 접속함으로써, 증폭기의 비선형 특성 즉, 입력 전력의 변화에 대한 증폭기의 진폭·위상 특성을 보상하는 것이다.
신호는 입력 단자(1)에 입력되어, 다이오드(33)의 애노드 단자로 유도된다. 다이오드(33)에는 저항(32)을 통하여, 바이어스 단자(31)로부터 바이어스 전압이 인가되어 있다. 이 다이오드(33)에 의해, 입력된 신호는, 전단 혹은 후단에 접속되는 증폭기의 입력 전력 변화에 대한 진폭·위상 특성을 보상하는 효과가 부여되고, 출력 단자(2)로부터 출력된다.
다음으로, 종래의 다른 리니어라이저에 대해 도면을 참조하여 설명한다. 도 11은, 예를 들어 「IEEE Journal on Selected Areas in Communication, vol. SAC-5, no.5, pp.890­895, Apr.1987」에 도시된 종래의 다른 리니어라이저의 기본 구성을 도시하는 도면이다.
1은 입력 단자, 2는 출력 단자, 7은 방향성 결합기, 11은 증폭기, 25는 국부 발진기, 41은 변조 신호 발생기, 42는 직교 변조기, 43은 직교 복조기, 44 및 45는 역상 가산기이다.
본 리니어라이저는, 피드백형 리니어라이저의 일종인 카아티이젼 피드백형 리니어라이저(cartesian feedback linearizer)이다. 이 피드백형 리니어라이저는, 증폭기로부터의 출력 신호의 일부를 추출하고, 입력측으로 부귀환을 행함으로써 증폭기의 비선형 특성을 보상하는 리니어라이저이다. 이 중에서, 직교 변조기를 갖는 송신기에 있어서, 증폭기로부터의 출력 신호를 베이스 밴드 주파수의 두 직교 성분으로 복조하고, 각각의 직교 성분과 부귀환를 행하는 구성인 것을 카이티이젼 피드백 리니어라이저라 부른다.
송신 데이터는 입력 단자(1)에 입력되고, 변조 신호 발생기(41)에 의해 직교 성분마다의 변조 신호가 생성되며, 직교 변조기(42)에 의해 신호는 베이스 밴드 주파수에서 무선 주파수로 변조된다. 변조파 신호는 증폭기(11)에 입력되고, 그 출력 신호의 일부를 방향성 결합기(7)에 의해 추출하며, 직교 복조기(43)에 의해 베이스 밴드 주파수의 두 직교 성분으로 복조하여 입력측으로 부귀환을 행함으로써 증폭기의 비선형 특성의 보상을 실행하고 있다.
종래의 리니어라이저는, 도 9에 도시하는 바와 같이, 아날로그의 비선형 소자로 구성된 리니어라이저로서, 통상, 입력 전력의 변화에 대하여 증폭기와 역의 진폭·위상 특성을 갖도록 회로 설계 및 바이어스 설정이 실행된다. 그렇지만, 아날로그의 선형 및 비선형 소자를 이용하여 증폭기의 진폭·위상 특성과 완전히 역 특성이 되는 진폭·위상 특성을 설계하는 것은 사실상 불가능하다. 이 때문에, 실제로는, 증폭기의 규정 평균 출력시에 최대의 왜곡 보상량이 얻어지는 설계가 행해지고 있다.
도 10에는, 상기 종래의 리니어라이저를 사용했을 때의 증폭기의 평균 출력 전력에 대한 왜곡 보상량의 관계를 도시한다. 이 리니어라이저에서는, 규정 평균 출력(P1)일 때는 최대의 왜곡 보상량이 실현 가능하지만, 규정 평균 출력(P1)에서 벗어난 출력(P2)에서는 왜곡 보상량이 열화하고 있다. 이와 같이, 종래의 리니어라이저를 사용한 경우에는, 설계를 행한 전력 레벨 이외의 전력 레벨에서는 왜곡 보상량이 현저히 열화한다는 문제점이 있었다.
더욱이, 종래의 다른 리니어라이저는, 상술한 바와 같이, 피드백형 리니어라이저의 일종인 카아티이젼 피드백형 리니어라이저이다. 이 리니어라이저에서는, 도 11에 도시하는 바와 같이, 증폭기의 출력 신호의 일부를 추출하고, 입력측으로 부귀환을 행함으로써 증폭기의 비선형 특성의 보상을 행하고 있다. 그렇지만, 역상 가산기(44 및 45)에서는, 입력 신호와, 출력으로부터의 귀환 신호와는 시간적인 어긋남이 발생되기 때문에, 입력 신호가 시간적으로 고속 변화할 경우, 즉, 입력 신호 주파수가 광대역인 경우에는 왜곡 보상을 추종할 수 없다는 문제점이 있었다.
본 발명은, 상술한 문제점을 해결하기 위해 이루어진 것으로, 입력 신호의 평균 전력 변화, 증폭기의 경년 변화, 온도 변화에 따른 증폭기의 상태 변화에 관계없이 항상 왜곡 보상의 최적화를 행할 수 있고, 더욱이, 입력 신호 주파수가 광대역인 경우에 대해서도 왜곡 보상을 행할 수 있는 왜곡 보상 회로를 얻는 것을 목적으로 한다.
도 1은 본 발명의 제 1 실시예에 관련되는 왜곡 보상 회로의 구성을 도시하는 도면.
도 2는 본 발명의 제 1 실시예에 관련되는 왜곡 보상 회로의 동작을 도시하는 플로챠트.
도 3은 본 발명의 제 1 실시예에 관련되는 왜곡 보상 회로의 특성을 도시하는 도면.
도 4는 본 발명의 제 2 실시예에 관련되는 왜곡 보상 회로의 구성을 도시하는 도면.
도 5는 본 발명의 제 3 실시예에 관련되는 왜곡 보상 회로의 구성을 도시하는 도면.
도 6은 본 발명의 제 4 실시예에 관련되는 왜곡 보상 회로의 구성을 도시하는 도면.
도 7은 본 발명의 제 5 실시예에 관련되는 왜곡 보상 회로의 구성을 도시하는 도면.
도 8은 본 발명의 제 6 실시예에 관련되는 왜곡 보상 회로의 구성을 도시하는 도면.
도 9는 종래의 리니어라이저의 기본 구성을 도시하는 도면.
도 10은 종래의 리니어라이저의 특성을 도시하는 도면.
도 11은 종래의 다른 리니어라이저의 기본 구성을 도시하는 도면.
*도면의 주요 부분에 대한 부호의 설명*
1: 입력 단자 2: 출력 단자
3: 신호 경로 4: 선형 신호 추출 경로
5: 비선형 신호 추출 경로 6: 방향성 결합기
7: 방향성 결합기 8: 방향성 결합기
9: 벡터 조정기 10: 리니어라이저
11: 증폭기 12: 레벨 검출기
13: 제어 회로 14: 지연 회로
15: 왜곡 증폭 경로 16: 출력 신호 경로
17: 방향성 결합기 18: 방향성 결합기
19: 보조 증폭기 20: 지연 회로
21: 방향성 결합기 22: 역 왜곡 증폭기
23: 주파수 변환기 24: 주파수 변환기
25: 국부 발진기
(과제를 해결하기 위한 수단)
본 발명에 관련되는 왜곡 보상 회로는, 입력 신호의 진폭 및 위상 특성을 전기적으로 조정 가능한 벡터 조정기와, 아날로그의 선형 및 비선형 소자로 구성되고, 상기 벡터 조정기의 출력인 입력 전력의 변화에 대하여 후단에 접속된 증폭기와 역의 진폭 및 위상 특성을 가지며, 상기 입력 전력의 변화에 대한 진폭 및 위상 특성을 전기적으로 조정 가능한 리니어라이저와, 상기 벡터 조정기의 입력측에서 상기 입력 신호의 일부를 추출하는 선형 신호 추출 경로와, 상기 증폭기의 출력측에서 출력 신호의 일부를 추출하는 비선형 신호 추출 경로와, 상기 선형 신호 추출 경로 및 상기 비선형 신호 추출 경로의 합성 전력 레벨을 검출하는 레벨 검출기와, 상기 검출 합성 전력 레벨에 따라 상기 리니어라이저의 바이어스 조정을 행하고, 상기 레벨 검출기에 있어서의 검출 전력이 최소가 되도록 상기 리니어라이저를 전기적으로 조정함과 동시에, 상기 리니어라이저의 조정을 행할 때마다, 상기 레벨 검출기에 있어서의 검출 전력이 최소가 되도록 상기 벡터 조정기의 조정을 행하는 제어 회로를 구비한 것이다.
또한, 본 발명에 관련되는 왜곡 보상 회로는, 상기 선형 신호 추출 경로가, 상기 벡터 조정기, 상기 리니어라이저 및 상기 증폭기로 이루어지는 신호 경로 및 비선형 신호 추출 경로의 지연 특성과, 선형 신호 추출 경로의 지연 특성이 동등해지도록 지연 회로를 갖는 것이다.
또한, 본 발명에 관련되는 왜곡 보상 회로는, 상기 선형 신호 추출 경로 및 상기 비선형 신호 추출 경로의 합성 신호를 보조 증폭기에 의해 증폭하는 왜곡 증폭 경로와, 상기 비선형 신호 추출 경로 및 상기 왜곡 증폭 경로의 지연 특성과, 출력 신호 경로의 지연 특성이 동등해지도록 제 2 지연 회로를 갖는 출력 신호 경로를 더 구비하고, 상기 왜곡 증폭 경로로부터의 출력 신호와 상기 출력 신호 경로로부터의 출력 신호를 역상으로 합성함으로써 상기 증폭기의 비선형 특성의 보상을 행하는 피드포워드 증폭기에 있어서, 상기 레벨 검출기가, 상기 왜곡 증폭 경로에 있어서의 상기 보조 증폭기의 입력측의 신호를 추출하여 그 전력 레벨을 검출하는 것이다.
또한, 본 발명에 관련되는 왜곡 보상 회로는, 상기 선형 신호 추출 경로 및 상기 비선형 신호 추출 경로의 합성 신호를 보조 증폭기에 의해 증폭하는 왜곡 증폭 경로와, 상기 비선형 신호 추출 경로 및 상기 왜곡 증폭 경로의 지연 특성과, 출력 신호 경로의 지연 특성이 동등해지도록 제 2 지연 회로를 갖는 출력 신호 경로를 더 구비하며, 상기 왜곡 증폭 경로로부터의 출력 신호와 상기 출력 신호 경로로부터의 출력 신호를 역상으로 합성함으로써 상기 증폭기의 비선형 특성의 보상을 행하는 피드포워드 증폭기에 있어서, 상기 레벨 검출기가, 상기 왜곡 증폭 경로에 있어서의 상기 보조 증폭기의 출력측의 신호를 추출하여 그 전력 레벨을 검출하는 것이다.
또한, 본 발명에 관련되는 왜곡 보상 회로는, 상기 리니어라이저를 대신해서, 입력 전력의 변화에 대하여 후단에 접속된 증폭기와 역의 진폭 및 위상 특성을 갖는 역 왜곡 증폭기를 구비하며, 상기 제어 회로가, 상기 검출 합성 전력 레벨에 따라 상기 왜곡 증폭기 및 상기 벡터 조정기를 전기적으로 제어하는 것이다.
더욱이, 본 발명에 관련되는 왜곡 보상 회로는, 상기 리니어라이저 후단에 삽입되어, 상기 리니어라이저의 출력 신호를 중간 주파수에서 무선 주파수로 변환하는 제 1 주파수 변환기와, 상기 비선형 신호 추출 경로에 삽입되어, 상기 증폭기의 출력 신호를 무선 주파수에서 중간 주파수로 변환하는 제 2 주파수 변환기를 부가로 구비한 것이다.
(제 1 실시예)
본 발명의 제 1 실시예에 관련되는 왜곡 보상 회로에 대해서 도면을 참조하여 설명한다. 도 1은, 본 발명의 제 1 실시예에 관련되는 왜곡 보상 회로의 구성을 도시하는 도면이다. 또한, 각각의 도면에 있어서, 동일 부호는 동일 또는 대응하는 부분을 나타낸다.
도 1에 있어서, 1은 입력 단자, 2는 출력 단자, 3은 신호 경로, 4는 선형 신호 추출 경로, 5는 비선형 신호 추출 경로, 6은 입력 신호의 일부를 추출하는 방향성 결합기, 7은 출력 신호의 일부를 추출하는 방향성 결합기, 8은 선형 신호 추출 경로(4)와 비선형 신호 추출 경로(5)로부터의 신호를 합성하는 방향성 결합기이다.
또한, 도 1에 있어서, 9는 벡터 조정기, 10은 리니어라이저, 11은 증폭기, 12는 방향성 결합기(8)에 의해 합성된 합성 전력 레벨을 검출하는 레벨 검출기, 13은 레벨 검출기(12)에 있어서의 검출 전력 레벨을 최소로 하도록 벡터 조정기(9) 및 리니어라이저(10)를 전기적으로 제어하는 제어 회로이다.
다음은, 상술한 제 1 실시예에 관련되는 왜곡 보상 회로의 동작에 대해서 도면을 참조하여 설명한다. 도 2는 본 발명의 제 1 실시예에 관련되는 왜곡 보상 회로의 동작을 도시하는 플로챠트이다. 또한, 도 3은, 본 발명의 제 1 실시예에 관련되는 왜곡 보상 회로의 특성을 도시하는 도면이다.
우선, 신호는 입력 단자(1)에 입력되고, 방향성 결합기(6)에 의해 신호 경로(3) 및 선형 신호 추출 경로(4)로 분기한다. 신호 경로(3)에 있어서, 신호는 벡터 조정기(9), 리니어라이저(10), 증폭기(11)의 순으로 신호가 통과한다. 리니어라이저(10)는, 입력 전력의 변화에 대하여 증폭기(11)와 역의 진폭·위상 특성을 갖는 아날로그의 선형 및 비선형 소자로 구성되며, 입력 전력에 대한 진폭·위상 특성 변화가 전기적으로 조정 가능한 것으로 한다. 벡터 조정기(9)는 진폭·위상 특성이 전기적으로 조정 가능한 것으로 한다.
출력 신호의 일부는, 방향성 결합기(7)에 의해 비선형 신호 추출 경로(5)로 입력하고, 방향성 결합기(8)에 있어서 선형 신호 추출 경로(4)를 통과한 입력 신호와 합성하고, 그 합성 전력 레벨은 레벨 검출기(12)에서 검출된다. 제어 회로(13)에서는, 레벨 검출기(12)에 있어서의 검출 전력 레벨이 최소가 되도록, 리니어라이저(10)와 벡터 조정기(9)를 전기적으로 제어한다.
제어 회로(13)는, 자동 제어를 개시하면[도 2의 스텝(101)], 우선, 처음에 리니어라이저(10)의 초기 설정을 행한다[스텝(102)]. 다음으로, 벡터 조정기(9)의 값을 파라미터로 하고, 레벨 검출기(12)에 있어서의 검출 전력의 비교를 행하며, 검출 전력이 최소가 되도록 벡터 조정기(9)를 조정하여[스텝(103, 104)], 이 검출 전력 및 리니어라이저(10)의 설정 상태를 메모리한다[스텝(105)].
벡터 조정기(9)가 최적화된 상태는, 비선형 신호 추출 경로(5)로부터의 신호와 선형 신호 추출 경로(4)로부터의 신호 중에, 입력 신호의 주파수 성분과 동일한 주파수 성분의 신호의 평균 전력 레벨이 취소된 상태가 되기 때문에, 레벨 검출기(12)에서는 증폭기(11)로부터의 왜곡 성분의 전력 레벨만이 검출된다.
다음으로, 제어 회로(13)는, 리니어라이저(10)의 설정 변경을 행하고[스텝(102)], 다시, 스텝(103, 104, 105)을 실행한다. 스텝(1O5)에 있어서, 두 번째 이후는 검출 전력에 대해서 이전의 메모리 값과의 비교를 행하고, 검출 전력의 크기가 최소가 되도록 리니어라이저(10)의 설정 변경을 반복한다.
이상의 스텝을 반복함으로써, 본 왜곡 보상 회로에서는 레벨 검출기(12)에 있어서 증폭기(11)로부터의 왜곡 성분의 전력 레벨만이 검출되는 상태를 만들면서 리니어라이저(10)의 설정의 최적화를 도모하는 것이 가능해진다.
도 3에는, 본 발명의 제 1 실시예에 의한 왜곡 보상 회로를 사용했을 때의 증폭기(11)의 평균 출력 전력에 대한 왜곡 보상량의 관계를 도시한다. 이 왜곡 보상 회로에서는, 리니어라이저(1O)의 설정 상태는 항상 갱신되어 가기 때문에, 시간적으로 변화하는 입력 신호의 평균 전력 변화(P1, P2,··· Pn)에 대하여, 항상 최대의 왜곡 보상량을 실현할 수 있다.
또한, 본 발명의 제 1 실시예에 의한 왜곡 보상 회로에서는, 선형 신호 추출 경로(4)와 비선형 신호 추출 경로(5)의 합성 전력이 최소가 되도록 제어가 행해지기 때문에, 신호 경로의 이득은 항상 일정해지도록 보존하는 것이 가능해진다.
이와 같이, 본 발명의 제 1 실시예에 의한 왜곡 보상 회로에서는, 제어 회로(13)에 의해 리니어라이저(10)의 최적화 설정이 행해지고, 또한, 그 상태가 계속 갱신되기 때문에, 입력 신호의 평균 전력 변화, 증폭기의 경년 변화, 온도 변화에 따른 증폭기(11)의 상태 변화에 관계없이 항상 왜곡 보상의 최적화를 행하는 것이 가능해진다.
더욱이, 본 발명의 왜곡 보상 회로에서는 리니어라이저(10)는 입력 전력의 변화에 대하여 증폭기(11)와 역의 진폭·위상 특성을 갖는 아날로그의 선형 및 비선형 소자로 구성되어 있기 때문에, 변조파 신호 등과 같이 신호의 포락선이 시간적으로 전력 분포를 갖는 신호에 있어서도, 포락선의 전력 레벨에 의하지 않고 항상 왜곡 보상을 행하는 것이 가능해진다. 이 때문에, 리니어라이저(10)를 광대역에 설계함으로써, 입력 신호 주파수가 광대역인 경우에 대해서도 왜곡 보상이 가능해진다.
(제 2 실시예)
본 발명의 제 2 실시예에 관련되는 왜곡 보상 회로에 대해서 도면을 참조하여 설명한다. 도 4는, 본 발명의 제 2 실시예에 관련되는 왜곡 보상 회로의 구성을 도시하는 도면이다.
도 4에 있어서, 14는 지연 회로이다. 또한, 그 밖의 구성은 상기 제 1 실시예와 동일하기 때문에 중복되는 설명은 생략한다.
다음에, 상술한 제 2 실시예에 관련되는 왜곡 보상 회로의 동작에 대해서 설명한다.
본 제 2 실시예에서는, 신호 경로(3) 및 비선형 신호 추출 경로(5)의 지연 특성과, 선형 신호 추출 경로(4)의 지연 특성이 동등해지도록 지연 회로(14)를 선형 신호 추출 경로(4)에 접속한다.
이로써, 두 경로의 주파수에 대한 지연 특성의 차를 경감하는 것이 가능해진다. 따라서, 신호 주파수가 광대역인 경우의 주파수 특성에 의한 두 경로의 켄슬 오차를 작게 함으로써, 왜곡 전력의 검출 레벨의 향상을 도모하는 것이 가능해진다.
(제 3 실시예)
본 발명의 제 3 실시예에 관련되는 왜곡 보상 회로에 대해서 도면을 참조하여 설명한다. 도 5는 본 발명의 제 3 실시예에 관련되는 왜곡 보상 회로의 구성을 도시하는 도면이다.
도 5에 있어서, 15는 왜곡 증폭 경로, 16은 출력 신호 경로, 17 및 18은 방향성 결합기, 19는 보조 증폭기, 20은 지연 회로이다.
왜곡 증폭 경로(15)는, 방향성 결합기(18)와 보조 증폭기(19)로 구성된다. 또한, 출력 신호 경로(16)는, 비선형 신호 추출 경로(5) 및 왜곡 증폭 경로(15)의 지연 특성과, 출력 신호 경로(16)의 지연 특성이 동등해지는 지연 회로(20)로 구성되어 있다.
레벨 검출기(12)는, 방향성 결합기(18)에 의해 왜곡 증폭 경로(15)에 있어서의 보조 증폭기 입력 이전의 신호를 추출하여, 그 전력 레벨을 검출하는 것으로 한다. 또한, 그 밖의 구성은 상기 제 1 및 제 2 실시예들과 동일하기 때문에 중복되는 설명은 생략한다.
다음에, 상술한 제 3 실시예에 관련되는 왜곡 보상 회로의 동작에 대해서 설명한다.
본 발명의 제 3 실시예는, 상기 제 1 또는 제 2 실시예를 피드포워드 증폭기에 적용한 것으로, 양자는, 선형 신호 추출 경로(4), 비선형 신호 추출 경로(5), 레벨 검출기(12), 제어 회로(13), 제어 알고리즘의 일부를 공유하는 것으로 한다.
본 발명의 제 3 실시예에 의한 왜곡 보상 회로에서는, 왜곡 보상계가 피드포워드 증폭기와 제 2 실시예에 의한 것의 2중계가 되기 때문에, 양자를 단독으로 사용한 경우보다 큰 왜곡 보상량을 얻는 것이 가능해진다.
본 발명의 제 3 실시예에 의한 왜곡 보상 회로에서는, 피드포워드 증폭기를 단독으로 사용한 경우와 비교하여, 리니어라이저(10)의 효과에 의해 증폭기(11)에서 출력되는 왜곡 전력의 삭감이 가능해진다. 이로써, 보조 증폭기(19)로 입력하는 왜곡 전력 레벨을 작게 할 수 있어, 피드포워드 증폭기를 단독으로 사용한 경우와 동일한 왜곡 특성을 실현하기 위한 보조 증폭기(19)를 소형화할 수 있다. 따라서, 피드포워드 증폭기의 저소비 전력화가 가능해진다.
또한, 제 3 실시예에 의한 왜곡 보상 회로에서는, 리니어라이저(10)의 효과에 의해 증폭기(11)의 왜곡 특성 자체가 보상되어 있기 때문에, 규정된 왜곡 특성을 실현하기 위한 피드포워드계로서의 왜곡 보상량을 작게 하는 것이 가능해진다. 따라서, 피드포워드 증폭기의 공작 정밀도 및 주파수 특성에 부과되는 조건을 경감하는 것이 가능해진다.
(제 4 실시예)
본 발명의 제 4 실시예에 관련되는 왜곡 보상 회로에 대해서 도면을 참조하여 설명한다. 도 6은, 본 발명의 제 4 실시예에 관련되는 왜곡 보상 회로의 구성을 도시하는 도면이다.
도 6에 있어서, 21은 방향성 결합기이다. 또한, 그 밖의 구성은 상기 제 3 실시예와 동일하기 때문에 중복되는 설명은 생략한다.
다음에, 상술한 제 4 실시예에 관련되는 왜곡 보상 회로의 동작에 대해서 설명한다.
본 제 4 실시예에 의한 왜곡 보상 회로에서는, 레벨 검출기(12)는, 방향성 결합기(21)에 의해 왜곡 증폭 경로(15)에 있어서의 보조 증폭기 출력 이후의 신호를 추출하여, 그 전력 레벨을 검출하는 것으로 한다. 이로써, 레벨 검출기(12)에 있어서 보조 증폭기(19)의 출력 특성을 포함한 전력 레벨의 검출을 행하는 것이 가능해진다.
(제 5 실시예)
본 발명의 제 5 실시예에 관련되는 왜곡 보상 회로에 대해서 도면을 참조하여 설명한다. 도 7은, 본 발명의 제 5 실시예에 관련되는 왜곡 보상 회로의 구성을 도시하는 도면이다.
도 7에 있어서, 22는 리니어라이저 대신에, 입력 전력의 변화에 대해 증폭기(11)와 역의 진폭·위상 특성을 갖는 역 왜곡 증폭기이다. 또한, 그 밖의 구성은 상기 제 1 실시예와 동일하기 때문에 중복되는 설명은 생략한다.
다음에, 상술한 제 5 실시예에 관련되는 왜곡 보상 회로의 동작에 대해서 설명한다.
제어 회로(13)에 의해, 역 왜곡 증폭기(22) 및 벡터 조정기(9)를 전기적으로 제어하는 것으로 한다. 역 왜곡 증폭기(22)를 증폭기(11)의 드라이버단으로서 사용함으로써, 왜곡 보상 회로의 소형화가 가능해진다. 또한, 다른 실시예들에 적용해도 되는 것은 물론이다.
(제 6 실시예)
본 발명의 제 6 실시예에 관련되는 왜곡 보상 회로에 대해서 도면을 참조하여 설명한다. 도 8은, 본 발명의 제 6 실시예에 관련되는 왜곡 보상 회로의 구성을 도시하는 도면이다.
도 8에 있어서, 23 및 24는 주파수 변환기, 25는 국부 발진기이다. 또한, 그 밖의 구성은 상기 제 1 실시예와 동일하기 때문에 중복되는 설명은 생략한다.
다음으로, 상술한 제 6 실시예에 관련되는 왜곡 보상 회로의 동작에 대해 설명한다.
본 제 6 실시예에 의한 왜곡 보상 회로에서는, 입력 단자(1)에는 중간 주파수대의 신호가 입력되고, 신호 경로(3)에 있어서의 주파수 변환기(23)에 의해 중간 주파수에서 무선 주파수대로의 주파수 변환을 행하며, 비선형 신호 추출 경로(5)에 있어서의 주파수 변환기(24)에 의해 무선 주파수대에서 중간 주파수대로의 주파수 변환을 행한다. 이 때문에, 벡터 조정기(9) 및 리니어라이저(10)는 중간 주파수대에서 동작한다.
본 제 6 실시예에 의한 왜곡 보상 회로에서는, 레벨 검출기(12)에 의한 전력 레벨 검출, 및 리니어라이저(10)에 의한 역 왜곡 특성의 발생을 중간 주파수대에서 행하기 때문에, 고정밀도의 제어가 가능해진다. 또한, 다른 실시예들에 적용해도 되는 것은 물론이다.
본 발명에 관련되는 왜곡 보상 회로는, 이상의 설명한 대로, 입력 신호의 진폭 및 위상 특성을 전기적으로 조정 가능한 벡터 조정기와, 아날로그의 선형 및 비선형 소자로 구성되고, 상기 벡터 조정기의 출력인 입력 전력의 변화에 대해 후단에 접속된 증폭기와 역의 진폭 및 위상 특성을 가지며, 상기 입력 전력의 변화에 대해 진폭 및 위상 특성을 전기적으로 조정 가능한 리니어라이저와, 상기 벡터 조정기의 입력측에서 상기 입력 신호의 일부를 추출하는 선형 신호 추출 경로와, 상기 증폭기의 출력측에서 출력 신호의 일부를 추출하는 비선형 신호 추출 경로와, 상기 선형 신호 추출 경로 및 상기 비선형 신호 추출 경로의 합성 전력 레벨을 검출하는 레벨 검출기와, 상기 검출 합성 전력 레벨에 따라 상기 리니어라이저의 바이어스 조정을 행하고, 상기 레벨 검출기에 있어서의 검출 전력이 최소가 되도록 상기 리니어라이저를 전기적으로 조정함과 함께, 상기 리니어라이저의 조정을 행할 때마다, 상기 레벨 검출기에 있어서의 검출 전력이 최소가 되도록 상기 벡터 조정기의 조정을 행하는 제어 회로를 구비했기 때문에, 입력 신호의 평균 전력 변화, 증폭기의 경년 변화, 온도 변화에 따른 증폭기의 상태 변화에 관계없이 항상 왜곡 보상의 최적화을 행할 수 있고, 더욱이, 입력 신호 주파수가 광대역인 경우에 대해서도 왜곡 보상이 가능하다는 효과를 얻는다.
또한, 본 발명에 관련되는 왜곡 보상 회로는, 이상 설명한 것 처럼, 상기 선형 신호 추출 경로가, 상기 벡터 조정기, 상기 리니어라이저 및 상기 증폭기로 이루어지는 신호 경로 및 비선형 신호 추출 경로의 지연 특성과, 선형 신호 추출 경로의 지연 특성이 동등해지도록 지연 회로를 갖기 때문에, 왜곡 전력의 검출 레벨의 향상을 도모할 수 있다는 효과를 얻는다.
또한, 본 발명에 관련되는 왜곡 보상 회로는, 이상 설명한 것 처럼, 상기 선형 신호 추출 경로 및 상기 비선형 신호 추출 경로의 합성 신호를 보조 증폭기에 의해 증폭하는 왜곡 증폭 경로와, 상기 비선형 신호 추출 경로 및 상기 왜곡 증폭 경로의 지연 특성과, 출력 신호 경로의 지연 특성이 동등해지도록 제 2 지연 회로를 갖는 출력 신호 경로를 더 구비하고, 상기 왜곡 증폭 경로로부터의 출력 신호와 상기 출력 신호 경로로부터의 출력 신호를 역상으로 합성함으로써 상기 증폭기의 비선형 특성의 보상을 행하는 피드포워드 증폭기에 있어서, 상기 레벨 검출기가, 상기 왜곡 증폭 경로에 있어서의 상기 보조 증폭기의 입력측의 신호를 추출하여 그 전력 레벨을 검출하기 때문에, 왜곡 보상계로서 피드포워드 증폭기만을 적용할 경우에 비해 보다 큰 왜곡 보상량을 얻을 수 있다는 효과를 얻는다.
또한, 본 발명에 관련되는 왜곡 보상 회로는, 상술한 것 처럼, 상기 선형 신호 추출 경로 및 상기 비선형 선형 추출 경로의 합성 신호를 보조 증폭기에 의해 증폭하는 왜곡 증폭 경로와, 상기 비선형 신호 추출 경로 및 상기 왜곡 증폭 경로의 지연 특성과, 출력 신호 경로의 지연 특성이 동등해지도록 제 2 지연 회로를 갖는 출력 신호 경로를 더 구비하고, 상기 왜곡 증폭 경로로부터의 출력 신호와 상기 출력 신호 경로로부터의 출력 신호를 역상으로 합성함으로써 상기 증폭기의 비선형 특성의 보상을 행하는 피드포워드 증폭기에 있어서, 상기 레벨 검출기가, 상기 왜곡 증폭 경로에 있어서의 상기 보조 증폭기의 출력측의 신호를 추출하여 그 전력 레벨을 검출하기 때문에, 레벨 검출기에 있어서 보조 증폭기의 출력 특성을 포함한 전력 레벨의 검출을 행할 수 있다는 효과를 얻는다.
또한, 본 발명에 관련되는 왜곡 보상 회로는, 상술한 것 처럼, 상기 리니어라이저 대신에, 입력 전력의 변화에 대하여 후단에 접속된 증폭기와 역의 진폭 및 위상 특성을 갖는 역 왜곡 증폭기를 구비하고, 상기 제어 회로가, 상기 검출 합성 전력 레벨에 따라 상기 역 왜곡 증폭기 및 상기 벡터 조정기를 전기적으로 제어하기 때문에, 역 왜곡 증폭기를 증폭기의 드라이버단으로서 사용함으로써, 왜곡 보상 회로의 소형화가 가능하다는 효과를 얻는다.
더욱이, 본 발명에 관련되는 왜곡 보상 회로는, 상술한 것 처럼, 상기 리니어라이저 후단에 삽입되어, 상기 리니어라이저의 출력 신호를 중간 주파수에서 무선 주파수로 변환하는 제 l 주파수 변환기와, 상기 비선형 신호 추출 경로에 삽입되어, 상기 증폭기의 출력 신호를 무선 주파수에서 중간 주파수로 변환하는 제 2 주파수 변환기를 더 구비하고 있기 때문에, 고정밀도의 제어를 할 수 있다는 효과를 얻는다.

Claims (3)

  1. 입력 신호의 진폭 및 위상 특성을 전기적으로 조정 가능한 벡터 조정기와,
    아날로그의 선형 및 비선형 소자로 구성되어, 상기 벡터 조정기의 출력인 입력 전력의 변화에 대하여 후단에 접속된 증폭기와 역의 진폭 및 위상 특성을 가지며, 상기 입력 전력의 변화에 대한 진폭 및 위상 특성을 전기적으로 조정 가능한 리니어라이저와,
    상기 벡터 조정기의 입력측에서 상기 입력 신호의 일부를 추출하는 선형 신호 추출 경로와,
    상기 증폭기의 출력측에서 출력 신호의 일부를 추출하는 비선형 신호 추출 경로와,
    상기 선형 신호 추출 경로 및 상기 비선형 신호 추출 경로의 합성 전력 레벨을 검출하는 레벨 검출기와,
    상기 검출 합성 전력 레벨에 따라 상기 리니어라이저의 바이어스 조정을 행하고, 상기 레벨 검출기에 있어서의 검출 전력이 최소가 되도록 상기 리니어라이저를 전기적으로 조정함과 함께, 상기 리니어라이저의 조정을 행할 때마다, 상기 레벨 검출기에 있어서의 검출 전력이 최소가 되도록 상기 벡터 조정기의 조정을 행하는 제어 회로를 구비한 것을 특징으로 하는 왜곡 보상 회로.
  2. 제 1 항에 있어서, 상기 선형 신호 추출 경로는, 상기 벡터 조정기, 상기 리니어라이저 및 상기 증폭기로 이루어지는 신호 경로 및 비선형 신호 추출 경로의 지연 특성과, 선형 신호 추출 경로의 지연 특성이 동등해지도록 지연 회로를 갖는 것을 특징으로 하는 왜곡 보상 회로.
  3. 제 2 항에 있어서, 상기 선형 신호 추출 경로 및 상기 비선형 신호 추출 경로의 합성 신호를 보조 증폭기에 의해 증폭하는 왜곡 증폭 경로와,
    상기 비선형 신호 추출 경로 및 상기 왜곡 증폭 경로의 지연 특성과, 출력 신호 경로의 지연 특성이 동등해지도록 제 2 지연 회로를 갖는 출력 신호 경로를 더 구비하며, 상기 왜곡 증폭 경로로부터의 출력 신호와 상기 출력 신호 경로로부터의 출력 신호를 역상으로 합성함으로써 상기 증폭기의 비선형 특성의 보상을 행하는 피드포워드 증폭기에 있어서,
    상기 레벨 검출기는, 상기 왜곡 증폭 경로에 있어서의 상기 보조 증폭기의 입력측의 신호를 추출하여 그 전력 레벨을 검출하는 것을 특징으로 하는 왜곡 보상 회로.
KR1019990047675A 1998-11-05 1999-10-30 왜곡 보상 회로 KR100346324B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-314647 1998-11-05
JP10314647A JP2000151295A (ja) 1998-11-05 1998-11-05 歪補償回路

Publications (2)

Publication Number Publication Date
KR20000035116A KR20000035116A (ko) 2000-06-26
KR100346324B1 true KR100346324B1 (ko) 2002-07-26

Family

ID=18055854

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990047675A KR100346324B1 (ko) 1998-11-05 1999-10-30 왜곡 보상 회로

Country Status (4)

Country Link
US (1) US6385436B1 (ko)
JP (1) JP2000151295A (ko)
KR (1) KR100346324B1 (ko)
CA (1) CA2288460C (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026665A (ja) * 2000-07-07 2002-01-25 Sony Corp 歪補償装置および歪補償方法
JP4637331B2 (ja) * 2000-08-01 2011-02-23 三星電子株式会社 非線形歪み補償回路及び非線形歪み補償方法
JP2002094335A (ja) * 2000-09-19 2002-03-29 Japan Science & Technology Corp 非線形歪み補償電力増幅器
WO2002050997A1 (fr) * 2000-12-04 2002-06-27 Matsushita Electric Industrial Co., Ltd. Amplificateur a correction precursive, appareil de communication, procede d'amplification a correction precursive, programme et procede
US6756844B2 (en) * 2001-08-07 2004-06-29 Hitachi Kokusai Electric Inc. Distortion compensation amplification apparatus of feed forward type and adaptive pre-distortion type
JP2003078359A (ja) 2001-08-31 2003-03-14 Hitachi Kokusai Electric Inc 増幅装置
SG189467A1 (en) * 2010-10-20 2013-05-31 Aviat Networks Inc Systems and methods for improved power yield and linearization in radio frequency transmitters
EP2582043A1 (en) 2011-10-10 2013-04-17 Astrium Limited Control system for a power amplifier
US8908816B2 (en) * 2012-12-19 2014-12-09 Lsi Corporation Receiver with distortion compensation circuit
US8952758B2 (en) * 2013-04-23 2015-02-10 Freescale Semiconductor, Inc. Amplifier using nonlinear drivers
US9974038B2 (en) * 2016-06-30 2018-05-15 Macom Technology Solutions Holdings, Inc. Circuits and operating methods thereof for correcting phase errors caused by gallium nitride devices
CN106549640A (zh) * 2016-11-02 2017-03-29 苏州能讯高能半导体有限公司 一种预失真驱动电路
US11700026B2 (en) * 2021-01-12 2023-07-11 Skyworks Solutions, Inc. Feedforward power amplifier for broadband operation
JP7268805B1 (ja) * 2022-08-08 2023-05-08 三菱電機株式会社 電力増幅器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2699864B2 (ja) * 1994-03-10 1998-01-19 日本電気株式会社 フィードフォワード型歪補償回路
JP2697625B2 (ja) * 1994-08-31 1998-01-14 日本電気株式会社 フィードフォワード増幅器
JP3360464B2 (ja) * 1995-02-13 2002-12-24 松下電器産業株式会社 フィードフォワード増幅器
JP3361657B2 (ja) * 1995-07-20 2003-01-07 松下電器産業株式会社 フィードフォワード増幅器の制御装置および制御方法
US5781069A (en) * 1996-05-16 1998-07-14 Xemod, Inc. Pre-post distortion amplifier
JP3352929B2 (ja) * 1997-12-12 2002-12-03 三菱電機株式会社 フィードフォワード増幅器
JPH11234051A (ja) * 1998-02-09 1999-08-27 Matsushita Electric Ind Co Ltd フィードフォワード増幅器
US6326840B1 (en) * 1999-08-27 2001-12-04 Kokusai Electric Co., Ltd. Feed-forward distortion compensation amplifier and method of amplifying signal with feed-forward distortion compensation

Also Published As

Publication number Publication date
KR20000035116A (ko) 2000-06-26
JP2000151295A (ja) 2000-05-30
CA2288460C (en) 2001-10-23
US6385436B1 (en) 2002-05-07
CA2288460A1 (en) 2000-05-05

Similar Documents

Publication Publication Date Title
EP1258080B1 (en) System for reducing adjacent-channel interference by pre-linearization and pre-distortion
EP0982849B1 (en) Predistorter
US7333561B2 (en) Postdistortion amplifier with predistorted postdistortion
KR100346324B1 (ko) 왜곡 보상 회로
JP3708232B2 (ja) 歪補償回路を有する送信装置
US6894562B2 (en) High-frequency amplifier, feed-forward amplifier and distortion compensating amplifier
KR100438449B1 (ko) 비선형 왜곡 보상 방법 및 비선형 왜곡 보상 회로
JPH03187601A (ja) 抵抗性結合器および分圧器を有する先行歪ませ等化器
KR20010064900A (ko) 적응성 선왜곡 선형화 장치
KR20090123767A (ko) 왜곡 보상 장치, 무선 통신 장치 및 왜곡 보상 방법
US7173484B2 (en) System and method of carrier reinjection in a feedforward amplifier
CA2069476C (en) An apparatus and method for varying a signal in a transmitter of a transceiver
JPH0637551A (ja) 歪み補償回路
US6922104B2 (en) Power amplifier distortion compensation apparatus and method thereof
US7209715B2 (en) Power amplifying method, power amplifier, and communication apparatus
US6904267B2 (en) Amplifying device
EP1193864B1 (en) Distortion compensating device and method for compensating distortion
US20030045253A1 (en) Amplifying device
KR100774385B1 (ko) 전력 증폭기
JP2010011370A (ja) 歪補償増幅器
KR20010100649A (ko) 에러 피드백을 이용한 피드포워드 선형 전력 증폭기
US6734733B2 (en) Auxiliary amplifier in feedforward linearization amplification system
KR100480263B1 (ko) 이동 통신 시스템의 선형 전력증폭기 및 선형 전력 증폭방법
KR20010088150A (ko) 피드포워드 방식의 선형화 장치
KR20090088139A (ko) 카테시안 피드백 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070710

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee