JP3708232B2 - 歪補償回路を有する送信装置 - Google Patents
歪補償回路を有する送信装置 Download PDFInfo
- Publication number
- JP3708232B2 JP3708232B2 JP18464496A JP18464496A JP3708232B2 JP 3708232 B2 JP3708232 B2 JP 3708232B2 JP 18464496 A JP18464496 A JP 18464496A JP 18464496 A JP18464496 A JP 18464496A JP 3708232 B2 JP3708232 B2 JP 3708232B2
- Authority
- JP
- Japan
- Prior art keywords
- distortion compensation
- circuit
- phase
- radio frequency
- compensation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3276—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using the nonlinearity inherent to components, e.g. a diode
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3282—Acting on the phase and the amplitude of the input signal
- H03F1/3288—Acting on the phase and the amplitude of the input signal to compensate phase shift as a function of the amplitude
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B2001/0408—Circuits with power amplifiers
- H04B2001/0433—Circuits with power amplifiers with linearisation using feedback
Description
【発明の属する技術分野】
本発明は、高度の線型性が求められる送信装置の電力増幅器の歪みを補償する歪補償回路を有する送信装置に関し、特に、マイクロ波帯やミリ波帯で使用される多重無線装置の送信部の電力増幅器の歪みを補償する歪補償回路を有する送信装置に関する。
【0002】
マイクロ波帯やミリ波帯における通信では、16QAMや64QAMの多値振幅位相変調方式が多用されている。これらの通信装置に用いられる送信部の電力増幅器には厳しい線型性が要求される。
【0003】
【従来の技術】
一般に、図23に示すように、電力増幅器では動作レベルが飽和電力に近づくと、電力増幅器の利得が低下し〔図23(A)〕、また、電力増幅器から出力される信号の位相がずれる性質がある。位相ずれは進む場合と遅れる場合とがあり、図23(B)には進む場合を示す。したがって、電力増幅器から出力される信号には、動作レベルが飽和電力に近づくと、振幅変調歪(以下「AM−AM歪」という)および振幅位相変調歪(以下「AM−PM歪」という)が発生する。こうした歪発生を防ぐために、飽和電力よりもかなり低い信号レベルで電力増幅器を使用することが行われてきた。この場合、電力増幅器は大型化し、消費電力も大きくなり、製品コストが高くなるという欠点があった。
【0004】
そこで、電力増幅器で発生する歪を補償する歪補償回路を付加して、電力増幅器を飽和電力付近で動作させるようにした装置が、例えば特開昭53−82110号公報にて提案されている。図24はこうした従来の歪補償回路を示す。
【0005】
この歪補償回路は、電力増幅器よりも前段のIF回路またはRF回路に設けられるものであり、電力増幅器で発生するであろう歪成分に対応する歪成分を逆位相で予め発生させ、後段の電力増幅器で発生する歪を打ち消すものである。すなわち、入力された主信号はハイブリッド101,102によって3つの信号線路(a),(b),(c)に分配される。信号線路(b)では非線型素子を用いた歪発生回路103によって主信号に歪を発生させる。また、信号線路(c)で主信号成分の振幅と位相とをアッテネータ104と移相器105とにより調整して、信号線路(b)の主信号と等振幅かつ逆位相の信号を生成する。そして、信号線路(b)の出力と信号線路(c)の出力とを、ハイブリッド106において電力合成して、主信号成分を除き、歪成分のみを取り出す。なお、この取り出された歪成分が、後段の電力増幅器で発生する歪成分に対応する振幅を持ち、かつ電力増幅器で発生する歪成分と逆位相になるように、予め歪発生回路103を調整する。さらに、ハイブリッド107で、信号線路(a)の主信号とハイブリッド106からの歪成分とを合成する。主信号と歪成分との位相関係は信号線路(a)に挿入されている遅延線108によって調整される。
【0006】
【発明が解決しようとする課題】
しかし、こうした従来の歪補償回路は、回路構成が複雑なため回路規模が大きく、またコスト高になる。したがって、折角、電力増幅器が小型化、低コスト化されても、歪補償回路が実装された送信装置は、やはり小型化できず、製品コストを低下させることができないという問題点があった。
【0007】
本発明はこのような点に鑑みてなされたものであり、構成が簡単で安価な歪補償回路を有する送信装置を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明では上記目的を達成するために、図1に示すように、中間周波数(IF)増幅回路に設けられ、無線周波数(RF)増幅回路4で発生する振幅歪に対する補償を行う振幅歪補償手段1と、無線周波数増幅回路4で発生する位相歪に対する補償を行う位相歪補償手段3または位相歪補償手段5とを有することを特徴とする歪補償回路を有する送信装置が提供される。
【0009】
位相歪補償手段3は、無線周波数増幅回路4に設けられる。
位相歪補償手段5は、局部発振(LOC)回路に設けられる。
以上のような構成において、中間周波数(IF)の信号は周波数変換部2において無線周波数(RF)の信号に変換され、無線周波数増幅回路4を介してアンテナ(図示せず)から送信される。周波数変換部2には局部発振回路が接続され、局部発振信号が供給される。振幅歪補償手段1が、中間周波数増幅回路に設けられ、例えば、ゲートバイアスをピンチオフ電圧付近に設定されたFETから構成され、無線周波数増幅回路4で発生する振幅歪に対する補償を行う。一方、位相歪補償手段3が、無線周波数増幅回路4に設けられ、例えば、容量可変ダイオードとブランチラインハイブリッドとから成る移相器で構成され、無線周波数増幅回路4で発生する位相歪に対する補償を行う。また、位相歪補償手段3に代わって、位相歪補償手段5が、局部発振回路に設けられ、例えば、容量可変ダイオードとブランチラインハイブリッドとから成る移相器で構成され、無線周波数増幅回路4で発生する位相歪に対する補償を行う。
【0010】
このように、AM−AM歪を中間周波数増幅回路において補償し、AM−PM歪を無線周波数増幅回路または局部発振回路において補償することができ、構成が簡単で安価な送信装置の提供が可能となる。
【0011】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
まず、第1の実施の形態の原理構成を、図1(A)を参照して説明する。第1の実施の形態は、中間周波数(IF)増幅回路に設けられ、無線周波数(RF)増幅回路4で発生する振幅歪に対する補償を行う振幅歪補償手段1と、無線周波数増幅回路4に設けられ、無線周波数増幅回路4で発生する位相歪に対する補償を行う位相歪補償手段3とを備える。
【0012】
図2は第1の実施の形態の詳しい構成を示すブロック図である。図中、歪補償回路(LRZ1)12が図1(A)の振幅歪補償手段1に対応し、歪補償回路(LRZ2)22が図1(A)の位相歪補償手段3に対応する。
【0013】
図中、IF回路10は、IF信号を増幅する増幅器11,13と、AM−AM歪を補償する歪補償回路12とから成る。RF回路20は、不要波を除去するバンドパスフィルタ21と、AM−PM歪を補償する歪補償回路22と、マイクロ波帯のRF信号を増幅する増幅器23〜25と、電力増幅器26とから成る。ローカル回路30は局部発振信号を増幅する増幅器31,32から成る。周波数変換器40はIF信号をRF信号に変換する。歪補償回路12から歪補償回路22へは、後述の電圧Veが送られる。
【0014】
図3は、歪補償回路12の内部構成を示す回路図である。FETQ1のゲートにはゲートバイアス−VgがコイルL1を介して印加されるとともに、IF信号がコンデンサC1を介して入力される。ゲートバイアス−Vgは、FETQ1のピンチオフ電圧Vp付近に設定される。FETQ1のソースは接地され、ドレインには抵抗R1およびコイルL2を介してバイアスVdが印加される。ドレインからの出力は、コンデンサC2を介してIF信号として出力されるとともに、電圧Veとして歪補償回路22へ送られる。
【0015】
図4は歪補償回路12の動作を説明する図である。FETQ1をA級バイアスにて使用すると、歪補償回路12におけるIF入力電力に対するIF出力電力特性はP2で示す特性となる。すなわち、IF入力電力が低い範囲では利得が一定であり、IF入力電力が増大するに従い、利得が減少する。しかし、本発明のようにゲートバイアス−Vgを、FETQ1のピンチオフ電圧Vp付近に設定すると、FETQ1のゲートに入力されるIF信号の電力レベルを増加させて行った場合、ドレイン電流Idsは、図4に示すような特性を示す。したがって、領域42のような範囲では、IF入力電力に対するIF出力電力特性が特性P1のようになり、特性P2では利得が低下するのに対して、特性P1では利得が増加する。
【0016】
すなわち、ゲートバイアス−Vgを、FETQ1のピンチオフ電圧Vp付近に設定すると、領域42では利得伸張となり、電力増幅器26での入力信号レベル増大に伴って利得が低下する特性とは逆の特性が得られる。したがって、こうした入力レベルの増加に伴い利得が増加する動作を利用することにより、電力増幅器26のAM−AM歪成分を補償することができる。なお、歪補償回路12はRF回路に設けることも可能ではあるが、IF回路に設けることにより、RF回路に設ける場合に比べ、安価なデバイスを使用することができ、また、周波数が低いためにRF回路で多用される高価な低損失誘導体基板を使用する必要もなく、コスト上のメリットが大きい。
【0017】
図3に戻って、歪補償回路12に、複数キャリアを基にしたIF信号が入力されると、その周波数差、すなわちビート信号がFETQ1で発生し、その電圧がドレイン回路の抵抗R1の両端で検出できる。この電圧Veは、IF信号レベルの増加とともに増大するものである。IF信号は複数キャリアを基にしたものでなくとも、変調波を基にしていれば、このビート信号はFETQ1で発生する。このビート信号電圧Veを歪補償回路22に制御信号として供給する。
【0018】
図5は歪補償回路22の内部構成を示す回路図である。すなわち、ブランチラインハイブリッド43と可変容量ダイオードD1,D2とから成る移相器に対して、コイルL3を介して電圧Veが印加されるとともに、コンデンサC3を介してRF信号が入力される。また、この移相器からコンデンサC4を介してRF信号が出力される。ブランチラインハイブリッド43は、マイクロストリップラインから成る90°ハイブリッドである。電圧Veが可変容量ダイオードD1,D2に印加されることにより、電圧Veに応じて可変容量ダイオードD1,D2の静電容量が決まり、その結果、ブランチラインハイブリッド43の移相量が決まる。すなわち、歪補償回路12の抵抗R1の抵抗値とダイオードバイアス電圧Voを適当に選ぶことにより、RF入力信号レベル変化に対する位相変化量を、電力増幅器26が示す位相変化量の逆特性の形で作り出すことができる。こうして、歪補償回路22が、電力増幅器26のAM−PM歪成分を補償する。
【0019】
つぎに、第2の実施の形態を説明する。
まず、第2の実施の形態の原理構成を、図1(B)を参照して説明する。第2の実施の形態は、中間周波数(IF)増幅回路に設けられ、無線周波数増幅回路4で発生する振幅歪に対する補償を行う振幅歪補償手段1と、局部発振(LOC)回路に設けられ、無線周波数増幅回路4で発生する位相歪に対する補償を行う位相歪補償手段5とを備える。
【0020】
図6は第2の実施の形態の詳しい構成を示すブロック図である。第2の実施の形態の構成は、第1の実施の形態の構成と類似しているので、同一構成部分には同一の符号を付して説明を省略し、相違する部分だけを説明する。図中の歪補償回路12は図1(B)の振幅歪補償手段1に対応し、歪補償回路(LRZ2)33は図1(B)の位相歪補償手段5に対応する。
【0021】
第2の実施の形態では、歪補償回路33が、RF回路20ではなく、ローカル回路30に設けられる。歪補償回路33の内部構成は、図5に示す第1の実施の形態の歪補償回路22の内部構成と同じである。以下において歪補償回路33の内部構成に言及するときには、図5に示す構成を引用する。
【0022】
歪補償回路33においてローカル信号の位相を変化させれば周波数変換器40によってRF信号に変換された主信号の位相も、それに伴って変化する。したがって、歪補償回路33において、IF入力信号レベル変化に対する位相変化量を、電力増幅器26が示す位相変化量の逆特性の形で作り出すことが可能である。これにより、歪補償回路33が、電力増幅器26のAM−PM歪成分を補償する。
【0023】
なお一般に、AM−PM歪補償回路を構成する移相器は通常数dBの損失があり、その損失分を増幅器によって補うことになる。しかし、歪補償回路33をローカル回路30に設ければ、扱う信号はRF回路20と違って1周波数のキャリアのみであることから、増幅器の利得周波数偏差を厳しくする必要がない等の特性上のメリットがある。
【0024】
つぎに、第3の実施の形態を説明する。
図7は第3の実施の形態の構成図である。第3の実施の形態の構成は、第2の実施の形態の構成と基本的に同じであるので、同一構成部分には同一の符号を付して説明を省略し、相違する部分だけを説明する。
【0025】
第3の実施の形態では、歪補償回路12と歪補償回路33との間に直流増幅器45を挿入する。ここで、直流増幅器45の利得を適切に設定する。これにより、歪補償回路12から歪補償回路33へ送られる制御信号のレベルが調整され、すなわち、歪補償回路33の可変容量ダイオードD1,D2に印加される電圧が調整され、AM−PM歪の補償動作をより最適化することが可能となる。
【0026】
つぎに、第4の実施の形態を説明する。
図8は第4の実施の形態の構成図である。第4の実施の形態の構成は、第3の実施の形態の構成と基本的に同じであるので、同一構成部分には同一の符号を付して説明を省略し、相違する部分だけを説明する。
【0027】
第4の実施の形態では、直流増幅器45と歪補償回路33との間にローパスフィルタ46を挿入する。
IF回路に入力して周波数変換器40でRF信号に変換された後、RF回路で増幅され、アンテナから送出される主信号は、伝送容量で決まる周波数帯域幅をもつ。例えば、その周波数帯域幅がIF70MHzを中心に±13MHzであるとすれば、歪補償回路12から歪補償回路33へ供給される制御信号の周波数は最高26MHzまで存在することになる。一方、歪補償回路33には、IFの70±13MHzの主信号成分も漏れ込んでくる可能性がある。この信号成分が歪補償回路33の可変容量ダイオードD1,D2によってRF帯に周波数変換された後に周波数変換器40に供給されると、周波数変換器40のローカル入力端子−RF出力端子間のアイソレーションが有限値であることから、この信号成分が周波数変換器40の出力に現れる。これは不要波でありながらも、主信号と同一の周波数成分を有しているだけに、除去することが不可能となる。すなわち、70±13MHzのIF主信号成分は、歪補償回路33に入力される前に除去されている必要がある。この除去のためにローパスフィルタ46を使用する。したがって、ローパスフィルタ46のカットオフ周波数は、前例の数値を用いれば、26MHzと57MHzとの間に設定される。伝送する主信号の周波数帯域幅が広く、かつIFが低い程、このローパスフィルタ46の必要性は高い。
【0028】
つぎに、第5の実施の形態を説明する。
図9は第5の実施の形態の構成図である。第5の実施の形態の構成は、第4の実施の形態の構成と基本的に同じであるので、同一構成部分には同一の符号を付して説明を省略し、相違する部分だけを説明する。
【0029】
第5の実施の形態では、増幅器13と周波数変換器40との間に遅延線47を挿入する。
ローパスフィルタ46が急峻なカットオフ特性を持つ場合、その遅延特性により歪補償回路33に供給する制御信号に遅延が生じる。その結果、周波数変換器40において、IF回路側の主信号とローカル信号との間に位相ずれが発生し、AM−PM歪補償ができなくなる。遅延線47はこの位相ずれを防止するために使用されるものであり、ローパスフィルタ46の遅延量に相当する遅延量を、IF回路側の主信号に発生させる。これにより、AM−PM歪補償動作がより最適化される。
【0030】
つぎに、第6の実施の形態を説明する。
図10は第6の実施の形態の歪補償回路の構成図である。第6の実施の形態の構成は、第2の実施の形態の構成と基本的に同じであるので、同一構成部分には同一の符号を付して説明を省略し、相違する部分だけを説明する。
【0031】
第6の実施の形態では、歪補償回路33の中に切替スイッチ48を設ける。切替スイッチ48は、可変容量ダイオードD1,D2に印加される制御信号Veとダイオードバイアス電圧Voとの印加方向を逆転できるようにしている。この逆転は、可変容量ダイオードD1,D2の実装方向を逆にすることと同一の効果があり、可変容量ダイオードD1,D2の向きを電気的に切替えることになる。この回路構成により、電力増幅器26のAM−PM歪特性の遅れ位相および進み位相のいずれに対しても容易に対応することが可能となる。
【0032】
つぎに、第7の実施の形態を説明する。
図11は第7の実施の形態の構成図である。第7の実施の形態の構成は、第5の実施の形態の構成と基本的に同じであるので、同一構成部分には同一の符号を付して説明を省略し、相違する部分だけを説明する。
【0033】
第7の実施の形態では、温度センサを内蔵した温度補償回路49を設ける。温度補償回路49は、歪補償回路12のゲート電圧Vgとドレイン電圧Vdと、歪補償回路33のダイオードバイアス電圧Voとを、温度センサの出力に応じて調整して、温度補償を行うようにする。これにより、いかなる温度においても、歪補償動作が最適化される。
【0034】
つぎに、第8の実施の形態を説明する。
一般に、無線送信機では、送信出力を安定させるためにALC回路(自動出力レベル制御回路)が設けられるとともに、受信側の受信状況に基づき送信出力を制御するATPC回路(送信出力電力制御回路)が設けられることが多い。そうしたALC回路およびATPC回路が設けられた無線送信機に本発明を適用した場合における更なる発明を、第8の実施の形態乃至第15の実施の形態において説明する。
【0035】
図12は第8の実施の形態の構成図である。第8の実施の形態の構成は、図7に示す第3の実施の形態の構成と基本的に同じであるので、同一構成部分には同一の符号を付して説明を省略し、相違する部分だけを説明する。
【0036】
第8の実施の形態では、IF回路10に更に、増幅器50、ALC回路51、ATPC回路52、および増幅器53が追加される。ALC回路51にはALC制御回路55が接続され、ALC制御回路55は検波部55aと直流増幅部55bとで構成される。ALC制御回路55は、RF回路20の出力端に接続され、RF出力レベルを検出し、制御電圧としてALC回路51へ送る。ALC回路51は、ALC制御回路55から送られた制御電圧に応じて減衰量を変える減衰器であり、RF出力レベルに応じて減衰量を変えて、RF出力レベルの変動を抑制する。
【0037】
ATPC回路52は、受信側の受信電界強度に応じて受信側から送られたS1信号により、送信出力を設定する回路である。この例ではS1信号として、ディジタル信号「0」と「1」とが送られ、「0」の場合には低送信出力に設定し、「1」の場合には高送信出力に設定する。ATPC回路52は、従来、歪補償回路12よりも前段に設けられていたが、本発明では、歪補償回路12よりも後段に設けられる。
【0038】
ところで、ATPC回路52により送信出力の大きさが切り替えられることになるが、高送信出力の場合には、RF回路20で発生する歪が歪補償回路12および歪補償回路33の作動により補償される。しかし、低送信出力の場合には、RF回路22で歪が発生されないにも拘らず、歪補償回路12および歪補償回路33が作動することにより、今度は歪補償回路12および歪補償回路33が歪発生源となってしまう。それを防止するために、低送信出力の場合には、歪補償回路12および歪補償回路33の作動を制限する制御回路54および制御回路56を設けるようにしている。すなわち、S1信号に基づき低送信出力を認識し、制御回路54は、歪補償回路12のFETQ1のゲートバイアス−Vgを浅く(負値の絶対値を小さく)してゲート電圧をピンチオフ電圧Vpから離すようにする。また、制御回路56は、低送信出力を認識して、歪補償回路33に送られる電圧Veを小さくして移相量を減らすようにする。
【0039】
図13は制御回路54の内部構成を示す回路図である。なお、参考まで図13に示す歪補償回路12の内部構成は、図3に示す構成と同一である。
制御回路54は、アナログスイッチ54a、直流増幅器54b、抵抗R2から構成される。アナログスイッチ54aには、電圧V1,V2が入力されていて、S1信号に応じていずれか一方が選択され、直流増幅器54bおよび抵抗R2を経て、ゲートバイアス−Vgが作成される。電圧V1,V2を適切に設定することにより、高送信出力の場合には、ゲートバイアス−Vgを深く(負値の絶対値を大きく)してゲート電圧をピンチオフ電圧Vp付近に設定し、低送信出力の場合には、ゲートバイアス−Vgを浅くしてゲート電圧をピンチオフ電圧Vpから離すようにする。
【0040】
図14は制御回路56の内部構成を示す回路図である。
制御回路56は直流増幅器45およびアナログスイッチ56aから構成され、アナログスイッチ56aは、直流増幅器45の電源Vccと直流増幅器45との間に挿入される。アナログスイッチ56aは、S1信号に応じて、直流増幅器45へ電源Vccを接続したり、遮断したりする。すなわち、高送信出力の場合には、直流増幅器45へ電源Vccを接続して直流増幅器45を作動させ、歪補償回路33へ電圧Veを供給する。低送信出力の場合には、直流増幅器45へ電源Vccを接続せずに直流増幅器45を不作動状態にして、歪補償回路33へ電圧Veを供給しない。
【0041】
このようにして、低送信出力の場合に、RF回路20で歪が発生されないにも拘らず、歪補償回路12および歪補償回路33が作動することにより、歪補償回路12および歪補償回路33が歪発生源となってしまうことが防止される。また、歪補償回路12は、ゲートバイアス−Vgを変えられることにより利得が変化し、従来のように歪補償回路がATPC回路よりも後段に設けられていた場合、信号対雑音比C/Nが劣化するが、本発明のように、ATPC回路52を、歪補償回路12よりも後段に設けることにより、信号対雑音比C/Nが劣化することを防止できる。
【0042】
つぎに、第9の実施の形態を説明する。第9の実施の形態の構成は、図12に示す第8の実施の形態の構成と基本的に同じである。ただし、制御回路54の内部構成だけが異なる。したがって、第9の実施の形態の説明では、第8の実施の形態の構成と同一構成部分には同一の符号を付して説明を省略し、相違する部分だけを説明する。
【0043】
図15は第9の実施の形態の制御回路54の内部構成を示す回路図である。
第9の実施の形態の制御回路54では、直流増幅器54cおよび抵抗R3が追加され、直流増幅器54cはアナログスイッチ54aに接続され、抵抗R3は歪補償回路12のコイルL2に接続される。すなわち、S1信号に応じた直流電圧がFETQ1のドレインに供給され、これにより、高送信出力の場合には、FETQ1のゲート電圧がピンチオフ電圧Vp付近に設定されたときに適合したドレイン電圧が供給される。一方、低送信出力の場合には、FETQ1のゲート電圧がピンチオフ電圧Vpから離れた通常電圧に設定されたときに適合したドレイン電圧が供給される。
【0044】
つぎに、第10の実施の形態を説明する。第10の実施の形態の構成は、図12に示す第8の実施の形態の構成と基本的に同じである。ただし、制御回路56の内部構成だけが異なる。したがって、第10の実施の形態の説明では、第8の実施の形態の構成と同一構成部分には同一の符号を付して説明を省略し、相違する部分だけを説明する。
【0045】
図16は、第10の実施の形態の制御回路56の内部構成を示す回路図である。
第10の実施の形態の制御回路56では、直流増幅器45の入力端にアナログスイッチ56bが接続され、アナログスイッチ56bには、各一端が接地された抵抗R4,R5が接続される。アナログスイッチ56bは、S1信号に応じて、抵抗R4,R5のうちの一方を選択して直流増幅器45の入力端に接続する。抵抗R4,R5の各抵抗値を適切に設定することにより直流増幅器45の異なる増幅度が2つ設定される。したがって、高送信出力の場合には、電圧Veを大きく増幅して歪補償回路33の移相量を増やし、低送信出力の場合には、電圧Veを小さく増幅して歪補償回路33の移相量を減らすようにする。
【0046】
つぎに、第11の実施の形態を説明する。
図17は、第11の実施の形態の構成を示すブロック図である。第11の実施の形態の構成は、図12に示す第8の実施の形態の構成と基本的に同じであるので、同一構成部分には同一の符号を付して説明を省略し、相違する部分だけを説明する。
【0047】
第11の実施の形態では、制御回路54および制御回路56に対してS1信号を入力せず、代わりに、制御回路54および制御回路56に、ALC制御回路55の直流増幅部55bがコンパレータ57を介して接続される。コンパレータ57は、直流増幅部55bの出力するアナログの送信出力電圧を所定の閾値と比較し、S1信号と同じとなるディジタル信号「0」と「1」とを出力する。つまり、低送信出力時には「0」を出力し、高送信出力時には「1」を出力する。したがって、制御回路54および制御回路56は、第8の実施の形態の場合と全く同じ動作を行うことができる。
【0048】
なお、第11の実施の形態を、第9乃至第10の実施の形態に適用するようにしてもよい。
つぎに、第12の実施の形態を説明する。
【0049】
図18は、第12の実施の形態の構成を示すブロック図である。第12の実施の形態の構成は、図12に示す第8の実施の形態の構成と基本的に同じであるので、同一構成部分には同一の符号を付して説明を省略し、相違する部分だけを説明する。なお、図18では歪補償回路33、制御回路56等の図示を省略しているが、これらは、第8の実施の形態と同じである。
【0050】
第12の実施の形態では、制御回路54が設けられず、ALC制御回路55の直流増幅部55bが直流増幅部58を介して歪補償回路12に接続されている。すなわち、直流増幅部55bの出力する送信出力電圧を増幅して、直接ゲートバイアス−Vgを得るようにしている。
【0051】
なお、第12の実施の形態を、第9乃至第11の実施の形態に適用するようにしてもよい。
つぎに、第13の実施の形態を説明する。
【0052】
図19は、第13の実施の形態の構成を示すブロック図である。第13の実施の形態の構成は、図12に示す第8の実施の形態の構成と基本的に同じであるので、同一構成部分には同一の符号を付して説明を省略し、相違する部分だけを説明する。
【0053】
第13の実施の形態では制御回路59が設けられる。制御回路59は、S1信号に基づき、歪補償回路33のバイアス電圧Voを制御する。歪補償回路12からの電圧Veは歪補償回路33へ直接送られる。制御回路54に関する構成は第8の実施の形態の構成と同じである。
【0054】
図20は制御回路59の内部構成を示す回路図である。参考まで図20に示す歪補償回路33の内部構成は、図5に示す構成と同一である。
制御回路59は、アナログスイッチ59aから構成される。アナログスイッチ59aには、電圧V1,V2が入力されていて、S1信号に応じていずれか一方が選択され、選択された電圧がバイアス電圧Voとして歪補償回路33へ供給される。これにより、送信出力の大小に応じて、電圧Veの増幅率ではなく、バイアス電圧Voが変えられ、歪補償回路33の移相量が変えられる。
【0055】
なお、第13の実施の形態を、第9、第11、および第12の実施の形態のいずれかに適用するようにしてもよい。
つぎに、第14の実施の形態を説明する。
【0056】
図21は、第14の実施の形態の構成を示すブロック図である。第14の実施の形態は、第13の実施の形態に図17の第11の実施の形態を組み合わせたものである。すなわち、コンパレータ60を設け、ALC制御回路55から送られた送信出力レベルを、コンパレータ60によりS1信号と同じ信号に変換し、アナログスイッチ59aへ加えている。
【0057】
なお、第14の実施の形態を、第9、第11、および第12の実施の形態のいずれかに適用するようにしてもよい。
つぎに、第15の実施の形態を説明する。
【0058】
図22は、第15の実施の形態の構成を示すブロック図である。第15の実施の形態は、第13の実施の形態に図18の第12の実施の形態を組み合わせたものである。すなわち、直流増幅器61を設け、ALC制御回路55から送られた送信出力レベルを、直流増幅器61により増幅してバイアス電圧Voを直接作成している。
【0059】
なお、第15の実施の形態を、第9、第11、および第12の実施の形態のいずれかに適用するようにしてもよい。
【0060】
【発明の効果】
以上説明したように本発明では、電力増幅器のAM−AM歪をIF回路において補償し、AM−PM歪をRF回路あるいはローカル回路において補償するようにした。これにより、構成が簡単で安価な歪補償回路を提供することが可能となった。
【0061】
また、制御信号のレベル調整、不要周波数の除去、遅延対策、可変容量ダイオードの印加電圧切替え、温度補償などの工夫を加えた。これにより、高性能な歪補償回路を提供することができるようになった。
【0062】
また、ATPC回路を備えている送信機において、送信出力が低く設定されたときに、歪補償回路の補償動作を制限する。これにより、低送信出力時の送信機の入出力特性の直線性が確保される。
【0063】
さらにまた、ATPC回路を振幅歪補償回路よりも後段に設けるようにする。これにより、信号対雑音比C/Nの劣化が防止される。
【図面の簡単な説明】
【図1】図1(A)は本発明の第1の実施の形態の原理構成を示す図であり、図1(B)は本発明の第2の実施の形態の原理構成を示す図である。
【図2】第1の実施の形態の詳しい構成を示すブロック図である。
【図3】歪補償回路の内部構成を示す回路図である。
【図4】歪補償回路の動作を説明する図である。
【図5】歪補償回路の内部構成を示す回路図である。
【図6】第2の実施の形態の詳しい構成を示すブロック図である。
【図7】第3の実施の形態の構成図である。
【図8】第4の実施の形態の構成図である。
【図9】第5の実施の形態の構成図である。
【図10】第6の実施の形態の歪補償回路の構成図である。
【図11】第7の実施の形態の構成図である。
【図12】第8の実施の形態の構成図である。
【図13】図12の制御回路54の内部構成を示す回路図である。
【図14】図12の制御回路56の内部構成を示す回路図である。
【図15】第9の実施の形態の制御回路の内部構成を示す回路図である。
【図16】第10の実施の形態の制御回路の内部構成を示す回路図である。
【図17】第11の実施の形態の構成図である。
【図18】第12の実施の形態の構成図である。
【図19】第13の実施の形態の構成図である。
【図20】第13の実施の形態の制御回路の内部構成を示す回路図である。
【図21】第14の実施の形態の制御回路の内部構成を示す回路図である。
【図22】第15の実施の形態の制御回路の内部構成を示す回路図である。
【図23】図23(A)は電力増幅器の動作レベルに対する利得の特性を示す図であり、図23(B)は電力増幅器の動作レベルに対する位相の特性を示す図である。
【図24】従来の歪補償回路を示す回路図である。
【符号の説明】
1 振幅歪補償手段
2 周波数変換部
3 位相歪補償手段
4 無線周波数増幅回路
5 位相歪補償手段
Claims (20)
- 入力する中間周波数信号を増幅する中間周波数増幅回路と、該中間周波数増幅回路の出力が無線周波数に変換された信号を受けて増幅する無線周波数増幅回路と、該無線周波数増幅回路で生じる歪みを補償する歪補償回路とを有する送信装置において、
前記中間周波数増幅回路に設けられ、前記無線周波数増幅回路で発生する振幅歪に対する補償を行う振幅歪補償手段と、
前記無線周波数増幅回路で発生する位相歪に対する補償を行う位相歪補償手段と、
を有することを特徴とする歪補償回路を有する送信装置。 - 前記位相歪補償手段は、前記無線周波数増幅回路に設けられることを特徴とする請求項1記載の歪補償回路を有する送信装置。
- 前記位相歪補償手段は、局部発振回路に設けられることを特徴とする請求項1記載の歪補償回路を有する送信装置。
- 前記振幅歪補償手段は、ゲートバイアスをピンチオフ電圧付近に設定されたFETから構成されることを特徴とする請求項1記載の歪補償回路を有する送信装置。
- 温度センサを備え、前記FETのバイアス電圧を前記温度センサの出力に応じて制御して、前記振幅歪補償手段に対する温度補償を行う温度補償手段をさらに有することを特徴とする請求項4記載の歪補償回路を有する送信装置。
- 前記位相歪補償手段は、容量可変ダイオードとブランチラインハイブリッドとから構成される移相器であり、
前記振幅歪補償手段からビート信号電圧を取り出し、前記容量可変ダイオードに印加する印加手段をさらに有することを特徴とする請求項1記載の歪補償回路を有する送信装置。 - 前記印加手段は、前記ビート信号電圧を直流増幅する直流増幅手段を含むことを特徴とする請求項6記載の歪補償回路を有する送信装置。
- 前記印加手段は、前記ビート信号電圧に含まれる中間周波数帯の信号を遮断するローパスフィルタを含むことを特徴とする請求項6記載の歪補償回路を有する送信装置。
- 中間周波数増幅回路に設けられ、前記ローパスフィルタの遅延時間に相当する所定時間の遅延を行う遅延手段をさらに有することを特徴とする請求項8記載の歪補償回路を有する送信装置。
- 前記印加手段は、前記容量可変ダイオードに印加される前記ビート信号電圧および前記容量可変ダイオードに印加されるバイアス電圧の前記容量可変ダイオードに対する印加方向を切り替える反転スイッチを含むことを特徴とする請求項6記載の歪補償回路を有する送信装置。
- 温度センサを備え、前記容量可変ダイオードに印加されるバイアス電圧を前記温度センサの出力に応じて制御して、前記位相歪補償手段に対する温度補償を行う温度補償手段をさらに有することを特徴とする請求項6記載の歪補償回路を有する送信装置。
- 入力する中間周波数信号を増幅する中間周波数増幅回路と、該中間周波数増幅回路の出力が無線周波数に変換された信号を受けて増幅する無線周波数増幅回路と、該無線周波数増幅回路で生じる歪みを補償する歪補償回路とを有する送信装置において、
前記中間周波数増幅回路に設けられ、ゲートバイアスをピンチオフ電圧付近に設定されたFETから構成され、前記無線周波数増幅回路で発生する振幅歪に対する補償を行う振幅歪補償手段と、
容量可変ダイオードとブランチラインハイブリッドとから構成され、前記無線周波数増幅回路で発生する位相歪に対する補償を行う位相歪補償手段と、
前記振幅歪補償手段からビート信号電圧を取り出し、前記容量可変ダイオードに印加する印加手段と、
を有することを特徴とする歪補償回路を有する送信装置。 - 受信側における受信電界強度情報に基づき送信出力レベルを制御する送信出力制御回路、および無線周波数増幅回路で生じる歪みを補償する歪補償回路とを有する送信装置において、
中間周波数増幅回路に設けられ、無線周波数増幅回路で発生する振幅歪に対する補償を行う振幅歪補償手段と、
局部発振回路に設けられ、前記無線周波数増幅回路で発生する位相歪に対する補償を行う位相歪補償手段と、
前記振幅歪補償手段よりも後段に設けられた送信出力制御回路と、
前記送信出力制御回路により送信出力レベルが低下されているときに、前記振幅歪補償手段の補償動作を制限する振幅歪補償制限手段と、
前記送信出力制御回路により送信出力レベルが低下されているときに、前記位相歪補償手段の補償動作を制限する位相歪補償制限手段と、
を有することを特徴とする歪補償回路を有する送信装置。 - 前記振幅歪補償制限手段は、前記送信出力制御回路に送られる受信電界強度情報を利用して送信出力レベルが低下されていることを認識することを特徴とする請求項13記載の歪補償回路を有する送信装置。
- 前記位相歪補償制限手段は、前記送信出力制御回路に送られる受信電界強度情報を利用して送信出力レベルが低下されていることを認識することを特徴とする請求項13記載の歪補償回路を有する送信装置。
- 前記振幅歪補償制限手段は、前記無線周波数増幅回路の出力電力レベルを利用して送信出力レベルが低下されていることを認識することを特徴とする請求項13記載の歪補償回路を有する送信装置。
- 前記位相歪補償制限手段は、前記無線周波数増幅回路の出力電力レベルを利用して送信出力レベルが低下されていることを認識することを特徴とする請求項13記載の歪補償回路を有する送信装置。
- 前記振幅歪補償手段は、ゲートバイアスをピンチオフ電圧付近に設定されたFETから構成され、
前記振幅歪補償制限手段は、前記FETのゲートバイアスをピンチオフ電圧から離すことにより、前記振幅歪補償手段の補償動作を制限する
ことを特徴とする請求項13記載の歪補償回路を有する送信装置。 - 前記位相歪補償手段は、前記振幅歪補償手段からビート信号電圧を受け、当該ビート信号電圧に応じて移相量を変える移相器から構成され、
前記位相歪補償制限手段は、前記移相器へ供給されるビート信号電圧を低下させることにより、前記位相歪補償手段の補償動作を制限する
ことを特徴とする請求項13記載の歪補償回路を有する送信装置。 - 前記位相歪補償手段は、容量可変ダイオードとブランチラインハイブリッドとからなる移相器で構成され、
前記位相歪補償制限手段は、前記容量可変ダイオードに供給されるバイアス電圧を変化させることにより、前記位相歪補償手段の補償動作を制限する
ことを特徴とする請求項13記載の歪補償回路を有する送信装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18464496A JP3708232B2 (ja) | 1995-10-30 | 1996-07-15 | 歪補償回路を有する送信装置 |
US08/739,800 US5915213A (en) | 1995-10-30 | 1996-10-30 | Transmitter apparatus with linearizing circuit to compensate for distortion in power amplifier |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7-282194 | 1995-10-30 | ||
JP28219495 | 1995-10-30 | ||
JP18464496A JP3708232B2 (ja) | 1995-10-30 | 1996-07-15 | 歪補償回路を有する送信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09186614A JPH09186614A (ja) | 1997-07-15 |
JP3708232B2 true JP3708232B2 (ja) | 2005-10-19 |
Family
ID=26502613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18464496A Expired - Lifetime JP3708232B2 (ja) | 1995-10-30 | 1996-07-15 | 歪補償回路を有する送信装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5915213A (ja) |
JP (1) | JP3708232B2 (ja) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6262631B1 (en) * | 1998-04-30 | 2001-07-17 | The Whitaker Corporation | Silicon power bipolar junction transistor with an integrated linearizer |
US6442374B1 (en) * | 1998-11-04 | 2002-08-27 | Lockheed Martin Corporation | Method and apparatus for high frequency wireless communication |
JP3241012B2 (ja) | 1998-11-26 | 2001-12-25 | 日本電気株式会社 | 送信時消費電力低減回路及びこれを用いた無線通信装置並びに線形動作制御方法 |
US6172564B1 (en) * | 1999-07-30 | 2001-01-09 | Eugene Rzyski | Intermodulation product cancellation circuit |
US6326843B1 (en) * | 2000-02-25 | 2001-12-04 | Telefonaktiebolaget Lm Ericsson (Publ) | Analog reflective predistorter for power amplifiers |
US6900884B2 (en) * | 2001-10-04 | 2005-05-31 | Lockheed Martin Corporation | Automatic measurement of the modulation transfer function of an optical system |
US6750709B2 (en) | 2001-11-30 | 2004-06-15 | The Boeing Company | Bipolar transistor-based linearizer with programmable gain and phase response system |
WO2003103137A1 (ja) * | 2002-05-31 | 2003-12-11 | 富士通株式会社 | 増幅装置 |
US7072679B2 (en) * | 2002-06-28 | 2006-07-04 | Harris Corporation | Automatic transmit power control disabling |
US6734734B2 (en) | 2002-07-24 | 2004-05-11 | Teledyne Technologies Incorporated | Amplifier phase droop and phase noise systems and methods |
EP1690335A1 (en) * | 2003-10-20 | 2006-08-16 | THOMSON Licensing | A predistorter for use in a wireless transmitter |
US20050144576A1 (en) * | 2003-12-25 | 2005-06-30 | Nec Electronics Corporation | Design method for semiconductor circuit device, design method for semiconductor circuit, and semiconductor circuit device |
US7693491B2 (en) * | 2004-11-30 | 2010-04-06 | Broadcom Corporation | Method and system for transmitter output power compensation |
US7656236B2 (en) | 2007-05-15 | 2010-02-02 | Teledyne Wireless, Llc | Noise canceling technique for frequency synthesizer |
WO2008155819A1 (ja) * | 2007-06-19 | 2008-12-24 | Fujitsu Limited | 電力増幅制御装置 |
US8179045B2 (en) | 2008-04-22 | 2012-05-15 | Teledyne Wireless, Llc | Slow wave structure having offset projections comprised of a metal-dielectric composite stack |
US8331879B2 (en) * | 2008-10-15 | 2012-12-11 | Research In Motion Limited | Multi-dimensional Volterra series transmitter linearization |
US9160071B2 (en) * | 2010-12-20 | 2015-10-13 | Kathrein-Werke Kg | Active antenna for filtering radio signal in two frequency bands |
US8737458B2 (en) | 2012-06-20 | 2014-05-27 | MagnaCom Ltd. | Highly-spectrally-efficient reception using orthogonal frequency division multiplexing |
US8665941B1 (en) | 2012-06-20 | 2014-03-04 | MagnaCom Ltd. | Decision feedback equalizer for highly spectrally efficient communications |
US9166834B2 (en) | 2012-06-20 | 2015-10-20 | MagnaCom Ltd. | Method and system for corrupt symbol handling for providing high reliability sequences |
US8781008B2 (en) | 2012-06-20 | 2014-07-15 | MagnaCom Ltd. | Highly-spectrally-efficient transmission using orthogonal frequency division multiplexing |
US9088400B2 (en) | 2012-11-14 | 2015-07-21 | MagnaCom Ltd. | Hypotheses generation based on multidimensional slicing |
US8811548B2 (en) | 2012-11-14 | 2014-08-19 | MagnaCom, Ltd. | Hypotheses generation based on multidimensional slicing |
US9202660B2 (en) | 2013-03-13 | 2015-12-01 | Teledyne Wireless, Llc | Asymmetrical slow wave structures to eliminate backward wave oscillations in wideband traveling wave tubes |
US9197168B2 (en) * | 2013-07-23 | 2015-11-24 | Mstar Semiconductor, Inc. | Amplitude modulation to phase modulation (AMPM) distortion compensation |
US9118519B2 (en) | 2013-11-01 | 2015-08-25 | MagnaCom Ltd. | Reception of inter-symbol-correlated signals using symbol-by-symbol soft-output demodulator |
US8804879B1 (en) | 2013-11-13 | 2014-08-12 | MagnaCom Ltd. | Hypotheses generation based on multidimensional slicing |
US9130637B2 (en) | 2014-01-21 | 2015-09-08 | MagnaCom Ltd. | Communication methods and systems for nonlinear multi-user environments |
US9496900B2 (en) | 2014-05-06 | 2016-11-15 | MagnaCom Ltd. | Signal acquisition in a multimode environment |
US8891701B1 (en) | 2014-06-06 | 2014-11-18 | MagnaCom Ltd. | Nonlinearity compensation for reception of OFDM signals |
US9246523B1 (en) | 2014-08-27 | 2016-01-26 | MagnaCom Ltd. | Transmitter signal shaping |
US10075310B2 (en) * | 2014-08-28 | 2018-09-11 | Lockheed Martin Corporation | Adaptive linearizer |
US9276619B1 (en) | 2014-12-08 | 2016-03-01 | MagnaCom Ltd. | Dynamic configuration of modulation and demodulation |
US9191247B1 (en) | 2014-12-09 | 2015-11-17 | MagnaCom Ltd. | High-performance sequence estimation system and method of operation |
US9831833B1 (en) * | 2016-01-28 | 2017-11-28 | Rockwell Collins, Inc. | Power amplifier |
TWI647905B (zh) * | 2017-02-15 | 2019-01-11 | 立積電子股份有限公司 | 用於對放大器的線性度進行補償的前置補償器 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5251330A (en) * | 1989-06-30 | 1993-10-05 | Nippon Telegraph & Telephone Corporation | Linear transmitter |
US5170495A (en) * | 1990-10-31 | 1992-12-08 | Northern Telecom Limited | Controlling clipping in a microwave power amplifier |
US5175879A (en) * | 1991-04-25 | 1992-12-29 | Motorola, Inc. | Linear amplifier with feedback path and phase error compensation |
SE470455B (sv) * | 1992-08-24 | 1994-04-11 | Ericsson Telefon Ab L M | Anordning för kompensering av fasvridningen i återkopplingsslingan vid en kartesiskt återkopplad effektförstärkare |
US5420536A (en) * | 1993-03-16 | 1995-05-30 | Victoria University Of Technology | Linearized power amplifier |
JP2948054B2 (ja) * | 1993-05-21 | 1999-09-13 | アルプス電気株式会社 | 送受信機 |
JPH07154169A (ja) * | 1993-11-30 | 1995-06-16 | Matsushita Electric Ind Co Ltd | 高周波電力増幅器 |
-
1996
- 1996-07-15 JP JP18464496A patent/JP3708232B2/ja not_active Expired - Lifetime
- 1996-10-30 US US08/739,800 patent/US5915213A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09186614A (ja) | 1997-07-15 |
US5915213A (en) | 1999-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3708232B2 (ja) | 歪補償回路を有する送信装置 | |
US5101172A (en) | Linear amplifier | |
US6930549B2 (en) | Variable gain amplifier for use in communications | |
US7345535B2 (en) | Power amplification apparatus of portable terminal | |
CA2021617C (en) | Feedforward predistortion linearizer | |
EP1598943A1 (en) | Transmission device and adjustment method thereof | |
JPH03187601A (ja) | 抵抗性結合器および分圧器を有する先行歪ませ等化器 | |
US7822393B2 (en) | Transmission apparatus and communication apparatus | |
JP3323174B2 (ja) | Tdma方式デジタル無線送信装置 | |
US5748042A (en) | Method for altering a difference frequency signal and amplifier circuit thereof | |
US5247542A (en) | QPSK power amplifier distortion correction system | |
KR100346324B1 (ko) | 왜곡 보상 회로 | |
JPH0637551A (ja) | 歪み補償回路 | |
US7400690B2 (en) | Adaptive phase controller, method of controlling a phase and transmitter employing the same | |
JP4302436B2 (ja) | 送信装置および受信装置 | |
US7209715B2 (en) | Power amplifying method, power amplifier, and communication apparatus | |
US6400223B1 (en) | Double carrier cancellation in wide band multi-carrier feed forward linearized power amplifier | |
US20200395898A1 (en) | Bias device | |
US20220311388A1 (en) | Power amplifier circuit, radio-frequency circuit, and communication device | |
EP1022848B1 (en) | Amplifier and radio communication apparatus using the same | |
US6239656B1 (en) | Power amplifier | |
EP0926815B1 (en) | High-efficiency low-distortion linear power amplifier circuit for signals having a high peak power to mean power ratio and method for driving it | |
JP2000201091A (ja) | 周波数変換部及び無線送信機 | |
JPH0548346A (ja) | 線形化電力増幅回路 | |
JP2004320368A (ja) | 増幅回路及び送信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050802 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050803 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130812 Year of fee payment: 8 |
|
EXPY | Cancellation because of completion of term |