JPH09186614A - 歪補償回路を有する送信装置 - Google Patents
歪補償回路を有する送信装置Info
- Publication number
- JPH09186614A JPH09186614A JP8184644A JP18464496A JPH09186614A JP H09186614 A JPH09186614 A JP H09186614A JP 8184644 A JP8184644 A JP 8184644A JP 18464496 A JP18464496 A JP 18464496A JP H09186614 A JPH09186614 A JP H09186614A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- distortion
- compensating
- phase
- distortion compensation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 9
- 230000005540 biological transmission Effects 0.000 claims description 49
- 230000010363 phase shift Effects 0.000 claims description 10
- 230000003321 amplification Effects 0.000 claims description 9
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 9
- 230000005684 electric field Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 47
- 101150090348 atpC gene Proteins 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3276—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using the nonlinearity inherent to components, e.g. a diode
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3282—Acting on the phase and the amplitude of the input signal
- H03F1/3288—Acting on the phase and the amplitude of the input signal to compensate phase shift as a function of the amplitude
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B2001/0408—Circuits with power amplifiers
- H04B2001/0433—Circuits with power amplifiers with linearisation using feedback
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transmitters (AREA)
Abstract
(57)【要約】
【課題】 高度の線型性が求められる送信装置の電力増
幅器の歪みを補償する送信装置の歪補償回路に関し、構
成が簡単で安価な歪補償回路の提供を課題とする。 【解決手段】 振幅歪補償手段１が、中間周波数増幅回
路に設けられ、例えば、ゲートバイアスをピンチオフ電
圧付近に設定されたＦＥＴから構成され、無線周波数増
幅回路４で発生する振幅歪に対する補償を行う。一方、
位相歪補償手段３が、無線周波数増幅回路４に設けら
れ、例えば、容量可変ダイオードとブランチラインハイ
ブリッドとから成る移相器で構成され、無線周波数増幅
回路４で発生する位相歪に対する補償を行う。また、位
相歪補償手段３に代わって、位相歪補償手段５が、局部
発振回路に設けられる。
幅器の歪みを補償する送信装置の歪補償回路に関し、構
成が簡単で安価な歪補償回路の提供を課題とする。 【解決手段】 振幅歪補償手段１が、中間周波数増幅回
路に設けられ、例えば、ゲートバイアスをピンチオフ電
圧付近に設定されたＦＥＴから構成され、無線周波数増
幅回路４で発生する振幅歪に対する補償を行う。一方、
位相歪補償手段３が、無線周波数増幅回路４に設けら
れ、例えば、容量可変ダイオードとブランチラインハイ
ブリッドとから成る移相器で構成され、無線周波数増幅
回路４で発生する位相歪に対する補償を行う。また、位
相歪補償手段３に代わって、位相歪補償手段５が、局部
発振回路に設けられる。
Description
【０００１】
【発明の属する技術分野】本発明は、高度の線型性が求
められる送信装置の電力増幅器の歪みを補償する歪補償
回路を有する送信装置に関し、特に、マイクロ波帯やミ
リ波帯で使用される多重無線装置の送信部の電力増幅器
の歪みを補償する歪補償回路を有する送信装置に関す
る。
められる送信装置の電力増幅器の歪みを補償する歪補償
回路を有する送信装置に関し、特に、マイクロ波帯やミ
リ波帯で使用される多重無線装置の送信部の電力増幅器
の歪みを補償する歪補償回路を有する送信装置に関す
る。
【０００２】マイクロ波帯やミリ波帯における通信で
は、１６ＱＡＭや６４ＱＡＭの多値振幅位相変調方式が
多用されている。これらの通信装置に用いられる送信部
の電力増幅器には厳しい線型性が要求される。
は、１６ＱＡＭや６４ＱＡＭの多値振幅位相変調方式が
多用されている。これらの通信装置に用いられる送信部
の電力増幅器には厳しい線型性が要求される。
【０００３】
【従来の技術】一般に、図２３に示すように、電力増幅
器では動作レベルが飽和電力に近づくと、電力増幅器の
利得が低下し〔図２３（Ａ）〕、また、電力増幅器から
出力される信号の位相がずれる性質がある。位相ずれは
進む場合と遅れる場合とがあり、図２３（Ｂ）には進む
場合を示す。したがって、電力増幅器から出力される信
号には、動作レベルが飽和電力に近づくと、振幅変調歪
（以下「ＡＭ−ＡＭ歪」という）および振幅位相変調歪
（以下「ＡＭ−ＰＭ歪」という）が発生する。こうした
歪発生を防ぐために、飽和電力よりもかなり低い信号レ
ベルで電力増幅器を使用することが行われてきた。この
場合、電力増幅器は大型化し、消費電力も大きくなり、
製品コストが高くなるという欠点があった。
器では動作レベルが飽和電力に近づくと、電力増幅器の
利得が低下し〔図２３（Ａ）〕、また、電力増幅器から
出力される信号の位相がずれる性質がある。位相ずれは
進む場合と遅れる場合とがあり、図２３（Ｂ）には進む
場合を示す。したがって、電力増幅器から出力される信
号には、動作レベルが飽和電力に近づくと、振幅変調歪
（以下「ＡＭ−ＡＭ歪」という）および振幅位相変調歪
（以下「ＡＭ−ＰＭ歪」という）が発生する。こうした
歪発生を防ぐために、飽和電力よりもかなり低い信号レ
ベルで電力増幅器を使用することが行われてきた。この
場合、電力増幅器は大型化し、消費電力も大きくなり、
製品コストが高くなるという欠点があった。
【０００４】そこで、電力増幅器で発生する歪を補償す
る歪補償回路を付加して、電力増幅器を飽和電力付近で
動作させるようにした装置が、例えば特開昭５３−８２
１１０号公報にて提案されている。図２４はこうした従
来の歪補償回路を示す。
る歪補償回路を付加して、電力増幅器を飽和電力付近で
動作させるようにした装置が、例えば特開昭５３−８２
１１０号公報にて提案されている。図２４はこうした従
来の歪補償回路を示す。
【０００５】この歪補償回路は、電力増幅器よりも前段
のＩＦ回路またはＲＦ回路に設けられるものであり、電
力増幅器で発生するであろう歪成分に対応する歪成分を
逆位相で予め発生させ、後段の電力増幅器で発生する歪
を打ち消すものである。すなわち、入力された主信号は
ハイブリッド１０１，１０２によって３つの信号線路
（ａ），（ｂ），（ｃ）に分配される。信号線路（ｂ）
では非線型素子を用いた歪発生回路１０３によって主信
号に歪を発生させる。また、信号線路（ｃ）で主信号成
分の振幅と位相とをアッテネータ１０４と移相器１０５
とにより調整して、信号線路（ｂ）の主信号と等振幅か
つ逆位相の信号を生成する。そして、信号線路（ｂ）の
出力と信号線路（ｃ）の出力とを、ハイブリッド１０６
において電力合成して、主信号成分を除き、歪成分のみ
を取り出す。なお、この取り出された歪成分が、後段の
電力増幅器で発生する歪成分に対応する振幅を持ち、か
つ電力増幅器で発生する歪成分と逆位相になるように、
予め歪発生回路１０３を調整する。さらに、ハイブリッ
ド１０７で、信号線路（ａ）の主信号とハイブリッド１
０６からの歪成分とを合成する。主信号と歪成分との位
相関係は信号線路（ａ）に挿入されている遅延線１０８
によって調整される。
のＩＦ回路またはＲＦ回路に設けられるものであり、電
力増幅器で発生するであろう歪成分に対応する歪成分を
逆位相で予め発生させ、後段の電力増幅器で発生する歪
を打ち消すものである。すなわち、入力された主信号は
ハイブリッド１０１，１０２によって３つの信号線路
（ａ），（ｂ），（ｃ）に分配される。信号線路（ｂ）
では非線型素子を用いた歪発生回路１０３によって主信
号に歪を発生させる。また、信号線路（ｃ）で主信号成
分の振幅と位相とをアッテネータ１０４と移相器１０５
とにより調整して、信号線路（ｂ）の主信号と等振幅か
つ逆位相の信号を生成する。そして、信号線路（ｂ）の
出力と信号線路（ｃ）の出力とを、ハイブリッド１０６
において電力合成して、主信号成分を除き、歪成分のみ
を取り出す。なお、この取り出された歪成分が、後段の
電力増幅器で発生する歪成分に対応する振幅を持ち、か
つ電力増幅器で発生する歪成分と逆位相になるように、
予め歪発生回路１０３を調整する。さらに、ハイブリッ
ド１０７で、信号線路（ａ）の主信号とハイブリッド１
０６からの歪成分とを合成する。主信号と歪成分との位
相関係は信号線路（ａ）に挿入されている遅延線１０８
によって調整される。
【０００６】
【発明が解決しようとする課題】しかし、こうした従来
の歪補償回路は、回路構成が複雑なため回路規模が大き
く、またコスト高になる。したがって、折角、電力増幅
器が小型化、低コスト化されても、歪補償回路が実装さ
れた送信装置は、やはり小型化できず、製品コストを低
下させることができないという問題点があった。
の歪補償回路は、回路構成が複雑なため回路規模が大き
く、またコスト高になる。したがって、折角、電力増幅
器が小型化、低コスト化されても、歪補償回路が実装さ
れた送信装置は、やはり小型化できず、製品コストを低
下させることができないという問題点があった。
【０００７】本発明はこのような点に鑑みてなされたも
のであり、構成が簡単で安価な歪補償回路を有する送信
装置を提供することを目的とする。
のであり、構成が簡単で安価な歪補償回路を有する送信
装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明では上記目的を達
成するために、図１に示すように、中間周波数（ＩＦ）
増幅回路に設けられ、無線周波数（ＲＦ）増幅回路４で
発生する振幅歪に対する補償を行う振幅歪補償手段１
と、無線周波数増幅回路４で発生する位相歪に対する補
償を行う位相歪補償手段３または位相歪補償手段５とを
有することを特徴とする歪補償回路を有する送信装置が
提供される。
成するために、図１に示すように、中間周波数（ＩＦ）
増幅回路に設けられ、無線周波数（ＲＦ）増幅回路４で
発生する振幅歪に対する補償を行う振幅歪補償手段１
と、無線周波数増幅回路４で発生する位相歪に対する補
償を行う位相歪補償手段３または位相歪補償手段５とを
有することを特徴とする歪補償回路を有する送信装置が
提供される。
【０００９】位相歪補償手段３は、無線周波数増幅回路
４に設けられる。位相歪補償手段５は、局部発振（ＬＯ
Ｃ）回路に設けられる。以上のような構成において、中
間周波数（ＩＦ）の信号は周波数変換部２において無線
周波数（ＲＦ）の信号に変換され、無線周波数増幅回路
４を介してアンテナ（図示せず）から送信される。周波
数変換部２には局部発振回路が接続され、局部発振信号
が供給される。振幅歪補償手段１が、中間周波数増幅回
路に設けられ、例えば、ゲートバイアスをピンチオフ電
圧付近に設定されたＦＥＴから構成され、無線周波数増
幅回路４で発生する振幅歪に対する補償を行う。一方、
位相歪補償手段３が、無線周波数増幅回路４に設けら
れ、例えば、容量可変ダイオードとブランチラインハイ
ブリッドとから成る移相器で構成され、無線周波数増幅
回路４で発生する位相歪に対する補償を行う。また、位
相歪補償手段３に代わって、位相歪補償手段５が、局部
発振回路に設けられ、例えば、容量可変ダイオードとブ
ランチラインハイブリッドとから成る移相器で構成さ
れ、無線周波数増幅回路４で発生する位相歪に対する補
償を行う。
４に設けられる。位相歪補償手段５は、局部発振（ＬＯ
Ｃ）回路に設けられる。以上のような構成において、中
間周波数（ＩＦ）の信号は周波数変換部２において無線
周波数（ＲＦ）の信号に変換され、無線周波数増幅回路
４を介してアンテナ（図示せず）から送信される。周波
数変換部２には局部発振回路が接続され、局部発振信号
が供給される。振幅歪補償手段１が、中間周波数増幅回
路に設けられ、例えば、ゲートバイアスをピンチオフ電
圧付近に設定されたＦＥＴから構成され、無線周波数増
幅回路４で発生する振幅歪に対する補償を行う。一方、
位相歪補償手段３が、無線周波数増幅回路４に設けら
れ、例えば、容量可変ダイオードとブランチラインハイ
ブリッドとから成る移相器で構成され、無線周波数増幅
回路４で発生する位相歪に対する補償を行う。また、位
相歪補償手段３に代わって、位相歪補償手段５が、局部
発振回路に設けられ、例えば、容量可変ダイオードとブ
ランチラインハイブリッドとから成る移相器で構成さ
れ、無線周波数増幅回路４で発生する位相歪に対する補
償を行う。
【００１０】このように、ＡＭ−ＡＭ歪を中間周波数増
幅回路において補償し、ＡＭ−ＰＭ歪を無線周波数増幅
回路または局部発振回路において補償することができ、
構成が簡単で安価な送信装置の提供が可能となる。
幅回路において補償し、ＡＭ−ＰＭ歪を無線周波数増幅
回路または局部発振回路において補償することができ、
構成が簡単で安価な送信装置の提供が可能となる。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。まず、第１の実施の形態の原理構
成を、図１（Ａ）を参照して説明する。第１の実施の形
態は、中間周波数（ＩＦ）増幅回路に設けられ、無線周
波数（ＲＦ）増幅回路４で発生する振幅歪に対する補償
を行う振幅歪補償手段１と、無線周波数増幅回路４に設
けられ、無線周波数増幅回路４で発生する位相歪に対す
る補償を行う位相歪補償手段３とを備える。
に基づいて説明する。まず、第１の実施の形態の原理構
成を、図１（Ａ）を参照して説明する。第１の実施の形
態は、中間周波数（ＩＦ）増幅回路に設けられ、無線周
波数（ＲＦ）増幅回路４で発生する振幅歪に対する補償
を行う振幅歪補償手段１と、無線周波数増幅回路４に設
けられ、無線周波数増幅回路４で発生する位相歪に対す
る補償を行う位相歪補償手段３とを備える。
【００１２】図２は第１の実施の形態の詳しい構成を示
すブロック図である。図中、歪補償回路（ＬＲＺ１）１
２が図１（Ａ）の振幅歪補償手段１に対応し、歪補償回
路（ＬＲＺ２）２２が図１（Ａ）の位相歪補償手段３に
対応する。
すブロック図である。図中、歪補償回路（ＬＲＺ１）１
２が図１（Ａ）の振幅歪補償手段１に対応し、歪補償回
路（ＬＲＺ２）２２が図１（Ａ）の位相歪補償手段３に
対応する。
【００１３】図中、ＩＦ回路１０は、ＩＦ信号を増幅す
る増幅器１１，１３と、ＡＭ−ＡＭ歪を補償する歪補償
回路１２とから成る。ＲＦ回路２０は、不要波を除去す
るバンドパスフィルタ２１と、ＡＭ−ＰＭ歪を補償する
歪補償回路２２と、マイクロ波帯のＲＦ信号を増幅する
増幅器２３〜２５と、電力増幅器２６とから成る。ロー
カル回路３０は局部発振信号を増幅する増幅器３１，３
２から成る。周波数変換器４０はＩＦ信号をＲＦ信号に
変換する。歪補償回路１２から歪補償回路２２へは、後
述の電圧Ｖｅが送られる。
る増幅器１１，１３と、ＡＭ−ＡＭ歪を補償する歪補償
回路１２とから成る。ＲＦ回路２０は、不要波を除去す
るバンドパスフィルタ２１と、ＡＭ−ＰＭ歪を補償する
歪補償回路２２と、マイクロ波帯のＲＦ信号を増幅する
増幅器２３〜２５と、電力増幅器２６とから成る。ロー
カル回路３０は局部発振信号を増幅する増幅器３１，３
２から成る。周波数変換器４０はＩＦ信号をＲＦ信号に
変換する。歪補償回路１２から歪補償回路２２へは、後
述の電圧Ｖｅが送られる。
【００１４】図３は、歪補償回路１２の内部構成を示す
回路図である。ＦＥＴＱ１のゲートにはゲートバイアス
−ＶｇがコイルＬ１を介して印加されるとともに、ＩＦ
信号がコンデンサＣ１を介して入力される。ゲートバイ
アス−Ｖｇは、ＦＥＴＱ１のピンチオフ電圧Ｖｐ付近に
設定される。ＦＥＴＱ１のソースは接地され、ドレイン
には抵抗Ｒ１およびコイルＬ２を介してバイアスＶｄが
印加される。ドレインからの出力は、コンデンサＣ２を
介してＩＦ信号として出力されるとともに、電圧Ｖｅと
して歪補償回路２２へ送られる。
回路図である。ＦＥＴＱ１のゲートにはゲートバイアス
−ＶｇがコイルＬ１を介して印加されるとともに、ＩＦ
信号がコンデンサＣ１を介して入力される。ゲートバイ
アス−Ｖｇは、ＦＥＴＱ１のピンチオフ電圧Ｖｐ付近に
設定される。ＦＥＴＱ１のソースは接地され、ドレイン
には抵抗Ｒ１およびコイルＬ２を介してバイアスＶｄが
印加される。ドレインからの出力は、コンデンサＣ２を
介してＩＦ信号として出力されるとともに、電圧Ｖｅと
して歪補償回路２２へ送られる。
【００１５】図４は歪補償回路１２の動作を説明する図
である。ＦＥＴＱ１をＡ級バイアスにて使用すると、歪
補償回路１２におけるＩＦ入力電力に対するＩＦ出力電
力特性はＰ２で示す特性となる。すなわち、ＩＦ入力電
力が低い範囲では利得が一定であり、ＩＦ入力電力が増
大するに従い、利得が減少する。しかし、本発明のよう
にゲートバイアス−Ｖｇを、ＦＥＴＱ１のピンチオフ電
圧Ｖｐ付近に設定すると、ＦＥＴＱ１のゲートに入力さ
れるＩＦ信号の電力レベルを増加させて行った場合、ド
レイン電流Ｉｄｓは、図４に示すような特性を示す。し
たがって、領域４２のような範囲では、ＩＦ入力電力に
対するＩＦ出力電力特性が特性Ｐ１のようになり、特性
Ｐ２では利得が低下するのに対して、特性Ｐ１では利得
が増加する。
である。ＦＥＴＱ１をＡ級バイアスにて使用すると、歪
補償回路１２におけるＩＦ入力電力に対するＩＦ出力電
力特性はＰ２で示す特性となる。すなわち、ＩＦ入力電
力が低い範囲では利得が一定であり、ＩＦ入力電力が増
大するに従い、利得が減少する。しかし、本発明のよう
にゲートバイアス−Ｖｇを、ＦＥＴＱ１のピンチオフ電
圧Ｖｐ付近に設定すると、ＦＥＴＱ１のゲートに入力さ
れるＩＦ信号の電力レベルを増加させて行った場合、ド
レイン電流Ｉｄｓは、図４に示すような特性を示す。し
たがって、領域４２のような範囲では、ＩＦ入力電力に
対するＩＦ出力電力特性が特性Ｐ１のようになり、特性
Ｐ２では利得が低下するのに対して、特性Ｐ１では利得
が増加する。
【００１６】すなわち、ゲートバイアス−Ｖｇを、ＦＥ
ＴＱ１のピンチオフ電圧Ｖｐ付近に設定すると、領域４
２では利得伸張となり、電力増幅器２６での入力信号レ
ベル増大に伴って利得が低下する特性とは逆の特性が得
られる。したがって、こうした入力レベルの増加に伴い
利得が増加する動作を利用することにより、電力増幅器
２６のＡＭ−ＡＭ歪成分を補償することができる。な
お、歪補償回路１２はＲＦ回路に設けることも可能では
あるが、ＩＦ回路に設けることにより、ＲＦ回路に設け
る場合に比べ、安価なデバイスを使用することができ、
また、周波数が低いためにＲＦ回路で多用される高価な
低損失誘導体基板を使用する必要もなく、コスト上のメ
リットが大きい。
ＴＱ１のピンチオフ電圧Ｖｐ付近に設定すると、領域４
２では利得伸張となり、電力増幅器２６での入力信号レ
ベル増大に伴って利得が低下する特性とは逆の特性が得
られる。したがって、こうした入力レベルの増加に伴い
利得が増加する動作を利用することにより、電力増幅器
２６のＡＭ−ＡＭ歪成分を補償することができる。な
お、歪補償回路１２はＲＦ回路に設けることも可能では
あるが、ＩＦ回路に設けることにより、ＲＦ回路に設け
る場合に比べ、安価なデバイスを使用することができ、
また、周波数が低いためにＲＦ回路で多用される高価な
低損失誘導体基板を使用する必要もなく、コスト上のメ
リットが大きい。
【００１７】図３に戻って、歪補償回路１２に、複数キ
ャリアを基にしたＩＦ信号が入力されると、その周波数
差、すなわちビート信号がＦＥＴＱ１で発生し、その電
圧がドレイン回路の抵抗Ｒ１の両端で検出できる。この
電圧Ｖｅは、ＩＦ信号レベルの増加とともに増大するも
のである。ＩＦ信号は複数キャリアを基にしたものでな
くとも、変調波を基にしていれば、このビート信号はＦ
ＥＴＱ１で発生する。このビート信号電圧Ｖｅを歪補償
回路２２に制御信号として供給する。
ャリアを基にしたＩＦ信号が入力されると、その周波数
差、すなわちビート信号がＦＥＴＱ１で発生し、その電
圧がドレイン回路の抵抗Ｒ１の両端で検出できる。この
電圧Ｖｅは、ＩＦ信号レベルの増加とともに増大するも
のである。ＩＦ信号は複数キャリアを基にしたものでな
くとも、変調波を基にしていれば、このビート信号はＦ
ＥＴＱ１で発生する。このビート信号電圧Ｖｅを歪補償
回路２２に制御信号として供給する。
【００１８】図５は歪補償回路２２の内部構成を示す回
路図である。すなわち、ブランチラインハイブリッド４
３と可変容量ダイオードＤ１，Ｄ２とから成る移相器に
対して、コイルＬ３を介して電圧Ｖｅが印加されるとと
もに、コンデンサＣ３を介してＲＦ信号が入力される。
また、この移相器からコンデンサＣ４を介してＲＦ信号
が出力される。ブランチラインハイブリッド４３は、マ
イクロストリップラインから成る９０°ハイブリッドで
ある。電圧Ｖｅが可変容量ダイオードＤ１，Ｄ２に印加
されることにより、電圧Ｖｅに応じて可変容量ダイオー
ドＤ１，Ｄ２の静電容量が決まり、その結果、ブランチ
ラインハイブリッド４３の移相量が決まる。すなわち、
歪補償回路１２の抵抗Ｒ１の抵抗値とダイオードバイア
ス電圧Ｖｏを適当に選ぶことにより、ＲＦ入力信号レベ
ル変化に対する位相変化量を、電力増幅器２６が示す位
相変化量の逆特性の形で作り出すことができる。こうし
て、歪補償回路２２が、電力増幅器２６のＡＭ−ＰＭ歪
成分を補償する。
路図である。すなわち、ブランチラインハイブリッド４
３と可変容量ダイオードＤ１，Ｄ２とから成る移相器に
対して、コイルＬ３を介して電圧Ｖｅが印加されるとと
もに、コンデンサＣ３を介してＲＦ信号が入力される。
また、この移相器からコンデンサＣ４を介してＲＦ信号
が出力される。ブランチラインハイブリッド４３は、マ
イクロストリップラインから成る９０°ハイブリッドで
ある。電圧Ｖｅが可変容量ダイオードＤ１，Ｄ２に印加
されることにより、電圧Ｖｅに応じて可変容量ダイオー
ドＤ１，Ｄ２の静電容量が決まり、その結果、ブランチ
ラインハイブリッド４３の移相量が決まる。すなわち、
歪補償回路１２の抵抗Ｒ１の抵抗値とダイオードバイア
ス電圧Ｖｏを適当に選ぶことにより、ＲＦ入力信号レベ
ル変化に対する位相変化量を、電力増幅器２６が示す位
相変化量の逆特性の形で作り出すことができる。こうし
て、歪補償回路２２が、電力増幅器２６のＡＭ−ＰＭ歪
成分を補償する。
【００１９】つぎに、第２の実施の形態を説明する。ま
ず、第２の実施の形態の原理構成を、図１（Ｂ）を参照
して説明する。第２の実施の形態は、中間周波数（Ｉ
Ｆ）増幅回路に設けられ、無線周波数増幅回路４で発生
する振幅歪に対する補償を行う振幅歪補償手段１と、局
部発振（ＬＯＣ）回路に設けられ、無線周波数増幅回路
４で発生する位相歪に対する補償を行う位相歪補償手段
５とを備える。
ず、第２の実施の形態の原理構成を、図１（Ｂ）を参照
して説明する。第２の実施の形態は、中間周波数（Ｉ
Ｆ）増幅回路に設けられ、無線周波数増幅回路４で発生
する振幅歪に対する補償を行う振幅歪補償手段１と、局
部発振（ＬＯＣ）回路に設けられ、無線周波数増幅回路
４で発生する位相歪に対する補償を行う位相歪補償手段
５とを備える。
【００２０】図６は第２の実施の形態の詳しい構成を示
すブロック図である。第２の実施の形態の構成は、第１
の実施の形態の構成と類似しているので、同一構成部分
には同一の符号を付して説明を省略し、相違する部分だ
けを説明する。図中の歪補償回路１２は図１（Ｂ）の振
幅歪補償手段１に対応し、歪補償回路（ＬＲＺ２）３３
は図１（Ｂ）の位相歪補償手段５に対応する。
すブロック図である。第２の実施の形態の構成は、第１
の実施の形態の構成と類似しているので、同一構成部分
には同一の符号を付して説明を省略し、相違する部分だ
けを説明する。図中の歪補償回路１２は図１（Ｂ）の振
幅歪補償手段１に対応し、歪補償回路（ＬＲＺ２）３３
は図１（Ｂ）の位相歪補償手段５に対応する。
【００２１】第２の実施の形態では、歪補償回路３３
が、ＲＦ回路２０ではなく、ローカル回路３０に設けら
れる。歪補償回路３３の内部構成は、図５に示す第１の
実施の形態の歪補償回路２２の内部構成と同じである。
以下において歪補償回路３３の内部構成に言及するとき
には、図５に示す構成を引用する。
が、ＲＦ回路２０ではなく、ローカル回路３０に設けら
れる。歪補償回路３３の内部構成は、図５に示す第１の
実施の形態の歪補償回路２２の内部構成と同じである。
以下において歪補償回路３３の内部構成に言及するとき
には、図５に示す構成を引用する。
【００２２】歪補償回路３３においてローカル信号の位
相を変化させれば周波数変換器４０によってＲＦ信号に
変換された主信号の位相も、それに伴って変化する。し
たがって、歪補償回路３３において、ＩＦ入力信号レベ
ル変化に対する位相変化量を、電力増幅器２６が示す位
相変化量の逆特性の形で作り出すことが可能である。こ
れにより、歪補償回路３３が、電力増幅器２６のＡＭ−
ＰＭ歪成分を補償する。
相を変化させれば周波数変換器４０によってＲＦ信号に
変換された主信号の位相も、それに伴って変化する。し
たがって、歪補償回路３３において、ＩＦ入力信号レベ
ル変化に対する位相変化量を、電力増幅器２６が示す位
相変化量の逆特性の形で作り出すことが可能である。こ
れにより、歪補償回路３３が、電力増幅器２６のＡＭ−
ＰＭ歪成分を補償する。
【００２３】なお一般に、ＡＭ−ＰＭ歪補償回路を構成
する移相器は通常数ｄＢの損失があり、その損失分を増
幅器によって補うことになる。しかし、歪補償回路３３
をローカル回路３０に設ければ、扱う信号はＲＦ回路２
０と違って１周波数のキャリアのみであることから、増
幅器の利得周波数偏差を厳しくする必要がない等の特性
上のメリットがある。
する移相器は通常数ｄＢの損失があり、その損失分を増
幅器によって補うことになる。しかし、歪補償回路３３
をローカル回路３０に設ければ、扱う信号はＲＦ回路２
０と違って１周波数のキャリアのみであることから、増
幅器の利得周波数偏差を厳しくする必要がない等の特性
上のメリットがある。
【００２４】つぎに、第３の実施の形態を説明する。図
７は第３の実施の形態の構成図である。第３の実施の形
態の構成は、第２の実施の形態の構成と基本的に同じで
あるので、同一構成部分には同一の符号を付して説明を
省略し、相違する部分だけを説明する。
７は第３の実施の形態の構成図である。第３の実施の形
態の構成は、第２の実施の形態の構成と基本的に同じで
あるので、同一構成部分には同一の符号を付して説明を
省略し、相違する部分だけを説明する。
【００２５】第３の実施の形態では、歪補償回路１２と
歪補償回路３３との間に直流増幅器４５を挿入する。こ
こで、直流増幅器４５の利得を適切に設定する。これに
より、歪補償回路１２から歪補償回路３３へ送られる制
御信号のレベルが調整され、すなわち、歪補償回路３３
の可変容量ダイオードＤ１，Ｄ２に印加される電圧が調
整され、ＡＭ−ＰＭ歪の補償動作をより最適化すること
が可能となる。
歪補償回路３３との間に直流増幅器４５を挿入する。こ
こで、直流増幅器４５の利得を適切に設定する。これに
より、歪補償回路１２から歪補償回路３３へ送られる制
御信号のレベルが調整され、すなわち、歪補償回路３３
の可変容量ダイオードＤ１，Ｄ２に印加される電圧が調
整され、ＡＭ−ＰＭ歪の補償動作をより最適化すること
が可能となる。
【００２６】つぎに、第４の実施の形態を説明する。図
８は第４の実施の形態の構成図である。第４の実施の形
態の構成は、第３の実施の形態の構成と基本的に同じで
あるので、同一構成部分には同一の符号を付して説明を
省略し、相違する部分だけを説明する。
８は第４の実施の形態の構成図である。第４の実施の形
態の構成は、第３の実施の形態の構成と基本的に同じで
あるので、同一構成部分には同一の符号を付して説明を
省略し、相違する部分だけを説明する。
【００２７】第４の実施の形態では、直流増幅器４５と
歪補償回路３３との間にローパスフィルタ４６を挿入す
る。ＩＦ回路に入力して周波数変換器４０でＲＦ信号に
変換された後、ＲＦ回路で増幅され、アンテナから送出
される主信号は、伝送容量で決まる周波数帯域幅をも
つ。例えば、その周波数帯域幅がＩＦ７０ＭＨｚを中心
に±１３ＭＨｚであるとすれば、歪補償回路１２から歪
補償回路３３へ供給される制御信号の周波数は最高２６
ＭＨｚまで存在することになる。一方、歪補償回路３３
には、ＩＦの７０±１３ＭＨｚの主信号成分も漏れ込ん
でくる可能性がある。この信号成分が歪補償回路３３の
可変容量ダイオードＤ１，Ｄ２によってＲＦ帯に周波数
変換された後に周波数変換器４０に供給されると、周波
数変換器４０のローカル入力端子−ＲＦ出力端子間のア
イソレーションが有限値であることから、この信号成分
が周波数変換器４０の出力に現れる。これは不要波であ
りながらも、主信号と同一の周波数成分を有しているだ
けに、除去することが不可能となる。すなわち、７０±
１３ＭＨｚのＩＦ主信号成分は、歪補償回路３３に入力
される前に除去されている必要がある。この除去のため
にローパスフィルタ４６を使用する。したがって、ロー
パスフィルタ４６のカットオフ周波数は、前例の数値を
用いれば、２６ＭＨｚと５７ＭＨｚとの間に設定され
る。伝送する主信号の周波数帯域幅が広く、かつＩＦが
低い程、このローパスフィルタ４６の必要性は高い。
歪補償回路３３との間にローパスフィルタ４６を挿入す
る。ＩＦ回路に入力して周波数変換器４０でＲＦ信号に
変換された後、ＲＦ回路で増幅され、アンテナから送出
される主信号は、伝送容量で決まる周波数帯域幅をも
つ。例えば、その周波数帯域幅がＩＦ７０ＭＨｚを中心
に±１３ＭＨｚであるとすれば、歪補償回路１２から歪
補償回路３３へ供給される制御信号の周波数は最高２６
ＭＨｚまで存在することになる。一方、歪補償回路３３
には、ＩＦの７０±１３ＭＨｚの主信号成分も漏れ込ん
でくる可能性がある。この信号成分が歪補償回路３３の
可変容量ダイオードＤ１，Ｄ２によってＲＦ帯に周波数
変換された後に周波数変換器４０に供給されると、周波
数変換器４０のローカル入力端子−ＲＦ出力端子間のア
イソレーションが有限値であることから、この信号成分
が周波数変換器４０の出力に現れる。これは不要波であ
りながらも、主信号と同一の周波数成分を有しているだ
けに、除去することが不可能となる。すなわち、７０±
１３ＭＨｚのＩＦ主信号成分は、歪補償回路３３に入力
される前に除去されている必要がある。この除去のため
にローパスフィルタ４６を使用する。したがって、ロー
パスフィルタ４６のカットオフ周波数は、前例の数値を
用いれば、２６ＭＨｚと５７ＭＨｚとの間に設定され
る。伝送する主信号の周波数帯域幅が広く、かつＩＦが
低い程、このローパスフィルタ４６の必要性は高い。
【００２８】つぎに、第５の実施の形態を説明する。図
９は第５の実施の形態の構成図である。第５の実施の形
態の構成は、第４の実施の形態の構成と基本的に同じで
あるので、同一構成部分には同一の符号を付して説明を
省略し、相違する部分だけを説明する。
９は第５の実施の形態の構成図である。第５の実施の形
態の構成は、第４の実施の形態の構成と基本的に同じで
あるので、同一構成部分には同一の符号を付して説明を
省略し、相違する部分だけを説明する。
【００２９】第５の実施の形態では、増幅器１３と周波
数変換器４０との間に遅延線４７を挿入する。ローパス
フィルタ４６が急峻なカットオフ特性を持つ場合、その
遅延特性により歪補償回路３３に供給する制御信号に遅
延が生じる。その結果、周波数変換器４０において、Ｉ
Ｆ回路側の主信号とローカル信号との間に位相ずれが発
生し、ＡＭ−ＰＭ歪補償ができなくなる。遅延線４７は
この位相ずれを防止するために使用されるものであり、
ローパスフィルタ４６の遅延量に相当する遅延量を、Ｉ
Ｆ回路側の主信号に発生させる。これにより、ＡＭ−Ｐ
Ｍ歪補償動作がより最適化される。
数変換器４０との間に遅延線４７を挿入する。ローパス
フィルタ４６が急峻なカットオフ特性を持つ場合、その
遅延特性により歪補償回路３３に供給する制御信号に遅
延が生じる。その結果、周波数変換器４０において、Ｉ
Ｆ回路側の主信号とローカル信号との間に位相ずれが発
生し、ＡＭ−ＰＭ歪補償ができなくなる。遅延線４７は
この位相ずれを防止するために使用されるものであり、
ローパスフィルタ４６の遅延量に相当する遅延量を、Ｉ
Ｆ回路側の主信号に発生させる。これにより、ＡＭ−Ｐ
Ｍ歪補償動作がより最適化される。
【００３０】つぎに、第６の実施の形態を説明する。図
１０は第６の実施の形態の歪補償回路の構成図である。
第６の実施の形態の構成は、第２の実施の形態の構成と
基本的に同じであるので、同一構成部分には同一の符号
を付して説明を省略し、相違する部分だけを説明する。
１０は第６の実施の形態の歪補償回路の構成図である。
第６の実施の形態の構成は、第２の実施の形態の構成と
基本的に同じであるので、同一構成部分には同一の符号
を付して説明を省略し、相違する部分だけを説明する。
【００３１】第６の実施の形態では、歪補償回路３３の
中に切替スイッチ４８を設ける。切替スイッチ４８は、
可変容量ダイオードＤ１，Ｄ２に印加される制御信号Ｖ
ｅとダイオードバイアス電圧Ｖｏとの印加方向を逆転で
きるようにしている。この逆転は、可変容量ダイオード
Ｄ１，Ｄ２の実装方向を逆にすることと同一の効果があ
り、可変容量ダイオードＤ１，Ｄ２の向きを電気的に切
替えることになる。この回路構成により、電力増幅器２
６のＡＭ−ＰＭ歪特性の遅れ位相および進み位相のいず
れに対しても容易に対応することが可能となる。
中に切替スイッチ４８を設ける。切替スイッチ４８は、
可変容量ダイオードＤ１，Ｄ２に印加される制御信号Ｖ
ｅとダイオードバイアス電圧Ｖｏとの印加方向を逆転で
きるようにしている。この逆転は、可変容量ダイオード
Ｄ１，Ｄ２の実装方向を逆にすることと同一の効果があ
り、可変容量ダイオードＤ１，Ｄ２の向きを電気的に切
替えることになる。この回路構成により、電力増幅器２
６のＡＭ−ＰＭ歪特性の遅れ位相および進み位相のいず
れに対しても容易に対応することが可能となる。
【００３２】つぎに、第７の実施の形態を説明する。図
１１は第７の実施の形態の構成図である。第７の実施の
形態の構成は、第５の実施の形態の構成と基本的に同じ
であるので、同一構成部分には同一の符号を付して説明
を省略し、相違する部分だけを説明する。
１１は第７の実施の形態の構成図である。第７の実施の
形態の構成は、第５の実施の形態の構成と基本的に同じ
であるので、同一構成部分には同一の符号を付して説明
を省略し、相違する部分だけを説明する。
【００３３】第７の実施の形態では、温度センサを内蔵
した温度補償回路４９を設ける。温度補償回路４９は、
歪補償回路１２のゲート電圧Ｖｇとドレイン電圧Ｖｄ
と、歪補償回路３３のダイオードバイアス電圧Ｖｏと
を、温度センサの出力に応じて調整して、温度補償を行
うようにする。これにより、いかなる温度においても、
歪補償動作が最適化される。
した温度補償回路４９を設ける。温度補償回路４９は、
歪補償回路１２のゲート電圧Ｖｇとドレイン電圧Ｖｄ
と、歪補償回路３３のダイオードバイアス電圧Ｖｏと
を、温度センサの出力に応じて調整して、温度補償を行
うようにする。これにより、いかなる温度においても、
歪補償動作が最適化される。
【００３４】つぎに、第８の実施の形態を説明する。一
般に、無線送信機では、送信出力を安定させるためにＡ
ＬＣ回路（自動出力レベル制御回路）が設けられるとと
もに、受信側の受信状況に基づき送信出力を制御するＡ
ＴＰＣ回路（送信出力電力制御回路）が設けられること
が多い。そうしたＡＬＣ回路およびＡＴＰＣ回路が設け
られた無線送信機に本発明を適用した場合における更な
る発明を、第８の実施の形態乃至第１５の実施の形態に
おいて説明する。
般に、無線送信機では、送信出力を安定させるためにＡ
ＬＣ回路（自動出力レベル制御回路）が設けられるとと
もに、受信側の受信状況に基づき送信出力を制御するＡ
ＴＰＣ回路（送信出力電力制御回路）が設けられること
が多い。そうしたＡＬＣ回路およびＡＴＰＣ回路が設け
られた無線送信機に本発明を適用した場合における更な
る発明を、第８の実施の形態乃至第１５の実施の形態に
おいて説明する。
【００３５】図１２は第８の実施の形態の構成図であ
る。第８の実施の形態の構成は、図７に示す第３の実施
の形態の構成と基本的に同じであるので、同一構成部分
には同一の符号を付して説明を省略し、相違する部分だ
けを説明する。
る。第８の実施の形態の構成は、図７に示す第３の実施
の形態の構成と基本的に同じであるので、同一構成部分
には同一の符号を付して説明を省略し、相違する部分だ
けを説明する。
【００３６】第８の実施の形態では、ＩＦ回路１０に更
に、増幅器５０、ＡＬＣ回路５１、ＡＴＰＣ回路５２、
および増幅器５３が追加される。ＡＬＣ回路５１にはＡ
ＬＣ制御回路５５が接続され、ＡＬＣ制御回路５５は検
波部５５ａと直流増幅部５５ｂとで構成される。ＡＬＣ
制御回路５５は、ＲＦ回路２０の出力端に接続され、Ｒ
Ｆ出力レベルを検出し、制御電圧としてＡＬＣ回路５１
へ送る。ＡＬＣ回路５１は、ＡＬＣ制御回路５５から送
られた制御電圧に応じて減衰量を変える減衰器であり、
ＲＦ出力レベルに応じて減衰量を変えて、ＲＦ出力レベ
ルの変動を抑制する。
に、増幅器５０、ＡＬＣ回路５１、ＡＴＰＣ回路５２、
および増幅器５３が追加される。ＡＬＣ回路５１にはＡ
ＬＣ制御回路５５が接続され、ＡＬＣ制御回路５５は検
波部５５ａと直流増幅部５５ｂとで構成される。ＡＬＣ
制御回路５５は、ＲＦ回路２０の出力端に接続され、Ｒ
Ｆ出力レベルを検出し、制御電圧としてＡＬＣ回路５１
へ送る。ＡＬＣ回路５１は、ＡＬＣ制御回路５５から送
られた制御電圧に応じて減衰量を変える減衰器であり、
ＲＦ出力レベルに応じて減衰量を変えて、ＲＦ出力レベ
ルの変動を抑制する。
【００３７】ＡＴＰＣ回路５２は、受信側の受信電界強
度に応じて受信側から送られたＳ１信号により、送信出
力を設定する回路である。この例ではＳ１信号として、
ディジタル信号「０」と「１」とが送られ、「０」の場
合には低送信出力に設定し、「１」の場合には高送信出
力に設定する。ＡＴＰＣ回路５２は、従来、歪補償回路
１２よりも前段に設けられていたが、本発明では、歪補
償回路１２よりも後段に設けられる。
度に応じて受信側から送られたＳ１信号により、送信出
力を設定する回路である。この例ではＳ１信号として、
ディジタル信号「０」と「１」とが送られ、「０」の場
合には低送信出力に設定し、「１」の場合には高送信出
力に設定する。ＡＴＰＣ回路５２は、従来、歪補償回路
１２よりも前段に設けられていたが、本発明では、歪補
償回路１２よりも後段に設けられる。
【００３８】ところで、ＡＴＰＣ回路５２により送信出
力の大きさが切り替えられることになるが、高送信出力
の場合には、ＲＦ回路２０で発生する歪が歪補償回路１
２および歪補償回路３３の作動により補償される。しか
し、低送信出力の場合には、ＲＦ回路２２で歪が発生さ
れないにも拘らず、歪補償回路１２および歪補償回路３
３が作動することにより、今度は歪補償回路１２および
歪補償回路３３が歪発生源となってしまう。それを防止
するために、低送信出力の場合には、歪補償回路１２お
よび歪補償回路３３の作動を制限する制御回路５４およ
び制御回路５６を設けるようにしている。すなわち、Ｓ
１信号に基づき低送信出力を認識し、制御回路５４は、
歪補償回路１２のＦＥＴＱ１のゲートバイアス−Ｖｇを
浅く（負値の絶対値を小さく）してゲート電圧をピンチ
オフ電圧Ｖｐから離すようにする。また、制御回路５６
は、低送信出力を認識して、歪補償回路３３に送られる
電圧Ｖｅを小さくして移相量を減らすようにする。
力の大きさが切り替えられることになるが、高送信出力
の場合には、ＲＦ回路２０で発生する歪が歪補償回路１
２および歪補償回路３３の作動により補償される。しか
し、低送信出力の場合には、ＲＦ回路２２で歪が発生さ
れないにも拘らず、歪補償回路１２および歪補償回路３
３が作動することにより、今度は歪補償回路１２および
歪補償回路３３が歪発生源となってしまう。それを防止
するために、低送信出力の場合には、歪補償回路１２お
よび歪補償回路３３の作動を制限する制御回路５４およ
び制御回路５６を設けるようにしている。すなわち、Ｓ
１信号に基づき低送信出力を認識し、制御回路５４は、
歪補償回路１２のＦＥＴＱ１のゲートバイアス−Ｖｇを
浅く（負値の絶対値を小さく）してゲート電圧をピンチ
オフ電圧Ｖｐから離すようにする。また、制御回路５６
は、低送信出力を認識して、歪補償回路３３に送られる
電圧Ｖｅを小さくして移相量を減らすようにする。
【００３９】図１３は制御回路５４の内部構成を示す回
路図である。なお、参考まで図１３に示す歪補償回路１
２の内部構成は、図３に示す構成と同一である。制御回
路５４は、アナログスイッチ５４ａ、直流増幅器５４
ｂ、抵抗Ｒ２から構成される。アナログスイッチ５４ａ
には、電圧Ｖ１，Ｖ２が入力されていて、Ｓ１信号に応
じていずれか一方が選択され、直流増幅器５４ｂおよび
抵抗Ｒ２を経て、ゲートバイアス−Ｖｇが作成される。
電圧Ｖ１，Ｖ２を適切に設定することにより、高送信出
力の場合には、ゲートバイアス−Ｖｇを深く（負値の絶
対値を大きく）してゲート電圧をピンチオフ電圧Ｖｐ付
近に設定し、低送信出力の場合には、ゲートバイアス−
Ｖｇを浅くしてゲート電圧をピンチオフ電圧Ｖｐから離
すようにする。
路図である。なお、参考まで図１３に示す歪補償回路１
２の内部構成は、図３に示す構成と同一である。制御回
路５４は、アナログスイッチ５４ａ、直流増幅器５４
ｂ、抵抗Ｒ２から構成される。アナログスイッチ５４ａ
には、電圧Ｖ１，Ｖ２が入力されていて、Ｓ１信号に応
じていずれか一方が選択され、直流増幅器５４ｂおよび
抵抗Ｒ２を経て、ゲートバイアス−Ｖｇが作成される。
電圧Ｖ１，Ｖ２を適切に設定することにより、高送信出
力の場合には、ゲートバイアス−Ｖｇを深く（負値の絶
対値を大きく）してゲート電圧をピンチオフ電圧Ｖｐ付
近に設定し、低送信出力の場合には、ゲートバイアス−
Ｖｇを浅くしてゲート電圧をピンチオフ電圧Ｖｐから離
すようにする。
【００４０】図１４は制御回路５６の内部構成を示す回
路図である。制御回路５６は直流増幅器４５およびアナ
ログスイッチ５６ａから構成され、アナログスイッチ５
６ａは、直流増幅器４５の電源Ｖｃｃと直流増幅器４５
との間に挿入される。アナログスイッチ５６ａは、Ｓ１
信号に応じて、直流増幅器４５へ電源Ｖｃｃを接続した
り、遮断したりする。すなわち、高送信出力の場合に
は、直流増幅器４５へ電源Ｖｃｃを接続して直流増幅器
４５を作動させ、歪補償回路３３へ電圧Ｖｅを供給す
る。低送信出力の場合には、直流増幅器４５へ電源Ｖｃ
ｃを接続せずに直流増幅器４５を不作動状態にして、歪
補償回路３３へ電圧Ｖｅを供給しない。
路図である。制御回路５６は直流増幅器４５およびアナ
ログスイッチ５６ａから構成され、アナログスイッチ５
６ａは、直流増幅器４５の電源Ｖｃｃと直流増幅器４５
との間に挿入される。アナログスイッチ５６ａは、Ｓ１
信号に応じて、直流増幅器４５へ電源Ｖｃｃを接続した
り、遮断したりする。すなわち、高送信出力の場合に
は、直流増幅器４５へ電源Ｖｃｃを接続して直流増幅器
４５を作動させ、歪補償回路３３へ電圧Ｖｅを供給す
る。低送信出力の場合には、直流増幅器４５へ電源Ｖｃ
ｃを接続せずに直流増幅器４５を不作動状態にして、歪
補償回路３３へ電圧Ｖｅを供給しない。
【００４１】このようにして、低送信出力の場合に、Ｒ
Ｆ回路２０で歪が発生されないにも拘らず、歪補償回路
１２および歪補償回路３３が作動することにより、歪補
償回路１２および歪補償回路３３が歪発生源となってし
まうことが防止される。また、歪補償回路１２は、ゲー
トバイアス−Ｖｇを変えられることにより利得が変化
し、従来のように歪補償回路がＡＴＰＣ回路よりも後段
に設けられていた場合、信号対雑音比Ｃ／Ｎが劣化する
が、本発明のように、ＡＴＰＣ回路５２を、歪補償回路
１２よりも後段に設けることにより、信号対雑音比Ｃ／
Ｎが劣化することを防止できる。
Ｆ回路２０で歪が発生されないにも拘らず、歪補償回路
１２および歪補償回路３３が作動することにより、歪補
償回路１２および歪補償回路３３が歪発生源となってし
まうことが防止される。また、歪補償回路１２は、ゲー
トバイアス−Ｖｇを変えられることにより利得が変化
し、従来のように歪補償回路がＡＴＰＣ回路よりも後段
に設けられていた場合、信号対雑音比Ｃ／Ｎが劣化する
が、本発明のように、ＡＴＰＣ回路５２を、歪補償回路
１２よりも後段に設けることにより、信号対雑音比Ｃ／
Ｎが劣化することを防止できる。
【００４２】つぎに、第９の実施の形態を説明する。第
９の実施の形態の構成は、図１２に示す第８の実施の形
態の構成と基本的に同じである。ただし、制御回路５４
の内部構成だけが異なる。したがって、第９の実施の形
態の説明では、第８の実施の形態の構成と同一構成部分
には同一の符号を付して説明を省略し、相違する部分だ
けを説明する。
９の実施の形態の構成は、図１２に示す第８の実施の形
態の構成と基本的に同じである。ただし、制御回路５４
の内部構成だけが異なる。したがって、第９の実施の形
態の説明では、第８の実施の形態の構成と同一構成部分
には同一の符号を付して説明を省略し、相違する部分だ
けを説明する。
【００４３】図１５は第９の実施の形態の制御回路５４
の内部構成を示す回路図である。第９の実施の形態の制
御回路５４では、直流増幅器５４ｃおよび抵抗Ｒ３が追
加され、直流増幅器５４ｃはアナログスイッチ５４ａに
接続され、抵抗Ｒ３は歪補償回路１２のコイルＬ２に接
続される。すなわち、Ｓ１信号に応じた直流電圧がＦＥ
ＴＱ１のドレインに供給され、これにより、高送信出力
の場合には、ＦＥＴＱ１のゲート電圧がピンチオフ電圧
Ｖｐ付近に設定されたときに適合したドレイン電圧が供
給される。一方、低送信出力の場合には、ＦＥＴＱ１の
ゲート電圧がピンチオフ電圧Ｖｐから離れた通常電圧に
設定されたときに適合したドレイン電圧が供給される。
の内部構成を示す回路図である。第９の実施の形態の制
御回路５４では、直流増幅器５４ｃおよび抵抗Ｒ３が追
加され、直流増幅器５４ｃはアナログスイッチ５４ａに
接続され、抵抗Ｒ３は歪補償回路１２のコイルＬ２に接
続される。すなわち、Ｓ１信号に応じた直流電圧がＦＥ
ＴＱ１のドレインに供給され、これにより、高送信出力
の場合には、ＦＥＴＱ１のゲート電圧がピンチオフ電圧
Ｖｐ付近に設定されたときに適合したドレイン電圧が供
給される。一方、低送信出力の場合には、ＦＥＴＱ１の
ゲート電圧がピンチオフ電圧Ｖｐから離れた通常電圧に
設定されたときに適合したドレイン電圧が供給される。
【００４４】つぎに、第１０の実施の形態を説明する。
第１０の実施の形態の構成は、図１２に示す第８の実施
の形態の構成と基本的に同じである。ただし、制御回路
５６の内部構成だけが異なる。したがって、第１０の実
施の形態の説明では、第８の実施の形態の構成と同一構
成部分には同一の符号を付して説明を省略し、相違する
部分だけを説明する。
第１０の実施の形態の構成は、図１２に示す第８の実施
の形態の構成と基本的に同じである。ただし、制御回路
５６の内部構成だけが異なる。したがって、第１０の実
施の形態の説明では、第８の実施の形態の構成と同一構
成部分には同一の符号を付して説明を省略し、相違する
部分だけを説明する。
【００４５】図１６は、第１０の実施の形態の制御回路
５６の内部構成を示す回路図である。第１０の実施の形
態の制御回路５６では、直流増幅器４５の入力端にアナ
ログスイッチ５６ｂが接続され、アナログスイッチ５６
ｂには、各一端が接地された抵抗Ｒ４，Ｒ５が接続され
る。アナログスイッチ５６ｂは、Ｓ１信号に応じて、抵
抗Ｒ４，Ｒ５のうちの一方を選択して直流増幅器４５の
入力端に接続する。抵抗Ｒ４，Ｒ５の各抵抗値を適切に
設定することにより直流増幅器４５の異なる増幅度が２
つ設定される。したがって、高送信出力の場合には、電
圧Ｖｅを大きく増幅して歪補償回路３３の移相量を増や
し、低送信出力の場合には、電圧Ｖｅを小さく増幅して
歪補償回路３３の移相量を減らすようにする。
５６の内部構成を示す回路図である。第１０の実施の形
態の制御回路５６では、直流増幅器４５の入力端にアナ
ログスイッチ５６ｂが接続され、アナログスイッチ５６
ｂには、各一端が接地された抵抗Ｒ４，Ｒ５が接続され
る。アナログスイッチ５６ｂは、Ｓ１信号に応じて、抵
抗Ｒ４，Ｒ５のうちの一方を選択して直流増幅器４５の
入力端に接続する。抵抗Ｒ４，Ｒ５の各抵抗値を適切に
設定することにより直流増幅器４５の異なる増幅度が２
つ設定される。したがって、高送信出力の場合には、電
圧Ｖｅを大きく増幅して歪補償回路３３の移相量を増や
し、低送信出力の場合には、電圧Ｖｅを小さく増幅して
歪補償回路３３の移相量を減らすようにする。
【００４６】つぎに、第１１の実施の形態を説明する。
図１７は、第１１の実施の形態の構成を示すブロック図
である。第１１の実施の形態の構成は、図１２に示す第
８の実施の形態の構成と基本的に同じであるので、同一
構成部分には同一の符号を付して説明を省略し、相違す
る部分だけを説明する。
図１７は、第１１の実施の形態の構成を示すブロック図
である。第１１の実施の形態の構成は、図１２に示す第
８の実施の形態の構成と基本的に同じであるので、同一
構成部分には同一の符号を付して説明を省略し、相違す
る部分だけを説明する。
【００４７】第１１の実施の形態では、制御回路５４お
よび制御回路５６に対してＳ１信号を入力せず、代わり
に、制御回路５４および制御回路５６に、ＡＬＣ制御回
路５５の直流増幅部５５ｂがコンパレータ５７を介して
接続される。コンパレータ５７は、直流増幅部５５ｂの
出力するアナログの送信出力電圧を所定の閾値と比較
し、Ｓ１信号と同じとなるディジタル信号「０」と
「１」とを出力する。つまり、低送信出力時には「０」
を出力し、高送信出力時には「１」を出力する。したが
って、制御回路５４および制御回路５６は、第８の実施
の形態の場合と全く同じ動作を行うことができる。
よび制御回路５６に対してＳ１信号を入力せず、代わり
に、制御回路５４および制御回路５６に、ＡＬＣ制御回
路５５の直流増幅部５５ｂがコンパレータ５７を介して
接続される。コンパレータ５７は、直流増幅部５５ｂの
出力するアナログの送信出力電圧を所定の閾値と比較
し、Ｓ１信号と同じとなるディジタル信号「０」と
「１」とを出力する。つまり、低送信出力時には「０」
を出力し、高送信出力時には「１」を出力する。したが
って、制御回路５４および制御回路５６は、第８の実施
の形態の場合と全く同じ動作を行うことができる。
【００４８】なお、第１１の実施の形態を、第９乃至第
１０の実施の形態に適用するようにしてもよい。つぎ
に、第１２の実施の形態を説明する。
１０の実施の形態に適用するようにしてもよい。つぎ
に、第１２の実施の形態を説明する。
【００４９】図１８は、第１２の実施の形態の構成を示
すブロック図である。第１２の実施の形態の構成は、図
１２に示す第８の実施の形態の構成と基本的に同じであ
るので、同一構成部分には同一の符号を付して説明を省
略し、相違する部分だけを説明する。なお、図１８では
歪補償回路３３、制御回路５６等の図示を省略している
が、これらは、第８の実施の形態と同じである。
すブロック図である。第１２の実施の形態の構成は、図
１２に示す第８の実施の形態の構成と基本的に同じであ
るので、同一構成部分には同一の符号を付して説明を省
略し、相違する部分だけを説明する。なお、図１８では
歪補償回路３３、制御回路５６等の図示を省略している
が、これらは、第８の実施の形態と同じである。
【００５０】第１２の実施の形態では、制御回路５４が
設けられず、ＡＬＣ制御回路５５の直流増幅部５５ｂが
直流増幅部５８を介して歪補償回路１２に接続されてい
る。すなわち、直流増幅部５５ｂの出力する送信出力電
圧を増幅して、直接ゲートバイアス−Ｖｇを得るように
している。
設けられず、ＡＬＣ制御回路５５の直流増幅部５５ｂが
直流増幅部５８を介して歪補償回路１２に接続されてい
る。すなわち、直流増幅部５５ｂの出力する送信出力電
圧を増幅して、直接ゲートバイアス−Ｖｇを得るように
している。
【００５１】なお、第１２の実施の形態を、第９乃至第
１１の実施の形態に適用するようにしてもよい。つぎ
に、第１３の実施の形態を説明する。
１１の実施の形態に適用するようにしてもよい。つぎ
に、第１３の実施の形態を説明する。
【００５２】図１９は、第１３の実施の形態の構成を示
すブロック図である。第１３の実施の形態の構成は、図
１２に示す第８の実施の形態の構成と基本的に同じであ
るので、同一構成部分には同一の符号を付して説明を省
略し、相違する部分だけを説明する。
すブロック図である。第１３の実施の形態の構成は、図
１２に示す第８の実施の形態の構成と基本的に同じであ
るので、同一構成部分には同一の符号を付して説明を省
略し、相違する部分だけを説明する。
【００５３】第１３の実施の形態では制御回路５９が設
けられる。制御回路５９は、Ｓ１信号に基づき、歪補償
回路３３のバイアス電圧Ｖｏを制御する。歪補償回路１
２からの電圧Ｖｅは歪補償回路３３へ直接送られる。制
御回路５４に関する構成は第８の実施の形態の構成と同
じである。
けられる。制御回路５９は、Ｓ１信号に基づき、歪補償
回路３３のバイアス電圧Ｖｏを制御する。歪補償回路１
２からの電圧Ｖｅは歪補償回路３３へ直接送られる。制
御回路５４に関する構成は第８の実施の形態の構成と同
じである。
【００５４】図２０は制御回路５９の内部構成を示す回
路図である。参考まで図２０に示す歪補償回路３３の内
部構成は、図５に示す構成と同一である。制御回路５９
は、アナログスイッチ５９ａから構成される。アナログ
スイッチ５９ａには、電圧Ｖ１，Ｖ２が入力されてい
て、Ｓ１信号に応じていずれか一方が選択され、選択さ
れた電圧がバイアス電圧Ｖｏとして歪補償回路３３へ供
給される。これにより、送信出力の大小に応じて、電圧
Ｖｅの増幅率ではなく、バイアス電圧Ｖｏが変えられ、
歪補償回路３３の移相量が変えられる。
路図である。参考まで図２０に示す歪補償回路３３の内
部構成は、図５に示す構成と同一である。制御回路５９
は、アナログスイッチ５９ａから構成される。アナログ
スイッチ５９ａには、電圧Ｖ１，Ｖ２が入力されてい
て、Ｓ１信号に応じていずれか一方が選択され、選択さ
れた電圧がバイアス電圧Ｖｏとして歪補償回路３３へ供
給される。これにより、送信出力の大小に応じて、電圧
Ｖｅの増幅率ではなく、バイアス電圧Ｖｏが変えられ、
歪補償回路３３の移相量が変えられる。
【００５５】なお、第１３の実施の形態を、第９、第１
１、および第１２の実施の形態のいずれかに適用するよ
うにしてもよい。つぎに、第１４の実施の形態を説明す
る。
１、および第１２の実施の形態のいずれかに適用するよ
うにしてもよい。つぎに、第１４の実施の形態を説明す
る。
【００５６】図２１は、第１４の実施の形態の構成を示
すブロック図である。第１４の実施の形態は、第１３の
実施の形態に図１７の第１１の実施の形態を組み合わせ
たものである。すなわち、コンパレータ６０を設け、Ａ
ＬＣ制御回路５５から送られた送信出力レベルを、コン
パレータ６０によりＳ１信号と同じ信号に変換し、アナ
ログスイッチ５９ａへ加えている。
すブロック図である。第１４の実施の形態は、第１３の
実施の形態に図１７の第１１の実施の形態を組み合わせ
たものである。すなわち、コンパレータ６０を設け、Ａ
ＬＣ制御回路５５から送られた送信出力レベルを、コン
パレータ６０によりＳ１信号と同じ信号に変換し、アナ
ログスイッチ５９ａへ加えている。
【００５７】なお、第１４の実施の形態を、第９、第１
１、および第１２の実施の形態のいずれかに適用するよ
うにしてもよい。つぎに、第１５の実施の形態を説明す
る。
１、および第１２の実施の形態のいずれかに適用するよ
うにしてもよい。つぎに、第１５の実施の形態を説明す
る。
【００５８】図２２は、第１５の実施の形態の構成を示
すブロック図である。第１５の実施の形態は、第１３の
実施の形態に図１８の第１２の実施の形態を組み合わせ
たものである。すなわち、直流増幅器６１を設け、ＡＬ
Ｃ制御回路５５から送られた送信出力レベルを、直流増
幅器６１により増幅してバイアス電圧Ｖｏを直接作成し
ている。
すブロック図である。第１５の実施の形態は、第１３の
実施の形態に図１８の第１２の実施の形態を組み合わせ
たものである。すなわち、直流増幅器６１を設け、ＡＬ
Ｃ制御回路５５から送られた送信出力レベルを、直流増
幅器６１により増幅してバイアス電圧Ｖｏを直接作成し
ている。
【００５９】なお、第１５の実施の形態を、第９、第１
１、および第１２の実施の形態のいずれかに適用するよ
うにしてもよい。
１、および第１２の実施の形態のいずれかに適用するよ
うにしてもよい。
【００６０】
【発明の効果】以上説明したように本発明では、電力増
幅器のＡＭ−ＡＭ歪をＩＦ回路において補償し、ＡＭ−
ＰＭ歪をＲＦ回路あるいはローカル回路において補償す
るようにした。これにより、構成が簡単で安価な歪補償
回路を提供することが可能となった。
幅器のＡＭ−ＡＭ歪をＩＦ回路において補償し、ＡＭ−
ＰＭ歪をＲＦ回路あるいはローカル回路において補償す
るようにした。これにより、構成が簡単で安価な歪補償
回路を提供することが可能となった。
【００６１】また、制御信号のレベル調整、不要周波数
の除去、遅延対策、可変容量ダイオードの印加電圧切替
え、温度補償などの工夫を加えた。これにより、高性能
な歪補償回路を提供することができるようになった。
の除去、遅延対策、可変容量ダイオードの印加電圧切替
え、温度補償などの工夫を加えた。これにより、高性能
な歪補償回路を提供することができるようになった。
【００６２】また、ＡＴＰＣ回路を備えている送信機に
おいて、送信出力が低く設定されたときに、歪補償回路
の補償動作を制限する。これにより、低送信出力時の送
信機の入出力特性の直線性が確保される。
おいて、送信出力が低く設定されたときに、歪補償回路
の補償動作を制限する。これにより、低送信出力時の送
信機の入出力特性の直線性が確保される。
【００６３】さらにまた、ＡＴＰＣ回路を振幅歪補償回
路よりも後段に設けるようにする。これにより、信号対
雑音比Ｃ／Ｎの劣化が防止される。
路よりも後段に設けるようにする。これにより、信号対
雑音比Ｃ／Ｎの劣化が防止される。
【図１】図１（Ａ）は本発明の第１の実施の形態の原理
構成を示す図であり、図１（Ｂ）は本発明の第２の実施
の形態の原理構成を示す図である。
構成を示す図であり、図１（Ｂ）は本発明の第２の実施
の形態の原理構成を示す図である。
【図２】第１の実施の形態の詳しい構成を示すブロック
図である。
図である。
【図３】歪補償回路の内部構成を示す回路図である。
【図４】歪補償回路の動作を説明する図である。
【図５】歪補償回路の内部構成を示す回路図である。
【図６】第２の実施の形態の詳しい構成を示すブロック
図である。
図である。
【図７】第３の実施の形態の構成図である。
【図８】第４の実施の形態の構成図である。
【図９】第５の実施の形態の構成図である。
【図１０】第６の実施の形態の歪補償回路の構成図であ
る。
る。
【図１１】第７の実施の形態の構成図である。
【図１２】第８の実施の形態の構成図である。
【図１３】図１２の制御回路５４の内部構成を示す回路
図である。
図である。
【図１４】図１２の制御回路５６の内部構成を示す回路
図である。
図である。
【図１５】第９の実施の形態の制御回路の内部構成を示
す回路図である。
す回路図である。
【図１６】第１０の実施の形態の制御回路の内部構成を
示す回路図である。
示す回路図である。
【図１７】第１１の実施の形態の構成図である。
【図１８】第１２の実施の形態の構成図である。
【図１９】第１３の実施の形態の構成図である。
【図２０】第１３の実施の形態の制御回路の内部構成を
示す回路図である。
示す回路図である。
【図２１】第１４の実施の形態の制御回路の内部構成を
示す回路図である。
示す回路図である。
【図２２】第１５の実施の形態の制御回路の内部構成を
示す回路図である。
示す回路図である。
【図２３】図２３（Ａ）は電力増幅器の動作レベルに対
する利得の特性を示す図であり、図２３（Ｂ）は電力増
幅器の動作レベルに対する位相の特性を示す図である。
する利得の特性を示す図であり、図２３（Ｂ）は電力増
幅器の動作レベルに対する位相の特性を示す図である。
【図２４】従来の歪補償回路を示す回路図である。
１ 振幅歪補償手段 ２ 周波数変換部 ３ 位相歪補償手段 ４ 無線周波数増幅回路 ５ 位相歪補償手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 早坂 巧一 宮城県仙台市青葉区一番町１丁目２番25号 富士通東北ディジタル・テクノロジ株式 会社内 (72)発明者 渋谷 康弘 宮城県仙台市青葉区一番町１丁目２番25号 富士通東北ディジタル・テクノロジ株式 会社内
Claims (20)
- 【請求項１】 入力する中間周波数信号を増幅する中間
周波数増幅回路と、該中間周波数増幅回路の出力が無線
周波数に変換された信号を受けて増幅する無線周波数増
幅回路と、該無線周波数増幅回路で生じる歪みを補償す
る歪補償回路とを有する送信装置において、 前記中間周波数増幅回路に設けられ、前記無線周波数増
幅回路で発生する振幅歪に対する補償を行う振幅歪補償
手段と、 前記無線周波数増幅回路で発生する位相歪に対する補償
を行う位相歪補償手段と、 を有することを特徴とする歪補償回路を有する送信装
置。 - 【請求項２】 前記位相歪補償手段は、前記無線周波数
増幅回路に設けられることを特徴とする請求項１記載の
歪補償回路を有する送信装置。 - 【請求項３】 前記位相歪補償手段は、局部発振回路に
設けられることを特徴とする請求項１記載の歪補償回路
を有する送信装置。 - 【請求項４】 前記振幅歪補償手段は、ゲートバイアス
をピンチオフ電圧付近に設定されたＦＥＴから構成され
ることを特徴とする請求項１記載の歪補償回路を有する
送信装置。 - 【請求項５】 温度センサを備え、前記ＦＥＴのバイア
ス電圧を前記温度センサの出力に応じて制御して、前記
振幅歪補償手段に対する温度補償を行う温度補償手段を
さらに有することを特徴とする請求項４記載の歪補償回
路を有する送信装置。 - 【請求項６】 前記位相歪補償手段は、容量可変ダイオ
ードとブランチラインハイブリッドとから構成される移
相器であり、 前記振幅歪補償手段からビート信号電圧を取り出し、前
記容量可変ダイオードに印加する印加手段をさらに有す
ることを特徴とする請求項１記載の歪補償回路を有する
送信装置。 - 【請求項７】 前記印加手段は、前記ビート信号電圧を
直流増幅する直流増幅手段を含むことを特徴とする請求
項６記載の歪補償回路を有する送信装置。 - 【請求項８】 前記印加手段は、前記ビート信号電圧に
含まれる中間周波数帯の信号を遮断するローパスフィル
タを含むことを特徴とする請求項６記載の歪補償回路を
有する送信装置。 - 【請求項９】 中間周波数増幅回路に設けられ、前記ロ
ーパスフィルタの遅延時間に相当する所定時間の遅延を
行う遅延手段をさらに有することを特徴とする請求項８
記載の歪補償回路を有する送信装置。 - 【請求項１０】 前記印加手段は、前記容量可変ダイオ
ードに印加される前記ビート信号電圧および前記容量可
変ダイオードに印加されるバイアス電圧の前記容量可変
ダイオードに対する印加方向を切り替える反転スイッチ
を含むことを特徴とする請求項６記載の歪補償回路を有
する送信装置。 - 【請求項１１】 温度センサを備え、前記容量可変ダイ
オードに印加されるバイアス電圧を前記温度センサの出
力に応じて制御して、前記位相歪補償手段に対する温度
補償を行う温度補償手段をさらに有することを特徴とす
る請求項６記載の歪補償回路を有する送信装置。 - 【請求項１２】 入力する中間周波数信号を増幅する中
間周波数増幅回路と、該中間周波数増幅回路の出力が無
線周波数に変換された信号を受けて増幅する無線周波数
増幅回路と、該無線周波数増幅回路で生じる歪みを補償
する歪補償回路とを有する送信装置において、 前記中間周波数増幅回路に設けられ、ゲートバイアスを
ピンチオフ電圧付近に設定されたＦＥＴから構成され、
前記無線周波数増幅回路で発生する振幅歪に対する補償
を行う振幅歪補償手段と、 容量可変ダイオードとブランチラインハイブリッドとか
ら構成され、前記無線周波数増幅回路で発生する位相歪
に対する補償を行う位相歪補償手段と、 前記振幅歪補償手段からビート信号電圧を取り出し、前
記容量可変ダイオードに印加する印加手段と、 を有することを特徴とする歪補償回路を有する送信装
置。 - 【請求項１３】 受信側における受信電界強度情報に基
づき送信出力レベルを制御する送信出力制御回路、およ
び無線周波数増幅回路で生じる歪みを補償する歪補償回
路とを有する送信装置において、 中間周波数増幅回路に設けられ、無線周波数増幅回路で
発生する振幅歪に対する補償を行う振幅歪補償手段と、 局部発振回路に設けられ、前記無線周波数増幅回路で発
生する位相歪に対する補償を行う位相歪補償手段と、 前記振幅歪補償手段よりも後段に設けられた送信出力制
御回路と、 前記送信出力制御回路により送信出力レベルが低下され
ているときに、前記振幅歪補償手段の補償動作を制限す
る振幅歪補償制限手段と、 前記送信出力制御回路により送信出力レベルが低下され
ているときに、前記位相歪補償手段の補償動作を制限す
る位相歪補償制限手段と、 を有することを特徴とする歪補償回路を有する送信装
置。 - 【請求項１４】 前記振幅歪補償制限手段は、前記送信
出力制御回路に送られる受信電界強度情報を利用して送
信出力レベルが低下されていることを認識することを特
徴とする請求項１３記載の歪補償回路を有する送信装
置。 - 【請求項１５】 前記位相歪補償制限手段は、前記送信
出力制御回路に送られる受信電界強度情報を利用して送
信出力レベルが低下されていることを認識することを特
徴とする請求項１３記載の歪補償回路を有する送信装
置。 - 【請求項１６】 前記振幅歪補償制限手段は、前記無線
周波数増幅回路の出力電力レベルを利用して送信出力レ
ベルが低下されていることを認識することを特徴とする
請求項１３記載の歪補償回路を有する送信装置。 - 【請求項１７】 前記位相歪補償制限手段は、前記無線
周波数増幅回路の出力電力レベルを利用して送信出力レ
ベルが低下されていることを認識することを特徴とする
請求項１３記載の歪補償回路を有する送信装置。 - 【請求項１８】 前記振幅歪補償手段は、ゲートバイア
スをピンチオフ電圧付近に設定されたＦＥＴから構成さ
れ、 前記振幅歪補償制限手段は、前記ＦＥＴのゲートバイア
スをピンチオフ電圧から離すことにより、前記振幅歪補
償手段の補償動作を制限することを特徴とする請求項１
３記載の歪補償回路を有する送信装置。 - 【請求項１９】 前記位相歪補償手段は、前記振幅歪補
償手段からビート信号電圧を受け、当該ビート信号電圧
に応じて移相量を変える移相器から構成され、 前記位相歪補償制限手段は、前記移相器へ供給されるビ
ート信号電圧を低下させることにより、前記位相歪補償
手段の補償動作を制限することを特徴とする請求項１３
記載の歪補償回路を有する送信装置。 - 【請求項２０】 前記位相歪補償手段は、容量可変ダイ
オードとブランチラインハイブリッドとからなる移相器
で構成され、 前記位相歪補償制限手段は、前記容量可変ダイオードに
供給されるバイアス電圧を変化させることにより、前記
位相歪補償手段の補償動作を制限することを特徴とする
請求項１３記載の歪補償回路を有する送信装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18464496A JP3708232B2 (ja) | 1995-10-30 | 1996-07-15 | 歪補償回路を有する送信装置 |
| US08/739,800 US5915213A (en) | 1995-10-30 | 1996-10-30 | Transmitter apparatus with linearizing circuit to compensate for distortion in power amplifier |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-282194 | 1995-10-30 | ||
| JP28219495 | 1995-10-30 | ||
| JP18464496A JP3708232B2 (ja) | 1995-10-30 | 1996-07-15 | 歪補償回路を有する送信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09186614A true JPH09186614A (ja) | 1997-07-15 |
| JP3708232B2 JP3708232B2 (ja) | 2005-10-19 |
Family
ID=26502613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18464496A Expired - Lifetime JP3708232B2 (ja) | 1995-10-30 | 1996-07-15 | 歪補償回路を有する送信装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5915213A (ja) |
| JP (1) | JP3708232B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6507731B1 (en) | 1998-11-26 | 2003-01-14 | Nec Corporation | Wireless communication apparatus with transmission power controller and method thereof |
| JP2007521700A (ja) * | 2003-10-20 | 2007-08-02 | トムソン ライセンシング | 無線送信機に使用するための前置補償器 |
| WO2008155819A1 (ja) * | 2007-06-19 | 2008-12-24 | Fujitsu Limited | 電力増幅制御装置 |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6262631B1 (en) * | 1998-04-30 | 2001-07-17 | The Whitaker Corporation | Silicon power bipolar junction transistor with an integrated linearizer |
| US6442374B1 (en) * | 1998-11-04 | 2002-08-27 | Lockheed Martin Corporation | Method and apparatus for high frequency wireless communication |
| US6172564B1 (en) * | 1999-07-30 | 2001-01-09 | Eugene Rzyski | Intermodulation product cancellation circuit |
| US6326843B1 (en) * | 2000-02-25 | 2001-12-04 | Telefonaktiebolaget Lm Ericsson (Publ) | Analog reflective predistorter for power amplifiers |
| US6900884B2 (en) * | 2001-10-04 | 2005-05-31 | Lockheed Martin Corporation | Automatic measurement of the modulation transfer function of an optical system |
| US6750709B2 (en) | 2001-11-30 | 2004-06-15 | The Boeing Company | Bipolar transistor-based linearizer with programmable gain and phase response system |
| JP4083167B2 (ja) * | 2002-05-31 | 2008-04-30 | 富士通株式会社 | 増幅装置 |
| US7072679B2 (en) * | 2002-06-28 | 2006-07-04 | Harris Corporation | Automatic transmit power control disabling |
| US6734734B2 (en) | 2002-07-24 | 2004-05-11 | Teledyne Technologies Incorporated | Amplifier phase droop and phase noise systems and methods |
| US20050144576A1 (en) * | 2003-12-25 | 2005-06-30 | Nec Electronics Corporation | Design method for semiconductor circuit device, design method for semiconductor circuit, and semiconductor circuit device |
| US7693491B2 (en) * | 2004-11-30 | 2010-04-06 | Broadcom Corporation | Method and system for transmitter output power compensation |
| US7656236B2 (en) | 2007-05-15 | 2010-02-02 | Teledyne Wireless, Llc | Noise canceling technique for frequency synthesizer |
| US8179045B2 (en) | 2008-04-22 | 2012-05-15 | Teledyne Wireless, Llc | Slow wave structure having offset projections comprised of a metal-dielectric composite stack |
| US8331879B2 (en) * | 2008-10-15 | 2012-12-11 | Research In Motion Limited | Multi-dimensional Volterra series transmitter linearization |
| US9160071B2 (en) * | 2010-12-20 | 2015-10-13 | Kathrein-Werke Kg | Active antenna for filtering radio signal in two frequency bands |
| US9166834B2 (en) | 2012-06-20 | 2015-10-20 | MagnaCom Ltd. | Method and system for corrupt symbol handling for providing high reliability sequences |
| CN104769875B (zh) | 2012-06-20 | 2018-07-06 | 安华高科技通用Ip(新加坡)公司 | 采用正交频分复用的高频谱效率传输 |
| US8781008B2 (en) | 2012-06-20 | 2014-07-15 | MagnaCom Ltd. | Highly-spectrally-efficient transmission using orthogonal frequency division multiplexing |
| US8565363B1 (en) | 2012-06-20 | 2013-10-22 | MagnaCom Ltd. | Fine phase estimation for highly spectrally efficient communications |
| US8811548B2 (en) | 2012-11-14 | 2014-08-19 | MagnaCom, Ltd. | Hypotheses generation based on multidimensional slicing |
| US9088400B2 (en) | 2012-11-14 | 2015-07-21 | MagnaCom Ltd. | Hypotheses generation based on multidimensional slicing |
| US9202660B2 (en) | 2013-03-13 | 2015-12-01 | Teledyne Wireless, Llc | Asymmetrical slow wave structures to eliminate backward wave oscillations in wideband traveling wave tubes |
| US9197168B2 (en) * | 2013-07-23 | 2015-11-24 | Mstar Semiconductor, Inc. | Amplitude modulation to phase modulation (AMPM) distortion compensation |
| US9118519B2 (en) | 2013-11-01 | 2015-08-25 | MagnaCom Ltd. | Reception of inter-symbol-correlated signals using symbol-by-symbol soft-output demodulator |
| US8804879B1 (en) | 2013-11-13 | 2014-08-12 | MagnaCom Ltd. | Hypotheses generation based on multidimensional slicing |
| US9130637B2 (en) | 2014-01-21 | 2015-09-08 | MagnaCom Ltd. | Communication methods and systems for nonlinear multi-user environments |
| US9496900B2 (en) | 2014-05-06 | 2016-11-15 | MagnaCom Ltd. | Signal acquisition in a multimode environment |
| US8891701B1 (en) | 2014-06-06 | 2014-11-18 | MagnaCom Ltd. | Nonlinearity compensation for reception of OFDM signals |
| US9246523B1 (en) | 2014-08-27 | 2016-01-26 | MagnaCom Ltd. | Transmitter signal shaping |
| US10075310B2 (en) * | 2014-08-28 | 2018-09-11 | Lockheed Martin Corporation | Adaptive linearizer |
| US9276619B1 (en) | 2014-12-08 | 2016-03-01 | MagnaCom Ltd. | Dynamic configuration of modulation and demodulation |
| US9191247B1 (en) | 2014-12-09 | 2015-11-17 | MagnaCom Ltd. | High-performance sequence estimation system and method of operation |
| US9831833B1 (en) * | 2016-01-28 | 2017-11-28 | Rockwell Collins, Inc. | Power amplifier |
| TWI647905B (zh) | 2017-02-15 | 2019-01-11 | 立積電子股份有限公司 | 用於對放大器的線性度進行補償的前置補償器 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0431201B1 (en) * | 1989-06-30 | 1995-12-13 | Nippon Telegraph And Telephone Corporation | Linear transmitter |
| US5170495A (en) * | 1990-10-31 | 1992-12-08 | Northern Telecom Limited | Controlling clipping in a microwave power amplifier |
| US5175879A (en) * | 1991-04-25 | 1992-12-29 | Motorola, Inc. | Linear amplifier with feedback path and phase error compensation |
| SE470455B (sv) * | 1992-08-24 | 1994-04-11 | Ericsson Telefon Ab L M | Anordning för kompensering av fasvridningen i återkopplingsslingan vid en kartesiskt återkopplad effektförstärkare |
| US5420536A (en) * | 1993-03-16 | 1995-05-30 | Victoria University Of Technology | Linearized power amplifier |
| JP2948054B2 (ja) * | 1993-05-21 | 1999-09-13 | アルプス電気株式会社 | 送受信機 |
| JPH07154169A (ja) * | 1993-11-30 | 1995-06-16 | Matsushita Electric Ind Co Ltd | 高周波電力増幅器 |
-
1996
- 1996-07-15 JP JP18464496A patent/JP3708232B2/ja not_active Expired - Lifetime
- 1996-10-30 US US08/739,800 patent/US5915213A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6507731B1 (en) | 1998-11-26 | 2003-01-14 | Nec Corporation | Wireless communication apparatus with transmission power controller and method thereof |
| JP2007521700A (ja) * | 2003-10-20 | 2007-08-02 | トムソン ライセンシング | 無線送信機に使用するための前置補償器 |
| WO2008155819A1 (ja) * | 2007-06-19 | 2008-12-24 | Fujitsu Limited | 電力増幅制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5915213A (en) | 1999-06-22 |
| JP3708232B2 (ja) | 2005-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3708232B2 (ja) | 歪補償回路を有する送信装置 | |
| US7061314B2 (en) | High linearity doherty communication amplifier with phase control | |
| KR100359600B1 (ko) | 진폭 엔벨로프를 생성하기 위한 부하 제어를 갖는 증폭기시스템 | |
| US7062236B2 (en) | Transmitter circuits | |
| US5101172A (en) | Linear amplifier | |
| US6085074A (en) | Apparatus and method for amplifying an amplitude-varying signal | |
| US6930549B2 (en) | Variable gain amplifier for use in communications | |
| US7728662B2 (en) | Saturated power amplifier with selectable and variable output power levels | |
| US5023937A (en) | Transmitter with improved linear amplifier control | |
| US7199652B2 (en) | Amplifier; and transmitter and communication device incorporating the same | |
| JPH08274559A (ja) | 出力電力制御装置 | |
| US7822393B2 (en) | Transmission apparatus and communication apparatus | |
| US20030045264A1 (en) | Adaptive linearization technique for communication building block | |
| US7400690B2 (en) | Adaptive phase controller, method of controlling a phase and transmitter employing the same | |
| US7227419B2 (en) | Power distribution and biasing in RF switch-mode power amplifiers | |
| US7209715B2 (en) | Power amplifying method, power amplifier, and communication apparatus | |
| US6799027B1 (en) | Amplifier circuit | |
| CN115088191A (zh) | 功率放大电路、高频电路以及通信装置 | |
| AU747958B2 (en) | Radio frequency (RF) detection circuit | |
| US6239656B1 (en) | Power amplifier | |
| JP2004297277A (ja) | 高周波増幅回路およびそれを用いた送信機、受信機ならびに送受信機 | |
| JPH1155341A (ja) | 歪補償回路 | |
| JPH08125450A (ja) | 無線送受信機 | |
| JPH0548346A (ja) | 線形化電力増幅回路 | |
| JP2003078370A (ja) | 利得可変増幅回路およびそれを用いた受信機ならびに送信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050802 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050803 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130812 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |