JP5233444B2 - 歪補償増幅器および前置歪補償増幅装置 - Google Patents
歪補償増幅器および前置歪補償増幅装置 Download PDFInfo
- Publication number
- JP5233444B2 JP5233444B2 JP2008171417A JP2008171417A JP5233444B2 JP 5233444 B2 JP5233444 B2 JP 5233444B2 JP 2008171417 A JP2008171417 A JP 2008171417A JP 2008171417 A JP2008171417 A JP 2008171417A JP 5233444 B2 JP5233444 B2 JP 5233444B2
- Authority
- JP
- Japan
- Prior art keywords
- gain
- distortion compensation
- circuit
- feedback
- lut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Description
フォワード回路及びフィードバック回路を有する歪補償増幅器および前置歪補償増幅装置に関する。
無線通信においてデジタル変調方式等を使用する際、電力増幅器の増進特性を直線化して非線型歪を抑える技術が重要である。非線型歪を抑える電力増幅器として、歪補償係数を使用する歪補償増幅器がある。
図１は、従来の歪補償アンプ（増幅器）の構成の例を示す図である。
歪補償アンプは、ベースバンド信号Ｘ（Ｉ，Ｑ）とＬＵＴ（Look Up Table）パラメー
タｈ（｜Ｘ｜）とを掛け算する掛け算器、デジタルアナログ変換器（ＤＡＣ：Digital-Analog Converter）、直交変換器（ＱＭＯＤ：Quadrature Modulator）、ゲインアンプ、方向性結合器（ＤＣ：Directional Coupler）、アンテナ、ダウンコンバータ（ＭＩＸ：Mixer）、アナログデジタル変換器（ＡＤＣ：Analog-Digital Converter）、復調器（ＤＥＭ：Demodulator）、減算器、振幅算出部（｜Ｘ｜）、ＬＵＴ部を備える。
タｈ（｜Ｘ｜）とを掛け算する掛け算器、デジタルアナログ変換器（ＤＡＣ：Digital-Analog Converter）、直交変換器（ＱＭＯＤ：Quadrature Modulator）、ゲインアンプ、方向性結合器（ＤＣ：Directional Coupler）、アンテナ、ダウンコンバータ（ＭＩＸ：Mixer）、アナログデジタル変換器（ＡＤＣ：Analog-Digital Converter）、復調器（ＤＥＭ：Demodulator）、減算器、振幅算出部（｜Ｘ｜）、ＬＵＴ部を備える。
歪補償アンプに、ベースバンド信号Ｘ（Ｉ，Ｑ）が入力されると、Ｘ（Ｉ，Ｑ）とベースバンド信号の振幅｜Ｘ｜でアドレッシングしたＬＵＴパラメータｈ（｜Ｘ｜）とを掛け算する。掛け算された結果は、ＤＡＣでアナログデータに変換される。ＱＭＯＤは、アナログに変換されたアナログデータを、直交変調する。直交変調されたデータは、アンプでゲインされた後、ＲＦ（Radio Frequency）出力Ｙとして、アンテナから送信される。
また、方向性結合器は、ＤＣで送信出力Ｙをモニタする。周波数変換器（ＭＩＸ、ダウンコンバータ）は、出力ＹをＡＤＣでサンプリング可能な周波数にダウンコンバートした後、ＡＤＣでデジタル信号に変換する。デジタル信号に変換された信号は、ＤＥＭによりベースバンドデータＹ（Ｉ，Ｑ）として復調される。歪補償は、復調データＹ（Ｉ，Ｑ）を参照側のベースバンド信号Ｘ（Ｉ，Ｑ）と一致するようにＬＵＴ内の歪補償係数を更新することによって、アンプ出力信号が入力信号に対してリニア（線型）になるように、制御する。
図３は、歪補償の原理を示す図である。
入力｜Ｘ｜と出力｜Ｙ｜とを比較して、誤差成分を求め、その誤差成分が、０に近づくように、ＬＵＴ内の歪補償パラメータｈ（｜Ｘ｜）を更新する。ここでは、簡単のために、振幅補正についてのみ説明する。実際には、位相回転補正も行う。
図３は、入力｜Ｘ｜に対する出力｜Ｙ｜の特性カーブ（歪補償なし）を示している。理想的なアンプは、入力に対して出力が比例する。しかし、一般的に、アンプは飽和点に近づくとゲインが低下するため出力Ｙが低下する。歪補償は、この出力の低下分のゲインをあらかじめ入力｜Ｘ｜に掛け算することにより、出力がリニア（線型）になるように、補正する動作である。
一般的な式は、式（１）で表される。
ここで、Ｇは、アンプのゲインである。また、ｈ（｜Ｘ｜）は、ＬＵＴより読み出されたＬＵＴパラメータである。このｈ（｜Ｘ｜）により、出力がリニア（線型）になるように補正する。
ＬＵＴパラメータ（歪補償係数）ｈ（｜Ｘ｜）を、入力｜Ｘ｜と出力｜Ｙ｜との誤差成分が０になるように、更新することにより、出力Ｙのリニアリティ特性を向上することができる。
図４は、ＬＵＴの構成を示す図である。入力｜Ｘ｜及び出力｜Ｙ｜より求めた誤差成分ｅ（Ｉ，Ｑ）及び前回使用した歪補償係数ｈ（｜Ｘ｜）より、誤差成分が圧縮される方向の新しい歪補償係数ｈ´（｜Ｘ｜）を算出して、ｈ´（｜Ｘ｜）をＬＵＴのＬＵＴメモリ内の該当アドレス｜Ｘ｜に書き込む。歪補償係数ｈ（｜Ｘ｜）を更新する係数更新部による係数更新方法に関しては、特許文献４に記載される。
歪補償係数が収束した場合、式（２）が成り立つ。
従って、ｈ（｜Ｘ｜）は、次の式（３）で表される。
ここで、Ｇｆｂは、フィードバックゲイン（ＦＢゲイン：Feedback Gain）である。
図２は、ゲイン調整機能部を有する歪補償アンプの例を示す図である。ゲイン調整機能部以外の部分は、図１の歪補償アンプの例とおおむね同様である。
ＦＢゲインの調整機能を設けてＦＢゲインが変化する構成とすることにより、送信出力を調整することができる。
ゲイン調整ボリュームを調整するとＶＡＴＴ（Variable Attenuator）の制動電圧が変
動する。ＶＡＴＴの減衰量が変動することにより、ＦＢゲインが変化する。ＦＢゲインが変化すると、歪補償係数が更新されて出力レベルが変化する。
動する。ＶＡＴＴの減衰量が変動することにより、ＦＢゲインが変化する。ＦＢゲインが変化すると、歪補償係数が更新されて出力レベルが変化する。
図２の構成の場合、出力レベルの変更には、歪補償係数が使用される。出力レベルの調整のためにＦＢゲインをｋ倍する。
このとき、新たな歪補償係数が収束すると、次の式（４）のようになる。
従って、ｈ´（｜Ｘ｜）は、次の式（５）のようになる。
式（３）、式（５）より、元の歪補償係数ｈ（｜Ｘ｜）と新たな歪補償係数ｈ´（｜Ｘ｜）との関係は、次の式（６）のようになる。
従って、ＦＢゲインがｋ倍になると、歪補償係数（ＬＵＴ係数）は、１／ｋ倍になる。この結果、ＦＢゲインをｋ倍した後の出力Ｙ´は、次の式（７）のようになる。
ＦＢゲインをｋ倍した結果、出力Ｙ´は元の出力Ｙの１／ｋ倍になる。
特開平５−１２９８４５号公報
特開２００５−５８３４号公報
特開２００２−１７６３２１号公報
国際公開ＷＯ０１／００８３２０号パンフレット
図５及び図６は、歪補償係数の範囲の例を示す図である。
歪補償係数（ＬＵＴ係数）は、実部が０から２、虚部が−１から＋１までの範囲で設定される。ＦＢゲインの調整により、歪補償係数の値が大きくなると、歪補償のリニアリティ補正に使用できる範囲が小さくなる。
例えば、図５のように工場出荷時に１に調整されていた歪補償係数は、その後、ＦＢゲインの調整によりαに調整されると、工場出荷時の歪補償係数では、２倍まで補償できたものが２／α倍までしか補償できなくなる。
また、ＦＢゲインを調整することによって出力レベルを変更する方法では、ＦＢゲインの調整直後には出力レベルに変化はなく、ＦＢゲインの変化によって歪補償係数（ＬＵＴ係数）が更新されて初めて出力レベルが変化する。従って、ＦＢゲインの調整から出力レベルが変化するまでタイムラグが発生する。実際には、１秒程度のタイムラグが生じる場合もある。
本件は、フォワード側のゲインを変更することで出力調整を行うことができる歪補償増幅器を提供することを課題とする。
開示の歪補償増幅器は、上記課題を解決するために、以下の手段を採用する。
即ち、第１の態様は、
フォワード回路及びフィードバック回路を有し、該フィードバック回路のゲインを用いて該フォワード回路での信号の歪補正を行う歪補償増幅器であって、
前記フォワード回路のゲインが変更されたことを検出する検出部と、
前記検出部が前記フォワード回路のゲインが変更されたことを検出した場合、該フォワード回路への入力信号と該フォワード回路からの出力信号とに基づいて前記フィードバック回路のゲインを算出する算出部と、
現在の前記フィードバック回路のゲインを、前記算出部が算出した前記ゲインに更新するフィードバックゲイン更新部と、
を備える歪補償増幅器とした。
フォワード回路及びフィードバック回路を有し、該フィードバック回路のゲインを用いて該フォワード回路での信号の歪補正を行う歪補償増幅器であって、
前記フォワード回路のゲインが変更されたことを検出する検出部と、
前記検出部が前記フォワード回路のゲインが変更されたことを検出した場合、該フォワード回路への入力信号と該フォワード回路からの出力信号とに基づいて前記フィードバック回路のゲインを算出する算出部と、
現在の前記フィードバック回路のゲインを、前記算出部が算出した前記ゲインに更新するフィードバックゲイン更新部と、
を備える歪補償増幅器とした。
第１の態様によると、フォワード回路のゲインが変更されたことに伴って、フィードバック回路のゲインを変更することができる。
開示の実施形態によれば、フォワード側のゲインを変更することで出力調整を行うことができる歪補償増幅器を提供することができる。
以下、図面を参照して実施形態について説明する。実施形態の構成は例示であり、開示の実施形態の構成に限定されない。
〔実施形態１〕
（構成例）
図７は、本実施形態の歪補償アンプ（増幅器）の構成の例を示す図である。
（構成例）
図７は、本実施形態の歪補償アンプ（増幅器）の構成の例を示す図である。
歪補償アンプ１００は、ベースバンド信号Ｘ（Ｉ，Ｑ）とＬＵＴ（Look Up Table）パ
ラメータｈ（｜Ｘ｜）とを掛け算する掛け算器１０２、デジタルアナログ変換器（ＤＡＣ：Digital-Analog Converter）１０４、直交変換器（ＱＭＯＤ：Quadrature Modulator）１０６、ＶＡＴＴ（Variable Attenuator、電圧可変減衰器）１０８、ゲインアンプ１１
０、方向性結合器（ＤＣ：Directional Coupler）１１２、アンテナ１１４、ゲイン調整
機能部１２０、ダウンコンバータ（ＭＩＸ：Mixer）１５０、アナログデジタル変換器（
ＡＤＣ：Analog-Digital Converter）１４８、復調器（ＤＥＭ：Demodulator）１４６、
掛け算器１４４、減算器１４２、振幅算出部（｜Ｘ｜）１３２、ＬＵＴ部１３４を備える。また、歪補償アンプ１００は、入力信号を積分する積分器１７２、フィードバックゲイン（ＦＢ−ＧＡＩＮ：Feedback Gain）部１６２、出力信号を積分する積分器１６４、Ｃ
ＰＵ１７４、メモリ（ＭＥＭ）１７６を備える。これらの各構成要素は、ハードウェアとしても、ソフトウェアとしても実現され得る。また、これらの構成要素のうち２以上の構成要素が１つの機能部として機能してもよい。これらの構成要素のうちいずれか１つの構成要素が、複数の機能部として機能してもよい。
ラメータｈ（｜Ｘ｜）とを掛け算する掛け算器１０２、デジタルアナログ変換器（ＤＡＣ：Digital-Analog Converter）１０４、直交変換器（ＱＭＯＤ：Quadrature Modulator）１０６、ＶＡＴＴ（Variable Attenuator、電圧可変減衰器）１０８、ゲインアンプ１１
０、方向性結合器（ＤＣ：Directional Coupler）１１２、アンテナ１１４、ゲイン調整
機能部１２０、ダウンコンバータ（ＭＩＸ：Mixer）１５０、アナログデジタル変換器（
ＡＤＣ：Analog-Digital Converter）１４８、復調器（ＤＥＭ：Demodulator）１４６、
掛け算器１４４、減算器１４２、振幅算出部（｜Ｘ｜）１３２、ＬＵＴ部１３４を備える。また、歪補償アンプ１００は、入力信号を積分する積分器１７２、フィードバックゲイン（ＦＢ−ＧＡＩＮ：Feedback Gain）部１６２、出力信号を積分する積分器１６４、Ｃ
ＰＵ１７４、メモリ（ＭＥＭ）１７６を備える。これらの各構成要素は、ハードウェアとしても、ソフトウェアとしても実現され得る。また、これらの構成要素のうち２以上の構成要素が１つの機能部として機能してもよい。これらの構成要素のうちいずれか１つの構成要素が、複数の機能部として機能してもよい。
入力からアンテナ１１４まで及びその周辺の回路をフォワード回路、ＤＣ１１２から減算器１４２まで及びその周辺の回路をフィードバック回路と呼ぶこともある。
積分器１７２は、入力のベースバンド信号Ｘ（Ｉ，Ｑ）を、所定時間、積分する。
掛け算器１０２は、ベースバンド信号Ｘ（Ｉ，Ｑ）とＬＵＴ（Look Up Table）パラメ
ータｈ（｜Ｘ｜）とを掛け算する。掛け算の結果は、ＤＡＣ１０４に入力される。
ータｈ（｜Ｘ｜）とを掛け算する。掛け算の結果は、ＤＡＣ１０４に入力される。
ＤＡＣ１０４は、入力されたデジタル信号をアナログ信号に変換する。ＤＡＣ１０４により、デジタル離散信号がアナログ連続信号に変換される。
ＱＭＯＤ１０６は、直交変調器である。ＱＭＯＤ１０６は、ベースバンド信号を搬送波周波数にのせる。
ＶＡＴＴ１０８は、電圧可変減衰器である。ＶＡＴＴ１０８は、ゲイン調整機能部１２０によって調整され得る。ゲイン調整機能部１２０による調整量は、ＡＤＣ１６６により、デジタル信号に変換され、ＭＥＭ１７６等に格納される。ゲイン調整機能部１２０は、可変抵抗等により実現され得る。ゲイン調整機能部１２０を操作することにより、出力の大きさを調整することができる。ＶＡＴＴ１０８は、第１調整部として機能しうる。
ゲインアンプ１１０は、入力信号を増幅する。理想的なゲインアンプでは、出力信号は入力信号に比例する。実際のゲインアンプは、入力信号が大きくなると出力が入力信号に比例しなくなる。つまり、入力信号が大きくなるとゲインが低下する。
ＤＣ１１２は、方向性結合器である。ＤＣ１１２は、主伝送路から信号波を検出する機能を有する。ＤＣ１１２は、ゲインアンプ１１０からアンテナ１１４に送られる信号波を検出し、ＭＩＸ１５０に送信する。
ＭＩＸ１５０は、ＤＣ１１２で検出されたＲＦ（Radio Frequency）信号の周波数をＩ
Ｆ（Intermediate Frequency）信号の周波数に変換する。
Ｆ（Intermediate Frequency）信号の周波数に変換する。
ＡＤＣ１４８は、入力されたアナログ信号をデジタル信号に変換する。ＡＤＣ１４８は、アナログ連続信号をデジタル離散信号に変換する。
ＤＥＭ１４６は、復調器である。ＤＥＭ１４６は、ＡＤＣ１４８で変換されたデジタル信号から、ベースバンド信号を取り出す。取り出されたベースバンド信号は、掛け算器１４４、及び、積分器１６４に入力される。
積分器（Σ）１６４は、ＤＥＭ１４６から入力されたベースバンド信号を、所定時間、積分する。
掛け算器１４４は、ＤＥＭ１４６から入力されたベースバンド信号とＣＰＵ１７４で算出されたフィードバックゲインとを掛け算する。掛け算器１４４は、第２調整部として機能しうる。
減算器１４２は、ベースバンド信号Ｘ（Ｉ，Ｑ）と掛け算器１４４で算出された信号との差を算出し、その結果をＬＵＴ部１３４に入力する。
ＣＰＵ１７４は、歪補償アンプ１００の制御及び演算を行う。
ＭＥＭ１７６は、メモリである。ＭＥＭ１７６は、ＦＢゲイン値等を保存しうる。ＭＥＭ１７６は、不揮発性メモリ等によって実現され得る。
振幅算出部（｜Ｘ｜）１３２は、ベースバンド信号Ｘ（Ｉ，Ｑ）の振幅成分を演算する。ベースバンド信号の振幅成分（｜Ｘ｜）は、次の式（８）で、算出される。
ここで、ＩはＸのIn-phase成分、ＱはＸのQuadrature成分である。
ＬＵＴ部１３４は、減算器１３２から入力された信号を使用して、ＬＵＴ（Look Up Table）の更新を行う。ＬＵＴテーブルには、ベースバンド信号の振幅成分（｜Ｘ｜）毎に
ＬＵＴパラメータｈ（｜Ｘ｜）が記載されている。ＬＵＴ部１３４は、減算器１３４から入力された信号が０に近づくように、新たなＬＵＴパラメータを算出し、ＬＵＴを更新する。また、ＬＵＴ部１３４は、振幅算出部１３２が算出したベースバンド信号の振幅成分（｜Ｘ｜）に基づいてＬＵＴを参照し、掛け算器１０２に、ＬＵＴパラメータｈ（｜Ｘ｜）を出力する。
ＬＵＴパラメータｈ（｜Ｘ｜）が記載されている。ＬＵＴ部１３４は、減算器１３４から入力された信号が０に近づくように、新たなＬＵＴパラメータを算出し、ＬＵＴを更新する。また、ＬＵＴ部１３４は、振幅算出部１３２が算出したベースバンド信号の振幅成分（｜Ｘ｜）に基づいてＬＵＴを参照し、掛け算器１０２に、ＬＵＴパラメータｈ（｜Ｘ｜）を出力する。
（動作例１−１）
図８は、歪補償アンプの動作例１−１の動作フローの例を示す図である。図８は、歪補償アンプ１００が定常状態で動作しているときに、ゲイン調整機能部１２０を操作することにより出力調整を行った場合の歪補償アンプ１００の動作フローを示す図である。
図８は、歪補償アンプの動作例１−１の動作フローの例を示す図である。図８は、歪補償アンプ１００が定常状態で動作しているときに、ゲイン調整機能部１２０を操作することにより出力調整を行った場合の歪補償アンプ１００の動作フローを示す図である。
歪補償アンプ１００のＣＰＵ１７４は、ＡＤＣ１６６を通じて、ゲイン調整機能部１２０を監視する。ゲイン調整機能部１２０が操作されると、調整値（例えば、制動電圧値、抵抗値）が変化する。ＡＤＣ１６６は、常時、ゲイン調整機能部１２０の調整値を、デジタルデータに変換する。また、ＡＤＣ１６６は、ゲイン調整機能部１２０の調整値に変化があったときのみ、当該調整値をデジタルデータに変換するとしてもよい。
ここで、出力調整のためにゲイン調整機能部１２０が操作され、調整値が変化したとする（Ｓ１００２）。ゲイン調整機能部１２０によって調整されたＶＡＴＴ１０８によりゲインアンプ１１０への入力信号が変化し、アンテナ１１４からの出力信号が調整される。
ＣＰＵ１７４は、ＡＤＣ１６６を通じて、ゲイン調整機能部１２０が操作され、調整値が変化したことを検出する（Ｓ１００４）。
ゲイン調整機能部１２０の調整値が変化したことが検出されると、ＣＰＵ１７４は、ＬＵＴ部１３４に対し、ＬＵＴパラメータ（係数）の更新処理の停止を指示する（Ｓ１００６）。ＬＵＴ部１３４は、ＬＵＴのＬＵＴパラメータの更新処理を停止する。
仮に、更新処理を停止しないと、ＬＵＴのＬＵＴパラメータの更新処理によって、ゲイン調整機能部１２０の調整値の変化を、相殺する。ゲイン調整機能部１２０の調整値の変化がＬＵＴパラメータの更新処理によって相殺されると、出力電力はほとんど変化しない。よって、この場合は、ゲイン調整機能部１２０の機能が没却されることになる。
ＣＰＵ１７４は、ＦＢゲイン（Feedback Gain）の演算を行う（Ｓ１０２２）。ＣＰＵ
１７４は、積分器１７２からフォワード（ＦＷ：Forward）の信号の積分値を、積分器１
６４からフィードバック（ＦＢ：Feedback）の信号の積分値を、取得する。入力のベースバンド信号をフォワードの信号、ＤＣ１１２で検出されＭＩＸ１５０方向に送られる信号をフィードバックの信号という。ＣＰＵ１７４は、次の式（９）により、新たなＦＢゲインの算出を行う。
１７４は、積分器１７２からフォワード（ＦＷ：Forward）の信号の積分値を、積分器１
６４からフィードバック（ＦＢ：Feedback）の信号の積分値を、取得する。入力のベースバンド信号をフォワードの信号、ＤＣ１１２で検出されＭＩＸ１５０方向に送られる信号をフィードバックの信号という。ＣＰＵ１７４は、次の式（９）により、新たなＦＢゲインの算出を行う。
ＣＰＵ１７４は、算出された新しいＦＢゲインＧｆｂ（ｎ＋１）を、ＦＢ−ＧＡＩＮ部１６２にＦＢゲイン係数として設定する（Ｓ１０２４）。出力調整によりフィードバック信号の大きさが変化したときにＦＢゲインを調整することで、出力調整がＬＵＴ係数の算出に影響を与えないようにすることができる。なお、ゲイン調整機能部１２０の出力調整によりフォワードの出力が増大する（ＶＡＴＴ１０８の減衰量を小さくする）場合は、ＦＢゲインを減少させるように調整される。また、ゲイン調整機能部１２０の出力調整によりフォワードの出力が減少する（ＶＡＴＴ１０８の減衰量を大きくする）場合は、ＦＢゲインを増大させるように調整される。
ＣＰＵ１７４は、ＬＵＴ部１３４に対し、ＬＵＴパラメータ（ＬＵＴ係数）の更新処理の再開を指示する。ＬＵＴ部１３４は、ＬＵＴのＬＵＴパラメータの更新処理を再開する（Ｓ１０２６）。これにより、ゲイン調整機能部１２０を操作することにより出力調整を行った場合の処理が終了する（Ｓ１０３０）。
この動作例によると、フォワードで出力調整を行うため、出力調整は、即時、出力電力に反映される。また、フォワードの出力調整を行ってもＬＵＴが更新されないので、出力調整がＬＵＴ係数によって相殺されることがない。
ＣＰＵ１７４は、算出された新しいＦＢゲインＧｆｂ（ｎ＋１）をＭＥＭ１７６に保存することができる。ＣＰＵ１７４は、次回の起動時に当該ＦＢゲインを読み込み、ＦＢゲイン係数としてＦＢ−ＧＡＩＮ部１６２に設定することにより、出力電力のレベルを調整値変更後の出力電力のレベルとすることができる。
なお、新しいＦＢゲインは、ゲイン調整機能１２０による調整量（電圧変化等）に基づいて算出されてもよい。
（動作例１−２）
図９は、歪補償アンプの動作例１−２の動作フローの例を示す図である。
図９は、歪補償アンプの動作例１−２の動作フローの例を示す図である。
動作例１−２では、出力調整を検出すると、出力調整が止まるまでＦＢゲイン演算を待機する構成とする。
歪補償アンプ１００のＣＰＵ１７４は、ＡＤＣ１６６を通じて、ゲイン調整機能部１２０を監視する。ゲイン調整機能部１２０が操作されると、調整値（例えば、制動電圧値、抵抗値）が変化する。ＡＤＣ１６６は、常時、ゲイン調整機能部１２０の調整値を、デジタルデータに変換する。また、ＡＤＣ１６６は、ゲイン調整機能部１２０の調整値に変化があったときのみ、当該調整値をデジタルデータに変換するとしてもよい。
ここで、出力調整のためにゲイン調整機能部１２０が操作され、調整値が変化したとする（Ｓ２００２）。ゲイン調整機能部１２０によって調整されたＶＡＴＴ１０８によりゲインアンプ１１０への入力信号が変化し、アンテナ１１４からの出力信号が調整される。
ＣＰＵ１７４は、ＡＤＣ１６６を通じて、ゲイン調整機能部１２０が操作され、調整値が変化したことを検出する（Ｓ２００４）。
ゲイン調整機能部１２０の調整値が変化したことが検出されると、ＣＰＵ１７４は、ＬＵＴ部１３４に対し、ＬＵＴパラメータ（係数）の更新処理の停止を指示する（Ｓ２００６）。ＬＵＴ部１３４は、ＬＵＴのＬＵＴパラメータの更新処理を停止する。
ＣＰＵ１７４は、ゲイン調整機能部１２０の調整値が変化したことを検出すると、５秒タイマを起動する（Ｓ２０１４）。ゲイン調整機能部１２０による出力調整を検出した後、ＦＢゲイン演算をするまで、所定時間、待機するためである。この待機時間の５秒は、５秒に限定されることなく、自由に設定することができる。この所定時間の待機は、タイマ以外の構成によって、実現されてもよい。
ＣＰＵ１７４は、ＡＤＣ１６６を通じて、ゲイン調整機能部１２０を監視する。ＣＰＵ１７４は、ゲイン調整機能部１２０が操作されたことを検出する（Ｓ２０１４；ＹＥＳ）と、５秒タイマを停止して、再度５秒タイマを起動する（Ｓ２０１６）。ＣＰＵ１７４が、ゲイン調整機能部１２０が操作されたことを検出せず（Ｓ２０１４；ＮＯ）、５秒タイマが満了する（Ｓ２０１８；ＹＥＳ）とＦＢゲイン演算を行う。５秒タイマが満了しない場合（Ｓ２０１８；ＮＯ）は、ＣＰＵ１７４は、ＡＤＣ１６６を通じて、ゲイン調整機能部１２０の監視を続ける。
ＣＰＵ１７４は、５秒タイマが満了すると、ＦＢゲイン演算を行う（Ｓ２０２２）。ＦＢゲイン演算は、動作例１−１の場合と同様である。積分器１６４、積分器１７４による積分時間は、タイマの所定時間より、十分短い時間である。
ＣＰＵ１７４は、算出された新しいＦＢゲインＧｆｂ（ｎ＋１）を、ＦＢ−ＧＡＩＮ部１６２にＦＢゲイン係数として設定する（Ｓ２０２４）。出力調整によりフィードバック信号の大きさが変化したときにＦＢゲインを調整することで、出力調整がＬＵＴ係数の算出に影響を与えないようにすることができる。
ＣＰＵ１７４は、ＬＵＴ部１３４に対し、ＬＵＴパラメータ（係数）の更新処理の再開を指示する。ＬＵＴ部１３４は、ＬＵＴのＬＵＴパラメータの更新処理を再開する（Ｓ２０２６）。これにより、ゲイン調整機能部１２０を操作することにより出力調整を行った場合の処理が終了する（Ｓ２０３０）。
この動作例によると、出力調整を検出すると、出力調整が止まるまでＦＢゲイン演算を待機する構成とすることで、正確なＦＢゲイン演算を行うことができる。
（本実施形態の作用、効果）
本実施形態によると、ゲイン調整機能部によりフォワードの信号の出力レベルを変更しても、ＬＵＴ係数を理想的な値で使用することができるため、歪補償可能範囲が狭くなることがない。従って、高い性能での歪補償動作が可能になる。
本実施形態によると、ゲイン調整機能部によりフォワードの信号の出力レベルを変更しても、ＬＵＴ係数を理想的な値で使用することができるため、歪補償可能範囲が狭くなることがない。従って、高い性能での歪補償動作が可能になる。
本実施形態によると、フォワードの信号のゲインを直接変更することが可能となり、ゲイン調整機能部により調整値を変更した際の出力レベルの追従の高速化が可能となる。
また、本実施形態によると、ＦＢゲイン値をメモリからの読み込みにより、電源再投入時においても、調整後のＦＢゲインが設定され、出力調整後の送信電力で送信できる。
本実施形態によれば、ＦＢゲインの調整を高速に行えることにより、歪補償アンプの工場における試験時間の短縮をすることができる。
〔実施形態２〕
次に実施形態２について説明する。実施形態２は、実施形態１との共通点を有する。従って、主として相違点について説明し、共通点については、説明を省略する。
次に実施形態２について説明する。実施形態２は、実施形態１との共通点を有する。従って、主として相違点について説明し、共通点については、説明を省略する。
実施形態１では、フォワードの信号をアナログによる調整をし、フィードバックの信号をデジタルによる調整をしている。本実施形態では、フォワードの信号をデジタルによる調整をし、フィードバックの信号をアナログによる調整をする例を示す。フォワード又はフィードバックの信号の調整をアナログで行うか、デジタルで行うかは、必要に応じて適宜選択することができる。
（構成）
図１０は、本実施形態の歪補償アンプ（増幅器）の構成の例を示す図である。
図１０は、本実施形態の歪補償アンプ（増幅器）の構成の例を示す図である。
歪補償アンプ２００は、ベースバンド信号Ｘ（Ｉ，Ｑ）とＬＵＴ（Look Up Table）パ
ラメータｈ（｜Ｘ｜）とを掛け算する掛け算器２０２、掛け算器２０２の結果とＦＷゲインとを掛け算する掛け算器２０３、デジタルアナログ変換器（ＤＡＣ）２０４、直交変換器（ＱＭＯＤ）２０６、ゲインアンプ２１０、方向性結合器（ＤＣ）２１２、アンテナ２１４、ゲイン調整機能部２２０、ダウンコンバータ（ＭＩＸ）２５０、ＶＡＴＴ（電圧可変減衰器）２４９、アナログデジタル変換器（ＡＤＣ）２４８、復調器（ＤＥＭ）２４６、減算器２４２、振幅算出部（｜Ｘ｜）２３２、ＬＵＴ部２３４を備える。また、歪補償アンプ１００は、入力信号を積分する積分器２７２、フォワードゲイン（ＦＷ−ＧＡＩＮ：Forward Gain）部２６３、出力信号を積分する積分器２６４、ＣＰＵ２７４、メモリ（ＭＥＭ）２７６を備える。
ラメータｈ（｜Ｘ｜）とを掛け算する掛け算器２０２、掛け算器２０２の結果とＦＷゲインとを掛け算する掛け算器２０３、デジタルアナログ変換器（ＤＡＣ）２０４、直交変換器（ＱＭＯＤ）２０６、ゲインアンプ２１０、方向性結合器（ＤＣ）２１２、アンテナ２１４、ゲイン調整機能部２２０、ダウンコンバータ（ＭＩＸ）２５０、ＶＡＴＴ（電圧可変減衰器）２４９、アナログデジタル変換器（ＡＤＣ）２４８、復調器（ＤＥＭ）２４６、減算器２４２、振幅算出部（｜Ｘ｜）２３２、ＬＵＴ部２３４を備える。また、歪補償アンプ１００は、入力信号を積分する積分器２７２、フォワードゲイン（ＦＷ−ＧＡＩＮ：Forward Gain）部２６３、出力信号を積分する積分器２６４、ＣＰＵ２７４、メモリ（ＭＥＭ）２７６を備える。
積分器２７２は、入力のベースバンド信号Ｘ（Ｉ，Ｑ）を、所定時間、積分する。
掛け算器２０２は、ベースバンド信号Ｘ（Ｉ，Ｑ）とＬＵＴ（Look Up Table）パラメ
ータｈ（｜Ｘ｜）とを掛け算する。掛け算の結果は、次の掛け算器２０３に入力される。
ータｈ（｜Ｘ｜）とを掛け算する。掛け算の結果は、次の掛け算器２０３に入力される。
掛け算器２０３は、掛け算器２０３の結果と算出されたＦＷゲイン値とを掛け算する。掛け算の結果は、ＤＡＣ２０４に入力される。
ＦＷゲイン値は、ＣＰＵ２７４で算出される。ＣＰＵ２７４は、ゲイン調整機能部２２０を、ＡＤＣ２６６を通じて、監視する。ゲイン調整機能部２２０が操作されて出力調整されると、ＡＤＣ２６６で調整値がアナログ情報からデジタル情報に変換される。ＣＰＵ２７４は、調整値のデジタル情報を元に、ＦＷ−ＧＡＩＮ部２６３にＦＷゲイン値を通知する。ＦＷ−ＧＡＩＮ部２６３は、掛け算部２０３に通知されたＦＷゲイン値を入力する。
ＤＡＣ２０４は、入力されたデジタル信号をアナログ信号に変換する。ＤＡＣ２０４により、デジタル離散信号がアナログ連続信号に変換される。
ＱＭＯＤ２０６は、直交変調器である。ＱＭＯＤ２０６は、ベースバンド信号を搬送波周波数にのせる。
ゲインアンプ２１０は、入力信号を増幅する。理想的なゲインアンプでは、出力信号は入力信号に比例する。実際のゲインアンプは、入力信号が大きくなると出力が入力信号に比例しなくなる。つまり、入力信号が大きくなるとゲインが低下する。
ＤＣ２１２は、方向性結合器である。ＤＣ２１２は、主伝送路から信号波を検出する機
能を有する。ＤＣ２１２は、ゲインアンプ２１０からアンテナ２１４に送られる信号波を検出し、ＭＩＸ２５０に送信する。
能を有する。ＤＣ２１２は、ゲインアンプ２１０からアンテナ２１４に送られる信号波を検出し、ＭＩＸ２５０に送信する。
ＭＩＸ２５０は、ＤＣ２１２で検出されたＲＦ（Radio Frequency）信号の周波数をＩ
Ｆ（Intermediate Frequency）信号の周波数に変換する。
Ｆ（Intermediate Frequency）信号の周波数に変換する。
ＶＡＴＴ２４９は、電圧可変減衰器である。ＶＡＴＴ２４９は、ＣＰＵ２７４によって調整され得る。ＶＡＴＴ２４９の調整量（ＦＢゲイン値）は、ＣＰＵ２７４で算出され、ＤＡＣ２６８でアナログ情報に変換されて、ＶＡＴＴ２４９に入力される。ＭＩＸ２５０から出力された信号は、ＶＡＴＴ２４９により信号の大きさが調整される。
ＡＤＣ２４８は、入力されたアナログ信号をデジタル信号に変換する。ＡＤＣ２４８は、アナログ連続信号をデジタル離散信号に変換する。
ＤＥＭ２４６は、復調器である。ＤＥＭ２４６は、ＡＤＣ２４８で変換されたデジタル信号から、ベースバンド信号を取り出す。取り出されたベースバンド信号は、減算器２４２、および、積分器２６４に入力される。
積分器（Σ）２６４は、ＤＥＭ２４６から入力されたベースバンド信号を、所定時間、積分する。
減算器２４２は、ベースバンド信号Ｘ（Ｉ，Ｑ）とＤＥＭ２４６から入力された信号との差を算出し、その結果をＬＵＴ部２３４に入力する。
ＣＰＵ２７４は、歪補償アンプ２００の制御及び演算を行う。
ＭＥＭ２７６は、メモリである。ＭＥＭ１７６は、ＦＢゲイン値等を保存しうる。ＭＥＭ２７６は、不揮発性メモリ等によって実現され得る。
振幅算出部（｜Ｘ｜）２３２は、ベースバンド信号Ｘ（Ｉ，Ｑ）の振幅成分を演算する。演算方法は、実施形態１の場合と同様である。ここで、ＩはＸのIn-phase成分、ＱはＸのQuadrature成分である。
ＬＵＴ部２３４は、減算器２３２から入力された信号を使用して、ＬＵＴ（Look Up Table）の更新を行う。ＬＵＴテーブルには、ベースバンド信号の振幅成分（｜Ｘ｜）毎に
ＬＵＴパラメータｈ（｜Ｘ｜）が記載されている。ＬＵＴ部２３４は、減算器２３４から入力された信号が０に近づくように、新たなＬＵＴパラメータを算出し、ＬＵＴを更新する。また、ＬＵＴ部２３４は、振幅算出部２３２が算出したベースバンド信号の振幅成分（｜Ｘ｜）に基づいてＬＵＴを参照し、掛け算器２０２に、ＬＵＴパラメータｈ（｜Ｘ｜）を出力する。
ＬＵＴパラメータｈ（｜Ｘ｜）が記載されている。ＬＵＴ部２３４は、減算器２３４から入力された信号が０に近づくように、新たなＬＵＴパラメータを算出し、ＬＵＴを更新する。また、ＬＵＴ部２３４は、振幅算出部２３２が算出したベースバンド信号の振幅成分（｜Ｘ｜）に基づいてＬＵＴを参照し、掛け算器２０２に、ＬＵＴパラメータｈ（｜Ｘ｜）を出力する。
（動作例２−１）
図１１は、歪補償アンプの動作例２−１の動作フローの例を示す図である。図１１は、歪補償アンプ２００が定常状態で動作しているときに、ゲイン調整機能部２２０を操作することにより出力調整を行った場合の歪補償アンプ１００の動作フローを示す図である。
図１１は、歪補償アンプの動作例２−１の動作フローの例を示す図である。図１１は、歪補償アンプ２００が定常状態で動作しているときに、ゲイン調整機能部２２０を操作することにより出力調整を行った場合の歪補償アンプ１００の動作フローを示す図である。
本動作例は、動作例１−１と多くの共通点を有する。ここでは、主に相違点について説明する。
歪補償アンプ２００のＣＰＵ２７４は、ＡＤＣ２６６を通じて、ゲイン調整機能部２２
０を監視する。ゲイン調整機能部２２０が操作されると、調整値（例えば、制動電圧値、抵抗値）が変化する。ＡＤＣ２６６は、常時、ゲイン調整機能部２２０の調整値を、デジタルデータに変換する。また、ＡＤＣ２６６は、ゲイン調整機能部２２０の調整値に変化があったときのみ、当該調整値をデジタルデータに変換するとしてもよい。
０を監視する。ゲイン調整機能部２２０が操作されると、調整値（例えば、制動電圧値、抵抗値）が変化する。ＡＤＣ２６６は、常時、ゲイン調整機能部２２０の調整値を、デジタルデータに変換する。また、ＡＤＣ２６６は、ゲイン調整機能部２２０の調整値に変化があったときのみ、当該調整値をデジタルデータに変換するとしてもよい。
ここで、出力調整のためにゲイン調整機能部２２０が操作され、調整値が変化したとする（Ｓ３００２）。ＣＰＵ２７４は、ＡＤＣ２６６を通じて、ゲイン調整機能部２２０が操作され、調整値が変化したことを検出する（Ｓ３００４）。
ゲイン調整機能部２２０による調整は、ＡＤＣ２６６により、デジタルデータに変換される。ＣＰＵ２７４は、デジタルデータに変換された調整値に基づいて、入力のベースバンド信号に掛け算すべき値を、決定する。ＣＰＵ２７４が決定する値は、当該調整値自体、又は、当該調整値に比例した値とすることができる。ＣＰＵ２７４は、決定した値を、ＦＷ−ＧＡＩＮ部２６３に通知する。ＦＷ−ＧＡＩＮ部２６３に通知された値は、掛け算器２０３で、ＬＵＴ係数を掛け算された後の入力のベースバンド信号に、掛け算される。これにより、出力電力が調整される。
ゲイン調整機能部２２０の調整値が変化したことが検出されると、ＣＰＵ２７４は、ＬＵＴ部２３４に対し、ＬＵＴパラメータ（係数）の更新処理の停止を指示する（Ｓ３００６）。ＬＵＴ部２３４は、ＬＵＴのＬＵＴパラメータの更新処理を停止する。
仮に、更新処理を停止しないと、ＬＵＴのＬＵＴパラメータの更新処理によって、ゲイン調整機能部２２０の調整値の変化を、相殺する。ゲイン調整機能部２２０の調整値の変化がＬＵＴパラメータの更新処理によって相殺されると、出力電力はほとんど変化しない。よって、この場合は、ゲイン調整機能部２２０の機能が没却されることになる。
ＣＰＵ２７４は、ＦＢゲイン（Feedback Gain）の演算を行う（Ｓ３０２２）。ＣＰＵ
２７４は、積分器２７２からフォワード（ＦＷ：Forward）の信号の積分値を、積分器２
６４からフィードバック（ＦＢ：Feedback）の信号の積分値を、取得する。新たなＦＢゲインの算出方法は、実施形態１の動作例１−１と同様である。
２７４は、積分器２７２からフォワード（ＦＷ：Forward）の信号の積分値を、積分器２
６４からフィードバック（ＦＢ：Feedback）の信号の積分値を、取得する。新たなＦＢゲインの算出方法は、実施形態１の動作例１−１と同様である。
ＣＰＵ２７４は、算出された新しいＦＢゲインＧｆｂ（ｎ＋１）を、ＤＡＣ２６８で、アナログ情報に変換する。ＤＡＣ２６８は、アナログに変換された値をＶＡＴＴ２４９に入力する。ＶＡＴＴ２４９は、入力された値を基に調整される（Ｓ３０２４）。ＶＡＴＴ２４９が調整されると、ＭＩＸ２５０から入力された信号は、調整されたＶＡＴＴにより調整され、ＡＤＣ２４８に入力される。
出力調整がされてフィードバック信号の大きさが変化したときにＦＢゲインを調整することで、出力調整がＬＵＴ係数の算出に影響を与えないようにすることができる。
ＣＰＵ２７４は、ＬＵＴ部２３４に対し、ＬＵＴパラメータ（ＬＵＴ係数）の更新処理の再開を指示する。ＬＵＴ部２３４は、ＬＵＴのＬＵＴパラメータの更新処理を再開する（Ｓ３０２６）。これにより、ゲイン調整機能部２２０を操作することにより出力調整を行った場合の処理が終了する（Ｓ３０３０）。
この動作例によると、ゲイン調整機能部による調整がデジタル情報に変換され、フォワード側で、入力のベースバンド信号に乗算される。よって、ゲイン調整機能部による出力調整は、即時、出力電力に反映される。また、フォワードの出力調整を行ってもＬＵＴが更新されないので、出力調整がＬＵＴ係数によって相殺されることがない。
ＣＰＵ２７４は、算出された新しいＦＢゲインＧｆｂ（ｎ＋１）をＭＥＭ２７６に保存することができる。ＣＰＵ２７４は、次回の起動時に当該ＦＢゲインを読み込み、ＦＢゲイン係数としてＤＡＣ２６８を通じてＶＡＴＴ２４９に設定することにより、出力電力のレベルを調整値変更後の出力電力のレベルとすることができる。
（動作例２−２）
図１２は、歪補償アンプの動作例２−２の動作フローの例を示す図である。
図１２は、歪補償アンプの動作例２−２の動作フローの例を示す図である。
動作例２−２では、出力調整を検出すると、出力調整が止まるまでＦＢゲイン演算を待機する構成とする。
本動作例は、動作例１−２と多くの共通点を有する。ここでは、主に相違点について説明する。
歪補償アンプ２００のＣＰＵ２７４は、ＡＤＣ２６６を通じて、ゲイン調整機能部２２０を監視する。ゲイン調整機能部２２０が操作されると、調整値（例えば、制動電圧値、抵抗値）が変化する。ＡＤＣ２６６は、常時、ゲイン調整機能部２２０の調整値を、デジタルデータに変換する。また、ＡＤＣ２６６は、ゲイン調整機能部２２０の調整値に変化があったときのみ、当該調整値をデジタルデータに変換するとしてもよい。
ここで、出力調整のためにゲイン調整機能部２２０が操作され、調整値が変化したとする（Ｓ４００２）。ＣＰＵ２７４は、ＡＤＣ２６６を通じて、ゲイン調整機能部２２０が操作され、調整値が変化したことを検出する（Ｓ４００４）。
ゲイン調整機能部２２０による調整は、ＡＤＣ２６６により、デジタルデータに変換される。ＣＰＵ２７４は、デジタルデータに変換された調整値に基づいて、入力のベースバンド信号に掛け算すべき値を、決定する。ＣＰＵ２７４が決定する値は、当該調整値自体、又は、当該調整値に比例した値とすることができる。ＣＰＵ２７４は、決定した値を、ＦＷ−ＧＡＩＮ部２６３に通知する。ＦＷ−ＧＡＩＮ部２６３に通知された値は、掛け算器２０３で、ＬＵＴ係数を掛け算された後の入力のベースバンド信号に、掛け算される。これにより、出力電力が調整される。
ゲイン調整機能部２２０の調整値が変化したことが検出されると、ＣＰＵ２７４は、ＬＵＴ部２３４に対し、ＬＵＴパラメータ（係数）の更新処理の停止を指示する（Ｓ４００６）。ＬＵＴ部２３４は、ＬＵＴのＬＵＴパラメータの更新処理を停止する。
ＣＰＵ２７４は、ゲイン調整機能部２２０の調整値が変化したことを検出すると、５秒タイマを起動する（Ｓ３０１４）。ゲイン調整機能部２２０による出力調整を検出した後、ＦＢゲイン演算をするまで、所定時間、待機するためである。この待機時間の５秒は、５秒に限定されることなく、自由に設定することができる。
ＣＰＵ２７４は、ＡＤＣ２６６を通じて、ゲイン調整機能部２２０を監視する。ＣＰＵ２７４は、ゲイン調整機能部２２０が操作されたことを検出する（Ｓ４０１４；ＹＥＳ）と、５秒タイマを停止して、再度５秒タイマを起動する（Ｓ４０１６）。ＣＰＵ２７４が、ゲイン調整機能部２２０が操作されたことを検出せず（Ｓ４０１４；ＮＯ）、５秒タイマが満了する（Ｓ４０１８；ＹＥＳ）とＦＢゲイン演算を行う。５秒タイマが満了しない場合（Ｓ４０１８；ＮＯ）は、ＣＰＵ２７４は、ＡＤＣ２６６を通じて、ゲイン調整機能部２２０の監視を続ける。
ＣＰＵ２７４は、５秒タイマが満了すると、ＦＢゲイン演算を行う（Ｓ４０２２）。Ｆ
Ｂゲイン演算は、動作例２−１の場合と同様である。積分器２６４、積分器２７４による積分時間は、タイマの所定時間より、十分短い時間である。
Ｂゲイン演算は、動作例２−１の場合と同様である。積分器２６４、積分器２７４による積分時間は、タイマの所定時間より、十分短い時間である。
ＣＰＵ２７４は、算出された新しいＦＢゲインＧｆｂ（ｎ＋１）を、ＤＡＣ２６８で、アナログ情報に変換する。ＤＡＣ２６８は、アナログに変換された値をＶＡＴＴ２４９に入力する。ＶＡＴＴ２４９は、入力された値を基に調整される（Ｓ４０２４）。ＶＡＴＴ２４９が調整されると、ＭＩＸ２５０から入力された信号は、調整されたＶＡＴＴにより調整され、ＡＤＣ２４８に入力される。
出力調整がされてフィードバック信号の大きさが変化したときにＦＢゲインを調整することで、出力調整がＬＵＴ係数の算出に影響を与えないようにすることができる。
ＣＰＵ２７４は、ＬＵＴ部２３４に対し、ＬＵＴパラメータ（ＬＵＴ係数）の更新処理の再開を指示する。ＬＵＴ部２３４は、ＬＵＴのＬＵＴパラメータの更新処理を再開する（Ｓ４０２６）。これにより、ゲイン調整機能部２２０を操作することにより出力調整を行った場合の処理が終了する（Ｓ４０３０）。
この動作例によると、出力調整を検出すると出力調整が止まるまでＦＢゲイン演算を待機する構成とすることで、正確なＦＢゲイン演算を行うことができる。
（本実施形態の作用、効果）
本実施形態によると、ゲイン調整機能部による調整をデジタル情報に変換することにより算出したフォワードゲインをベースバンド信号に乗算することで、ゲイン調整機能部による調整への出力信号の追従の高速化が可能になる。入力信号と調整された出力信号に基づいて、フィードバックゲインを算出することで、ゲイン調整機能部による調整をＬＵＴ係数の更新に影響を与えない。よって、ＬＵＴ係数を理想的な値で使用することができるため、歪補償可能範囲が狭くなることがない。従って、高い性能での歪補償動作が可能になる。
本実施形態によると、ゲイン調整機能部による調整をデジタル情報に変換することにより算出したフォワードゲインをベースバンド信号に乗算することで、ゲイン調整機能部による調整への出力信号の追従の高速化が可能になる。入力信号と調整された出力信号に基づいて、フィードバックゲインを算出することで、ゲイン調整機能部による調整をＬＵＴ係数の更新に影響を与えない。よって、ＬＵＴ係数を理想的な値で使用することができるため、歪補償可能範囲が狭くなることがない。従って、高い性能での歪補償動作が可能になる。
また、本実施形態によると、ＦＢゲイン値をメモリからの読み込みにより、電源再投入時においても、調整後のＦＢゲインが設定され、出力調整後の送信電力で送信できる。
本実施形態によれば、ＦＢゲインの調整を高速に行えることにより、歪補償アンプの工場における試験時間の短縮をすることができる。
１００ 歪補償アンプ
１０２ 掛け算器
１０４ ＤＡＣ
１０６ ＱＭＯＤ
１０８ ＶＡＴＴ
１１０ ゲインアンプ
１１２ ＤＣ
１１４ アンテナ
１２０ ゲイン調整機能部
１３２ 振幅調整部
１３４ ＬＵＴ部
１４２ 減算器
１４４ 掛け算器
１４６ ＤＥＭ
１４８ ＡＤＣ
１５０ ＭＩＸ
１６２ ＦＢ−ＧＡＩＮ部
１６４ 積分器
１６６ ＡＤＣ
１７２ 積分器
１７４ ＣＰＵ
１７６ ＡＤＣ
２００ 歪補償アンプ
２０２ 掛け算器
２０３ 掛け算器
２０４ ＤＡＣ
２０６ ＱＭＯＤ
２１０ ゲインアンプ
２１２ ＤＣ
２１４ アンテナ
２２０ ゲイン調整機能部
２３２ 振幅調整部
２３４ ＬＵＴ部
２４２ 減算器
２４６ ＤＥＭ
２４８ ＡＤＣ
２４９ ＶＡＴＴ
２５０ ＭＩＸ
２６３ ＦＷ−ＧＡＩＮ部
２６４ 積分器
２６６ ＡＤＣ
２６８ ＤＡＣ
２７２ 積分器
２７４ ＣＰＵ
２７６ ＡＤＣ
１０２ 掛け算器
１０４ ＤＡＣ
１０６ ＱＭＯＤ
１０８ ＶＡＴＴ
１１０ ゲインアンプ
１１２ ＤＣ
１１４ アンテナ
１２０ ゲイン調整機能部
１３２ 振幅調整部
１３４ ＬＵＴ部
１４２ 減算器
１４４ 掛け算器
１４６ ＤＥＭ
１４８ ＡＤＣ
１５０ ＭＩＸ
１６２ ＦＢ−ＧＡＩＮ部
１６４ 積分器
１６６ ＡＤＣ
１７２ 積分器
１７４ ＣＰＵ
１７６ ＡＤＣ
２００ 歪補償アンプ
２０２ 掛け算器
２０３ 掛け算器
２０４ ＤＡＣ
２０６ ＱＭＯＤ
２１０ ゲインアンプ
２１２ ＤＣ
２１４ アンテナ
２２０ ゲイン調整機能部
２３２ 振幅調整部
２３４ ＬＵＴ部
２４２ 減算器
２４６ ＤＥＭ
２４８ ＡＤＣ
２４９ ＶＡＴＴ
２５０ ＭＩＸ
２６３ ＦＷ−ＧＡＩＮ部
２６４ 積分器
２６６ ＡＤＣ
２６８ ＤＡＣ
２７２ 積分器
２７４ ＣＰＵ
２７６ ＡＤＣ
Claims (4)
- フォワード回路及びフィードバック回路を有する歪補償増幅器であって、
前記フォワード回路のゲインが変更されたことを検出する検出部と、
前記検出部が前記フォワード回路のゲインが変更されたことを検出した場合、該フォワード回路への入力信号と該フォワード回路からの出力信号とに基づいて前記フィードバック回路のゲインを算出する算出部と、
現在の前記フィードバック回路のゲインを、前記算出部が算出した前記ゲインに更新するフィードバックゲイン更新部と、
出力信号の歪を補正する歪補償係数を更新する歪補償係数更新部と、
前記検出部が前記フォワード回路のゲインが変更されたことを検出した場合、前記歪補償係数更新部に歪補償係数の更新を停止することを指示し、前記フィードバックゲイン更新部が前記フィードバック回路のゲインを更新した後、前記歪補償係数更新部に歪補償係数の更新を再開することを指示する指示部と、
を備える歪補償増幅器。 - フォワード回路及びフィードバック回路を有する歪補償増幅器であって、
前記フォワード回路のゲインが変更されたことを検出する検出部と、
前記検出部が前記フォワード回路のゲインが変更されたことを検出した場合、該フォワード回路への入力信号と該フォワード回路からの出力信号とに基づいて前記フィードバック回路のゲインを算出する算出部と、
現在の前記フィードバック回路のゲインを、前記算出部が算出した前記ゲインに更新するフィードバックゲイン更新部と、を備え、
前記算出部は、前記検出部が前記フォワード回路のゲインが変更されたことを検出した場合、所定時間経過するまで待機し、前記フィードバック回路のゲインを算出し、
前記算出部は、前記所定時間経過するまでに再び前記検出部が前記フォワード回路のゲインが変更されたことを検出した場合、その後、所定時間経過するまで待機し、前記フィードバック回路のゲインを算出する、
歪補償増幅器。 - フォワード回路及びフィードバック回路を有する歪補償増幅器であって、
前記フォワード回路のゲインが変更されたことを検出する検出部と、
前記検出部が前記フォワード回路のゲインが変更されたことを検出した場合、該フォワード回路への入力信号と該フォワード回路からの出力信号とに基づいて前記フィードバック回路のゲインを算出する算出部と、
現在の前記フィードバック回路のゲインを、前記算出部が算出した前記ゲインに更新するフィードバックゲイン更新部と、
前記フィードバック回路のゲインを格納する記憶部と、を備え、
前記フィードバックゲイン更新部は、起動時に、前記記憶部に格納された前記フィードバック回路のゲインに、前記フィードバック回路のゲインを変更する、
歪補償増幅器。 - フォワード回路及びフィードバック回路を有する歪補償増幅器であって、
前記フォワード回路のゲインが変更されたことを検出する検出部と、
前記検出部が前記フォワード回路のゲインが変更されたことを検出した場合、該フォワード回路への入力信号と該フォワード回路からの出力信号とに基づいて前記フィードバック回路のゲインを算出する算出部と、
現在の前記フィードバック回路のゲインを、前記算出部が算出した前記ゲインに更新するフィードバックゲイン更新部と、を備え、
前記算出部は、前記入力信号を所定時間積算した値を前記出力信号を同じ所定時間積算した値で除した値に現在の前記フィードバック回路のゲインを乗算した値を、新たな前記フィードバック回路のゲインとして算出する、
歪補償増幅器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008171417A JP5233444B2 (ja) | 2008-06-30 | 2008-06-30 | 歪補償増幅器および前置歪補償増幅装置 |
| US12/415,138 US7961046B2 (en) | 2008-06-30 | 2009-03-31 | Distortion compensating amplifier and front-end distortion compensation amplifying device |
| EP09158442.5A EP2141801A3 (en) | 2008-06-30 | 2009-04-22 | Distortion compensating amplifier and front-end distortion compensation amplifying device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008171417A JP5233444B2 (ja) | 2008-06-30 | 2008-06-30 | 歪補償増幅器および前置歪補償増幅装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010011390A JP2010011390A (ja) | 2010-01-14 |
| JP5233444B2 true JP5233444B2 (ja) | 2013-07-10 |
Family
ID=41137109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008171417A Expired - Fee Related JP5233444B2 (ja) | 2008-06-30 | 2008-06-30 | 歪補償増幅器および前置歪補償増幅装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7961046B2 (ja) |
| EP (1) | EP2141801A3 (ja) |
| JP (1) | JP5233444B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5158034B2 (ja) * | 2009-08-12 | 2013-03-06 | 富士通株式会社 | 無線装置及び信号処理方法 |
| JP2011172415A (ja) * | 2010-02-19 | 2011-09-01 | Toshiba Corp | 二次電池装置 |
| US8710930B2 (en) * | 2012-01-12 | 2014-04-29 | Mediatek Singapore Pte. Ltd. | Differential ring oscillator and method for calibrating the differential ring oscillator |
| CN103634252B (zh) * | 2012-08-20 | 2016-08-17 | 富士通株式会社 | 一种数字预失真系数的更新控制方法和装置 |
| JP6179148B2 (ja) * | 2013-03-19 | 2017-08-16 | 日本電気株式会社 | 歪み補償回路および歪み補償方法 |
| JP5925729B2 (ja) * | 2013-05-24 | 2016-05-25 | 日本電信電話株式会社 | 無線通信装置および干渉軽減制御方法 |
| GB2529691B (en) * | 2014-08-29 | 2018-03-21 | Cirrus Logic Int Semiconductor Ltd | Class D amplifier circuit |
| US11190148B2 (en) * | 2020-01-02 | 2021-11-30 | Cirrus Logic, Inc. | Minimizing idle channel noise in a class-D pulse width modulation amplifier |
| US20230156706A1 (en) * | 2021-11-16 | 2023-05-18 | Qualcomm Incorporated | Direct current location reporting in sidelink |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BR9007372A (pt) * | 1989-05-18 | 1992-04-28 | Olin Corp | Aparelho para producao de um acido hipohalogenado |
| JPH05129845A (ja) | 1991-11-01 | 1993-05-25 | Oki Electric Ind Co Ltd | 線形化電力増幅器 |
| JP3156439B2 (ja) * | 1993-04-20 | 2001-04-16 | 三菱電機株式会社 | 歪補償回路 |
| JP2576357B2 (ja) * | 1993-04-21 | 1997-01-29 | 日本電気株式会社 | 多値直交振幅変調波歪補償回路 |
| GB9316869D0 (en) * | 1993-08-13 | 1993-09-29 | Philips Electronics Uk Ltd | Transmitter and power amplifier therefor |
| JP2980021B2 (ja) * | 1996-03-19 | 1999-11-22 | 日本電気株式会社 | リニアライザの利得制御方法 |
| GB9811381D0 (en) * | 1998-05-27 | 1998-07-22 | Nokia Mobile Phones Ltd | Predistortion control for power reduction |
| JP3570898B2 (ja) * | 1998-08-24 | 2004-09-29 | 日本電気株式会社 | プレディストーション回路 |
| WO2001008320A1 (fr) | 1999-07-28 | 2001-02-01 | Fujitsu Limited | Procede et appareil pour compensation de distorsion de dispositif radio |
| JP4183364B2 (ja) * | 1999-12-28 | 2008-11-19 | 富士通株式会社 | 歪補償装置 |
| JP2002176321A (ja) | 2000-12-06 | 2002-06-21 | Matsushita Electric Ind Co Ltd | 無線装置における送信信号の歪補正方法及び歪補正機能を有する無線装置 |
| US7085330B1 (en) * | 2002-02-15 | 2006-08-01 | Marvell International Ltd. | Method and apparatus for amplifier linearization using adaptive predistortion |
| US7333557B2 (en) * | 2002-12-16 | 2008-02-19 | Nortel Networks Limited | Adaptive controller for linearization of transmitter with impairments |
| JP2005005834A (ja) | 2003-06-10 | 2005-01-06 | Hitachi Kokusai Electric Inc | 送信機 |
| JP4641715B2 (ja) * | 2003-11-14 | 2011-03-02 | 富士通株式会社 | 歪補償装置及び無線基地局 |
| US7102430B2 (en) * | 2005-01-18 | 2006-09-05 | Northrop Grumman Corporation | Efficient method and means for integration of power control and predistortion in a transmitter |
| JP5184754B2 (ja) * | 2005-05-12 | 2013-04-17 | ソニーモバイルコミュニケーションズ株式会社 | 歪み補償装置及び無線通信装置 |
-
2008
- 2008-06-30 JP JP2008171417A patent/JP5233444B2/ja not_active Expired - Fee Related
-
2009
- 2009-03-31 US US12/415,138 patent/US7961046B2/en not_active Expired - Fee Related
- 2009-04-22 EP EP09158442.5A patent/EP2141801A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP2141801A2 (en) | 2010-01-06 |
| JP2010011390A (ja) | 2010-01-14 |
| EP2141801A3 (en) | 2014-11-05 |
| US20090322425A1 (en) | 2009-12-31 |
| US7961046B2 (en) | 2011-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5233444B2 (ja) | 歪補償増幅器および前置歪補償増幅装置 | |
| JP5137973B2 (ja) | プレディストータ | |
| US8351875B2 (en) | Distortion compensator, distortion compensation method, and transmitter | |
| JP5242024B2 (ja) | 歪補償装置、増幅装置、送信装置、歪補償方法 | |
| JP5049562B2 (ja) | 電力増幅器 | |
| JP5106614B2 (ja) | 定包絡線信号生成回路、電力増幅装置および通信装置 | |
| EP2277262B1 (en) | Feedforward linearization of rf power amplifiers | |
| JP2004165900A (ja) | 通信装置 | |
| JP2003298429A (ja) | 非線形歪補償装置 | |
| JP5110165B2 (ja) | 歪み補償装置 | |
| JP5371354B2 (ja) | 送信機 | |
| JP2002176321A (ja) | 無線装置における送信信号の歪補正方法及び歪補正機能を有する無線装置 | |
| JP2018142798A (ja) | 増幅装置及び通信機 | |
| US20070159245A1 (en) | Apparatus for calibrating non-linearity of radio frequency power amplifier | |
| JP5258545B2 (ja) | 送信機および信号処理方法 | |
| JP4123225B2 (ja) | 歪補償増幅器 | |
| JP4243526B2 (ja) | 送信電力制御方法及び装置 | |
| JP5258621B2 (ja) | 送信機および信号処理方法 | |
| JP2005236715A (ja) | 歪補償回路 | |
| JP2000244597A (ja) | 非線形歪補償装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120319 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121018 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130311 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |