CN102265507B - 失真补偿电路 - Google Patents

Abstract

一种高效地进行失真补偿的失真补偿电路。失真补偿电路(20)包括：采样存储部(21)，存储放大器(4)的输入信号及输出信号；模型推定部(22)，读出存储在采样存储部(21)的所述输入输出信号，推定表示放大器(4)的输入输出特性的模型，输出表示推定出的模型的系数；失真补偿部(23)，基于所述系数进行放大器(4)的失真补偿。此外，失真补偿电路(20)还包括控制部(25)，控制部(25)以如下方式控制所述存储部：使采样存储部(21)存储与规定时间对应的所述输入信号及所述输出信号，并且通过失真补偿部(23)基于由存储于所述存储部的所述输入输出信号得到的所述系数进行失真补偿后，再次存储用于得到新的系数的所述输入输出信号。

Description

失真补偿电路

技术领域

本发明涉及具备对例如无线收发机所用的高输出放大器的非线性特性进行补偿的功能的失真补偿电路。

背景技术

一般地，效率高的高输出放大器(HPA，High Power Amplifier：高功率放大器)其输入输出特性的线性低。因此，若使用这种放大器来放大电力，则有时因输入输出特性的失真不能得到所期望的输出。因此，为了补偿这种放大器的失真，提出了如下的失真补偿电路：对于该放大器的输入信号，实施通过数字信号处理生成与放大器的失真特性相反的反失真特性并附加到放大器的输入中的失真补偿处理，由此得到所期望的放大器输出(例如参照非专利文献1。)。

现有技术文献

非专利文献

非专利文献1：Thesis by Lei Ding，“Digital predistortion of poweramplifiers for wireless application”，Georgia institute of Technology，March 2004

发明内容

在上述的失真补偿电路中，若取得一次放大器的输入信号和输出信号，失真并不能完全得到补偿，而是需要将取得放大器的输入信号和输出信号、基于这些输入输出信号推定放大器的反失真特性、失真补偿处理、再次取得放大器的输入输出信号、…这些步骤反复进行几次，从而逐渐补偿失真。

上述失真补偿电路在取得输入输出信号后直到将失真补偿的效果反映于放大器的输入信号，需要进行反失真特性的推定、失真补偿处理的时间。因此，基于在某时间带取得的输入输出信号进行失真补偿时，在取得输入输出信号的时间带的下一时间带再次取得输入输出信号时，该再次取得的输入输出信号没有反映失真补偿处理产生的失真补偿的效果，而进行基于与上一个取得的输入输出信号大致相同的输入输出信号的失真补偿处理。在现有的失真补偿电路中，具有进行这种无益的处理的问题，不能说可高效地进行失真补偿。

因此，本发明的目的在于，提供能够更高效地进行失真补偿的失真补偿电路。

用于实现上述目的的本发明的失真补偿电路，其特征在于，包括：存储部，存储放大器的输入信号及输出信号；模型推定部，读出存储在所述存储部的所述输入信号及所述输出信号，推定表示所述放大器的输入输出特性的模型，输出表示该推定出的模型的参数；失真补偿部，基于所述模型推定部输出的所述参数进行所述放大器的失真补偿；及控制部，以如下方式控制所述存储部：使所述存储部存储与规定时间对应的所述输入信号及所述输出信号，并且通过所述失真补偿部基于从存储于所述存储部的所述输入信号及所述输出信号得到的参数进行失真补偿后，再次存储用于得到新参数的所述输入信号及所述输出信号。

根据如上所述构成的失真补偿电路，控制部以如下方式控制存储部：使存储部存储与规定时间对应的输入输出信号，并且通过失真补偿部基于从存储于存储部的输入信号及输出信号得到的参数进行失真补偿后，再次存储用于得到新参数的输入信号及输出信号，因此，从在存储部存储与规定时间对应的输入信号及输出信号后直到进行失真补偿(得到反映了基于由存储于存储部的输入信号及输出信号得到的参数进行的失真补偿的输入输出信号)为止，在存储部中不存储放大器的输入输出信号。因此，能够使存储于存储部的输入输出信号为反映了基于此前存储于存储部的输入输出信号的失真补偿的效果的输入输出信号。

其结果是，能够防止如上述现有例那样产生取得未反映基于在之前取得的输入输出信号的失真补偿的效果的输入输出信号的情况，能够更高效地进行失真补偿。

在上述失真补偿电路中，所述存储部也可以由被设定成能够存储所述与规定时间对应的所述输入信号及所述输出信号的容量并且在成为存储器满状态时不能写入的存储器构成。

该情况下，若存储部变为存储器满状态，则在存储部中存储与规定时间对应的所述输入输出信号，因此能够使控制部容易把握将与规定时间对应的所述输入输出信号存储于存储部的情况，能够容易且简单地控制该存储部以使由所述存储部进行的所述输入输出信号的存储停止。

附图说明

图1是表示组入了本发明的失真补偿电路的放大装置的硬件构成的电路图。

图2是表示数字处理部在功能上具有的失真补偿电路的构成的框图。

图3是表示由采样存储部、模型推定部、系数存储部、及失真补偿部进行的各个处理的关系的序列图。

具体实施方式

以下，基于附图说明本发明的实施方式。

图1是表示组入了本发明的失真补偿电路的放大装置1的硬件构成的电路图。该放大装置1是用于使无线通信装置等的发送信号放大的装置，具备在功能上具有所述失真补偿电路的数字处理部2、及具有高输出放大器(HPA、以下也简称为放大器)4的模拟处理部3。

数字处理部2向模拟处理部3提供作为输入到放大器4的输入信号的发送信号，从模拟处理部3取得放大器4输出的输出信号。

模拟处理部3具备向放大器4提供电源电压的电源部5，进而在数字处理部2和放大器4的信号输入端之间连接配置有DA(数字—模拟)变换器(DAC)6、低通滤波器(LPF)7、具有作为用于混合振荡器8a产生的信号的混合器的功能的调制器8、及驱动放大器9。数字处理部2输出的输入信号经由这些器件提供给放大器4。另外，数字处理部2相对于模拟处理部3输出由同相成分和正交成分构成的正交调制前的信号。模拟处理部3对于所述信号的两成分分别具有DA(数字—模拟)变换器(DAC)6及低通滤波器7。通过DA变换器6模拟变换后的两成分由调制器8进行正交调制，向放大器4输入。

此外，模拟处理部3在放大器4的信号输出端子和数字处理部2之间连接配置有混合振荡器10a产生的信号的混合器10、低通滤波器11、AD(模拟—数字)变换器(ADC)12。数字处理部2经由这些器件取得来自放大器4的输出信号。因此，在本实施方式中，数字处理部2取得来自放大器4的输出信号作为正交调制后的状态的信号。

图2是表示数字处理部2在功能上具有的失真补偿电路20的构成的框图。

失真补偿电路20是基于向放大器4的输入信号、从模拟处理部3取得的放大器4的输出信号而对于放大器4的放大特性进行失真补偿处理，从而取得所期望的放大特性的电路，具备：存储放大器4的输入信号y及输出信号z的采样存储部21；读出存储于采样存储部21的输入输出信号y、z而推定表示放大器4的输入输出特性的模型的模型推定部22；基于所述模型进行放大器4的失真补偿的失真补偿部23；存储表示从模型推定部22输出的所述模型的系数的系数存储部24；进行对于采样存储部21的动作的控制的控制部25。

失真补偿部23对于提供给放大装置1的信号(失真补偿前的信号)x实施对应于放大器4的失真特性的失真补偿处理，输出向放大器4输入的输入信号y(失真补偿后的信号)。放大器4从失真补偿部23提供预先实施了失真补偿的输入信号y。因此，放大器4能够输出没有(或者较少)失真的输出信号z。

此处，放大器4的输入输出特性为非线性特性，由下述式(1)所示的幂级数多项式表现。另外，在式(1)中，z(t)是某时间t的放大器4的输出信号，y(t)是放大器4的输入信号，i是次数，n表示相对于时间t为在时间上以何种程度向过去(以前的时间)或未来(将来的时间)移动的时间的时间长度，a_in是与时间长度n对应的各次的系数，式(1)作为除了当前的信号以外还考虑到过去及未来的信号的特性表示。

[数式1]

$z\left(t\right)=\underset{n}{\mathrm{\Σ}}\underset{i}{\mathrm{\Σ}}{a}_{\mathrm{in}}\·{\left|y(t-n)\right|}^{i-1}\·y(t-n)\·\·\·\left(1\right)$

基于上述式(1)，失真补偿部23运算下述式(2)所示的幂级数多项式，求出放大器4的输入信号y(t)。另外，下述式(2)中，a_in’是表示放大器的反特性的各次的系数。

[数式2]

$y\left(t\right)=\underset{n}{\mathrm{\Σ}}\underset{i}{\mathrm{\Σ}}{a}_{\mathrm{in}}^{\′}\·{\left|x(t-n)\right|}^{i-1}\·x(t-n)\·\·\·\left(2\right)$

失真补偿部23如上述式(2)所示，基于表示作为放大器4的输入输出特性的模型的放大器4的反特性的各次的系数a_in’，将放大器4的失真特性的反特性附加于信号x(t)，消除起因于放大器4的失真，由此进行失真补偿。

表示上述式(2)中的放大器4的反特性的各次的系数a_in’由模型推定部22求出。模型推定部22读出与存储于采样存储部21的放大器4的输入信号y(t)及输出信号z(t)有关的输入输出信号数据，基于这些数据推定表示放大器4的输入输出特性的模型，求出作为表示该推定的模型的参数的上述各次的系数a_in’。

另外，上述式(1)及式(2)的说明中，分别将失真补偿前的信号、输入信号、及输出信号表示为x(t)、y(t)、及z(t)，但以下的说明中也仅表示为x、y、及z。

此处，本实施方式中，存储于采样存储部21的放大器4的输入输出信号y、z中，输入信号y为正交调制前的信号，相对于此，从模拟处理部3取得的状态的输出信号z为正交调制后的状态的信号。因此首先，模型推定部22进行该输出信号z的正交解调。然后，在输入信号y和输出信号z之间，对于信号模式、周波数、及相位等取得同步后，将这些输入输出信号y、z提供给系数a_in’的运算。

模型推定部22具有用输出信号z的幂级数多项式表示输入信号y的放大器模型(反模型)，从采样存储部21读出的输出信号z适用于所述模型，求出输入信号y的推定值。并且，模型推定部22将该推定值和从采样存储部21读出的输入信号y之差为最小时的模型推定为表示当前的放大器4的输入输出特性的模型。模型推定部22求出推定的模型的各次的系数，将该系数作为表示放大器4的反特性的各次的系数a_in’输出。

并且，模型推定部22在输出系数a_in’时，将CRC码附加于表示系数a_in’的信息而输出。

模型推定部22将系数a_in’输出到系数存储部24。系数存储部24暂时存储该系数a_in’。存储的系数a_in’通过控制部25进行CRC检查。由此，能够确认在模型推定部22和系数存储部24之间系数a_in’是否正常被传送，能够通过错误的系数防止进行其后的失真补偿处理。

系数存储部24在利用控制部25进行CRC检查之后将系数a_in’输出至失真补偿部23。失真补偿部23如上所述，基于系数a_in’、及提供给放大装置1的失真补偿前的信号x，将向放大器4输入的输入信号y(失真补偿后的信号)输出到模拟处理部3的放大器4。

由此，放大器4能够被提供对于信号x预先实施了失真补偿的输入信号y，并输出没有(或者较少)失真的输出信号z。

控制部25如上所述，进行对于采样存储部21的动作的控制。具体而言，采样存储部21通过控制部25控制放大器4的输入输出信号y、z的存储的停止或开始。此外，采样存储部21根据来自模型推定部22的访问，允许基于该模型推定部22的、与存储的输入输出信号y、z有关的输入输出信号数据的读出。

以下，对于基于控制部25的采样存储部21的控制的方式和其他功能部的关系进行说明。

图3是表示通过采样存储部21、模型推定部22、系数存储部24、及失真补偿部23进行的各处理的关系的序列图。另外，图2中，也表示通过图3中所示的处理相互收发的数据、标志等。

参照图2及图3，首先，在图3的步骤S1中，数字处理部2通过失真补偿部23在之前进行的失真补偿，将放大器4的输入信号y1输出到模拟处理部3，其结果是，从模拟处理部3取得基于输入信号y1的放大器4的输出信号z1。此外，在该步骤S1的阶段，控制部25控制采样存储部21以使输入输出信号y、z的存储停止。

在步骤S1之后，控制部25使采样存储部21开始存储输入输出信号y、z(步骤S2)。由此，采样存储部21开始存储当前失真补偿部23输出的输入信号y1及与之对应从放大器4输出的输出信号z1。关于该步骤S2中的、采样存储部21进行的输入输出信号y、z的存储的开始时间如后所述。

采样存储部21由设定为如下容量的存储器构成：存储与能够取得模型推定部22算出系数a_in’所需的信息的规定时间(规定大小)的输入输出信号y、z有关的输入输出信号数据时，成为存储器满状态。此外，构成该采样存储部21的存储器构成为，成为存储器满状态时不能写入。因此，采样存储部21若变为存储器满状态则不能进一步存储输入输出信号y、z。另外，本实施方式中，采样存储部21例如由FIFO存储器构成。

因此，采样存储部21在步骤S2中开始存储输入输出信号y1、z1，变为存储器满状态时，将该情况通知给控制部25。

控制部25在从采样存储部21接收到变为存储器满状态的情况的通知时，控制采样存储部21以使输入输出信号y、z的存储停止(步骤S3)。具体而言，控制部25将使输入输出信号y、z的存储停止的内容的指令(使采样存储部21的写入侧端口停止的内容的指令)发送到采样存储部21。本实施例中，从采样存储部21在步骤S2开始存储输入输出信号y1、z1起直到在步骤S3使输入输出信号y1、z1的存储停止的期间与第一采样期间相当。以后，采样存储部21在接收到使输入输出信号y、z的存储开始的内容的指令(使写入侧端口动作的内容的指令)之前，继续使输入输出信号y、z的存储停止。

这样，控制部25能够使采样存储部21存储与所述与规定时间对应的输入输出信号y、z有关的输入输出信号数据。

接着，控制部25将用于使该模型推定部22读出并取得与存储于采样存储部21的输入输出信号y1、z1有关的输入输出信号数据的数据取得标志发送到该模型推定部22。模型推定部22取得数据取得标志后，访问采样存储部21，进行存储的输入输出信号数据的读出，取得该输入输出信号数据(步骤S4)。

取得了上述输入输出信号数据的模型推定部22基于与该输入输出信号y1、z1有关的输入输出信号数据，进行求取表示放大器的反特性的各次的系数a_in’的运算(步骤S5)。

然后，模型推定部22将求出的系数a_in’传送到系数存储部24(步骤S6)。系数存储部24存储传送来的系数a_in’。

通过将系数a_in’全部传送至系数存储部24，传送完成后，模型推定部22将表示该情况的传送结束标志发送给控制部25。

接收了传送结束标志的控制部25识别出模型推定部22求出的系数a_in’全部传送存储于系数存储部24的情况。然后，控制部25对于系数存储部24中存储的系数a_in’进行CRC检查(步骤S7)。控制部25对于全部的系数a_in’结束了CRC检查时，系数存储部24将该系数a_in’传送至失真补偿部23(步骤S8)。

从系数存储部24接收了系数a_in’的失真补偿部23基于该系数a_in’，对提供给放大装置1的信号(失真补偿前的信号)x实施对应于放大器4的失真特性的失真补偿处理(步骤S9)，输出输入信号y2作为失真补偿后的信号(步骤S11)。

此处，系数存储部24在步骤S8中，将系数a_in’传送给失真补偿部23，同时，向控制部25发送通知将系数a_in’已传送给失真补偿部23的情况的传送标志。

控制部25若接收来自系数存储部24的传送标志，则在经过了预定的等待时间T后，将使输入输出信号y、z的存储开始的内容的指令(使写入侧端口动作的内容的指令)向采样存储部21发送，使采样存储部21开始存储当前从失真补偿部23输出的输入信号y2、及与此对应而从放大器4输出的输出信号z2(步骤S12)。即，控制部25在步骤S8中将系数a_in’传送给失真补偿部23后，在经过了等待时间T的时刻，使采样存储部21开始存储输入输出信号y、z。换言之，控制部25从数据错误检测结束起经过等待时间T后将存储动作的开始指令通知给采样存储部21。

此处，等待时间T设定为如下时间：将系数a_in’传送给失真补偿部23并且通过失真补偿部23进行失真补偿处理，将反映了基于系数a_in’的失真补偿的输入信号y2从失真补偿部23输出，为了得到与其对应的输出信号z2而需要的充足的时间。

因此，采样存储部21开始存储反映了基于从输入输出信号y1、z1求出的系数a_in’的失真补偿的输入信号y2及与其对应地从放大器4输出的输出信号z2。本实施例中，从采样存储部21开始存储输入输出信号y2、z2起直到使输入输出信号y2、z2的存储停止的期间相当于第二采样期间。各采样期间例如根据直到判定为存储部21达到存储器满之前的期间来决定。因此，通常，第二采样期间的长度与第一采样期间的长度不同。但是，各采样期间的长度也可以相同。

这样，控制部25基于从存储于采样存储部21的输入输出信号y1、z1得到的系数a_in’进行失真补偿后，控制采样存储部21以再次存储用于得到新的系数a_in’的输入输出信号y2、z2。

上述步骤S11及步骤S12与步骤S1及步骤S2对应，以后反复进行同样的处理，由此进行放大器4的失真补偿。

根据如上所述构成的失真补偿电路20，使采样存储部21存储所述与规定时间对应的输入输出信号y(y1)、z(z1)，并且通过失真补偿部23基于由存储于采样存储部21的输入输出信号y(y1)、z(z1)得到的系数a_in’进行失真补偿后，控制采样存储部21以再次存储用于得到新的系数a_in’的输入输出信号y(y2)、z(z2)，因此，在从在采样存储部21中存储与规定时间对应的输入输出信号y(y1)、z(z1)起直到进行失真补偿(得到反映了基于从存储于采样存储部21的输入输出信号y(y1)、z(z1)得到的系数a_in’进行的失真补偿的输入输出信号y(y2)、z(z2))为止的期间即时间长度U中，不在采样存储部21中存储放大器的输入输出信号。

因此，能够使存储于采样存储部21的输入输出信号y、z反映如下的失真补偿的效果，即基于在此之前存储于采样存储部21的输入输出信号进行的失真补偿的效果。

其结果是，能够防止如上述现有例那样产生取得未反映基于前一个取得的输入输出信号进行的失真补偿的效果的输入输出信号的情况下，能够更高效地进行失真补偿。

此外，本实施方式中，采样存储部21由如下存储器构成：设定为能够存储能够取得模型推定部22算出系数a_in’所需要的信息的与规定时间对应的输入输出信号y、z的容量，并且成为存储器满状态时不能写入，因此，若采样存储部21变为存储器满状态，则在采样存储部21中存储与规定时间对应的输入输出信号y、z。因此，能够容易地使控制部25把握与规定时间对应的输入输出信号存储于采样存储部21的情况，能够容易且简单地控制该采样存储部21以使采样存储部21停止存储输入输出信号y、z。

另外，本发明不限于上述各实施方式。上述实施方式中，通过FIFO存储器构成采样存储部21，但也能够使用其他形式的存储器。此外，存储输入输出信号y、z的采样期间的长度也可以按照每个采样而不同。此外，正如本领域技术人员能够理解的，也能够取代CRC而使用其他数据错误检测方法，进行系数a_in’的错误检测。

应认为，此次公开的实施方式在所有方面都是例示，而不是限制性的内容。本发明的范围不是由上述含义而是由权利要求书表示，意图包括与专利要求等同的含义、及范围内的全部变更。

Claims (7)

1.一种失真补偿电路，其特征在于，包括：

采样存储部，存储放大器的输入信号及输出信号；

模型推定部，读出存储在所述采样存储部的所述输入信号及所述输出信号，推定表示所述放大器的输入输出特性的模型，输出表示该推定出的模型的参数；

系数存储部，存储从所述模型推定部输出的所述参数；

失真补偿部，基于在所述系数存储部中存储的所述参数进行所述放大器的失真补偿；及

控制部，以如下方式控制所述采样存储部：使所述采样存储部存储与规定时间对应的所述输入信号及所述输出信号，并且通过所述失真补偿部基于从存储于所述采样存储部的所述输入信号及所述输出信号得到的所述参数进行失真补偿后，再次存储用于得到新参数的所述输入信号及所述输出信号，

所述控制部从所述系数存储部取得对在所述系数存储部中存储的所述参数被传送到所述失真补偿部的情况进行通知的传送标志，在取得所述传送标志而经过预先设定的等待时间后，将为了得到所述新参数而开始再次存储所述输入信号及所述输出信号的情况的指令发送到所述采样存储部。

2.根据权利要求1所述的失真补偿电路，其中，

所述采样存储部由被设定成能够存储所述与规定时间对应的所述输入信号及所述输出信号的容量并且在成为存储器满状态时不能写入的存储器构成。

3.根据权利要求1所述的失真补偿电路，其中，

所述采样存储部在最初存储从所述失真补偿部输出的第1输入信号和与该第1输入信号对应地从所述放大器输出的第1输出信号，所述模型推定部基于所述第1输入信号和所述第1输出信号生成第1参数，所述失真补偿部通过所述第1参数进行失真补偿而生成第2输入信号，

所述采样存储部一旦读入所述第1输入信号和所述第1输出信号后，停止存储动作，直到反映了基于所述第1参数的失真补偿的所述第2输入信号从所述失真补偿部输出为止。

4.根据权利要求3所述的失真补偿电路，其中，

所述采样存储部在所述放大器输出与所述第2输入信号对应的第2输出信号时，再次开始所述存储动作，读入所述第2输入信号和所述2输出信号。

5.根据权利要求3所述的失真补偿电路，其中，

所述采样存储部在比从所述失真补偿部输出所述第1输入信号的期间短的第1采样期间对所述第1输入信号和所述第1输出信号仅进行一次读入。

6.根据权利要求5所述的失真补偿电路，其中，

所述控制部在从所述第1采样期间结束起到经过规定时间长度为止的期间以使所述存储动作停止的方式控制所述采样存储部，并在所述规定时间长度的期间进行所述第1参数的数据错误检测。

7.根据权利要求6所述的失真补偿电路，其中，

所述系数存储部在所述数据错误检测的结束后将所述传送标志发送到所述控制部，所述采样存储部响应来自所述控制部的所述指令，在第2采样期间读入所述第2输入信号和与该第2输入信号对应地从所述放大器输出的第2输出信号。

Images