JP4284630B2 - 歪補償増幅装置 - Google Patents

歪補償増幅装置 Download PDF

Info

Publication number
JP4284630B2
JP4284630B2 JP2006536345A JP2006536345A JP4284630B2 JP 4284630 B2 JP4284630 B2 JP 4284630B2 JP 2006536345 A JP2006536345 A JP 2006536345A JP 2006536345 A JP2006536345 A JP 2006536345A JP 4284630 B2 JP4284630 B2 JP 4284630B2
Authority
JP
Japan
Prior art keywords
distortion
level
signal
value
compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006536345A
Other languages
English (en)
Other versions
JPWO2006033256A1 (ja
Inventor
敏史 古田
直樹 本江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Publication of JPWO2006033256A1 publication Critical patent/JPWO2006033256A1/ja
Application granted granted Critical
Publication of JP4284630B2 publication Critical patent/JP4284630B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • H04B1/0475Circuits with means for limiting noise, interference or distortion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2201/00Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Description


本発明は歪補償増幅装置に関し、特に、増幅装置の歪み特性の逆特性をもつプリディストータによって入力信号に歪みを与え、その出力を増幅装置へ入力するようにした歪補償増幅装置に関する。

例えばW−CDMA(Wide-band Code Division Multiple Access:広帯域符号分割多元接続)方式を移動通信方式として採用した移動通信システムでは、その基地局装置は、物理的に遠く離れた移動局装置の所まで無線信号を到達させる必要がある。このため基地局の増幅装置は信号を大幅に増幅する必要があり、飽和による非線形特性が現れるレンジまで使った増幅が行われ、非線形特性などにより発生する歪信号を抑圧する対策がとられる。

この歪信号抑圧法としては、増幅効率のよいプリディストーション方式が近年多く用いられるようになっている。図3は、プリディストーション方式を用いた従来の歪補償増幅装置の概略を示すブロック図で上記歪補償テーブル32には入力信号SINの各レベルに応じた振幅補償値a及び位相補償値bが、例えば複素振幅(ベクトル)形式で格納されている。入力信号SINのレベル(電力又は振幅)はレベル検出部31で検出され、その検出値に応じたアドレス信号Aが歪補償テーブル32へ送られる。このアドレス信号Aは歪補償テーブル32から読み出す振幅補償値a及び位相補償値bのアドレスを指定する。

プリディストータ33は入力信号SINの振幅及び位相に、歪補償テーブル32から出力される予歪制御信号に応じてそれぞれ変化を与える。従ってこの変化が増幅装置34の各入力レベルに対応して発生する振幅及び位相歪、即ち歪み特性の逆特性でもって入力信号SINに変化を与えるように歪補償テーブル32の振幅補償値a及び位相補償値bを設定しておけば、増幅装置34から出力される出力信号SOUTの歪み成分が除去され、信号帯域外への漏洩電力、即ち隣接チャネルへの干渉電力を抑圧できる。以後、この補償値により入力信号SINに与えられる変化を予歪と呼ぶ。

尚、図3の増幅装置34は無線周波信号帯の増幅器であるが、歪補償テーブル32、制御部35等はディジタル回路であり、またプリディストータ33、レベル検出部31への入力信号SINは、無線周波帯でも中間周波帯の信号であってもよい。従って実際には、これら回路構成に応じて周波数コンバータやA/D、D/A変換器が図3の回路に付加されることになるが、そのような回路構成の違いは本発明には関係しないので、図3では原理的な構成のみを示した。

ところで、増幅装置34の特性は経年変化や温度変化のために変化する。その変化に対応して歪補償テーブル32の振幅補償値a及び位相補償値bの値も変化させないとプリディストーションによる歪補償が正確に行えなくなる。制御部35は、少なくとも増幅装置34の出力信号か、その出力信号に含まれる残留歪の評価値などを帰還信号として取り込み、増幅装置34の特性変化に対応して歪補償テーブルの補償値を最適値に保つよう更新を行うものである。

この制御部35による歪補償テーブル32の適応更新は、高速に最適値に収束することが望ましいが、以下の理由により高速な収束が困難になっている。

図4は増幅装置34の入出力特性の一例を示す図である。図4のように、増幅装置の入出力特性の非線形性は、入力レベルが高く、出力が飽和する領域に近いほど顕著に表われるため、振幅の大きい出力信号の帰還信号を制御部35に取り込んで、歪補償テーブルに反映させる必要がある。しかし、例えばW−CDMA信号は、振幅の大きい信号の発生確率が低く、瞬時的にしか発生しない。

また、たとえばW−CDMAの4キャリアを想定した場合、信号帯域は20MHzであり、更に3次、5次歪を扱うために約100MHzのサンプリング信号を用いると、標準的なデジタルデバイスではリアルタイム処理を行うことができない。そのため、制御部35が取得した帰還信号から歪成分を検出している間、帰還信号の取得を停止して、間欠的にしか帰還信号を取得しないようにすると、振幅の大きい出力信号の帰還信号を取得できる確率は更に減る。

そのため、補償値を高速に収束させるための種々の検討がなされている。

例えば特許文献1に開示された「歪補償係数を補正及び補間する非線形歪補償送信装置」では、歪補償係数補正手段を設けて、ある入力信号レベル対応の歪補償係数がそのレベルの近傍レベル対応の歪補償係数と大きくずれているようなときに当該ずれている歪補償係数を近傍の値の平均値等に置き換える補正処理を行う。これによって送信出力の歪み電力を参照しながらの歪補償係数更新処理の処理時間短縮をはかっている。又、歪補償テーブルのメモリ量を減らすために、入力信号レベルのとびとびの値に対してだけ歪補償係数を記憶・更新し、テーブルにないレベル対応の歪補償係数はテーブル上の値から補間によって生成する構成を提案している。尚、この特許文献1に於るテーブル更新は、入力信号と出力信号の誤差を求め、この誤差が0となるような係数をクリップトLMS(Least Mean Square)アルゴリズムを用いて算出するものとしている。

特許文献2の「歪補償装置」では、入力信号レベルを複数のブロックに分割し、各ブロックを順次取り出してそのブロックの入力レベル対応の補償値を送信出力歪みがなくなるように摂動法を用いて更新する。このうち入力信号レベルが一番大きいブロックの更新時には、入力信号レベルが所定値をこえているときのみの送信出力歪みを用いて更新処理を行う。これはCDMA方式のようにマルチコードを扱う場合や、OFDM(Orthogonal Frequency Division Multiplexing)方式のようなマルチキャリアの送信信号を扱う場合など、送信信号がピーク値或いはそれに近い値をとる時間率が小さいような信号の場合を考慮したものである。即ち入力信号レベルが小さい時の歪出力は小さいので、大きな入力レベル対応の補償値更新時に任意の入力レベルに対する歪みを用いて更新処理を行うと補償値が正しい値になるまでには長い時間を要してしまい、テーブル補償値の精度も低下する。従って前記のように入力レベルが一番大きいブロック更新時には、入力レベルが小さいときには更新処理を行わず、所定値以上の入力があったときのみ更新処理を実行するようにして、収束の高速化、効率化をはかっている。

特許文献3の「電力増幅器」では、フィードフォワード方式の歪補償において、歪検出ループや歪除去ループにおける振幅及び位相合わせの制御を、残留歪が閾値以下になったときに停止する。これにより高速に収束し、収束後も安定した歪補償を維持できるものとなっている。

特開2002−223171号公報 特開2003−78360号公報 特開2003−87065号公報

携帯電話システムでは、端末の位置検出の際の遠近問題に対処するために、各基地局をランダムなタイミングで無送信状態にすることがある。この無送信期間はIPDL(Idle Periods create in the Down Link)と呼ばれ、3GPP仕様ではTS25.305 "UTRAN Stage 2 specification"のセクション9.1に規定されている。

この期間において、増幅装置34の入力は完全な無入力となるので、出力は僅かな雑音のみであり入力レベルに応じた歪を含むものとはなっていない。

しかしながら従来の歪補償増幅装置では、このような無送信期間であるか否かに関わらず、帰還信号から歪を検出し、その結果に基づいて歪補償テーブルを更新していたので、少なくとも無駄なデータ取得およびデータ処理を行っていた。そのため、他の処理に割り当てられる時間が圧迫されるという問題があった。

また、制御部35がFFT(Fast Fourier Transform)などにより帯域外漏洩電力を検出して歪とする方式の場合、非線形歪の発生しない低いレベルの送信信号の帰還信号を取り込む頻度が高いと、歪の増減を正しく検出できず、収束が遅くなる。すなわち、歪補償テーブルの更新に一般的に用いられる適応アルゴリムには一種の惰性があるので、歪補償テーブルが誤った方向に更新されると、正しい方向に収束するまでの時間が長くなる。例えば、摂動法の一種では、最適値から遠ざかる方向に更新されたにも関わらず無送信期間のため歪が減少したように検出された場合、次回の更新もその誤った方向に行われるので、その後更新方向が修正され、次の更新で元の補償量に戻ることになるので、正しく歪が検出されていれば1回の更新で済んだものが、3〜4回の更新が必要になってしまう。

このような問題に対し、無送信期間の占める割合が少ないのであれば、無送信帰還よりも十分長い時間取得することで、無送信期間の影響を無視できるようになる。しかし、そのためには帰還信号を一時記憶するメモリに大容量のものが必要となり、またデータ取得時間が増加するため収束も遅くなるという問題がある。

また、前記した特許文献2に開示された技術では、入力レベルが一番大きいブロックの補償値更新を行っているとき、そのブロックの補償値を微小量ずらして入力信号にプリディストーションを与え、その状態で入力信号が所定の閾値をこえるのを待って、閾値をこえた入力があったときの出力信号の歪み量を調べる、という動作を繰り返して当該ブロックの更新を行っている。上記の閾値として例えば当該ブロック内の最小入力レベルを用いると、入力信号レベルがこの閾値をこえる時間率が小さいのであるから、当該ブロック更新中には閾値以下の入力レベルが多くの時間帯を占めているのに、そのときは何もしないで(入力信号レベルがこの閾値を超えるまで)待つことになり、更なる効率の改善が望まれる。

本発明の目的は、CDMA方式やOFDM方式のように、送信信号のピーク値近辺の値が小さい頻度で発生するような場合のプリディストーション歪補償方式に用いる補償値の更新を更に効率化できるように構成し、更には無送信期間を有する信号を増幅する場合でも、ハードウェア規模を増加させること無く短時間で収束する歪補償増幅装置を提供することにある。

上記目的を達成するために、本発明にかかる第1の歪補償増幅装置は、入力信号に予歪を与えるプリディストータと、予歪を与えられた入力信号を増幅する増幅部と、前記入力信号のレベルが閾値を越えたことを感知する閾値検出部と、前記閾値検出部で感知されたときの前記増幅部からの帰還信号に基づいて、前記プリディストータによる歪補償態様を更新する制御部とを備える。

好適には、前記入力信号レベルが前記閾値を越えたことを前記閾値検出部が感知したタイミングに基づいて、前記帰還信号を蓄えるメモリを更に備え、前記制御部が、前記メモリに蓄えられた帰還信号を用いて前記歪補償態様を更新する。

好適には、閾値検出部は、前記帰還信号を入力され、前記帰還信号に基づいて前記入力信号のレベルが閾値を越えたことを感知する。

好適には、前記制御部は、前記入力信号レベルが前記閾値を越えたことを前記閾値検出部が感知しない限り、前記歪補償態様を更新しない。

好適には、前記閾値は、前記入力信号が無い時のレベルより大きく、通常の前記入力信号の時のレベルより小さく設定されている。

好適には、前記制御部は、前記予歪を前記入力信号の振幅についてのべき関数でモデル化し、前記帰還信号が含む帯域外漏洩電力の時間平均値を歪み量として評価し、前記歪み量が減少するように前記べき関数の係数を更新する。

好適には、前記閾値は、通常時の標準的なレベルより高いピークレベルに設定されている。

好適には、前記制御部は、前記歪補償態様の更新状況に応じて異なる閾値を前期閾値検出部に設定する。

好適には、前記制御部は、複数のパラメータにより歪補償態様を表現し、各パラメータを更新するときに、このパラメータに対応する閾値を前期閾値検出部に設定する。

また、本発明にかかる第2の歪補償増幅装置は、入力信号のレベルを検出するレベル検出手段と、前記レベル検出手段により検出された入力レベルに対応した予歪制御信号を出力する歪補償テーブルと、前記歪補償テーブルから出力された予歪制御信号に応じた歪みを前記入力信号に与えるプリディストータと、前記プリディストータで歪みを与えられた入力信号を増幅する増幅器と、前記増幅器から出力される歪みの時間平均を歪み量として検出する歪み検出手段と、記予歪制御信号を前記歪み量がより小さくなるように更新するテーブル更新手段とを備え、前記テーブル更新手段は、前記入力信号が予め定めた閾値より大きい入力レベルに対応する前記予歪制御信号を第1グループとし、これ以外の予歪制御信号の少なくとも一部を第2グループとして分割し、前記入力レベルを取り込み、取り込んだ入力レベルが前記閾値よりも大きいときは、前記第1グループの予歪制御信号を更新し、前記取り込んだ入力信号レベルが前記第2の閾値よりも小さいときは、前記第2グループの予歪制御信号を更新する。

好適には、前記閾値は、前記入力レベルが前記閾値よりも大きいと判断されたときの歪みの時間平均を行う時間内に、前記第1グループに属するレベルの出現する回数の期待値が0.5以上になるように設定される。

本発明によれば、歪補償量の更新に無用な歪み量を取得しないようにしたので、歪補償態様が高速に収束する歪補償増幅装置とすることができる。

また請求項Xに係る発明によれば、CDMA方式やOFDM方式のように、ピーク値やその近傍のレベルの出現頻度が小さい場合でも、第2の閾値を超える入力があったときは、歪み特性に影響の大きい第1グループの振幅補償値及び位相補償値の更新が必ず実行され、更に第2の閾値以下の入力レベルのときは第2グループの振幅補償値及び位相補償値の更新が必ず実行される。従って第1グループの振幅補償値及び位相補償値の更新頻度が従来より向上し、更に低入力レベル時には必ず第2グループの更新を行って高入力レベルの入力を待つことがなくなる。こうして歪補償の収束を従来より速めることができる。

本発明の歪補償増幅装置の基本的な構成を示すブロック図である。 図1の装置における歪補テーブル更新処理を示すフローチャートである。 従来の歪補償増幅装置の基本的な構成を示すブロック図である。 増幅装置の入出力特性の一例を示す図である。 実施例1の歪補償増幅装置の基本的な構成を示すブロック図である。 実施例1の動作を説明するタイムチャートである。 実施例2の歪補償増幅装置の構成を示すブロック図である。 実施例2の動作を説明するタイムチャートである。 従来及び実施例2の帰還信号の取得位置を示す図である。 実施例3の複数の閾値による帰還信号の取得を説明する図である。 実施例4の歪補償増幅装置の構成を示すブロック図である。

本発明の実施の形態について以下、図面を参照しながら説明する。

尚、各実施例で説明する機能実現手段は、当該機能を実現する手段であれば、どのような回路又は装置であっても構わず、また機能の一部又は全部をソフトウェアで実現することも可能である。更に、機能実現手段を複数の回路によって実現してもよく、複数の機能実現手段を共通の回路で実現してもよい。

また各実施例の特徴部分の任意の組み合わせや、先に引用した従来技術との組み合わせも本発明に含まれうる。

図5は、本実施例1の歪補償増幅装置の基本的な構成を示すブロック図である。本例の歪補償増幅装置は、信号レベルが閾値を超えたことを検出して帰還信号の取得タイミングを与える閾値検出部17や、帰還信号を記憶するメモリ16などを、明示的に備えた点などを特徴とする。

尚、図3の説明で述べたように、プリディストータ13、レベル検出部11を無線周波帯の信号に対して構成するか中間周波帯の信号に対して構成するかに応じて周波数コンバータやA/D、D/A変換器の設置、構成が変わってくるが、本例の本質には無関係であり、且ついずれの場合にも適用可能であるので、基本的構成要素のみを示してある。

図5の各部を説明する。従来技術の説明と同じ符号を付した要素は、基本的に従来と同じ構成である。以下、入力信号とは、特に断らない限り図5の歪補償増幅装置への入力信号を意味するものとする。

レベル検出部11は、入力信号を入力され、入力信号の瞬時電力、或いはその平方根である振幅、若しくはそれらの対数値など、入力信号の瞬時電力に対して一対一対応する値をレベルとして検出し、歪補償テーブル12および閾値検出部17に出力する。その動作周期は例えば、入力信号の帯域幅に相当する周波数の2倍かそれ以上である。

歪補償テーブル12は、プリディストーション方式で歪補償を行うための歪補償値を、レベル検出部11から与えられるレベルに対応付けて記憶しており、レベル検出部11からレベルが入力されるたびに、それに対応した補償値をプリディストータ13に出力する。

プリディストータ13は、歪補償テーブル12にて参照された補償値と入力信号とを入力され、補償値に従って入力信号の振幅及び位相を制御して増幅装置4に出力する。

増幅装置4は、プリディストーション方式で予め歪を与えられた入力信号を増幅して出力する。

メモリ16は、増幅装置4の出力に対し適宜復調或いは帯域外漏洩電力検出等が為された帰還信号を時系列に書込んで記憶し、制御部15からの参照に応じて随時読み出して出力する。書込み動作は、例えばリングバッファ形式にて行い、閾値検出部17の指示に従って、一時停止及び再開する。

制御部15は、まず閾値検出部17に起動指示を与える。そして閾値検出部17から帰還信号が格納されたアドレス範囲を示す終了報告を受けると、そのアドレス範囲に対応する帰還信号をメモリ16から読み出して残留歪を評価し、その評価値を用いた適応アルゴリズムにより歪補償テーブル12を更新する。

閾値検出部17は、制御部15から起動指示を受けると、メモリ16に帰還信号の書き込みを再開させるとともに、レベルを常に閾値と比較し、閾値を超えた時にメモリ16に与えられていた書込みアドレスを検出時アドレスとして取得する。また、閾値を超えた時点から一定時間後に、メモリ16による帰還信号の書き込みを停止させるとともに、その時メモリ16に与えられていた書込みアドレスを終了アドレスとして取得して、検出時アドレスと共に制御部15に終了報告した後、動作を停止する。本例において閾値は、例えばIPDLにおいて検出されるレベルより数dB高い値に設定されるが、この閾値は通常送信時の標準的なレベルよりかなり小さい。閾値はIPDL時のレベルより確実に大きく、通常送信時のレベルより(ほぼ)確実に小さければ、任意の値でよい。

図6は、本例の動作を説明するタイムチャートである。図6において、上段はレベル検出部11で検出されたレベルの時間波形、中段は主にハードウェアによりなされる処理、下段は主にソフトウェアを用いてなされる処理を示す。本例では、レベル検出部11、歪補償テーブル12、プリディストータ13、メモリ16、閾値検出部17はFPGA(Field Programmable Gate Array)やメモリのようなハードウェアで構成され、制御部15はソフトウェアにより動作するDSP(Digital Signal Processor)で構成されているものとする。本例の動作はテーブル更新期間と、起動指示後の帰還信号取得期間と、終了報告後の歪評価期間とに大きく分けられる。

帰還信号取得期間において、帰還データは、レベル検出部11でレベルが閾値以上の送信データが出現するまで、メモリ16に巡回して書かれ、閾値以上の送信データを検出した場合、現在書き込んだアドレスから設定された分だけ、新たにデータの書き込みを行い終了する。このとき、書き込みの終了報告として閾値以上であることを検出した前記検出時アドレス、書き込みを終了した前記終了アドレスを制御部15に報告し、信号レベル検出機能を停止する。レベル検出部11の起動、検出後に書き込むアドレス数は、制御部15から制御される。

歪評価期間において、報告を受けた制御部15は、検出時アドレスと終了アドレスの間のデータを用いて、歪検出を行う。実際には、レベルを検出された入力信号がプリディストータ13から増幅部4を経てメモリ16に帰還信号として格納されるまでの遅延を補正するために、検出時アドレスや終了アドレスにはオフセットアドレスが加えられる。歪検出は通常、検出値のばらつきを抑えるための平均処理を含み、歪検出に用いられるデータ数(サンプル数)は一定の複数である。つまり一定時間に発生する平均的な歪を検出する。ただしテーブル更新アルゴリズムの側でばらつきを吸収できる場合、データ数は1つでもよい。

テーブル更新期間において、制御部15は、歪評価期間に検出した歪成分に基づき歪補償テーブル12を更新し、再度、レベル検出部11を起動することで帰還信号取得期間を開始させる。以後同様の処理を繰り返す。

なお、遅延補正を行うために加えるアドレスオフセットは、インパルス信号を送信し、帰還信号において、最大レベルとなったメモリ16のアドレスを調べることで算出できる。または、帰還信号を1サンプルづつ遅延させ、入力信号と相互相関をとり、最も相関が強くなったときの遅延量を求めることで算出できる。この遅延補正量は、予め求めておいて設定しておくことも可能であるし、増幅器動作中に算出し設定することも可能である。

本例によれば、閾値を超えない限り帰還信号は取得されず、制御部による歪補償テーブルの更新も行われない。特に、閾値をノイズレベルよりも高いレベルに設定することで、無送信時のデータ取得が行われなくなるので、無送信時には、データ取得以降の歪検出、歪補償テーブル更新処理といった制御部によるプリディストータの適応制御を停止させることができる。従って、IPDLのような瞬間的に無送信状態になる信号においても、必ず送信状態時の帰還信号データが取得できるようになる。無駄なデータ取得が無くなるため、有効なデータの取得時間が結果的に短縮され、収束が速くなる。

図7は、本例の歪補償増幅装置の構成を示すブロック図である。本例は、先の実施例1に対し、閾値検出部27の閾値として通常送信時の標準的なレベルより高い所謂ピークに該当するようなレベルを設定した点で異なり、また制御部25がFFTにより歪を評価し、増幅装置4の歪をべき関数でモデル化する点などでより具体化されたものである。本実施例で言及されない構成は、実施例1と等価であるとする。

入力信号SINはデジタルIF信号であり、増幅すべき信号帯域より広い(例えば3〜5倍の)帯域を扱えるサンプリング周波数を有し、またI相およびQ相の成分からなるため、2本の線により図示している。歪補償テーブル22は、増幅装置4の非線形特性であるAM−AM変換およびAM−PM変換による歪に対する補償量を複素形式で記憶する。プリディストータ23は、複素乗算器で構成され、入力信号SINと補償量とを複素乗算して出力する。プリディストータ23と増幅装置4との間に、D/A変換器とアナログ直交変調器が備えられる。アナログ直交変調器によりアナログI/Q信号がRF信号に変換される。

帰還回路部28は、増幅装置4の出力信号SOUTの一部を帯域制限後にIFにダウンコンバートし、送信側のD/A変換機と同等以上のサンプリング周波数でA/D変換し、デジタル直交検波することで、SOUTの復調I/Q信号を帰還信号として出力する。

制御部25は、少なくともFFT部と適応更新部とテーブル算出部とを備える。FFT部は、帰還信号をスペクトル分析し、増幅すべき信号帯域の外側のスペクトル電力を歪として検出する。具体的な構成は特願2005-24847と同じでよく、例えば1024〜4096ポイントのFFTを用いるとよい。

適応更新部は、検出された歪の増減に基づき、補償値を記述する2つのべき関数の各項の係数を摂動法により更新する。摂動法の実装は、公知の特許文献2と同等でよく、例えば各項の係数を巡回的に更新する。2つのべき関数は、瞬時振幅(瞬時電力の平方根)に関する実関数であって、AM−AM変換とAM−PM変換をそれぞれ表現する。2つの関数値はそれぞれ振幅補償値と位相補償値を示すので、実際には複素形式(I/Q信号)に変換して歪補償テーブル22に格納され、プリディストータ23により入力信号SINと乗算されたときに主に奇数次の相互変調歪を生じさせる。

テーブル算出部は、適応更新部により更新された係数を用いて、べき関数の計算により全テーブル値を算出し、歪補償テーブル22に書き込む。ただし、べき関数を用いた場合、必ずしも予め歪補償値を歪補償テーブルに書き込む必要はなく、サンプル毎に歪補償値をべき関数値により計算する構成としても良い。その場合、レベル検出部21、歪補償テーブル22、プリディストータ23などを区別せず、破線で図示する1つのプリディストータ部20としてもよい。

閾値検出部27は、閾値を超えた時点から書き込みを停止させるまでの時間を実施例1の半分にし、その代わり検出時アドレスにはその半分の時間だけ遡らせるようなオフセットを加えて終了報告する。これにより、閾値を超えたことを検出した位置がFFT対象データの中央になって、FFTを用いる際に使用する窓関数によってピークのデータが削られなくなる。

図8は、本例の動作を説明するタイムチャートである。閾値を超えたことを検出した位置より前の帰還信号も保存されることが明示されている。入力レベルの波形は、保存データの中に閾値を超える信号のみならず様々なレベルの信号も容易に含まれることを示している。べき級数による歪補償値を算出する場合、1つの係数の更新は入力レベルの全てのレンジに影響を与え得るため、更新の正否を判断するための歪評価値も、入力レベルの全てのレンジにおける歪を反映したものであるべきである。そのため、べき級数モデルとFFTとの組み合わせは好適である。なお通常の摂動法では、FFTによる歪評価結果が得られないと直前の更新の正否を判断できず、次の更新に進めないので、FFTには時間がかかるもののその間に次の帰還信号の取得を行うことは無い。つまり、起動指示後の帰還信号取得期間と、終了報告後の歪評価期間と、テーブル更新期間とが必ずシーケンシャルに繰り返される。

図9は、従来及び本例の帰還信号の取得位置を示す図である。従来は制御部の処理速度などに依存する一定の時間間隔で帰還信号が取得されていたのに対し、本例では、閾値を超えるピーク付近の帰還信号が取得が効率的に取得される。

本例によれば、閾値を増幅器4の非線形特性が表われるような高いレベルに設定することで、歪補償値を与えるべき級数の更新に好ましいデータが取得でき、歪補償テーブルが最適値になるまでの収束時間が短縮される。また、図10に示すように、この閾値を複数設け、増幅器動作中に閾値検出部27に順次設定することで複数のレベルのデータが取得可能となる。

本例は、先の実施例2に対し、閾値を変化させる点で異なり、またべき関数がより具体化されたものである。本実施例で言及されない構成は、実施例1または2と等価であるとする。

べき関数モデルとして一般的な、ゼロ振幅を中心に展開された所謂マクローリン級数では、小振幅時と大振幅時の双方の補償値をうまく表現できない。そのため、ゼロ点以外で展開した級数のように偶数次歪を生じさせるべき関数を用いるとよいことが、特願2005-198349に記載されている。

本例では、低入力レベル時の補償値に対する自由度を上げるため、下記の式で表されるべき関数モデルを用いる。

Figure 0004284630

なおCA(x)は振幅補償値、CP(x)は位相補償値であり、ともに入力信号の振幅xの実関数である。またlはxのダイナミックレンジ0〜xmax内であって補償値の再現が困難だった低入力レベルより若干大きく設定される。CA(x)には、l未満の振幅時にA3〜A7の項が付加される。これらの項はCA(x)が切り替わるx=lにおいてその値及び任意回数の微分係数が0となるので、CA(x)は、滑らかな関数となる。また定数項a0はプリディストータの利得を決定するものであり、摂動法では直接に更新されないが、他の係数が更新される度に平均利得の変動を抑えるように調整される。CA(x)についても同様であるが、p0は必須でない。

上記の数1を用いた場合、A3〜A7やP3〜P7を更新するために、l以上の閾値を超えたときの帰還信号を取得できるまで待つ必要はない。むしろ、閾値を超えたときに発生する大きな歪は、更新に不必要なためノイズと同じであり、S/Nを悪化させるので取得すべきではない。従って本例では、閾値検出部に与える閾値を、A3〜A7やP3〜P7を更新するときには実施例1同様に極めて低くし、a3〜a7やp3〜p7を更新するときには実施例2同様に平均的なレベルより高く設定する。より一般的には、べき関数の係数のように歪補償態様を表現するパラメータの更新に際して、パラメータ毎に最適な閾値を設定する。

閾値の変更は、上記のようなべき関数モデルを用いたとき以外にも有用である。

図10は、複数の閾値による帰還信号の取得を説明する図である。例えば歪補償増幅装置の電源をオンした直後のように補償値が収束初期の場合、実施例2のような高めの閾値により時間をかけて歪を正確に取得するより、やや低めに設定した閾値により速く歪を取得して更新回数を稼いだほうが速く収束する。従って、閾値検出部に与える閾値を、収束初期には低めに設定された閾値1とし、それ以降は通常に設定された閾値2とする。

図11は、本例の歪補償増幅装置の構成を示すブロック図である。本例は、先の実施例2に対し、閾値検出部47が帰還信号に対して閾値を超えたことを検出する点や、制御部15が時間波形比較により歪を評価する点などで異なる。本実施例で言及されない構成は、実施例2或いは実施例1と等価であるとする。

入力信号SINは実施例2同様にデジタルIF信号である。

レベル検出部41は、実施例1のレベル検出部11と同等でよい。

メモリ46は、増幅装置4の出力を直交復調(直交検波)した、SINと同じIF周波数を有する帰還信号を入力される点で、実施例2のメモリ26と異なる。

閾値検出部47は、帰還信号を入力され、帰還信号のレベルと閾値とを比較した結果を出力する点で実施例1と異なる。入力信号のレベルと期間信号のレベルはほとんど比例するので、本例に限らずどちらを使っても良い。

メモリ49は、入力された入力信号SINを記憶し、制御部45からの読み出しに応じて記憶しているSINを出力する。

制御部15は、閾値検出部47より閾値を超えた帰還信号が感知された報告を受けると、メモリ46および49から、記憶された入力信号SINおよびそれに対応する記憶された帰還信号をそれぞれ読み出し、その差分を算出する。SINや帰還信号はI/Q信号であるで、時間波形の差が誤差ベクトルとして検出される。そして、特許文献1同様のLMSアルゴリズムに基づいて、当該差分の元になった入力信号SINに対応する歪補償テーブル12中の歪補償値を更新する。ただし、差分を算出する前に、入力信号SINと帰還信号のサンプルレート、遅延、位相、利得などを一致させる必要がある。したがって制御部15は、サンプルレートを一致させるためにインターポレーションやデシメーションフィルタを備えたり、遅延を一致させるためにメモリ46、49を遅延手段として機能させるアドレス制御手段を備えたり、位相を一致させるために位相回転補償手段を備えたりする。例えばアドレス制御手段は、入力信号SINがメモリ49に入力されるまでの遅延と、増幅装置4を経てメモリ46に入力されるまでの遅延時間差に対応するアドレスオフセットを用いて、帰還信号の読み出しを制御する。

本実施例によれば、歪を誤差ベクトルとして検出するので、スカラー量で検出するものと比べ、歪補償値の更新方向を定めやすく、収束が速くなる場合がある。

図1は、本例の歪補償増幅装置の基本的な構成を示すブロック図で、この基本的なブロック構成の限りでは図3に示した従来構成とほぼ同様になっているが、歪検出部6が増幅装置の出力に残留する歪を検出することを明示した点、制御部5が歪補償テーブル2へのアドレス信号Aを取り込んでいることを明示した点、およびその処理内容が異なっている。尚、図3の説明で述べたように、プリディストータ3、レベル検出部1を無線周波帯の信号に対して構成するか中間周波帯の信号に対して構成するかに応じて周波数コンバータやA/D、D/A変換器の設置、構成が変わってくるが、本発明でもこの違いは無関係でいずれの場合も適用可能であるので、基本的構成要素のみを示したものである。

図1において、レベル検出部1は入力信号SINのレベル(電力又は振幅)を検出してそのレベルに対応したアドレス信号Aを生成する。このアドレス信号Aの値は、以下では入力レベルが大きい程大きなアドレス値となるように生成されるものとする。歪補償テーブル2には入力信号SIN にプリディストーションを与えるための振幅補償値a及び位相補償値bが入力信号レベルに対応して格納されており、これら補償値がレベル検出部1により生成されたアドレス信号Aに応じたアドレスから読み出され、プリディストータ3へ送られる。こうしてプリディストータ3は、増幅装置4のもつ非線形特性を補償するように入力信号SINにプリディストーションを与える。本例では可変位相器と可変減衰器からなるアナログのプリディストータを想定している。歪検出部6は、増幅装置4の出力に残留する歪を検出する。入力レベルになるべく依存しない平均的な歪み量を検出することが望ましく、それは瞬時歪みを電力化(スカラー化)し、必要な時間だけ平均化することで達成される。制御部5は、増幅装置特性の経年変化、温度変化に適応したプリディストーションを与えられるように、歪補償テーブル2の振幅補償値a及び位相補償値bの更新処理を行う。

図2は、本発明の歪補償増幅装置に於ける歪補償テーブルの更新処理方法の例を示すフローチャートである。この例では、前述の特許文献2の場合と同様に、アドレス信号Aのアドレス空間はブロック1〜ブロックNmaxのNmax個のブロックに分割されており、ブロック番号が大きい程大きい入力信号レベルに対応する。各ブロックはそのブロックを代表する振幅補償値a及び位相補償値bを1組備え、それらの値の間を補間することですべてのアドレスに対応する振幅補償値a及び位相補償値bを算出する。

最大のブロック番号を持つブロックNmaxに対応した入力信号レベルの範囲において、増幅装置の入出力特性で顕著に非線形特性が現れる。従って、増幅装置出力の歪み成分は、入力信号レベルがブロックNmax対応の入力レベルとなったときに主に発生するから、このブロックNmaxの補償値を常に適正な値に維持出来るような更新処理が求められる。

このために、図2の処理では、まず制御パラメータNA、NPをともに1にセットする(ステップ201)。このパラメータNA及びNPは、ブロック1〜Nmax−1の振幅補償値及び位相補償値を順次サイクリックに更新するための制御変数である。

次にレベル検出部によりその時点に生成されたアドレス信号Aを取り込んで、予め定めてある閾値A1と比較する(ステップ202)。閾値A1は、例えばブロックNmax対応の入力レベル範囲の最小レベルに対応するアドレスとする。この閾値A1よりアドレス信号Aの値が大きいときは、閾値A1を超えたときに検出された歪み量を記憶した上でブロックNmaxの振幅補償値aの仮更新を行い(ステップ203)、閾値A1よりアドレス信号Aが小さい値のときは、そのときの歪み量を記憶した上でブロックNAの振幅補償値aの仮更新を行う(ステップ204)。さらにステップ204の後にはパラメータNAがNmax−1未満の値であればNAを+1し、Nmax−1に等しくなっていればNAを1にセットしてブロック1〜Nmax−1の振幅補償値が順次サイクリックに更新処理されるように制御する(ステップ205〜207)。

いずれかのブロックの振幅補償値仮更新が行われるとその更新後のテーブルからアドレスAの振幅補償値及び位相補償値を読み出して入力信号SINにプリディストーションを与え(ステップ208)、その結果、歪み検出部6から取り込んだ歪み量が仮更新前よりも減少したかを調べる(ステップ209)。この結果、歪み量が減少していればステップ203又は204に於ける仮更新を有効として仮更新後の値をテーブル値とし(ステップ210)、歪み量が減少していなければ仮更新を無効としてテーブル値を仮更新前の値に戻す(ステップ211)。

以上の振幅補償値の更新処理は摂動法と呼ばれる方法であり、ステップ203又は204に於ける仮更新は、その時点の当該ブロックの振幅補償値に所定の小さい値(摂動量)を加えて行う。摂動量を+とするか−とするかは当該ブロックの振幅補償値の前回仮更新の結果が歪みを減らす方向であったときはその方向と同じ方向へ更新し、増やす方向であったときはその方向と逆の方向へ更新する。こうして同一ブロックが何回も更新されることでより出力歪みを小さくするプリディストーションを与えることができるようになる。このためにステップ209の判定結果を、次の同一ブロック仮更新時の増減方向を決めるために記憶しておくものとする。

図2のステップ212〜221の処理は、ステップ202〜211の振幅補償値aの摂動法による更新処理と同様にして位相補償値bの摂動法による更新処理を行うものであり、個々のステップの説明は省略する。

入力信号SINのレベル分布(つまり各レベルにどの程度の確率で出現するかを示す確率密度関数)には一定の傾向があるが、マルチキャリア信号やCDMA信号ではレベルが増加するほど出現確率が単調に減少する。これは増幅装置4におけるレベルと歪み量の関係と逆のため、入力レベルが大きいときに生じる大きな歪みの、検出歪み量への影響力が弱められる。したがって歪み検出部6は、レベル分布変動による検出毎のレベル分布の違いが無視できる程度の一定時間、単に歪みを平均するだけで、各レベルの歪みを安定した条件で反映した1つの歪み量を得ることができるので、Nmax以外の全てブロックに対して検出方法を同じにしている。しかしながら、平均時間内の出現回数の期待値が1以下となるようなレベルになると検出毎のばらつきは避けらず、0.5以下になると更新の正否と検出歪み量の増減はほとんど無相関になる。そのようにして検出された精度の悪い歪み量は更新の結果を適切に反映するものではなく、収束を遅らせる原因となる。したがって、閾値A1を超えるという条件をつけて、歪み量を検出することで、歪み量の精度を維持している。例えば、本実施例の閾値A1は、入力信号SINの分散にも因るが、歪みの平均時間内における出現回数の期待値が1前後となるようなレベルにおよそ対応し、平均時間内にブロックNmaxに対応するピークを常に1個(サンプリング周波数が高いと、1つのピークは複数サンプルで表現されうる)以上含むようにする。実際のところ、真の歪み量と検出された歪み量との間にわずかでも正の相関があれば、補償値更新アルゴリズムは大抵遅いなりに収束するので、閾値A1の決め方はシビアではない。更新対象のブロックに属する歪補償量に基づく歪みの出現回数の期待値が0.5以上になるように歪みの平均時間と閾値とを設定することが本質的に重要である。そして、歪みの平均時間を長くすることによる検出の高精度化と、補償値更新アルゴリズム側の安定性を決定するパラメータ(摂動量やステップサイズ等)とのバランスを最適化することにより、最良の収束速度と収束精度が得られる。

ところで、ステップ203又は204で振幅補償値の仮更新が行われたのち、その結果の更新された歪補償テーブル2から振幅補償値a及び位相補償値bが読み出されてプリディストータ3に与えられるまでの間には多少時間がかかる場合がある。特にブロックNmaxの補償値は読み出し頻度が低いが、ブロックNmaxに対応するような大きな信号は比較的短時間に立て続けに発生することが多いという性質を利用し、閾値A1を超えたことを契機に仮更新を行うことで、その仮更新後の歪み量の検出を従来より短時間で行える可能性がある。しかしながら所定の時間内に読み出しが無かったときはタイムアウトとし、摂動量の符号は反転させずに仮更新を破棄してステップ202に戻ってもよい。一方、ブロックNAの読み出し頻度は高いので、仮更新した補償値に基づきプリディストーションされ、歪み検出部6で取り込まれる残留歪み量も仮更新後すぐに得られるので、多数の歪み量を取り込んで平均することで精度を高めてもよい。

以上に説明した図2の処理によれば、入力信号のレベルが所定値以上のときは確実に最大振幅範囲のブロックの振幅補償値又は位相補償値の更新処理を行うから、CDMA方式やOFDM方式の信号のようなピーク値出現頻度の少ない場合であっても非線形歪みの主要因である大きな入力振幅に対する補償値の更新頻度を高め、より正確なプリデイストーションによる歪補償を行うことができる。また、入力振幅が所定値以下のときは最大振幅範囲以外に対応するブロックの補償値を順次サイクリックに更新するので、これらブロックに対する更新処理も従来技術より多く行うことができる。またこのように所定値を境に場合分けすることで、歪み量を全レベルに対して安定に検出する必要がなくなり歪み量の平均時間が短縮できるとともに、検出の対象となる更新を行ったブロックにおける歪をより強く反映した歪み量を検出することができる。

なお、図2の例では、増幅装置の飽和による非線形特性が顕著な範囲を1つのブロックNmaxとしたが、これが複数個となるような入力レベル範囲の分割であってもそれらの複数ブロックを優先的に更新するようにすることも容易である。また、更新方法としては摂動法を用いるものとしたが、これは他の方法であってもよい。

本発明は、歪補償のための構成を備えたことによる電力消費の増加よりも、増幅器の動作点をよりコンプレッションポイントに近づけられることによる電力消費の削減の効果の方が大きくなるような線形増幅への応用に好適である。また、電気に限らず光や音響などの波の変調のように、各種物性を利用した信号の変換において高度の線形性が要求されるものにも広く応用できる。
符号の説明

1,11・・・レベル検出部,

2,12・・・歪補償テーブル,

3,13・・・プリディストータ,

4・・・増幅装置,

5,15・・・制御部,

6・・・歪検出部,

16 メモリ,

17・・・閾値検出部,

28・・・帰還回路部,

49・・・メモリ,

Claims (1)

  1. 増幅装置への入力レベルに対応して発生する歪特性の逆特性で、入力信号の振幅および位相に変化を与えることにより歪補償を行うリディストーション方式の歪補償増幅装置であって、
    前記歪補償増幅装置に入力される入力信号のレベルを検出するレベル検出部と、
    リディストーション方式で歪補償を行うための振幅補償値および位相補償値を前記レベル検出部から与えられるレベルに対応付けて記憶し、前記レベル検出部から与えられるレベルに応じて、前記振幅補償値および位相補償値を出力する歪補償テーブルと、
    前記歪補償テーブルから出力された前記振幅補償値および位相補償値と入力信号とを受けて、これら振幅補償値および位相補償値に従って、前記入力信号の振幅および位相を制御して出力するリディストータと、
    前記リディストーから出力された信号を増幅する増幅部と、
    前記レベル検出部で検出されたレベルが、閾値を超えたことを検出する閾値検出部と、
    前記閾値検出部によりレベル検出部で検出されたレベルが閾値を超えたことが検出されたタイミングで、前記増幅部の出力からの帰還信号を取得し、この帰還信号に含まれる所望の信号帯域外の漏えい電力、または、前記入力信号と帰還信号との誤差ベクトルを測定し、この測定された値が小さくなるように、前記振幅補償値および位相補償値を更新する制御部と
    を有し、
    前記制御部は、
    前記振幅補償値および位相補償値が、当該歪補償増幅装置の電源をオンした直後の収束初期の場合に、前記閾値検出部に設定される閾値を、前記収束初期以降に設定される閾値より小さく設定すること
    を特徴とする
    歪補償増幅装置。
JP2006536345A 2004-09-21 2005-09-12 歪補償増幅装置 Active JP4284630B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004272986 2004-09-21
JP2004272986 2004-09-21
PCT/JP2005/016746 WO2006033256A1 (ja) 2004-09-21 2005-09-12 歪補償増幅装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008198085A Division JP4995784B2 (ja) 2004-09-21 2008-07-31 歪補償増幅装置

Publications (2)

Publication Number Publication Date
JPWO2006033256A1 JPWO2006033256A1 (ja) 2008-05-15
JP4284630B2 true JP4284630B2 (ja) 2009-06-24

Family

ID=36090019

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006536345A Active JP4284630B2 (ja) 2004-09-21 2005-09-12 歪補償増幅装置
JP2008198085A Active JP4995784B2 (ja) 2004-09-21 2008-07-31 歪補償増幅装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2008198085A Active JP4995784B2 (ja) 2004-09-21 2008-07-31 歪補償増幅装置

Country Status (4)

Country Link
US (1) US7514996B2 (ja)
JP (2) JP4284630B2 (ja)
CN (1) CN101023578B (ja)
WO (1) WO2006033256A1 (ja)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005002195A1 (de) * 2005-01-17 2006-07-27 Siemens Ag Verfahren und Anordnung zur Regeneration eines optischen Datensignals
JP4755937B2 (ja) * 2006-04-17 2011-08-24 富士通株式会社 歪補償装置及び歪補償方法
JP5242024B2 (ja) * 2006-06-08 2013-07-24 株式会社東芝 歪補償装置、増幅装置、送信装置、歪補償方法
US7606539B2 (en) * 2006-08-07 2009-10-20 Infineon Technologies Ag Adaptive predistorter coupled to a nonlinear element
WO2008035439A1 (fr) * 2006-09-22 2008-03-27 Panasonic Corporation Circuit de compensation de distorsion et procÉDÉ pour commander celui-ci
JP4812643B2 (ja) * 2007-02-01 2011-11-09 株式会社日立国際電気 増幅装置
US7957707B2 (en) * 2007-03-30 2011-06-07 Freescale Semiconductor, Inc. Systems, apparatus and method for performing digital pre-distortion based on lookup table gain values
WO2009093094A1 (en) * 2008-01-24 2009-07-30 Agence Spatiale Europeenne A method for compensating signal distortion in an emitting payload
JP5157479B2 (ja) * 2008-01-28 2013-03-06 富士通株式会社 歪補償装置及びこれを備えた電力増幅装置
CN101610230B (zh) * 2008-06-17 2012-07-18 富士通株式会社 信号失衡补偿装置和方法
WO2010001357A1 (en) * 2008-07-02 2010-01-07 Innovaradio S.A. A pre-distortion method and device to enhance the power utility of power amplifiers in wireless digital communication applications
JP5228723B2 (ja) * 2008-09-10 2013-07-03 富士通株式会社 歪補償装置及び方法
US20100119012A1 (en) * 2008-11-11 2010-05-13 Debajyoti Pal Programmable wide band digital receiver/transmitter
JP2010130071A (ja) * 2008-11-25 2010-06-10 Fujitsu Ltd 非線形歪み補償装置および非線形歪み補償方法
JP5233651B2 (ja) * 2008-12-18 2013-07-10 富士通株式会社 歪補償装置及び方法
US8145150B1 (en) * 2008-12-19 2012-03-27 Scintera Networks, Inc. Integrated signal analyzer for adaptive control of mixed-signal integrated circuit
JP2010154042A (ja) * 2008-12-24 2010-07-08 Sumitomo Electric Ind Ltd 歪補償回路
JP5354262B2 (ja) * 2008-12-27 2013-11-27 住友電気工業株式会社 歪補償回路及び無線基地局
JP5338378B2 (ja) * 2009-03-02 2013-11-13 富士通株式会社 歪補償装置及び方法
US8170508B2 (en) * 2009-05-07 2012-05-01 Rockstar Bidco Lp Pre-distortion for a radio frequency power amplifier
US8737523B2 (en) * 2009-06-04 2014-05-27 Xilinx, Inc. Apparatus and method for predictive over-drive detection
JP5158034B2 (ja) * 2009-08-12 2013-03-06 富士通株式会社 無線装置及び信号処理方法
JP5303809B2 (ja) * 2009-10-20 2013-10-02 株式会社日立国際電気 歪補償装置
JP2011103536A (ja) * 2009-11-10 2011-05-26 Panasonic Corp 送信回路及び通信機器
EP2502345A1 (en) * 2009-11-16 2012-09-26 Innovaradio S.A. An adaptive digital pre-distortion method and device to enhance the power utility of power amplifiers in wireless digital communication applications
JP5488073B2 (ja) * 2010-03-12 2014-05-14 富士通株式会社 無線装置、歪補償装置及び歪補償方法
JP5434818B2 (ja) * 2010-06-25 2014-03-05 富士通株式会社 歪補償装置、歪補償方法及び無線通信装置
US8615054B2 (en) * 2010-09-24 2013-12-24 Intel Corporation Close-loop power amplifier pre-distortion correction
WO2012046561A1 (ja) * 2010-10-04 2012-04-12 日本電気株式会社 歪補償増幅器および歪補償方法
CN102480450B (zh) * 2010-11-30 2014-12-10 富士通株式会社 预失真器控制装置和方法、功率控制状态检测方法
JP5702660B2 (ja) * 2011-04-27 2015-04-15 日本無線株式会社 プリディストータ
KR20130043425A (ko) * 2011-10-20 2013-04-30 삼성전자주식회사 입력 레벨에 따라 메모리 차수를 달리하는 디지털 전치 왜곡 방법 및 장치
US8837633B2 (en) 2011-10-21 2014-09-16 Xilinx, Inc. Systems and methods for digital processing based on active signal channels of a communication system
WO2013069087A1 (ja) * 2011-11-07 2013-05-16 富士通株式会社 歪補償回路及び歪補償方法
US9071207B2 (en) * 2012-02-03 2015-06-30 Telefonaktiebolaget L M Ericsson (Publ) Predistortion of concurrent multi-band signal to compensate for PA non-linearity
JP5861521B2 (ja) * 2012-03-19 2016-02-16 富士通株式会社 送信装置及びルックアップテーブルの更新方法
JP6094071B2 (ja) * 2012-07-02 2017-03-15 富士通株式会社 歪補償装置及び歪補償方法
CN103634252B (zh) * 2012-08-20 2016-08-17 富士通株式会社 一种数字预失真系数的更新控制方法和装置
US8639199B1 (en) * 2012-08-24 2014-01-28 Mcafee, Inc. System and method for high performance coherent peak compression estimation
US20140250309A1 (en) * 2013-03-01 2014-09-04 Qualcomm Incorporated Predictive self calibrated power control
JP6303348B2 (ja) 2013-09-11 2018-04-04 株式会社ソシオネクスト 移相器、プリディストータ、及びフェーズドアレイアンテナ
JP6209925B2 (ja) * 2013-10-09 2017-10-11 富士通株式会社 歪補償装置および歪補償方法
US10038503B2 (en) * 2014-08-13 2018-07-31 Xilinx, Inc. Adaptive optical channel compensation
JP6446911B2 (ja) * 2014-08-25 2019-01-09 富士通株式会社 歪補償方法、歪補償装置、及び歪補償プログラム
JP2016115952A (ja) * 2014-12-10 2016-06-23 富士通株式会社 歪補償装置及び歪補償方法
JP2017098711A (ja) * 2015-11-20 2017-06-01 富士通株式会社 歪補償装置および歪補償方法
JP6665500B2 (ja) * 2015-11-27 2020-03-13 日本電気株式会社 特性検出装置及び特性検出方法
JP6738019B2 (ja) * 2016-10-21 2020-08-12 アイコム株式会社 送信機および歪補正方法
JP2018133603A (ja) * 2017-02-13 2018-08-23 株式会社日立国際電気 プリディストータ
JP2020141379A (ja) * 2019-03-01 2020-09-03 富士通株式会社 歪み補償装置及び歪み補償方法
US11239804B2 (en) * 2019-05-14 2022-02-01 Empower RF Systems, Inc. Systems and methods for controlling a power amplifier output
JP2021034818A (ja) * 2019-08-21 2021-03-01 株式会社村田製作所 電力増幅回路、半導体デバイス、及び半導体デバイスの製造方法
US11323140B2 (en) * 2020-01-27 2022-05-03 Anritsu Corporation Signal generation apparatus and signal generation method
US11233485B2 (en) * 2020-03-12 2022-01-25 Qorvo Us, Inc. Power amplifier linearization circuit and related apparatus
CN111749801B (zh) * 2020-06-04 2022-03-11 重庆长安汽车股份有限公司 一种基于插值计算的电喷系统闭环自学习控制方法
CN115567358A (zh) * 2022-09-09 2023-01-03 中信科移动通信技术股份有限公司 相位补偿方法、装置及存储介质

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0773243B2 (ja) * 1985-12-12 1995-08-02 日本電気株式会社 送信機
JPH0548346A (ja) * 1991-08-20 1993-02-26 Oki Electric Ind Co Ltd 線形化電力増幅回路
FR2746564B1 (fr) * 1996-03-22 1998-06-05 Matra Communication Procede pour corriger des non-linearites d'un amplificateur, et emetteur radio mettant en oeuvre un tel procede
FI982738A (fi) * 1998-12-17 2000-06-18 Nokia Networks Oy Lähettimen linearisointi
JP2001284976A (ja) 2000-03-29 2001-10-12 Matsushita Electric Ind Co Ltd アダプティブプリディストーション歪補償方法及び装置
JP2002009556A (ja) * 2000-06-16 2002-01-11 Sony Corp 歪補償装置及び歪補償方法
JP2002111397A (ja) * 2000-09-29 2002-04-12 Sony Corp 歪補償装置及び歪補償方法
JP2002223171A (ja) 2001-01-29 2002-08-09 Fujitsu Ltd 歪補償係数を補正及び補間する非線形歪補償送信装置
WO2002087097A1 (fr) * 2001-04-18 2002-10-31 Fujitsu Limited Dispositif de correction de distorsion
JP3567148B2 (ja) 2001-09-05 2004-09-22 株式会社日立国際電気 歪み補償装置
JP2003087065A (ja) 2001-09-07 2003-03-20 Hitachi Kokusai Electric Inc 電力増幅器
JP2003229727A (ja) 2002-02-05 2003-08-15 Nagano Japan Radio Co 非線形歪補償回路
JP3957077B2 (ja) * 2002-05-31 2007-08-08 富士通株式会社 歪補償装置
JP2004128921A (ja) * 2002-10-03 2004-04-22 Hitachi Kokusai Electric Inc 歪補償装置
JP4063628B2 (ja) * 2002-10-03 2008-03-19 株式会社日立国際電気 歪補償装置
JP2004072331A (ja) * 2002-08-05 2004-03-04 Hitachi Kokusai Electric Inc 歪補償装置
JP4048534B2 (ja) * 2002-10-02 2008-02-20 富士通株式会社 多面イコライザフィルタ付き歪補償装置
JP3917509B2 (ja) * 2002-12-06 2007-05-23 日本電信電話株式会社 非線形歪補償装置
JP2005024847A (ja) 2003-07-01 2005-01-27 Hitachi Cable Ltd 光ファイバ用コネクタ
US7259630B2 (en) * 2003-07-23 2007-08-21 Andrew Corporation Elimination of peak clipping and improved efficiency for RF power amplifiers with a predistorter
JP2005198349A (ja) 2005-03-16 2005-07-21 Victor Co Of Japan Ltd 記録媒体

Also Published As

Publication number Publication date
US7514996B2 (en) 2009-04-07
JP2008295089A (ja) 2008-12-04
CN101023578A (zh) 2007-08-22
JPWO2006033256A1 (ja) 2008-05-15
CN101023578B (zh) 2010-04-21
WO2006033256A1 (ja) 2006-03-30
US20080197925A1 (en) 2008-08-21
JP4995784B2 (ja) 2012-08-08

Similar Documents

Publication Publication Date Title
JP4284630B2 (ja) 歪補償増幅装置
JP3857652B2 (ja) 歪補償装置
US8022763B2 (en) Amplifier failure detection apparatus
US20100289574A1 (en) Signal Pre-Distortion Facility for Amplifier Non-Linearity Compensation
JP4617265B2 (ja) 歪補償装置及び歪補償方法
CN101662821B (zh) 信号处理方法及通信系统
JP2008516489A (ja) 任意波形のプリディストーション・テーブルの生成
US20090221245A1 (en) Method and system for estimating and compensating non-linear distortion in a transmitter using calibration
US8514019B2 (en) Distortion compensation amplifier
JP5593724B2 (ja) 増幅装置とこれを備えた無線送信装置、及び、増幅装置の利得調整方法
JP5509455B2 (ja) 歪補償装置
JP5316325B2 (ja) 歪補償回路、及びこれを用いた無線送信装置、歪補償方法
JP6064374B2 (ja) 歪補償装置、および、歪補償方法
JPWO2007049474A1 (ja) プリディストーション方式歪補償増幅装置
US20060083330A1 (en) Distortion compensation table creation method and distortion compensation method
JP4170883B2 (ja) 非線形歪補償方法および装置
JP4063628B2 (ja) 歪補償装置
JP5004823B2 (ja) 送信装置
Santucci et al. A block adaptive predistortion algorithm for transceivers with long transmit-receive latency
CN117714247B (zh) 时延对齐方法及装置
JP2004128921A (ja) 歪補償装置
KR20010064880A (ko) 가변차수 전치왜곡장치 및 그의 제어 방법
US20060029154A1 (en) Distortion compensation device and distortion compensation method
JP2004072331A (ja) 歪補償装置
JP2004336291A (ja) 非線形歪補償装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090311

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4284630

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140403

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250