JP4828971B2 - 無線装置 - Google Patents

Description

本発明は、無線装置に関し、特に携帯電話システム等の移動体通信に用いられる無線基地局、通信端末等の無線装置に関する。

送信回路にドライブアンプ及びファイナルアンプを備える無線機において、単一の自動送信出力制御回路（ＡＰＣ回路）の出力をドライブアンプ及びファイナルアンプの双方に入力する際、ＡＰＣ回路の出力の最適化が困難な場合に対処する技術が特許文献１に開示されている。

特開２００４−４０４１８号公報

飯沼敏範、外４名、「アダプティブアレイアンテナ方式ＰＨＳ基地局＜ＰＢＳ−ＣＳ２０Ｂ＞」、三洋電機技報、三洋電機株式会社、２０００年５月、第３２巻、通巻第６６号、ｐ．８０−８８

例えば送信信号をπ／４シフトＱＰＳＫ方式で変調し、送信タイミングをスロットごとに分割したＴＤＭＡ（時分割多重接続）方式で通信を行うＰＨＳ（パーソナル・ハンディフォーン・システム）システムにおいては、１タイムスロットの間、一定した出力（振幅）を保つことが好ましい。しかしながら、ドライブアンプやファイナルアンプの出力はドループ特性を有しており、徐々に出力が低下する場合があるという問題があった。特に基地局に設けられる送信回路の場合、ファイナルアンプの出力が大きいなどの理由もあり、本願発明者の検討では、この出力低下は１スロットタイミング（ＰＨＳの場合６２５μ秒）の間で０．２〜０．５ｄＢに及ぶ場合もある。特に非特許文献１に記載されているようなアダプティブアレイ方式のＰＨＳ基地局では送信Ｄ／Ｕ特性（所望の信号Ｄと雑音Ｕとの強度比）の劣化を招来するおそれがある。

本発明は係る問題点に鑑みてなされたものであって、ドループ特性による影響を抑制することが可能な無線装置を提供することを目的としている。

上記の問題点を解決するために、本発明に係る第１の無線装置は、送信側に、ＲＦ信号を増幅するドライブアンプ、及び前記ドライブアンプの出力をさらに増幅するファイナルアンプを備え、送信タイミングをスロットごとに分割した時分割多重接続方式にて送信信号を出力する無線装置において、前記ファイナルアンプの出力について、各スロットの略先頭タイミングの出力値を検出する第１の出力値検出手段と、前記第１の出力値検出手段による検出タイミングの後、同一スロット内における前記ファイナルアンプの出力値を検出する第２の出力値検出手段と、前記第１の出力値検出手段により検出された出力値と、前記第２の出力値検出手段により検出された出力値との差分に基づき、前記ドライブアンプのゲインを調整するドライブアンプゲイン調整手段とを備えることを特徴としている。

上記の構成では、第１の出力値検出手段により検出された、スロットの略先頭タイミングの出力値と、前記第１の出力値検出手段による検出タイミングの後、第２の出力値検出手段により検出された、同一スロット内における前記ファイナルアンプの出力値との差分に基づき、前記ドライブアンプのゲインを調整することで、ドループ特性による影響を補正することができる。

本発明に係る第２の無線装置は、送信側に、ＲＦ信号を増幅するドライブアンプ、及び前記ドライブアンプの出力をさらに増幅するファイナルアンプを備え、送信タイミングをスロットごとに分割した時分割多重接続方式にて送信信号を出力する無線装置において、前記ファイナルアンプの出力について、各スロットの略先頭タイミングの出力値を検出する第１の出力値検出手段と、前記第１の出力値検出手段による検出タイミングの後、同一スロット内における前記ファイナルアンプの出力値を検出する第２の出力値検出手段と、前記第１の出力値検出手段により検出された出力値と、前記第２の出力値検出手段により検出された出力値との差分に基づき、前記ＲＦ信号の基となる信号を出力するプロセッサの出力を調整する出力調整手段とを備えることを特徴としている。

この構成では、ＲＦ信号の基となる、ＤＳＰ（デジタル信号プロセッサ）等のプロセッサの出力を補正することで、ドループ特性による影響を補正することができる。なお、前記無線装置は、前記ファイナルアンプの出力値をＡＤ（アナログ・デジタル）変換して前記プロセッサに入力するＡＤ変換器を備え、前記プロセッサは、各スロットの略先頭タイミングにおいて、前記ＡＤ変換器からの出力値を検出する第１の出力値検出手段と、前記第１の出力値検出手段による検出タイミングの後、同一スロット内における前記ＡＤ変換器からの出力値を検出する第２の出力値検出手段と、前記第１の出力値検出手段により検出された出力値と、前記第２の出力値検出手段により検出された出力値との差分に基づいて出力を調整する出力信号調整手段とを備える構成とすることができる。

前記第１の出力値検出手段は、スロットの先頭から、所定時間の経過までの間に複数回出力値を取得し、取得された出力値の最大値をスロットの略先頭タイミングの出力値とする構成とすることが好ましい。また、前記無線装置は、前記第１の出力値検出手段が略先頭タイミングの出力値を検出した後、前記第２の出力値検出手段による出力値の検出タイミングを制御するタイミング制御手段を備え、当該タイミング制御手段は、前記第１の出力値検出手段が複数回出力値を取得する際よりも、単位時間当たりのサンプリング回数を減少させる構成とすることができる。ドループ特性による出力低下は、１タイムスロットの初めの部分で顕著に現れるためである。ＰＨＳに適用する場合、第１の出力値検出手段は、例えばスロットの最初の４μ秒〜６μ秒程度の間に出力値を検出することが好ましく、この第１の出力値検出手段の検出値は補正の基準値となるため、複数回出力値を取得し、取得された出力値の最大値をとる構成が、より好適である。

本発明に係る第３の無線装置は、送信側に、ＲＦ信号を増幅するドライブアンプ、及び前記ドライブアンプの出力をさらに増幅するファイナルアンプを備え、送信タイミングをスロットごとに分割した時分割多重接続方式にて送信信号を出力する無線装置において、同一スロット内における前記ファイナルアンプの出力低下度合いに関する情報を格納する出力低下情報記憶手段と、前記出力低下情報記憶手段の内容に基づいて、前記ＲＦ信号の基となる信号を出力するプロセッサの出力を調整する出力信号調整手段とを備えることを特徴としている。

なお、上記本発明に係る無線装置の送信回路は、アダプティブアレイ方式のアンテナにおいて、各々の送信アンテナに対応して設けられることが好ましい。この構成により、アダプティブアレイ方式のＰＨＳ基地局での送信Ｄ／Ｕ特性の劣化を抑制することができる。

本発明に係る無線装置によると、ドライブアンプやファイナルアンプのドループ特性による影響を抑制することが可能になるという効果を奏する。

以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
まず、第１の実施の形態について説明する。図１は、本実施の形態の無線装置における送信側の構成について説明するためのブロック図である。

無線装置の送信側には、ＤＳＰ（デジタル・シグナル・プロセッサ）１００、アップコンバータ１１０、ドライブアンプ１２０、ファイナルアンプ１４０、カップラ１５０、アイソレータ１６０、ＡＤ変換器１８０、増幅調整信号出力部１９０を備えている。アイソレータ１６０を介してアンテナ１７０から出力信号に基づく電波が送信される。なお、受信側との切り替えのためのデュプレクサについては同図では図示を省略している。また、送信側のドライブアンプ１２０とファイナルアンプ１４０との間にマッチング回路が配される場合があるが、同図では図示を省略している。

ＤＳＰ１００は、出力信号情報（送信すべき音声、データを示す信号、以下「Ｔｘ信号」ともいう。）の入力に基づき、中間周波数信号（ＩＦ信号）を生成する。ＩＦ信号はアップコンバータ１１０において周波数シンセサイザから出力される所定の周波数のＬＯ信号により、より高い周波数の信号に変換され、ＲＦ信号としてドライブアンプ１２０に出力される。ドライブアンプ１２０は、ＲＦ信号を増幅してファイナルアンプ１４０へと送る。ファイナルアンプ１４０は、パワーアンプ（ＰＡ）、ハイパワーアンプ（ＨＰＡ）とも称される増幅器であり、ドライブアンプ１２０の出力をさらに増幅する。

カップラ１５０は、ファイナルアンプ１４０の出力電力を検出する。従来は、公知のＡＰＣ（オート・パワー・コントロール）回路に出力電力を送るべく設けられていたものである。上述した如く、従来のＡＰＣ回路においては、その出力は、ファイナルアンプ１４０のみに入力されるか、ファイナルアンプ１４０とドライブアンプ１２０の双方に入力されていた。なお、アイソレータ１６０は、ファイナルアンプ１４０の安定動作、混変調の防止等のために、これも従来より一般的に設けられているものである。

本実施の形態では、カップラ１５０の出力値をＡＤ変換器１８０でＡＤ（アナログ・デジタル）変換した後、増幅調整信号出力部１９０へと入力する。増幅調整信号出力部１９０は、ＡＤ変換器１８０において、例えば２５６階調のデジタルデータに変換されたカップラ１５０の出力値を所定のサンプリングタイミングでサンプリングした値を保持するメモリ１９１、カップラ１５０の出力値をメモリ１９１へ格納するサンプリングタイミングを制御するサンプリング制御部１９２、メモリ１９１に格納された出力値を元に、ドライブアンプ１２０やファイナルアンプ１４０のドループ特性による出力低下を補正すべく、ドライブアンプ１２０のゲインを調整する調整信号を出力する増幅調整信号生成部１９４を備えている。増幅調整信号生成部１９４には、１タイムスロットの略先頭タイミングにてサンプリングされ、メモリ１９１に格納されている先頭タイミングの出力値と、ドループ特性により低下した出力値との差分を検出する比較回路１９３により、検出された差分が入力される。

サンプリング制御部１９２は、不図示のＣＰＵで対応するＴＤＭＡのスロットタイミングと同期して、まず、各スロットの略先頭タイミングでカップラ１５０の出力値をメモリ１９１に格納する。この検出タイミングは、ＰＨＳの場合、スロットの先頭から５．２μ秒程度経過後とすることが好ましい。例えばスロットの最初の１０μ秒程度の間に複数回出力値を検出し、最大値をとる構成とすることも好適である。

その後、所定のタイミングで適宜カップラ１５０の出力値をさらに検出しメモリ１９１に格納する。メモリ１９１に格納するのは先頭タイミングだけとし、以降はメモリ１９１に格納された値と検出値とを比較する構成でも良い。また、１スロット内の最初のサンプリング以降のサンプリングタイミングについては、時間間隔などは特に限定されず、一定間隔である必要もないが、ドループ特性による出力低下は、１タイムスロットの初めの部分で顕著に現れるため、スロットの先頭タイミングから時間が経過するに従い、単位時間当たりのサンプリング回数を減少させる構成とすることができる。

増幅調整信号生成部１９４は、略先頭タイミングの出力値と、その後にサンプリングされた出力値との差分に応じて、ドループ特性によるファイナルアンプ１４０の出力低下を修正するようにドライブアンプ１２０のゲインを調整する調整信号を出力する。

なお、ＰＨＳシステムにおいては、図２に示すように、１つのＴＤＭＡ／ＴＤＤフレーム（５ミリ秒）を８つのタイムスロットに分け、第１スロットから第４スロットまでを下りスロット（基地局から端末）、第５スロットから第８スロットまでを上りスロット（端末から基地局）としている。１スロットの長さは６２５μ秒である。例えば本実施の形態の送信回路を基地局側に設けるとすると、図２において、概略（ａ）〜（ｄ）にて示されるタイミングをスロットの先頭タイミングとして、それぞれカップラ１５０の出力値のサンプリングを行う。

前記したように、１スロット（６２５μ秒）内において、ドライブアンプ１２０及びファイナルアンプ１４０にて発生するドループ現象により０．２〜０．５ｄＢの出力低下が発生し得ることから、例えばタイミング（ａ）の後も、第１スロットのタイミングの範囲内でカップラ１５０の出力値のサンプリングを継続し、スロットタイミングの先頭からの低下に応じて、ドライブアンプ１２０のゲインを調整する。図３は、１タイムスロットの間のドループ特性による出力低下について、より詳細に示した図である。ドループ特性による出力低下が１タイムスロットの初めの部分で顕著に現れる点、スロットの略先頭の検出タイミングは、ＰＨＳの場合、スロットの先頭タイミングから１０μ秒程度経過するまでの間に出力値を検出することが好ましい点、最も好ましいスロット略先頭の検出タイミングが先頭から５．２μ秒程度の経過後である点（ＰＨＳに適用する場合）などが図示されている。５．２μ秒経過後のタイミング（図２の（ａ）、（ｂ）、（ｃ）及び（ｄ）のタイミングに相当）は、５．２μ秒に限定される趣旨ではない。略先頭タイミングでの出力値取得にはサンプリング回数を多くして検出された出力値の最大値をとり、以後はサンプリング回数を減少させる構成とすることもできる。

（実施の形態２）
次に、第２の実施の形態について説明する。図４は、本実施の形態の無線装置における送信側の構成について説明するためのブロック図である。なお、第１の実施の形態と同じ構成要素については詳細な説明を省略する。

本実施の形態では、ＡＤ変換器１８０の出力を直接ＤＳＰ１００に入力する点が異なっている。具体的には、例えばＤＳＰ１００の汎用入力端子に入力することができる。
図５は、本実施の形態におけるＤＳＰ１００の構成について説明するためのブロック図である。同図では、一般的な送信信号の信号処理を行う部分については詳細な図示を省略し、本実施の形態の説明で必要な部分のみ図示している。

ＤＳＰ１００には、メモリ１０１、サンプリング制御部１０２、及び出力調整部１０３が設けられている。メモリ１０１は第１の実施の形態で設けたメモリ１９１と同様の機能であり、ＡＤ変換器１８０の出力値を格納する。サンプリング制御部１０２は、第１の実施の形態のサンプリング制御部１９２に相当し、ＴＤＭＡのスロットタイミングに対応するＣＰＵの出力から、ＡＤ変換器１８０の出力をサンプリングしメモリ１０１に格納するタイミングを制御する信号を出力する。

出力調整部１０３は、サンプリングされ、メモリ１０１に格納されたＡＤ変換器１０８の出力値に基づき、アップコンバータ１１０に出力されるＩＦ信号の振幅を調整する。具体的には、出力の低下を補正するように振幅を大きくすることになる。この処理は、ＤＳＰ１００内に組み込むプログラムの処理により容易に実現することが可能である。

本実施の形態の如く、ＤＳＰ１００内で出力信号の振幅の調整を行うことは、第１の実施の形態と比較して、例えば出力信号の周波数（周波数シンセサイザの周波数）が高くなった場合でも、上記ＤＳＰ１００のように出力信号を送信するプロセッサ以外の部品（例えばＡＰＣ回路や、第１の実施の形態のドライブアンプのゲイン調整に用いる部品）を高い周波数に対応させる必要がない、という利点を有する。

（実施の形態３）
次に、第３の実施の形態について説明する。図６は、本実施の形態の無線装置における送信側の構成について説明するためのブロック図である。なお、第１の実施の形態と同じ構成要素については詳細な説明を省略する。

本実施の形態では、ドループ現象への対応のためにカップラ１５０の出力をフィードバックすることを省略し、ドループ現象により予測される出力値の低下を示す情報を予めＤＳＰ内に記憶し、記憶した情報に基づいてＩＦ信号の振幅を調整する構成としている。具体的には、ＤＳＰ１００内部に、出力調整用のテーブル１０４を設けておき、当該テーブル１０４の内容と、スロットタイミングに基づいてＩＦ信号の振幅を調整する。

なお、タイミング制御部１０５は、ＣＰＵからの出力からＴＤＭＡのスロットタイミングを取得し、出力調整部１０６へと送る。このタイミング調整部１０５は、第１、第２の実施の形態のサンプリング制御部に相当するものであり、スロットタイミングをＣＰＵから取得する。

そして、本実施の形態の出力調整部１０６は、出力調整テーブル１０４の内容を参照して、スロットタイミングにおける出力の調整を行う。このようにドループ特性による出力低下を予め予測してテーブルに格納することができるのは、ドループ特性による出力低下の度合いが、ドライバアンプやファイナルアンプの個体差などに依存しており、予め予測することが可能であると考えられるためである。なお、本実施の形態では、温度センサ３００の検出値をＤＳＰ１００に入力するようにしているが、これは、温度による出力値変化を全体的に補正するために設けたものであり、上記第１、第２の実施の形態でも温度センサを用いた補正を加えた構成とすることもできる。

以上、本発明の無線装置に係る送信回路を適用することにより、ドライブアンプ及びファイナルアンプのドループ特性による影響を効率的に抑制することができる。この調整は、上記非特許文献１に記載されているようなアダプティブアレイ方式のアンテナを備える移動体通信の基地局に適用し、全てのアンテナ素子への出力でドループ対応を行うことにより、送信Ｄ／Ｕ特性の劣化の抑制という、より大きな効果が得られる。

（変形例）
以上、本発明の実施の形態について説明したが、本発明の内容が上記実施の形態において説明された具体例によって限定されないことは勿論であり、例えば、以下のような変形例を考えることもできる。

（１）上記実施の形態で説明したような送信回路は、移動体通信の基地局だけでなく、携帯電話機等の端末側に適用することも可能である。
（２）上記実施の形態では、本発明をＰＨＳシステムに適用した場合を想定して説明したが、ＴＤＭＡ方式で通信するシステムであれば、ＰＨＳシステム以外のシステムに適用することも可能である。

本発明は、例えばＰＨＳシステムのようにＴＤＭＡ方式で通信を行う移動体通信システムの基地局、端末等の無線装置に適用することができる。

第１の実施の形態の無線装置における送信側の構成について説明するためのブロック図である。 ＴＤＭＡ／ＴＤＤフレームのスロット構成について説明するための図である。 １タイムスロットの間のドループ特性による出力低下について、より詳細に示した図である。 第２の実施の形態の無線装置における送信側の構成について説明するためのブロック図である。 第２の実施の形態におけるＤＳＰ１００の構成について説明するためのブロック図である。 第３の実施の形態の無線装置における送信側の構成について説明するためのブロック図である。

符号の説明

１００ ＤＳＰ
１０１ メモリ
１０２ サンプリング制御部
１０３、１０６ 出力調整部
１０４ 出力調整テーブル
１０５ タイミング制御部
１１０ アップコンバータ
１２０ ドライブアンプ
１４０ ファイナルアンプ
１５０ カップラ
１６０ アイソレータ
１７０ アンテナ
１８０ ＡＤ変換器
１９０ 増幅調整信号出力部
１９１ メモリ
１９２ サンプリング制御部
１９３ 比較回路
１９４ 増幅調整信号生成部
３００ 温度センサ

Claims (5)

1. 送信側に、ＲＦ信号を増幅するドライブアンプ、及び前記ドライブアンプの出力をさらに増幅するファイナルアンプを備え、送信タイミングをスロットごとに分割した時分割多重接続方式にて送信信号を出力する無線装置において、
   前記ファイナルアンプの出力について、各スロットの略先頭タイミングの出力値を検出する第１の出力値検出手段と、
   前記第１の出力値検出手段による検出タイミングの後、同一スロット内における前記ファイナルアンプの出力値を検出する第２の出力値検出手段と、
   前記第１の出力値検出手段により検出された出力値と、前記第２の出力値検出手段により検出された出力値との差分に基づき、前記ドライブアンプのゲインを調整するドライブアンプゲイン調整手段とを備える
   ことを特徴とする無線装置。
2. 送信側に、ＲＦ信号を増幅するドライブアンプ、及び前記ドライブアンプの出力をさらに増幅するファイナルアンプを備え、送信タイミングをスロットごとに分割した時分割多重接続方式にて送信信号を出力する無線装置において、
   前記ファイナルアンプの出力について、各スロットの略先頭タイミングの出力値を検出する第１の出力値検出手段と、
   前記第１の出力値検出手段による検出タイミングの後、同一スロット内における前記ファイナルアンプの出力値を検出する第２の出力値検出手段と、
   前記第１の出力値検出手段により検出された出力値と、前記第２の出力値検出手段により検出された出力値との差分に基づき、前記ＲＦ信号の基となる信号を出力するプロセッサの出力を調整する出力調整手段とを備える
   ことを特徴とする無線装置。
3. 前記無線装置は、
   前記ファイナルアンプの出力値をＡＤ（アナログ・デジタル）変換して前記プロセッサに入力するＡＤ変換器を備え、
   前記プロセッサは、
   各スロットの略先頭タイミングにおいて、前記ＡＤ変換器からの出力値を検出する第１の出力値検出手段と、
   前記第１の出力値検出手段による検出タイミングの後、同一スロット内における前記ＡＤ変換器からの出力値を検出する第２の出力値検出手段と、
   前記第１の出力値検出手段により検出された出力値と、前記第２の出力値検出手段によ
   り検出された出力値との差分に基づいて出力を調整する出力信号調整手段とを備える
   ことを特徴とする請求項２に記載の無線装置。
4. 前記第１の出力値検出手段は、
   スロットの先頭から、所定時間の経過までの間に複数回出力値を取得し、取得された出力値の最大値をスロットの略先頭タイミングの出力値とする
   ことを特徴とする請求項１から３のいずれかに記載の無線装置。
5. 前記無線装置は、
   前記第１の出力値検出手段が略先頭タイミングの出力値を検出した後、前記第２の出力値検出手段による出力値の検出タイミングを制御するタイミング制御手段を備え、
   当該タイミング制御手段は、
   前記第１の出力値検出手段が複数回出力値を取得する際よりも、単位時間当たりのサンプリング回数を減少させる
   ことを特徴とする請求項４に記載の無線装置。