JPS62128066A - Ｐｃｍ多チヤネル合成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明はＰＣＭ化された複数の音源情報を合成する装
置に関するものである。

（従来の技術） 従来より、人間の音声とか、楽器とか、その他の音源か
らの多チャネル情報を合成して音再生する多チャネル合
成の技術が開発され利用されている。

第３図はＰＣＭ化された複数の音源からの入力データを
合成し、音再生するための従来のＰＣＭ多チャネル合成
装置の一構成例を示すブロックである。この従来例では
、それぞれ同一基準で表された音レベルを有しかつ同一
のサンプリング周波数で別々にＰＣＭデータに変換され
た二つの音源情報ＡとＢを人力データとして入力端子１
と２にそれぞれ供給し、それぞれレジスタ３とレジスタ
４にサンプリング周波数に対応する周期で格納している
。

次にレジスタ３及び４に格納された音源情報Ａ及びＢは
セレクタ５によってサンプリング周期の１７２の周期で
時間順次に切換えられて１／２誠哀器６に順次に送られ
る。ここではこれら音源＋ＩＩｉ報八及びへはその振幅
が１７２に落とされ、次段の加算器７に供給される。こ
の加算器７において、順次の音源情報Ａ及びＢは後段の
レジスタ８を介して順次に加算される。このとき、最初
音源情報Ａが加算器７に人力したときこのレジスタ８か
ら加算器７に加えられる被加算値（振幅）は“０”とな
り、加算出力が（Ａ＋“０”）となるようにし、次に音
源情報Ｂが加算器７に人力したときには直前の加算出力
（Ａ＋”Ｏ”＝Ａ）が被加算値としてレジスタ８から加
えられて、加算出力は（Ａ＋Ｂ）となる。

従って、加算結果（Ａ＋Ｂ）がレジスタ８に格納され、
次にレジスタ９に格納される。レジスタ３と４に格納さ
れてからレジスタ９に格納されるまでの時間は、上述し
たサンプリング周期と同じでなければならない。

レジスタ９に格納されたＰＣＭ合成データは、Ｄ／Ａコ
ンバータ１０によりアナログデータに変換され、ローパ
スフィルタ１１により波形平滑され、増幅器１２に送ら
れる。増幅器１２は入力端子１３を通じて入力される合
成数指示信号により、増幅率を変えるようにしである。

この合成数指示信号は、例えば、音源情報Ａ及びＢのよ
うに２音の合成では、“２”を示し、この指示信号によ
って増幅器１２は基本２音の音量の場合の２倍の音量で
出力できるようにその増幅率を可変にするように構成し
である。

このように音源情報Ａ及びＢが増幅器１２に至り、独立
した音源情報Ａ及びＢの音量を確保し、スピーカ１４に
より放射される。上述した従来例では２音の合成を説明
したが、３音以上の合成も同様な要領で達成できる。

（発明が解決しようとする問題点） しかしながら、上述した従来装置では、主としてディジ
タル信号処理の簡単化を図ること及びその回路構成を簡
単にするための理由で、人力データである音源情報Ａ及
びＢの音量を先ずｌ／２に減衰させた後に加算処理等の
ディジタル処理を行い、Ｄ／Ａ変換器でアナログ信号に
変換した後に減衰■をもとの音量に戻すため、大信号増
幅の役割をする増幅器の増幅率を制御して出力を増幅さ
せ、スピーカ１４へ送る構造となっている。

従って、２音の持続時間長に差がある場合、例えば音源
情報Ａが長く、音源情報Ｂが短い場合に、情報Ａ及びＢ
の開始時点が等しいとすると情報Ｂが早く終了する。

これがため、最初は２音の合成であるが＋１′？報Ｂの
終了後は１音となる。又、これとは逆に１音から２音の
合成の場合も起り得る。

このようにチャネル合成数が途中で変わる場合に、チャ
ネル合成数の変化に対応して減衰器の減衰率及びアナロ
グ増幅器の増幅率を切換え設定する必要がある。これが
ため、上述したような八及びＢの二つの人力データのチ
ャネル合成を行うとき、減衰器で音量を１７２とした状
態でＤ／Ａ変換を行うので、このとき混入した雑音が増
幅器で２倍に増幅されることとなり、従って、Ｓ／Ｎ比
が悪く、しかも、直線特性が悪い領域で増幅される恐れ
があり、その結果、精度が上がらないとか、又、切換時
にリレーを使用した場合大きなノイズが生じ、スピーカ
の破損に結びつくという問題があった。

この発明の目的は、以上述べた合成音数に依存する音量
精度の問題点と、ノイズ発生を除去しディジタルの小信
号制御で、合成音数に依存する精度劣化の少ない優れた
回路を提供することにある。

（問題点を解決するための手段） この目的の達成を図るため、この発明のＰＣＭ多チャネ
ル合成装置によれば、所定の時間間隔で入力されたチャ
ネル毎の独立した音源情報のＰＣＭデータを所定のチャ
ネル数分だけ加算する加算器と、加算結果を所定チャネ
ル数に応じて整数倍する整数倍手段と、この整数倍され
た加算結果をアナログ変換して音源情報の原形を再生し
うるようにしたＤ／Ａ変換器と、再生したアナログ値を
この整数倍の逆数倍に減衰させるようにした減衰器と、
減衰したアナロク再生値を所定の音量で出力するように
した増幅器とを具えることを特徴とする。

この発明の好適実施例では、整数倍手段をシフトレジス
タを以って構成することができる。

さらに、この発明の実施に当り、Ｄ／Ａ変換器をＲ−２
Ｒ型Ｄ／Ａ変換器とし、減衰器はこのＤ／Ａ変換器の出
力端子及びアース間に順次に直列に接続して設けた第一
抵抗、第二抵抗、第三抵抗及びスイッチング素子と、こ
のＤ／Ａ変換器の出力端子と第二及び第三抵抗の接続点
との間に設けた第一アナログスイッチと、第一及び第二
抵抗の接続点と第三抵抗及びスイッチング素子の接続点
との間に設けた第二アナログスイッチとを含み、これら
第一、第二及び第三抵抗の抵抗値をＲ’−２Ｒ型Ｄ／Ａ
変換器を構成する基準抵抗Ｒの抵抗値と同一とし、これ
ら第一及び第二アナログスイッチ及びスイッチング素子
の導通及び非導通を制御してＤ／Ａ変換器の出力の減衰
率を制御するように構成するのが好適である。

（作用） この発明は、ＰＣＭ多チャネル合成装置においてチャネ
ル合成数に応じてディジタル的に音量を増減させる整数
倍手段と、その後Ｄ／Ａ変換手段の出力部で合成数に応
じてアナログ的に減衰させる減衰手段を設け、アナログ
増幅器の増幅率を固定にするようにしたものである。

従って、この発明によれば、従来とは異なり合成すべき
チャネルの音源情報の音量をディジタル的に整数倍にし
、Ｄ／Ａ変換後に当該整数の逆数だけ減衰させる構成と
なっているので、アナログ増幅器での増幅率の切換えを
必要としない。従って、チャネル合成の加算音量が大と
なってもＤ／Ａ変換器の常に一定の固定した特性の良い
レンジを用いてアナログ信号に変換でき、よって、原音
ＰＣＭデータのダイナミックレンジの精度劣化をきたさ
ない。又、増幅器は絶対音量を初期設定しておくだけで
、その他の一切の調節機構を必要としない。

（実施例） 以下、図面を参照して、この発明のＰＣＭ多チャネル合
成装置の実施例につき説明する。

第１図は、この発明の実施例を示すブロック回路図であ
って、チャネル合成数ｎが最大４つの場合を示す。

この実施例では、４個の独立した音源情報のＰＣＭデー
タを入力端子２０．２１．２２．２３に供給する。これ
ら入力端子２０．２１．２２．２３をそれぞれレジスタ
２４．２５．２６．２７に接続し、これらレジスタ２４
〜２７の各出力をセレクタ３０に接続し、セレクタ３０
の出力を加算器３２の１つの入力として接続し、加算器
３２の出力を整数倍手段３４としてのシフトレジスタに
接続する。この加算器３２はチャネル合成数に応じて演
算スケールを拡張°してＰＣＭデータを加算できる加算
器とする。シフトレジスタ３４の出力を、加算器３２の
もう１つの被加算値用の人力として、また後段のレジス
タ３６の入力として接続し、レジスタ３６の出力をＤ／
Ａ変換器３８に接続し、Ｄ／Ａ変換器３８の出力を減衰
器４０に接続し、減衰器４０の出力をローパスフィルタ
４２を介して増幅器４４に接続し、増幅器４４の出力を
スピーカ４６に接続している。さらに、入力端子４８を
合成数制御部５０に接続し、合成数制御部５０の出力を
、セレクタ３０＆びシフトレジスタ３４及び減衰器４０
にそれぞれ接続し、ざらに、タイミング制御部５２を、
所定のタイミングでこれら各回路が正常に動作するよう
に、各回路にタイミング信号を供給するように接続して
いる。

ここでローパスフィルタ４２は必要に応じて除去し、減
衰器４０の出力を増幅器４４に直接接続するように構成
することもある。

以下、第１図に示す回路の動作を説明する。

先ず入力端子２０．２１．２２．２３からそれぞれ所定
のサンプリング周期でＰＣＭデータ化された音源情報Ａ
、Ｂ、Ｃ，Ｄが人力される。

次に、合成数ｎが４であることを検出した合成数指示信
号が入力端子４８から合成数制御部５０に入力され、こ
の合成数制御部５０からの制御信号によって、セレクタ
３０を前述したサンプリング周期の約１八、１＋ｌｌ　
）この実施例では約１１５、の期間毎にレジスタ２４〜
２７からの人力を切換え、これらレジスタ２４〜２７に
格納された音源情報Ａ、Ｂ、Ｃ５Ｄを時間順次に加算器
３２に出力する。

加算器３２はシフトレジスタ３４の出力である液加　。

算値と、セレクタ３０の出力とを加算し、シフトレジス
タ３４に加算結果を出力する。ここでシフトレジスタ３
４は所定の動作が終了するとリセットされる構成となっ
ており、特に第１音例えば音源情報Ａが加算器３２に入
力される時は、被加算値として“０”を出力しているも
のであり、セレクタ３０の各切換え前に加算器３２の出
力を新たに格納するものである。このようにレジスタ２
４．２５．２６．２７に音源情報をとりこんでからサン
プリング周期の約４７５の期間で、シフトレジスタ９０
に音源情報Ａ、Ｂ、Ｃ，Ｄが加算されることになる。

ここで音源情報Ａ、Ｂ、Ｃ，Ｄは、それぞれ同一のスケ
ール（音レベル基準）で予めＰＣＭデータ化されており
、加算器３２及びシフトレジスタ３４、レジスタ３６は
、それぞれこのスケールの４倍のスケールを持つことが
必要である。

次に加算された総計（Ａ＋Ｂ＋Ｃ十Ｄ）を格納するシフ
トレジスタ３４は、サンプリング周期の残りのＩ７５の
時間内に第１表に基づくシリアルシフトを実行する。

第１表はチャネル合成数とシフトレジスタ３４のシフト
量すなわち整数倍（倍率）との関係、及びチャネル合成
数と、減衰器４０での減衰率と、この減衰率を得るため
の制御信号のレベルとの関係を示したものである。

この第１表に示す例では、チャネル合成数ｎが１音の場
合にはシフトレジスタ３４で上位へ２ビツトだけシフト
させる。この２ビツトのシフトは倍率は４に相当する。

又、チャネル合成数ｎが２音の場合には倍率が２に相当
する１ビツトだけ上位へシフトさせる。又、チャネル合
成ｌｎが３音及び４音の場合には倍率を１とするため、
シフトは行わない。

これらのチャネル合成数とシフトレジスタ３４での上位
へのビットシフト量は合成数制御部５０からの制御信号
で、チャネル合成数を検出する毎に逐次行う。

シフトレジスタ３４のシフト後のデータをレジスタ３６
に格納する。さらに、レジスタ３６をＤ／Ａ変換器３８
に接続する。この場合、レジスタ３６の最高位ビットを
ＭＳＢ人力としてＬＳＢ入力まで順次に接続し、順に精
度要求に応じたビット数Ｍまで同様な接続をする。

Ｄ／Ａ変換器３８は所定のフルスケール内でＰＣＭデー
タの加算値（Ａ＋Ｂ＋Ｃ＋Ｄ）をアナログ変換する。次
に、このアナログ変換された（Ａ＋Ｂ＋Ｃ＋Ｄ）に相当
するアナログ値を減衰器４０に供給し、このｇ食器４０
によって前述した第１表に基づく減衰率により減衰する
。

第１表に示す例では、チャネル合成数が１音、２音、３
音、４音のとき整数倍率が４倍、２倍、１倍、１倍であ
るので、減衰器４０での減衰率はこれら整数の逆数倍す
なわちＩ／４　、　Ｉ／２　、Ｉ／１．１／１　と設定
しである。

この減衰率も前述した合成数制御部５０からの制御信号
で切換設定する。

このようにして、減衰器４０で減衰されて得られたアナ
ログ再生値を、直接又は所要に応じてローパスフィルタ
４２を介して、増幅器４４に供給し、最終的にスピーカ
４６に加えて音再生する。尚、これらローパスフィルタ
４２及び増幅器４４はＰＣＭ多チャネル合成装置のアナ
ログ処理部を構成している。

又、既に説明したように合成数制御部５０は、入力端子
４８より人力される合成数指示信号を受け、制御信号を
出力するが、セレクタ３０にセレクト数の制限を与える
制御信号、又、シフトレジスタ３４には加算結果の格納
制限と第１表に基づくシフト量を指示する制御信号、又
、減衰器４０には、第１表に基づく減衰率が実行できる
ような制御信号をそれぞれ供給するものである。

第２図は、第１図のブロック回路におけるＤ／Ａ変換器
３８と、減衰器４０及びローパスフィルタ４２と増幅器
４４により構成されるアナログ処理部のみを抜粋した一
実施例である。

Ｄ／Ａ変換器３８を一例として一般的なＲ−２Ｒ型変換
器とする。減衰器４０の構成は先ず、Ｄ／Ａ変換器３８
の出力端子と接続した出力ラインＷとアースとの間に、
当該Ｄ／Ａ変換器３８の基準抵抗値であるＲと等価な、
同一抵抗の第一、第二及び第三抵抗５３．５４．５５及
びスイッチング素子５Ｂ例えばＮチャネルＭＯＳトラン
ジスタを直列に接続する。第一及び第二抵抗間、第二及
び第三抵抗間及び第三抵抗及びスイッチング素子間の各
接続点をＸ、Ｙ、Ｚとする。出力ラインＷと接続点Ｙと
の間に第一アナログスイッチ５８を及び接続点Ｘ及び２
間には第二アナログスイッチ６０を接続する。接続点Ｚ
はＮチャネルＭＯＳトランジスタ５６のドレイン側に接
続している。このＮチャネルトランジスタ５６のソース
側は接地し、ゲートには例えば合成数制御部５０からの
ディジタル制御信号Ｓ３を供給するようになっている。

又、接続点ＷとＹとの間に接続した第一アナログスイッ
チ５８には合成数制御部５０から供給されるディジタル
制御信号Ｓ１で導通又は非導通となる。又、接続点Ｘと
２との間に接続された第二アナログスイッチ６０には同
様にディジタル制御信号Ｓ２が供給されて導通又は非導
通となる。

第１表に示すように、チャネル合成数が１音のときには
これらディジタル制御信号Ｓｌ、　Ｓ２、Ｓ３が全てハ
イレベルＨとなり、全てのスイッチ５６．５８．６０が
導通し減衰率をＩ７４にする。又、チャネル合成数が２
音のときには、ディジタル制御信号Ｓｌ及びＳ３かハイ
レベルＨとなり及びＳ２がローレベルＬどなってスイッ
チ５６及び５８が導通しかつスイッチ６０が非導通とな
り、よフて減衰率は１／２となる。又、この場合にはデ
ィジタル制御ＳｌをローレベルＬ、Ｓ２及びＳ３をハイ
レベルＨとして制御しても同様に減衰率を１７２とする
ことができる。

さらに、チャネル合成数が３音叉は４音のときにはディ
ジタル制御信号Ｓ３をハイレベルＨとし、他の制御信号
Ｓ１、Ｓ２はハイ又はローのいずれかのレベルとするこ
とにより減衰率を１７１とすることができる。

そして出力ラインＷは、アナログ処理部のローパスフィ
ルタ４２あるいは増幅器４４へ接続される。

上述したように第一及び第二アナログスイッチ５８及び
６０は、ディジタル制御信号５１及びＳ２が、それぞれ
ハイレベルＨで導通し、ローレベルして非導通する。こ
のときの導通抵抗ｒ。ＮＩ、非導通抵抗ｒ。ｅｘとした
場合（１）及び（２）の関係を満たすものである。

ｒｏＮ＋　　＜＜　　Ｒ・・・・・・・・（１）（ｒｏ
ｓ□） ｒｏ、ｔｌ〉〉Ｒ・・・・・・・・（２）（ｒ　ｏｆｒ
２　） 次に、上述Ｎしたようにチャネルトランジスタ５６はデ
ィジタル制御信号Ｓ３がハイレベルＨで導通し、ローレ
ベルＬで非導通となる。このときの導通抵抗及び非導通
抵抗をｒ。Ｎ２及びｒ。「「２とすると、同様に（１）
　、　（２＞の関係式を満たすものである。

上述した実施例では最大合成数が４音について説明した
が、チャネル合成数ｎの増加の要求にも同様な方法で容
易に達成可能である。

又、この発明のＰＣＭ多チャネル合成装置を構成する各
構成成分は通常の技術を組合わせて容易に構成すること
ができる。

（発明の効果） 以上説明したように、この発明によればＤ／Ａ変換器の
出力に簡単にして、高鯖度の得られる減衰器を設けたこ
とにより、チャネル合成の加算がスケールを気にせず拡
張できる上、Ｄ／Ａ変換器の設定ビット数が、スケール
拡張に依存せず常に一定に保て、ノイズの影習が極めて
少なく、従って、原音ＰＣＭデータのダイナミックレン
ジがそのまま精度劣化なく保証できる。

しかも、制御が全てディジタル信号で実行できるので、
フレキシブルに絶対音量を制御する増幅器等のアナログ
処理部を除いて、一つのディジタルＬＳＩ回路として構
成し易い。又、増幅器は絶対音量を初期セットしておく
だけで、リレ一部品などを用いた一切の調節機構が不要
になる。

【図面の簡単な説明】

第１図は、この発明のＰＣＭ多チャネル合成装置の実施
例を示すブロック回路図、 第２図は第１図の合成装置を構成する主としてＤ／Ａ変
換器及び減衰器の回路構成を示す回路図、 第３図は従来のＰＣＭ多チャネル合成装置を示すブロッ
ク図である。 ２０．２１．２２．２３・・・入力端子２４．２５．２
６．２７・・・レジスタ３０・・・セレクタ、　　　　
　３２・・・加算手段（加算器）３４・・・整数倍手段
（シフトレジスタ）３６・・・レジスタ １Ｂ−Ｄ　／　Ａ変換手段（Ｄ／Ａ変換器）４０・−Ｍ
Ｒ手段、　　　　　７１２・・・ローパスフィルタ４４
・・・増幅器、　　　　　　４６・・・スピーカ４８・
・・入力端子、　　　　５０・・・合成数制御部５２・
・・タイミング制御部 ５３・・・第一抵抗、　　　　５４・・・第二抵抗５５
・・・第三抵抗、　　　　５６−・・スイッチング素子
５８・・・第一アナログスイッチ ６０・・・第二アナログスイッチ。

Claims (3)

【特許請求の範囲】
1. （１）所定の時間間隔で入力されたチャネル毎の独立し
   た音源情報のＰＣＭデータを、所定のチャネル数分だけ
   加算する加算器と、 該加算結果を前記所定チャネル数に応じて整数倍する整
   数倍手段と、 該整数倍された加算結果をアナログ変換し前記音源情報
   の原形を再生しうるようにしたＤ／Ａ変換器と、 該再生したアナログ値を前記整数倍の逆数倍に減衰させ
   るようにした減衰器と、 該減衰したアナログ再生値を所定の音量で出力するよう
   にした増幅器と を具えることを特徴とするＰＣＭ多チャネル合成装置。
2. （２）整数倍手段をシフトレジスタを以って構成したこ
   とを特徴とする特許請求の範囲第１項記載のＰＣＭ多チ
   ャネル合成装置。
3. （３）Ｄ／Ａ変換器をＲ−２Ｒ型Ｄ／Ａ変換器とし、減
   衰器は該Ｄ／Ａ変換器の出力端子及びアース間に順次に
   直列に接続して設けた第一抵抗、第二抵抗、第三抵抗及
   びスイッチング素子と、該Ｄ／Ａ変換器の出力端子と第
   二及び第三抵抗の接続点との間に設けた第一アナログス
   イッチと、第一及び第二抵抗の接続点と第三抵抗及びス
   イッチング素子の接続点との間に設けた第二アナログス
   イッチとを含み、 前記Ｒ−２Ｒ型Ｄ／Ａ変換器を構成する基準抵抗Ｒの抵
   抗値と前記第一、第二及び第三抵抗の抵抗値とを同一と
   し、 前記第一及び第二アナログスイッチ及びスイッチング素
   子の導通及び非導通を制御して前記Ｄ／Ａ変換器の出力
   の減衰率を制御するようにしたことを特徴とする特許請
   求の範囲第１項記載のＰＣＭ多チャネル合成装置。