CN101529773A - 用于无线通信传输的编码方案 - Google Patents

用于无线通信传输的编码方案 Download PDF

Info

Publication number
CN101529773A
CN101529773A CNA2007800401397A CN200780040139A CN101529773A CN 101529773 A CN101529773 A CN 101529773A CN A2007800401397 A CNA2007800401397 A CN A2007800401397A CN 200780040139 A CN200780040139 A CN 200780040139A CN 101529773 A CN101529773 A CN 101529773A
Authority
CN
China
Prior art keywords
node
ldpc
transmission
sign indicating
indicating number
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800401397A
Other languages
English (en)
Inventor
T·理查德森
A·坎得卡尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN101529773A publication Critical patent/CN101529773A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1191—Codes on graphs other than LDPC codes
    • H03M13/1194—Repeat-accumulate [RA] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
    • H04L1/1819—Hybrid protocols; Hybrid automatic repeat request [HARQ] with retransmission of additional or different redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1131—Scheduling of bit node or check node processing
    • H03M13/1137—Partly parallel processing, i.e. sub-blocks or sub-groups of nodes being processed in parallel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

描述了助益在无线通信网络中传送低密度奇偶校验编码传输以及响应于来自接收设备的请求增加此类节点的系统和方法。LDPC码可具有相关联约束，从而允许基于接收将码纠错。对增量码的请求可以是在低发射功率或高干扰的情形中，例如，其中原始码可能受困于过多差错而无法恰当解码。在此情形中，可将附加节点添加到当前和/或后继通信以助益向LDPC码添加更复杂的约束。在这点上，较大的码可能需要较无效地传送的节点来预测受困于差错的值，因为附加约束在可能的节点值抉择中呈现较低模糊度。

Description

用于无线通信传输的编码方案
相关申请的交叉引用
本申请要求提交于2006年10月26日的题为“LDPC CODING SCHEMEFOR HARQ TRANSMISSION FOR WIRELESS COMMUNICATION SYSTEMS(用于无线通信系统的HARQ传输的LDPC编码方案)”的美国临时专利申请S/N.60/863,116的权益。上述申请的全体内容通过引用被包括于此。
背景
I.领域
以下描述一般涉及无线通信，尤其涉及无线通信系统中用于混合自动重复请求(HARQ)传输的低密度奇偶校验(LDPC)码方案。
II.背景
无线通信系统被广泛部署用以提供诸如语音、数据等各种类型的通信内容。典型无线通信系统可以是能够通过共享可用系统资源(例如，带宽、发射功率...)来支持多用户通信的多址系统。这些多址系统的示例可包括码分多址(CDMA)系统、时分多址(TDMA)系统、频分多址(FDMA)系统、以及正交频分多址(OFDMA)系统等。
一般，无线多址通信系统可同时支持多个移动设备的通信。每个移动设备可经由前向和反向链路上的传输与一个或多个基站通信。前向链路(或下行链路)是指从基站至移动设备的通信链路，而反向链路(或上行链路)是指从移动设备至基站的通信链路。此外，移动设备与基站之间的通信可经由单输入单输出(SISO)系统、多输入单输出(MISO)系统、多输入多输出(MIMO)系统等来建立
在此类系统中，可能希望有编码方案来传送数据以助益接收设备处对传输的奇偶校验和/或纠错。例如，传输中的差错可能是因低发射功率和高干扰使得传输中的一些码被错误地接收到而导致的。
概要
以下给出对一个或多个实施例的简化概述以图提供对此类方面的基本理解。此概要不是所有构想到的实施例的详尽综览，并且既非旨在指认出所有实施例的关键性或决定性要素亦非试图界定任意或所有实施例的范围。其唯一的目的是要以简化形式给出一个或多个实施例的一些概念以为稍后给出的更加具体的说明之序。
根据一个或多个实施例及其对应公开，结合助益在无线通信网络中传达低密度奇偶校验(LDPC)编码混合自动重复-请求(HARQ)数据描述各个方面。在一些节点是不可解析的情况下，接收设备可请求增量LDPC码。在一个示例中，增量LDPC码的附加节点可根据一个或多个增加方案来添加。
根据有关方面，本文描述了一种助益传送LDPC编码数据的方法。方法包括将码字的多个比特映射到所选LDPC码的多个节点。另外，方法可包括增加LDPC中节点的数目以助益其明确纠错，以及将LDPC码作为HARQ传输来传送。
另一方面涉及无线通信装置。无线通信装置可包括至少一个处理器，该至少一个处理器被配置成增加包括要传送码字的一部分的LDPC码中节点的数目。无线通信装置还可包括耦合到至少一个处理器的存储器。
又一方面涉及助益传送LDPC编码数据的无线通信装置。无线通信装置可包括：用于生成包括数个核心度为2的累积节点和核心度为3的变量节点的LDPC编码码字的装置；以及用于增加LDPC编码码字中节点的数目以助益其明确解码的装置。无线通信装置还可包括用于将LDPC编码码字作为HARQ传输来传送的装置。
再一方面涉及一种计算机程序产品，该计算机程序产品可具有包括用于使至少一台计算机将码字中的多个比特映射到所选LDPC码中的多个节点的代码的计算机可读介质。该代码还可包括使至少一台计算机增加LDPC码中节点的数目以助益其明确纠错以及及将LDPC码作为HARQ传输来传送。
根据另一方面，一种无线通信系统中的装置，可包括处理器，该处理器被配置成生成包括数个显式奇偶比特和数个核心度为2的累积节点的LDPC编码码字，增加LDPC编码码字中节点的数目以助益其明确解码，以及将LDPC编码码字作为HARQ输来传送。该装置还可包括耦合至该处理器的存储器。
根据另一方面，本文描述了一种用于接收和解码LDPC编码传输的方法。方法可包括：接收LDPC编码传输，其中至少一个节点被差错地接收到；以及请求包括附加节点的增量LDPC编码传输以助益对传输的正确解码。方法可另外包括基于附加节点对增量LDPC编码传输进行纠错。
另一方面涉及无线通信装置。无线通信装置可包括至少一个处理器，该至少一个处理器被配置成请求LDPC编码HARQ传输的增加节点，其中该传输包括至少一个差错，对该至少一个差错的校正是模糊的。无线通信装置还可包括耦合到至少一个处理器的存储器。
又一方面涉及接收LDPC编码传输的无线通信装置。无线通信装置可包括：用于接收LDPC编码传输的装置；以及用于请求LDPC编码传输的附加节点的装置。无线通信装置可另外包括用于接收包括附加节点的增量编码HARQ传输的装置。
再一方面涉及一种计算机程序产品，该计算机程序产品可具有包括用于使至少一台计算机接收LDPC编码传输的代码的计算机可读介质，其中至少一个节点被差错地接收到。计算机可读介质还可包括用于使至少一台计算机请求包括附加节点以助益向传输添加更多约束的增量LDPC编码传输以及基于附加节点对增量LDPC编码传输进行纠错的代码。
根据另一方面，可在无线通信系统中设置一种装置，该装置包括处理器，所述处理器被配置成接收LDPC编码传输，请求LDPC编码传输的附加节点，以及接收包括附加节点的增量LDPC编码传输。另外，该装置还可包括耦合至该处理器的存储器。
为能达成前述及相关目的，这一个或多个实施例包括在下文中充分描述并在所附权利要求中特别指出的特征。以下说明和所附插图详细阐述了这一个或多个实施例的某些示例性方面。但是，这些方面仅仅是指示了可采用各个实施例的原理的各种方式中的若干种，并且所描述的实施例旨在涵盖所有此类方面及其等效方案。
附图简述
图1是根据本文所阐述的各个方面的无线通信系统的图解；
图2是用于在无线通信环境中使用的示例通信装置的图解。
图3是使用混合重复请求(HARQ)传输实施传达增量(incremental)码的示例无线通信系统的图解。
图4是示例低密度奇偶校验(LDPC)码和相关增量码的图解。
图5是助益传送增量码的示例方法的图解。
图6是助益对增量码进行纠错的示例方法的图解。
图7是助益传达增量码的示例移动设备的图解。
图8是助益请求和处理增量码的示例系统的图解。
图9是可与本文中所描述的各种系统和方法联用的示例无线网络环境的图解。
图10是传送增量码的示例系统的图解。
图11是接收和处理增量码的示例系统的图解。
详细描述
现在参考附图来描述各种实施例，在附图中贯穿始终使用相同的附图标记来引述相似的要素。在以下描述中，为便于解释，阐述了众多的具体细节以图提供对一个或多个实施例的透彻理解。但是显而易见的是，没有这些具体细节也可实践如此的实施例。在其它实例中，公知的结构和设备以框图形式示出以助益于描述一个或更多个实施例。
如在本申请中使用的，术语“组件”、“模块”、“系统”之类意指计算机相关实体，任其是硬件、固件、硬件与软件的组合、软件、还是执行中的软件。例如，组件可以是但不限于在处理器上运行的进程、处理器、对象、可执行件、执行的线程、程序、和/或计算机。作为例示，在计算设备上运行的应用和该计算设备这两者都可以是组件。一个或更多个组件可驻留在进程和/或执行的线程内，并且组件可局部化在一台计算机上和/或分布在两台或更多台计算机之间。另外，这些组件能从其上存储有各种数据结构的各种计算机可读介质执行。诸组件可借助于本地和/或远程进程来通信，诸如根据具有一个或多个数据分组的信号(例如，来自一个组件的数据，其中该组件正借助于该信号与局部系统、分布式系统、和/或跨诸如因特网等的网络与其他系统中的另一个组件交互)来作此通信。
此外，在本文中描述了与移动设备有关的各个实施例。移动设备也可称为系统、订户单元、订户站、移动站、移动台、远程站、远程终端、接入终端、用户终端、终端、无线通信设备、用户代理、用户设备、或用户装备(UE)。移动设备可以是蜂窝电话、无绳电话、会话发起协议(SIP)话机、无线本地环路(WLL)站、个人数字助理(PDA)、具有无线连接能力的手持式设备、计算设备、或连接到无线调制解调器的其他处理设备。此外，在本文中描述了与基站有关的各个实施例。基站可以用于与诸移动设备通信，并且也可以接入点、B节点、或其他某个术语来述及。
此外，本文中描述的各种方面或特征可使用标准编程和/或工程技术被实现为方法、装置、或制造品。如在本文中使用的术语“制造品”旨在涵盖可从任何计算机可读设备、载波、或媒介访问的计算机程序。例如，计算机可读介质可包括但不限于磁存储设备(例如硬盘、软盘、磁条等)、光盘(例如，压缩盘(CD)、数字多功能盘(DVD)等)、智能卡、以及闪存设备(例如，EPROM、记忆卡、记忆棒、钥匙驱动器等)。另外，本文中描述的各种存储介质可代表用于存储信息的一个或多个设备和/或其他机器可读介质。术语“机器可读介质”可包括但不限于无线信道以及能够存储、包含、和/或携带指令和/或数据的各种其他媒介。
现在参照图1，示出了根据本文所呈现的各个实施例的无线通信系统100。系统100包括基站102，后者可包括多个天线组。例如，一个天线组可包括天线104和106，另一组可包括天线108和110，以及又一组可包括天线112和114。每个天线组示出了两个天线；然而，每组可使用更多或更少的天线。如本领域技术人员将可领会的，基站102还可另外包括发射机链和接收机链，其各自可进而包括与信号传输和接收相关联的多个组件(例如，处理器、调制器、复用器、解调器、分用器、天线等)。
基站102可与诸如移动设备116和移动设备122的一个或多个移动设备通信，然而，应认识到基站102可与基本上任意数目的同移动设备116和122相似的移动设备通信。移动设备116和122可以是例如蜂窝电话、智能电话、膝上机、手持式通信设备、手持式计算设备、卫星无线电、全球定位系统、PDA、和/或其他适合用于在无线通信系统100上进行通信的设备。如图所示，移动设备116与天线112和114处于通信状态，在此天线112和114在前向链路118上向移动设备116传送信息，并在反向链路120上从移动设备116接收信息。此外，移动设备122与天线104和106处于通信状态，在此天线104和106在前向链路124上向移动设备122传送信息，并在反向链路126上从移动设备122接收信息。在频分双工(FDD)系统中，例如前向链路118可利用不同于反向链路120所用的频带，以及前向链路124可采用不同于反向链路126所用的频带。此外，在时分双工(TDD)系统中，前向链路118和反向链路120可利用公共频带，以及前向链路124和反向链路126可利用公共频带。
每组天线和/或它们被任命在其中通信的区域可被称作基站102的扇区。例如，天线组可被设计成与落在基站102所覆盖的区域的扇区中的诸移动设备通信。在前向链路118和124上的通信中，基站102的发射天线可利用波束成形来提高移动设备116和122的前向链路118和124的信噪比。同时，当基站102利用波束成形向随机散布在相关联的覆盖内的移动设备116和122传送时，相邻蜂窝小区中的移动设备受到的干扰相比于基站通过单个天线向其所有移动设备传送的情形较小。
根据示例，系统100可以是多输入多输出(MIMO)通信系统。此外，系统100可利用基本上任何类型的双工技术划分通信信道(例如，前向链路、反向链路...)，诸如FDD、TDD等。在一个示例中，前向和/或反向链路通信会易于受到来自其它通信的干扰，在链路的容量紧缺时尤其如此，这可导致链路之间错误数据的交换，并由此导致错误的通信解码。因此，通信设备(例如，移动设备116和112以及基站102)可利用一个或多个编码方案来实现诸如纠错等功能。在一个示例中，可使用自动重复请求(ARQ)传输，诸如其中检错和/或前向纠错信息可连同数据被传送(例如，作为消息的一部分)的混合ARQ(HARQ)。其可以是每个传输添加的或是以一图案、间隔、随机添加的等等。一旦接收到LDPC编码HARQ传输，接收机可根据LDPC约束纠正传输中的差错和/或检测差错。另外，可通过循环冗余码(CRC)和/或一些其它允许验证正确编码的附加冗余来检验所传送的数据。如果消息不可被预测或恢复，则例如可请求附加数据。
根据一个示例，可使用LDPC码来提供具有足够纠错能力的检错和/或前向纠错码方案以近容量地操作无线移动网络的信道。LDPC码是其值满足低密度奇偶校验约束的那些码。典型地，奇偶校验约束可通过具有可取码值的多个变量节点和多个约束节点的图来定义；每个变量节点可被连接到一个或多个约束节点以使得要求基本上连接到约束节点的所有值在彼此模2相加时等于0。此外，奇偶校验约束可由对应矩阵来表示，该矩阵具有代表约束节点的行和代表变量节点的列；1值可代表节点之间的链接，而0值代表没有链接。可使用这些码来从基站102向一个或多个移动设备116和122传送数据或者相反，以使得收到码字中的差错可通过应用一个或多个LDPC解码操作来校正。另外，在接收设备因码字的过多部分中有差错而不能正确地解码码字时，传送设备可向码字添加节点或者添加例如约束节点，以形成冗余比特。应当领会，有时可传送足够的LDPC码比特，以基于约束求解或校正码字的差错部分。另外，例如，可穿孔一个或多个比特。一个或多个比特可先验地已知，且在传送和接收设备处设置(例如，设为0)。此外，应当领会，在一个示例中，已知比特无需被传送。
根据一个示例，也可利用提升(lift)LDPC码，例如，此时在以上示例中，奇偶校验矩阵中的1可被改为L×L置换矩阵；L可以是提升因子。此外，可匹配提升以使得L×L置换矩阵可改变并从L阶的群中选择(例如，在一个示例中，矩阵可以是循环移位矩阵)。可在随后将经匹配的提升LDPC码并行化以进行解码和编码，从而助益效率。在图表示中，可通过例如将图复制多次并经由置换副本之间相似的边来连接副本来表示提升LDPC码。这可提供可由例如多个处理器和/或向量存储器来高效解释的图。另外，也可利用乘积提升，以使得大小为n的提升可以是其乘积为n的数个乘法器的提升(例如，大小为128的提升可以是大小为16的提升，继之以大小为2的3次提升——即16×2×2×2＝128)。这可允许编码和解码设备为了效率而使用相异的并行阶(parallelismorder)。本文在没有参照提升的情况下描述LDPC码；然而，应当领会，基本上可将码提升任意次数以助益其并行处理。
转到图2，其图解了用于无线通信环境的通信装置200。通信装置200可以是例如基站、移动设备或其部分。通信装置200可包括：编码器202，其可将数据分组编码成满足一个或多个奇偶校验约束的码字；码定义器204，其可创建与编码方案和合意数据分组大小相关的基码；以及码增加器206，用以在异种设备要求对其高效解码时将比特添加到码。在一个示例中，要传送的消息可被转换成一个或多个码字，并且编码器202可遵照一个或多个LDPC编码方案将码字编码以供传输。编码器202可利用码定义器204来创建与用于码字或其一部分的LDPC方案相关的一个或多个基码。码定义器204可基于接收设备、协议、要发送的数据、和/或基本上任何会影响要发送的分组的大小的变量根据合意大小来创建码。基码可具有如上所述地指定对码的约束的一个或多个附加节点或值；可将基码传送给设备。如果设备不能将传输正确解码，则通信装置200可传送附加比特或码。可利用码增加器206来向码进行添加，并且码字或其部分部分可被重传。应当领会，这可持续进行直至设备可将码字正确解码。
在一个示例中，HARQ传输可被用来从通信装置200向另一设备发送信息。根据一示例，HARQ方案可利用可被表示为具有变量节点和约束节点的Tanner图的LDPC码。如下文中进一步详细描述的，LDPC码可包括可被视为完全Tanner图的子图的核心LDPC图，其中完全Tanner图包括一个或多个度为2或更高的变量节点连同数个显式奇偶比特。核心LDPC码Tanner图可包括例如累积结构(其可涉及一个或多个不规则重复累积(IRA)码)的度为2的变量节点——该结构可被视为度2链或者以奇偶校验矩阵的形式被视为双对角结构——和另外的度更高(度为3)的变量节点。度2链可以是闭合的，从而形成度为2的变量节点的环。提升LDPC码可包括若干累积结构的并行副本，以使得例如可在累积链闭合的情形中形成若干个并环。度更高的变量节点的分数(例如，1/8-1/2)可被穿孔，这意味着与这些节点相关联的比特无需被传送。在一个示例中，LDPC图的核心中度更高的节点的数目可与码中信息比特的数目相对应。然而，应当领会，有时一部分信息比特可被声明为已知(例如，设为0)，以使得这些比特不必传送且可在接收机处先验地已知。除核心LDPC图之外，该图还包括显式奇偶比特。例如，当显式奇偶比特被添加到图时，其可作为连接到单个约束节点的度为1的变量节点来添加。其它约束节点的边可将该约束节点连接到图中已存在的变量节点。与度为1的变量节点相关联的比特可由此代表连接到约束节点的其它比特的奇偶性。由于这些其它比特可包括其它显式奇偶比特，因此显式奇偶比特的度可例如大于1。在添加显式奇偶比特的情况下，核心中至少一些变量节点的度可增大至超过其核心值。与先前添加的显式奇偶比特相关联的变量节点的度也可增大。此外，变量节点的度可涉及在图表示法中将变量节点连接到一个或多个约束节点的边的数目，或者奇偶校验矩阵中对应与变量节点相对应的给定行或列的非零项的数目。在这点上，编码器202可生成与要发送的数据相对应的一个或多个码字部分，并且码定义器204可将码字应用于LDPC码的变量节点(在此示例中为核心度为3的节点)以传送数据。
根据一示例，码定义器204可从为第一次传输设计的码(例如，使用具有码率1/2的四相相异键控(QPSK))开始并将码字转换成如此的码以用于其传输。如果接收设备无法恢复所发送的码字(例如，由于过多的干扰)，则可向该码添加附加节点以给予附加冗余，由此使其更易于解码。这可以为了后继通信和/或校正和再发当前通信而发生。在一个示例中，附加节点可以是附加显式奇偶和/或核心度为2的累积节点。在一个示例中，码增加器206可添加附加变量节点作为连接到任意度的新约束节点(意味着约束节点也可连接到其它变量节点)的度为1的显式奇偶比特。在另一示例中，码增加器206可添加新累积核心度为2的变量节点，后者将一约束节点分裂成两个约束节点。应当领会，可为给定增加选择前述之一，以使得一个通信可使用或者奇偶比特或者核心度为2的变量节点并随后在下一轮次使用相同或另一者来增加。在这点上，可基于与通信设备有关的已知信息、历史通信细节/偏好、推断技术、性能预测等选择增加方案来最大化通信效率。
现在参看图3，其图解了使用纠错编码方案实施通信的无线通信系统300。系统300包括与移动设备304(和/或任何数目的异种移动设备(未示出))通信的基站302。基站302可例如通过前向链路信道向移动设备304传送信息；此外，基站302可通过反向链路信道从移动设备304接收信息，并发送前向链路确认来确认反向链路信息且反之亦然。此外，在一个示例中，无线通信系统300可以是MIMO系统。
基站302可包括：LDPC编码器306，其可根据如所描述的LDPC编码HARQ传输来将与数据传输相关的一个或多个码字编码；HARQ传输增加器308，其可将比特/节点添加到LDPC编码HARQ传输以助益其可靠传输；以及收发机310，用于发送HARQ传输和接收比方诸如关于传输的通信。移动设备304可包括：LDPC处理器312，其可根据其LDPC方案处理LDPC编码HARQ传输以助益传输中的检错/纠错；解码器314，用于一旦数据得到验证就将分组解码；以及收发机316，用于接收LDPC编码HARQ传输并向基站302传送异种信息。
在一个示例中，基站302可期望向移动设备304传送数据，并且可利用LDPC编码器306来将数据或其一部分转换成LDPC编码传输。如所描述的，编码可具有数个显式奇偶比特，核心度为2的累积比特和其中一部分可被穿孔的核心度为3的比特。根据一示例，例如，用于HARQ传输的LDPC码可由如本文所描述的核心累积结构，以及其中一部分节点被穿孔的数个核心度更高的节点(诸如度为3的节点)来定义。此外，此示例中的码可包括一个或多个显式奇偶比特，此显式奇偶比特可以是例如经穿孔节点的奇偶性。根据一示例，显式奇偶比特可以是例如其它比特的显式奇偶性，其中数个核心度为3的经穿孔节点相比于数个核心度为3的未经穿孔变量节点可各自用更多的显式奇偶比特来表示，而数个核心度为3的未经穿孔变量节点相比于数个核心度为2的累积节点可用更多的显式奇偶比特来表示。
基站302可使用收发机310向移动设备304传送码以作为比方如HARQ传输；移动设备304的收发机316可接收该码。LDPC处理器312可检验(例如，通过LDPC解码操作)所产生的收到码的变量节点的估计，以确保它们满足与HARQ传输相关联的LDPC码的约束。这些估计也可通过例如CRC校验来检验。应当领会，如所提及的，LDPC码可以是提升LDPC码，并且LDPC处理器312可以是用于例如通过利用并行处理来将LDPC码高效地解码的并行处理器。如果LDPC码不能被无疑义地完全解码和验证，则移动设备304可通过利用收发机316(例如，通过控制信道或其它信号)从基站302请求附加比特(例如，或者针对此数据或者后继数据)。如果该码可被验证，则解码器314可恢复相关数据以供对其进行解释。
在实时示例中需要更多比特的情形下，基站302会接收到对更多比特的请求并例如使用HARQ传输增加器308确定扩充哪些比特和使用收发机发送所扩充的比特或是连同附加比特发送整个码来传送所添加的变量节点(例如，一个或多个显式奇偶比特和/或一个或多个核心度为2的变量节点)。HARQ传输增加器308可根据若干因素来选择用其对码进行扩充的节点，这些因素包括预定方案、关于先前的传输作出的推论、偏好、预测的性能等。在这点上，可向HARQ传输添加增量冗余。另外，对额外比特的请求可指示较低传输率；因而，对于后继传输，HARQ传输增加器308可在通过收发机310传送之前将这些比特添加到后继码上。
如先前所描述的，HARQ传输增加器308可添加附加变量节点作为连接到任意度的新约束节点(意味着该约束节点也可连接到其它变量节点)的度为1的显式奇偶比特或者作为将一约束节点分裂成两个约束节点的新累积核心度为2的变量节点。应当领会，HARQ传输增加器308可使用与以上示例的任一个相对应的一个或多个比特来增加码；因而，附加比特可以是任一类型的，以使得一次增加可使用两种类型的附加节点。在这点上，可基于与通信设备有关的已知信息、历史通信细节/偏好、推断技术、预测的性能等选择增加方案来最大化通信效率。应当领会，作为增加LDPC码的补充或替换，LDPC码可按片断或块来传送直至被高效地接收到。因此，作为增加地生成和添加节点的替换，各节点可被预定义并且每次发送一部分，以使得一部分可被高效地解码。
现在参看图4，示出了分别代表用于HARQ传输的LDPC码及其增量版本的示例二分(或者Tanner)图400和402。圆节点代表如本文所描述的变量节点，而方节点可代表约束节点。在一个示例中，图400可代表多边型基结构LDPC码，其中前两个比特可代表显式奇偶比特，自404开始的紧接的五个比特可以是累积核心度为2的比特，自406开始的紧接的七个比特可以是核心度为3的传送比特，而其余的三个可以是核心度为3的状态变量。状态变量可以是经穿孔节点。可通过从变量节点到约束节点的线来代表多条边。
如先前所描述的，自406开始的核心度为3的核心状态变量节点(各自在核心中具有三条边)可包括要从无线通信环境中的一个设备传送给另一个的数据的一部分。经穿孔比特实际上不被传送，并且必须由接收机从所传送的比特推断出。自404开始的累积核心度为2的节点可以类似于IRA码的方式来选择，以使得整个码可在图400上满足LDPC约束(例如，对于每个约束，与所连接的变量节点相关联的比特的总和模2＝0)。因此，核心度为2的节点将是码中的奇偶比特。应当领会，一些核心度为2的变量节点可与数据比特相对应，而一些度为3的变量节点可与奇偶比特相对应。如果接收设备可基于收到信号使用LDPC解码处理将变量节点解码，则数据可被恢复。然而，如果需要更多信息，则可利用图402来传送附加冗余比特(和/或例如可将其用于后继通信)。
在图402中，已将十四个节点添加到原始图(本质上在不计及经穿孔比特的情况下使大小翻倍)，其中核心度为3的节点的数目没有改变，因为这些节点是数据节点。利用如上所描述的额外节点增加，将十个显式奇偶比特连同十个约束节点(具有任意边数目)添加到序列的前头，并且核心度为2的累积节点在图402中自408开始。另外，添加四个累积度为2的节点，并且将四个对应约束节点各分裂成两个约束节点，从而产生四个附加约束节点。因此，十四个新变量节点和十四个新约束节点被添加到通信上以向LDPC码添加进一步的冗余，从而使得在差错(或节点的非正确部分)增加时更易于求解。如果需要进一步扩充，则可添加附加显式奇偶比特和/或附加核心度为2的累积比特。类似地，一次增加可能包括7个附加节点，因此，在此示例中，大图代表与两次附加增加相关联的LDPC码。两次增加可各自包括一些显式奇偶比特和一些核心度为2的比特。对每次增加的比特的选择可例如基于对对应每次增加的预测性能的最优化。
根据一个示例，可对码进行扩充和提升以满足所需规范。例如，可提供块跳跃OFDM传输，其可包括128个自由度并将18个自由度用于每个给定块的导频开销。可另外提供利用8个如此块(以及利用率为1/2的QPSK调制)的第一传输。因而，根据示例，数据段大小可以是1*128*8*(1-18/128)＝880个比特。因此，(1760，880)码可在第一传输被发送。为了生成如此的码，可使用与402中的(14，10)相类似的(14，7)基码(具有14个未经穿孔节点和7个核心度为3的节点)。使用128的提升，可从(14，7)码生成(14*128，7*128)＝(1792，896)码。根据此码，32个经编码比特可被穿孔(在一个示例中，为最右边的32个显式奇偶比特)且16个经穿孔信息比特可被声明为已知(例如，设为0)，从而产生合意(1760，880)码。替换地，16个编码比特可被穿孔(在一个示例中，为16个最右边的显式奇偶比特)且16个未经穿孔信息比特可被声明为已知(例如，设为0)，从而也产生合意(1760，880)码。应当领会，对经穿孔和已知比特的选择可为接收机先验地已知。
参看图5-6，其图解了与生成和解释LDPC编码HARQ传输相关的方法。尽管为使解释简单化将这些方法集图示并描述为一系列动作，但是应当理解并领会，这些方法集不受动作的次序所限，因为根据一个或多个实施例，一些动作可按不同次序发生和/或与来自本文中图示和描述的其他动作并发地发生。例如，本领域技术人员将可理解并领会，方法集可被替换地表示成一系列相互关联的状态或事件，就像在状态图中那样。此外，并非所有例示的动作皆为实现根据一个或更多个实施例的方法集所必要的。
现在参看图5，其图解了助益生成和增加LDPC编码HARQ传输的方法500。在502，生成与数据传输相关的LDPC码。如以上所描述的，这可基于确定要发送给异种设备的消息或码字的一部分来发生。要使用的LDPC码可涉及传输要求，比方诸如分组大小。在504，将数据的一部分映射到LDPC码的节点。例如，可如所描述地将数据大部分地映射到核心度为3的节点，并可选择对应其它节点的附加值，以使得映射到节点的数据满足LDPC码的约束。在506，LDPC码例如被作为HARQ传输传送给异种设备；例如，该异种设备可以是基站和/或移动设备。
在508，在异种设备伴随低传输率的情形中，可增加LPDC码中节点的数目。这可用于具有高干扰或信噪比(SNR)的通信信道、远距离设备等。在此情形中，解码设备可能无法将数据高效地解码，因为其不能正确地求解出其差错地接收的节点。这可能是因为其没有接收到足够有效的节点或者以充分的可靠性来基于LDPC码的约束预测出无效节点。因而，设备可请求附加节点，并且传送设备可在当前和/或后继通信中增加节点的数目。另外，如上文所描述地，可通过添加显式奇偶-约束节点对和/或通过扩充核心度为2的累积节点的双对角结构并将对应约束节点分裂成两个节点来增加节点。在510，后继或当前增量LDPC码可作为HARQ传输被传送。
现在参看图6，其示出了助益接收和处理LDPC编码HARQ数据的方法600。在602，接收到如以上所描述的LDPC编码数据。该数据可与多个节点相关联且附加节点具有满足LDPC码约束的值。例如，如所描述的，LDPC码可由奇偶校验矩阵和/或对应图来定义，并且可要求将与由矩阵和/或图所代表的某些位置处的节点的特定子集相关联的比特相加在一起模2等于0。在604，确定传输中的差错；例如，编码数据的节点可能因包括但不限于线干扰、SNR、低发射功率等的一个或多个因素而被差错地接收到和/或不能被校正。
在606，可评估差错以确定它们是否可校正。例如，在一些情形中，可根据LDPC码的约束预测没有被正确接收到的节点。例如，LDPC解码处理可产生对每个节点值的估计，并且可核查这些值以验证LDPC奇偶校验约束的至少一部分被满足。数据可包括CRC校验，后者可用于验证对数据的正确解码。如果解码没有成功，则在610处，可针对此数据分组或另一数据分组请求附加节点。应当领会，作为补充或替代，可请求重复性请求(或者例如原始通信和附加节点在后继传输中发送)。在请求附加节点时，可如以上所描述地将码扩充成包括一个或多个节点。这创建了更长更多的冗余码，并且允许更大比例的损坏；因此，在更少被可靠正确收到节点的情况下可恢复数据。
应当领会，根据本文所描述的一个或多个方面，可关于用于将码元调制在相互正交的群集中的多个此类码元当中以及通过多个频率区域对码元进行多播的方案作出推断。如本文中使用的，术语“推断(动词)”或“推断(名词)”泛指从如经由事件和/或数据捕捉到的一组观察来推理或推论系统、环境、和/或用户的状态的过程。例如，可将推断用来选择用于编码数据的LDPC码和/或确定在增加步骤期间要添加哪一类节点。推断可以是概率性的——亦即，在基于数据和事件的考虑感兴趣的状态之上来计算概率分布。推断还可以指用于从一组事件和/或数据组合出更高层次的事件的技术。此类推断导致从一组观察到的事件和/或存储的事件数据构造出新的事件或动作，无论这些事件在时间接近性意义上是否密切相关，也无论这些事件和数据是来自一个还是数个事件和数据源。
根据一个示例，以上所描述的一个或多个方法可包括关于选择是通过添加显式奇偶比特和对应约束节点还是累积核心度为2的节点连同将当前约束节点分裂成相关联LDPC码来增加HARQ传输作出推断。这可包括评估历史和/或类似通信来确定最高效机制，这可以是基于每设备(例如，为给定设备或一种牌号的设备所特有的)、每通信网络、每信号强度、每与传送设备的距离、性能预测等的。作为进一步例示，可作出关于为数据选择的LDPC码或其中数据被划分或映射到LDPC编码HARQ传输的方式作出推断。将可领会，前述的示例本质上是例示性的而并非试图限定联合本文中描述的各个实施例和/或方法可作出的推断的数目或是作出此类推断的方式。
图7是有助于在例如MIMO系统中将LDPC编码HARQ数据传达给一个或多个异种设备的移动设备700的图解。移动设备700包括从例如接收天线(未图示)接收信号并对接收到的信号执行典型行动(例如，滤波、放大、下变频等)并将经调理的信号数字化以获得采样的接收机702。另外，移动设备700可包括可解调收到信息将并其传递给例如处理器710的解调器704。而且，提供LDPC码生成器706以创建LDPC码并将要发送的合意码字值指派给该码，还提供可针对低发射功率的时间和区域增加LDPC编码HARQ传输的HARQ传输增加器708。处理器710可以是专用于分析接收机702接收到的信息和/或生成供发射机716传送的信息的处理器、控制移动设备700的一个或多个组件的处理器、和/或分析接收机702接收到的信息、生成供发射机716传送的信息、以及控制移动设备700的一个或多个组件的处理器。
移动设备700可另外包括操作性地耦合至处理器712的存储器710，后者可存储要传送的数目、接收到的数据、与可用信道有关的信息、与经分析的信号和/或干扰强度相关联的数据、与所指派的信道、功率、率有关的信息、以及任何其他适用于估计信道和经由信道传达的信息。存储器712可另外存储与估计和/或利用信道(例如，基于性能、基于容量等)相关联的协议和/或算法。此外，存储器712可存储与以下有关的信息：创建LDPC码、以及通过例如添加奇偶-约束节点对或者添加核心度为2的累积节点并将对应约束节点分裂成一个或多个附加节点中的至少之一来增加如此的码。
将可领会，本文中描述的数据存储(例如，存储器712)或可为易失性存储器或可为非易失性存储器，或可包括易失性和非易失性存储器两者。藉由例示而非限定，非易失性存储器可包括制度存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦式PROM(EEPROM)、或闪存。易失性存储器可包括随机存取存储器(RAM)，其扮演外部高速缓存式存储器的角色。藉由例示而非限定，RAM有许多形式可用，诸如同步RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双倍数据率SDRAM(DDR SDRAM)、增强型SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、以及直接存储器总线RAM(DRRAM)。本发明系统和方法的存储器712旨在涵盖而不限于这些以及任何其他合适类型的存储器。
根据一示例，处理器可利用LDPC码生成器706来将码字或其一部分编码以进行传送。LDPC码生成器706可将码字值映射到LDPC码的一些节点，并为其它节点指定允许全体节点满足对LDPC码的约束的值。使用发射机716可将LDPC码例如作为HARQ传输(例如，在由调制器714调制之后)传送给一个或多个异种设备。设备可例如返回与可由接收机702接收的通信有关的信息。在通信经受高干扰以使得接收设备不能正确接收整个码且不能预测这种错失或差错节点的情形中，信息可包括例如对附加节点的请求。所请求的附加节点可创建关于满足约束下的更复杂的码，从而用较少数目的可用节点使码更具确定性。
HARQ传输增加器708可确定添加哪个节点(奇偶-约束组合或伴随分裂约束的新累积核心度为2的节点)以及何时且在哪里添加。例如，HARQ传输增加器708可添加给定数目的节点(在当前和/或后继通信)，其中该数目中部分是显式奇偶-约束节点以及部分是累积度为2和约束分裂类节点。为给定重复选择的节点类型可基于数个因素，这些因素包括但不限于预定方案、历史重复、来自一个或多个设备或者基站的信息、通信信号强度、设备的距离、载波网络、推断技术、性能预测和/或其它。增量码可通过利用发射机716(以及用于调制传输的调制器714)作为HARQ传输完全或者在相关部分中发送。
图8是助益在例如MIMO环境中接收和解码LDPC编码HARQ通信的系统800的图解。系统800包括基站802(例如，接入点...)，基站810具有通过多个接收天线806接收来自一个或多个移动设备804的信号的接收机810、以及通过发射天线808向这一个或多个移动设备804作传送的发射机824。接收机810可从接收天线806接收信息，并且操作性地与解调接收到的信息的解调器812相关联。已解调码元通过与以上关于图7所述的处理器相类似且耦合至存储器814的处理器816进行分析，存储器816存储与估计信号(例如，导频)强度和/或干扰强度有关的信息、要传送至移动设备804(或不同的基站(未示出))或要从其接收的数据、和/或与执行本文所阐述的各种动作和功能有关的任何其它合适信息。处理器814还被耦合至LDPC处理器818，后者在一个示例中可以是处理器814的一部分，该处理器814可将一个或多个LDPC码并行化以供对其的高效和异步处理。处理器814还可被耦合至增加请求器820，后者可如本文所描述的在先前传输不可解码(因差错)或不可校正的情形中请求附加LDPC码节点。
根据一示例，基站802可经由接收天线806从一个或多个移动设备804接收LDPC编码HARQ传输。接收机810可接收传输并用解调器812将其解调。处理器814可接收传输并利用LDPC处理器818将传输解码。例如，LDPC编码HARQ传输可具有限定码的相关联约束集合；这些约束可由奇偶-约束矩阵或图来表示并且其可被提升L倍。因而，LDPC处理器818可包括数个处理元件(在最优情形中为L个)以用来使LDPC编码信号的处理并行化；每个处理元件可处理至少一个LDPC码。在一个示例中，LDPC编码HARQ传输可被差错地接收到，使得并非所有节点或比特被正确地接收到。所描述的并行LDPC处理可允许基站802在可能明确的情况下通过寻找满足LDPC约束的值来高效地校正差错。
如果LDPC编码信号不能由LDPC处理器818解码，则可利用增加请求器820来结合当前和/或后继请求请求附加节点(例如，一个或多个LDPC节点的)。可在低发射功率或高干扰配置中使用附加节点以使LDPC编码信号更容易被解码。如所描述的，可添加附加节点作为具有任意度的对应新约束节点的显式奇偶比特和/或作为具有分裂约束节点的累积核心度为2的节点。因而，附加节点增加了附加冗余度，以使得需要低比例可靠正确地接收到的节点以明确地纠错收到节点。增加请求器820可按正确解码HARQ传输的需要请求附加节点多次。另外，如所提及的，在一个示例中，当前传输的附加节点可单独发送，或者连同已发送的节点或已发送的节点的一部分整体发送。
图9示出了示例无线通信系统900。为简洁起见，无线通信系统900描绘了一个基站910和一个移动设备950。但是，应该领会系统900可包括一个以上的基站和/或一个以上的移动设备，其中外加的基站和/或移动设备可与下面描述的示例基站910和移动设备950基本相似或相异。另外，应该领会基站910和/或移动设备950可采用本文所述的系统(图1-3和7-8)、技术/配置(图4)和/或方法(图5-6)来助益其间的无线通信。
在基站910处，数个数据流的话务数据从数据源912被提供给发射(TX)数据处理器914。根据示例，每个数据流可在相应的天线上发射。TX数据处理器914基于为每个话务数据流选择的特定编码方案来格式化、编码、和交织该话务数据流以提供经编码的数据。
每个数据流的经编码的数据可使用正交频分复用(OFDM)技术来与导频数据多路复用。另外或替换地，导频码元可以是频分复用(FDM)、时分复用(TDM)、或码分复用(CDM)的。导频数据通常是以已知方式处理的已知数据图案，并且可在移动设备950上被用来估计信道响应。每个数据流的经多路复用的导频和已编码数据可基于为该数据流选择的特定调制方案(例如，二进制相移键控(BPSK)、正交相移键控(QPSK)、M相移键控(M-PSK)、M正交调幅(M-QAM)等)来调制(例如，码元映射)以提供调制码元。每个数据流的数据率、编码、和调制可由处理器930执行或提供的指令来确定。
数据流的调制码元可被提供给TX MIMO处理器920，后者可进一步处理这些调制码元(例如，针对OFDM)。TX MIMO处理器920然后将NT个调制码元流提供给个NT个发射机(TMTR)922a到922t。在各种实施例中，TX MIMO处理器920向各数据流的码元以及该码元从其处被发射的天线应用波束成形权重。
每个发射机922接收并处理相应的码元流以提供一个或多个模拟信号，并进一步调节(例如，放大、滤波、和上变频)该模拟信号以提供适于在MIMO信道上传输的经调制的信号。此外，来自发射机922a到922t的NT个已调制信号随后各自从NT个天线924a到924t被发射。
在移动设备950处，所发射的已调制信号被NR个天线952a到952r所接收，并且从每个天线952接收到的信号被提供给相应的接收机(RCVR)954a到954r。每个接收机954调节(例如，滤波、放大、及下变频)相应的收到信号，数字化该经调节的信号以提供样本，并且进一步处理这些样本以提供相对应的“收到”码元流。
RX数据处理器960可从NR个接收机954接收这NR个收到码元流并基于特定接收机处理技术对其进行处理以提供NT个“检测出的”码元流。RX数据处理器960可解调、解交织、和解码每个检测出的码元流以恢复该数据流的话务数据。RX数据处理器960的处理与基站910处TX MIMO处理器920和TX数据处理器914执行的处理互补。
处理器970可定期如上所述地确定使用哪个预编码矩阵。此外，处理器970可编制包括矩阵索引部分和秩值部分的反向链路消息。
反向链路消息可包括关于该通信链路和/或该收到数据流的各种类型的信息。反向链路消息可由TX数据处理器938——其还从数据源936接收数个数据流的话务数据——处理，由调制器980调制，由发射机954a到954r调节，并被传送回基站910。
在基站910处，来自移动设备950的已调制信号被天线924所接收，由接收机922调节，由解调器940解调，并由RX数据处理器942处理以提取移动设备950所发射的反向链路消息。此外，处理器930可处理所提取的消息以确定使用哪个预编码矩阵来确定波束成形权重。
处理器930和970可分别指导(例如，控制、协调、管理等)基站910和移动设备950处的操作。可使相应各处理器930和970与存储程序代码和数据的存储器932和972相关联。处理器930和970还可执行推导分别针对上行链路和下行链路的频率和冲激响应估计的计算。
应该理解，在此所描述的各实施例可由硬件、软件、固件、中间件、微代码、或其任何组合来实现。对于硬件实现，各个处理单元可在一个或多个专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理器件(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、处理器、控制器、微控制器、微处理器、设计成执行本文中描述的功能的其他电子单元、或其组合内实现。
当在软件、固件、中间件或微代码、程序代码或代码段中实现这些实施例时，它们可被存储在诸如存储组件的机器可读介质中。代码段可代表过程、函数、子程序、程序、例程、子例程、模块、软件包、类、或是指令、数据结构、或程序语句的任何组合。通过传递和/或接收信息、数据、自变量、参数、或存储器内容，代码段可被耦合到另一代码段或硬件电路。信息、自变量、参数、数据等可使用包括存储器共享、消息传递、令牌传递、网络传输等任何合适的手段被传递、转发、或传输。
对于软件实现，本文中描述的技术可用执行本文中描述的功能的模块(例如，过程、函数等等)来实现。软件代码可被存储在存储器单元中并由处理器来执行。存储器单元可在处理器内实现或外置于处理器，在后一种情形中其可经由本领域中所知的各种手段被通信地耦合到处理器。
参看图10，其图解了传送增量LDPC编码数据的系统1000。例如，系统1000可至少部分地驻留在基站和/或移动设备等内。应该领会，系统1000被表示为包括功能块，它们可以是代表由处理器、软件、或其组合(例如，固件)实现的功能的功能块。系统1000包括可协同工作的数个电组件的逻辑分组1002。例如，逻辑分组1002可包括用于生成LDPC编码码字的电组件1004，该LDPC编码码字包括数个显式奇偶比特和数个核心度为2的累积节点。例如，如所描述的，可将意在进行传输的数据段映射到所生成的LDPC码的变量节点，其中数个其它变量节点比特被选择成满足限定该码的一组约束。在这点上，接收编码信号设备在一些情形中通过部分地基于LDPC约束预测无效收到节点可将信号纠错。此外，逻辑分组1002可包括用于增加LDPC编码码字的节点数目来助益其明确解码的电组件1006。例如，比方如果原始LDPC编码信号不能被明确地解码，则接收设备可请求附加节点。将节点添加到LDPC编码码字可创建更多约束，从而降低模糊度。此外，逻辑分组1002可包括将LDPC编码码字作为HARQ传输进行传送的电组件1008。如之前所提及的，所传送的码字可以是例如添加了附加节点的原始码字和/或后继码字。另外，系统1000可包括保存用于执行与电组件1004、1006和1008相关联的功能的指令的存储器1010。尽管被示为外置于存储器1010，应该理解，电组件1004、1006和1008中的一个或多个可存在于存储器1010内部。
转到图11，其示出了助益接收LDPC编码传输(诸如HARQ传输)并请求LDPC码的附加节点的系统1100。系统1100可至少部分地驻留在例如移动设备和/或基站内。如图所示，系统1100包括可代表由处理器、软件、或其组合(例如，固件)实现的功能的功能块。系统1100包括助益控制反向链路传输的电组件的逻辑分组1102。逻辑分组1102可包括用于接收LDPC编码传输的电组件1104。如所描述的，此传输可根据LDPC约束来编码，以使得在利用约束的情况下可允许一个或多个错误的或经穿孔的节点被校正或确定。此外，逻辑分组1102可包括用于请求LDPC编码HARQ传输的附加节点的电组件1106。如所提及的，原始收到传输可能具有过多差错节点和/或过少正确地接收到的节点，以致极低的被正确解码的可靠性。在此情形中，可请求更多节点以增加传输的冗余度，从而减小不可解码信号的机会。在一个示例中，可实行对附加节点的多次请求，直至可利用明确的纠错正确地接收到传输。此外，逻辑分组1102可包括用于接收包括附加节点的增量LDPC编码HARQ传输的电组件1108。如所描述的，这可以是当前和/或后继通信。此外，系统1100可包括保存用于执行与电组件1104、1106和1108相关联的功能的指令的存储器1110。尽管被示为外置于存储器1110，应该理解，电组件1104、1106和1108可存在于存储器1110内部。
上面所描述的包括了一个或多个实施例的示例。当然，要为描述上述这些实施例而描述组件或方法集的每一种可构想到的组合是不可能的，但是本领域普通技术人员将可认识到，有各种实施例的许多进一步的组合和置换是可能的。相应地，所描述的这些实施例旨在涵盖落在所附权利要求的精神实质和范围内的所有此类替换、修改和变形。此外，就术语“包括”在本具体说明或权利要求书中使用的范畴而言，此类术语旨在以与术语“包含”于权利要求中被用作过渡词时所解释的相类似的方式作可兼之解。

Claims (51)

1.一种助益传送低密度奇偶校验(LDPC)编码数据的方法，包括：
将码字的多个比特映射到所选LDPC码的多个节点；
增加所述LDPC码中节点的数目以助益其明确纠错；以及
将所述LDPC码作为混合自动重复-请求(HARQ)传输来传送。
2.如权利要求1所述的方法，其特征在于，所选LDPC码中的所述多个节点是核心度为3的节点。
3.如权利要求1所述的方法，其特征在于，所选LDPC码包括连接到一个或多个约束节点的一个或多个显式奇偶比特和各自连接到两个约束节点的一个或多个度为2的累积节点。
4.如权利要求3所述的方法，其特征在于，还包括选择通过添加一个或多个显式奇偶比特和相关联约束节点和/或通过添加一个或多个核心度为2的累积节点同时将现有约束节点分裂成两个约束节点来增加所述LDPC码中节点的数目。
5.如权利要求4所述的方法，其特征在于，所述选择至少部分地基于预定方案、先前增加选择、性能预测和/或推断技术作出。
6.如权利要求1所述的方法，其特征在于，所述LDPC码中节点的数目基于低发射功率和/或来自接收设备的请求。
7.如权利要求1所述的方法，其特征在于，通过发送较大预定LDPC码的一部分来增加所述LDPC码中节点的数目，原始所选LDPC码也是所述较大预定LDPC码的一部分。
8.如权利要求1所述的方法，其特征在于，还包括将所述LDPC码的数个节点穿孔以满足所述码字的合需分组大小。
9.一种无线通信装置，包括：
至少一个处理器，配置成增加包括要传送码字的一部分的低密度奇偶校验(LDPC)码中节点的数目；以及
耦合到所述至少一个处理器的存储器。
10.如权利要求9所述的无线通信装置，其特征在于，所述至少一个处理器还被配置成为多个增加步骤的每一个选择多个增加方案中的一者。
11.如权利要求10所述的无线通信装置，其特征在于，所述增加方案包括向所述LDPC码添加显式奇偶节点及对应约束节点和添加核心度为2的累积节点同时将对应约束节点分裂成两个约束节点。
12.如权利要求10所述的无线通信装置，其特征在于，所述增加方案对于所述增加步骤是唯一性的，并且是至少部分地基于预定配置、先前码字选择的历史、性能预测或推断技术来选择的。
13.如权利要求9所述的无线通信装置，其特征在于，所述至少一个处理器还被配置成接收来自接收设备对附加节点的请求，所述LDPC码中节点的数目是至少部分地基于所述请求增加的。
14.如权利要求9所述的无线通信装置，其特征在于，所述至少一个处理器还被配置成对所述LDPC码进行提升以满足用于将所述码字作为混合自动重复-请求(HARQ)传输传送的合需传输分组大小。
15.如权利要求9所述的无线通信装置，其特征在于，所述至少一个处理器还被配置成将所述LDPC码中的一个或多个节点穿孔或设为零，以满足用于传送所述码字的合需分组大小。
16.一种助益传送低密度奇偶校验(LDPC)编码数据的无线通信装置，包括：
用于生成包括数个核心度为2的累积节点和核心度为3的变量节点的LDPC编码码字的装置；
用于增加所述LDPC编码码字中节点的数目以助益其明确解码的装置；以及
用于将所述LDPC编码码字作为混合自动重复-请求(HARQ)传输来传送的装置。
17.如权利要求16所述的无线通信装置，其特征在于，还包括用于接收对增加所述LDPC编码码字中节点的数目的请求的装置，所述节点的数目是至少部分地基于所述请求增加的。
18.如权利要求16所述的无线通信装置，其特征在于，还包括用于为每个增加步骤选择用于增加所述LDPC编码码字中节点的数目的增加方案的装置。
19.如权利要求18所述的无线通信装置，其特征在于，所述增加方案包括添加显式奇偶比特及对应约束节点和添加核心度为2的累积节点同时将现有约束节点分裂成一个或多个附加约束节点。
20.如权利要求16所述的无线通信装置，其特征在于，将所述核心度为2的累积节点和核心度为3的变量节点中的一部分穿孔。
21.如权利要求20所述的无线通信装置，其特征在于，所述LDCP编码码字还包括一个或多个显式奇偶比特，所述一个或多个显式奇偶比特代表所述现有核心度为2的累积节点和核心度为3的经穿孔和/或未经穿孔变量节点中的一部分的奇偶性。
22.如权利要求21所述的无线通信装置，其特征在于，所述一个或多个显式奇偶比特作为其它比特的显式奇偶性，其中所述核心度为3的经穿孔节点相比于所述核心度为3的未经穿孔变量节点各自以更多的显式奇偶比特来表示，所述核心度为3的未经穿孔变量节点相比于所述核心度为2的累积节点以更多的显式奇偶比特来表示。
23.一种计算机程序产品，包括：
计算机可读介质，包括：
用于使至少一台计算机将码字中的多个比特映射到所选低密度奇偶校验(LDPC)码中的多个节点的代码；
用于使所述至少一台计算机增加所述LDPC码中节点的数目以助益其明确纠错的代码；以及
用于使所述至少一台计算机将所述LDPC码作为混合自动重复请求(HARQ)传输来传送的代码。
24.如权利要求23所述的计算机程序产品，其特征在于，所述计算机可读介质还包括用于使所述至少一台计算机选择用于增加所述LDPC码中节点的数目的增加方案的代码，所述增加方案包括添加一个或多个显式奇偶比特及相关联约束节点和/或通过添加一个或多个核心度为2的累积节点同时将现有约束节点分裂成两个约束节点。
25.一种无线通信装置，包括：
处理器，配置成：
生成包括数个显式奇偶比特和数个核心度为2的累积节点的低密度奇偶校验(LDPC)编码码字；
增加所述LDPC编码码字中节点的数目以助益其明确解码；以及
将所述LDPC编码码字作为混合自动重复-请求(HARQ)传输来传送；以及
耦合至所述处理器的存储器。
26.一种用于接收和解码低密度奇偶校验(LDPC)编码传输的方法，包括：
接收LDPC编码传输，其中至少一个节点被差错地接收到；
请求包括附加节点的增量LDPC编码传输以助益所述传输的正确解码；以及
至少部分地基于所述附加节点对所述增量LDPC编码传输进行纠错。
27.如权利要求26所述的方法，其特征在于，所述附加节点创建进一步冗余的LDPC码，以使得更多信息被传送以明确地纠错错失节点。
28.如权利要求26所述的方法，其特征在于，所述增量LDPC编码传输是不同混合自动重复-请求(HARQ)编码传输的增加版本。
29.如权利要求26所述的方法，其特征在于，所述LDPC编码传输包括多个显式奇偶比特、核心度为2的累积比特、和核心度为3的变量节点。
30.如权利要求26所述的方法，其特征在于，所述LDCP编码传输被提升以满足用于所传送数据的合需分组大小。
31.如权利要求26所述的方法，其特征在于，所述LDPC编码传输包括一个或多个经穿孔节点或设为零的节点以满足用于所传送数据的合需分组大小。
32.如权利要求26所述的方法，其特征在于，所述对增量LDPC编码传输的请求是在与其上接收所述LDPC编码传输的通信信道分开的通信信道上作出的。
33.一种无线通信装置，包括：
至少一个处理器，配置成请求低密度奇偶校验(LDPC)编码混合自动重复-请求(HARQ)传输的增量节点，其中所述传输包括至少一个差错，对所述至少一个差错的校正是模糊的；以及
耦合到所述至少一个处理器的存储器。
34.如权利要求33所述的无线通信装置，其特征在于，所述至少一个处理器还被配置成基于接收所请求的增加节点对增量LDPC编码HARQ传输进行纠错。
35.如权利要求34所述的无线通信装置，其特征在于，所述增量LDPC编码HARQ传输是通过满足与LDPC编码HARQ传输相关联的约束来纠错的，所述附加节点创建进一步冗余的LDPC节点以使得更多信息被传送以明确纠错错失节点。
36.如权利要求33所述的无线通信装置，其特征在于，所述LDPC编码HARQ传输包括多个显式奇偶比特、核心度为2的累积比特、和核心度为3的变量节点。
37.如权利要求33所述的无线通信装置，其特征在于，将所述LDPC编码HARQ传输和/或所述增量LDPC编码HARQ传输提升以满足用于所传送数据的合需分组大小。
38.如权利要求33所述的无线通信装置，其特征在于，所述LDPC编码HARQ传输和/或所述增量LDPC编码HARQ传输包括一个或多个经穿孔节点或设为零的节点以满足用于所传送数据的合需分组大小。
39.如权利要求33所述的无线通信装置，其特征在于，所述至少一个处理器还被配置成在与其上接收所述LDPC编码HARQ传输的通信信道分开的通信信道上请求所述增加节点。
40.一种用于接收低密度奇偶校验(LDPC)编码传输的无线通信装置，包括：
用于接收LDPC编码传输的装置；
用于请求LDPC编码传输的附加节点的装置；以及
用于接收包括所述附加节点的增量编码混合自动重复-请求(HARQ)传输的装置。
41.如权利要求40所述的无线通信装置，其特征在于，还包括用于至少部分地基于所述附加节点对所述增量编码HARQ传输中差错地接收到的节点进行纠错的装置。
42.如权利要求41所述的无线通信装置，其特征在于，所述纠错至少部分地基于满足所述增量编码HARQ传输的约束来执行。
43.如权利要求40所述的无线通信装置，其特征在于，增量编码HARQ传输包括所述LDPC编码传输和与所述附加变量节点相关联的比特。
44.如权利要求40所述的无线通信装置，其特征在于，还包括用于将所述增量编码HARQ传输解码的装置。
45.如权利要求40所述的无线通信装置，其特征在于，所述LDPC编码传输和增量编码HARQ传输包括多个显式奇偶比特、核心度为2的累积比特、和核心度为3的变量节点。
45.如权利要求40所述的无线通信装置，其特征在于，将所述LDPC编码传输和所述增量编码HARQ传输提升以满足用于所传送数据的合需分组大小。
46.如权利要求40所述的无线通信装置，其特征在于，所述LDPC编码传输和所述增量编码HARQ传输包括一个或多个经穿孔节点以满足用于所传送数据的合需分组大小。
47.如权利要求40所述的无线通信装置，其特征在于，还包括用于在与其上接收所述编码HARQ传输的通信信道分开的通信信道上传送对附加节点的请求的装置。
48.一种计算机程序产品，包括：
计算机可读介质，包括：
用于使至少一台计算机接收低密度奇偶校验(LDPC)编码传输的代码，其中至少一个节点被差错地接收到；
用于使所述至少一台计算机请求包括附加节点以助益向所述传输添加更多约束的增量LDPC编码传输的代码；以及
用于使所述至少一台计算机基于所述附加节点对所述增量LDPC编码传输进行纠错的代码。
49.如权利要求48所述的计算机程序产品，其特征在于，所述附加节点创建更紧凑LDPC码以使得明确地纠错错失节点需要较少的节点。
50.一种无线通信装置，包括：
处理器，配置成：
接收低密度奇偶校验(LDPC)编码传输；
请求LDPC编码传输的附加节点；以及
接收包括所述附加节点的增量LDPC编码传输；以及
耦合至所述处理器的存储器。
CNA2007800401397A 2006-10-26 2007-10-26 用于无线通信传输的编码方案 Pending CN101529773A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US86311606P 2006-10-26 2006-10-26
US60/863,116 2006-10-26

Publications (1)

Publication Number Publication Date
CN101529773A true CN101529773A (zh) 2009-09-09

Family

ID=39048025

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800401397A Pending CN101529773A (zh) 2006-10-26 2007-10-26 用于无线通信传输的编码方案

Country Status (10)

Country Link
US (1) US8453030B2 (zh)
EP (1) EP2076988B1 (zh)
JP (2) JP2010508728A (zh)
KR (2) KR20090085633A (zh)
CN (1) CN101529773A (zh)
BR (1) BRPI0717729B1 (zh)
CA (1) CA2664918C (zh)
RU (1) RU2426241C2 (zh)
TW (1) TWI351821B (zh)
WO (1) WO2008052202A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102594365A (zh) * 2012-02-29 2012-07-18 中山大学 一种动态异步bp译码方法
CN107005252A (zh) * 2014-12-15 2017-08-01 高通股份有限公司 突发干扰的减轻
CN109075802A (zh) * 2016-05-12 2018-12-21 高通股份有限公司 增强型打孔和低密度奇偶校验(ldpc)码结构
CN111934824A (zh) * 2015-11-12 2020-11-13 高通股份有限公司 用于结构化低密度奇偶校验（ldpc）码的穿孔

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8892979B2 (en) 2006-10-26 2014-11-18 Qualcomm Incorporated Coding schemes for wireless communication transmissions
US8117523B2 (en) * 2007-05-23 2012-02-14 California Institute Of Technology Rate-compatible protograph LDPC code families with linear minimum distance
CN101821975B (zh) * 2007-10-29 2013-11-27 松下电器产业株式会社 无线通信装置和星座图控制方法
US20090150750A1 (en) * 2007-12-05 2009-06-11 Qualcomm Incorporated Method and apparatus for harq encoding with low memory requirement
JP5081022B2 (ja) * 2008-03-05 2012-11-21 株式会社日立国際電気 ディジタル伝送装置
MX2010013796A (es) * 2008-07-03 2011-01-21 Ericsson Telefon Ab L M Metodos y arreglos en un sistema inalambrico de comunicaciones.
CN101674153B (zh) * 2008-09-09 2012-05-30 普天信息技术研究院有限公司 一种信息处理方法、设备及系统
US8675538B2 (en) * 2009-04-30 2014-03-18 Empire Technology Development Llc Wireless one-to-one communication using multicast
TWI427936B (zh) * 2009-05-29 2014-02-21 Sony Corp 接收設備，接收方法，程式，及接收系統
WO2012039798A2 (en) * 2010-06-15 2012-03-29 California Institute Of Technology Rate-compatible protograph ldpc codes
US8775476B2 (en) * 2010-12-30 2014-07-08 Skai, Inc. System and method for creating, deploying, integrating, and distributing nodes in a grid of distributed graph databases
US8832520B2 (en) 2011-11-29 2014-09-09 California Institute Of Technology High order modulation protograph codes
US9306601B2 (en) 2013-02-13 2016-04-05 Qualcomm Incorporated LDPC design for high parallelism, low error floor, and simple encoding
MX354314B (es) * 2013-05-02 2018-02-26 Sony Corp Dispositivo de procesamiento de datos y metodo de procesamiento de datos.
MX353905B (es) * 2013-05-02 2018-02-02 Sony Corp Dispositivo para el procesamiento de datos y metodo para el procesamiento de datos.
WO2014178300A1 (ja) * 2013-05-02 2014-11-06 ソニー株式会社 データ処理装置、及びデータ処理方法
US11043966B2 (en) 2016-05-11 2021-06-22 Qualcomm Incorporated Methods and apparatus for efficiently generating multiple lifted low-density parity-check (LDPC) codes
US9917675B2 (en) 2016-06-01 2018-03-13 Qualcomm Incorporated Enhanced polar code constructions by strategic placement of CRC bits
US10313057B2 (en) 2016-06-01 2019-06-04 Qualcomm Incorporated Error detection in wireless communications using sectional redundancy check information
US10469104B2 (en) 2016-06-14 2019-11-05 Qualcomm Incorporated Methods and apparatus for compactly describing lifted low-density parity-check (LDPC) codes
SG11201810437XA (en) 2016-07-27 2019-02-27 Qualcomm Inc Design of hybrid automatic repeat request (harq) feedback bits for polar codes
RU2725175C1 (ru) 2016-11-23 2020-06-30 Фраунхофер-Гезелльшафт Цур Фердерунг Дер Ангевандтен Форшунг Е.Ф. Приемное устройство, передающее устройство, сеть связи, сигнал данных и способ, улучшающий процесс повторной передачи в сети связи
US10686469B2 (en) * 2017-05-15 2020-06-16 Qualcomm Incorporated Payload size ambiguity and false alarm rate reduction for polar codes
US10312939B2 (en) 2017-06-10 2019-06-04 Qualcomm Incorporated Communication techniques involving pairwise orthogonality of adjacent rows in LPDC code
KR102385274B1 (ko) * 2017-07-07 2022-04-08 퀄컴 인코포레이티드 저밀도 패리티 체크 코드 베이스 그래프 선택을 적용한 통신 기술

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050034053A1 (en) * 2003-08-08 2005-02-10 Jacobsen Eric A. Adaptive bit loading with low density parity check forward error correction

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19630343B4 (de) 1996-07-26 2004-08-26 Telefonaktiebolaget L M Ericsson (Publ) Verfahren und Paket-Übertragungssystem unter Verwendung einer Fehlerkorrektur von Datenpaketen
RU2216868C2 (ru) 1999-06-25 2003-11-20 Телефонактиеболагет Лм Эрикссон (Пабл) Система и способ осуществления гибридного автоматического запроса на повторение с использованием объединения проверки четности
US6421803B1 (en) 1999-06-25 2002-07-16 Telefonaktiebolaget L M Ericsson (Publ) System and method for implementing hybrid automatic repeat request using parity check combining
ATE414349T1 (de) * 1999-12-20 2008-11-15 Research In Motion Ltd Hybrid-wiederholungsaufforderungsystem und - verfahren
EP1931077B1 (en) 2000-05-17 2015-08-05 Panasonic Intellectual Property Corporation of America Quality of Service control for a hybrid ARQ transmission apparatus with data and control channel for packet data transmission
US6938196B2 (en) 2001-06-15 2005-08-30 Flarion Technologies, Inc. Node processors for use in parity check decoders
US20030039226A1 (en) 2001-08-24 2003-02-27 Kwak Joseph A. Physical layer automatic repeat request (ARQ)
JP2003188720A (ja) 2001-12-21 2003-07-04 Mitsubishi Electric Corp Ｐｌｌ回路
US7254769B2 (en) 2002-12-24 2007-08-07 Electronics And Telecommunications Research Insitute Encoding/decoding apparatus using low density parity check code
US7813322B2 (en) * 2003-02-19 2010-10-12 Qualcomm Incorporated Efficient automatic repeat request methods and apparatus
JP4260804B2 (ja) * 2003-05-28 2009-04-30 三菱電機株式会社 再送制御方法および通信装置
US6952113B2 (en) 2003-08-20 2005-10-04 International Business Machines Corp. Method of reducing leakage current in sub one volt SOI circuits
KR20050046471A (ko) 2003-11-14 2005-05-18 삼성전자주식회사 저밀도 패러티 검사 부호를 병렬 연접하는 채널부호화/복호화 장치 및 방법
US7202703B2 (en) 2004-01-30 2007-04-10 Intel Corporation Single stage level restore circuit with hold functionality
US7600173B2 (en) * 2004-04-28 2009-10-06 Mitsubishi Electric Corporation Retransmission control method and communications device
US7417482B2 (en) 2005-10-31 2008-08-26 Qualcomm Incorporated Adaptive voltage scaling for an electronics device
US8132072B2 (en) * 2006-01-06 2012-03-06 Qualcomm Incorporated System and method for providing H-ARQ rate compatible codes for high throughput applications
KR20090003164A (ko) * 2006-01-10 2009-01-09 미쓰비시덴키 가부시키가이샤 검사 행렬 생성 방법
GB2434946B (en) * 2006-02-01 2008-07-23 Toshiba Res Europ Ltd Wireless communications apparatus
JP4601675B2 (ja) * 2006-02-09 2010-12-22 富士通株式会社 Ｌｄｐｃ検査行列生成方法及び検査行列生成器並びに符号再送方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050034053A1 (en) * 2003-08-08 2005-02-10 Jacobsen Eric A. Adaptive bit loading with low density parity check forward error correction
WO2005018187A2 (en) * 2003-08-08 2005-02-24 Intel Corporation Adaptive bit loading with low density parity check forward error correction

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102594365A (zh) * 2012-02-29 2012-07-18 中山大学 一种动态异步bp译码方法
CN102594365B (zh) * 2012-02-29 2015-02-18 中山大学 一种ldpc码的动态异步bp译码方法
CN107005252A (zh) * 2014-12-15 2017-08-01 高通股份有限公司 突发干扰的减轻
CN111934824A (zh) * 2015-11-12 2020-11-13 高通股份有限公司 用于结构化低密度奇偶校验（ldpc）码的穿孔
CN111934824B (zh) * 2015-11-12 2024-03-15 高通股份有限公司 用于结构化低密度奇偶校验（ldpc）码的穿孔
CN109075802A (zh) * 2016-05-12 2018-12-21 高通股份有限公司 增强型打孔和低密度奇偶校验(ldpc)码结构

Also Published As

Publication number Publication date
TW200838158A (en) 2008-09-16
KR101299124B1 (ko) 2013-08-22
WO2008052202A1 (en) 2008-05-02
RU2009119748A (ru) 2010-12-10
BRPI0717729B1 (pt) 2020-02-27
TWI351821B (en) 2011-11-01
JP5479515B2 (ja) 2014-04-23
KR20110106438A (ko) 2011-09-28
CA2664918C (en) 2014-06-03
BRPI0717729A2 (pt) 2013-10-29
EP2076988A1 (en) 2009-07-08
KR20090085633A (ko) 2009-08-07
RU2426241C2 (ru) 2011-08-10
JP2012142968A (ja) 2012-07-26
EP2076988B1 (en) 2018-05-02
JP2010508728A (ja) 2010-03-18
US20100023834A1 (en) 2010-01-28
US8453030B2 (en) 2013-05-28
CA2664918A1 (en) 2008-05-02

Similar Documents

Publication Publication Date Title
CN101529773A (zh) 用于无线通信传输的编码方案
CN102971979B (zh) 用于发射和接收确认信息的系统和方法
CN104067609B (zh) 用于上行链路harq‑ack和csi传输的方法和系统
CN102498689B (zh) 上行链路多输入多输出的混合自动重传请求操作和解码状态发送
CN101636960B (zh) 通过重解码进行h-arq确认检测验证
CN101868935B (zh) 基于信标的控制信道
CN102754384B (zh) 具有用于dtx和ack/nack的不对等差错保护的用两个分开的码字将harq反馈信息编码的技术
CN101809922A (zh) 在mimo系统中的harq的重传方法
US8892979B2 (en) Coding schemes for wireless communication transmissions
CN101512931A (zh) 编组天线的码字置换和精简反馈
CN101682470A (zh) 用于动态解释传输块尺寸的方法
CN101632278A (zh) 混合导频结构
WO2016145664A1 (zh) 传输信息的方法、终端设备、网络设备和装置
CN102907034A (zh) 用于促成共享上行链路信道上的三态解码的方法和装置
CN108886432A (zh) 通信方法和装置
CN104756434A (zh) 用于映射增强的物理下行链路控制信道epdcch消息的方法和通信节点
Zhou et al. User‐specific link adaptation scheme for device‐to‐device network coding multicast
CN101394299A (zh) 网络编码与星座叠加编码的结合在移动通信中的应用
CN109120373A (zh) 一种信道编码方法、数据接收方法及相关设备
CN109525367A (zh) 基于LoRa编码和解码机制的检错和自适应纠错方法
Irianto et al. Partial packet in wireless networks: a review of error recovery approaches
CN101867439B (zh) 比特映射方式的指示方法
CN104158628B (zh) 基于唯一可译码的中继转发方法
CN101595754B (zh) 对可用链路分配块子集的解调
Chanayai et al. Fountain codes and their applications: Comparison and implementation for wireless applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20090909