JP2007531385A - 可変符号化率を有するブロック低密度パリティ検査符号の符号化／復号装置及び方法 - Google Patents

可変符号化率を有するブロック低密度パリティ検査符号の符号化／復号装置及び方法 Download PDF

Info

Publication number
JP2007531385A
JP2007531385A JP2007504895A JP2007504895A JP2007531385A JP 2007531385 A JP2007531385 A JP 2007531385A JP 2007504895 A JP2007504895 A JP 2007504895A JP 2007504895 A JP2007504895 A JP 2007504895A JP 2007531385 A JP2007531385 A JP 2007531385A
Authority
JP
Japan
Prior art keywords
partial
matrix
parity check
partial block
check matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007504895A
Other languages
English (en)
Other versions
JP4555333B2 (ja
Inventor
ギュ−ブム・キュン
ヒュン−クー・ヤン
セ−ホ・ミュン
ホン−シル・ジョン
キョン−チョル・ヤン
ドン−セク・パク
ジェ−ヨル・キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007531385A publication Critical patent/JP2007531385A/ja
Application granted granted Critical
Publication of JP4555333B2 publication Critical patent/JP4555333B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H03M13/1188—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal wherein in the part with the double-diagonal at least one column has an odd column weight equal or greater than three
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6393—Rate compatible low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields

Abstract

可変符号化率を有するブロックＬＤＰＣ(Low Density Parity Check)符号を符号化する装置及び方法を提供する。その装置は、情報語を受信し、その情報語をブロックＬＤＰＣ符号として生成するときに適用される符号化率に応じて、第１のパリティ検査行列及び第２のパリティ検査行列のうち、いずれか１つのパリティ検査行列に基づいて情報語をブロックＬＤＰＣ符号に符号化する。

Description

本発明は、移動通信システムに係り、特に、可変符号化率を有するブロック低密度パリティ検査(ＬＤＰＣ:Low Density Parity Check)符号を符号化/復号する装置及び方法に関する。
移動通信システムの急速な発展に伴い、無線ネットワークにおいて有線ネットワークの容量に近接する大容量データを伝送することのできる技術開発が要求されている。音声中心のサービスのほかに、画像、無線データなどの様々な情報を処理、伝送可能な高速大容量通信システムに対する要求を満たすために、適宜なチャンネル符号化方式を用いてシステムの伝送効率を高めることが、システムの性能向上に必須的な要素として作用する。しかしながら、移動通信システムは、移動通信システムの特性上、データを伝送するときに、チャンネルの状況に応じて、雑音、干渉及びフェーディング(fading)などにより不可避に誤りが発生する。したがって、誤りの発生による情報データの損失が生ずる。
このような誤りの発生による情報データ損失を低減するために、チャンネルの特性に応じて、様々な誤り制御方式を使用することによって、移動通信システムの信頼度を向上させる。このような誤り制御方式のうち、最も普遍的な方式は、誤り訂正符号を使用することである。
図１は、一般的な通信システムの送受信機の構造を示した図である。図１を参照すると、送信機１００は符号化器１１１、変調器１１３及び無線周波数(ＲＦ：Radio Frequency)処理器１１５を含み、受信機１５０はＲＦ処理器１５１、復調器１５３及び復号器１５５を含む。
まず、送信機１００で送信しようとする情報データ‘ｕ’が発生すると、その情報データは符号化器１１１に伝えられる。符号化器１１１は、情報データ‘ｕ’を予め設定されている符号化方式で符号化して符号化シンボル‘ｃ’を生成した後に、変調器１１３に出力する。変調器１１３は、符号化シンボル‘ｃ’を予め設定されている変調方式で変調して変調シンボル‘ｓ’を生成した後に、ＲＦ処理器１１５に出力する。ＲＦ処理器１１５は、変調器１１３から出力された変調信号‘ｓ’を処理して、アンテナを通じて空中(air)に送信する。
送信機１００により空中に送信された信号は、受信機１５０のアンテナを通じて受信され、アンテナを通じて受信された信号は、ＲＦ処理器１５１に伝えられる。ＲＦ処理器１５１は、上記受信信号をＲＦ処理した後に、ＲＦ処理された信号‘ｒ’を、復調器１５３に出力する。復調器１５３は、ＲＦ処理器１５１から出力された信号‘ｒ’を、送信機１００の変調器１１３に適用された変調方式に対応する復調方式を用いて復調した後に、その復調信号‘ｘ’を復号器１５５に出力する。復号器１５５は、復調器１５３から出力された信号‘ｘ’を、送信機１００の符号化器１１１に適用された符号化方式に対応する復号方式を用いて復号した後に、その復号信号を最終情報データ
として出力する。
送信機１００により送信された情報データ‘ｕ’を、受信機１５０で誤り無しに復元するためには、優れた性能の符号化器及び復号器が必要である。特に、移動通信システムの特性上、無線チャンネル環境を考慮しなければならないため、無線チャンネル環境により発生する誤りは、深刻に考慮されるべきである。
一方、誤り訂正符号の代表的な例には、ターボ符号(turbo code)及び低密度パリティ検査(ＬＤＰＣ:Low Density Parity Check)符号がある。
ターボ符号は、従来の誤り訂正のために使用された畳み込み符号(convolutional code)に比べて、高速データ伝送時に性能利得が優れると知られている。ターボ符号は、伝送チャンネルで発生する雑音による誤りを効果的に訂正して、データ伝送の信頼度を高めるという長所を有する。また、ＬＤＰＣ符号は、ファクター(factor)グラフにおいて、和積(sum-product)アルゴリズムに基づく反復復号(iterative decoding)アルゴリズムを用いて復号することができる。ＬＤＰＣ符号の復号器は、和積アルゴリズムに基づく反復復号アルゴリズムを使用するため、ターボ符号の復号器より低い複雑度を有するのみならず、並列処理復号器として実現することが容易である。
一方、‘Shannon’のチャンネル符号化理論は、チャンネルの容量を超えないデータレート(data rate)のみに対して、信頼できる通信が可能であると明示する。しかしながら、‘Shannon’のチャンネル符号化理論では、最大チャンネルの容量限界までのデータレートを支援するチャンネル符号化及び復号方法に対する具体的な提示は全くなかった。一般に、大きなブロック(block)サイズを有するランダム符号は、‘Shannon’のチャンネル符号化理論のチャンネル容量限界に近接する性能を示すが、ＭＡＰ(maximum a posteriori)復号方式或いはＭＬ(maximum likelihood)復号方法を適用する場合、その計算量において相当な負荷が存在するため、実現が不可能であった。
ターボ符号は、‘Berrou’、‘Glavieux’及び‘Thitimajshima’により１９９３年に提案され、‘Shannon’のチャンネル符号化理論のチャンネル容量限界に近接する優秀な性能を示す。ターボ符号の提案によって、符号の反復復号及びグラフ表現に関する研究が活発に進行されたが、この時点で‘Gallager’により１９６２年に既に提案されたＬＤＰＣ符号が新たに注目を集めるようになった。また、ターボ符号及びＬＤＰＣ符号のfactorグラフ上には、サイクルが存在するが、このサイクルが存在するＬＤＰＣ符号のfactorグラフ上における反復復号は準最適(sub-optimal)であるということは広く知られている。また、ＬＤＰＣ符号は、反復復号を通じて優れた性能を有するということも、実験を通じて証明されたことがある。現在まで知られている最高の性能を有するＬＤＰＣ符号は、ブロックサイズ１０7を用いてビット誤りレート(ＢＥＲ:Bit Error Rate)１０-5である‘Shannon’のチャンネル符号化理論のチャンネル容量限界に対して、０.０４[dB]程度の差を有する性能を示す。また、ガロアフィールド(ＧＦ:Galois Field)、すなわち、ＧＦ(ｑ)で定義されたＬＤＰＣ符号は、その復号過程において複雑度は増えるが、二進符号に比べて一層性能が優れる。しかしながら、ＧＦ(ｑ)で定義されたＬＤＰＣ符号の反復復号アルゴリズムの成功的な復号に関する理論的に満足な説明はまだない。
‘Gallager’により提案されたＬＤＰＣ符号は、大部分のエレメントが０の値を有し、０の値を有するエレメントを除いた極所数のエレメントが０でない(non-zero value)値、例えば、１の値を有するパリティ検査行列(parity check matrix)によって定義される。以下、説明の便宜上、０でない値を１と仮定して説明する。
例えば、(Ｎ,ｊ,ｋ)ＬＤＰＣ符号はブロックの長さＮを有する線形ブロック符号であって、各列(column)ごとにｊ個の１の値を有するエレメントと、各行(row)ごとにｋ個の１の値を有するエレメントとを有し、１の値を有するエレメントを除いたエレメントは、すべて０の値を有するエレメントからなる疎(sparse)構造のパリティ検査行列により定義される。
上述したように、パリティ検査行列内の各列のウェイト(weight)がｊに固定され、パリティ検査行列内の各行のウェイトがｋに固定されたＬＤＰＣ符号を‘均一ＬＤＰＣ符号’と称する。ここで、‘ウェイト’とは、パリティ検査行列を構成するエレメントのうち、０でない値を有するエレメントの数を示す。一方、パリティ検査行列内の各列のウェイトと各行のウェイトとが一定でないＬＤＰＣ符号を‘不均一ＬＤＰＣ符号’と称する。一般に、均一ＬＤＰＣ符号の性能に比べて、不均一ＬＤＰＣ符号の性能の方がより優れると知られている。しかしながら、不均一ＬＤＰＣ符号の場合、パリティ検査行列内の各列のウェイトと各行のウェイトとが一定でない、すなわち、不均一なので、パリティ検査行列内の各列のウェイトと各行のウェイトとを適宜に調節しなければ、優れた性能を保障することができない。
図２は、一般的な(８，２，４)ＬＤＰＣ符号のパリティ検査行列を示した図である。図２を参照すると、(８，２，４)ＬＤＰＣ符号のパリティ検査行列Ｈは、８個の列及び４個の行からなり、各列のウェイトは２に、各行のウェイトは４に固定されている。上述したように、パリティ検査行列内の各列のウェイトと各行のウェイトとが均一なので、図２に示した(８,２,４)ＬＤＰＣ符号は、均一ＬＤＰＣ符号となる。
図３は、図２の(８，２，４)ＬＤＰＣ符号のfactorグラフを示した図である。図３を参照すると、(８，２，４)ＬＤＰＣ符号のfactorグラフは、８個の変数ノード、すなわち、ｘ1 ３００，ｘ2 ３０２，ｘ3 ３０４，ｘ4 ３０６，ｘ5 ３０８，ｘ6 ３１０，ｘ7 ３１２，ｘ8 ３１４と、４個の検査ノード３１６，３１８，３２０，３２２で構成される。(８，２，４)ＬＤＰＣ符号のパリティ検査行列のｉ番目の行とｊ番目の列とが交差する地点に、１の値を有する、すなわち、０でない値を有するエレメントが存在する場合、変数ノードｘｉとｊ番目の検査ノードとの間にブランチ(branch)が生成される。
上述したように、ＬＤＰＣ符号のパリティ検査行列はごく小さいウェイトを有するため、比較的長い長さを有するブロック符号でも、反復復号を通じて復号が可能であり、ブロック符号のブロック長さを連続して増加させると、ターボ符号でのように、‘Shannon’のチャンネル容量限界に近接する形態の性能を示す。また、‘MacKay’と‘Neal’は、流れ伝送方式を使用するＬＤＰＣ符号の反復復号過程が、ターボ符号の反復復号過程にほぼ近接する性能を有するということを既に証明した。
一方、性能のよいＬＤＰＣ符号を生成するためには、次のような条件を満たさなければならない。
(１)ＬＤＰＣ符号のfactorグラフ上のサイクルを考慮しなければならない。
ここで、サイクルとは、ＬＤＰＣ符号のfactorグラフにおいて、変数ノードと検査ノードとを接続するエッジ(edge)が構成するループ(loop)を示し、サイクルの長さは、ループを構成するエッジの数として定義される。サイクルの長さが長いということは、ＬＤＰＣ符号のfactorグラフにおいて、ループを構成する変数ノードと検査ノードとを接続するエッジの数が多いことを意味し、サイクルの長さが短いということは、ＬＤＰＣ符号のfactorグラフにおいて、ループを構成する変数ノードと検査ノードとを接続するエッジの数が少ないことを意味する。
ＬＤＰＣ符号のfactorグラフ上のサイクルを長く生成するほど、ＬＤＰＣ符号の性能はよくなるが、その理由は次のようである。ＬＤＰＣ符号のfactorグラフ上のサイクルを長く生成する場合、ＬＤＰＣ符号のfactorグラフ上に短い長さのサイクルが多く存在するときに発生する誤りフロア(error floor)などの性能劣化が発生しないためである。
(２)ＬＤＰＣ符号の効率的な符号化を考慮しなければならない。
ＬＤＰＣ符号は、ＬＤＰＣ符号の特性上、畳み込み符号やターボ符号に比べて、符号化複雑度が高くて実時間符号化が難しい。ＬＤＰＣ符号の符号化複雑度を低めるために、反復累積符号(ＲＡ(Repeat Accumulate) code)などが提案されたが、反復累積符号もＬＤＰＣ符号の符号化複雑度を低下するのには限界がある。したがって、ＬＤＰＣ符号の効率的な符号化を考慮すべきである。
(３)ＬＤＰＣ符号のfactorグラフ上の次数分布を考慮しなければならない。
一般に、均一ＬＤＰＣ符号より不均一ＬＤＰＣ符号の方が、その性能が優れる。これは、不均一ＬＤＰＣ符号のfactorグラフが多様な次数を有するためである。ここで、‘次数(degree)’とは、ＬＤＰＣ符号のfactorグラフの各ノード、すなわち、変数ノード及び検査ノードに接続されているエッジの個数を示す。また、ＬＤＰＣ符号のfactorグラフ上の‘次数分布’とは、特定次数を有するノードの個数の比率のことを指す。特定次数分布を有するＬＤＰＣ符号の性能が優れるということは、‘Richardson’などにより既に証明された。
図４は、一般的なブロックＬＤＰＣ符号のパリティ検査行列を示した図である。図４の説明に先立ち、ブロックＬＤＰＣ符号は、効率的な符号化のみならず、パリティ検査行列の効率的な格納及び性能改善を考慮した新たなＬＤＰＣ符号であり、ブロックＬＤＰＣ符号は、均一ＬＤＰＣ符号の構造を一般化して拡張した概念のＬＤＰＣ符号であるということに注意すべきである。図４を参照すると、ブロックＬＤＰＣ符号のパリティ検査行列は、全体パリティ検査行列を複数の部分ブロックに分割し、該部分ブロックの各々に順列行列(permutation matrix)を対応させる形態を有する。図４において、‘Ｐ’は、Ｎs×Ｎsサイズを有する順列行列を示し、順列行列Ｐの上付け字‘ａpq’は、０≦ａpq≦Ｎs−１、あるいは、apq＝∞である。
また、‘ｐ’は、該当順列行列がパリティ検査行列の複数の部分ブロックのうち、ｐ番目の行に位置することを示し、‘ｑ’は、該当順列行列が、パリティ検査行列の複数の部分ブロックのうち、ｑ番目の列に位置することを示す。すなわち、Ｐａpqは、複数の部分ブロックからなるパリティ検査行列のｐ番目の行とｑ番目の列とが交差する地点の部分ブロックに存在する順列行列を示す。すなわち、ｐとｑは、パリティ検査行列において、情報部分に該当する部分ブロックの行と列の個数を示す。
図５は、図４の循環行列Ｐを示した図である。図５に示したように、順列行列Ｐは、Ｎs×Ｎsサイズを有する正方行列であって、順列行列Ｐを構成するＮs個の各列のウェイトが１であり、順列行列Ｐを構成するＮs個の各列のウェイトも１である行列をいう。ここで、順列行列ＰのサイズをＮs×Ｎsと表現したが、順列行列Ｐは正方行列なので、そのサイズを、説明の便宜上、Ｎsとしても表現する。
一方、図４において、順列行列Ｐの上付け字ａpqが０、すなわち、順列行列Ｐ0は、恒等行列(Identity matrix)ＩＮs×Ｎsを示し、順列行列Ｐの上付け字ａpqが∞、すなわち、順列行列Ｐ∞は、０(zero)行列を示す。ここで、 ＩＮs×Ｎsは、Ｎs×Ｎsサイズの恒等行列を示す。
図４に示したブロックＬＤＰＣ符号の全体パリティ検査行列は、全体行の個数がＮs×ｐであり、全体列の個数がＮs×ｑなので(但し、ｐ≦ｑ)、ブロックＬＤＰＣ符号の全体パリティ検査行列が最大ランク(full rank)を有する場合、部分ブロックのサイズを問わず、符号化率は、次の(１)式のように表すことができる。
一方、すべてのｐ，ｑに対してａpq≠∞の場合、各々の部分ブロックに対応する各々の順列行列は、０行列ではなく、各々の部分ブロックに対応する各々の順列行列の各列のウェイトはｐ、各行のウェイトはｑである均一ＬＤＰＣ符号となる。ここで、部分ブロックに対応する順列行列を‘部分行列'と称する。
さらに、全体パリティ検査行列は、ｐ-１個の従属的な行が存在するため、符号化率は、(１)式で計算された符号化率より大きい値を有する。ブロックＬＤＰＣ符号の場合、全体パリティ検査行列を構成する各々の部分行列の一番目の行のウェイト位置が決定されると、残り（Ｎs-１）個の行のウェイト位置も決定されるので、全体パリティ検査行列の情報を格納するために不規則的にウェイトを選択する場合に比べて、必要とするメモリのサイズが１/Ｎsに減少する。
上述したように、ＬＤＰＣ符号のfactorグラフ上のサイクルとは、パリティ検査行列のＬＤＰＣ符号のfactorグラフにおいて、変数ノードと検査ノードとを接続するエッジが構成するループを示し、サイクルの長さは、ループを構成するエッジの個数として定義される。ここで、サイクルの長さが長いということは、ＬＤＰＣ符号のfactorグラフにおいて、ループを構成する変数ノードと検査ノードとを接続するエッジの個数が多いことを指し、ＬＤＰＣ符号のfactorグラフ上のサイクルの長さを長く生成するほど、ＬＤＰＣ符号の性能は良くなる。
一方、ＬＤＰＣ符号のfactorグラフ上のサイクルが短くなるほど、ＬＤＰＣ符号は誤りフロアなどの性能劣化が発生するため、誤り訂正能力が低下する。すなわち、ＬＤＰＣ符号のfactorグラフ上において、短い長さのサイクルが多く存在する場合、短い長さのサイクルに属する任意の１つのノードから出発した自分の情報が、少ない反復回数後に再び自分に戻る。反復回数が増加するほど、その情報が連続して自分に戻るため、情報アップデート(update)が円滑に遂行されず、これにより、誤り訂正能力が低下する。
図６は、パリティ検査行列は、４つの部分行列からなるブロックＬＤＰＣ符号のサイクル構造を示した図である。図６の説明に先立って、ブロックＬＤＰＣ符号は、効率的な符号化のみならず、パリティ検査行列の効率的な格納及び性能改善を考慮したＬＤＰＣ符号であって、均一ＬＤＰＣ符号の構造を一般化して拡張した概念のＬＤＰＣ符号であるということに注意すべきである。図６に示したブロックＬＤＰＣ符号のパリティ検査行列は４つのブロックからなり、斜線は１の値を有するエレメントが存在する位置を示し、その斜線部分を除いた部分は、すべて０の値を有するエレメントが存在する位置を示す。また、‘Ｐ’は、図５を参照して説明した順列行列と同じ順列行列を示す。
図６に示したブロックＬＤＰＣ符号のサイクル構造を分析するために、部分行列Ｐaのｉ番目の行に位置する１の値を有するエレメントを基準として定め、ｉ番目の行に位置する１の値を有するエレメントを‘０-点(０-point)'と称する。ここで、部分行列は部分ブロックに対応する行列を示す。また、‘０-点’は、部分行列Ｐaの（ｉ＋ａ）番目の列に位置する。
‘０-点’と同じ行に位置した部分行列Ｐbにおける１の値を有するエレメントを‘１-点（１-point）’と称する。‘０-点’の場合と同じように、‘１-点’は、部分行列Ｐbの（ｉ＋ｂ）番目の列に位置する。
次に、‘１-点’と同じ列に位置した部分行列Ｐcにおける１の値を有するエレメントを‘２-点(２-point)’と称する。部分行列Ｐcは、恒等行列Ｉの各列を右側にモジュロ(modulo)Ｎsに対してｃだけ移動させて獲得した行列なので、‘２-点’は、部分行列Ｐcの（ｉ＋ｂ−ｃ）番目の行に位置する。
また、‘２-点’と同じ行に位置する部分行列Ｐdにおける１の値を有するエレメントを‘３-点(３-point)’と称する。‘３-点’は、部分行列Ｐdにおける（ｉ＋ｂ−ｃ＋ｄ）番目の列に位置する。
最後に、‘３-点’と同じ列に位置した部分行列Ｐaにおける１の値を有するエレメントを‘４-点(４-point)’と称する。‘４-点’は、部分行列Ｐaにおける（ｉ＋ｂ−ｃ＋ｄ−ａ）番目の行に位置する。
図６に示したＬＤＰＣ符号のサイクル構造において、長さ４のサイクルが存在すると、‘０-点’と‘４-点’は相互に同じ位置となる。すなわち、‘０-点’と‘４-点’との間には、次の(２)式のような関係が成り立つ。
また、（２）式を再び整理すると、次の（３）式のように表現することが可能である。
すなわち、（３）式のような関係が成り立つとき、長さ４のサイクルが生成される。一般に、‘０-点’と‘４ｐ-点’が始めて等しくなる場合、ｉ≒ｉ＋ｐ(ｂ−ｃ＋ｄ−ｅ)(ｍｏｄ Ｎｓ)の関係が成り立ち、次の（４）式のような関係が成り立つ。
すなわち、与えられたａ，ｂ，ｃ，ｄに対して、（４）式を満たす正の整数のうち、最小値を有する正の整数を‘ｐ’とすると、図６に示した構造的ＬＤＰＣ符号のサイクル構造では、長さ４ｐのサイクルが最小長さを有するサイクルとなる。
つまり、上述したように、(ａ−ｂ＋ｃ−ｄ)≠０の場合、ｇｃｄ(Ｎｓ，ａ−ｂ＋ｃ−ｄ)＝１が成り立つと、ｐ＝Ｎｓとなる。したがって、長さ４Ｎｓのサイクルが、最小長さを有するサイクルとなる。
一方、ブロックＬＤＰＣ符号の符号化方式としては、‘Richardson-Urbanke’方式を使用する。‘Richardson-Urbanke’方式を符号化方式として使用するため、パリティ検査行列の形態は、完全下三角行列形態と類似した形態を有するほど、符号化複雑度を低減することができる。
図７は、完全下三角行列形態と類似した形態を有するパリティ検査行列を示した図である。図７に示したパリティ検査行列は、完全下三角行列形態のパリティ検査行列に比べて、パリティ部分の形態が完全下三角行列形態とは異なる。図７において、情報部分の順列行列Ｐの上付け字ａpqは、上述したように ０≦ａpq≦Ｎs−１、あるいは、apq＝∞である。情報部分の順列行列Ｐの上付け字ａpqが０の場合、すなわち、Ｐ0は、恒等行列ＩNs×Nsを示し、順列行列Ｐの上付け字ａpqが∞の場合、すなわち、順列行列Ｐ∞は、０行列を示す。図７において、ｐとｑは、パリティ検査行列において、情報部分に該当する部分ブロックの行と列の個数を示す。また、パリティ部分の順列行列Ｐの上付け字ａp、ｘ及びｙも、順列行列Ｐの指数を示す。但し、説明の便宜上、情報部分との区分のために、別途の上付け字ａp、ｘ及びｙを設定した。すなわち、図７において、Ｐa 1及びＰa pも順列行列であって、上付け字ａ１とａpはパリティ部分の対角(diagonal)部分に位置する部分行列に次第にインデックスを与えたものである。さらに、ＰxとＰyも順列行列であって、説明の便宜上、情報部分とパリティ部分とを区分するために任意のインデックスを与えた。図７に示したパリティ検査行列を有するブロックＬＤＰＣ符号のブロックサイズをＮと仮定すると、ブロックＬＤＰＣ符号の符号化複雑度は、ブロックサイズＮに対して線形的に増加する(０(Ｎ))。
一方、図７のパリティ検査行列を有するＬＤＰＣ符号の大きな問題点は、部分ブロックのサイズをＮsと定義する場合、ブロックＬＤＰＣ符号のfactorグラフにおいて、常時次数１のＮs個の検査ノードが生成されるということである。ここで、次数１の検査ノードは、反復復号による性能改善に影響を与えず、これにより、‘Richardson-Urbanke’方式のような標準不均一ＬＤＰＣ符号は、次数１の検査ノードを含まない。したがって、次数１の検査ノードを含むことなく、効率的な符号化を可能にするパリティ検査行列を設計するために、図７のようなパリティ検査行列を基本パリティ検査行列と仮定する。図７の部分行列からなるパリティ検査行列において、部分行列の選択は、ブロックＬＤＰＣ符号の性能改善に非常に重要な要素なので、部分行列の適宜な選択基準を探索することも重要な要素となる。
ブロックＬＤＰＣ符号のパリティ検査行列の設計方法とブロックＬＤＰＣ符号の符号化方法とを容易にするために、図７に示したパリティ検査行列を、図８に示したように６個の部分行列からなる形態と仮定する。
図８は、図７のパリティ検査行列を６個の部分ブロックに分割した図である。図８を参照すると、図７に示したブロックＬＤＰＣ符号のパリティ検査行列を、情報部分‘ｓ’、第１のパリティ部分‘ｐ1’及び第２のパリティ部分‘ｐ２’の部分ブロックに分割する。ここで、情報部分‘ｓ’は、図７を参照して説明した情報部分のように、ブロックＬＤＰＣ符号を符号化する過程において実際の情報語にマッピングされるパリティ検査行列の部分を示すが、説明の便宜上、異なる参照文字で表記した。また、第１のパリティ部分‘ｐ1’及び第２のパリティ部分‘ｐ２’は、図７を参照して説明したパリティ部分のように、ブロックＬＤＰＣ符号を符号化する過程において実際にパリティにマッピングされるパリティ検査行列の部分を示し、パリティ部分を２つの部分に分割したものである。
部分行列ＡとＣは、情報部分‘ｓ’の部分ブロックＡ(８０２)と部分ブロックＣ(８０４)に対応し、部分行列ＢとＤは、第１のパリティ部分‘ｐ1’の部分ブロックＢ(８０６)と部分ブロックＤ(８０８)に対応し、部分行列ＴとＥは、第２のパリティ部分‘ｐ２’の部分ブロックＴ(８１０)と部分ブロックＥ(８１２)に対応する。ここで、図８においては、パリティ検査行列を７つの部分ブロックに分割したが、‘０’は別途の部分ブロックでなく、部分ブロックＴ(８１０)に対応する部分行列Ｔが完全下三角形態を有するため、対角線を中心としてゼロ行列が配置された領域を‘０’で表記したことに注意すべきである。情報部分‘ｓ’、第１のパリティ部分‘ｐ1’及び第２のパリティ部分‘ｐ２’の部分行列を用いて符号化方法を単純化する過程は、図１０を参照して後述するため、ここでは、その詳細を省略する。
図９は、図７のパリティ検査行列の部分行列において、図８の部分行列Ｂの前置行列、部分行列Ｅ、部分行列Ｔ及び部分行列Ｔの逆行列を示した図である。図９を参照すると、部分行列ＢTは、部分行列Ｂの前置行列(transpose matrix)を示し、部分行列Ｔ-1は、部分行列Ｔの逆行列を示す。また、Ｐ（k 1〜k 2）は、
を表す。図９に示した順列行列、例えば、Ｐa 1は恒等行列となり得る。上述したように、順列行列の指数、すなわち、ａ１が０となる場合には、順列行列Ｐa 1が恒等行列になる。また、順列行列の指数、すなわち、ａ１が予め設定された値だけ増加する場合には、順列行列がその増加した設定値に該当するだけ循環シフトされて、順列行列Ｐa 1が恒等行列となる。
図１０は、一般的なブロックＬＤＰＣ符号のパリティ検査行列生成過程を示したフローチャートである。図１０の説明に先立ち、ブロックＬＤＰＣ符号を生成するためには、生成しようとするブロックＬＤＰＣ符号の符号語サイズ及び符号化率を決定し、その決定された符号語サイズ及び符号化率に応じて、パリティ検査行列のサイズを決定しなければならない。ブロックＬＤＰＣ符号の符号語サイズをＮ、符号化率をＲと仮定する場合、パリティ検査行列のサイズは、Ｎ(１−Ｒ)×Ｎとなる。また、図１０に示したブロックＬＤＰＣ符号のパリティ検査行列を生成する過程は、通信システムのシステム状況に応じてパリティ検査行列を生成した後に、生成されたパリティ検査行列を用いるため、実際では、１回だけ遂行する。
図１０を参照すると、制御器は、ステップ１１０１において、サイズＮ(１−Ｒ)×Ｎのパリティ検査行列を横軸にｐ個のブロックに分割し、縦軸にｑ個のブロックに分割して全体ｐ×ｑ個のブロックに分割した後に、ステップ１０１３に進行する。ここで、各々のブロックのサイズはＮs×Ｎsなので、パリティ検査行列は、Ｎs×ｐ個の列とＮs×ｑ個の列で構成される。ステップ１０１３において、制御器は、ｐ×ｑ個のブロックに分割されたパリティ検査行列を、情報部分‘ｓ’、第１のパリティ部分ｐ1及び第２のパリティ部分ｐ2に分類し、ステップ１０１５及びステップ１０２１に進行する。
ステップ１０１５において、制御器は、情報部分‘ｓ’をブロックＬＤＰＣ符号の優れた性能を保障する次数分布に応じて、０でない(non-zero)ブロック又は０でない(non-zero)行列と、０ブロック又は０行列とに分離した後に、ステップ１０１７に進行する。ここで、ブロックＬＤＰＣ符号の優れた性能を保障する次数分布については既に説明したため、その詳細を省略する。ステップ１０１７において、制御器は、ブロックＬＤＰＣ符号の優れた性能を保障する次数分布に応じて決定されたブロックから低い次数を有するブロックのうち、０でない行列部分において、上述したようにブロックサイクルの最小サイクルの長さが最大となるように、順列行列Ｐa pqを決定した後に、ステップ１０１９に進行する。ここで、順列行列Ｐa pqを決定するときは、情報部分‘ｓ’のみならず、第１のパリティ部分ｐ1及び第２のパリティ部分ｐ2のブロックサイクルも考慮しなければならない。
ステップ１０１９において、制御器は、ブロックＬＤＰＣ符号の優れた性能を保障する次数分布に応じて決定されたブロックから高い次数を有するブロックのうち、０でない行列部分において順列行列Ｐa pqをランダムに決定した後に、過程を終了する。ここで、高い次数を有するブロックのうち、０でない行列部分に適用される順列行列Ｐa pqを決定するときも、ブロックサイクルの最小サイクルの長さが最大となるように、順列行列Ｐa pqを決定しなければならない。また、情報部分‘ｓ’のみならず、第１のパリティ部分ｐ1及び第２のパリティ部分ｐ2のブロックサイクルも考慮するべきである。パリティ検査行列の情報部分‘ｓ’に配置された順列行列Ｐa pqの一例を図７に示した。
一方、ステップ１０２１において、制御器は、第１のパリティ部分ｐ1及び第２のパリティ部分ｐ2を４つの部分行列Ｂ，Ｔ，Ｄ，Ｅに分割した後に、ステップ１０２３に進行する。ステップ１０２３において、制御器は、部分行列Ｂを構成する部分ブロックのうち、２つの部分ブロックに、０でない順列行列Ｐy及びＰa 1を入力した後に、ステップ１０２５に進行する。ここで、部分行列Ｂを構成する部分ブロックのうち、２つの部分ブロックに、０でない順列行列Ｐy及びＰa 1を入力する構造については、図９を参照して既に説明した。
ステップ１０２５において、制御器は、部分行列Ｔの対角部分ブロックには恒等行列Ｉを入力し、部分行列Ｔの対角成分下の(ｉ，ｉ＋１)番目の部分ブロックには、任意の順列行列Ｐa 2,Ｐa 3,…,Ｐa m-1を入力した後に、ステップ１０２７に進行する。部分行列Ｔの対角部分ブロックには、恒等行列Ｉを入力し、部分行列Ｔの対角成分下の(ｉ，ｉ＋１)番目の部分ブロックには、任意の順列行列Ｐa 2,Ｐa 3,…,Ｐa m-1を入力する構造については、図９を参照して既に説明した。
ステップ１０２７において、制御器は、部分行列Ｄに順列行列ＰＸを入力した後に、ステップ１０２９に進行する。ステップ１０２９において、制御器は、部分行列Ｅにおいて、Ｐa mを最後の部分ブロックのみに入力した後に、過程を終了する。ここで、部分行列Ｅを構成する部分ブロックのうち、最後の部分ブロックに２つのＰa mを入力する構造については、図９を参照して既に説明した。
上述したように、ＬＤＰＣ符号は、ターボ符号とともに高速データ伝送の際に性能利得が優れていると知られており、伝送チャンネルで発生する雑音による誤りを効果的に訂正してデータ伝送の信頼度を高めるという長所を有する。しかしながら、ＬＤＰＣ符号は、符号化率において短所を有する。すなわち、ＬＤＰＣ符号は、比較的高い符号化率を有するため、符号化率において限界がある。現在のところ、提案されているＬＤＰＣ符号の場合、大部分が１/２の符号化率を有し、一部のみが１/３の符号化率を有する。このような符号化率における制限は、結果的に高速・大容量データ伝送に悪い影響を与える。比較的低い符号化率を達成するために、密度進化(Density evolution)などのような方式を用いて、最適の性能を示す次数分布を計算できるが、最適の性能を示す次数分布を有するＬＤＰＣ符号を実現することは、factorグラフ上のサイクル構造及びハードウェア実現などの多数の制約により困難である。
一方、移動通信システムの発達と伴い、大容量データ伝送を支援しながら、資源の効率性を増大させるために、複合自動再伝送要求(ＨＡＲＱ:hybrid automatic retransmission request)方式と適応的変調及び符号化(ＡＭＣ:adaptive modulation and Coding)方式などのような様々な方式が使用されている。ＨＡＲＱ方式及びＡＭＣ方式を使用するためには、様々な符号化率を支援しなければならない。しかしながら、上述したように、ＬＤＰＣ符号の場合、符号化率に制限が存在して、様々な符号化率を支援することが容易でない。
また、ＨＡＲＱ方式を使用するためには、１つの符号化器を用いて様々な符号化率を有する符号を構成する必要がある。したがって、様々な符号化率のＬＤＰＣ符号を１つの符号化器を用いて構成する方案が必要である。
したがって、本発明の目的は、移動通信システムにおいて、可変符号化率を有するＬＤＰＣ符号を符号化/復号化する装置及び方法を提供することである。
本発明の他の目的は、移動通信システムにおいて、符号化複雑度が最小化された、可変符号化率を有するＬＤＰＣ符号を符号化/復号化する装置及び方法を提供することである。
本発明の第１の特徴によれば、可変符号化率を有するブロックＬＤＰＣ(Low Density Parity Check)符号を符号化する方法は、情報語を受信するステップと、情報語をブロックＬＤＰＣ符号として生成するときに適用される符号化率に応じて、第１のパリティ検査行列及び第２のパリティ検査行列のうち、いずれか１つのパリティ検査行列に基づいて情報語をブロックＬＤＰＣ符号に符号化するステップと、を含む。
本発明の第２の特徴によれば、可変符号化率を有するブロックＬＤＰＣ符号を符号化する装置は、情報語をブロックＬＤＰＣ符号として生成するときに適用される符号化率に応じて、第１のパリティ検査行列及び第２のパリティ検査行列のうち、いずれか１つのパリティ検査行列に基づいて情報語をブロックＬＤＰＣ符号に符号化する符号化器と、ブロックＬＤＰＣ符号を、予め設定されている変調方式を用いて変調して変調シンボルを生成する変調器と、変調シンボルを送信する送信機と、を含む。
本発明の第３の特徴によれば、 可変符号化率を有するブロックＬＤＰＣ符号を復号する方法は、信号を受信するステップと、復号するブロックＬＤＰＣ符号の符号化率に応じて、第１のパリティ検査行列及び第２のパリティ検査行列のうち、一つを決定するステップと、その決定されたパリティ検査行列に応じて、受信信号を復号してブロックＬＤＰＣ符号を検出するステップと、を含む。
本発明の第４の特徴によれば、可変符号化率を有するブロックＬＤＰＣ符号を復号する装置は、信号を受信する受信機と、復号するブロックＬＤＰＣ符号の符号化率に応じて、第１のパリティ検査行列及び第２のパリティ検査行列のうち、一つを決定し、決定されたパリティ検査行列に応じて受信信号を復号してブロックＬＤＰＣ符号を検出する復号器と、を含む。
上述したように、本発明は、移動通信システムにおいて可変符号化率ブロックＬＤＰＣ符号を提案することによって、ブロックＬＤＰＣ符号の柔軟性を向上させる。また、効率的なパリティ検査行列を生成することによって、可変符号化率ブロックＬＤＰＣ符号の符号化複雑度を低減する利点もある。特に、本発明は、様々な符号化率に適用可能なブロックＬＤＰＣ符号を生成することによって、サードウェアの複雑度を最小化することが可能である。
以下、本発明の好適な実施形態について添付図面を参照しながら詳細に説明する。下記の説明において、本発明の要旨のみを明瞭にするために、関連した公知の機能や構成についての具体的な説明は、適宜省略する。
本発明は、可変符号化率を有するブロック(block)低密度パリティ検査(ＬＤＰＣ:Low Density Parity Check)符号(以下、‘可変符号化率ブロックＬＤＰＣ符号'と称する)を符号化及び復号化する装置及び方法を提案する。すなわち、本発明は、ブロックＬＤＰＣ符号のファクター(以下、‘factor'と称する)グラフ上の最小サイクルの長さが最大となる一方、ブロックＬＤＰＣ符号の符号化のための複雑度は最小となる、ブロックＬＤＰＣ符号のfactorグラフ上の次数分布が最適な値‘１’を有しながら、様々な符号化率を支援する可変符号化率ブロックＬＤＰＣ符号の符号化・復号装置及び方法を提案する。また、別途に図示しないが、図１を参照して説明したような送/受信機に、本発明による可変符号化率ブロックＬＤＰＣ符号の符号化及び復号装置を適用可能なのは明らかである。
次世代の移動通信システムは、パケットサービス通信システムの形態として発展してきたが、パケットサービス通信システムは、バースト(burst)パケットデータを複数の移動局へ伝送するシステムであって、大容量データ伝送に合わせて設定された。特に、データ伝送量を増加させるために、複合自動再伝送要求(ＨＡＲＱ)方式と適応的変調及び符号化(ＡＭＣ)方式などの様々な方式が提案されている。ＨＡＲＱ方式及びＡＭＣ方式においては、可変符号化率を支援するため、様々な符号化率を支援することのできるブロックＬＤＰＣ符号が必要である。
上述した様々な符号化率、すなわち、可変符号化率を有するブロックＬＤＰＣ符号の設定は、一般的なＬＤＰＣ符号の場合のように、パリティ検査行列(parity check matrix)の設計を通じて遂行される。しかしながら、移動通信システムにおいて、１つのＣＯＤＥＣにて可変符号化率ブロックＬＤＰＣ符号を提供するためには、すなわち、様々な符号化率を有するブロックＬＤＰＣ符号を提供するためには、パリティ検査行列が、異なる符号化率を有するブロックＬＤＰＣ符号を表せるパリティ検査行列を含むべきである。すなわち、１つのパリティ検査行列を用いて、２つ以上の符号化率を支援しなければならない。
このように１つのパリティ検査行列を用いて、２つ以上の符号化率を支援する代表的な方式には、短縮(shortening)方式、除去方式及び穿孔方式などがある。以下、短縮方式、除去方式及び穿孔方式について説明する。
短縮方式は、パリティ検査行列の行の個数を固定させ、情報語に該当する列の個数を減少させることによって、符号化率を低める。この短縮方式は、様々な符号語の長さに対して、様々な符号化率を獲得しようとするときに用いられる。
図１１は、本発明の実施形態による短縮方式を用いて、パリティ検査行列を生成する過程を示した図である。図１１を参照すると、Ｈｉ(Ｒｉ,Ｎｉ，Ｋｉ)は、符号化率Ｒｉ、符号語の長さＮｉ及び情報語の長さＫｉを有するブロックＬＤＰＣ符号のパリティ検査行列を示し、ｉ＜ｊの場合、Ｎｉ＜Ｎｊの関係を有する。Ｈ１(Ｒ１,Ｎ１，Ｋ１)のパリティ検査行列に対応するブロックＬＤＰＣ符号(以下、‘(Ｒ１,Ｎ１，Ｋ１)-ブロックＬＤＰＣ符号’と称する)からＨ２(Ｒ２,Ｎ２，Ｋ２)のパリティ検査行列に対応するブロックＬＤＰＣ符号(以下、‘(Ｒ２,Ｎ２，Ｋ２)-ブロックＬＤＰＣ符号’と称する)に変わる過程は、(Ｒ１,Ｎ１，Ｋ１)-ブロックＬＤＰＣ符号の最初の(Ｋ１-Ｋ２)個の情報語ビットが、すべてゼロ（０）に固定されていると仮定すれば、容易に類推することができる。また、(Ｒ２,Ｎ２，Ｋ２)-ブロックＬＤＰＣ符号以外の(Ｒｉ,Ｎｉ，Ｋｉ)-ブロックＬＤＰＣ符号も、(Ｒ１,Ｎ１，Ｋ１)-ブロックＬＤＰＣ符号の最初の(Ｋ１-Ｋ２)個の情報語ビットを‘０’に固定させることによって、容易に生成することができる。
したがって、図１１を参照して説明したように、短縮方式を用いてパリティ検査行列を生成する動作において、該当ブロックＬＤＰＣ符号の符号化率は、次の(５)式のように表示することができる。
ｉ＜ｊの場合、(５)式は、次の(６)式のように表示が可能である。
(６)式から、短縮方式を用いてパリティ検査行列を生成する場合の符号化率が低減することがわかる。
また、図１１において、パリティ検査行列Ｈ１(Ｒ１,Ｎ１，Ｋ１)が、最大ランク(full rank)を有すると仮定すれば、短縮方式を用いてパリティ検査行列を生成するとしても、短縮方式を用いて生成されたパリティ検査行列の行の個数は一定に保持される。したがって、情報語の長さは短くなるが、パリティの長さはそのまま維持されて符号化率が低くなる。一般に、予め設定されているパリティ検査行列からパリティに対応する列を取り除く場合、パリティに対応する列を取り除かない場合に生成される符号語集合とは全く異なる符号語集合が生成されるため、上述した短縮方式は、情報語に該当する列を取り除くことを基本原則とする。
上記した除去方式は、パリティ検査行列の列の個数は固定させ、行の個数を増加させながら、符号化率を低める方式である。ここで、パリティ検査行列の行の個数を増加させるということは、符号語が満たすべき検査方程式の数が増えることを意味する。検査方程式の数が増えると、その検査方程式を満たす符号語の数は減る。したがって、‘除去方式’とは、既存の符号語集合から、パリティ検査行列の行の個数の増加に対応して追加された検査方程式を満たさない符号語を取り除くため、与えられた名称である。
図１２は、本発明の実施形態による除去方式を用いて、パリティ検査行列を生成する過程を示した図である。図１２を参照すると、Ｈｉ(Ｒｉ，Ｎ)は、符号化率Ｒｉ及び符号語の長さＮを有する符号のパリティ検査行列を示す。図１２に示した各々のパリティ検査行列が最大ランクＭｉを有すると仮定すれば、各々のパリティ検査行列に対して生成される符号の符号化率は、次の(７)式のように表示することができる。
（７）式に示したように、一般に、ｉに対して最大ランクＭｉが増えるため、符号化率Ｒｉは減る。上述した除去方式とは異なり、図１２に示したＨ４（Ｒ４，Ｎ）のような符号化率がごく低いパリティ検査行列に基づいて行を取り除く方式を用いて、高い符号化率を有するパリティ検査行列を生成することもできる。
上記した穿孔方式は、ターボ符号の場合のように、符号器から生成されたパリティのすべてを送信せず、生成されたパリティのうち、一部のみを送信することによって、符号化率を増加させる方式である。この穿孔方式は、生成されたパリティのすべてを送信しなくても、実際では、パリティ検査行列に変化がないと見なすことができる。したがって、短縮方式又は除去方式の場合と同様に、パリティ検査行列の列及び行を削除又は追加する方式とは異なる。
図１３は、本発明の第１の実施形態による穿孔方式を用いて、パリティ検査行列を生成する過程を示した図である。図１３を参照すると、符号化率１/２、(Ｎ，Ｋ)＝(１７２０,８６０)ブロックＬＤＰＣ符号に対するパリティ検査行列は、２０×４０個の部分ブロック(partial block)を含む。各々の部分ブロックに対応する部分行列(partial matrix)は正方行列であって、そのサイズは、ＮＳ×ＮＳ＝４３×４３である。
一方、任意のブロックＬＤＰＣ符号の符号語を情報語とパリティ語に分ける場合、情報語及びパリティ語も、部分ブロックの単位で分けられる。したがって、任意のブロックＬＤＰＣ符号の符号語は、次の（８）式のように表示することが可能である。
（８）式において、ｕ i及びｐ iは、１×４３サイズの行ベクトルを示す。
一方、図１３に示したパリティ検査行列において、パリティに対応するパリティ部分(parity part)から偶数番目のブロックを穿孔すると、穿孔によるブロックＬＤＰＣ符号の符号語を、下記の（９）式のように示すことができる。
（９）式において、ｃ punc は、穿孔によるブロックＬＤＰＣ符号の符号語を示す。（９）式に示したような符号語は、符号化率２/３のブロックＬＤＰＣ符号の符号語と等しくなる。すなわち、穿孔方式を使用する場合、符号化率は変わるが、その情報語の長さは保持される。
一方、穿孔方式を用いて生成されたブロックＬＤＰＣ符号の符号語に対する復号過程においては、穿孔されたパリティビットを削除ビット(erased bits)として見なすことによって、元のパリティ検査行列を使用する。すなわち、穿孔されたパリティビットが送信されるチャンネルから入力されるＬＬＲ(Log-Likelihood Ratio)値を常に‘０’と見なすと、復号の際には、元のパリティ検査行列をそのまま使用可能となる。したがって、穿孔されたパリティに対応するノードは、復号過程において反復復号による性能改善又は性能劣化に全く影響を与えず、異なるノードから伝えられるメッセージが移動する経路としての役割を遂行することに過ぎない。
図１４Ａ〜１４Ｄは、本発明の実施形態による穿孔方式を用いて生成されたブロックＬＤＰＣ符号の符号語に対する復号過程において、穿孔されたパリティに対応するノードの役割を示した図である。図１４Ａ〜１４Ｄを説明する前に、図１４Ａ〜１４Ｄに示した
は、穿孔されたパリティに対応するノードを示し、矢印はメッセージが実際に伝えられる方向を示す。
図１４Ａを参照すると、穿孔されたパリティに対応するノードに、ＬＬＲ値‘０'が入力される。その後、図１４Ａに示したチャンネルからのメッセージ入力は、図１４Ｂに示したように、１番目の復号過程において検査ノードに伝えられる。図１４Ｂにおいて、変数ノードは、入力されたメッセージ、すなわち、シンボル確率値と接続された検査ノードに伝えられる。このとき、パリティに対応する変数ノードは、ＬＬＲ値‘０'を上記接続された検査ノードに伝える。
一方、検査ノードは、検査ノードに接続された変数ノードから入力される確率値を用いて、所定の演算を遂行して各々の変数ノードに伝える確率値を計算し、その計算された確率値を該当変数ノードに伝える。このとき、検査ノードから穿孔されたパリティに対応するノードと接続されているすべてのノードに伝えられるメッセージは、図１４Ｃに示したように、‘０'となる。また、穿孔されたパリティに対応するノードに伝えられるメッセージは‘０'でなく、穿孔されたパリティに対応するノードに伝えられたメッセージは、図１４Ｄに示したように、相互に影響を与えず、各々の経路を通じて独立的に伝えられる。その後の復号過程は、一般的なＬＤＰＣ符号の復号過程と等しくなり、穿孔されたパリティに対応するノードは復号による性能改善に連続して影響を与えず、メッセージの伝達経路としての役割のみを遂行する。
上述したように、穿孔方式を遂行すると、符号化及び復号の際に元の符号化器及び復号器を使用することができる。すなわち、穿孔方式においては、符号化複雑度及び復号複雑度が、符号化率及びブロック(符号語)を問わず、殆ど一定であり、情報語の長さは固定させ、パリティの長さのみを可変させて符号化率を可変させるため、その信頼度が高い。該穿孔方式を用いて生成されたブロックＬＤＰＣ符号は、穿孔パターンに応じて性能が異なるため、穿孔パターンを設定することも重要な要因として作用する。
次に、短縮方式及び穿孔方式を用いて、実際にブロックＬＤＰＣ符号を生成する方法について詳しく説明する。ここで、ブロックＬＤＰＣ符号も、一般的なブロック符号と同様に、短縮方式を用いて符号化率を可変させるため、本発明の実施形態においては、短縮方式を用いてブロックＬＤＰＣ符号の符号化率を可変させる。
図１５は、本発明の第２の実施形態による短縮方式を用いて、パリティ検査行列を生成する過程を示した図である。図１５を参照すると、示したパリティ検査行列は、図１３を参照して説明したパリティ検査行列に対応するブロックＬＤＰＣ符号の符号語ｃのu 6,u 7,…u 13,u 17 ,u 18 を、すべて‘0’と見なす場合に生成される。該短縮方式は、パリティ検査行列から情報語部分の一部を取り除くため、穿孔方式とは異なる。すなわち、短縮方式を用いて生成されたパリティ検査行列は、初めて与えられたパリティ検査行列とは全く異なる符号化率及び次数分布を有するため、短縮方式を用いて生成されるパリティ検査行列の次数分布を考慮して、初めて与えられたパリティ検査行列から取り除く列を選択しなければならない。このためには、短縮方式を使用する前に初めて与えられたパリティ検査行列、すなわち、母パリティ検査行列(parent parity check matrix)と、短縮方式を使用した後のパリティ検査行列、すなわち、子パリティ検査行列(children parity check matrix)との両方が、最適化された次数分布を有するように生成することが必要である。
一般に、有限長さを仮定する場合、優れた性能を示す高い符号化率のブロックＬＤＰＣ符号が、優れた性能を示す低い符号化率のブロックＬＤＰＣ符号の方より、検査ノードの平均次数が大きい。したがって、短縮方式を用いて低い符号化率のブロックＬＤＰＣ符号を生成する場合には、短縮方式を使用した後に、検査ノードの平均次数を低減しなければならない。
さらに、短縮方式を使用すると、次数分布が変わるため、密度進化(Density evolution)分析方式を用いて、良い雑音しきい値を有する様々な符号化率のブロックＬＤＰＣ符号を設計するためには、母パリティ検査行列の次数分布と、短縮方式を用いて生成された子パリティ検査行列の次数分布とを同時に考慮しなければならない。しかしながら、これとは異なり、穿孔方式を使用する場合、穿孔された変数ノードを実際に取り除かず、穿孔された変数ノードが消失されると見なす。したがって、パリティ検査行列の次数分布を全体から見て変化させないながら、高い符号化率のブロックＬＤＰＣ符号を生成することができる。
次に、１つのパリティ検査行列、すなわち、１つの母パリティ検査行列を用いて様々な符号化率、すなわち、可変符号化率を支援することのできるブロックＬＤＰＣ符号を生成する方法について説明する。以下、符号語の長さは固定し、可変符号化率を有するブロックＬＤＰＣ符号を例として説明する。また、ブロックの長さ、すなわち、符号語の長さが固定されている様々な符号化率のブロックＬＤＰＣ符号の例として、短縮方式及び穿孔方式を用いて、符号化率が１/３から１/２に可変可能なブロックＬＤＰＣ符号を生成し、母パリティ検査行列と、母パリティ検査行列を短縮方式を用いて生成された子パリティ検査行列とが、優秀な雑音しきい値を有させる方法について説明する。
図１６は、本発明の第３の実施形態による可変符号化率ブロックＬＤＰＣ符号のパリティ検査行列を示した図である。図１６を参照すると、示したパリティ検査行列は、４９個の部分ブロック列と２８個の部分ブロック行とを含み、そのパリティ検査行列を構成する各々の部分ブロックには、サイズＮＳ×ＮＳの部分行列がマッピングされる。ここで、‘部分行列’とは、各々の部分ブロックに対応する順列行列を示し、部分行列のサイズＮSは、部分行列がＮＳ×ＮＳサイズを有する正方行列を示す。説明の便宜上、部分行列のサイズを、ＮＳ×ＮＳ、あるいは、ＮＳと表現することに注意する必要がある。
一方、図１６に示したパリティ検査行列の符号化率は、次の（１０）式のように表示することができる。
すなわち、図１６に示したパリティ検査行列は、符号化率が３/７であり、符号語の長さが４９ＮsのブロックＬＤＰＣ符号に対応して使用されるか、短縮方式及び穿孔方式を用いて、１つのパリティ検査行列として可変符号化率のブロックＬＤＰＣ符号のパリティ検査行列が生成されることもできる。例えば、第１の部分ブロック列から第７の部分ブロック列を、短縮方式を用いて短縮させた後に、第８の部分ブロック列から第２１の部分ブロック列に該当する部分行列を情報語にマッピングさせ、第２２の部分ブロック列から第４９の部分ブロック列に該当する部分行列をパリティにマッピングさせると、符号化率が１/３であり、符号語の長さが４２ＮsのブロックＬＤＰＣ符号を生成することができる。
もう一つの例として、第１の部分ブロック列から第２１の部分ブロック列に該当する部分行列を情報語にマッピングさせ、第２２の部分ブロック列から第４９の部分ブロック列のうち、７つの部分ブロック列を、穿孔方式を用いて穿孔させると、符号化率が１/２であり、符号語の長さが４２ＮsのブロックＬＤＰＣ符号を生成することが可能である。上述した例においては、短縮方式又は穿孔方式を用いて、符号語の長さは等しいが、符号化率が相互に異なるブロックＬＤＰＣ符号を生成することができる。
一方、可変符号化率を支援するブロックＬＤＰＣの生成において考慮に入れるべき最も重要な要素は、母パリティ検査行列のみならず、子パリティ検査行列も、雑音しきい値性能面に優れるように設計することである。したがって、低い符号化率のブロックＬＤＰＣのパリティ検査行列に対して次数分布を最適化し、高い符号化率のブロックＬＤＰＣのパリティ検査行列を、上記最適化されたパリティ検査行列を含む一方、次数分布が最適化されるように生成する。
すなわち、図１６に示したパリティ検査行列は、符号化率１/３のブロックＬＤＰＣ符号のパリティ検査行列に対する次数分布を最適化し、その最適化されたパリティ検査行列を含む一方、符号化率３/７のブロックＬＤＰＣ符号のパリティ検査行列に対して再び次数分布最適化を遂行して生成されることができる。図１６においては、パリティ検査行列の設計の便宜上、変数ノードの次数を２，３，５，１６の４種類に制限し、検査ノードの次数を５，６，７の３種類に制限する。
図１６において、１/３の符号化率を有する短縮されたブロックＬＤＰＣ符号に対しては、雑音しきい値がσ*＝１.２５６(−０.２１９[ｄＢ])であり、３/７の符号化率を有するブロックＬＤＰＣ符号に対しては、雑音しきい値がσ*＝１.０６６(０.１１４[ｄＢ])である。その次数分布は、次のようである(Shannonの限界は、−０.４９５[ｄＢ]、−０.１２２[ｄＢ])。
１/３の符号化率を有する短縮されたブロックＬＤＰＣ符号の次数分布：
λ2＝０.３４８,λ3＝０.１７４,λ5＝０.０６５,λ16＝０.４１３;
ρ5＝０.４１９,ρ6＝０.５８１

３/７の符号化率を有するブロックＬＤＰＣ符号の次数分布：
λ2＝０.２８０，λ3＝０.２０２,λ5＝０.１０４,λ16＝０.４１４;
ρ６＝０.０９３
ここで、λｉ(ｉ＝２，３，５，１６)は、ｉ個の次数を有する変数ノードに関連したエッジの分布を示し、ρｉは、ｉ個の次数を有する検査ノードに関連したエッジの分布を示す。
すなわち、可変符号化率を支援するためには、ブロックＬＤＰＣ符号のパリティ検査行列が、低い符号化率を有するブロックＬＤＰＣ符号に関して先に最適化を遂行して得られた結果を一つの制限条件として設定し、その次に高い符号率を有するブロックＬＤＰＣ符号に関して順次に最適化を遂行することによって、各々の符号化率に対して性能の優秀な雑音しきい値を有するように設計しなければならない。また、図１６においては、説明の便宜上、変数ノードの次数を４種類に制限したが、変数ノードの次数をより多様に許容する場合、より優れた性能の雑音しきい値を得ることができる。
ここで、検査ノードの数をＭ、変数ノードの最大次数をｄｖ，ｍａｘに制限する場合、符号化率はＲ１＜Ｒ２＜．．．＜Ｒｍ、各々のパリティ検査行列のサイズはＭ×Ｎｉと仮定するとき、可変符号化率を有するブロックＬＤＰＣ符号を設計する過程について説明すると、次のようである。
第１のステップ
まず、符号化率がＲ1の場合に対して、密度進化方式を用いて次数分布の最適化を遂行する。次数分布の最適化により得られた次数分布において、全体変数ノードに対する次数がｊ(１≦ｊ≦ｄｖ，ｍａｘ)の変数ノードの比率をｆ１,ｊと仮定する。ここで、 比率ｆ１,ｊとエッジの次数分布λ１,ｊは、次の（１１）式のような関係を用いて相互に変更が可能であり、λ１,ｊは、全体エッジに対する次数がｊの変数ノードに接続されたエッジの比率を示す。
数式１１において、‘ｋ’は、次数‘ｊ’と同じ値を有し、検査ノードも変数ノードと同様に考慮される。
第２のステップ
任意のｌ(２≦ｌ≦ｍ)、ｆｌ-１,ｊ×Ｎｌ-１に対して、第１のステップから獲得された次数分布を用いて、Ｎl(Ｒｉの符号語の長さ)個の変数ノードのうち、次数ｊの変数ノードが含まれていることを制限条件として追加設定して、次数分布の最適化を遂行する。検査ノードも、変数ノードの場合のように遂行される。 第１のステップ及び第２のステップの場合のように次数分布最適化を遂行することによって、様々な符号化率を有するブロックＬＤＰＣ符号のパリティ検査行列の設計が可能となる。また、設定されたパリティ検査行列は、必要な符号化率Ｒｉに応じて短縮方式を用いて、パリティの長さはＭに保持させながら、ブロックの長さはＮｉに変わるブロックＬＤＰＣ符号に対応するパリティ検査行列である。さらに、短縮方式とともに穿孔方式を使用すると、より多様な符号化率及びブロック(符号語)の長さを有するブロックＬＤＰＣ符号を生成することができる。
一方、符号化率がＲｉの場合、穿孔されたパリティビットの数をＰｉ(＜Ｍ)と仮定すれば、生成されるブロックＬＤＰＣ符号のブロックの長さ及び符号化率は、次の（１２）式のように表示することができる。
ここで、一定なブロック長さを有するブロックＬＤＰＣ符号を生成するためには、穿孔されたパリティビットの数Ｐｉを適当に決定して、Ｎｉ−Ｐｉ＝Ｎｉを保持させる。この場合の符号化率は、次の（１３）式のように表示することができる。
上述したように、可変符号化率を有するブロックＬＤＰＣ符号のパリティ検査行列を設計するにおいて、考慮するべき最も重要な要素は、次数分布の最適化である。また、可変符号化率の支援時にごく多い符号化率を支援する場合には、検査ノードの次数が増えながら、サイクル(cycle)特性は劣化する。したがって、支援する符号化率の数、獲得しようとする雑音しきい値及びサイクル特性を同時に考慮に入れて、パリティ検査行列を設計しなければならない。
次に、図１７は、本発明の実施形態による可変符号化率ブロックＬＤＰＣ符号の符号化過程を示したフローチャートである。図１７を説明する前に、可変 符号化率ブロックＬＤＰＣ符号のパリティ検査行列は、図８を参照して説明したような６つの部分行列からなる形態と仮定する。
図１７を参照すると、制御器(図示せず)は、ステップ１７１０において、可変符号化率ブロックＬＤＰＣ符号を生成するために、予め設定されている符号化率に応じて、母パリティ検査行列に適用する符号化率変更方式を決定する。ここで、‘符号化率変更方式’とは、上述した短縮方式と穿孔方式などを含み、母パリティ検査行列をそのまま使用する場合には、符号化率変更方式が適用されない。また、短縮方式及び穿孔方式のうち、いずれか１つの方式、または、両方を用いて符号化率を変更することができる。以下、短縮方式又は穿孔方式を用いて、符号化率を可変させる場合のみを一例として説明する。
ステップ１７１１において、制御器は、可変符号化率ブロックＬＤＰＣ符号に符号化するための情報語ベクトル‘s’を受信する。ここで、情報語ベクトル‘s’の長さは、短縮方式を使用する場合のみに変わる。可変符号化率ブロックＬＤＰＣ符号に符号化するために入力された情報語ベクトル‘s’の長さを、‘ｋ’と仮定する。ステップ１７１３において、制御器は、入力された情報語ベクトル‘s’とパリティ検査行列の部分行列Ａとを行列乗算する（Ａs）。ここで、部分行列Ａに存在する１の値を有するエレメントの個数は、０の値を有するエレメントの個数に比べてわずかなので、情報語ベクトル‘s’とパリティ検査行列の部分行列Ａとの行列乗算は、比較的少ない回数の和積(sum-product)演算のみでも可能となる。
さらに、部分行列Ａにおいて、１の値を有するエレメントの位置は、０でないブロックの位置と、そのブロックの順列行列との指数乗として表示できるため、任意のパリティ検査行列よりごく簡単な演算のみでも、行列乗算を遂行することが可能である。
ステップ１７１５において、制御器は、パリティ検査行列の部分行列Ｃと情報語ベクトル‘s’との行列乗算を遂行する(Ｃs)。一方、ステップ１７１３及びステップ１７１５で使用される部分行列ＡとＣは、母パリティ検査行列に短縮方式を適用する場合には、短縮される部分だけ母パリティ検査行列の該当列を使用しないため、母パリティ検査行列の部分行列ＡとＣから、短縮される部分に該当する列が削除される。
一方、ステップ１７１７において、制御器は、情報語ベクトル‘s’とパリティ検査行列の部分行列Ａとの行列乗算結果(Ａs)に関して、行列ＥＴ-1と行列乗算を遂行する(ＥＴ−１ s)。上述したように、行列ＥＴ-1の１の値を有するエレメントの個数はわずかなので、ブロックの順列行列の指数乗のみが分かると、行列乗算を容易に遂行することが可能になる。
ステップ１７１９において、制御器は、（ＥＴ−１Ａs）とＣsを加算して、第１のパリティベクトルＰ1を計算する(Ｐ1＝ＥＴ-1Ａs＋Ｃ)。ここで、加算演算は排他的加算(exclusive ＯＲ(ＸＯＲ))演算であって、その結果は、同じ値を有するビット演算の場合は０となり、異なる値を有するビット演算の場合には１となる。すなわち、ステップ１７１９までのステップは、第１のパリティベクトルＰ1を計算するための過程である。
ステップ１７２１において、制御器は、パリティ検査行列の部分行列Ｂと第１のパリティベクトルＰ1を乗算して（ＢＰ1）、その乗算結果ＢＰ1をＡsと加算する(Ａs＋ＢＰ1)。ここで、情報語ベクトル‘s’及び第１のパリティベクトルＰ1が与えられると、第２のパリティベクトルＰ2を計算するために、パリティ検査行列の部分行列Ｔの逆行列Ｔ-1を行列乗算するべきである。したがって、ステップ１７２３において、制御器は、第２のパリティベクトルＰ2を計算するために、ステップ１７２１の計算結果(Ａs＋ＢＰ1)と部分行列Ｔの逆行列Ｔ-1とを乗算する(Ｐ2＝Ｔ-1(Ａs＋ＢＰ1))。
上述したように、符号化しようとする可変符号化率ブロックＬＤＰＣ符号の情報語ベクトル‘s’が与えられると、第１のパリティベクトルＰ1及び第２のパリティベクトルＰ2を計算することができ、その結果、すべての符号語ベクトルを得ることができる。また、制御器は、ステップ１７２５において、情報語ベクトル‘s’、第１のパリティベクトルＰ1及び第２のパリティベクトルＰ2を用いて、符号語ベクトル‘c’を生成する。
ステップ１７２７において、制御器は、符号語ベクトル‘c’のパリティを予め設定されている穿孔パターンに応じて穿孔して、符号化率に対応するブロックＬＤＰＣ符号を生成する。
図１８は、本発明の実施形態による可変符号化率ブロックＬＤＰＣ符号の符号化装置内部構造を示したブロック図である。図１８を参照すると、可変符号化率ブロックＬＤＰＣ符号の符号化装置は、制御器１８１０、行列Ａ乗算器１８１１、行列Ｃ乗算器１８１３、行列ＥＴ-1乗算器１８１５、加算器１８１７、行列Ｂ乗算器１８１９、加算器１８２１、行列Ｔ-1乗算器１８２３及びスイッチ１８２５，１８２７，１８２９を含む。
入力信号、すなわち、可変符号化率ブロックＬＤＰＣ符号に符号化しようとする長さｋの情報語ベクトル‘s’は、スイッチ１８２５、行列Ａ乗算器１８１１及び行列Ｃ乗算器１８１３に入力される。ここで、制御器１８１０は、可変符号化率ブロックＬＤＰＣ符号化装置において短縮方式を使用する場合、情報語ベクトル‘s’の長さｋを、該当符号化率に応じて可変させる一方、該当符号化率に応じて可変符号化率ブロックＬＤＰＣ符号の符号語の長さ及び穿孔パターンを決定する。
行列Ａ乗算器１８１１は、情報ベクトル‘s’と母パリティ検査行列の部分行列Ａとを乗算した後に、その乗算結果を行列ＥＴ-1乗算器１８１５及び加算器１８２１に出力する。ここで、図１７を参照して説明したように、母パリティ検査行列に短縮方式を適用する場合には、行列Ａ及び行列Ｃは、母パリティ検査行列の行列Ａ及び行列Ｃから短縮される部分に該当する列が取り除かれた形式を有する。行列ＥＴ-1乗算器１８１５は、行列Ａ乗算器１８１１から出力された信号を母パリティ検査行列の部分行列ＥＴ-1と乗算した後に、その乗算結果を加算器１８１７に出力する。
加算器１８１７は、行列ＥＴ-1乗算器１８１５から出力された信号と、行列Ｃ乗算器１８１３から出力された信号とを加算した後に、その加算結果を行列Ｂ乗算器１８１９及びスイッチ１８２７に出力する。ここで、加算器１８１７は、ビットの単位で排他的論理和演算を遂行する。一例として、長さ３のベクトルｘ＝(ｘ1，ｘ2，ｘ3)及び長さ３のベクトルｙ＝(ｙ1，ｙ2，ｙ3)が、加算器１８１７に入力される場合、加算器１８１７は、長さ３のベクトルｘ＝(ｘ1，ｘ2，ｘ3)と長さ３のベクトルｙ＝(ｙ1，ｙ2，ｙ3)とを排他的論理和演算して、長さ３のベクトル
を出力する。ここで、丸付き+演算は、同じ値を有するビット演算の場合は０となり、異なる値を有するビット演算の場合には１となる排他的論理和演算を示す。つまり、加算器１８１７から出力される信号が、第１のパリティベクトルＰ1となる。
また、行列Ｂ乗算器１８１９は、加算器１８１７から出力された信号、すなわち、第１のパリティベクトルＰ1を、パリティ検査行列の部分行列Ｂと乗算した後に、その乗算結果を加算器１８２１に出力する。加算器１８２１は、行列Ｂ乗算器１８１９から出力された信号と、行列Ａ乗算器１８１１から出力された信号とを加算した後に、その加算結果を行列Ｔ-1乗算器１８２３に出力する。ここで、加算器１８２１は、加算器１８１７の場合のように、行列Ｂ乗算器１８１９から出力された信号と、行列Ａ乗算器１８１１から出力された信号とを排他的論理和演算した後に、その結果を行列Ｔ-1乗算器１８２３に出力する。
行列Ｔ-1乗算器１８２３は、加算器１８２１から出力された信号と、行列Ｔ-1とを乗算した後に、その乗算結果をスイッチ１８２９に出力する。ここで、行列Ｔ-1乗算器１８２３の出力が、第２のパリティベクトルＰ2となる。一方、スイッチ１８２５，１８２７，１８２９の各々は、自分が伝送する時点のみでスイッチオンされて該当信号を伝送する。すなわち、情報語ベクトル‘s’の伝送時点には、スイッチ１８２５がスイッチオンされ、第１のパリティベクトルＰ1の伝送時点には、スイッチ１８２７がスイッチオンされ、第２のパリティベクトルＰ2の伝送時点には、スイッチ１８２９がスイッチオンされる。ここで、制御器１８１０は、母パリティ検査行列に穿孔方式を適用する場合、スイッチ１６２７及びスイッチ１６２９を制御して、該当符号化率に応じてパリティを穿孔する。
以下、詳しく後述するが、本発明の実施形態においては、可変符号化率を有するブロックＬＤＰＣ符号を生成可能にすべきなので、図１８の可変符号化率ブロックＬＤＰＣ符号の符号化装置に使用される各行列は、可変符号化率ブロックＬＤＰＣ符号のパリティ検査行列が変更する度に変わる。したがって、図１８には図示しないが、制御器１８１０は、可変符号化率ブロックＬＤＰＣ符号のパリティ検査行列が変更する度に、可変符号化率ブロックＬＤＰＣ符号の符号化装置に用いられる行列を変更する。
一方、ＬＤＰＣ符号系列のすべての符号は、ファクター(factor)グラフにおいて、和積アルゴリズムを用いて復号することができる。ＬＤＰＣ符号の復号方式は、両方向伝達方式と流れ伝達（flow transfer）方式に大別される。両方向伝達方式を用いて復号動作を遂行する場合、各検査ノードはノードプロセッサを備え、復号器の複雑度が検査ノードの個数に比例して増えるが、すべてのノードが同時にアップデートされるため、復号速度は非常に速くなる。これとは異なり、流れ伝達方式は、一つのノードプロセッサを備え、すべてのfactorグラフ上のノードを通過しながら、情報をアップデートする。これにより、復号器の複雑度は低減するが、パリティ検査行列のサイズが大きくなるほど、すなわち、ノードの個数が増えるほど、復号速度が遅くなる。
しかしながら、本発明が提案する様々な符号化率を有する可変符号化率ブロックＬＤＰＣ符号のように、ブロックの単位でパリティ検査行列を生成すると、復号の際に、パリティ検査行列を構成しているブロックの個数だけのノードプロセッサを用いるため、両方向伝達方式の場合よりは復号器の複雑度が低減し、流れ伝達方式の場合よりは復号速度が速い復号器を実現することができる。
図１９は、本発明の実施形態による可変符号化率ブロックＬＤＰＣ符号の復号装置の内部構造を示した図である。図１９を参照すると、可変符号化率ブロックＬＤＰＣ符号の復号装置は、ブロック制御器１９１０、変数ノード部分１９００、加算器１９１５、デインターリーバ(de-interleaver)１９１７、インターリーバ１９１９、制御器１９２１、メモリ１９２３、加算器１９２５、検査ノード部分１９５０及び硬判定器１９２９を含む。変数ノード部分１９００は、変数ノード復号器１９１１とスイッチ１９１３，１９１４とを含み、検査ノード部分１９５０は検査ノード復号器１９２７を含む。
まず、無線チャンネルを通じて受信される受信信号は、ブロック制御器１９１０に入力される。ブロック制御器１９１０は、受信信号のブロックサイズを決定し、復号装置に対応する符号化装置で穿孔された情報語部分が存在する場合、穿孔された情報語部分に‘０’を挿入して全体ブロックサイズを調整した後に、その結果を変数ノード復号器１９１１に出力する。また、ブロック制御器１９１０は、復号装置に対応する符号化装置との相互契約による該当符号化率に応じて、母パリティ検査行列に短縮方式及び穿孔方式を適用する方式などに対する情報を予め格納している。ここで、該当符号化率に応じて母パリティ検査行列に短縮方式及び穿孔方式を適用する方式などに対する情報は、短縮または穿孔される部分ブロックの個数のみならず、短縮または穿孔される部分ブロックの位置情報も含む。したがって、ブロック制御器１９１０は、受信信号から、符号化装置で適用された符号化率に応じて短縮された部分を取り除き、穿孔された部分にはＬＬＲｌ値‘０’を挿入して、変数ノード復号器１９１１に出力する。
変数ノード復号器１９１１は、ブロック制御器１９１０から出力された信号の確率値を計算し、その計算された確率値をアップデートした後に、スイッチ１９１３及びスイッチ１９１４に出力する。ここで、変数ノード復号器１９１１は、可変符号化率ブロックＬＤＰＣ符号の復号装置に予め設定されているパリティ検査行列に応じて変数ノードを接続させ、変数ノードに接続された１の個数だけの入力値及び出力値を有するアップデート演算を遂行する。各々の変数ノードに接続された１の個数は、パリティ検査行列を構成する各列のウェイトと等しい。したがって、パリティ検査行列を構成する各列のウェイトに応じて、変数ノード復号器１９１１の内部演算は異なる。しかしながら、スイッチ１９１４は、スイッチ１９１３がスイッチオンされる場合、スイッチオンされて、変数ノード復号器１９１１の出力信号を加算器１９１５に伝える。
加算器１９１５は、変数ノード復号器１９１１から出力された信号と、以前の反復復号過程におけるインターリーバ１９１９の出力信号とを入力して、変数ノード復号器１９１１から出力された信号から、以前の反復復号過程のインターリーバ１９１９の出力信号を減算した後に、デインターリーバ１９１７に出力する。ここで、復号過程が最初の復号過程の場合、インターリーバ１９１９の出力信号を０と見なすべきである。
デインターリーバ１９１７は、加算器１９１５から出力された信号を、予め設定されている設定方式に応じて、デインターリービングした後に、加算器１９２５及び検査ノード復号器１９２７に出力する。ここで、デインターリーバ１９１７はパリティ検査行列に対応する内部構造を有するが、これはパリティ検査行列の１の値を有するエレメントの位置に応じて、デインターリーバ１９１７に対応するインターリーバ１９１９の入力値に対する出力値が異なるからである。
加算器１９２５は、以前の反復復号過程における検査ノード復号器１９２７の出力信号とデインターリーバ１９１７の出力信号とを入力して、以前の反復復号過程の検査ノード復号器１９２７の出力信号から、デインターリーバ１９１７の出力信号を減算した後に、インターリーバ１９１９に出力する。検査ノード復号器１９２７は、ブロックＬＤＰＣ符号の復号装置に予め設定されているパリティ検査行列に応じて検査ノードを接続させ、検査ノードに接続された１の個数だけの入力値及び出力値を有するアップデート演算を遂行する。各々の検査ノードに接続された１の個数は、パリティ検査行列を構成する各行のウェイトと等しい。したがって、パリティ検査行列を構成する各行のウェイトに応じて、検査ノード復号器１９２７の内部演算が異なる。
ここで、インターリーバ１９１９は、制御器１９２１の制御下で、予め設定されている設定方式を用いて、加算器１９２５から出力された信号をインターリービングした後に、加算器１９１５及び変数ノード復号器１９１１に出力する。ここで、制御器１９２１は、メモリ１９２３に格納されているインターリービング方式に関連した情報を読み出して、インターリーバ１９１１のインターリービング方式及びデインターリーバ１９１７のデインターリービング方式を制御する。さらに、上記した復号過程が最初の復号過程の場合には、デインターリーバ１９１７の出力信号を０と見なすべきである。
上述した過程を反復して遂行することによって、誤りのない信頼度が高い復号化を実行する。予め設定された回数だけ反復復号を遂行した後に、スイッチ１９１４は、変数ノード復号器１９１１と加算器１９１５との接続をスイッチオフさせ、スイッチ１９１３は、変数ノード復号器１９１１と硬判定器１９２９との接続をスイッチオンさせて、変数ノード復号器１９１１から出力された信号を硬判定器１９２９に出力させる。硬判定器１９２９は、変数ノード復号器１９１１から出力された信号を硬判定した後に、その硬判定結果を出力する。硬判定器１９２９の出力値は最終的に復号された値となる。
図２０は、本発明の第４の実施形態による可変符号化率ブロックＬＤＰＣ符号のパリティ検査行列を示した図である。より詳しくは、図２０には、符号語の長さが２０００であり、符号化率が４/５の場合のパリティ検査行列を示した。ここで、パリティ検査行列の各ブロックのサイズは４０×４０であり、図２０に示したブロック、すなわち、各々の部分行列に表記されている値は、順列行列の指数値を示す。
図２０に示したように、パリティ検査行列の情報語にマッピングされる情報 部分を４つのサブ部分(sub-part)に分割し、該当符号化率に応じて矢印で表示された部分に対応する部分にマッピングされる符号語のみを伝送することによって、符号化率１/３、１/２、２/３、３/４及び４/５を支援することが可能となる。ここで、符号化率１/３、 １/２、 ２/３、３/４及び４/５の各々に対する符号語(Ｎ，Ｋ)は、次のように表現される。
(Ｎ，Ｋ)＝(６００，２００)，(８００，４００)，(１２００，８００)，(１６００，１２００)，(２０００，１６００)
図２１は、本発明の他の実施形態による可変符号化率ブロックＬＤＰＣ符号の符号化装置の内部構造を示した図である。図２１を参照すると、可変符号化率ブロックＬＤＰＣ符号の符号化装置は、０挿入器２１００、ブロックＬＤＰＣ符号化器２１１０、穿孔器２１２０及び制御器２１３０を含む。図２１に示した可変符号化率ブロックＬＤＰＣ符号の符号化装置は、短縮方式を使用する場合、母パリティ検査行列をそのまま使用する可変符号化率ブロックＬＤＰＣ符号化装置に、０挿入器２１００のみを追加させることによって、既存の可変 符号化率ブロックＬＤＰＣ符号化装置を変更せず使用できる構造を有する。したがって、図２１に示した可変符号化率ブロックＬＤＰＣ符号の符号化装置は、ただ０挿入器２１００のみを含むことによって、ハードウェアの複雑度を低める。
入力情報ビット列は、可変符号化率ブロックＬＤＰＣ符号の符号化装置に入力される前に、該当符号化率及び入力情報ビットのサイズ情報が制御器２１３０に伝えられる。すると、制御器２１３０は、符号化率に対する情報を０挿入器２１００及び穿孔器２１２０に出力し、入力情報ビットのサイズ情報に応じる符号語の長さ情報をブロックＬＤＰＣ符号化器２１１０に出力する。その後、入力情報ビット列は、０挿入器２１００に入力される。
０挿入器２１００は、制御器２１３０から出力された符号化率情報に応じて、入力情報ビット列に‘０’を挿入した後に、ブロックＬＤＰＣ符号化器２１１０に出力する。ここで、０挿入器２１００から出力される情報語のサイズは、図２０のパリティ検査行列による情報語のサイズ(１６００ビット)と等しくなる。
例えば、ブロックＬＤＰＣ符号化器２１１０が、(２０００，１６００)符号、すなわち、１６００ビットの入力情報ビット列を受信して、２０００個の符号化シンボルを出力すると仮定する。ここで、ブロックＬＤＰＣ符号化器２１１０が、符号化率３/４の(１６００，１２００)ブロックＬＤＰＣ符号化器として動作する場合、０挿入器２１００は、１２００ビットの入力情報ビット列を受信し、該１２００ビットの入力情報ビット列に４００ビットの‘０’を挿入して、すべて１６００ビットを出力する。ブロックＬＤＰＣ符号化器２１１０が、符号化率２/３の(１２００，８００)ブロックＬＤＰＣ符号化器として動作する場合、０挿入器２１００は、８００ビットの入力情報ビット列を受信し、該８００ビットの入力情報ビット列に８００ビットの‘０’を挿入して、すべて１６００ビットを出力する。一方、ブロックＬＤＰＣ符号化器２１１０が、符号化率１/２の(８００，４００)ブロックＬＤＰＣ符号化器として動作する場合、０挿入器２１００は、４００ビットの入力情報ビット列を受信し、該４００ビットの入力情報ビット列に１２００ビットの‘０’を挿入して、すべて１６００ビットを出力する。また、ブロックＬＤＰＣ符号化器２１１０が、符号化率３/４の(６００，２００)ブロックＬＤＰＣ符号化器として動作する場合、０挿入器２１００は、２００ビットの入力情報ビット列を受信し、該２００ビットの入力情報ビット列に１４００ビットの‘０’を挿入して、すべて１６００ビットを出力する。
０挿入器２１００から出力された１６００ビットのビット列はブロックＬＤＰＣ符号化器２１１０に入力され、ブロックＬＤＰＣ符号化器２１１０は(２０００，１６００)ブロックＬＤＰＣ符号化を遂行する。ブロックＬＤＰＣ符号化器２１００は、０挿入器２１００から出力された１６００ビットのビット列を、図２０を参照して説明したパリティ検査行列に応じて符号化して、２０００個の符号化シンボルを出力する。ブロックＬＤＰＣ符号化器２１００から出力された２０００個の符号化シンボルは穿孔器２１２０に入力され、穿孔器２１２０は、２０００個のシンボルのうち、制御器２１３０から提供された符号化率情報に対応する個数だけの符号化シンボルを穿孔する。
例えば、符号化装置が、符号化率３/４の(１６００，１２００)符号化装置として動作する場合、穿孔器２１２０は、２０００個の符号化シンボルを受信し、それから４００個の符号化シンボルを穿孔して、すべて１６００個の符号化シンボルを出力し、符号化装置が、符号化率２/３の(１２００，８００)符号化装置として動作する場合、穿孔器２１２０は、２０００個の符号化シンボルを受信し、それから８００個の符号化シンボルを穿孔して、すべて１２００個の符号化シンボルを出力する。また、符号化装置が、符号化率１/２の(８００，４００)符号化装置として動作する場合、穿孔器２１２０は、２０００個の符号化シンボルを受信し、それから１２００個の符号化シンボルを穿孔して、すべて８００個の符号化シンボルを出力し、符号化装置が、符号化率１/３の(６００，２００)符号化装置として動作する場合、穿孔器２１２０は、２０００個の符号化シンボルを受信し、それから1４００個の符号化シンボルを穿孔して、すべて６００個の符号化シンボルを出力する。
図２２は、本発明の第５の実施形態による可変符号化率ブロックＬＤＰＣ符号のパリティ検査行列を示した図である。図２２には、符号語の長さが２０００であり、符号化率が４/５のブロックＬＤＰＣ符号のパリティ検査行列を示した。ここで、パリティ検査行列の各部分ブロックのサイズは４０×４０であり、図２２に示した部分ブロック、すなわち、各々の部分行列に表記されている値は、順列行列の指数値を示す。
図２２を参照すると、パリティ検査行列の情報語にマッピングされる情報部分を４つのサブ部分に分割し、該当符号化率に応じて矢印で表示された部分に対応する部分にマッピングされる符号語のみを伝送することによって、符号化率１/３、１/２、２/３、３/４及び４/５を支援することが可能となる。図２２に示したパリティ検査行列と図２０に示したパリティ検査行列との差異点は、順列行列の分布が異なるということである。特に、図２２に示したパリティ検査行列は、行ウェイトの平均が１９.７であり、最小サイクルのサイズ(girth)が６の構造を有する。ここで、符号化率１/３、１/２、２/３、３/４及び４/５の各々に対する符号語(Ｎ，Ｋ)は、次のように表現される。
（Ｎ，Ｋ）＝（６００，２００），（８００，４００），（１２００，８００），（１６００，１２００），（２０００，１６００）
図２３は、本発明の第６の実施形態による可変符号化率ブロックＬＤＰＣ符号のパリティ検査行列を示した図である。より詳しくは、図２３は、符号化率２/３を支援するパリティ検査行列を示す。パリティ検査行列において、一番目のラインで分割された部分を短縮方式を用いて短縮させると、符号化率１/２のブロックＬＤＰＣ符号を生成することができる。
図２４は、本発明の第７の実施形態による可変符号化率ブロックＬＤＰＣ符号のパリティ検査行列を示した図である。より詳しくは、図２４は、符号化率３/４を支援するパリティ検査行列を示す。パリティ検査行列において、一番目のラインで分割された部分を短縮方式を用いて短縮させると、符号化率２/３のブロックＬＤＰＣ符号を生成することができ、二番目のラインで分割された部分を短縮方式を用いて短縮させると、符号化率１/２のブロックＬＤＰＣ符号を生成することが可能である。
図２５は、本発明の第８の実施形態による可変符号化率ブロックＬＤＰＣ符号のパリティ検査行列を示した図である。より詳しくは、図２５は、符号化率３/４を支援するパリティ検査行列を示す。パリティ検査行列において、一番目のラインで分割された部分を短縮方式を用いて短縮させると、符号化率２/３のブロックＬＤＰＣ符号を生成することができ、二番目のラインで分割された部分を短縮方式を用いて短縮させると、符号化率１/２のブロックＬＤＰＣ符号を生成することが可能である。
以上、本発明の詳細について具体的な実施形態に基づいて説明してきたが、本発明の範囲を逸脱しない限り、各種の変形が可能なのは明らかである。従って、本発明の範囲は、上記実施形態に限定されるものではなく、特許請求の範囲の記載及び該記載と同等なものにより定められるべきである。
一般的な通信システムの送信機の構造を示した図である。 一般的な(８，２，４)ＬＤＰＣ符号のパリティ検査行列を示した図である。 図２の(８，２，４)ＬＤＰＣ符号のfactorグラフを示した図である。 一般的なブロックＬＤＰＣ符号のパリティ検査行列を示した図である。 図４の順列行列Ｐを示した図である。 パリティ検査行列が４つの部分行列からなるブロックＬＤＰＣ符号のサイクル構造を示した図である。 完全下三角行列形態と類似した形態を有するパリティ検査行列を示した図である。 図７のパリティ検査行列を６つの部分ブロックに分割した図である。 図８の部分行列Ｂの前置行列、部分行列Ｅ、部分行列Ｔ及び部分行列Ｔの逆行列を示した図である。 本発明の実施形態によるブロックＬＤＰＣ符号のパリティ検査行列生成過程を示したフローチャートである。 本発明の実施形態による短縮方式を用いて、パリティ検査行列を生成する過程を示した図である。 本発明の実施形態による除去方式を用いて、パリティ検査行列を生成する過程を示した図である。 本発明の第１の実施形態による穿孔方式を用いて、パリティ検査行列を生成する過程を示した図である。 本発明の実施形態による穿孔方式を用いて生成されたブロックＬＤＰＣ符号の符号語に対する復号過程において、穿孔されたパリティに対応するノードの役割を説明するための図である。 本発明の実施形態による穿孔方式を用いて生成されたブロックＬＤＰＣ符号の符号語に対する復号過程において、穿孔されたパリティに対応するノードの役割を説明するための図である。 本発明の実施形態による穿孔方式を用いて生成されたブロックＬＤＰＣ符号の符号語に対する復号過程において、穿孔されたパリティに対応するノードの役割を説明するための図である。 本発明の実施形態による穿孔方式を用いて生成されたブロックＬＤＰＣ符号の符号語に対する復号過程において、穿孔されたパリティに対応するノードの役割を説明するための図である。 本発明の第２の実施形態による短縮方式を用いて、パリティ検査行列を生成するステップを示した図である。 本発明の第３の実施形態による可変符号化率ブロックＬＤＰＣ符号のパリティ検査行列を示した図である。 本発明の実施形態による可変符号化率ブロックＬＤＰＣ符号の符号化過程を示したフローチャートである。 本発明の実施形態による可変符号化率ブロックＬＤＰＣ符号の符号化装置の内部構造を示したブロック図である。 本発明の実施形態による可変符号化率ブロックＬＤＰＣ符号の復号装置の内部構造を示した図である。 本発明の第４の実施形態による可変符号化率ブロックＬＤＰＣ符号のパリティ検査行列を示した図である。 本発明の他の実施形態による可変符号化率ブロックＬＤＰＣ符号の符号化装置の内部構造を示した図である。 本発明の第５の実施形態による可変符号化率ブロックＬＤＰＣ符号のパリティ検査行列を示した図である。 本発明の第６の実施形態による可変符号化率ブロックＬＤＰＣ符号のパリティ検査行列を示した図である。 本発明の第７の実施形態による可変符号化率ブロックＬＤＰＣ符号のパリティ検査行列を示した図である。 本発明の第８の実施形態による可変符号化率ブロックＬＤＰＣ符号のパリティ検査行列を示した図である。
符号の説明
１８１０ 制御器
１８１１ 行列Ａ乗算器
１８１３ 行列Ｃ乗算器
１８１５ 行列ＥＴ−１乗算器
１８１７ 加算器
１８１９ 行列Ｂ乗算器
１８２１ 加算器
１８２３ 行列Ｔ−１乗算器
１８２５，１８２７，１８２９ スイッチ

Claims (107)

  1. 可変符号化率を有するブロックＬＤＰＣ(Low Density Parity Check)符号を符号化する方法であって、
    情報語を受信するステップと、
    前記情報語をブロックＬＤＰＣ符号として生成するときに適用される符号化率に応じて、第１のパリティ検査行列及び第２のパリティ検査行列のうち、いずれか１つのパリティ検査行列に基づいて前記情報語をブロックＬＤＰＣ符号に符号化するステップと、を含むことを特徴とする方法。
  2. 前記ブロックＬＤＰＣ符号を、予め設定されている変調方式を用いて変調して変調シンボルを生成するステップと、
    前記変調シンボルを送信するステップと、をさらに含むことを特徴とする請求項１に記載の方法。
  3. 前記第１のパリティ検査行列は、前記ブロックＬＤＰＣ符号が予め設定されている符号化率を有するように生成されたパリティ検査行列であることを特徴とする請求項２に記載の方法。
  4. 前記第１のパリティ検査行列は、情報語にマッピングされる情報部分と、パリティ語にマッピングされるパリティ部分と、を含むことを特徴とする請求項３に記載の方法。
  5. 前記第１のパリティ検査行列は、複数の部分ブロックを含み、前記複数の部分ブロックのうち、第１の個数の部分ブロックは、前記情報部分にマッピングされ、前記複数の部分ブロックのうち、前記第１の個数の部分ブロックを除いた、第２の個数の部分ブロックは、前記パリティ部分にマッピングされることを特徴とする請求項４に記載の方法。
  6. 前記部分ブロックのうち、予め設定された部分ブロックの各々には、予め設定された順列行列が一対一に対応することを特徴とする請求項５に記載の方法。
  7. 前記情報語を前記ブロックＬＤＰＣ符号に符号化するステップは、
    前記符号化率に応じて、前記第１のパリティ検査行列及び第２のパリティ検査行列のうち、一つを決定するステップと、
    前記情報語を前記決定されたパリティ検査行列の第１の部分行列と乗算して、第１の信号を生成するステップと、
    前記情報語を前記決定されたパリティ検査行列の第２の部分行列と乗算して、第２の信号を生成するステップと、
    前記第１の信号を、前記決定されたパリティ検査行列の第３の部分行列と第４の部分行列の逆行列との行列積と乗算して、第３の信号を生成するステップと、
    前記第２の信号と第３の信号とを加算して、第４の信号を生成するステップと、
    前記第４の信号を前記パリティ検査行列の第５の部分行列と乗算して、第５の信号を生成するステップと、
    前記第２の信号と前記第５の信号とを加算して、第６の信号を生成するステップと、
    前記第６の信号を、前記決定されたパリティ検査行列の第４の部分行列の逆行列と乗算して、第７の信号を生成するステップと、
    前記情報語、第１のパリティ語として定義された第４の信号及び第２のパリティ語として定義された第７の信号を、前記情報語、第１のパリティ語及び第２のパリティ語が、前記ブロックＬＤＰＣ符号に対応するように多重化するステップと、を含むことを特徴とする請求項６に記載の方法。
  8. 前記第１の部分行列及び第２の部分行列は、前記決定されたパリティ検査行列において、情報語と関連する情報部分に対応する部分行列であることを特徴とする請求項７に記載の方法。
  9. 前記第３の部分行列及び第４の部分行列は、前記パリティ語と関連する第１のパリティ部分に対応する部分行列であり、前記第５の部分行列及び第６の部分行列は、前記パリティ語と関連する第２のパリティ部分に対応する部分行列であることを特徴とする請求項８に記載の方法。
  10. 前記符号化率に応じて、前記第１のパリティ検査行列及び第２のパリティ検査行列のうち、一つを決定するステップは、
    前記符号化率に応じて、前記第２のパリティ検査行列を使用すると決定される場合、前記第１のパリティ検査行列に、短縮方式及び穿孔方式のうち、いずれか一方式を用いて、前記第２のパリティ検査行列を生成することを特徴とする請求項１に記載の方法。
  11. 前記第２のパリティ検査行列は、前記第１のパリティ検査行列の前記第１の個数の部分ブロックのうち、予め設定された個数の部分ブロックを、前記短縮方式を用いて短縮させたパリティ検査行列であることを特徴とする請求項１０に記載の方法。
  12. 前記第１のパリティ検査行列は、前記符号化率が３/７であり、前記ブロックＬＤＰＣ符号の符号語の長さが４９ＮＳの場合、次のように表現されることを特徴とする請求項１１に記載の方法。
    ここで、各ブロックは、前記部分ブロックを示し、数字は、該当順列行列の指数を示し、数字の存在しないブロックは、０行列が対応する部分ブロックを示し、Ｉは、該当順列行列の指数が０である恒等行列を示すインデックスであり、ＮＳは、前記順列行列のサイズを示す。
  13. 前記第２のパリティ検査行列は、前記符号化率が１/３であり、前記ブロックＬＤＰＣ符号の符号語の長さが４２ＮＳの場合、第１のパリティ検査行列の第１の部分ブロック列から第７の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第８の部分ブロック列から第２１の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第２２の部分ブロック列から第４９の部分ブロック列に該当する部分行列を前記パリティにマッピングさせることによって生成されることを特徴とする請求項１２に記載の方法。
  14. 前記第１のパリティ検査行列及び第２のパリティ検査行列は、次数分布が最適化されたパリティ検査行列であることを特徴とする請求項１３に記載の方法。
  15. 前記第２のパリティ検査行列は、前記第１のパリティ検査行列の前記第２の個数の部分ブロックのうち、予め設定された個数の部分ブロックを、穿孔方式を用いて穿孔させたパリティ検査行列であることを特徴とする請求項１０に記載の方法。
  16. 前記第１のパリティ検査行列は、前記符号化率が３/７であり、前記ブロックＬＤＰＣ符号の符号語の長さが４９ＮＳの場合、次のように表現されることを特徴とする請求項１５に記載の方法。
    ここで、各ブロックは、前記部分ブロックを示し、数字は、該当順列行列の指数を示し、数字の存在しないブロックは、０行列が対応する部分ブロックを示し、Ｉは、該当順列行列の指数が０である恒等行列を示すインデックスであり、ＮＳは、前記順列行列のサイズを示す。
  17. 前記第２のパリティ検査行列は、前記符号化率が１/２であり、前記ブロックＬＤＰＣ符号の符号語の長さが４２ＮＳの場合、第１のパリティ検査行列の第１の部分ブロック列から第２１の部分ブロック列に該当する部分行列を、前記情報語にマッピングさせ、第２２の部分ブロック列から第４９の部分ブロック列のうち、予め設定された７つの部分ブロック列を、前記穿孔方式を用いて穿孔させることによって生成されることを特徴とする請求項１６に記載の方法。
  18. 前記第１のパリティ検査行列及び第２のパリティ検査行列は、次数分布が最適化されたパリティ検査行列であることを特徴とする請求項１７に記載の方法。
  19. 前記穿孔される部分ブロック列は、前記第１のパリティ検査行列の第２３の部分ブロック列、第２７の部分ブロック列、第３１の部分ブロック列、第３５の部分ブロック列、第３９の部分ブロック列、第４３の部分ブロック列及び第４７の部分ブロック列であることを特徴とする請求項１８に記載の方法。
  20. 前記第１のパリティ検査行列は、前記符号化率が４/５であり、前記ブロックＬＤＰＣ符号の符号語の長さが５０ＮＳの場合、次のように表現されることを特徴とする請求項１１に記載の方法。
    ここで、各ブロックは、前記部分ブロックを示し、数字は、該当順列行列の指数を示し、数字の存在しないブロックは、０行列が対応する部分ブロックを示し、Ｉは、該当順列行列の指数が０である恒等行列を示すインデックスであり、ＮＳは、前記順列行列のサイズを示す。
  21. 前記第２のパリティ検査行列は、前記符号化率が１/３であり、前記ブロックＬＤＰＣ符号の符号語の長さが１５ＮＳの場合、第１のパリティ検査行列の第０の部分ブロックから第３４の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第３５の部分ブロック列から第３９の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第４０の部分ブロック列から第４９の部分ブロック列に該当する部分行列を前記パリティにマッピングさせることによって生成され、
    前記符号化率が１/２であり、前記ブロックＬＤＰＣ符号の符号語の長さが１２ＮＳの場合、前記第２のパリティ検査行列は、第１のパリティ検査行列の第０の部分ブロック列から第２９の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第３０の部分ブロック列から第３９の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第４０の部分ブロック列から第４９の部分ブロック列に該当する部分行列を前記パリティにマッピングさせることによって生成され、
    前記符号化率が２/３であり、前記ブロックＬＤＰＣ符号の符号語の長さが３０ＮＳの場合、前記第２のパリティ検査行列は、第１のパリティ検査行列の第０の部分ブロック列から第１９の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第２０の部分ブロック列から第３９の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第４０の部分ブロック列から第４９の部分ブロック列に該当する部分行列を前記パリティにマッピングさせることによって生成され、
    前記符号化率が３/４であり、前記ブロックＬＤＰＣ符号の符号語の長さが４０ＮＳの場合、前記第２のパリティ検査行列は、第１のパリティ検査行列の第０の部分ブロック列から第９の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第１０の部分ブロック列から第３９の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第４０の部分ブロック列から第４９の部分ブロック列に該当する部分行列を前記パリティにマッピングさせることによって生成されることを特徴とする請求項２０に記載の方法。
  22. 前記第１のパリティ検査行列は、前記符号化率が４/５であり、前記ブロックＬＤＰＣ符号の符号語の長さが５０ＮＳの場合、次のように表現されることを特徴とする請求項１１に記載の方法。
    ここで、各ブロックは、前記部分ブロックを示し、数字は、該当順列行列の指数を示し、数字の存在しないブロックは、０行列が対応する部分ブロックを示し、Ｉは、該当順列行列の指数が０である恒等行列を示すインデックスであり、ＮＳは、前記順列行列のサイズを示す。
  23. 前記第２のパリティ検査行列は、前記符号化率が１/３であり、前記ブロックＬＤＰＣ符号の符号語の長さが１５ＮＳの場合、第１のパリティ検査行列の第０の部分ブロック列から第３４の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第３５の部分ブロック列から第３９の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第４０の部分ブロック列から第４９の部分ブロック列に該当する部分行列を前記パリティにマッピングさせることによって生成され、
    前記符号化率が１/２であり、前記ブロックＬＤＰＣ符号の符号語の長さが１２ＮＳの場合、前記第２のパリティ検査行列は、第１のパリティ検査行列の第０の部分ブロック列から第２９の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第３０の部分ブロック列から第３９の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第４０の部分ブロック列から第４９の部分ブロック列に該当する部分行列を前記パリティにマッピングさせることによって生成され、
    前記符号化率が２/３であり、前記ブロックＬＤＰＣ符号の符号語の長さが３０ＮＳの場合、前記第２のパリティ検査行列は、第１のパリティ検査行列の第０の部分ブロック列から第１９の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第２０の部分ブロック列から第３９の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第４０の部分ブロック列から第４９の部分ブロック列に該当する部分行列を前記パリティにマッピングさせることによって生成され、
    前記符号化率が３/４であり、前記ブロックＬＤＰＣ符号の符号語の長さが４０Ｎsの場合、前記第２のパリティ検査行列は、第１のパリティ検査行列の第０の部分ブロック列から第９の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第１０の部分ブロック列から第３９の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第４０の部分ブロック列から第４９の部分ブロック列に該当する部分行列を前記パリティにマッピングさせることによって生成されることを特徴とする請求項２２に記載の方法。
  24. 前記第１のパリティ検査行列は、前記符号化率が２/３であり、前記ブロックＬＤＰＣ符号の符号語の長さが４８Ｎsの場合、次のように表現されることを特徴とする請求項１１に記載の方法。
    ここで、各ブロックは、前記部分ブロックを示し、数字は、該当順列行列の指数を示し、数字の存在しないブロックは、０行列が対応する部分ブロックを示し、Ｉは、該当順列行列の指数が０である恒等行列を示すインデックスであり、ＮＳは、前記順列行列のサイズを示す。
  25. 前記第２のパリティ検査行列は、前記符号化率が１/２であり、前記ブロックＬＤＰＣ符号の符号語の長さが３２Ｎsの場合、第１のパリティ検査行列の第０の部分ブロック列から第１５の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第１６の部分ブロック列から第３１の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第３２の部分ブロック列から第４７の部分ブロック列に該当する部分行列を前記パリティにマッピングさせることによって生成されることを特徴とする請求項２４に記載の方法。
  26. 前記第１のパリティ検査行列は、前記符号化率が３/４であり、前記ブロックＬＤＰＣ符号の符号語の長さが４８Ｎsの場合、次のように表現されることを特徴とする請求項１１に記載の方法。
    ここで、各ブロックは、前記部分ブロックを示し、数字は、該当順列行列の指数を示し、数字の存在しないブロックは、０行列が対応する部分ブロックを示し、Ｉは、該当順列行列の指数が０である恒等行列を示すインデックスであり、ＮＳは、前記順列行列のサイズである。
  27. 前記第２のパリティ検査行列は、前記符号化率が２/３であり、前記ブロックＬＤＰＣ符号の符号語の長さが３６Ｎsの場合、第１のパリティ検査行列の第０の部分ブロック列から第１１の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第１２の部分ブロック列から第３５の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第３６の部分ブロック列から第４７の部分ブロック列に該当する部分行列を前記パリティにマッピングさせることによって生成され、
    前記符号化率が１/２であり、前記ブロックＬＤＰＣ符号の符号語の長さが２４Ｎsの場合、前記第２のパリティ検査行列は、第１のパリティ検査行列の第０の部分ブロック列から第２３の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第２４の部分ブロック列から第３５の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第３６の部分ブロック列から第４７の部分ブロック列に該当する部分行列を前記パリティにマッピングさせることによって生成されることを特徴とする請求項２６に記載の方法。
  28. 前記第１のパリティ検査行列は、前記符号化率が３/４であり、前記ブロックＬＤＰＣ符号の符号語の長さが４８Ｎsの場合、次のように表現されることを特徴とする請求項１１に記載の方法。
    ここで、各ブロックは、前記部分ブロックを示し、数字は、該当順列行列の指数を示し、数字の存在しないブロックは、０行列が対応する部分ブロックを示し、Ｉは、該当順列行列の指数が０である恒等行列を示すインデックスであり、ＮＳは、前記順列行列のサイズである。
  29. 前記第２のパリティ検査行列は、前記符号化率が２/３であり、前記ブロックＬＤＰＣ符号の符号語の長さが３６Ｎsの場合、第１のパリティ検査行列の第０の部分ブロック列から第１１の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第１２の部分ブロック列から第３５の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第３６の部分ブロック列から第４７の部分ブロック列に該当する部分行列を前記パリティにマッピングさせることによって生成され、
    前記符号化率が１/２であり、前記ブロックＬＤＰＣ符号の符号語の長さが２４Ｎsの場合、前記第２のパリティ検査行列は、第１のパリティ検査行列の第０の部分ブロック列から第２３の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第２４の部分ブロック列から第３５の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第３６の部分ブロック列から第４７の部分ブロック列に該当する部分行列を前記パリティにマッピングさせることによって生成されることを特徴とする請求項２８に記載の方法。
  30. 可変符号化率を有するブロックＬＤＰＣ符号を符号化する装置であって、
    情報語をブロックＬＤＰＣ符号として生成するときに適用される符号化率に応じて、第１のパリティ検査行列及び第２のパリティ検査行列のうち、いずれか１つのパリティ検査行列に基づいて前記情報語をブロックＬＤＰＣ符号に符号化する符号化器と、
    前記ブロックＬＤＰＣ符号を、予め設定されている変調方式を用いて変調して変調シンボルを生成する変調器と、
    前記変調シンボルを送信する送信機と、を含むことを特徴とする装置。
  31. 前記第１のパリティ検査行列は、前記ブロックＬＤＰＣ符号が予め設定されている符号化率を有するように生成されたパリティ検査行列であることを特徴とする請求項３０に記載の装置。
  32. 前記第１のパリティ検査行列は、情報語にマッピングされる情報部分と、パリティ語にマッピングされるパリティ部分と、を含むことを特徴とする請求項３１に記載の装置。
  33. 前記第１のパリティ検査行列は、複数の部分ブロックを含み、前記複数の部分ブロックのうち、第１の個数の部分ブロックは、前記情報部分にマッピングされ、前記複数の部分ブロックのうち、前記第１の個数の部分ブロックを除いた、第２の個数の部分ブロックは、前記パリティ部分にマッピングされることを特徴とする請求項３２に記載の装置。
  34. 前記部分ブロックのうち、予め設定された部分ブロックの各々には、予め設定された順列行列が一対一に対応することを特徴とする請求項３３に記載の装置。
  35. 前記符号化器は、
    前記符号化率に応じて、前記第１のパリティ検査行列及び第２のパリティ検査行列のうち、一つを決定する制御器と、
    前記情報語を前記決定されたパリティ検査行列の第１の部分行列と乗算する第１の行列乗算器と、
    前記情報語を前記決定されたパリティ検査行列の第２の部分行列と乗算する第２の行列乗算器と、
    前記第１の行列乗算器から出力された信号を、前記決定されたパリティ検査行列の第３の部分行列と第４の部分行列の逆行列との行列積と乗算する第３の行列乗算器と、
    前記第２の行列乗算器から出力された信号と、第３の行列乗算器から出力された信号とを加算する第１の加算器と、
    前記第１の加算器から出力された信号と、前記決定されたパリティ検査行列の第５の部分行列とを乗算する第４の行列乗算器と、
    前記第２の行列乗算器から出力された信号と、前記第４の行列乗算器から出力された信号とを加算する第２の加算器と、
    前記第２の加算器から出力された信号を、前記決定されたパリティ検査行列の第４の部分行列の逆行列と乗算する第５の行列乗算器と、
    前記情報語、第１のパリティ語として定義された、第１の加算器の出力信号及び第２のパリティ語として定義された、第５の行列乗算器の出力信号を、前記情報語、第１のパリティ語及び第２のパリティ語が、前記ブロックＬＤＰＣ符号に対応するように多重化する複数のスイッチと、を含むことを特徴とする請求項３４に記載の装置。
  36. 前記第１の部分行列及び第２の部分行列は、前記決定されたパリティ検査行列において、情報語と関連する情報部分に対応する部分行列であることを特徴とする請求項３０に記載の装置。
  37. 前記第３の部分行列及び第４の部分行列は、前記パリティ語と関連する第１のパリティ部分に対応する部分行列であり、前記第５の部分行列及び第６の部分行列は、前記パリティと関連する第２のパリティ部分に対応する部分行列であることを特徴とする請求項３６に記載の装置。
  38. 前記制御器は、前記符号化率に応じて、前記第２のパリティ検査行列を使用すると決定する場合、前記第１のパリティ検査行列に、短縮方式及び穿孔方式のうち、いずれか一方式を用いて、前記第２のパリティ検査行列を生成することを特徴とする請求項３７に記載の装置。
  39. 前記第２のパリティ検査行列は、前記第１のパリティ検査行列の前記第１の個数の部分ブロックのうち、予め設定された個数の部分ブロックを、前記短縮方式を用いて短縮させたパリティ検査行列であることを特徴とする請求項３８に記載の装置。
  40. 前記第１のパリティ検査行列は、前記符号化率が３/７であり、前記ブロックＬＤＰＣ符号の符号語の長さが４９Ｎsの場合、次のように表現されることを特徴とする請求項３９に記載の方法。
    ここで、各ブロックは、前記部分ブロックを示し、数字は、該当順列行列の指数を示し、数字の存在しないブロックは、０行列が対応する部分ブロックを示し、Ｉは、該当順列行列の指数が０である恒等行列を示すインデックスであり、ＮＳは、前記順列行列のサイズを示す。
  41. 前記第２のパリティ検査行列は、前記符号化率が１/３であり、前記ブロックＬＤＰＣ符号の符号語の長さが４２Ｎsの場合、第１のパリティ検査行列の第１の部分ブロック列から第７の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第８の部分ブロック列から第２１の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第２２の部分ブロック列から第４９の部分ブロック列に該当する部分行列を前記パリティにマッピングさせることによって生成されることを特徴とする請求項４０に記載の装置。
  42. 前記第１のパリティ検査行列及び第２のパリティ検査行列は、次数分布が最適化されたパリティ検査行列であることを特徴とする請求項４１に記載の装置。
  43. 前記第２のパリティ検査行列は、前記第１のパリティ検査行列の前記第２の個数の部分ブロックのうち、予め設定された個数の部分ブロックを穿孔方式を用いて穿孔させたパリティ検査行列であることを特徴とする請求項３９に記載の装置。
  44. 前記第１のパリティ検査行列は、前記符号化率が３/７であり、前記ブロックＬＤＰＣ符号の符号語の長さが４９Ｎsの場合、次のように表現されることを特徴とする請求項４３に記載の装置。
    ここで、各ブロックは、前記部分ブロックを示し、数字は、該当順列行列の指数を示し、数字の存在しないブロックは、０行列が対応する部分ブロックを示し、Ｉは、該当順列行列の指数が０である恒等行列を示すインデックスであり、ＮＳは前記順列行列のサイズである。
  45. 前記第２のパリティ検査行列は、前記符号化率が１/２であり、前記ブロックＬＤＰＣ符号の符号語の長さが４２Ｎsの場合、第１のパリティ検査行列の第１の部分ブロック列から第２１の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第２２の部分ブロック列から第４９の部分ブロック列のうち、予め設定された７つの部分ブロック列を、前記穿孔方式を用いて穿孔させることによって生成されることを特徴とする請求項４４に記載の方法。
  46. 前記第１のパリティ検査行列及び第２のパリティ検査行列は、次数分布が最適化されたパリティ検査行列であることを特徴とする請求項４５に記載の装置。
  47. 前記穿孔される部分ブロック列は、前記第１のパリティ検査行列の第２３の部分ブロック列、第２７の部分ブロック列、第３１の部分ブロック列、第３５の部分ブロック列、第３９の部分ブロック列、第４３の部分ブロック列及び第４７の部分ブロック列であることを特徴とする請求項４６に記載の装置。
  48. 前記第１のパリティ検査行列は、前記符号化率が４/５であり、前記ブロックＬＤＰＣ符号の符号語の長さが５０Ｎsの場合、次のように表現されることを特徴とする請求項３９に記載の装置。
    ここで、各ブロックは、前記部分ブロックを示し、数字は、該当順列行列の指数を示し、数字の存在しないブロックは、０行列が対応する部分ブロックを示し、Ｉは、該当順列行列の指数が０である恒等行列を示すインデックスであり、ＮＳは、前記順列行列のサイズを示す。
  49. 前記第２のパリティ検査行列は、前記符号化率が１/３であり、前記ブロックＬＤＰＣ符号の符号語の長さが１５Ｎsの場合、第１のパリティ検査行列の第０の部分ブロック列から第３４の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第３５の部分ブロック列から第３９の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第４０の部分ブロック列から第４９の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成され、
    前記符号化率が１/２であり、前記ブロックＬＤＰＣ符号の符号語の長さが１２Ｎsの場合、前記第２のパリティ検査行列は、第１のパリティ検査行列の第０の部分ブロック列から第２９の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第３０の部分ブロック列から第３９の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第４０の部分ブロック列から第４９の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成され、
    前記符号化率が２/３であり、前記ブロックＬＤＰＣ符号の符号語の長さが３０Ｎsの場合、前記第２のパリティ検査行列は、第１のパリティ検査行列の第０の部分ブロック列から第１９の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第２０の部分ブロック列から第３９の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第４０の部分ブロック列から第４９の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成され、
    前記符号化率が３/４であり、前記ブロックＬＤＰＣ符号の符号語の長さが４０Ｎsの場合、前記第２のパリティ検査行列は、第１のパリティ検査行列の第０の部分ブロック列から第９の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第１０の部分ブロック列から第３９の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第４０の部分ブロック列から第４９の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成されることを特徴とする請求項４８に記載の装置。
  50. 前記第１のパリティ検査行列は、前記符号化率が４/５であり、前記ブロックＬＤＰＣ符号の符号語の長さが５０Ｎsの場合、次のように表現されることを特徴とする請求項３９に記載の装置。
    ここで、各ブロックは、前記部分ブロックを示し、数字は、該当順列行列の指数を示し、数字の存在しないブロックは、０行列が対応する部分ブロックを示し、Ｉは、該当順列行列の指数が０である恒等行列を示すインデックスであり、ＮＳは、前記順列行列のサイズを示す。
  51. 前記第２のパリティ検査行列は、前記符号化率が１/３であり、前記ブロックＬＤＰＣ符号の符号語の長さが１５Ｎsの場合、第１のパリティ検査行列の第０の部分ブロック列乃至第３４の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第３５の部分ブロック列から第３９の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第４０の部分ブロック列から第４９の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成され、
    前記符号化率が１/２でり、前記ブロックＬＤＰＣ符号の符号語の長さが１２Ｎsの場合、前記第２のパリティ検査行列は、第１のパリティ検査行列の第０の部分ブロック列から第２９の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第３０の部分ブロック列から第３９の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第４０の部分ブロック列から第４９の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成され、
    前記符号化率が２/３であり、前記ブロックＬＤＰＣ符号の符号語の長さが３０Ｎsの場合、前記第２のパリティ検査行列は、第１のパリティ検査行列の第０の部分ブロック列から第１９の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第２０の部分ブロック列から第３９の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第４０の部分ブロック列から第４９の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成され、
    前記符号化率が３/４であり、前記ブロックＬＤＰＣ符号の符号語の長さが４０Ｎsの場合、前記第２のパリティ検査行列は、第１のパリティ検査行列の第０の部分ブロック列から第９の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第１０の部分ブロック列から第３９の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第４０の部分ブロック列から第４９の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成されることを特徴とする請求項５０に記載の装置。
  52. 前記第１のパリティ検査行列は、前記符号化率が２/３であり、前記ブロックＬＤＰＣ符号の符号語の長さが４８Ｎsの場合、次のように表現されることを特徴とする請求項３９に記載の装置。
    ここで、各ブロックは、前記部分ブロックを示し、数字は、該当順列行列の指数を示し、数字の存在しないブロックは、０行列が対応する部分ブロックを示し、Ｉは、該当順列行列の指数が０である恒等行列を示すインデックスであり、ＮＳは、前記順列行列のサイズを示す。
  53. 前記第２のパリティ検査行列は、前記符号化率が１/２であり、前記ブロックＬＤＰＣ符号の符号語の長さが３２Ｎsの場合、第１のパリティ検査行列の第０の部分ブロック列から第１５の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第１６の部分ブロック列から第３１の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第３２の部分ブロック列から第４７の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成されることを特徴とする請求項５２に記載の装置。
  54. 前記第１のパリティ検査行列は、前記符号化率が３/４であり、前記ブロックＬＤＰＣ符号の符号語の長さが４８Ｎsの場合、次のように表現されることを特徴とする請求項３９に記載の装置。
    ここで、各ブロックは、前記部分ブロックを示し、数字は、該当順列行列の指数を示し、数字の存在しないブロックは、０行列が対応する部分ブロックを示し、Ｉは、該当順列行列の指数が０である恒等行列を示すインデックスであり、Ｎsは、前記順列行列のサイズを示す。
  55. 前記第２のパリティ検査行列は、前記符号化率が２/３であり、前記ブロックＬＤＰＣ符号の符号語の長さが３６Ｎsの場合、第１のパリティ検査行列の第０の部分ブロック列から第１１の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第１２の部分ブロック列から第３５の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第３６の部分ブロック列から第４７の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成され、
    前記符号化率が１/２であり、前記ブロックＬＤＰＣ符号の符号語の長さが２４Ｎsの場合、第１のパリティ検査行列の第０の部分ブロック列から第２３の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第２４の部分ブロック列から第３５の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第３６の部分ブロック列から第４７の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成されることを特徴とする請求項５４に記載の装置。
  56. 前記第１のパリティ検査行列は、前記符号化率が３/４であり、前記ブロックＬＤＰＣ符号の符号語の長さが４８Ｎsの場合、次のように表現されることを特徴とする請求項３９に記載の装置。
    ここで、各ブロックは、前記部分ブロックを示し、数字は、該当順列行列の指数を示し、数字の存在しないブロックは、０行列が対応する部分ブロックを示し、Ｉは、該当順列行列の指数が０である恒等行列を示すインデックスであり、Ｎsは、前記順列行列のサイズを示す。
  57. 前記第２のパリティ検査行列は、前記符号化率が２/３であり、前記ブロックＬＤＰＣ符号の符号語の長さが３６Ｎsの場合、第１のパリティ検査行列の第０の部分ブロック列から第１１の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第１２の部分ブロック列から第３５の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第３６の部分ブロック列から第４７の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成され、
    前記符号化率が１/２であり、前記ブロックＬＤＰＣ符号の符号語の長さが２４Ｎsの場合、第１のパリティ検査行列の第０の部分ブロック列から第２３の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第２４の部分ブロック列から第３５の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第３６の部分ブロック列から第４７の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成されることを特徴とする請求項５６に記載の装置。
  58. 可変符号化率を有するブロックＬＤＰＣ符号を復号する方法であって、
    信号を受信するステップと、
    復号するブロックＬＤＰＣ符号の符号化率に応じて、第１のパリティ検査行列及び第２のパリティ検査行列のうち、一つを決定するステップと、
    前記決定されたパリティ検査行列に応じて、前記受信信号を復号して前記ブロックＬＤＰＣ符号を検出するステップと、を含むことを特徴とする方法。
  59. 前記第１のパリティ検査行列は、前記ブロックＬＤＰＣ符号が予め設定されている符号化率を有するように生成されたパリティ検査行列であることを特徴とする請求項５８に記載の方法。
  60. 前記第１のパリティ検査行列は、情報語にマッピングされる情報部分と、パリティ語にマッピングされるパリティ部分と、を含むことを特徴とする請求項５９に記載の方法。
  61. 前記第１のパリティ検査行列は、複数の部分ブロックを含み、前記複数の部分ブロックのうち、第１の個数の部分ブロックは、前記情報部分にマッピングされ、前記複数の部分ブロックのうち、前記第１の個数の部分ブロックを除いた、第２の個数の部分ブロックは、前記パリティ部分にマッピングされることを特徴とする請求項６０に記載の方法。
  62. 前記部分ブロックのうち、予め設定された部分ブロックの各々には、予め設定された順列行列が一対一に対応することを特徴とする請求項６１に記載の方法。
  63. 前記決定されたパリティ検査行列に応じて、前記受信信号を復号して前記ブロックＬＤＰＣ符号を検出するステップは、
    前記決定されたパリティ検査行列に応じて、デインターリービング方式及びインターリービング方式を決定するステップと、
    前記受信信号の確率値を検出するステップと、
    前記受信信号の確率値から以前の復号過程で生成された信号を減算して、第１の信号を生成するステップと、
    前記第１の信号を前記デインターリービング方式でデインターリービングするステップと、
    前記デインターリービングされた信号の確率値を検出するステップと、
    前記デインターリービングされた信号の確率値から前記デインターリービングされた信号を減算して、第２の信号を生成するステップと、
    前記第２の信号を前記インターリービング方式でインターリービングした後に、前記インターリービングされた信号を反復復号して、前記ブロックＬＤＰＣ符号を検出するステップと、を含むことを特徴とする請求項６２に記載の方法。
  64. 前記第２のパリティ検査行列は、前記第１のパリティ検査行列の前記第１の個数の部分ブロックのうち、予め設定された個数の部分ブロックを、前記短縮方式を用いて短縮させたパリティ検査行列であることを特徴とする請求項６３に記載の方法。
  65. 前記第１のパリティ検査行列は、前記符号化率が３/７であり、前記ブロックＬＤＰＣ符号の符号語の長さが４９Ｎsの場合、次のように表現されることを特徴とする請求項６４に記載の方法。
    ここで、各ブロックは、前記部分ブロックを示し、数字は、該当順列行列の指数を示し、数字の存在しないブロックは、０行列が対応する部分ブロックを示し、Ｉは、該当順列行列の指数が０である恒等行列を示すインデックスであり、Ｎsは、前記順列行列のサイズを示す。
  66. 前記第２のパリティ検査行列は、前記符号化率が１/３であり、前記ブロックＬＤＰＣ符号の符号語の長さが４２Ｎsの場合、第１のパリティ検査行列の第１の部分ブロック列から第７の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第８の部分ブロック列から第２１の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第２２の部分ブロック列から第４９の部分ブロック列に該当する部分行列を前記パリティにマッピングさせることによって生成されることを特徴とする請求項６５に記載の方法。
  67. 前記第１のパリティ検査行列及び第２のパリティ検査行列は、次数分布が最適化されたパリティ検査行列であることを特徴とする請求項６６に記載の方法。
  68. 前記第２のパリティ検査行列は、前記第１のパリティ検査行列の前記第２の個数の部分ブロックのうち、予め設定された個数の部分ブロックを穿孔方式を用いて穿孔させたパリティ検査行列であることを特徴とする請求項６３に記載の方法。
  69. 前記第１のパリティ検査行列は、前記符号化率が３/７であり、前記ブロックＬＤＰＣ符号の符号語の長さが４９Ｎsの場合、次のように表現されることを特徴とする請求項６８に記載の方法。
    ここで、各ブロックは、前記部分ブロックを示し、数字は、該当順列行列の指数を示し、数字の存在しないブロックは、０行列が対応する部分ブロックを示し、Ｉは、該当順列行列の指数が０である恒等行列を示すインデックスであり、Ｎsは、前記順列行列のサイズを示す。
  70. 前記第２のパリティ検査行列は、前記符号化率が１/２であり、前記ブロックＬＤＰＣ符号の符号語の長さが４２Ｎsの場合、第１のパリティ検査行列の第１の部分ブロック列から第２１の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第２２の部分ブロック列から第４９の部分ブロック列のうち、予め設定された７つの部分ブロック列を、前記穿孔方式を用いて穿孔させることによって生成されることを特徴とする請求項６９に記載の方法。
  71. 前記第１のパリティ検査行列及び第２のパリティ検査行列は、次数分布が最適化されたパリティ検査行列であることを特徴とする請求項７０に記載の方法。
  72. 前記穿孔される部分ブロック列は、前記第１のパリティ検査行列の第２３の部分ブロック列、第２７の部分ブロック列、第３１の部分ブロック列、第３５の部分ブロック列、第３９の部分ブロック列、第４３の部分ブロック列及び第４７の部分ブロック列であることを特徴とする請求項７１に記載の方法。
  73. 前記第１のパリティ検査行列は、前記符号化率が４/５であり、前記ブロックＬＤＰＣ符号の符号語の長さが５０Ｎsの場合、次のように表現されることを特徴とする請求項６４に記載の方法。
    ここで、各ブロックは、前記部分ブロックを示し、数字は、該当順列行列の指数を示し、数字の存在しないブロックは、０行列が対応する部分ブロックを示し、Ｉは、該当順列行列の指数が０である恒等行列を示すインデックスであり、Ｎsは、前記順列行列のサイズを示す。
  74. 前記第２のパリティ検査行列は、前記符号化率が１/３であり、前記ブロックＬＤＰＣ符号の符号語の長さが１５Ｎsの場合、第１のパリティ検査行列の第０の部分ブロック列から第３４の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第３５の部分ブロック列から第３９の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第４０の部分ブロック列から第４９の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成され、
    前記符号化率が１/２であり、前記ブロックＬＤＰＣ符号の符号語の長さが１２Ｎsの場合、前記第２のパリティ検査行列は、第１のパリティ検査行列の第０の部分ブロック列から第２９の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第３０の部分ブロック列から第３９の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第４０の部分ブロック列から第４９の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成され、
    前記符号化率が２/３であり、前記ブロックＬＤＰＣ符号の符号語の長さが３０Ｎsの場合、前記第２のパリティ検査行列は、第１のパリティ検査行列の第０の部分ブロック列から第１９の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第２０の部分ブロック列から第３９の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第４０の部分ブロック列から第４９の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成され、
    前記符号化率が３/４であり、前記ブロックＬＤＰＣ符号の符号語の長さが４０Ｎsの場合、前記第２のパリティ検査行列は、第１のパリティ検査行列の第０の部分ブロック列から第９の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第１０の部分ブロック列から第３９の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第４０の部分ブロック列から第４９の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成されることを特徴とする請求項７３に記載の方法。
  75. 前記第１のパリティ検査行列は、前記符号化率が４/５であり、前記ブロックＬＤＰＣ符号の符号語の長さが５０Ｎsの場合、次のように表現されることを特徴とする請求項６４に記載の方法。
    ここで、各ブロックは、前記部分ブロックを示し、数字は、該当順列行列の指数を示し、数字の存在しないブロックは、０行列が対応する部分ブロックを示し、Ｉは、該当順列行列の指数が０である恒等行列を示すインデックスであり、Ｎsは、前記順列行列のサイズを示す。
  76. 前記第２のパリティ検査行列は、前記符号化率が１/３であり、前記ブロックＬＤＰＣ符号の符号語の長さが１５Ｎsの場合、第１のパリティ検査行列の第０の部分ブロック列から第３４の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第３５の部分ブロック列から第３９の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第４０の部分ブロック列から第４９の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成され、
    前記符号化率が１/２であり、前記ブロックＬＤＰＣ符号の符号語の長さが１２Ｎsの場合、前記第２のパリティ検査行列は、第１のパリティ検査行列の第０の部分ブロック列から第２９の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第３０の部分ブロック列から第３９の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第４０の部分ブロック列から第４９の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成され、
    前記符号化率が２/３であり、前記ブロックＬＤＰＣ符号の符号語の長さが３０Ｎsの場合、前記第２のパリティ検査行列は、第１のパリティ検査行列の第０の部分ブロック列から第１９の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第２０の部分ブロック列から第３９の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第４０の部分ブロック列から第４９の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成され、
    前記符号化率が３/４であり、前記ブロックＬＤＰＣ符号の符号語の長さが４０Ｎsの場合、前記第２のパリティ検査行列は、第１のパリティ検査行列の第０の部分ブロック列から第９の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第１０の部分ブロック列から第３９の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第４０の部分ブロック列から第４９の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成されることを特徴とする請求項７５に記載の方法。
  77. 前記第１のパリティ検査行列は、前記符号化率が２/３であり、前記ブロックＬＤＰＣ符号の符号語の長さが４８Ｎsの場合、次のように表現されることを特徴とする請求項６４に記載の方法。
    ここで、各ブロックは、前記部分ブロックを示し、数字は、該当順列行列の指数を示し、数字の存在しないブロックは、０行列が対応する部分ブロックを示し、Ｉは、該当順列行列の指数が０である恒等行列を示すインデックスであり、Ｎsは、前記順列行列のサイズを示す。
  78. 前記第２のパリティ検査行列は、前記符号化率が１/２であり、前記ブロックＬＤＰＣ符号の符号語の長さが３２Ｎsの場合、第１のパリティ検査行列の第０の部分ブロック列から第１５の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第１６の部分ブロック列から第３１の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第３２の部分ブロック列から第４７の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成されることを特徴とする請求項７７に記載の方法。
  79. 前記第１のパリティ検査行列は、前記符号化率が３/４であり、前記ブロックＬＤＰＣ符号の符号語の長さが４８Ｎsの場合、次のように表現されることを特徴とする請求項６４に記載の方法。
    ここで、各ブロックは、前記部分ブロックを示し、数字は、該当順列行列の指数を示し、数字の存在しないブロックは、０行列が対応する部分ブロックを示し、Ｉは、該当順列行列の指数が０である恒等行列を示すインデックスであり、Ｎsは、前記順列行列のサイズを示す。
  80. 前記第２のパリティ検査行列は、前記符号化率が２/３であり、前記ブロックＬＤＰＣ符号の符号語の長さが３６Ｎsの場合、第１のパリティ検査行列の第０の部分ブロック列から第１１の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第１２の部分ブロック列から第３５の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第３６の部分ブロック列から第４７の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成され、
    前記符号化率が１/２であり、前記ブロックＬＤＰＣ符号の符号語の長さが２４Ｎsの場合、第１のパリティ検査行列の第０の部分ブロック列から第２３の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第２４の部分ブロック列から第３５の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第３６の部分ブロック列から第４７の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成されることを特徴とする請求項７９に記載の方法。
  81. 前記第１のパリティ検査行列は、前記符号化率が３/４であり、前記ブロックＬＤＰＣ符号の符号語の長さが４８Ｎsの場合、次のように表現されることを特徴とする請求項６４に記載の方法。
    ここで、各ブロックは、前記部分ブロックを示し、数字は、該当順列行列の指数を示し、数字の存在しないブロックは、０行列が対応する部分ブロックを示し、Ｉは、該当順列行列の指数が０である恒等行列を示すインデックスであり、Ｎsは、前記順列行列のサイズを示す。
  82. 前記第２のパリティ検査行列は、前記符号化率が２/３であり、前記ブロックＬＤＰＣ符号の符号語の長さが３６Ｎsの場合、第１のパリティ検査行列の第０の部分ブロック列から第１１の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第１２の部分ブロック列から第３５の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第３６の部分ブロック列から第４７の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成され、
    前記符号化率が１/２であり、前記ブロックＬＤＰＣ符号の符号語の長さが２４Ｎsの場合、第１のパリティ検査行列の第０の部分ブロック列から第２３の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第２４の部分ブロック列から第３５の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第３６の部分ブロック列から第４７の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成されることを特徴とする請求項８１に記載の方法。
  83. 可変符号化率を有するブロックＬＤＰＣ符号を復号する装置であって、
    信号を受信する受信機と、
    復号するブロックＬＤＰＣ符号の符号化率に応じて、第１のパリティ検査行列及び第２のパリティ検査行列のうち、一つを決定し、前記決定されたパリティ検査行列に応じて前記受信信号を復号して前記ブロックＬＤＰＣ符号を検出する復号器と、を含むことを特徴とする装置。
  84. 前記第１のパリティ検査行列は、前記ブロックＬＤＰＣ符号が予め設定されている符号化率を有するように生成されたパリティ検査行列であることを特徴とする請求項８３に記載の装置。
  85. 前記第１のパリティ検査行列は、情報語にマッピングされる情報部分と、パリティ語にマッピングされるパリティ部分と、を含むことを特徴とする請求項８４に記載の装置。
  86. 前記第１のパリティ検査行列は、複数の部分ブロックを含み、前記複数の部分ブロックのうち、第１の個数の部分ブロックは、前記情報部分にマッピングされ、前記複数の部分ブロックのうち、前記第１の個数の部分ブロックを除いた、第２の個数の部分ブロックは、前記パリティ部分にマッピングされることを特徴とする請求項８５に記載の装置。
  87. 前記部分ブロックのうち、予め設定された部分ブロックの各々には、予め設定された順列行列が一対一に対応することを特徴とする請求項８６に記載の装置。
  88. 前記復号器は、
    前記復号するブロックＬＤＰＣ符号の符号化率に応じて、第１のパリティ検査行列及び第２のパリティ検査行列のうち、一つを決定する第１の制御器と、
    前記決定されたパリティ検査行列を構成する各列のウェイトに応じて変数ノードを接続して、受信信号の確率値を検出する変数ノード復号器と、
    前記変数ノード復号器から出力された信号から、以前の復号過程で生成された信号を減算する第１の加算器と、
    前記第１の加算器から出力された信号を、前記決定されたパリティ検査行列に応じて設定されたデインターリービング方式を用いて、デインターリービングするデインターリーバと、
    前記決定されたパリティ検査行列を構成する各行のウェイトに応じて検査ノードを接続して、前記デインターリーバから出力された信号の確率値を検出する検査ノード復号器と、
    前記検査ノード復号器から出力された信号から、前記デインターリーバから出力された信号を減算する第２の加算器と、
    前記第２の加算器から出力された信号を、前記決定されたパリティ検査行列に応じて設定されたインターリービング方式を用いてインターリービングして、前記変数ノード復号器及び前記第１の加算器に出力するインターリーバと、
    前記デインターリービング方式及びインターリービング方式を、前記決定されたパリティ検査行列に応じて制御する第２の制御器と、を含むことを特徴とする８７に記載の装置。
  89. 前記第２のパリティ検査行列は、前記第１のパリティ検査行列の前記第１の個数の部分ブロックのうち、予め設定された個数の部分ブロックを、前記短縮方式を用いて短縮させたパリティ検査行列であることを特徴とする請求項８８に記載の装置。
  90. 前記第１のパリティ検査行列は、前記符号化率が３/７であり、前記ブロックＬＤＰＣ符号の符号語の長さが４９Ｎsの場合、次のように表現されることを特徴とする請求項８９に記載の装置。
    ここで、各ブロックは、前記部分ブロックを示し、数字は、該当順列行列の指数を示し、数字の存在しないブロックは、０行列が対応する部分ブロックを示し、Ｉは、該当順列行列の指数が０である恒等行列を示すインデックスであり、Ｎsは、前記順列行列のサイズを示す。
  91. 前記第２のパリティ検査行列は、前記符号化率が１/３であり、前記ブロックＬＤＰＣ符号の符号語の長さが４２Ｎsの場合、第１のパリティ検査行列の第１の部分ブロック列から第７の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第８の部分ブロック列から第２１の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第２２の部分ブロック列から第４９の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成されることを特徴とする請求項９０に記載の装置。
  92. 前記第１のパリティ検査行列及び第２のパリティ検査行列は、次数分布が最適化されたパリティ検査行列であることを特徴とする請求項９１に記載の装置。
  93. 前記第２のパリティ検査行列は、前記第１のパリティ検査行列の前記第２の個数の部分ブロックのうち、予め設定された個数の部分ブロックを、穿孔方式を用いて穿孔させたパリティ検査行列であることを特徴とする請求項８８に記載の装置。
  94. 前記第１のパリティ検査行列は、前記符号化率が３/７であり、前記ブロックＬＤＰＣ符号の符号語の長さが４９Ｎsの場合、次のように表現されることを特徴とする請求項９３に記載の方法。
    ここで、各ブロックは、前記部分ブロックを示し、数字は、該当順列行列の指数を示し、数字の存在しないブロックは、０行列が対応する部分ブロックを示し、Ｉは、該当順列行列の指数が０である恒等行列を示すインデックスであり、Ｎsは、前記順列行列のサイズを示す。
  95. 前記第２のパリティ検査行列は、前記符号化率が１/２であり、前記ブロックＬＤＰＣ符号の符号語の長さが４２Ｎsの場合、前記第１のパリティ検査行列の第１の部分ブロック列から第２１の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第２２の部分ブロック列から第４９の部分ブロック列のうち、予め設定された７つの部分ブロック列を、前記穿孔方式を用いて穿孔させることによって生成されることを特徴とする請求項９４に記載の装置。
  96. 前記第１のパリティ検査行列及び第２のパリティ検査行列は、次数分布が最適化されたパリティ検査行列であることを特徴とする請求項９５に記載の装置。
  97. 前記穿孔される部分ブロック列は、前記第１のパリティ検査行列の第２３の部分ブロック列、第２７の部分ブロック列、第３１の部分ブロック列、第３５の部分ブロック列、第３９の部分ブロック列、第４３の部分ブロック列及び第４７の部分ブロック列であることを特徴とする請求項９６に記載の装置。
  98. 前記第１のパリティ検査行列は、前記符号化率が４/５であり、前記ブロックＬＤＰＣ符号の符号語の長さが５０Ｎsの場合、次のように表現されることを特徴とする請求項８９に記載の装置。
    ここで、各ブロックは、前記部分ブロックを示し、数字は、該当順列行列の指数を示し、数字の存在しないブロックは、０行列が対応する部分ブロックを示し、Ｉは、該当順列行列の指数が０である恒等行列を示すインデックスであり、Ｎsは、前記順列行列のサイズを示す。
  99. 前記第２のパリティ検査行列は、前記符号化率が１/３であり、前記ブロックＬＤＰＣ符号の符号語の長さが１５Ｎsの場合、前記第１のパリティ検査行列の第０の部分ブロック列から第３４の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第３５の部分ブロック列から第３９の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第４０の部分ブロック列から第４９の部分ブロック列に該当する部分行列を、前記パリティ語にマッピングさせることによって生成され、
    前記符号化率が１/２であり、前記ブロックＬＤＰＣ符号の符号語の長さが１２Ｎsの場合、前記第２のパリティ検査行列は、前記第１のパリティ検査行列の第０の部分ブロック列から第２９の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第３０の部分ブロック列から第３９の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第４０の部分ブロック列から第４９の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成され、
    前記符号化率が２/３であり、前記ブロックＬＤＰＣ符号の符号語の長さが３０Ｎsの場合、前記第２のパリティ検査行列は、前記第１のパリティ検査行列の第０の部分ブロック列から第１９の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第２０の部分ブロック列から第３９の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第４０の部分ブロック列から第４９の部分ブロック列に該当する部分行列を、前記パリティ語にマッピングさせることによって生成され、
    前記符号化率が３/４であり、前記ブロックＬＤＰＣ符号の符号語の長さが４０Ｎsの場合、前記第２のパリティ検査行列は、前記第１のパリティ検査行列の第０の部分ブロック列から第９の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第１０の部分ブロック列から第３９の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第４０の部分ブロック列から第４９の部分ブロック列に該当する部分行列を、前記パリティ語にマッピングさせることによって生成されることを特徴とする請求項９８に記載の装置。
  100. 前記第１のパリティ検査行列は、前記符号化率が４/５であり、前記ブロックＬＤＰＣ符号の符号語の長さが５０Ｎsの場合、次のように表現されることを特徴とする請求項８９に記載の方法。
    ここで、各ブロックは、前記部分ブロックを示し、数字は、該当順列行列の指数を示し、数字の存在しないブロックは、０行列が対応する部分ブロックを示し、Ｉは、該当順列行列の指数が０である恒等行列を示すインデックスであり、Ｎsは、前記順列行列のサイズを示す。
  101. 前記第２のパリティ検査行列は、前記符号化率が１/３であり、前記ブロックＬＤＰＣ符号の符号語の長さが１５Ｎsの場合、前記第１のパリティ検査行列の第０の部分ブロック列から第３４の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第３５の部分ブロック列から第３９の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第４０の部分ブロック列から第４９の部分ブロック列に該当する部分行列を、前記パリティ語にマッピングさせることによって生成され、
    前記符号化率が１/２であり、前記ブロックＬＤＰＣ符号の符号語の長さが１２Ｎsの場合、前記第２のパリティ検査行列は、前記第１のパリティ検査行列の第０の部分ブロック列から第２９の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第３０の部分ブロック列から第３９の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第４０の部分ブロック列から第４９の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成され、
    前記符号化率が２/３であり、前記ブロックＬＤＰＣ符号の符号語の長さが３０Ｎsの場合、前記第２のパリティ検査行列は、前記第１のパリティ検査行列の第０の部分ブロック列から第１９の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第２０の部分ブロック列から第３９の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第４０の部分ブロック列から第４９の部分ブロック列に該当する部分行列を、前記パリティ語にマッピングさせることによって生成され、
    前記符号化率が３/４であり、前記ブロックＬＤＰＣ符号の符号語の長さが４０Ｎsの場合、前記第２のパリティ検査行列は、前記第１のパリティ検査行列の第０の部分ブロック列から第９の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第１０の部分ブロック列から第３９の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第４０の部分ブロック列から第４９の部分ブロック列に該当する部分行列を、前記パリティにマッピングさせることによって生成されることを特徴とする請求項１００に記載の装置。
  102. 前記第１のパリティ検査行列は、前記符号化率が２/３であり、前記ブロックＬＤＰＣ符号の符号語の長さが４８Ｎsの場合、次のように表現されることを特徴とする請求項８９に記載の装置。
    ここで、各ブロックは、前記部分ブロックを示し、数字は、該当順列行列の指数を示し、数字の存在しないブロックは、０行列が対応する部分ブロックを示し、Ｉは、該当順列行列の指数が０である恒等行列を示すインデックスであり、Ｎsは、前記順列行列のサイズを示す。
  103. 前記第２のパリティ検査行列は、前記符号化率が１/２であり、前記ブロックＬＤＰＣ符号の符号語の長さが３２Ｎsの場合、前記第１のパリティ検査行列の第０の部分ブロック列から第１５の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第１６の部分ブロック列から第３１の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第３２の部分ブロック列から第４７の部分ブロック列に該当する部分行列を、前記パリティ語にマッピングさせることによって生成されることを特徴とする請求項１０２に記載の装置。
  104. 前記第１のパリティ検査行列は、前記符号化率が３/４であり、前記ブロックＬＤＰＣ符号の符号語の長さが４８Ｎsの場合、次のように表現されることを特徴とする請求項８９に記載の装置。
    ここで、各ブロックは、前記部分ブロックを示し、数字は、該当順列行列の指数を示し、数字の存在しないブロックは、０行列が対応する部分ブロックを示し、Ｉは、該当順列行列の指数が０である恒等行列を示すインデックスであり、Ｎsは、前記順列行列のサイズを示す。
  105. 前記第２のパリティ検査行列は、前記符号化率が２/３であり、前記ブロックＬＤＰＣ符号の符号語の長さが３６Ｎsの場合、前記第１のパリティ検査行列の第０の部分ブロック列から第１１の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第１２の部分ブロック列から第３５の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第３６の部分ブロック列から第４７の部分ブロック列に該当する部分行列を、前記パリティ語にマッピングさせることによって生成され、
    前記符号化率が１/２であり、前記ブロックＬＤＰＣ符号の符号語の長さが２４Ｎsの場合、前記第２のパリティ検査行列は、前記第１のパリティ検査行列の第０の部分ブロック列から第２３の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第２４の部分ブロック列から第３５の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第３６の部分ブロック列から第４７の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成されることを特徴とする請求項１０４に記載の装置。
  106. 前記第１のパリティ検査行列は、前記符号化率が３/４であり、前記ブロックＬＤＰＣ符号の符号語の長さが４８Ｎsの場合、次のように表現されることを特徴とする請求項８９に記載の装置。
    ここで、各ブロックは、前記部分ブロックを示し、数字は、該当順列行列の指数を示し、数字の存在しないブロックは、０行列が対応する部分ブロックを示し、Ｉは、該当順列行列の指数が０である恒等行列を示すインデックスであり、Ｎsは、前記順列行列のサイズを示す。
  107. 前記第２のパリティ検査行列は、前記符号化率が２/３であり、前記ブロックＬＤＰＣ符号の符号語の長さが３６Ｎsの場合、前記第１のパリティ検査行列の第０の部分ブロック列から第１１の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第１２の部分ブロック列から第３５の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第３６の部分ブロック列から第４７の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成され、
    前記符号化率が１/２であり、前記ブロックＬＤＰＣ符号の符号語の長さが２４Ｎsの場合、前記第２のパリティ検査行列は、前記第１のパリティ検査行列の第０の部分ブロック列から第２３の部分ブロック列を、前記短縮方式を用いて短縮させた後に、第２４の部分ブロック列から第３５の部分ブロック列に該当する部分行列を前記情報語にマッピングさせ、第３６の部分ブロック列から第４７の部分ブロック列に該当する部分行列を前記パリティ語にマッピングさせることによって生成されることを特徴とする請求項１０６に記載の装置。
JP2007504895A 2004-05-12 2005-05-12 可変符号化率を有するブロック低密度パリティ検査符号の符号化／復号装置及び方法 Active JP4555333B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR20040033329 2004-05-12
KR20040035750 2004-05-19
KR20040039661 2004-06-01
KR1020040066574A KR20050118056A (ko) 2004-05-12 2004-08-16 다양한 부호율을 갖는 Ｂｌｏｃｋ ＬＤＰＣ 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치
PCT/KR2005/001397 WO2005109662A1 (en) 2004-05-12 2005-05-12 Apparatus and method for encoding and decoding block low density parity check codes with a variable coding rate

Publications (2)

Publication Number Publication Date
JP2007531385A true JP2007531385A (ja) 2007-11-01
JP4555333B2 JP4555333B2 (ja) 2010-09-29

Family

ID=34936441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007504895A Active JP4555333B2 (ja) 2004-05-12 2005-05-12 可変符号化率を有するブロック低密度パリティ検査符号の符号化／復号装置及び方法

Country Status (10)

Country Link
US (2) US7502987B2 (ja)
EP (1) EP1596501B1 (ja)
JP (1) JP4555333B2 (ja)
KR (2) KR20050118056A (ja)
CN (1) CN100568755C (ja)
AU (1) AU2005241855C1 (ja)
CA (1) CA2560456C (ja)
DE (1) DE602005014037D1 (ja)
RU (1) RU2354045C2 (ja)
WO (1) WO2005109662A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008503975A (ja) * 2004-06-24 2008-02-07 エルジー エレクトロニクス インコーポレイティド Ｌｄｐｃコードを用いた可変コードレート適応符号化及び復号化方法
JP2011507329A (ja) * 2007-12-06 2011-03-03 サムスン エレクトロニクス カンパニー リミテッド 低密度パリティ検査符号を使用する通信システムにおけるチャネル符号化及び復号化方法並びにその装置
JP2011512106A (ja) * 2008-02-11 2011-04-14 サムスン エレクトロニクス カンパニー リミテッド 低密度パリティ検査符号を使用する通信システムにおけるチャネル符号化及び復号化方法並びにその装置
JP2011514049A (ja) * 2008-02-26 2011-04-28 サムスン エレクトロニクス カンパニー リミテッド 低密度パリティ検査符号を使用する通信システムにおけるチャネル符号化及び復号化方法並びにその装置
JP2011514775A (ja) * 2008-03-03 2011-05-06 サムスン エレクトロニクス カンパニー リミテッド 低密度パリティ検査符号を使用する通信システムにおけるチャネル符号化及び復号化装置並びにその方法
US8321745B2 (en) 2008-03-03 2012-11-27 Samsung Electronics Co., Ltd Apparatus and method for channel encoding and decoding in communication system using low-density parity-check codes
JP2016507200A (ja) * 2013-02-13 2016-03-07 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 高並列性、低エラーフロア、および簡単な符号化原理を有するリフトされたｌｄｐｃ符号のための設計

Families Citing this family (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005107124A1 (en) * 2004-04-28 2005-11-10 Samsung Electronics Co., Ltd. Apparatus and method for coding/decoding block low density parity check code with variable block length
KR20050118056A (ko) * 2004-05-12 2005-12-15 삼성전자주식회사 다양한 부호율을 갖는 Ｂｌｏｃｋ ＬＤＰＣ 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치
US7516391B2 (en) 2004-08-16 2009-04-07 Samsung Electronics Co., Ltd Apparatus and method for coding/decoding block low density parity check code with variable block length
US7752520B2 (en) * 2004-11-24 2010-07-06 Intel Corporation Apparatus and method capable of a unified quasi-cyclic low-density parity-check structure for variable code rates and sizes
KR100913876B1 (ko) * 2004-12-01 2009-08-26 삼성전자주식회사 저밀도 패리티 검사 부호의 생성 방법 및 장치
US7802172B2 (en) * 2005-06-20 2010-09-21 Stmicroelectronics, Inc. Variable-rate low-density parity check codes with constant blocklength
US7657816B2 (en) * 2005-07-13 2010-02-02 Leanics Corporation Low-complexity hybrid LDPC code encoder
US7934147B2 (en) * 2005-08-03 2011-04-26 Qualcomm Incorporated Turbo LDPC decoding
US8196025B2 (en) * 2005-08-03 2012-06-05 Qualcomm Incorporated Turbo LDPC decoding
FR2890806B1 (fr) * 2005-09-09 2008-02-22 Thales Sa Procede d'amelioration de decodage iteratif de codes
KR100809616B1 (ko) 2005-10-19 2008-03-05 삼성전자주식회사 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법
US7661037B2 (en) * 2005-10-27 2010-02-09 Samsung Electronics Co., Ltd. LDPC concatenation rules for IEEE 802.11n systems
KR101351140B1 (ko) 2005-11-22 2014-01-15 조지아 테크 리서치 코오포레이션 통신 시스템에서 신호 송수신 장치 및 방법
JP4558638B2 (ja) * 2005-12-15 2010-10-06 富士通株式会社 符号器および復号器
US7620880B2 (en) * 2005-12-20 2009-11-17 Samsung Electronics Co., Ltd. LDPC concatenation rules for IEEE 802.11n system with packets length specified in OFDM symbols
EP1966897A4 (en) * 2005-12-27 2012-05-30 Lg Electronics Inc DEVICES AND METHODS FOR DECODING USING A CHANNEL CODE OR LPDC
US8132072B2 (en) * 2006-01-06 2012-03-06 Qualcomm Incorporated System and method for providing H-ARQ rate compatible codes for high throughput applications
US7631246B2 (en) * 2006-01-09 2009-12-08 Broadcom Corporation LDPC (low density parity check) code size adjustment by shortening and puncturing
EP1992072A1 (en) * 2006-01-27 2008-11-19 Jacobs University Bremen gGmbH Check-irregular ldpc codes for uep
KR100981500B1 (ko) 2006-02-07 2010-09-10 삼성전자주식회사 저밀도 패러티 검사 부호 기반의 하이브리드 재전송 방법
KR100929080B1 (ko) 2006-02-20 2009-11-30 삼성전자주식회사 통신 시스템에서 신호 송수신 장치 및 방법
KR100975558B1 (ko) * 2006-05-03 2010-08-13 삼성전자주식회사 통신 시스템에서 신호 송수신 장치 및 방법
KR101191196B1 (ko) * 2006-06-07 2012-10-15 엘지전자 주식회사 패리티 검사 행렬을 이용하여 부호화 및 복호화하는 방법
US8020062B2 (en) 2006-06-15 2011-09-13 Samsung Electronics Co., Ltd. Apparatus and method of encoding/decoding block low density parity check codes in a communication system
JP5215537B2 (ja) * 2006-06-28 2013-06-19 三星電子株式会社 情報符号化装置、情報復号装置、情報符号化方法、および情報復号方法
JP4283829B2 (ja) * 2006-08-17 2009-06-24 株式会社モバイルテクノ 低密度パリティチェック符号復号装置
US8689092B2 (en) * 2006-09-18 2014-04-01 Availink, Inc. Family of LDPC codes for video broadcasting applications
US7613981B2 (en) * 2006-10-06 2009-11-03 Freescale Semiconductor, Inc. System and method for reducing power consumption in a low-density parity-check (LDPC) decoder
KR100981501B1 (ko) * 2006-11-06 2010-09-10 연세대학교 산학협력단 통신 시스템에서 신호 송신 장치 및 방법
US8209582B1 (en) * 2006-11-07 2012-06-26 Marvell International Ltd. Systems and methods for optimizing a product code structure
US8255763B1 (en) * 2006-11-08 2012-08-28 Marvell International Ltd. Error correction system using an iterative product code
US8117514B2 (en) * 2006-11-13 2012-02-14 Qualcomm Incorporated Methods and apparatus for encoding data in a communication network
KR100833515B1 (ko) * 2006-12-05 2008-05-29 한국전자통신연구원 가변 정보 길이 및 가변 부호율을 가진 ｌｄｐｃ 부호의패리티 검사 행렬 생성 방법, 부/복호화 방법 및 이를이용하는 장치
US7913149B2 (en) * 2006-12-20 2011-03-22 Lsi Corporation Low complexity LDPC encoding algorithm
CN101217337B (zh) * 2007-01-01 2013-01-23 中兴通讯股份有限公司 一种支持递增冗余混合自动重传的低密度奇偶校验码编码装置和方法
WO2008092040A2 (en) * 2007-01-24 2008-07-31 Qualcomm Incorporated Ldpc encoding and decoding of packets of variable sizes
JPWO2008093717A1 (ja) * 2007-01-31 2010-05-20 パナソニック株式会社 無線通信装置およびパンクチャリング方法
US7861134B2 (en) * 2007-02-28 2010-12-28 Cenk Kose Methods and systems for LDPC coding
KR100996030B1 (ko) * 2007-03-06 2010-11-22 삼성전자주식회사 통신 시스템에서 신호 송수신 장치 및 방법
KR101319891B1 (ko) * 2007-03-14 2013-10-29 엘지전자 주식회사 블록 코드를 이용한 부호화가 수행된 신호를 데이터처리하는 방법
KR101119302B1 (ko) * 2007-04-20 2012-03-19 재단법인서울대학교산학협력재단 통신 시스템에서 저밀도 패리티 검사 부호 부호화 장치 및방법
KR20080102902A (ko) * 2007-05-22 2008-11-26 삼성전자주식회사 가변 부호화율을 가지는 ｌｄｐｃ 부호 설계 방법, 장치 및그 정보 저장 매체
KR101524869B1 (ko) * 2007-06-04 2015-06-02 삼성전자주식회사 저밀도 패리티 검사 부호의 부호화 및 복호화 장치 및 방법
US7966548B2 (en) * 2007-06-29 2011-06-21 Alcatel-Lucent Usa Inc. Method and system for encoding data using rate-compatible irregular LDPC codes based on edge growth and parity splitting
CN103220004B (zh) * 2007-09-28 2017-05-10 松下电器产业株式会社 发送方法和装置、接收方法和装置
CN101414833B (zh) * 2007-10-19 2010-08-04 中兴通讯股份有限公司 低密度生成矩阵码的编码方法及装置
TWI497920B (zh) * 2007-11-26 2015-08-21 Sony Corp Data processing device and data processing method
US8473824B1 (en) * 2008-09-08 2013-06-25 Marvell International Ltd. Quasi-cyclic low-density parity-check (QC-LDPC) encoder
KR101502624B1 (ko) * 2007-12-06 2015-03-17 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호화/복호화 방법 및 장치
AU2012200530B2 (en) * 2007-12-06 2014-02-20 Postech Academy Industry Foundation Method and apparatus for encoding and decoding channel in a communication system using low-density parity-check codes
RU2446585C2 (ru) * 2007-12-06 2012-03-27 Самсунг Электроникс Ко., Лтд. Способ и устройство для кодирования и декодирования канала в системе связи с использованием кодов проверок на четность с малой плотностью
KR20090064709A (ko) * 2007-12-17 2009-06-22 한국전자통신연구원 Ｌｄｐｃ 부호의 패리티 검사 행렬 생성 장치 및 그방법과, 그를 이용한 ｌｄｐｃ 부/복호화 장치
CN101911503A (zh) * 2007-12-29 2010-12-08 上海贝尔股份有限公司 Ldpc码的编码方法和编码设备
KR101502677B1 (ko) * 2008-02-11 2015-03-16 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치
EP2093887B1 (en) * 2008-02-18 2013-08-28 Samsung Electronics Co., Ltd. Apparatus and method for channel encoding and decoding in a communication system using low-density parity-check codes
KR101503133B1 (ko) * 2008-02-26 2015-03-18 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치
KR101503058B1 (ko) 2008-02-26 2015-03-18 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치
KR101554064B1 (ko) * 2008-02-26 2015-09-17 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치
KR101449750B1 (ko) * 2008-03-05 2014-10-15 삼성전자주식회사 저밀도 패리티 검사 부호 생성 장치 및 방법
WO2009150707A1 (ja) * 2008-06-09 2009-12-17 パイオニア株式会社 検査行列の生成方法及び検査行列、並びに復号装置及び復号方法
CN101686061A (zh) * 2008-09-27 2010-03-31 松下电器产业株式会社 构造低密度奇偶校验码的方法及发送/接收装置和系统
CN102265520B (zh) * 2008-12-26 2014-05-14 松下电器产业株式会社 编码方法、编码器以及解码器
US8201068B2 (en) * 2009-01-06 2012-06-12 Mediatek Inc. Method for generating parity-check matrix
JP4898858B2 (ja) 2009-03-02 2012-03-21 パナソニック株式会社 符号化器、復号化器及び符号化方法
US8214721B2 (en) * 2009-07-08 2012-07-03 Broadcom Corporation System and method for achieving higher data rates in physical layer devices
EP2282471A1 (en) * 2009-08-07 2011-02-09 Thomson Licensing Data transmission using low density parity check coding and constellation mapping
EP2282470A1 (en) 2009-08-07 2011-02-09 Thomson Licensing Data reception using low density parity check coding and constellation mapping
EP3474454B1 (en) * 2009-11-13 2022-02-23 Panasonic Intellectual Property Corporation of America Encoding method, decoding method, coder and decoder
US8423861B2 (en) * 2009-11-19 2013-04-16 Lsi Corporation Subwords coding using different interleaving schemes
FR2953666B1 (fr) * 2009-12-09 2012-07-13 Commissariat Energie Atomique Procede de codage ldpc a redondance incrementale
CN101777920B (zh) * 2009-12-24 2015-03-25 北京韦加航通科技有限责任公司 低密度奇偶校验码的编码方法和编码译码装置
KR101670511B1 (ko) 2010-05-07 2016-10-28 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치
KR101117247B1 (ko) * 2010-11-16 2012-03-16 한국전기연구원 정보 비트 변화에 따른 가변 부호율 ｌｄｐｃ 부호의 부호화기 설계방법 및 그 부호화기
JP5132758B2 (ja) * 2010-12-13 2013-01-30 株式会社東芝 誤り訂正復号器及び記憶装置
US8839069B2 (en) * 2011-04-08 2014-09-16 Micron Technology, Inc. Encoding and decoding techniques using low-density parity check codes
KR101272846B1 (ko) * 2011-11-22 2013-06-10 성균관대학교산학협력단 저밀도 패리티 검사 부호를 이용한 분산 소스 부호화 및 복호화 방법, 그리고 분산 소스 부호화 및 복호화 장치
US9048875B2 (en) * 2012-03-28 2015-06-02 Intel Corporation Conserving computing resources during error correction
KR101881877B1 (ko) * 2012-04-19 2018-07-25 삼성전자주식회사 Ｌｄｐｃ 부호 복호기 및 복호 방법
CN103067024B (zh) * 2012-12-31 2015-12-02 中国科学院微电子研究所 低密度生成矩阵码的生成矩阵构造和编解码方法及装置
US9513989B2 (en) * 2013-03-26 2016-12-06 Seagate Technology Llc Priori information based post-processing in low-density parity-check code decoders
US9362952B2 (en) 2013-06-14 2016-06-07 Samsung Electronics Co., Ltd. Apparatuses and methods for encoding and decoding of parity check codes
KR102080069B1 (ko) * 2013-09-25 2020-04-14 삼성전자주식회사 비이진 ldpc 부호를 사용하는 수신기에서 데이터를 복호하는 방법 및 장치
JP6165637B2 (ja) * 2014-01-08 2017-07-19 株式会社東芝 量子通信装置、量子通信方法及びプログラム
US9537508B1 (en) 2014-01-09 2017-01-03 Marvell International Ltd. Systems and methods for decoding cascade LDPC codes
US9564931B1 (en) 2014-01-09 2017-02-07 Marvell International Ltd. Systems and methods for using decoders of different complexity in a hybrid decoder architecture
CN104868972A (zh) * 2014-02-20 2015-08-26 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织映射方法及解交织解映射方法
CN110784287B (zh) * 2014-02-20 2022-04-05 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织映射方法及解交织解映射方法
CN111181572B (zh) * 2014-03-06 2024-04-23 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织映射方法及解交织解映射方法
CN104901773A (zh) * 2014-03-06 2015-09-09 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织映射方法及解交织解映射方法
CN104901772A (zh) * 2014-03-06 2015-09-09 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织映射方法及解交织解映射方法
CN104935398A (zh) * 2014-03-20 2015-09-23 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织映射方法及解交织解映射方法
CN104935399A (zh) * 2014-03-20 2015-09-23 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织映射方法及解交织解映射方法
CN104935397A (zh) * 2014-03-20 2015-09-23 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织映射方法及解交织解映射方法
CN105376023A (zh) * 2014-08-29 2016-03-02 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织和映射方法及解交织解映射方法
CN105450352A (zh) * 2014-08-29 2016-03-30 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织和映射方法及解交织解映射方法
US9590657B2 (en) * 2015-02-06 2017-03-07 Alcatel-Lucent Usa Inc. Low power low-density parity-check decoding
US9935654B2 (en) 2015-02-06 2018-04-03 Alcatel-Lucent Usa Inc. Low power low-density parity-check decoding
US9722633B2 (en) * 2015-02-11 2017-08-01 Mitsubishi Electric Research Laboratories, Inc. Method and system for reliable data communications with adaptive multi-dimensional modulations for variable-iteration decoding
CA3207618A1 (en) 2015-03-02 2016-09-09 Samsung Electronics Co., Ltd. Transmitter and method for generating additional parity thereof
KR101800414B1 (ko) * 2015-03-02 2017-11-23 삼성전자주식회사 송신 장치 및 그의 부가 패리티 생성 방법
US9955365B2 (en) 2015-04-15 2018-04-24 Qualcomm Incorporated Conditional progressive encoding and decoding
CN107615666A (zh) * 2015-09-16 2018-01-19 华为技术有限公司 Ldpc截短码的译码方法和译码设备
US10784901B2 (en) 2015-11-12 2020-09-22 Qualcomm Incorporated Puncturing for structured low density parity check (LDPC) codes
US10635909B2 (en) * 2015-12-30 2020-04-28 Texas Instruments Incorporated Vehicle control with efficient iterative triangulation
WO2017127973A1 (en) * 2016-01-25 2017-08-03 Qualcomm Incorporated Generation of polar codes with a variable block length utilizing puncturing
US11043966B2 (en) 2016-05-11 2021-06-22 Qualcomm Incorporated Methods and apparatus for efficiently generating multiple lifted low-density parity-check (LDPC) codes
US10454499B2 (en) * 2016-05-12 2019-10-22 Qualcomm Incorporated Enhanced puncturing and low-density parity-check (LDPC) code structure
US10291354B2 (en) 2016-06-14 2019-05-14 Qualcomm Incorporated High performance, flexible, and compact low-density parity-check (LDPC) code
US10318389B2 (en) * 2016-07-15 2019-06-11 Quantum Corporation Joint de-duplication-erasure coded distributed storage
US10509603B2 (en) 2016-07-29 2019-12-17 Western Digital Technologies, Inc. Hierarchical variable code rate error correction coding
KR102568716B1 (ko) * 2016-08-02 2023-08-21 삼성전자주식회사 Ldpc 코드의 디코딩을 위한 장치 및 방법
WO2018042597A1 (ja) * 2016-09-01 2018-03-08 三菱電機株式会社 誤り訂正復号装置及び光送受信装置
US10270559B2 (en) 2016-10-04 2019-04-23 At&T Intellectual Property I, L.P. Single encoder and decoder for forward error correction coding
US10243638B2 (en) 2016-10-04 2019-03-26 At&T Intellectual Property I, L.P. Forward error correction code selection in wireless systems
CN110089036B (zh) * 2016-12-27 2021-02-23 华为技术有限公司 一种数据传输方法、发送设备和接收设备
CN110535474B (zh) 2017-05-05 2023-06-06 华为技术有限公司 信息处理的方法、通信装置
KR102194029B1 (ko) 2017-06-15 2020-12-22 후아웨이 테크놀러지 컴퍼니 리미티드 정보 프로세싱 방법 및 통신 장치
CN107302420B (zh) * 2017-06-20 2019-11-08 北京科技大学 一种线性网络编码方法
CA3060788C (en) * 2017-06-25 2021-07-20 Lg Electronics Inc. Method for performing encoding on basis of parity check matrix of ldpc code in wireless communication system and terminal using same
CN109150197B (zh) 2017-06-27 2024-05-14 华为技术有限公司 信息处理的方法、装置和通信设备
US10963337B2 (en) 2018-01-08 2021-03-30 SK Hynix Inc. Memory system with super chip-kill recovery and method of operating such memory system
CN108449090B (zh) * 2018-01-25 2020-06-16 西安电子科技大学 一种可配置多码长、多码率的ldpc译码器
CN110198498B (zh) * 2018-02-24 2021-11-30 中兴通讯股份有限公司 一种开关控制方法、装置、设备及存储介质
CN110739976B (zh) * 2019-11-06 2022-03-18 中国电子科技集团公司第三十研究所 一种无短环qc-ldpc码的快速生成方法
WO2021152367A1 (en) * 2020-01-28 2021-08-05 Zeku Inc. Multiple-input and multiple-output (mimo) detection mechanism and related methods of operation
RU2743784C1 (ru) * 2020-11-13 2021-02-26 Акционерное Общество "Крафтвэй Корпорэйшн Плс" Способ кодирования данных на основе LDPC кода
RU2747050C1 (ru) * 2020-11-13 2021-04-23 Акционерное Общество "Крафтвэй Корпорэйшн Плс" Способ декодирования данных на основе LDPC кода
WO2023241687A1 (en) * 2022-06-17 2023-12-21 Mediatek Inc. Ldpc low coding rate designs for next-generation wlan

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068024A (ja) * 2001-06-11 2003-03-07 Fujitsu Ltd 記録再生装置、信号復号回路、エラー訂正方法、及び反復型復号器
WO2003073621A1 (fr) * 2002-02-28 2003-09-04 Mitsubishi Denki Kabushiki Kaisha Procede de generation de matrices d'inspection de code ldpc et dispositif de generation de matrices d'inspection
WO2004019268A1 (en) * 2002-08-20 2004-03-04 Flarion Technologies, Inc. Methods and apparatus for encoding ldpc codes
WO2006001668A2 (en) * 2004-06-24 2006-01-05 Lg Electronics Inc. Method of encoding and decoding adaptive to variable code rate using ldpc code

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2007042C1 (ru) 1991-02-22 1994-01-30 Морозов Андрей Константинович Система для кодирования и декодирования с исправлением ошибок
DE4128412C1 (ja) 1991-08-27 1992-12-10 Siemens Ag, 8000 Muenchen, De
US5515506A (en) * 1994-08-23 1996-05-07 Hewlett-Packard Company Encoding and decoding of dual-ported RAM parity using one shared parity tree and within one clock cycle
DE69931751T2 (de) 1998-08-20 2006-10-19 Samsung Electronics Co., Ltd. Vorrichtung und verfahren zur einfügung von vorher bekannten bits in die eingangsstufe eines kanalkodierers
DE60038924D1 (de) * 1999-03-12 2008-07-03 Koninkl Philips Electronics Nv Kodieren/dekodieren von n-bit-quellwörtern in korrespondierenden m-bit-kanalwörtern, und umgekehrt, damit die parität durch die umsetzung umgekehrt wird
CA2394263C (en) * 1999-12-20 2006-06-06 Research In Motion Limited Hybrid automatic repeat request system and method
CA2348941C (en) * 2000-05-26 2008-03-18 Stewart N. Crozier Method and system for high-spread high-distance interleaving for turbo-codes
KR20030036227A (ko) 2000-06-16 2003-05-09 어웨어, 인크. Ｌｄｐｃ 코드형 변조를 위한 시스템 및 방법
US6718502B1 (en) * 2000-08-11 2004-04-06 Data Storage Institute Precoders for partial response channels
WO2002091592A1 (en) * 2001-05-09 2002-11-14 Comtech Telecommunications Corp. Low density parity check codes and low density turbo product codes
US6633856B2 (en) * 2001-06-15 2003-10-14 Flarion Technologies, Inc. Methods and apparatus for decoding LDPC codes
US6789227B2 (en) 2001-07-05 2004-09-07 International Business Machines Corporation System and method for generating low density parity check codes using bit-filling
US6895547B2 (en) * 2001-07-11 2005-05-17 International Business Machines Corporation Method and apparatus for low density parity check encoding of data
EP1379001A3 (en) 2002-07-03 2004-03-10 Hughes Electronics Corporation Method and system for decoding low density parity check (LDPC) codes
KR100683600B1 (ko) * 2002-07-03 2007-02-16 휴우즈 일렉트로닉스 코오포레이션 구조화된 패리티 검사 행렬을 사용하여 저밀도 패리티검사(ｌｄｐｃ) 코드를 인코딩하는 방법
US7178080B2 (en) * 2002-08-15 2007-02-13 Texas Instruments Incorporated Hardware-efficient low density parity check code for digital communications
US7630456B2 (en) * 2002-09-09 2009-12-08 Lsi Corporation Method and/or apparatus to efficiently transmit broadband service content using low density parity code based coded modulation
US7222289B2 (en) * 2002-09-30 2007-05-22 Certance Llc Channel processor using reduced complexity LDPC decoder
KR20040033554A (ko) 2002-10-15 2004-04-28 삼성전자주식회사 에러 정정 부호화 장치 및 그 방법
US7702986B2 (en) * 2002-11-18 2010-04-20 Qualcomm Incorporated Rate-compatible LDPC codes
US7254769B2 (en) * 2002-12-24 2007-08-07 Electronics And Telecommunications Research Insitute Encoding/decoding apparatus using low density parity check code
JP4163023B2 (ja) * 2003-02-28 2008-10-08 三菱電機株式会社 検査行列生成方法および検査行列生成装置
JP4346929B2 (ja) * 2003-03-10 2009-10-21 三菱電機株式会社 量子鍵配送方法および通信装置
KR100996029B1 (ko) * 2003-04-29 2010-11-22 삼성전자주식회사 저밀도 패리티 검사 코드의 부호화 장치 및 방법
JP4225163B2 (ja) * 2003-05-13 2009-02-18 ソニー株式会社 復号装置および復号方法、並びにプログラム
US7222284B2 (en) * 2003-06-26 2007-05-22 Nokia Corporation Low-density parity-check codes for multiple code rates
KR100809619B1 (ko) * 2003-08-26 2008-03-05 삼성전자주식회사 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법
US20050160351A1 (en) * 2003-12-26 2005-07-21 Ko Young J. Method of forming parity check matrix for parallel concatenated LDPC code
KR100630177B1 (ko) * 2004-02-06 2006-09-29 삼성전자주식회사 최대 다이버시티 이득을 가지는 시공간 저밀도 패리티검사 부호 부호화/복호화 장치 및 방법
KR100981503B1 (ko) * 2004-02-13 2010-09-10 삼성전자주식회사 최대 오류 정정/오류 검출 능력을 가지는 저밀도 패리티검사 부호 부호화/복호화 장치 및 방법
US7260763B2 (en) * 2004-03-11 2007-08-21 Nortel Networks Limited Algebraic low-density parity check code design for variable block sizes and code rates
WO2005107124A1 (en) * 2004-04-28 2005-11-10 Samsung Electronics Co., Ltd. Apparatus and method for coding/decoding block low density parity check code with variable block length
KR20050118056A (ko) * 2004-05-12 2005-12-15 삼성전자주식회사 다양한 부호율을 갖는 Ｂｌｏｃｋ ＬＤＰＣ 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치
US7526717B2 (en) * 2004-06-16 2009-04-28 Samsung Electronics Co., Ltd. Apparatus and method for coding and decoding semi-systematic block low density parity check codes
US7516391B2 (en) * 2004-08-16 2009-04-07 Samsung Electronics Co., Ltd Apparatus and method for coding/decoding block low density parity check code with variable block length
KR100809616B1 (ko) * 2005-10-19 2008-03-05 삼성전자주식회사 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법
KR100929079B1 (ko) * 2005-10-31 2009-11-30 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템의 복호 장치 및 방법
US8020062B2 (en) * 2006-06-15 2011-09-13 Samsung Electronics Co., Ltd. Apparatus and method of encoding/decoding block low density parity check codes in a communication system
KR100834650B1 (ko) * 2006-09-04 2008-06-02 삼성전자주식회사 통신 시스템에서 신호 송수신 장치 및 방법
US8161363B2 (en) * 2006-12-04 2012-04-17 Samsung Electronics Co., Ltd Apparatus and method to encode/decode block low density parity check codes in a communication system
KR100996030B1 (ko) * 2007-03-06 2010-11-22 삼성전자주식회사 통신 시스템에서 신호 송수신 장치 및 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068024A (ja) * 2001-06-11 2003-03-07 Fujitsu Ltd 記録再生装置、信号復号回路、エラー訂正方法、及び反復型復号器
WO2003073621A1 (fr) * 2002-02-28 2003-09-04 Mitsubishi Denki Kabushiki Kaisha Procede de generation de matrices d'inspection de code ldpc et dispositif de generation de matrices d'inspection
WO2004019268A1 (en) * 2002-08-20 2004-03-04 Flarion Technologies, Inc. Methods and apparatus for encoding ldpc codes
WO2006001668A2 (en) * 2004-06-24 2006-01-05 Lg Electronics Inc. Method of encoding and decoding adaptive to variable code rate using ldpc code

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008503975A (ja) * 2004-06-24 2008-02-07 エルジー エレクトロニクス インコーポレイティド Ｌｄｐｃコードを用いた可変コードレート適応符号化及び復号化方法
JP2011507329A (ja) * 2007-12-06 2011-03-03 サムスン エレクトロニクス カンパニー リミテッド 低密度パリティ検査符号を使用する通信システムにおけるチャネル符号化及び復号化方法並びにその装置
JP2011512106A (ja) * 2008-02-11 2011-04-14 サムスン エレクトロニクス カンパニー リミテッド 低密度パリティ検査符号を使用する通信システムにおけるチャネル符号化及び復号化方法並びにその装置
JP2014030247A (ja) * 2008-02-11 2014-02-13 Samsung Electronics Co Ltd 低密度パリティ検査符号を使用する通信システムにおけるチャネル復号化方法及びその装置
JP2011514049A (ja) * 2008-02-26 2011-04-28 サムスン エレクトロニクス カンパニー リミテッド 低密度パリティ検査符号を使用する通信システムにおけるチャネル符号化及び復号化方法並びにその装置
JP2014014192A (ja) * 2008-02-26 2014-01-23 Samsung Electronics Co Ltd 低密度パリティ検査符号を使用するシステムにおけるチャネル復号化方法及びその装置
JP2014014193A (ja) * 2008-02-26 2014-01-23 Samsung Electronics Co Ltd 低密度パリティ検査符号を使用するシステムにおけるチャネル符号化及び復号化方法並びにその装置
JP2011514775A (ja) * 2008-03-03 2011-05-06 サムスン エレクトロニクス カンパニー リミテッド 低密度パリティ検査符号を使用する通信システムにおけるチャネル符号化及び復号化装置並びにその方法
US8321745B2 (en) 2008-03-03 2012-11-27 Samsung Electronics Co., Ltd Apparatus and method for channel encoding and decoding in communication system using low-density parity-check codes
JP2013179617A (ja) * 2008-03-03 2013-09-09 Samsung Electronics Co Ltd 低密度パリティ検査符号を使用するデジタルブロードキャスト通信システムにおけるチャネル復号化装置及びその方法
US8533556B2 (en) 2008-03-03 2013-09-10 Samsung Electronics Co., Ltd. Apparatus and method for channel encoding and decoding in communication system using low-density parity-check codes
JP2016507200A (ja) * 2013-02-13 2016-03-07 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 高並列性、低エラーフロア、および簡単な符号化原理を有するリフトされたｌｄｐｃ符号のための設計

Also Published As

Publication number Publication date
CN100568755C (zh) 2009-12-09
US7502987B2 (en) 2009-03-10
EP1596501B1 (en) 2009-04-22
CN1954510A (zh) 2007-04-25
AU2005241855B2 (en) 2009-07-30
AU2005241855C1 (en) 2010-08-12
AU2005241855A1 (en) 2005-11-17
KR100724922B1 (ko) 2007-06-04
KR20060047821A (ko) 2006-05-18
KR20050118056A (ko) 2005-12-15
RU2006139935A (ru) 2008-05-20
JP4555333B2 (ja) 2010-09-29
DE602005014037D1 (de) 2009-06-04
US20080288846A1 (en) 2008-11-20
EP1596501A1 (en) 2005-11-16
RU2354045C2 (ru) 2009-04-27
WO2005109662A1 (en) 2005-11-17
CA2560456C (en) 2011-11-01
US8656247B2 (en) 2014-02-18
US20050283708A1 (en) 2005-12-22
CA2560456A1 (en) 2005-11-17

Similar Documents

Publication Publication Date Title
JP4555333B2 (ja) 可変符号化率を有するブロック低密度パリティ検査符号の符号化／復号装置及び方法
KR100678176B1 (ko) 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법
US7814393B2 (en) Apparatus and method for coding/decoding block low density parity check code with variable block length
KR100678175B1 (ko) 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법
KR100739510B1 (ko) 반구조적 블록 저밀도 패리티 검사 부호 부호화/복호 장치및 방법
JP4545793B2 (ja) ブロック低密度パリティ検査符号を符号化／復号化する装置及び方法
KR100881002B1 (ko) 통신 시스템에서 지그재그 코드를 이용한 저밀도 패리티 검사 부호 생성 장치 및 방법
KR20060016059A (ko) 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법
JP5789014B2 (ja) 符号化方法、符号化器、復号器
KR20060016061A (ko) 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20081201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20081201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090909

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100615

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100715

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4555333

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250