KR101319891B1 - 블록 코드를 이용한 부호화가 수행된 신호를 데이터처리하는 방법 - Google Patents

블록 코드를 이용한 부호화가 수행된 신호를 데이터처리하는 방법 Download PDF

Info

Publication number
KR101319891B1
KR101319891B1 KR1020070025174A KR20070025174A KR101319891B1 KR 101319891 B1 KR101319891 B1 KR 101319891B1 KR 1020070025174 A KR1020070025174 A KR 1020070025174A KR 20070025174 A KR20070025174 A KR 20070025174A KR 101319891 B1 KR101319891 B1 KR 101319891B1
Authority
KR
South Korea
Prior art keywords
signal
matrix
encoding
code
block code
Prior art date
Application number
KR1020070025174A
Other languages
English (en)
Other versions
KR20080084060A (ko
Inventor
정지욱
오민석
조기형
강승현
석지애
이영섭
김소연
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020070025174A priority Critical patent/KR101319891B1/ko
Publication of KR20080084060A publication Critical patent/KR20080084060A/ko
Application granted granted Critical
Publication of KR101319891B1 publication Critical patent/KR101319891B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/08Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/01Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/015Simulation or testing of codes, e.g. bit error rate [BER] measurements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0057Block codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0067Rate matching
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/22Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 블록 코드를 이용한 데이터 처리 방법에 관한 것으로서, 보다 상세하게는, 블록 코드에 의해 부호화된 데이터를 복원하기 위한 데이터 처리 방법에 관한 것이다.
본 발명은 상술한 목적을 달성하기 위해, 상기 블록 코드를 이용한 부호화가 수행된 신호를 획득하는 단계; 제1 부호율에 상응하는 패리티 검사 행렬의 제1 부분을 이용하여 상기 신호를 갱신하는 단계; 제2 부호율에 상응하는 패리티 검사 행렬의 제2 부분을 이용하여 상기 갱신된 신호를 검사하는 단계; 및 상기 검사 결과에 따라 상기 갱신된 신호로부터 적어도 하나의 정보 비트를 획득하는 단계를 포함하되, 상기 패리티 검사 행렬은 잉여 증가(Incremental Redundancy) 기법이 지원되는 행렬인 것을 특징으로 한다.
블록 코드, 채널 코딩, LDPC, 복호화, 검사, 부호율

Description

블록 코드를 이용한 부호화가 수행된 신호를 데이터 처리하는 방법{method for processing signals encoded by a block code}
도 1은 본 발명 및 종래 기술이 적용되는 이동통신 채널의 구조를 나타내는 도면이다.
도 2는 체이스 컴바이닝 기법의 기본 개념을 나타내는 도면이다.
도 3은 IR 기법의 기본 개념을 나타내는 도면이다.
도 4는 소정의 크기의 서브 블록(sub-block)으로 표현하는 방법이다.
도 5는 LDPC 부호화/복호화를 위해 사용되는 모델 행렬(model matrix)의 일례이다.
도 6은 상술한 인덱스, 즉 쉬프트 수(shift number)에 따른 행렬의 표현 방법을 나타낸 도면이다.
도 7은 LDPC 부호화 방법을 나타내는 블록도이다.
도 8은 LDPC 복호화 방법을 나타내는 블록도이다.
도 9a 내지 도 9g는 IR을 지원하거나 지원하지 않는 모델 행렬의 일례이다.
도 10 내지 도 12는 본 실시예에서 이용하는 모델 행렬의 일례를 나타내는 도면이다.
본 발명은 블록 코드를 이용한 데이터 처리 방법에 관한 것으로서, 보다 상세하게는, 블록 코드에 의해 부호화된 데이터를 복원하기 위한 데이터 처리 방법에 관한 것이다.
이하, 블록 코드가 사용되는 이동 통신 채널의 구조를 설명한다.
도 1은 본 발명 및 종래 기술이 적용되는 이동통신 채널의 구조를 나타내는 도면이다.
송신 단(Transmitter)에서 전송할 데이터를 무선채널에서 손실이나 왜곡 없이 전송하기 위해 채널 코딩(channel coding) 절차를 거친다. 상기 채널 코딩 기법으로는, Convolutional Coding, Turbo Coding, LDPC Coding 등의 다양한 기술이 있다. 상기 채널 코딩(Channel coding) 절차를 거친 데이터(data)는 무선 채널로 전송될 때 여러 개의 비트들이 모여서 하나의 심볼로 전송될 수 있다. 이때, 여러 비트들을 하나의 심볼(symbol)로 매핑(mapping) 되는 절차를 변조(modulation)라 한다.
변조된 데이터는 다중화(Multiplexing) 과정 또는 다중 접속(Multiple Access) 방법을 거쳐 다중 전송을 위한 신호로 변환된다. 상기 다중화 방법으로는, CDM, TDM, FDM 등의 다양한 방법이 존재한다. 상기 다중화(Multiplexing) 블록을 거친 신호는 한 개 이상의 다중 안테나에 전송되기 적합한 구조로 변경되어 무선채널을 통해 수신 단(Receiver)에 전달된다. 무선 채널을 통과하는 과정에서 전송된 데이터는 페이딩(Fading)과 열 잡음을 겪게 되어 데이터에 왜곡이 발생할 수 있다.
상기 변조(Modulation)된 데이터는 무선 채널을 통해 수신 단(Receiver)에 전달된다. 이 과정에서 전송된 데이터는 페이딩(Fading)과 열 잡음 등을 겪게 되어 데이터에 왜곡이 발생할 수 있다. 수신 단에서는 상기 왜곡된 데이터를 수신한 후 상기 송신 단의 일련의 절차를 역순으로 수행한다. 상기 심볼로 매핑(mapping)된 데이터를 비트열로 바꾸는 복조(demodulation) 작업을 수행하고, 채널 디코딩(Channel Decoding) 절차를 거치며 왜곡된 데이터를 원래 데이터로 복원한다.
상기 채널 코딩을 수행하는 장치가 블록 코딩을 이용하는 경우, 채널 코딩을 수행하는 장치는 입력된 데이터(Information bits 또는 Systematic Bits)에 첨가될 패리티 비트(Parity Bits)을 발생시키는 사용되는 패리티 검사 행렬(Parity Check Matrix)인 H 행렬 또는 H행렬로부터 유도되는 생성행렬(Generation Matrix) G 행렬을 저장하고 있다. 즉, 상기 송신 단은, 상기 H 또는 G 행렬과 상기 입력된 데이터를 통해 패리티 비트(Parity Bit)들을 발생하는 인코더(Encoder)를 포함한다. 채널 디코딩(Channel Decoding)을 수행하는 장치는, 수신된 데이터(왜곡된 Systematic Bits + Parity Bits)를 H행렬과 연산을 통하여 상기 입력된 데이터(Systematic Bits)들이 제대로 복구되는지 확인하고 복구 실패시 연산을 재수행한다.
상기 변조(Modulation)는 BPSK(Binary Phase Shift Keying), QPSK(Quadrature Phase Shift Keying), 16-QAM(Quadrature Amplitude Modulation), 64-QAM, 256-QAM 등이 사용된다. 예를 들어, 16-QAM은 변조(Modulation)시 채널 인코딩(Channel Encoding) 절차를 거친 데이터 열을 4 비트 단위로 하나의 심볼에 매 핑(mapping)한다. 16-QAM은 복조(Demodulation) 시 무선 채널을 거쳐 수신된 데이터의 하나의 심볼을 4개의 bit로 디매핑(demapping) 한다.
이하, 본 발명과 함께 사용될 수 있는 데이터 재전송 기법에 관하여 설명한다. 상기 데이터 재전송 기법의 종류는 다양한바, 이하 HARQ(Hybrid Automatic Repeat reQuest) 기법에 대하여 설명한다. HARQ는 통신시스템에서 재전송 기법인 ARQ(Automatic Repeat reQuest)와 FEC(Forward Error Correction) 부호를 결합한 기술이다. ARQ 기법은, 수신단에서 수신된 데이터에서 에러(error)가 검출된 경우, 상기 수신 단(Receiver)은 송신 단(Transmitter)으로 재전송을 요청하는 방법이다. ARQ 기법에는 재전송 방법에 따라, Stop-And-Wait, Selective Repeat, Go-Back-N 등이 있다.
상술한 HARQ 기법은 상기 ARQ 방식에서 재전송을 하는 경우에, 먼저 전송된 데이터와 재전송된 데이터를 결합하여, FEC 부호를 통해 복구하는 방법이며, 두 데이터를 결합하는 방법에 따라, 체이스 컴바이닝(Chase Combining) 기법과 잉여 증가(Incremental Redundancy) 기법으로 나뉘어진다. 체이스 컴바이닝(Chase Combining) 기법은 도 2와 같이 수신 단에서 전송 데이터와 재전송 데이터를 결합하여 수신 SNR(Signal to Noise Ratio)를 높여 수신 단에서 데이터에 대한 수신 성공율을 높이는 방법이다.
한편, 잉여 증가 기법(이하, 'IR 기법'이라 칭함)은 도 3과 같이 송신 단에서 재전송 시, 체이스 컴바이닝 방법과는 달리, 처음 전송에 사용되지 않았던 부호화된 데이터의 일부를 전송하여 수신 단에서 수신된 데이터의 부호율(code rate)을 낮추는 방법을 통해 수신 성공률을 높이는 방법이다.
이하, LDPC 부호에 관하여 설명한다. LDPC 부호의 개념을 설명하면 다음과 같다.
선형 부호는 생성행렬 G 또는 패리티 체크 행렬 H로 기술될 수 있다. 선형 부호의 특징은 모든 코드워드 c 에 대하여,
Figure 112007020651858-pat00001
을 만족하도록 부호가 구성된다는 점이다. 이 선형 부호의 일종으로서, 최근에 주목받는 LDPC 부호는 1962년 Gallager에 의하여 처음 제안되었다. 이 부호의 특징으로는 패리티 체크 행렬의 원소가 대부분 0으로 이루어지고, 0이 아닌 원소의 수는 부호 길이에 비하여 적은 수를 가지도록 하여 확률을 기반으로 한 반복적 복호가 가능한 점이다. 처음 제안된 LDPC 부호는 패리티 체크 행렬을 비체계적인(non-systematic) 형태로 정의하였고, 그것의 행과 열에 균일하게 적은 무게(weight)를 갖도록 설계되었다. 여기서, 무게(weight)란 행렬에서 열(column) 또는 행(row)에 포함된 1의 개수를 의미한다.
LDPC 부호의 패리티 체크 행렬 H 상에 0이 아닌 원소의 밀도가 적기 때문에 낮은 복호 복잡도를 가지게 된다. 아울러, 복호 성능도 기존의 부호들보다 우수하여 Shannon의 이론적인 한계에 근접하는 좋은 성능을 보인다.
이하, LDPC 부호의 특징을 설명한다.
LDPC 부호는 높은 오류 정정 성능을 갖고 있으며, 이로 인해 통신 속도와 용량의 개선을 가능하게 한다. 상기 LDPC 부호는 MIMO(Multiple Input Multiple Output) 시스템과 결합하여 수백 Mbit/s의 전송이 가능한 고속 무선 LAN에 적용될 수 있고, 또한 250km/h에서 1Mbit/s 이상의 전송 속도를 갖는 고속 이동 통신에 적용될 수 있고, 또한 40Gbits/s 이상의 광통신에 적용될 수 있다.
이하, 구조화된(structured) LDPC를 설명한다.
LDPC 부호를 사용하기 위해서는 패리티 체크 행렬 H를 사용하는데, 사용하는 행렬 H는 대부분의 0과 일부의 1을 원소(element)로 포함하는데, H 행렬의 크기가 105 비트 이상으로 크기 때문에 H 행렬을 표현하는데 큰 크기의 메모리가 필요하다.
상기 구조화된 LDPC 기법은 LDPC 부호화 및 복호화에 사용되는 상기 H 행렬의 원소들을 도 4와 같이 일정한 크기의 서브 블록으로 표현하는 방법이다. 상기 서브 블록은 서브 행렬이라 칭할 수 있다.
IEEE 802.16e에서는 상기 서브 블록을 하나의 정수 인덱스(index)로 표시하여, 상기 H 행렬을 저장하는데 필요한 메모리의 크기를 줄인다. 상기 서브 블록은 다양한 행렬일 수 있는바, 예를 들어 일정한 크기의 퍼뮤테이션 행렬(Permutation Matrix)일 수도 있다.
상기 구조화된 LDPC 기법을 사용하게 되면 특정한 메모리에 1 또는 0으로 구성되는 일정 크기의 행렬을 저장하는 대신, 하나의 정수(즉, 인덱스)만 저장하면 되기 때문에 상기 H 행렬을 표시하는데 필요한 메모리의 크기를 줄일 수 있다.
일례로, IEEE 802.16e 표준에 반영된 코드워드(codeword)의 크기가 2304이고, 부호율(code rate)이 2/3인 경우에, LDPC 부호화/복호화를 위해 사용되는 모델 행렬(model matrix)은 도 3과 같다. 모델 행렬은, 이하에서 설명하는 쉬프트 수로 표현되는 적어도 하나의 서브 블록으로 구성된 패리티 검사 행렬을 의미한다. 상기 모델 행렬은 이하에서 설명하는 방법에 의해 패리티 검사 행렬로 확장되어 생성될 수 있다. 따라서 특정한 모델 행렬로 부호화 및 복호화를 수행한다는 의미는 해당 모델 행렬에서 확장되어 생성된 패리티 검사 행렬로 부호화 및 복호화를 수행한다는 의미와 동일하다.
도 5에 도시된 바와 같이, 구조화된 LDPC 행렬은 '-1', '0' 과 양의 정수로 표현될 수 있다. 인덱스가 '-1'인 경우는 특정한 크기의 영 행렬(zero matrix)을 나타내며, 인덱스가 '0'인 경우는 특정한 크기의 단위 행렬(identity matrix)을 나타낸다. '-1'과 '0'을 제외한 양의 정수를 갖는 인덱스는, 상기 인덱스가 쉬프트 수(shift number)를 나타낸다. 서브 블록을 '1'이라는 인덱스로 표현하는 경우, 해당 서브 블록은 단위 행렬에서 특정한 방향으로 '1'번 쉬프트된 것이다.
도 6은 상술한 인덱스, 즉 쉬프트 수(shift number)에 따른 행렬의 표현 방법을 나타낸 도면이다. 특정한 패리티 검사 행렬을 4*4 크기의 행렬(즉, 서브 블록)로 구조화하여 표현하는 경우, 상기 특정한 서브 블록을 '3'이라는 인덱스로 표시하면, 상기 서브 블록은 도 6의 행렬이 된다.
이하, LDPC 부호화 방법을 설명한다.
일반적인 LDPC 부호화(Encoding) 방법은, LDPC 패리티 검사행렬(Parity Check Matrix) H로부터 생성행렬(Generation Matrix) G를 유도해 내어, 정보 비트(information bit)를 부호화(encoding)한다. 상기 생성행렬 G를 유도하기 위해, 상기 검사행렬 H를 가우스 소거(Gaussian Reduction) 방법을 통해 [ PT : I ] 형태로 구성한다. 상기 정보 비트(Information bit)의 수를 k이라 하고, 인코딩된 코드 워드(codeword)의 크기를 n이라고 할 때, 상기 P 행렬은 행의 개수가 k이고 열의 개수가 n-k인 행렬이고, 상기 I는 행 크기가 k 열 크기가 k인 단위 행렬(Identity Matrix)이다.
상기 생성행렬 G 는, 상기 검사행렬 H 가 [ PT : I ]와 같이 표현되었을 때, [ I : P ] 행렬이 된다. 인코딩(Encoding) 되는 k 비트 크기의 정보 비트를 행렬로 표시하면, 행의 개수는 1이고 열의 개수는 k인 행렬 x로 표현할 수 있다. 이 경우 코드 워드 c는 다음과 같은 식으로 설명된다.
Figure 112007020651858-pat00002
상기 수식에서, x는 정보어 부분(information part 또는 systematic part)을 나타내고, xP는 패리티 부분(parity part)을 나타낸다.
한편, 위와 같이 가우스 소거(Gaussian Reduction) 방법으로 부호화하는 경우에는 계산량이 많아, 상기 H 행렬의 형태를 특수한 구조로 디자인(design)하여 상기 G 행렬을 유도하지 않고, 상기 H 행렬에서 직접 부호화하는 방법을 사용한다. 즉, 상기 G 행렬과 상기 H 행렬에 대한 전치(Transpose) 형태의 HT 간의 곱이 0 이라는 성질(즉,
Figure 112007020651858-pat00003
)을 이용하여, 상기 수학식 1에서 HT을 곱하면, 하기 수 학식 2 같은 수학식을 얻을 수 있다. 하기 수학식 2에 부합하는 패리티 비트를 정보 비트(x) 뒤에 추가하여 코드워드 c를 얻을 수 있다.
Figure 112007020651858-pat00004
상술한 내용을 도면에 따라 설명하면 다음과 같다.
도 7은 LDPC 부호화 방법을 나타내는 블록도이다.
도시된 바와 같이, 하나의 패리티 검사 행렬이 있는 경우, 정보 비트 [a0, a1, a2, a3]는 도 7의 하단에 제시된 수식에 따라 패리티 비트 [p0, p1, p2, p3]를 생성한다. 도면에서 '
Figure 112007020651858-pat00005
'는 배타적 논리합(exclusive or) 연산을 나타낸다.
도 7의 결과 생성되는 코드워드는 [a0, a1, a2, a3, p0, p1, p2, p3]이다.
도 7과 같이 패리티 검사 행렬을 이용하여 부호화를 할 수도 있고, 생성 행렬 G를 이용하여 부호화를 할 수도 있다.
이하, LDPC 복호화 방법에 대하여 설명한다.
통신시스템에서 부호화된 데이터는 도 1의 무선 채널을 통과하는 과정에서 잡음을 포함하게 되는데, 수신 단에서는 도 8과 같은 절차를 통해 데이터의 복호 과정을 나타낸다.
수신 단의 복호화 블록에서는 부호화된 코드워드(c)에 잡음이 첨가된 수신신호(c')로부터 정보 비트(x)를 구하는데, cHT=0인 성질을 이용하여 찾아낸다. 즉, 수 신된 코드워드를 c'라 할 때, c'HT의 값을 계산하여 결과가 0이면, c' 에서 처음 k개의 비트를 상기 정보 비트(x)로 결정한다. 만약, c'HT의 값이 0이 아닌 경우, 그래프를 통한 합곱(sum-product) 알고리즘 등의 복호화 기법을 사용하여, c'HT의 값이 0을 만족하는 c'을 찾아 상기 정보 비트(x)를 복구한다.
이하, LDPC 부호의 부호율(code rate)를 설명한다.
일반적으로, 부호율(R: code rate)은 상기 정보 비트의 크기가 k이고, 실제 전송되는 코드워드의 크기가 n일 때 다음과 같다.
R = k/n
LDPC 부호화 및 복호화에 필요한 상기 H 행렬의 행의 크기가 m, 열의 크기가 n인 경우, 부호율은 다음과 같다.
R = 1 - m/n
상술한 바와 같이, 종래의 LDPC 부호는 상기 H 행렬에 의해 부호화 및 복호화를 수행하는바 상기 H 행렬의 구조가 매우 중요하다.
이하, 상술한 종래 기술의 문제점을 설명한다. 종래의 패리티 검사 행렬 또는 모델 행렬을 이용하여 낮은 부호율(예를 들어, 1/5)의 부호화를 수행하는 경우 복호화에 문제가 발생할 수 있다.
낮은 부호율을 지원하는 패리티 검사 행렬은 정보어 부분에 비해 패리티 부 분이 매우 크다. 따라서, 정보어 부분에서는 에러 성분이 사라지더라도 패리티 부분에는 에러 성분이 여전히 존재할 확률이 높다. 즉, 많은 회수의 반복 복호가 이루어지지 않은 경우에는, 패리티 부분에 에러 성분이 존재하여 상술한 검사 식(cHT=0)을 만족하지 못하는 문제가 발생할 수 있다.
본 발명은 상술한 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 블록 코드를 사용한 데이터를 효율적으로 복원하기 위한 데이터 처리 방법을 제안하는 것이다.
발명의 개요
본 발명은 상술한 목적을 달성하기 위해, 상기 블록 코드를 이용한 부호화가 수행된 신호를 획득하는 단계; 제1 부호율에 상응하는 패리티 검사 행렬의 제1 부분을 이용하여 상기 신호를 갱신하는 단계; 제2 부호율에 상응하는 패리티 검사 행렬의 제2 부분을 이용하여 상기 갱신된 신호를 검사하는 단계; 및 상기 검사 결과에 따라 상기 갱신된 신호로부터 적어도 하나의 정보 비트를 획득하는 단계를 포함하되, 상기 패리티 검사 행렬은 잉여 증가(Incremental Redundancy) 기법이 지원되는 행렬인 것을 특징으로 한다.
바람직하게, 상기 블록 코드는 구조화된 LDPC(Low Density Parity Check Code)이다.
바람직하게, 상기 제2 부호율은, 상기 제1 부호율에 비하여 크다.
바람직하게, 상기 신호를 갱신하는 단계는 상기 신호에 대한 적어도 하나의 확률 값을 갱신하는 단계이다.
바람직하게, 상기 신호를 갱신하는 단계는 반복 과정을 통하여 상기 신호에 대한 적어도 하나의 확률 값이 특정한 값으로 수렴하도록 확률 값을 갱신하는 단계이다.
바람직하게, 상기 제1 부분과 상기 제2 부분은 서로 동일한 정보어 부분 (Information part)을 포함한다.
바람직하게, 상기 검사하는 단계는, 신드롬 검사(Syndrome Check)를 수행하는 단계이다.
바람직하게, 상기 패리티 검사 행렬의 패리티 부분은 단일 대각 성분 또는 이중 대각 성분을 포함한다.
발명의 일 실시예
본 발명의 구성 및 동작은 이하에서 설명되는 본 발명의 일 실시예에 의해 구체화될 것이다. 이하, 첨부된 도면을 참조하여 본 발명의 일 실시예를 설명한다.
본 발명은 종래에 제안된 다수의 블록 코딩 기법(예를 들어, 리드 뮬러 코드, LDPC 코드 등)에 적용될 수 있다. 이하, 본 발명을 LDPC 코드에 적용하는 일례를 설명한다.
본 실시예는 상기 IR 기법을 지원하는 패리티 검사 행렬 또는 모델 행렬을 이용하여 효율적인 에러 탐지(error detection)를 가능하게 하는 방법에 관한 것이 다.
이하, 상기 IR 기법을 지원하는 패리티 검사 행렬을 설명한다.
상술한 바와 같이, 패리티 검사 행렬은 모델 행렬로부터 확장되어 생성될 수 있으므로, 설명의 편의를 위해 모델 행렬을 기준으로 설명한다.
상기 IR 기법을 지원하는 모델 행렬(또는 패리티 검사 행렬)은 다음과 같이 설명할 수 있다. 만약, 높은 부호율에 상응하는 모델 행렬의 제1 부분에 의해 부호화된 결과(정보어 비트들과 패리티 비트들)가 낮은 부호율에 상응하는 제2 부분에 의해 부호화된 결과에 의해 변동되지 않는 경우, 해당 모델 행렬은 IR 기법을 지원하는 것이다.
예를 들어, 모델 행렬의 제1 부분에 의해 정보어 비트 [a1, a2, ..., a20]를 부호화하여 패리티 비트 [p1, p2, ..., p10]가 생성되고, 모델 행렬의 제2 부분에 의해 상기 정보어 비트 [a1, a2, ..., a20]를 부호화하여 패리티 비트 [p'1, p'2, ..., p'10, p'11, p'12, p'13, p'14, p'15]가 생성되는 경우를 가정한다.
이 경우, 상기 모델 행렬이 IR 기법을 지원하는 행렬이라면, 상기 패리티 비트 [p1, p2, ..., p10]와 상기 패리티 비트 [p'1, p'2, ..., p'10]는 동일하다.
이미 제안된 다수의 모델 행렬은 상술한 IR 기법을 지원하는 모델 행렬과 IR 기법을 지원하지 않는 모델 행렬로 구분될 수 있다. 상기 IR 기법을 지원하는 모델 행렬의 종류는 다양하다. 본 발명이 속하는 분야의 통상의 지식을 가진 자라면, 다 양한 종류의 IR 기법을 지원하는 모델 행렬을 만들 수가 있으며, 임의의 모델 행렬이 IR 기법을 지원하는 모델 행렬인지 여부를 알 수 있다.
이하, 종래에 제안된 다양한 모델 행렬이 IR 기법을 지원하는 모델 행렬인지 여부를 설명한다.
도 9a 내지 도 9g는 IR 기법을 지원하거나 지원하지 않는 모델 행렬의 일례이다. 도 9a 내지 도 9g에서 정보어 부분에는 임의의 인덱스(미도시)가 포함되고, 패리티 부분에는 도시된 인덱스 이외에는 '-1' 인덱스가 포함된다.
도 9a는 IR 기법을 지원하지 않는 모델 행렬의 일례이다.
도시된 바와 같이, 모델 행렬의 제1 부분(901)과 제2 부분(902)에 의해 각각 부호화를 수행할 수 있다. 이 경우, 제1 부분은 상대적으로 높은 제1 부호율에 상응하고, 제2 부분은 상대적으로 낮은 제2 부호율에 상응한다.
상기 제1 부분(901)에 의해 부호화를 수행하는 경우, 4개의 블록의 패리티 부분(904)에 의해 4개의 블록에 상응하는 패리티 비트들이 생성된다. 또한, 상기 제2 부분(902)에 의해 부호화를 수행하는 경우, 6개의 블록의 패리티 부분(905)에 의해 6개의 블록에 상응하는 패리티 비트들이 생성된다.
상기 제1 부분(901)에 의해 부호화를 수행하는 경우, 도 9a의 903 성분은 부호화에 참가하지 않고, 도 9a의 906 성분만이 참가한다. 그러나, 상기 제2 부분(902)에 의해 부호화를 수행하는 경우에는, 도 9a의 906 성분과 903 성분이 모두 부호화에 참가한다. 따라서, 제1 부분(901)을 이용하여 생성한 패리티 비트들과 제2 부분(902)을 이용하여 생성한 패리티 비트들은 서로 다른 패리티 비트들을 생성 한다.
정리하면, 도 9a의 4번째 행(row)에 상응하는 수학 연산을 하는 경우, 901 부분 만을 사용하는 경우와 902 경우를 사용하는 경우 참가하는 변수가 달라져서, 901 부분에 의한 패리티 비트와 902 부분에 의한 패리티 비트가 서로 상이하다.
따라서, 도 9a와 같은 모델 행렬은 IR을 지원하지 않는 모델 행렬임을 알 수 있다.
도 9b의 행렬은 IR을 지원하는 모델 행렬의 일례이다.
도시된 바와 같이, 모델 행렬의 제1 부분(911)과 제2 부분(912)에 의해 각각 부호화를 수행할 수 있다. 이 경우, 제1 부분은 상대적으로 높은 제1 부호율에 상응하고, 제2 부분은 상대적으로 낮은 제2 부호율에 상응한다.
상기 제1 부분(911)에 의해 부호화를 수행하는 경우, 4개의 블록의 패리티 부분(914)에 의해 4개의 블록에 상응하는 패리티 비트들이 생성된다. 또한, 상기 제2 부분(912)에 의해 부호화를 수행하는 경우, 6개의 블록의 패리티 부분(915)에 의해 6개의 블록에 상응하는 패리티 비트들이 생성된다.
상기 914 부분을 생성하기 위해 연산에 참여하는 변수들은 모델 행렬의 구조에 따라 결정되는 제1 규칙에 의해 연산에 참여한다. 한편, 상기 915 부분을 생성하기 위해 또 다른 변수들이 참여하는데, 상기 911 부분의 우측으로 무게를 갖는 성분이 없기 때문에, 상기 제1 규칙에는 변함이 없다.
따라서, 도 9b와 같은 모델 행렬은 IR을 지원하는 모델 행렬임을 알 수 있다.
도 9c의 행렬은 IR을 지원하는 모델 행렬의 일례이다.
도시된 바와 같이, 모델 행렬의 제1 부분(921)과 제2 부분(922)에 의해 각각 부호화를 수행할 수 있다. 이 경우, 제1 부분은 상대적으로 높은 제1 부호율에 상응하고, 제2 부분은 상대적으로 낮은 제2 부호율에 상응한다.
도 9c의 행렬은 도 9b의 형렬과 유사한 구조를 갖는다. 즉, 921 부분의 부호화를 위해 연산에 참여하는 변수들은 모델 행렬의 구조에 따라 결정되는 제1 규칙에 의해 연산에 참여한다. 한편, 상기 922 부분을 생성하기 위해 또 다른 변수들이 참여하는데, 상기 921 부분의 우측으로 무게를 갖는 성분이 없기 때문에, 상기 제1 규칙에는 변함이 없다.
따라서, 도 9c와 같은 모델 행렬은 IR을 지원하는 모델 행렬임을 알 수 있다.
도 9d는 IR 기법을 지원하지 않는 모델 행렬의 일례이다.
도시된 바와 같이, 모델 행렬의 제1 부분(931)과 제2 부분(932)에 의해 각각 부호화를 수행할 수 있다. 이 경우, 제1 부분은 상대적으로 높은 제1 부호율에 상응하고, 제2 부분은 상대적으로 낮은 제2 부호율에 상응한다.
상기 제1 부분(931)에 의해 부호화를 수행하는 경우, 도 9d의 933 성분은 부호화에 참가하지 않는다. 그러나, 상기 제2 부분(932)에 의해 부호화를 수행하는 경우에는, 도 9d의 933 성분이 부호화에 참가한다. 따라서, 제1 부분(931)을 이용하여 생성한 패리티 비트들과 제2 부분(932)을 이용하여 생성한 패리티 비트들은 동일한 부분을 갖지 못할 수 있다.
따라서, 도 9d와 같은 모델 행렬은 IR을 지원하지 않는 모델 행렬임을 알 수 있다.
도 9e 내지 도 9f의 행렬은 IR을 지원하는 모델 행렬의 일례이다.
도시된 바와 같이, 모델 행렬의 제1 부분(941, 951)과 제2 부분(942, 952)에 의해 각각 부호화를 수행할 수 있다. 이 경우, 제1 부분은 상대적으로 높은 제1 부호율에 상응하고, 제2 부분은 상대적으로 낮은 제2 부호율에 상응한다.
도시된 941, 951 부분의 부호화를 위해 연산에 참여하는 변수들은 모델 행렬의 구조에 따라 결정되는 제1 규칙에 의해 연산에 참여한다. 한편, 상기 942, 952 부분을 생성하기 위해 또 다른 변수들이 참여하는데, 상기 941, 951 부분의 우측으로 무게를 갖는 성분이 없기 때문에, 상기 제1 규칙에는 변함이 없다.
따라서, 도 9e 내지 도 9f와 같은 모델 행렬은 IR을 지원하지 않는 모델 행렬임을 알 수 있다.
도 9g는 1/5의 부호율을 지원하는 모델 행렬의 일례이다.
상술한 내용에 따라, 도 9g의 모델 행렬은 IR을 지원하는 행렬임을 알 수 있다. 따라서, 도 9g의 모델 행렬 전체를 사용하거나 그 일부분만을 사용하여 부호율을 조절할 수 있다.
이하, 상기 IR 기법을 지원하는 모델 행렬을 이용하여 에러 탐지를 효율적으로 하는 방법을 설명한다.
본 실시예는 복호화 단계에서 사용하는 모델 행렬과 검사 단계에서 사용하는 모델 행렬을 구별할 것을 제안한다.
예를 들어, 부호화를 위해 도 9g의 1/5 부호율의 모델 행렬(10)을 사용한 경우, 복호화 단계에서도 1/5 부호율의 모델 행렬(10)을 사용하고 검사 단계에서도 1/5 부호율의 모델 행렬(10)을 사용한다.
본 실시예는, 복호화 단계에서 1/5 부호율의 모델 행렬(10)을 사용하는 경우 검사 단계에서는 1/2 부호율의 모델 행렬(40) 내지 1/4 부호율의 모델 행렬(20)을 사용할 것을 제안한다.
상기 복호화 단계는, 무선 채널로부터 수신한 수신 신호의 값들을 특정한 값으로 판별하는 단계를 나타낸다. 예를 들어, 수신한 신호가 임의의 's1, s2, s3, s4'일때 상기 수신한 신호에 대한 데이터 처리를 수행하여, '+1, -1, +1, +1'로 판별하는 단계를 복호화 단계라 칭한다.
LDPC 복호화의 경우, 종래에 제안된 검사 노드 갱신(check node update) 단계와 종래에 제안된 변수 노드 갱신(variable node update) 단계를 통해 무선 채널로부터 수신한 신호를 갱신할 수 있다. 즉, LDPC 복호화에 따른 확률 값 갱신 과정이 상기 복호화 단계의 일례가 될 수 있다.
상기 LDPC 복호화의 경우, 반복(iteration)을 통해 확률 값을 갱신할 수 있으므로, LDPC 반복 복호 역시 상술한 복호화 단계의 일례가 될 수 있다.
상기 검사 단계는, 복호화 단계를 통해 얻은 결과 값이 정확한 값인지 여부를 검사하는 단계이다. 예를 들어, 복호화 과정을 통해 '+1, -1, +1, +1' 값을 얻을 경우, '+1, -1, +1, +1' 값이 부호의 특성에 따른 검사 식을 만족하는지를 판단 하는 단계가 검사 단계이다.
LDPC 부호의 경우, 복호화를 통해 얻은 코드워드의 값을 c'라 할 수 있다. 이 경우, c'HT=0(단, H는 패리티 검사 행렬이고, 첨자 T는 Transpose 연산)을 만족하는지 여부를 판단하는 단계가 상기 검사 단계의 일례가 될 수 있다. 상기 c'HT=0는 검사 식의 일례이다. 상기 검사 식은 c'HT의 형태 이외에도 H(c')T=0의 형태를 가질 수도 있다.
이하, 첨부된 도면을 참조하여 본 실시예에 따른 데이터 처리 방법의 수행 방법을 설명한다.
도 10은 1/5의 부호율의 모델 행렬로 복호화된 데이터를 1/4 부호율의 모델 행렬로 검사하는 방법을 설명하기 위한 모델 행렬이다.
송신 단에서는 1/5 부호율로 부호화를 수행하여 코드 워드를 생성할 수 있다. 수신 단은 1/5 부호율로 부호화된 코드 워드를 수신하여, 도 10의 행렬(10)을 이용하여 복호화를 수행할 수 있다. 즉, 도 10의 행렬(10)을 이용하여 검사 노드 갱신 및 변수 노드 갱신을 반복 수행할 수 있다.
도 10의 행렬(10)을 이용하여 복호화한 결과를 [I:P1:P2:P3:P4]이라 할 수 있다. I는 정보어 부분에 상응하는 복수의 정보 비트이고, P1 내지 P4는 패리티 부분에 상응하는 복수의 패리티 비트이다.
이 경우, 1/4 부호율에 상응하는 행렬(20)을 이용하여 검사 단계를 수해할 수 있다. 상기 행렬(20)을 H14라 하는 경우, 검사 식은 H14[I:P1:P2:P3]T=0으로 결정된다. 즉, 행렬(10)에 의해 복호화한 결과 중 일부만을 검사 식에 대입하는 방법을 제안한다.
정리하면, 검사 단계에서 P4를 제외하고 검사를 하는 방법을 제안한다. 본 실시예는 IR을 지원하는 행렬에 관한 것이기 때문에, P4 부분을 제외하더라도 [I:P1:P2:P3]만으로도 검사 식을 만족할 수 있다.
만약, 반복 디코딩의 반복 회수가 적은 경우, [I:P1:P2:P3 ] 부분에는 오류가 없고, 오직 [P4] 부분에만 오류가 존재할 수 있다. 이 경우, 상술한 방법을 통해 오류가 없는 정보 비트 I를 복원할 수 있다.
도 10은 1/5의 부호율의 모델 행렬로 복호화된 데이터를 1/4 부호율의 모델 행렬로 검사 단계를 수행하는 방법에 관한 것이다. 이하, 다양한 부호율의 모델 행렬로 검사 단계를 수행하는 방법을 설명한다.
도 11은 1/5의 부호율의 모델 행렬로 복호화된 데이터를 1/3 부호율의 모델 행렬로 검사 단계를 수행하는 방법에 관한 것이다.
도 11의 행렬(10)을 이용하여 복호화를 수행하고, 복호화된 경과를 1/3 부호율의 모델 행렬(30)에 의해 검사를 수행할 수 있다.
1/3 부호율의 행렬(30)을 H13라 하는 경우, 검사 식은 H13[I:P1:P2]T=0으로 결 정된다.
도 12는 1/5의 부호율의 모델 행렬로 복호화된 데이터를 1/2 부호율의 모델 행렬로 검사 단계를 수행하는 방법에 관한 것이다.
도 12의 행렬(10)을 이용하여 복호화를 수행하고, 복호화된 경과를 1/2 부호율의 모델 행렬(40)에 의해 검사를 수행할 수 있다.
1/2 부호율의 행렬(40)을 H13라 하는 경우, 검사 식은 H13[I:P1]T=0으로 결정된다.
상술한 도 10 내지 도 12의 일례에 따라, 다양한 모델 행렬의 모델 행렬을 통해 검사 단계를 수행할 수 있음을 알 수 있다.
본 실시예는 다음과 같은 유리한 점이 있다.
우선, 낮은 부호율의 부호화/복호화가 수행되는 경우 오류 검사(error detection)의 능력이 감소되지 않는 유리한 점이 있다. 또한, 정보어 부분에서 오류가 발생하지 않고 패리티 부분에서만 오류가 발생하는 것을 방지하는 특징이 있다. 또한, 검사 단계를 수행할 때 상대적으로 행렬의 크기가 작은 높은 부호율의 모델 행렬을 사용하는 유리한 점이 있다.
본 발명은 본 발명의 정신 및 필수적 특징을 벗어나지 않는 범위에서 다른 특정한 형태로 구체화될 수 있음은 당업자에게 자명하다. 따라서, 상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.
이하, 본 발명에 따른 효과를 종래 기술과 비교하여 설명한다.
본 실시예에 따라 IR을 지원하는 모델 행렬이 하기 표 1의 특성을 갖도록 설계할 수 있다.
부호율 변수 노드의 평균 차수(average degree)
1/2 3.15
1/3 3.47
1/4 3.60
1/5 3.68
이 경우, 검사의 복잡도는 다음과 같이 감소한다. 즉, 부호율이 1/2인 모델 행렬을 이용하여 검사 단계를 수행하면 종전 방식의 34.2%의 복잡도를 갖는다.
부호율 종래 기술에 대한 복잡도
1/2 34.2%
1/3 56.5%
1/4 78.3%
1/5 100%

Claims (11)

  1. 수신기(receiver)가 블록 코드를 이용한 부호화가 수행된 신호를 데이터 처리하는 방법에 있어서,
    상기 블록 코드를 이용한 부호화가 수행된 신호를 획득하는 단계;
    제1 부호율에 상응하는 패리티 검사 행렬의 제1 부분을 이용하여 상기 신호를 복호화하는 단계;
    제2 부호율에 상응하는 상기 패리티 검사 행렬의 제2 부분을 이용하여 상기 복호화된 신호를 검사하는 단계; 및
    상기 검사 결과에 따라 상기 복호화된 신호로부터 적어도 하나의 정보 비트를 획득하는 단계
    를 포함하되,
    상기 패리티 검사 행렬은 상기 제1 부분에 의해 부호화된 결과가 상기 제2 부분에 의해 부호화된 결과에 의해 변동되지 않는 행렬인
    블록 코드를 이용한 부호화가 수행된 신호를 데이터 처리하는 방법.
  2. 제1항에 있어서,
    상기 블록 코드는 LDPC(Low Density Parity Check Code) 코드인
    블록 코드를 이용한 부호화가 수행된 신호를 데이터 처리하는 방법.
  3. 제2항에 있어서,
    상기 패리티 검사 행렬은, 일정한 크기를 갖는 복수의 서브블록으로 이루어져 있고, 각 서브블록의 정보가 하나의 정수 인덱스로 표시되는 행렬인
    블록 코드를 이용한 부호화가 수행된 신호를 데이터 처리하는 방법.
  4. 제1항에 있어서,
    상기 제2 부호율은, 상기 제1 부호율에 비하여 큰 부호율인
    블록 코드를 이용한 부호화가 수행된 신호를 데이터 처리하는 방법.
  5. 제1항에 있어서,
    상기 신호를 복호화하는 단계는,
    상기 신호에 대한 적어도 하나의 확률 값을 갱신하는 단계를 포함하는
    블록 코드를 이용한 부호화가 수행된 신호를 데이터 처리하는 방법.
  6. 제1항에 있어서,
    상기 신호를 복호화하는 단계는,
    반복 과정을 통하여 상기 신호에 대한 적어도 하나의 확률 값이 특정한 값으로 수렴하도록 확률 값을 갱신하는 단계를 포함하는
    블록 코드를 이용한 부호화가 수행된 신호를 데이터 처리하는 방법.
  7. 삭제
  8. 제1항에 있어서,
    상기 검사가 실패하는 경우, 상기 복호화하는 단계를 다시 수행하는 단계
    를 더 포함하는
    블록 코드를 이용한 부호화가 수행된 신호를 데이터 처리하는 방법.
  9. 제1항에 있어서,
    상기 제1 부분과 상기 제2 부분은 서로 동일한 정보어 부분 (Information part)을 포함하는
    블록 코드를 이용한 부호화가 수행된 신호를 데이터 처리하는 방법.
  10. 제1항에 있어서,
    상기 검사하는 단계는,
    상기 제2 부분에 기초한 검사식을 이용하여 신드롬 검사(Syndrome Check)를 수행하는
    블록 코드를 이용한 부호화가 수행된 신호를 데이터 처리하는 방법.
  11. 제1항에 있어서,
    상기 패리티 검사 행렬의 패리티 부분은 단일 대각 성분 또는 이중 대각 성분을 포함하는
    블록 코드를 이용한 부호화가 수행된 신호를 데이터 처리하는 방법.
KR1020070025174A 2007-03-14 2007-03-14 블록 코드를 이용한 부호화가 수행된 신호를 데이터처리하는 방법 KR101319891B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070025174A KR101319891B1 (ko) 2007-03-14 2007-03-14 블록 코드를 이용한 부호화가 수행된 신호를 데이터처리하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070025174A KR101319891B1 (ko) 2007-03-14 2007-03-14 블록 코드를 이용한 부호화가 수행된 신호를 데이터처리하는 방법

Publications (2)

Publication Number Publication Date
KR20080084060A KR20080084060A (ko) 2008-09-19
KR101319891B1 true KR101319891B1 (ko) 2013-10-29

Family

ID=40024483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070025174A KR101319891B1 (ko) 2007-03-14 2007-03-14 블록 코드를 이용한 부호화가 수행된 신호를 데이터처리하는 방법

Country Status (1)

Country Link
KR (1) KR101319891B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050057452A (ko) * 2002-09-20 2005-06-16 노오텔 네트웍스 리미티드 증분적 리던던시를 갖는 시공간 코드
KR20050074621A (ko) * 2002-11-18 2005-07-18 퀄컴 인코포레이티드 레이트-호환가능한 저밀도 패리티-체크 (ldpc) 코드
KR20050118056A (ko) * 2004-05-12 2005-12-15 삼성전자주식회사 다양한 부호율을 갖는 Block LDPC 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치
KR20060118190A (ko) * 2005-05-16 2006-11-23 삼성전자주식회사 저밀도 패리티 검사 부호의 패딩 및 천공 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050057452A (ko) * 2002-09-20 2005-06-16 노오텔 네트웍스 리미티드 증분적 리던던시를 갖는 시공간 코드
KR20050074621A (ko) * 2002-11-18 2005-07-18 퀄컴 인코포레이티드 레이트-호환가능한 저밀도 패리티-체크 (ldpc) 코드
KR20050118056A (ko) * 2004-05-12 2005-12-15 삼성전자주식회사 다양한 부호율을 갖는 Block LDPC 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치
KR20060118190A (ko) * 2005-05-16 2006-11-23 삼성전자주식회사 저밀도 패리티 검사 부호의 패딩 및 천공 방법

Also Published As

Publication number Publication date
KR20080084060A (ko) 2008-09-19

Similar Documents

Publication Publication Date Title
KR101191196B1 (ko) 패리티 검사 행렬을 이용하여 부호화 및 복호화하는 방법
KR101119111B1 (ko) Ldpc 부호를 이용한 데이터 재전송 방법
KR101455978B1 (ko) Ldpc 부호를 이용한 부호화 방법
KR101154995B1 (ko) Ldpc 부호화를 수행하는 방법
US8086929B2 (en) Method of executing LDPC coding using parity check matrix
KR20100058260A (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 장치 및 방법
KR20110048450A (ko) 선형 블록 부호를 사용하는 통신 시스템에서 패리티 검사 행렬을 생성하는 방법과 이를 이용한 채널 부호화/복호화 장치 및 방법
KR101253184B1 (ko) 모델 행렬을 이용하여 ldpc 부호화를 수행한 데이터를천공하는 방법
KR101265636B1 (ko) 모델 행렬을 이용하여 ldpc 복호화를 수행하는 방법
KR101128804B1 (ko) 참조 행렬을 이용한 lpdc 부호화 및 복호화 방법
KR101276845B1 (ko) 복수의 레이어들을 이용하여 ldpc 복호화를 수행하는방법
KR101319891B1 (ko) 블록 코드를 이용한 부호화가 수행된 신호를 데이터처리하는 방법
KR101227514B1 (ko) Ldpc 부호화 및 복호화를 위한 모델 행렬을 구성하는방법
KR101162217B1 (ko) 패리티 검사 행렬을 이용하여 ldpc 부호화를 수행하는방법
KR101191197B1 (ko) 복수의 패리티 검사 행렬을 이용하여 복호화하는 방법
KR101187072B1 (ko) 패리티 검사 행렬을 이용한 부호화 방법
KR101221911B1 (ko) Ldpc 부호를 이용하여 재전송을 수행하는 방법
KR101187070B1 (ko) 패리티 검사 행렬을 이용하여 부호화하는 방법
KR101137349B1 (ko) 복수의 패리티 검사 행렬을 이용하여 부호화하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee