KR20060118190A - 저밀도 패리티 검사 부호의 패딩 및 천공 방법 - Google Patents
저밀도 패리티 검사 부호의 패딩 및 천공 방법 Download PDFInfo
- Publication number
- KR20060118190A KR20060118190A KR1020050040720A KR20050040720A KR20060118190A KR 20060118190 A KR20060118190 A KR 20060118190A KR 1020050040720 A KR1020050040720 A KR 1020050040720A KR 20050040720 A KR20050040720 A KR 20050040720A KR 20060118190 A KR20060118190 A KR 20060118190A
- Authority
- KR
- South Korea
- Prior art keywords
- column
- puncturing
- variable nodes
- parity check
- matrix
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
- H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
- H03M13/6393—Rate compatible low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
- H03M13/1188—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal wherein in the part with the double-diagonal at least one column has an odd column weight equal or greater than three
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
본 발명은 저밀도 패리티 검사(LDPC) 부호의 패딩 및 천공 방법에 관한 것으로 패리티 검사행렬이 열무게가 3인 열과 이중 대각 행렬로 이루어진 패리티 부분 구성을 가지는 경우, 최고 품질의 k-SR 노드 그룹 각각의 내부 원소들의 위치가 규칙적인 형태를 띄기 때문에 간단한 산술적 규칙을 통해 LDPC 부호를 천공하여도 최적의 성능에 근접한 높은 성능을 얻을 수 있다. 또한, 열무게가 비균일한 메세지 부분을 가지는 경우 낮은 열무게를 가지는 열에 대응하는 비트부터 LDPC 부호를 패딩하면 성능이 상당히 개선된다. 상기한 방법대로 천공과 패딩 방식을 적용할 경우 다양한 길이의 패킷을 효과적으로 전송하기위한 프레임 크기 유연성을 간단한 연산 만으로 실현할 수 있어 구현의 부담 및 부호화 지연 시간을 줄이면서도 최적의 성능에 근접한 높은 성능을 얻을 수 있는 효과가 있다. 특히, 열무게가 3인 열과 이중 대각 행렬로 이루어진 패리티 부분 구성을 가지는 경우, 본 발명에서 제안한 패턴으로 천공 하게되면 전반적인 코드율에 대하여 거의 최적의 성능을 나타내기 때문에 증분 잉여 방식을 사용한 H-ARQ 기술에도 적용이 가능한 효과가 있다.
저밀도 패리티 검사(LDPC), 인수 그래프, 이중 대각 구조의 패리티 부분, 천공, 패딩
Description
도 1은 본 발명이 적용되기 위한 패리티 검사 행렬의 패리티 부분 구조를 보인 도면.
도 2는 LDPC 부호를 위해 사용되는 기저 행렬의 예를 보인 도면.
도 3은 도 2의 행렬 중 패리티 부분 및 이를 이루는 열들의 무게를 나타낸 도면.
도 4는 도 3의 패리티 부분을 인수 그래프로 나타내고 본 발명의 규칙에 따라 천공한 도면.
도 5는 상기 도2의 패리티 부분의 천공 우선 순위 집단을 표시한 도면.
도 6은 LDPC 부호에 대한 천공 패턴들의 성능을 비교한 그래프도.
도 7은 도 2의 행렬 중 체계(systematic) 행렬 부분 및 이를 이루는 열들의 무게를 나타낸 도면.
도 8은 LDPC 부호에 대한 패딩 패턴들의 성능을 비교한 그래프도.
도 9는 LDPC 부호에 대한 패딩 및 천공 패턴들의 성능을 비교한 그래프도.
본 발명은 저밀도 패리티 검사(Low Density Parity Check, 이하 LDPC라 칭함)부호에 관한 것으로, 특히 천공 할 패리티 부분과 패딩할 메세지 부분의 천공 및 패딩 우선 순위를 규칙성을 가진 순서를 정해 주어 비트 단위 또는 블록 단위로 실시하도록 함으로써, 구성의 복잡도를 낮추면서 요구되는 부호율에서의 성능을 향상시킨 LDPC 부호의 패딩 및 천공 방법에 관한 것이다.
최근 무선통신분야에서는 다양한 형태의 멀티미디어 데이터에 대한 수요의 증가에 따라 고속의 데이터 전송속도 및 더 넓은 관리 영역에 대한 요구가 빠른 속도로 증가하고 있다. 특히, 고속 데이터 전송을 위한 기술로 큰 관심이 집중되고 있는 무선랜 분야나 무선맨(MAN) 분야는 많은 관련 업체들이 연합하여 더욱 개선된 표준을 제정하기 위해 노력하고 있다.
이러한 무선랜 분야나 무선맨 분야를 포함하는 디지털 무선 통신 방식들은 데이터 전송에 따른 잡음, 왜곡, 간섭등에 의해 발생하는 오류를 좀더 효과적으로 제거하기 위해 다양한 방식의 오류 정정을 실시하고 있는데, 길쌈부호(convolutional code)나 터보 부호(turbo code)를 이용하는 방식들이 많이 사용되고 있다. 그러나, 상기 방식들은 그 기능 및 기술적 한계로 인해 새로운 표준들이 요구하는 안정적인 고속 데이터 통신에는 적용이 어렵기 때문에, 더 우수한 성능, 더 낮은 복호 복잡도, 병렬 처리에 의한 고속 복호 속도를 가지는 LDPC 부호를 이용한 부호화가 새로운 대안으로 급속히 자리를 잡아가고 있다.
상기 LDPC 부호는 각 행과 열에 '1'의 수가 '0'의 수에 비해 매우 적은 패리티 검사 행렬(parity check matrix) H로 정의되며, 수신된 신호에 대한 정상적인 복호 여부를 결정하는데 사용한다. 즉, 부호화된 수신 신호와 상기 패리티 검사 행렬의 곱이 '0'이 되는 경우 수신 오류가 없는 것으로 판단한다. 따라서, 상기 LDPC 부호는 모든 부호화된 수신 신호에 대해 곱하였을 경우 '0'이 될 수 있는 소정의 패리티 검사 행렬을 먼저 설계한 후, 상기 결정된 패리티 검사 행렬에 따라 송신 신호를 부호화하는 부호화 행렬(G)을 역으로 산출하거나, 최근에 제안된 다양한 연산 방법들을 통해 직접 패리티 검사 행렬(H)에서 부호화어에 포함될 패리티들을 산출할 수 있다.
여기서는 다양한 LDPC 부호화 적용 시스템 중에서 무선랜 분야에 적용되는 경우를 예로 들어 설명하도록 한다.
무선랜 분야의 동향을 보면, 현재 상용화되어 많이 사용되고 있는 IEEE802.11b기반 시스템의 데이터 전송속도 (11Mbps)보다 향상된 11a/g 표준기반의 시스템(최대 54Mbps)이 현재 시장에 선을 보이고 있으며, 데이터 전송속도 뿐 아니라 개선된 서비스 품질(QoS)에 대한 표준이 무선랜 관련 국제표준화 기구인 IEEE 802.11내에서 활발히 진행되고 있다. 무선통신 서비스 업체에서는 최근 무선랜 기술을 이용하여 핫스팟(hotspot) 영역에서 고속의 무선 인터넷 서비스를 제공하고 있으며 홈네트워크 시스템에서도 무선랜 기술은 xDSL 혹은 케이블모뎀과 같은 고속의 유선 인터넷 접속 시스템과 연동할 수 있는 핵심기술의 하나로 평가받고 있다. 또한 이러한 기술들은 셀룰러 시스템과 같이 넓은 서비스 영역을 지원하는 시스템 과 연동하여 광대역의 무선 데이터 서비스를 경제적으로 실현할 수 있는 시스템으로 인식되고 있다.
상기 고속의 데이터 전송률과 향상된 서비스 품질의 보장 혹은 이동성 지원 등을 위한 표준활동은 IEEE 802.11내의 테스크 그룹(Task Group:TG) 내에서 최근 활발하게 이루어지고 있으며 특히 차세대 무선랜에 대한 표준은 2002년 초부터 TGn(Task Group N)을 중심으로 진행되고 있다. 상기 표준은 PHY계층에서의 데이터 전송률의 증가뿐 아니라 그 상위계층에서의 전송효율의 증대를 목표로 표준제정 활동을 전개하고 있다.
상기 TGn에는 TGn Sync와 WwiSE라는 두 워킹 그룹(working group)이 현재 남아있고 각 워킹 그룹에는 여러 업체들이 연합되어 활동하고 있다. 그 중 TGn Sync에서 제안하는 내용을 간략히 정리하면, 전송속도 면에서는 기본 모드(mandatory mode)에서는 243Mbps, 선택 모드(optional mode)에서는 최대 630Mbps까지를 지원하고자 하며, 송신안테나를 최대 4개까지 사용하는 SDM 기술을 채택하고, 성능향상과 용량을 증대하기 위하여 SVD(Singular Value Decom- position) 방식에 의한 빔형성(beamforming) 기술 등을 포함한 다양한 방식의 MIMO-OFDM 기술을 채택하고 있다. 채널부호 면에서는 기존의 길쌈부호(convolutional code) 이외에 LDPC 부호를 사용하여 40MHz 대역에서 최대 630Mbps까지 지원함을 목표로 하고 있다. 제안된 규격에서는 20MHz 및 40MHz 대역의 사용이 기본 모드에 포함되어 있으며 특히 20MHz 대역 모드의 주파수 영역에서의 부반송파 할당방법은 기존의 11a/g 방식과 동일하여 호환성을 유지하도록 하였다. 40MHz 대역에서는 파일럿 톤(tone)에 총 128개 부채널 중 6개를 할당하였으며 데이터는 106개가 할당되었다.
상기와 같은 특징을 가진 TGn Sync의 채널부호화 방법 중 고속 통신을 위해 사용되는 LDPC 부호는 다음과 같은 세부적인 특징들을 가지도록 정의되어 있다.
먼저, 사용되는 부호율 1/2, 2/3, 3/4, (5/6 또는 7/8) 각각에 대해 하나씩의 기저 행렬(base matrix)이 마련되어 있다. 총 24 개의 열을 포함하는 각 기저 행렬은 메세지 부분(systematic part)과 패리티 부분(parity part)으로 구분되는데 패리티 부분은 이중 대각 행렬(열무게 3인 열이 더 부가된 구조)로 되어 있다.
그리고, 패킷을 부호화하기 위해 2 종류의 부호어(N=576, N=1728)를 사용하고 있다.
다음의 표1은 TGn Sync에서 정한 LDPC의 부호율과 그에 따른 부호어의 길이 및 그에 포함된 정보 메세지의 길이를 보인 것이다.
부호율(R) | 부호어 길이(N) | 정보 길이(K) | 부호어 길이(N) | 정보 길이(K) |
1/2 | 1728 | 864 | 576 | 288 |
2/3 | 1728 | 1152 | 576 | 384 |
3/4 | 1728 | 1296 | 576 | 432 |
5/6 | 1728 | 1440 | 576 | 480 |
7/8 | 1728 | 1512 | 576 | 504 |
상기와 같은 LDPC의 부호율과 부호어 길이를 이용하여 임의의 패킷 길이에 대응하기 위해서 패딩(padding)과 천공(puncturing) 방식을 모두 적용하여 결합 규칙(concatination rule)을 따르도록 함으로써 성능을 유지하도록 되어 있다. 현재 TGn Sync에 적용된 패딩 및 천공 방식은 일련(consecutive) 패턴이 사용되고 있다.
상기 수학식1에서, K는 메세지 정보의 길이, M은 패리티 정보의 길이, NPAC_CW는 부호어 당 패딩될 길이, NPUNCTURE_CW는 부호어 당 천공될 길이를 의미한다. 즉, 위와 같은 패턴에 맞추어 가변적인 패킷 길이를 소정의 부호율로 전송할 수 있게 된다. 하지만, 위와 같은 단순한 패딩 및 천공 방식은 하드웨어적인 구현 용이성 만을 고려한 것으로 상기 방식을 이용하는 경우의 성능에 대한 검증은 이루어지지 않았다. 이러한 단순한 패딩 및 천공 방식은 사용된 패딩 및 천공 패턴과 실시된 패딩 및 천공 길이에 따라 성능의 차이가 심하게 발생하게 되며, 특히, 천공의 경우 천공 길이의 증가는 치명적인 성능 하락을 가져오게 된다.
비록 예시한 TGn Sysnc에 적용하기 위한 목적은 아니지만, 천공에 의한 성능 하락을 방지하기 위한 최적의 천공 패턴에 대한 연구는 다양하게 실시되고 있다. 그러나, 현재 제안되는 다양한 천공 패턴 방식들은 무한대의 부호어를 기준으로 연구되어 실제 적용이 어렵거나, 랜덤 천공을 실시하여 성능이 낮거나, 혹은 천공할 길이에 따라 천공 우선 순위를 최적화하도록 하여 성능은 높지만 천공 길이가 변하면 최적의 천공 순서를 새롭게 산출해야 하는 부담이 발생하는 등 많은 개선의 여지를 남기고 있다. 또한, 성능 차이가 두드러지지 않는 패딩 패턴에 대한 연구는 상대적으로 미흡하여 다양한 길이의 패킷을 능동적으로 전송할 경우 필수적인 패딩 및 천공을 모두 고려한 부호화의 연구는 미비한 실정이다.
상기한 문제점을 해결하기 위한 본 발명의 목적은, 패리티 검사행렬이 특정한 구성을 가지는 패리티 부분을 포함하는 경우 간단한 산술적 규칙을 통해 천공할 LDPC 부호에 대응하는 열의 우선 순위를 파악하도록 하고, 열무게가 비균일한 체계 행렬의 구성을 가지는 경우 열무게에 따라 패딩할 LDPC 부호에 대응하는 열의 우선 순위를 파악하도록 함으로써, 프레임 크기에 대한 유연성을 얻기 위한 연산을 단순화하여 구현 용이성을 높이고 부호화 지연시간을 줄이면서도 성능을 크게 개선할 수 있도록 한 저밀도 패리티 검사 부호의 패딩 및 천공 방법을 제공하는데 있다.
상기한 목적을 달성하기 위하여, 본 발명은 엣지로 연결되는 검사 노드와 변수 노드로 구성되는 인수 그래프에 의해 표현되며, 열무게가 3인 하나의 열과 이중 대각행렬들로 구성되는 패리티 부분을 포함하는 기저 행렬(base matrix)에 의해 복호되는 저밀도 패리티 검사(Low Density Parity Check:LDPC) 부호에 있어서, 상기 열무게가 3인 열에 대응하는 LDPC 부호의 변수 노드를 포함한 우선 천공 변수 노드들을 산술 규칙에 따라 획득하여 상기 규칙에 따라 얻어진 우선 천공 변수 노드들의 우선 순위에 따라 변수 노드에 대응하는 LDPC 부호의 천공을 실시하는 것을 특징으로 한다.
상기 기저 행렬은 LDPC 부호를 복호하는 패리티 검사 행렬을 일정한 크기의 쉬프팅된 단위 순환 행렬과 영행렬 블록들로 구성한 후 각 블록을 하나의 원소로 표기한 행렬인 것을 특징으로 한다.
위에서, 변수 노드는 상기 하나의 블록에 대응하며, 천공해야할 LDPC 부호의 비트를 상기 블록 크기로 나누어 나머지가 생기는 경우, 상기 나머지에 해당하는 비트는 순차적으로 선택된 천공 우선순위 변수 노드의 마지막 변수 노드에 대응하는 블록을 구성하는 행렬의 각 열에 대응하여 천공되는 것을 특징으로 한다.
상기 우선 천공 변수 노드들을 단순 산술 규칙에 따라 획득하는 과정은 열무게가 3인 열을 최우선 천공하도록 하며, 한 종류의 산술 규칙에 따라 우선 천공할 변수 노드들을 선택하고, 다른 종류의 산술 규칙들을 순차 적용하여 다음 순위로 천공할 변수 노드들을 선택해 가는 과정을 반복하는 것을 특징으로 한다.
또한, 본 발명은 엣지로 연결되는 검사 노드와 변수 노드로 구성되는 인수 그래프에 의해 표현되며, 열무게가 3인 하나의 열과 이중 대각행렬들로 구성되는 패리티 부분을 포함하는 패리티 검사 행렬에 의해 복호되는 저밀도 패리티 검사(LDPC) 부호에 있어서, 열무게가 3인 열에 대응하는 변수 노드를 포함하여 가장 높은 품질의 1단계 복구가능(1Step Recoverable:SR) 변수 노드들을 선택하여 제 1천공 우선 순위 그룹으로 설정하는 단계와, 이전 단계에서 선택된 변수 노드들을 고려하여 후속 단계(k)에서 가장 높은 품질의 복구 가능(kSR) 변수 노드들을 선택하여 단계별 우선 순위 그룹으로 설정하는 단계와, 상기 단계들에서 얻어진 각 그룹의 우선 순위에 따라 해당 그룹에 속한 변수 노드에 대응하는 LDPC 부호를 천공하는 단계를 포함하는 것을 특징으로 한다.
상기 가장 높은 품질의 복구 가능 변수 노드 그룹은 그룹 내의 변수 노드들에 연결된 생존 검사 노드의 수를 최대화 시킨 것을 특징으로 한다.
또한, 본 발명은 엣지로 연결되는 검사 노드와 변수 노드로 구성되는 인수 그래프에 의해 표현되며, 열무게가 3인 하나의 열과 이중 대각행렬들로 구성되는 패리티 부분 및 상이한 열무게의 행렬들로 구성되는 메세지 부분을 가지는 기저 행렬에 의해 복호되는 저밀도 패리티 검사(LDPC) 부호에 있어서, 상기 메세지 부분의 열들 중 열무게가 가벼운 순서로 해당 열에 대응하는 LDPC 부호의 패딩을 실시하는 단계와, 산술적인 반복 선택 규칙에 따라 천공 우선 수준 별로 얻어진 패리티 부분의 열들에 대응하는 LDPC 부호의 천공을 실시하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 설명하도록 한다.
도 1은 본 발명이 적용될 수 있는 패리티 검사 행렬의 패리티 부분 구조를 보인 것으로, 도시한 바와 같이 열무게가 2인 이중 대각 행렬(Hm')과 그 앞부분에 위치한 열무게 3인 열(Ho')로 이루어져 있는 '무게 3인 하나의 열을 포함하는 이중 대각 행렬 구조(dual-diagonal parity structure with single weight-3 column)' 및, 이러한 행렬을 확장한 구조로 이루어진 패리티 부분을 도식화 한 것이다.
최근 상기 구조의 패리티 부분이 포함된 패리티 검사 행렬을 사용하는 경우 부호화의 복잡도가 낮아지고, 하드웨어적인 구현이 용이하면서, 성능도 뛰어나다는 연구가 진행되면서 LDPC 부호를 복호화 하기 위해 이러한 구조의 패리티 부분이 포함된 패리티 검사 행렬을 이용하는 경우가 증가하고 있다.
예를 들어, 전술한 IEEE 802.11n을 위한 TGn Sync에 사용되는 부호율별 전용 패리티 검사 행렬과, 무선 MAN(Metropolitan Area Network)관련된 새로운 표준을 준비중인 IEEE 802.16e에 제안된 패리티 검사 행렬은 상기와 같이 무게 3인 하나의 열을 포함하는 이중 대각 행렬 구조의 패리티 부분으로 구성된 것이 채택되었으며, 더 많은 무선 데이터 통신 방식에서 상기와 같은 구조를 가진 패리티 검사 행렬로 정의되는 LDPC를 적용할 것으로 예상되고 있다.
도 2는 TGn Sync에 채택된 부호율 0.5의 기저 행렬(Hb)을 보인것으로, 도시한 경우는 일반적인 패리티 검사 행렬(H)을 z×z의 단위 순환 행렬과 z×z의 0행렬로 구분하여 각각을 하나의 블록으로 간주한 후, z×z의 0행렬은 -1로 표시하고, z×z의 단위 순환 행렬을 우로 쉬프팅시킨 횟수로 그 외의 숫자를 표시한 것이다. 점선에 의해 우측의 패리티 영역을 구분했으며, 상기 패리티 영역의 구조가 무게가 3인 열과 무게가 2인 이중 대각행렬로 이루어져 있음을 알 수 있다. 이렇게 블록 단위로 패리티 검사 행렬(H)을 정리하면 함수 해석 및 연산이 용이하고, 규칙성을 가지므로 실제 구현이 용이해진다.
여기서, 상기와 같은 구조를 가지는 패리티 부분을 구성하는 항목들인 각 블록들이 z×z의 단위 순환 행렬들 및 0행렬로 이루어져 있으므로, 이를 비트 단위로 표현한 패리티 검사 행렬(H)의 패리티 부분을 인수 그래프로 나타낼 경우 이는 상기 기저 행렬(Hb)의 패리티 부분을 인수 그래프로 나타낸 것을 z번 반복한 것과 같 다. 따라서, 일반적인 비트 단위의 패리티 검사 행렬(H)의 패리티 부분에 대한 천공 혹은 패딩(padding) 방법을 단위 순환 행렬과 0행렬 블록으로 이루어진 기저 행렬(Hb)의 패리티 부분에 그대로 적용할 수 있으며, 그 반대도 가능하다.
도 3은 상기 도 2에 도시한 기저 행렬의 패리티 부분과, 각 열의 열무게를 나타낸 것으로, 도시한 바와 같이 가장 좌측에 위치한 열의 무게가 3으로 가장 높고, 그 외의 열들은 무게가 2로 동일하다.
이를 인수 그래프로 표현하면 도 4와 같으며, 여기서, 각 변수 노드(N12~N23)는 z×z의 단위 순환 행렬 혹은 0행렬이다. 실제 이를 비트 단위로 보면 도시된 것과 동일한 그래프가 z개 병렬로 있는 것으로 표현될 수 있으며, 비트 단위의 패리티 검사 행렬(H)의 구조가 도 1의 구조와 같다면 동일한 구조의 인수 그래프로 표현되게 된다.
즉, 도 1과 같은 구조의 패리티 부분에 대한 인수 그래프는 도 4에 도시한 바와 같은 지그재그 구조(이중 대각 행렬의 인수 그래프)를 가지며, 열무게가 3인 열에 대응하는 변수 노드의 연결 부분만 행렬 구조에 따라 가변된다. 이는, 본원 발명의 천공 패턴을 구하는 기준을 적용하기에 대단히 적합한 구조이다.
본원 발명을 설명하기 위하여 몇가지 용어의 정의가 필요하다. 먼저, 천공을 실시할 경우 소정의 반복 복호 단계에서 복구가 가능한 천공 변수 노드를 k단계 복구 가능 노드(k-Step Recoverable:k-SR)라 하고, 이는 천공된 변수 노드가 적어도 하나의 (k-1)-SR 노드와 m-SR 노드들(여기서, 0≤m≤k-1)과 연결되어 있는 하나 이상의 검사 노드(C-0~C-11)와 이웃한(연결된) 경우, 이러한 천공된 비트 노드를 k단 계 복구 가능(k-SR) 노드라 한다. 그리고, 이때 상기 기준을 만족한 검사 노드를 생존 검사(Servived Check:SC) 노드라 한다.
상기 일반화된 k-SR을 예로 들어 설명하면, 1-SR은 천공되는 경우 1단계 반복 복호를 통해 복구 가능한 변수 노드(N-12, N-14, N-16, N-18, N-20, N-22)를 의미하는 것으로, 이 중에서 N-14 노드를 보면, 연결된 검사 노드가 C-1, C-2이며, 이때 연결된 변수 노드들은 상기 N-14 노드 자체를 제외하고 천공되지 않은(0-SR) 노드들(N-13, N-15) 뿐이므로 상기 검사 노드들(C-1, C-2)은 생존 노드가 되고, 상기 변수 노드(N-14)는 1-SR 노드가 된다. 도시한 경우에는 1-SR 노드 그룹으로 {N-12, N-14, N-16, N-18, N-20, N-22}를 선택한 경우로서, 변수 노드 N-12, N-14, N-16, N-20, N-22는 각각 2개의 SC를, 변수 노드 N-18은 1개의 SC를 가지므로 상기 1-SR 그룹은 총 11개의 SC를 가진다. 그러나, 이러한 1-SR 노드는 설계자에 의해 선택될 수 있는데, 예를 들어, 1-SR 노드 그룹으로 {N-12, N-13, N-15, N-16, N-18, N-19, N-21, N-22}와 같은 변수 노드들을 선택할 수도 있다. 이 경우에는 각각의 1-SR 노드가 1개의 SC를 각각 가지게되어 총 8개의 SC를 가지게 된다. 일반적으로 SC가 많이 연결된 k-SR 노드는 1단계의 반복 복호를 통해 복구될 가능성이 높아지는데, 이는 AWGN이나 실제 통신 환경에서 SC에 연결된 다른 변수 노드가 손실될 경우 복구가 어려워 질 수 있으므로, 복구가 가능하도록 하는 최대한의 변수 노드들의 정보를 가지는 k-SR 노드가 복구 가능성이 높을 수 밖에 없는 것은 자명한 것이다. 따라서, 본 발명에서는 k-SR 노드에 연결된 SC의 수가 많을 수록 더 높은 품질을 가지는 것으로 간주하도록 한다. 즉, 다양한 천공 방식에 따라 연결되는 SC의 숫자에 관계 없이 k-SR 노드들의 수를 최대한 많이 설정하도록 하거나, 더 높은 복구 확률을 위해 연결되는 SC의 숫자가 최대가 되도록 k-SR 노드들을 설정하도록 하는 등의 변형이 가능하다. 도시된 경우에는 높은 품질을 가지도록 1-SR 노드{N-12, N-14, N-16, N-18, N-20, N-22}를 결정하고, 이를 바탕으로 2-SR 노드를 결정한다. 이 경우, 품질이 높은(본 실시예에서는 품질이 동일함) 변수 노드{N-13, N-17, N-21}를 선택하는 것이 바람직하다.
상기 도시된 경우와 같이, 본 발명에서는 가장 높은 품질을 가지는 k-SR 노드들을 선택(잠정적으로 얻을 수 있는 k-SR 노드 그룹들 중에서, SC의 수가 가장 큰 k-SR 노드 그룹을 선택)하도록 하고, k값이 낮은 k-SR 변수 노드들부터 천공을 실시하도록 함으로써, 상기 설명한 특정한 패리티 구조(하나의 무게가 3인열과 이중 대각 행렬로 이루어진 패리티 구조)에서 천공 우선 수준별 그룹을 결정하는 독특한 산술적 반복 규칙을 얻어낼 수 있다.
도 5는 상기 고정된 지그재그 구조의 인수 그래프로 표현되는 이중 대각 행렬과 상기 지그재그 구조를 벗어나는 1개의 노드로 표현되는 열무게 3인 최외곽 열로 이루어진 패리티 부분 행렬에서 가장 높은 품질의 k-SR(1-SR, 2-SR)에 대응하는 열들을 선택하는 간단한 규칙을 보인 것이다. 가장 우선 천공되어야 할 1-SR 변수 노드들에 대응하는 열들로, 가장 외곽에 위치한 무게가 3인 열(N-12)로부터 시작하여 매 2번째 위치의 열들(G1-1, G1-2, G1-3, G1-4, G1-5, G1-6)을 지정하고, 이를 초과하는 천공을 위하여, 무게가 3인 열(N-12)의 다음 열(N-13)로부터 시작하여 매 4번째 위치의 열들(G2-1, G2-2, G2-3)을 지정한다.
여기서, 동일한 천공 우선 순위를 가지는 열들 내부에서의 우선 순위는 다양하게 변경될 수 있으며, 단순히 순차적으로 실시할 수도 있다. 그러나, 무게가 3인 열을 가장 먼저 천공하여야 한다.
만일, 상기 각각의 열들에 속한 원소들이 z×z 단위 순환 행렬 및 0행렬을 대표하는 블록이라면, 이는 동일한 우선 순위를 가지는 열들이 z번 반복된 것과 동일하므로 하나의 블록에 속한 열들의 천공 순위는 동일하게 된다. 만일, 실제 제공되는 패킷의 천공될 비트 길이가 블록의 실제 열길이인 z로 나누어 떨어지지 않는다면, 나누어지는 몫에 해당하는 블록들의 각 열에 대응하는 LDPC 부호는 모두천공하고, 천공될 나머지 비트는 다음번 순서 블록의 각 열들 중 상기 나머지 비트의 수만큼만 그에 대응하는 LDPC 부호를 천공하면 된다.
상기 설명한 산술적 반복 규칙은 단순히 도 5에 도시된 하나의 예에 국한되어 얻어지는 규칙이 아니며, TGn Sync에 제안된 모든 부호율에 대한 기저 행렬의 패리티 부분에 대해서도 동일하게 적용되고, IEEE 802.16e에 제안된 패리티 검사 행렬의 패리티 부분에 대해서도 동일하게 적용된다. 즉, 반복하여 언급한 상기 특정 구조의 패리티 부분을 가지는 모든 패리티 검사 행렬의 패리티 부분에도 동일한 규칙을 적용할 수 있는 규칙인 것이다.
도 6은 상기와 같은 천공 규칙을 이용하는 경우와 종래의 천공 패턴을 적용할 경우의 성능 실험 결과를 비교한 그래프이다. AWGN 채널을 가정하고 BPSK 변조 방식, 최대 반복 복호 횟수 50번의 조건 하에서, 블록 길이 1728, 부호율 2/3인 전 용 부호(dedicated code), 블록 길이 2304, 부호율 1/2인 LDPC 모부호로부터 종래의 일련(consecutive) 천공 패턴에 따라 576 비트를 천공하여 부호율 2/3가 된 LDPC 부호, 그리고 블록 길이 2304, 부호율 1/2인 LDPC 모부호로부터 전술한 본 발명의 규칙적인 천공 패턴에 따라 576 비트를 천공하여 부호율 2/3가 된 LDPC 부호의 각 성능들을 이진 오류 비율(BER)과 프레임 오류 비율(FER)을 기준으로 비교한 것이다.
도시한 바와 같이 본원 발명에 따른 천공 방식을 이용하면 전용 부호를 이용한 경우의 성능에 근접한 성능을 보이는데 반하여, 종래의 일련 천공 패턴을 이용한 경우에는 성능의 열화가 심하게 발생하는 것을 알 수 있다. 즉, 본원 발명에서 제안하는 비교적 단순한 규칙에 의거한 천공 방식이 종래에 제안된 기존 천공 방식보다 월등히 높은 성능을 가진다.
본원 발명에 따른 산술적 규칙을 이용하는 천공 방식은 단순히 성능의 개선만을 얻기 위한 것은 아니라는데 주목할 필요가 있다. 본원 발명은 프레임 크기에 대한 유연성을 가지기 위해 다양한 천공 길이와 패딩 길이에 빠르고 정확하게 대응하기 위한 목적을 가진 것이므로, 단순히 부호율 결정을 위한 최적의 천공 우선순위 셋(set)을 구한 후 이를 낮은 부호율의 모부호에 적용하기 위한 목적으로 제안되는 기존의 천공 방식들과는 그 목적과 적용 효과가 상이하다.
즉, 실제로 특정 천공 길이에 대해 최적화된 천공 패턴을 적용할 경우 본원 발명에 따른 천공 패턴을 적용할 경우보다 더 높은 성능을 얻을 수도 있다. 그러나, 상기 최적화된 천공 패턴이라는 것은 천공할 길이에 따라 각각 최적의 천공 패 턴을 특정 기준에 맞추어 획득한 후 이를 이용하는 경우를 의미한다. 즉, 가변되는 패킷 길이를 가지는 패킷들을 효과적으로 전송하기 위하여(예:concatenation rule) 다양한 천공 길이에 적합한 천공 순서를 결정해야 하는 경우라면, 상기와 같이 천공할 비트들의 길이마다 복잡한 연산을 거쳐 새로운 최적의 천공 패턴을 새롭게 구해야 하는 최적화된 천공 패턴을 이용하는 것 보다 본원 발명과 같이 동일한 규칙에 의거하여 최소한의 연산량으로 천공을 실시하면서 최적의 전용 패턴을 이용하는 경우에 근접한 성능을 제공하는 것이 바람직하다. 따라서, 상기와 같은 특징을 가지는 본원 발명의 천공 방식은 비율 조절가능(rate compatible)하다고 할 수 있다.
도 7은 도 2에 도시한 기저 행렬의 체계(systematic) 행렬 부분(메세지 부분)을 보인 것으로, 비균일하지만 일정한 규칙을 가진 열무게를 해당 열들의 하부에 도시한 것이다. 본 발명에서는 체계 행렬 부분의 마지막 열부터 차례로 패딩하는 종래와는 달리 보다 높은 성능을 가질 수 있도록 패딩의 위치를 결정하도록 한다.
LDPC 부호의 경우 패딩 패턴이 성능에 어떠한 영향을 미치는 지에 대한 연구가 매우 없었기 때문에 하드웨어 구현 용이성만을 고려하여 앞부분이나 뒷부분부터 필요한 길이만큼 순차적으로 패딩하고 있다. 그러나, 본 발명에서는 패딩 패턴도 성능에 영향을 상당히 미친다는 것을 실험적으로 보이고 있다.
도 8은 도 2에 도시한 기저 행렬을 이용할 경우, 패딩 패턴에 따른 성능 차이를 보인 것으로, 최대 반복 복호 50회, 패딩 길이 216비트, 천공 길이 168비트, 패킷 크기 322바이트, BPSK 변조 방식, AWGN 환경일때 BER과 FER에서의 성능을 도 시한 그래프도이다. 사용된 패딩 패턴은 종래의 일련 패턴, 가장 작은 열무게(실시예에서는 3)를 가진 열들부터 패딩하는 패턴, 그리고, 가장 높은 열무게(실시예에서는 8)를 가진 열들부터 패딩하는 패턴이며, 도시한 바와 같이 가장 높은 열무게를 가진 열들부터 패딩한 경우의 성능이 가장 좋지 않고, 종래의 일련 패턴에 따라 뒤에서부터 패딩한 경우는 중간 정도의 성능을 보이며, 가장 낮은 열무게를 가진 열들부터 패딩한 경우의 성능이 가장 좋음을 알 수 있다.
따라서, 본 발명에서는 열무게가 비균일한 체계 행렬을 포함하는 패리티 검사 행렬을 패딩할 경우 열무게가 낮은 체계행렬의 열부터 패딩하도록 규정한다. 이러한 열무게에 대한 정보는 고정된 것이며, 적용될 패리티 검사 행렬의 열무게 구성 규칙에 따라서는 대단히 간단하게 구현될 수도 있어 연산 및 지연의 급격한 증가 없이도 성능을 향상시킬 수 있게 된다.
특히, 많은 관심을 모으고 있는 TGn Sync, IEEE 802.16e와 같은 고속 데이터 통신 시스템에 제안된 LDPC 행렬들을 보면, 이러한 체계행렬 부분의 열무게가 비교적 간단한 규칙성을 가지고 있어 단순한 산술 연산으로 열무게가 낮은 열들을 선택할 수 있다.
다음의 표 2는 TGn Sync에 제안된 부호율별 기저 행렬들에 속한 체계행렬 부분의 열무게 분포 및 그에 따른 본 발명의 패딩 규칙을 보인 것이다.
부호율 | 행렬 특성 | 체계행렬 부분의 열무게 분포 | 패딩 규칙(열무게가 낮은 순서로 패딩) |
1/2 | 비균일 | {8,3,3,8,3,3,8,3,3,8,3,3} | MOD(3)에 의해 열무게 3인 열 순서대로 패딩 |
2/3 | 비균일 | {3,3,3,3,3,3,3,3,3,4,4,4,4,4,4,4} | 처음 열부터 순차적으로 패딩 |
3/4 | 비균일 | {6,6,6,6,6,6,3,3,3,3,3,3,3,3,3,3,3,3} | 끝열부터 순차적으로 패딩 |
5/6 | 균일 | 4로 동일 | 임의 패딩 |
7/8 | 균일 | 3으로 동일 | 임의 패딩 |
상기 표 2에 도시한 바와 같이 비균일한 체계 행렬의 열무게가 소정의 규칙성을 가지고 있기 때문에 단순히 행렬의 열무게에 대한 구체적인 정보가 없더라도 간단한 패딩 연산 방식에 따라 부호율별 패딩 순서를 쉽고 빠르게 알 수 있게 된다. 이는 적용되는 패리티 검사 행렬에 따라 상이할 수 있으므로, 적용 시스템에 맞추어 구체적인 패딩 규칙을 새롭게 얻은 후 이를 시스템에 적용하거나, 단순히 열무게가 가장 낮은 열들부터 패딩하도록 시스템을 구성할 수 있다.
상기 패딩 역시 사용되는 패리티 검사 행렬이 z×z 단위 순환 행렬 및 0행렬을 대표하는 블록을 원소로 하여 표현된 기저 행렬인 경우, 하나의 블록에 속한 열들의 패딩 순위는 동일하게 된다. 그리고, 실제 제공되는 패킷의 패딩될 비트 길이가 블록의 실제 열길이인 z로 나누어 떨어지지 않는다면, 나머지 패딩 비트들은 몫에 해당하는 블록 다음에 추가되는 블록의 일부 열에 대응하게 된다.
따라서, 전술한 새로운 천공 패턴과 패딩 패턴을 이용하게 되면 다양한 크기를 가지는 패킷을 낮은 오버헤드와 성능열화 특성을 가지도록 부호화할 경우, 대단히 간단한 연산만으로 규칙적인 천공 우선 순위와 패딩 우선 순위를 결정할 수 있고, 이를 통해 얻을 수 있는 성능도 만족할 만큼 높게 된다. 특히, 이러한 천공 방식은 일정한 구조를 가진 패리티 검사 행렬들을 이용하는 경우 부호율의 변경이나 적용되는 패리티 검사 행렬의 변화에 관계 없이 일정한 규칙을 가지기 때문에 비율-조절(rate-compatibility) 특성을 가지며, 그로 인해 프레임 크기에 대한 유연성 및 효율이 더욱 좋아질 수 있다.
도 9는 전술한 본 발명의 천공 규칙과 패딩 규칙을 이용하여 일정한 크기의 부호어(1728비트)와 부호율(1/2)로 소정 크기의 패킷(322바이트)을 전송할 경우에 대한 성능을 보인 것으로, 종래의 일련 패턴(SISA로 표기)을 이용한 결과와 본원 발명의 패턴(SAIT로 표기)을 이용한 결과 및 기준의 되는 최적 성능을 비교한 것이다.
도시된 바와 같이 BER에 대한 결과도 본원 발명이 종래의 기술보다 성능이 뛰어난 것을 알 수 있지만, 일반적으로 성능의 기준이 되고있는 FER에 대한 결과에서 본원 발명의 성능이 종래 기술의 성능보다 크게 양호하다는 것을 확인할 수 있을 것이다.
전술한 바와 같이, 본 발명 저밀도 패리티 검사 부호의 천공 및 패딩 방법은 패리티 검사행렬이 열무게가 3인 열과 이중 대각 행렬로 이루어진 패리티 부분 구성을 가지는 경우, 최고 품질의 k-SR 노드 그룹 각각의 내부 원소들의 위치가 규칙적인 형태를 띄기 때문에 간단한 산술적 규칙을 통해 LDPC 부호를 천공하여도 최적의 성능에 근접한 높은 성능을 얻을 수 있다. 또한, 열무게가 비균일한 메세지 부분을 가지는 경우 낮은 열무게를 가지는 열에 대응하는 비트부터 LDPC 부호를 패딩 하면 성능이 상당히 개선된다. 상기한 방법대로 천공과 패딩 방식을 적용할 경우 다양한 길이의 패킷을 효과적으로 전송하기위한 프레임 크기 유연성을 간단한 연산 만으로 실현할 수 있어 구현의 부담 및 부호화 지연 시간을 줄이면서도 최적의 성능에 근접한 높은 성능을 얻을 수 있는 효과가 있다. 특히, 열무게가 3인 열과 이중 대각 행렬로 이루어진 패리티 부분 구성을 가지는 경우, 본 발명에서 제안한 패턴을 사용하여 천공 하게되면 전반적인 코드율에 대하여 거의 최적의 성능을 나타내기 때문에 증분 잉여(incremental redundancy) 방식을 사용한 H-ARQ 기술에도 적용이 가능한 효과가 있다.
Claims (13)
- 엣지로 연결되는 검사 노드와 변수 노드로 구성되는 인수 그래프에 의해 표현되며, 열무게가 3인 하나의 열과 이중 대각행렬들로 구성되는 패리티 부분을 포함하는 기저 행렬(base matrix)에 의해 복호되는 저밀도 패리티 검사(Low Density Parity Check:LDPC) 부호에 있어서,상기 열무게가 3인 열에 대응하는 LDPC 부호의 변수 노드를 포함한 우선 천공 변수 노드들을 산술 규칙에 따라 획득하여 상기 규칙에 따라 얻어진 우선 천공 변수 노드들의 우선 순위에 따라 변수 노드에 대응하는 LDPC 부호의 천공을 실시하는 것을 특징으로 하는 저밀도 패리티 검사 부호의 천공 방법.
- 제 1항에 있어서, 상기 기저 행렬은 LDPC 부호를 복호하는 패리티 검사 행렬을 일정한 크기의 쉬프팅된 단위 순환 행렬과 영행렬 블록들로 구성한 후 각 블록을 하나의 원소로 표기한 행렬인 것을 특징으로 하는 저밀도 패리티 검사 부호의 천공 방법.
- 제 2항에 있어서, 변수 노드는 상기 하나의 블록에 대응하며, 천공해야할 LDPC 부호의 비트를 상기 블록 크기로 나누어 나머지가 생기는 경우, 상기 나머지 에 해당하는 비트는 순차적으로 선택된 천공 우선순위 변수 노드의 마지막 변수 노드에 대응하는 블록을 구성하는 행렬의 각 열에 대응하여 천공되는 것을 특징으로 하는 저밀도 패리티 검사 부호의 천공 방법.
- 제 1항에 있어서, 상기 우선 천공 변수 노드들을 산술 규칙에 따라 획득하는 과정은, 열무게가 3인 열에 대응하는 변수 노드를 포함하여 가장 높은 품질의 1단계 복구가능(1Step Recoverable:SR) 변수 노드들을 선택하여 가장 먼저 천공될 그룹을 지정하는 단계와; 상기 단계에서 선택된 그룹에 속한 변수 노드들을 고려하여 후속 단계(k)에서 가장 높은 품질의 복구 가능(kSR) 변수 노드들을 선택하여 다음 순서로 천공될 그룹을 지정하는 단계를 포함하는 것을 특징으로 하는 저밀도 패리티 검사 부호의 천공 방법.
- 제 1항에 있어서, 상기 천공될 그룹을 지정하는 단계는 그룹 내의 변수 노드들에 연결된 생존 검사 노드 수의 총합이 최대화되도록 변수 노드들을 선정하는 것을 특징으로 하는 저밀도 패리티 검사 부호의 천공 방법.
- 제 1항에 있어서, 상기 우선 천공 변수 노드들을 산술 규칙에 따라 획득하는 과정은 열무게가 3인 열을 최우선 천공하도록 하며, 한 종류의 산술 규칙에 따라 우선 천공할 변수 노드들을 선택하고, 다른 종류의 산술 규칙들을 순차 적용하여 다음 순위로 천공할 변수 노드들을 선택해 가는 과정을 반복하는 것을 특징으로 하는 저밀도 패리티 검사 부호의 천공 방법.
- 제 1항에 있어서, 상기 우선 천공 변수 노드들을 획득하는 산술 규칙은 부호율 별로 별도로 마련된 전용 기저 행렬을 이용하는 경우에도 각각의 기저 행렬에서 동일하게 적용되는 것을 특징으로 하는 저밀도 패리티 검사 부호의 천공 방법.
- 제 1항에 있어서, 상기 우선 천공 변수 노드들을 획득하는 산술 규칙은 열무게 3인 열을 최우선으로 천공하도록 하고, 상기 열무게 3인 열로부터 시작하여 매 2번째 열을 선택하여 우선 천공하도록 하며, 상기 열무게 3인 열의 다음열 및 해당 열로부터 시작하여 매 4번째 열을 선택하여 다음번 우선 순위로 천공하도록 하는 규칙인 것을 특징으로 하는 저밀도 패리티 검사 부호의 천공 방법.
- 엣지로 연결되는 검사 노드와 변수 노드로 구성되는 인수 그래프에 의해 표현되며, 열무게가 3인 하나의 열과 이중 대각행렬들로 구성되는 패리티 부분을 포 함하는 패리티 검사 행렬에 의해 복호되는 저밀도 패리티 검사(LDPC) 부호에 있어서,열무게가 3인 열에 대응하는 변수 노드를 포함하여 가장 높은 품질의 1단계 복구가능(1Step Recoverable:SR) 변수 노드들을 선택하여 제 1천공 우선 순위 그룹으로 설정하는 단계와;이전 단계에서 선택된 변수 노드들을 고려하여 후속 단계(k)에서 가장 높은 품질의 복구 가능(kSR) 변수 노드들을 선택하여 단계별 우선 순위 그룹으로 설정하는 단계와;상기 단계들에서 얻어진 각 그룹의 우선 순위에 따라 해당 그룹에 속한 변수 노드에 대응하는 LDPC 부호를 천공하는 단계를 포함하는 것을 특징으로 하는 저밀도 패리티 검사 부호의 천공 방법.
- 제 9항에 있어서, 상기 우선 순위 그룹은 그룹 내의 변수 노드들에 연결된 생존 검사 노드 수의 총합이 최대화되도록 선정 된 것을 특징으로 하는 저밀도 패리티 검사 부호의 천공 방법.
- 제 9항에 있어서, 상기 가장 높은 품질의 복구 가능 변수 노드들은 복구 가능 단계별로 산술적인 반복 선택 규칙을 가지는 것을 특징으로 하는 저밀도 패리티 검사 부호의 천공 방법.
- 제 9항에 있어서, 상기 얻어진 각 그룹에 속한 변수 노드들은 각 그룹별로 산술적인 반복 선택 규칙을 가지며, 상기 패리티 검사 행렬이 부호율 별로 마련된 전용 패리티 검사 행렬들 중 하나인 경우 상기 얻어진 산술적 반복 선택 규칙은 다른 부호율의 전용 패리티 검사 행렬의 천공에도 동일하게 적용되는 것을 특징으로 하는 저밀도 패리티 검사 부호의 천공 방법.
- 엣지로 연결되는 검사 노드와 변수 노드로 구성되는 인수 그래프에 의해 표현되며, 열무게가 3인 하나의 열과 이중 대각행렬들로 구성되는 패리티 부분 및 상이한 열무게의 행렬들로 구성되는 메세지 부분을 가지는 기저 행렬에 의해 복호되는 저밀도 패리티 검사(LDPC) 부호에 있어서,상기 메세지 부분의 열들 중 열무게가 가벼운 순서로 해당 열에 대응하는 LDPC 부호의 패딩을 실시하는 단계와;산술적인 반복 선택 규칙에 따라 천공 우선 수준 별로 얻어진 패리티 부분의 열들에 대응하는 LDPC 부호의 천공을 실시하는 단계를 포함하는 것을 특징으로 하는 저밀도 패리티 검사 부호의 패딩 및 천공 방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050040720A KR101157246B1 (ko) | 2005-05-16 | 2005-05-16 | 저밀도 패리티 검사 부호의 패딩 및 천공 방법 |
US11/435,014 US8006162B2 (en) | 2005-05-16 | 2006-05-16 | Method for padding and puncturing low density parity check code |
EP06010090.6A EP1724932B1 (en) | 2005-05-16 | 2006-05-16 | Device and method for padding and puncturing low density parity check |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050040720A KR101157246B1 (ko) | 2005-05-16 | 2005-05-16 | 저밀도 패리티 검사 부호의 패딩 및 천공 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060118190A true KR20060118190A (ko) | 2006-11-23 |
KR101157246B1 KR101157246B1 (ko) | 2012-06-15 |
Family
ID=36950416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050040720A KR101157246B1 (ko) | 2005-05-16 | 2005-05-16 | 저밀도 패리티 검사 부호의 패딩 및 천공 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8006162B2 (ko) |
EP (1) | EP1724932B1 (ko) |
KR (1) | KR101157246B1 (ko) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011071293A3 (en) * | 2009-12-07 | 2011-11-10 | Samsung Electronics Co., Ltd. | Method and apparatus for channel encoding and decoding in a communication system using a low-density parity check code |
KR101253184B1 (ko) * | 2007-03-14 | 2013-04-10 | 엘지전자 주식회사 | 모델 행렬을 이용하여 ldpc 부호화를 수행한 데이터를천공하는 방법 |
KR101276845B1 (ko) * | 2007-03-15 | 2013-06-18 | 엘지전자 주식회사 | 복수의 레이어들을 이용하여 ldpc 복호화를 수행하는방법 |
KR101319891B1 (ko) * | 2007-03-14 | 2013-10-29 | 엘지전자 주식회사 | 블록 코드를 이용한 부호화가 수행된 신호를 데이터처리하는 방법 |
KR101524869B1 (ko) * | 2007-06-04 | 2015-06-02 | 삼성전자주식회사 | 저밀도 패리티 검사 부호의 부호화 및 복호화 장치 및 방법 |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8132072B2 (en) * | 2006-01-06 | 2012-03-06 | Qualcomm Incorporated | System and method for providing H-ARQ rate compatible codes for high throughput applications |
KR20090091768A (ko) * | 2006-12-18 | 2009-08-28 | 미쓰비시덴키 가부시키가이샤 | 부호화 장치, 부호화 방법, 부호화 복호 장치 및 통신 장치 |
CN101378304A (zh) * | 2007-08-28 | 2009-03-04 | 华为技术有限公司 | 基于低密度校验码的重传传输方法及传输设备 |
WO2009079824A1 (en) * | 2007-12-14 | 2009-07-02 | Panasonic Corporation | Radio communication apparatus and puncturing method |
KR101434267B1 (ko) * | 2007-12-14 | 2014-08-27 | 삼성전자주식회사 | 통신 시스템에서 신호 수신 장치 및 방법 |
KR101503058B1 (ko) * | 2008-02-26 | 2015-03-18 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치 |
JP4898858B2 (ja) * | 2009-03-02 | 2012-03-21 | パナソニック株式会社 | 符号化器、復号化器及び符号化方法 |
US8516352B2 (en) * | 2009-07-21 | 2013-08-20 | Ramot At Tel Aviv University Ltd. | Compact decoding of punctured block codes |
US9397699B2 (en) * | 2009-07-21 | 2016-07-19 | Ramot At Tel Aviv University Ltd. | Compact decoding of punctured codes |
US8516351B2 (en) * | 2009-07-21 | 2013-08-20 | Ramot At Tel Aviv University Ltd. | Compact decoding of punctured block codes |
US8375278B2 (en) * | 2009-07-21 | 2013-02-12 | Ramot At Tel Aviv University Ltd. | Compact decoding of punctured block codes |
US8495450B2 (en) * | 2009-08-24 | 2013-07-23 | Samsung Electronics Co., Ltd. | System and method for structured LDPC code family with fixed code length and no puncturing |
US8560911B2 (en) * | 2009-09-14 | 2013-10-15 | Samsung Electronics Co., Ltd. | System and method for structured LDPC code family |
US8971261B2 (en) | 2010-06-02 | 2015-03-03 | Samsung Electronics Co., Ltd. | Method and system for transmitting channel state information in wireless communication systems |
US8732565B2 (en) | 2010-06-14 | 2014-05-20 | Samsung Electronics Co., Ltd. | Method and apparatus for parallel processing in a gigabit LDPC decoder |
US9634693B2 (en) | 2010-08-12 | 2017-04-25 | Samsung Electronics Co., Ltd | Apparatus and method for decoding LDPC codes in a communications system |
CN106158046B (zh) * | 2015-05-15 | 2021-03-30 | 爱思开海力士有限公司 | 用于turbo乘积码的误校正避免 |
US10784901B2 (en) | 2015-11-12 | 2020-09-22 | Qualcomm Incorporated | Puncturing for structured low density parity check (LDPC) codes |
CN108432167B (zh) * | 2016-01-14 | 2021-07-30 | 苹果公司 | 对消息进行编码解码的装置、系统和计算机可读介质 |
US11043966B2 (en) | 2016-05-11 | 2021-06-22 | Qualcomm Incorporated | Methods and apparatus for efficiently generating multiple lifted low-density parity-check (LDPC) codes |
US10454499B2 (en) | 2016-05-12 | 2019-10-22 | Qualcomm Incorporated | Enhanced puncturing and low-density parity-check (LDPC) code structure |
US10313057B2 (en) | 2016-06-01 | 2019-06-04 | Qualcomm Incorporated | Error detection in wireless communications using sectional redundancy check information |
US9917675B2 (en) | 2016-06-01 | 2018-03-13 | Qualcomm Incorporated | Enhanced polar code constructions by strategic placement of CRC bits |
US10291354B2 (en) | 2016-06-14 | 2019-05-14 | Qualcomm Incorporated | High performance, flexible, and compact low-density parity-check (LDPC) code |
CA3026317C (en) | 2016-07-27 | 2023-09-26 | Qualcomm Incorporated | Design of hybrid automatic repeat request (harq) feedback bits for polar codes |
EP3477865B1 (en) | 2016-08-19 | 2021-07-28 | Huawei Technologies Co., Ltd. | Basis matrix generating method, coding/decoding method and apparatus for ldpc codes |
US10312939B2 (en) | 2017-06-10 | 2019-06-04 | Qualcomm Incorporated | Communication techniques involving pairwise orthogonality of adjacent rows in LPDC code |
KR102113450B1 (ko) | 2017-07-07 | 2020-05-20 | 퀄컴 인코포레이티드 | 저밀도 패리티 체크 코드 베이스 그래프 선택을 적용한 통신 기술 |
CN108736898B (zh) * | 2018-05-31 | 2021-09-07 | 东南大学 | 一种适用于5g系统的ldpc码编解码器复用方法 |
US11316532B1 (en) * | 2020-12-17 | 2022-04-26 | SK Hynix Inc. | Decoding of low-density parity-check codes with high-degree variable nodes |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2335001A (en) * | 1999-12-20 | 2001-07-03 | Research In Motion Limited | Hybrid automatic repeat request system and method |
US20020051501A1 (en) * | 2000-04-28 | 2002-05-02 | Victor Demjanenko | Use of turbo-like codes for QAM modulation using independent I and Q decoding techniques and applications to xDSL systems |
US7673223B2 (en) * | 2001-06-15 | 2010-03-02 | Qualcomm Incorporated | Node processors for use in parity check decoders |
US6938196B2 (en) * | 2001-06-15 | 2005-08-30 | Flarion Technologies, Inc. | Node processors for use in parity check decoders |
US6633856B2 (en) * | 2001-06-15 | 2003-10-14 | Flarion Technologies, Inc. | Methods and apparatus for decoding LDPC codes |
US6789227B2 (en) * | 2001-07-05 | 2004-09-07 | International Business Machines Corporation | System and method for generating low density parity check codes using bit-filling |
US6895547B2 (en) * | 2001-07-11 | 2005-05-17 | International Business Machines Corporation | Method and apparatus for low density parity check encoding of data |
US7702986B2 (en) * | 2002-11-18 | 2010-04-20 | Qualcomm Incorporated | Rate-compatible LDPC codes |
KR20050046471A (ko) * | 2003-11-14 | 2005-05-18 | 삼성전자주식회사 | 저밀도 패러티 검사 부호를 병렬 연접하는 채널부호화/복호화 장치 및 방법 |
WO2006039801A1 (en) * | 2004-10-12 | 2006-04-20 | Nortel Networks Limited | System and method for low density parity check encoding of data |
EP1653629B1 (en) | 2004-10-27 | 2008-02-20 | Samsung Electronics Co.,Ltd. | Method for puncturing an LDPC channel code |
US7620880B2 (en) * | 2005-12-20 | 2009-11-17 | Samsung Electronics Co., Ltd. | LDPC concatenation rules for IEEE 802.11n system with packets length specified in OFDM symbols |
-
2005
- 2005-05-16 KR KR1020050040720A patent/KR101157246B1/ko not_active IP Right Cessation
-
2006
- 2006-05-16 US US11/435,014 patent/US8006162B2/en not_active Expired - Fee Related
- 2006-05-16 EP EP06010090.6A patent/EP1724932B1/en not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101253184B1 (ko) * | 2007-03-14 | 2013-04-10 | 엘지전자 주식회사 | 모델 행렬을 이용하여 ldpc 부호화를 수행한 데이터를천공하는 방법 |
KR101319891B1 (ko) * | 2007-03-14 | 2013-10-29 | 엘지전자 주식회사 | 블록 코드를 이용한 부호화가 수행된 신호를 데이터처리하는 방법 |
KR101276845B1 (ko) * | 2007-03-15 | 2013-06-18 | 엘지전자 주식회사 | 복수의 레이어들을 이용하여 ldpc 복호화를 수행하는방법 |
KR101524869B1 (ko) * | 2007-06-04 | 2015-06-02 | 삼성전자주식회사 | 저밀도 패리티 검사 부호의 부호화 및 복호화 장치 및 방법 |
WO2011071293A3 (en) * | 2009-12-07 | 2011-11-10 | Samsung Electronics Co., Ltd. | Method and apparatus for channel encoding and decoding in a communication system using a low-density parity check code |
US8689093B2 (en) | 2009-12-07 | 2014-04-01 | Samsung Electronics Co., Ltd | Method and apparatus for channel encoding and decoding in a communication system using a low-density parity check code |
US9525433B2 (en) | 2009-12-07 | 2016-12-20 | Samsung Electronics Co., Ltd | Method and apparatus for channel encoding and decoding in a communication system using a low-density parity check code |
US10277249B2 (en) | 2009-12-07 | 2019-04-30 | Samsung Electronics Co., Ltd | Method and apparatus for channel encoding and decoding in a communication system using a low-density parity check code |
US11043967B2 (en) | 2009-12-07 | 2021-06-22 | Samsung Electronics Co., Ltd | Method and apparatus for channel encoding and decoding in a communication system using a low-density parity check code |
US11616514B2 (en) | 2009-12-07 | 2023-03-28 | Samsung Electronics Co., Ltd | Method and apparatus for channel encoding and decoding in a communication system using a low-density parity check code |
Also Published As
Publication number | Publication date |
---|---|
EP1724932B1 (en) | 2013-07-10 |
US20070011567A1 (en) | 2007-01-11 |
KR101157246B1 (ko) | 2012-06-15 |
EP1724932A1 (en) | 2006-11-22 |
US8006162B2 (en) | 2011-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101157246B1 (ko) | 저밀도 패리티 검사 부호의 패딩 및 천공 방법 | |
CN111565052B (zh) | 结构化ldpc码的数据处理方法及装置 | |
US10425258B2 (en) | Method and apparatus for transmitting and receiving data in a communication system | |
US7661037B2 (en) | LDPC concatenation rules for IEEE 802.11n systems | |
US7707479B2 (en) | Method of generating structured irregular low density parity checkcodes for wireless systems | |
US11843394B2 (en) | Processing method and device for quasi-cyclic low density parity check coding | |
KR101502623B1 (ko) | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 방법 및 장치 | |
KR101199388B1 (ko) | 무선 통신 시스템에서 저밀도 패리티 체크 코드를 이용한 부호화, 복호화 방법 및 그 장치 | |
US8560911B2 (en) | System and method for structured LDPC code family | |
CN109391360B (zh) | 数据编码方法及装置 | |
US7584406B2 (en) | LDPC concatenation rules for IEEE 802.11n system with packets length specific in octets | |
CA2619638C (en) | Code design and implementation improvements for low density parity check codes for wireless routers using 802.11n protocol | |
JP5612699B2 (ja) | 通信システムにおけるデータ送受信方法及び装置 | |
KR20090130176A (ko) | Ldpc 코딩을 위한 방법 및 시스템 | |
US20120063429A1 (en) | METHODS AND APPARATUS OF FREQUENCY INTERLEAVING FOR 80 MHz TRANSMISSIONS | |
US8913478B2 (en) | Methods and apparatus for interleaving in OFDM/OFDMA systems | |
US8184025B2 (en) | Method and apparatus of generating codewords in wireless communication system | |
US8514695B2 (en) | Method and apparatus for wideband wireless transmission and transmission system | |
KR100638594B1 (ko) | Costas 어레이를 이용한 ldpc 부호기와 이를포함하는 휴대 인터넷 시스템의 채널 부호기 및 그 방법 | |
CN107733440B (zh) | 多边类型结构化ldpc处理方法及装置 | |
US20030152158A1 (en) | Method of asymmetrical forward error correction in a communication system. application to wireless local area networks (WLAN) using turbo codes and low density parity check codes | |
US20080008231A1 (en) | Communications system | |
KR101502677B1 (ko) | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치 | |
Healy et al. | Study of Structured Root-LDPC Codes and PEG Techniques for Block-Fading Channels | |
Uchoa et al. | Structured Root-Check LDPC Codes and PEG-Based Techniques for Block-Fading Channels |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |