KR20100058260A - 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 장치 및 방법 - Google Patents

저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 장치 및 방법 Download PDF

Info

Publication number
KR20100058260A
KR20100058260A KR1020080117008A KR20080117008A KR20100058260A KR 20100058260 A KR20100058260 A KR 20100058260A KR 1020080117008 A KR1020080117008 A KR 1020080117008A KR 20080117008 A KR20080117008 A KR 20080117008A KR 20100058260 A KR20100058260 A KR 20100058260A
Authority
KR
South Korea
Prior art keywords
ldpc code
parity check
check matrix
column
length
Prior art date
Application number
KR1020080117008A
Other languages
English (en)
Inventor
명세호
김재열
임연주
윤성렬
이학주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080117008A priority Critical patent/KR20100058260A/ko
Priority to EP09827759.3A priority patent/EP2351230B1/en
Priority to PCT/KR2009/006860 priority patent/WO2010058994A2/en
Priority to US12/624,098 priority patent/US8495459B2/en
Publication of KR20100058260A publication Critical patent/KR20100058260A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/116Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/118Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6508Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Error Detection And Correction (AREA)

Abstract

저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 장치 및 방법에 관한 것으로써, 특히 가변 길이를 가지는 LDPC 부호를 생성하는 방법은 상기 LDPC 부호의 제 1 패리티 검사 행렬 정보를 검출하는 과정과, 요구되는 상기 LDPC 부호의 블록 길이를 확인한 후, 정보어를 그룹화 할 크기를 결정하는 과정과, 상기 LDPC 부호의 제 1 패리티 검사 행렬로부터 상기 그룹화 크기에 상응하도록 제 2 패리티 검사 행렬의 정보어에 대응되는 부분 행렬을 구성하는 과정과, 상기 LDPC 부호의 제 2 패리티 검사 행렬의 패리티에 대응되는 부분 행렬을 구성하는 과정을 포함하는 것을 특징으로 한다.
또한 본 발명은 특정 형태의 LDPC 부호를 설계하는데 있어서 Tanner 그래프 특성을 준최적화(suboptimize)함으로써 상기 LDPC 부호를 사용하는 통신 시스템의 성능을 개선할 수 있다.
LDPC 부호화, 가변 블록 길이

Description

저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 장치 및 방법{APPARATUS AND METHOD FOR CHANNEL ENCODING AND DECODING IN COMMUNICATION SYSTEM USING LOW-DENSITY PARITY-CHECK CODES}
본 발명은 저밀도 패리티 검사(low-density parity-check, 이하 LDPC) 부호를 사용하는 통신 시스템에 관한 것으로, 특히 특정한 형태의 LDPC 부호를 생성하는 채널 부호/복호(channel encoding/decoding) 장치 및 방법에 관한 것이다.
무선 통신 시스템에서는 채널의 여러 가지 잡음(noise)과 페이딩(fading) 현상 및 심볼간 간섭(inter-symbol interference, ISI)에 의해 링크(link)의 성능이 현저히 저하된다. 따라서, 차세대 이동 통신, 디지털 방송 및 휴대 인터넷과 같이 높은 데이터 처리량과 신뢰도를 요구하는 고속 디지털 통신 시스템들을 구현하기 위해서 잡음과 페이딩 및 ISI에 대한 극복 기술을 개발하는 것이 필수적이다. 최근에는 정보의 왜곡을 효율적으로 복원하여 통신의 신뢰도를 높이기 위한 방법으로서 오류정정부호(error-correcting code)에 대한 연구가 활발히 이루어지고 있다.
1960년대에 Gallager에 의해서 처음 소개된 LDPC 부호는 당시 기술을 훨씬 능가하는 구현 복잡도로 인해 오랫동안 잊혀져 왔다. 하지만, 1993년 Berrou와 Glavieux, Thitimajshima에 의해 발견된 터보(turbo) 부호가 새넌(Shannon)의 채널 용량에 근접하는 성능을 보임에 따라, 터보 부호의 성능과 특성에 대한 많은 해석이 이루어지면서 반복 복호(iterative decoding)와 그래프를 기반으로 하는 채널 부호화에 대한 많은 연구가 진행되었다. 이를 계기로 1990년대 후반에 상기 LDPC 부호에 대해 재연구되면서 상기 LDPC 부호에 대응되는 Tanner 그래프(factor 그래프의 특별한 경우)상에서 합곱(sum-product) 알고리즘에 기반한 반복 복호(iterative decoding)를 적용하여 복호화를 수행하면 Shannon의 채널 용량에 근접하는 성능을 가짐이 밝혀졌다.
상기 LDPC 부호는 통상적으로 그래프 표현법을 이용하여 나타내며, 그래프 이론 및 대수학, 확률론에 기반한 방법들을 통해 많은 특성을 분석할 수 있다. 일반적으로 채널 부호의 그래프 모델은 부호의 묘사(descriptions)에 유용할 뿐만 아니라, 부호화된 비트에 대한 정보를 그래프 내의 정점(vertex)에 대응시키고 각 비트들의 관계를 그래프 내에서 선분(edges)으로 대응시키면, 각 정점들이 각 선분들을 통해서 정해진 메시지(messages)를 주고받는 통신 네트워크로 간주할 수 있기 때문에 자연스런 복호 알고리즘을 이끌어 낼 수 있다. 예를 들면, 그래프의 일종으로 볼 수 있는 트렐리스(trellis)에서 유도된 복호 알고리즘에는 잘 알려진 비터비(Viterbi) 알고리즘과 BCJR(Bahl, Cocke, Jelinek and Raviv) 알고리즘이 있다.
상기 LDPC 부호는 일반적으로 패리티 검사행렬(parity-check matrix)로 정의되며 Tanner 그래프로 통칭되는 이분(bipartite) 그래프를 이용하여 표현될 수 있다. 상기 이분 그래프는 그래프를 구성하는 정점들이 서로 다른 2 종류로 나누어져 있음을 의미하며, 상기 LDPC 부호의 경우에는 변수 노드(variable node)와 검사 노드(check node)라 불리는 정점들로 이루어진 이분 그래프로 표현된다. 상기 변수 노드는 부호화된 비트와 일대일 대응된다.
도 1 및 도 2를 참조하여 상기 LDPC 부호의 그래프 표현 방법에 대해 설명하기로 한다.
도 1은 4 개의 행(row)과 8 개의 열(column)로 이루어진 상기 LDPC 부호의 패리티 검사 행렬 H1 의 예이다. 도 1을 참조하면, 열이 8개 있기 때문에 길이가 8인 부호어(codeword)를 생성하는 LDPC 부호를 의미하며, 각 열은 부호화된 8 비트와 대응된다.
도 2는 도 1의 H1에 대응하는 Tanner 그래프를 도시한 도면이다.
도 2를 참조하면, 상기 LDPC 부호의 상기 Tanner 그래프는 8개의 변수 노드들 x1(202), x2(204), x3(206), x4(208), x5(210), x6(212), x7(214), x8(216)과 4개의 검사 노드(check node)(218, 220, 222, 224)들로 구성되어 있다. 여기서, 상기 LDPC 부호의 패리티 검사 행렬 H1의 i번째 열과 j번째 행은 각각 변수 노드 xi와 j 번째 검사 노드에 대응된다. 또한, 상기 LDPC 부호의 패리티 검사 행렬 H1의 i번째 열과 j번째 행이 교차하는 지점의 1의 값, 즉 0이 아닌 값의 의미는, 상기 도 2와 같이 상기 Tanner 그래프 상에서 상기 변수 노드 xi와 j번째 검사 노드 사이에 선분(edge)이 존재함을 의미한다.
상기 LDPC 부호의 Tanner 그래프에서 변수 노드 및 검사 노드의 차 수(degree)는 각 노드들에 연결되어 있는 선분의 개수를 의미하며, 이는 상기 LDPC 부호의 패리티 검사행렬에서 해당 노드에 대응되는 열 또는 행에서 0이 아닌 원소(entry)들의 개수와 동일하다. 예를 들어, 상기 도 2에서 변수 노드들 x1(202), x2(204), x3(206), x4(208), x5(210), x6(212), x7(214), x8(216)의 차수는 각각 순서대로 4, 3, 3, 3, 2, 2, 2, 2가 되며, 검사 노드들(218, 220, 222, 224)의 차수는 각각 순서대로 6, 5, 5, 5가 된다. 또한, 상기 도 2의 변수 노드들에 대응되는 상기 도 1의 패리티 검사 행렬 H1의 각각의 열에서 0이 아닌 원소들의 개수는 상기한 차수들 4, 3, 3, 3, 2, 2, 2, 2와 순서대로 일치하며, 상기 도 2의 검사 노드들에 대응되는 상기 도 1의 패리티 검사 행렬 H1의 각각의 행에서 0이 아닌 원소들의 개수는 상기한 차수들 6, 5, 5, 5와 순서대로 일치한다.
LDPC 부호의 노드에 대한 차수 분포를 표현하기 위하여 차수가 i인 변수 노드의 개수와 변수 노드 총 개수와의 비율을 fi라 하고, 차수가 j인 검사 노드의 개수와 검사 노드 총 개수와의 비율을 gj라 하자. 예를 들어 상기 도 1과 도 2에 해당하는 LDPC 부호의 경우에는 f2=4/8, f3=3/8, f4=1/8, i≠2, 3, 4 에 대해서 fi=0 이며, g5=3/4, g6=1/4, j≠5,6 에 대해서 gj=0 이다. LDPC 부호의 길이를 N, 즉 열의 개수를 N이라 하고, 행의 개수를 N/2이라 할 때, 상기 차수 분포를 가지는 패리티 검사 행렬 전체에서 0이 아닌 원소의 밀도는 하기의 <수학식 1>과 같이 계산된다.
<수학식 1>
Figure 112008080927097-PAT00001
상기 <수학식 1>에서 N이 증가하게 되면 패리티 검사 행렬 내에서 1의 밀도는 계속해서 감소하게 된다. 일반적으로 LDPC 부호는 부호 길이 N에 대하여 0이 아닌 원소의 밀도가 반비례하므로, N이 큰 경우에는 매우 낮은 밀도를 가지게 된다. LDPC 부호의 명칭에서 저밀도(low-density)란 말은 이와 같은 이유로 유래되었다.
도 3은 DVB-S2 형태의 LDPC 부호의 대략적인 구조도이다. 특정한 구조를 가지는 LDPC 부호의 패리티 검사 행렬이 가지는 특성을 도 3를 참조하여 설명하기로 한다. 참고로 도 3의 구조를 가지는 LDPC 부호는 유럽 디지털 방송 표준(standard)의 하나인 DVB-S2에서 표준 기술로 채택된 바 있다.
도 3을 참조하면,
Figure 112008080927097-PAT00002
은 LDPC 부호어의 길이이고,
Figure 112008080927097-PAT00003
은 정보어의 길이이고,
Figure 112008080927097-PAT00004
은 패리티의 길이를 의미한다. 그리고,
Figure 112008080927097-PAT00005
이 성립하도록 정수
Figure 112008080927097-PAT00006
Figure 112008080927097-PAT00007
를 결정한다. 이때,
Figure 112008080927097-PAT00008
도 정수가 되도록 한다. 편의상 도 3의 패리티 검사 행렬을 제 1패리티 검사 행렬
Figure 112008080927097-PAT00009
이라 하자.
상기 도 3의 패리티 검사 행렬에서 패리티 부분에 해당하는 부분, 즉,
Figure 112008080927097-PAT00010
번째 열(column)부터
Figure 112008080927097-PAT00011
번째 열까지의 구조는 이중 대각(dual diagonal) 형태이다. 따라서, 패리티 부분에 해당하는 열의 차수(degree) 분포는 그 값이 '1'인 마지막 열을 제외하고 모두 '2'를 가진다.
패리티 검사 행렬에서 정보어 부분에 해당하는 부분, 즉 0번째 열부터
Figure 112008080927097-PAT00012
번째 열까지의 구조는 아래 <규칙 1> 및 <규칙 2>를 만족한다.
<규칙 1> : 패리티 검사 행렬에서 정보어에 해당하는
Figure 112008080927097-PAT00013
개의 열을
Figure 112008080927097-PAT00014
개씩 그룹화(grouping)하여, 총
Figure 112008080927097-PAT00015
개의 열 그룹(column group)을 생성한다. 각 열 그룹에 속해있는 각각의 열을 구성하는 방법은 하기 규칙 2에 따른다.
<규칙 2> : 먼저
Figure 112008080927097-PAT00016
번째
Figure 112008080927097-PAT00017
열 그룹의 각 0번째 열의 1의 위치를 결정한다. 여기서, 각
Figure 112008080927097-PAT00018
번째 열 그룹의 0번째 열의 차수를
Figure 112008080927097-PAT00019
라 한다. 각 1이 있는 행의 위치를
Figure 112008080927097-PAT00020
이라 가정하면,
Figure 112008080927097-PAT00021
번째 열 그룹 내의
Figure 112008080927097-PAT00022
Figure 112008080927097-PAT00023
번째 열에서 1이 있는 행의 위치
Figure 112008080927097-PAT00024
Figure 112008080927097-PAT00025
는 하기 <수학식 2>와 같이 정의된다.
<수학식 2>
Figure 112008080927097-PAT00026
,
Figure 112008080927097-PAT00027
,
Figure 112008080927097-PAT00028
,
Figure 112008080927097-PAT00029
<규칙 1> 및 <규칙 2>에 따르면
Figure 112008080927097-PAT00030
번째
Figure 112008080927097-PAT00031
열 그룹 내에 속하는 열들의 차수는 모두
Figure 112008080927097-PAT00032
로 일정하다.
상기 <규칙 1> 및 <규칙 2>에 따라 패리티 검사 행렬에 대한 정보를 저장하고 있는 상기 도 3과 같은 구조를 가지는 LDPC 부호의 형태를 쉽게 이해하기 위하여 다음과 같은 구체적인 예를 살펴보자.
구체적인 예로서
Figure 112008080927097-PAT00033
,
Figure 112008080927097-PAT00034
,
Figure 112008080927097-PAT00035
,
Figure 112008080927097-PAT00036
이며, 3개의 각 열 그룹의 각 0 번째 열에 대해 무게 1이 있는 행의 위치 정보는 아래와 같이 나타낼 수 있다.
Figure 112008080927097-PAT00037
상기 각 열 그룹의 각 0 번째 열에 대해 무게 1이 위치하는 행의 정보는 편의상 다음과 같이 각 열 그룹 별로 해당 위치 정보만 표기하기도 한다.
[0, 1, 2]
[0, 11, 13]
[0, 10, 14]
즉, 상기
Figure 112008080927097-PAT00038
번째 열의 수열은
Figure 112008080927097-PAT00039
번째 열 그룹 내의 0번째 열에 대한 무게 1이 위치하는 행의 정보를 순차적으로 나타낸 것이다.
도 4는 DVB-S2 형태의 LDPC 부호의 패리티 검사 행렬의 예를 도시한 도면이다.
상술한 구체적인 예에 해당하는 정보와 <규칙 1> 및 <규칙 2>를 이용하여 패 리티 검사 행렬을 구성하면, 도 4에 도시된 바와 같이 상기 도 3과 같은 구조를 가지는 LDPC 부호와 동일한 개념의 LDPC 부호를 생성할 수 있다.
통상적인 LDPC 부호의 성능은 Tanner 그래프의 사이클 특성과 밀접한 관련이 있음이 잘 알려져 있다. 특히 Tanner 그래프에서 짧은 길이의 사이클 개수가 많을 경우에 성능 열화가 발생할 수 있음이 실험적으로 잘 알려져 있다. 따라서 우수한 성능을 가지는 LDPC 부호를 설계하기 위해서는 Tanner 그래프 상의 사이클 특성을 고려하여야 한다.
그런데 부호어 길이가 수만 비트 정도 되는 매우 큰 LDPC 부호의 패리티 검사 행렬을 Tanner 그래프 상의 사이클 특성을 고려하여 설계하는 것은 매우 어려운 문제이다. 실제로 상기 도 3과 같은 특정 구조를 가지는 LDPC 부호에 대해 사이클 특성을 좋게 설계하는 방법은 알려진 바가 없으며, 실제로 상기 LDPC 부호의 구조가 적용된 DVB-S2 LDPC 부호는 Tanner 그래프의 사이클 특성의 최적화를 고려하지 않아 높은 신호 대 잡음비(signal to noise ratio, SNR)에서 오류마루(error floor) 현상이 관찰된다.
이러한 이유로 상기 도 3의 특정한 구조를 가지는 LDPC 부호를 설계할 경우에는 사이클 특성을 개선하면서 패리티 검사 행렬을 설계할 수 있는 효율적인 방법이 필요하다.
또한, 상기 LDPC 부호를 사용하는 DVB-S2 표준(standard)의 경우에는 부호의 제한적인 사용으로 인해서 상기 LDPC 부호의 블록 길이가 2개 밖에 없을 뿐만 아니라, 2 개의 블록 길이를 지원하기 위해서도 각각 서로 다른 패리티 검사 행렬을 저 장하고 있어야 하는 단점이 있다.
LDPC 부호를 실제 통신 시스템에 적용하기 위해서는 상기 통신 시스템에서 요구되는 데이터 전송량에 적합하도록 설계되어야 한다. 특히 복합 재전송(Hybrid Automatic Retransmission Request, HARQ) 방식과 적응형 변조 및 부호화(Adaptive Modulation and Coding, AMC) 방식 등을 적용하는 적응형 통신 시스템 뿐만 아니라 다양한 방송 서비스를 지원하는 통신 시스템에서는 사용자에 요구에 따라 다양한 데이터 전송량을 지원하기 위해 다양한 블록 길이를 가지는 LDPC 부호가 필요하다.
또한, LDPC 부호의 각각의 블록 길이에 대해 독립적인 패리티 검사 행렬을 저장하는 것은 메모리 효율성을 떨어뜨리기 때문에 새로운 패리티 검사 행렬을 설계하지 않고, 기존에 주어져 있는 패리티 검사 행렬로부터 다양한 블록 길이를 효율적으로 지원하는 방법에 대한 연구가 필요하다.
상술한 바와 같은 종래 기술의 문제점을 해결하기 위한 본 발명의 목적은 DVB-S2에서 채용된 LDPC 부호와 같은 특정 구조를 가지는 LDPC 부호를 설계함에 있어 사이클 특성을 준최적화(suboptimize) 하여 상기 LDPC 부호의 패리티 검사 행렬을 효율적으로 설계하는 방법을 제공함에 있다.
본 발명의 또 다른 목적은 LDPC 부호를 저장하기 위한 메모리 효율성을 증대시키기 위해 사이클 특성을 준최적화 하여 설계한 상기 패리티 검사 행렬로부터 블록 길이가 다른 LDPC 부호를 생성하는 방법 및 장치를 제공함에 있다.
상기한 목적들을 달성하기 위한 본 발명의 일 실시예인 LDPC 부호의 패리티 검사 행렬을 생성하는 방법은, 주어진 제 1 패리티 검사 행렬의 구성 정보를 의미하는 수열을 미리 결정된 방법에 따라 변환하는 과정과, 변환된 수열로부터 새로운 제 2 패리티 검사 행렬을 생성하는 과정을 포함한다.
상기한 목적들을 달성하기 위한 본 발명의 다른 실시예인 가변 길이를 가지는 LDPC 부호를 부호화하는 장치는, 정보어를 상기 LDPC 부호어로 생성시 적용할 길이에 상응하게 적정한 패리티 검사 행렬을 결정하여 부호화함으로써 상기 LDPC 부호로 생성하는 부호화기와, 상기 LDPC 부호를 변조하여 변조 심벌을 생성하는 변조기와, 상기 변조 심벌을 송신하는 송신기 포함한다.
상기의 목적들을 달성하기 위한 본 발명의 또 다른 실시예인 가변 길이를 가 지는 LDPC 부호의 복호화 방법은, 신호를 수신하는 과정과, 복호할 상기 LDPC 부호의 길이에 상응하게 적정한 패리티 검사 행렬을 결정하고, 상기 결정된 패리티 검사 행렬에 상응하게 상기 수신 신호를 복호하여 상기 LDPC 부호로 검출하는 과정을 포함한다.
상기의 목적들을 달성하기 위한 본 발명의 또 다른 실시예인 가변 길이를 가지는 LDPC 부호의 복호화 장치에 있어서, 신호를 수신하는 수신기와, 상기 수신된 신호를 미리 설정되어 있는 복조 방식으로 복조하여 출력하는 복조기와, 복조기로부터 출력된 신호를 복호할 상기 LDPC 부호의 길이에 상응하는 패리티 검사 행렬을 결정하고, 상기 결정된 패리티 검사 행렬에 상응하게 상기 수신 신호를 복호하여 상기 LDPC 부호를 검출하는 복호기를 포함한다.
이상에서 상세히 설명한 바와 같이 동작하는 본 발명에 있어서, 개시되는 발명 중 대표적인 것에 의하여 얻어지는 효과를 간단히 설명하면 다음과 같다.
본 발명은 부호어 길이가 매우 큰 LDPC 부호의 패리티 검사 행렬을 설계하는데 있어서, 준최적화된 Tanner 그래프 상의 사이클 특성을 유지하면서 작은 크기의 패리티 검사 행렬로부터 부호어 길이가 매우 큰 상기 LDPC 부호를 효율적으로 설계할 수 있도록 한다.
또한 본 발명은 LDPC 부호를 사용하는 통신 시스템에서 주어진 패리티 검사 행렬의 정보를 이용해서 다양한 블록 길이를 가지는 LDPC 부호를 생성할 수 있다. 하나의 패리티 검사 행렬로부터 다양한 블록 길이를 가지는 LDPC 부호를 지원할 수 있기 때문에 효율적으로 패리티 검사 행렬의 정보를 저장할 수 있어 시스템의 확장에 용이하다.
본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것에 유의하여야 한다.
본 발명은 기본적으로 주어진 작은 크기의 LDPC 부호의 패리티 검사 행렬로부터 큰 크기의 LDPC 부호의 패리티 검사 행렬을 설계하는 방법을 제안한다. 또한, 본 발명은 특정 형태의 LDPC 부호를 사용하는 통신 시스템에서 가변 블록 길이를 지원하는 장치 및 그 제어 방법을 제안한다.
먼저 설명의 편의를 위해 도 3과 같이 종래 기술의 <규칙 1>과 <규칙 2>에 기반하여 설계된 LDPC 부호와 동일한 특정 구조를 가지는 LDPC 부호가 주어져 있다고 가정하자. 상기 주어져 있는 LDPC 부호의 패리티 검사 행렬을 제 1 패리티 검사 행렬
Figure 112008080927097-PAT00040
이라 하고, 부호어 길이와 정보어 길이를 각각
Figure 112008080927097-PAT00041
,
Figure 112008080927097-PAT00042
이라 하자. 자명하게 패리티의 길이는
Figure 112008080927097-PAT00043
이 된다. 또한,
Figure 112008080927097-PAT00044
이 성립하도록 정수
Figure 112008080927097-PAT00045
Figure 112008080927097-PAT00046
가 결정되어 있으며,
Figure 112008080927097-PAT00047
도 정수라 하자.
이때 상기 패리티 검사 행렬
Figure 112008080927097-PAT00048
의 정보를 나타내는
Figure 112008080927097-PAT00049
번째
Figure 112008080927097-PAT00050
열 그룹의 각 0번째 열의 1의 위치를
Figure 112008080927097-PAT00051
이라 하자. 여기서
Figure 112008080927097-PAT00052
는 각
Figure 112008080927097-PAT00053
번째 열 그룹의 0번째 열의 차수임에 유의한다.
본 발명에서는 다음의 <규칙 3> 내지 <규칙 6>을 만족하는 제 2 패리티 검사 행렬
Figure 112008080927097-PAT00054
를 설계하는 방법을 제안하고자 한다. 여기서 상기 패리티 검사 행렬
Figure 112008080927097-PAT00055
의 부호어 길이와 정보어 길이는 각각
Figure 112008080927097-PAT00056
,
Figure 112008080927097-PAT00057
라 하자.
<규칙 3>
어떤 양의 정수
Figure 112008080927097-PAT00058
에 대해,
Figure 112008080927097-PAT00059
,
Figure 112008080927097-PAT00060
,
Figure 112008080927097-PAT00061
인 관계가 있다. 따라서
Figure 112008080927097-PAT00062
이 성립하여 정보어 부분의 열 그룹의 개수는 동일함을 알 수 있다. 또한
Figure 112008080927097-PAT00063
이 성립한다.
<규칙 4>
Figure 112008080927097-PAT00064
Figure 112008080927097-PAT00065
의 정보어 부분에 대한 차수 분포는 동일하다. 이때
Figure 112008080927097-PAT00066
의 패리티 검사 행렬을 표현하는
Figure 112008080927097-PAT00067
번째
Figure 112008080927097-PAT00068
열 그룹의 각 0번째 열의 1의 위치를
Figure 112008080927097-PAT00069
,
Figure 112008080927097-PAT00070
이라 하자. 여기서
Figure 112008080927097-PAT00071
는 각
Figure 112008080927097-PAT00072
번째 열 그룹의 0번째 열의 차수임에 유의한다.
<규칙 5>
Figure 112008080927097-PAT00073
의 Tanner 그래프 상의 사이클 특성은
Figure 112008080927097-PAT00074
의 Tanner 그래프 상의 사이클 특성보다 나빠서는 안 된다.
<규칙 6>
Figure 112008080927097-PAT00075
에 대한 정보로부터
Figure 112008080927097-PAT00076
을 생성할 수 있어야 한다.
도 5는 본 발명의 실시 예에 따른 주어진 LDPC 부호의 패리티 검사 행렬로부터 다른 블록 길이를 가지는 LDPC 부호를 생성하기 위한 순서도이다.
도 5를 참조하여 설명하면, 본 발명의 LDPC 부호의 패리티 검사 행렬
Figure 112008080927097-PAT00077
는 상술한 <규칙 3>, <규칙 4>, <규칙 5>, <규칙 6>을 만족하며,
Figure 112008080927097-PAT00078
의 관계가 있다고 가정한다.
< DVB-S2 형태의 LDPC 부호의 설계 방법 >
단계 1: 도 3의 패리티 부분에 대응되는 부분 행렬과 동일한 구조를 갖는
Figure 112008080927097-PAT00079
크기의 행렬을
Figure 112008080927097-PAT00080
의 패리티 부분에 대응되는 부분 행렬로 설정한다.
단계 2:
Figure 112008080927097-PAT00081
으로 초기화 한다.
단계 3: 패리티 검사 행렬
Figure 112008080927097-PAT00082
의 정보어 비트에 대응되는
Figure 112008080927097-PAT00083
번째 열 그룹의 정보를 나타내는 수열
Figure 112008080927097-PAT00084
(
Figure 112008080927097-PAT00085
)에 대해서 다음 <수학식 3>과 같 은
Figure 112008080927097-PAT00086
개의 수열들로 이루어진 집합
Figure 112008080927097-PAT00087
을 정의한다. 여기서
Figure 112008080927097-PAT00088
는 <규칙 3>에서 정의된 값이다.
<수학식 3>
Figure 112008080927097-PAT00089
단계 4: 상기 패리티 검사 행렬
Figure 112008080927097-PAT00090
에서 (
Figure 112008080927097-PAT00091
) 번째 열 그룹부터
Figure 112008080927097-PAT00092
번째 열 그룹에 해당하는 정보어 열 그룹은 없다고 가정하고, 아래 <조건 1> 및 <조건 2>를 만족하는 수열
Figure 112008080927097-PAT00093
,
Figure 112008080927097-PAT00094
을 순차적으로 구한다.
<조건 1>
Figure 112008080927097-PAT00095
,
Figure 112008080927097-PAT00096
<조건 2>
<조건 1>을 만족하는 수열들 중에서 Tanner 그래프 상의 사이클 특성이 가장 좋은 수열. 단, 가장 좋은 경우가 여러 경우일 때는 그 중 하나를 임의로 선택한다.
단계 5:
Figure 112008080927097-PAT00097
에 대해 상기 단계 3과 단계 4의 과정을 계속 반복한다.
도 6, 도 7 및 도 8은 본 발명의 DVB-S2 형태의 LDPC 부호의 설계 방법의 이 해를 돕기 위한 예시도이다.
우선 도 6을 참조하면, 주요 변수들은
Figure 112008080927097-PAT00098
,
Figure 112008080927097-PAT00099
,
Figure 112008080927097-PAT00100
,
Figure 112008080927097-PAT00101
,
Figure 112008080927097-PAT00102
이며, 상기 도 6의 도면에 주어진 하나의 열 그룹의 0번째 열에 대한 무게 1이 있는 행의 위치 정보는 다음과 같다.
Figure 112008080927097-PAT00103
다시 말해, 상기 주어진 하나의 열 그룹의 0번째 열에서 0 번째 행, 5 번째 행, 그리고 7 번째 행에만 무게 1이 존재함을 알 수 있다. 또한 상기 주어진 열 그룹의 1 번째 열과 2 번째 열은 0 번째 열의 무게 1의 위치를
Figure 112008080927097-PAT00104
만큼 모듈로 (modulo)
Figure 112008080927097-PAT00105
에 대해 순환 이동(cyclic shift) 시키면 쉽게 얻을 수 있음을 확인할 수 있다. 참고로 상기 도 6의 열 그룹 내의 모든 열의 차수는 모두 3으로 동일하며, 행의 차수는 모두 1로서 동일함을 알 수 있다.
다음으로 상기 도 7을 참조하면, 상기 도 6의 주어진 열 그룹으로부터 <DVB-S2 형태의 LDPC 부호의 설계 방법>을 통해 얻을 수 있는 새로운 열 그룹에 대한 0 번째 열의 구조에 대해 알 수 있다. 상기 도 6의 열 그룹에 0 번째 열에 대한 무게 1이 있는 행의 위치 정보가 0, 5, 7이었으므로, 상기 <DVB-S2 형태의 LDPC 부호의 설계 방법>의 단계 3의 과정을 통해 새로운 열 그룹의 0 번째 열에 대한 무게 1이 있는 행의 위치 정보는 다음과 같은 8 가지 후보 중에 한 가지로 나타낼 수 있다.
Figure 112008080927097-PAT00106
,
Figure 112008080927097-PAT00107
,
Figure 112008080927097-PAT00108
,
Figure 112008080927097-PAT00109
,
Figure 112008080927097-PAT00110
,
Figure 112008080927097-PAT00111
,
Figure 112008080927097-PAT00112
,
Figure 112008080927097-PAT00113
.
상기 8 개의 행의 위치 정보에 대한 열의 구성을 상기 도 7에 순서대로 나타내었다.
만일 상기 8 개의 행의 위치 정보 중에서 상술한 DVB-S2 형태의 LDPC 부호의 설계 방법의 단계 4의 과정을 통해 <조건 1>과 <조건 2>를 만족하는 수열이 두 번째 후보인
Figure 112008080927097-PAT00114
이었다고 가정하자. 그렇다면 행의 길이가 16이며, 0 번째, 5 번째, 16 번째 행에 각각 무게 1이 존재하는 열로서 새로운 열 그룹의 0 번째 열을 정의할 수 있다.
이제 상기 새로운 0 번째 열에 대해 상기 도 3의 형태의 LDPC 부호의 구성 방법을 적용하여 1 번째 열부터
Figure 112008080927097-PAT00115
번째 열까지 구성해 보자. 상기 도 3의 형태의 LDPC 부호의 구성 방법에 의하면 상기 0 번째 열의 무게 1의 위치를
Figure 112008080927097-PAT00116
만큼 모듈로 (modulo)
Figure 112008080927097-PAT00117
에 대해 순차적으로 순환 이동 시키면 나머지 열을 쉽게 얻을 수 있으며, 이 과정을 도 8에 나타내었다.
도 8을 살펴보면, 열 그룹 내의 모든 열의 차수는 모두 3으로 동일하며, 행의 차수는 모두 1로서 동일함을 알 수 있다. 다시 말해, 상기 도 6의 경우와 정보어 부분의 차수의 분포가 동일함을 알 수 있다.
다음으로 상술한 본 발명의 DVB-S2 형태의 LDPC 부호의 설계 방법이 상기 <규칙 3> 내지 <규칙 6>을 만족함을 증명한다. 먼저 본 발명의 DVB-S2 형태의 LDPC 부호의 설계 방법의 기본 가정에 의해서 상기 <규칙 3>, <규칙 4>은 자명하게 만족해야 한다.
그럼 상기 <규칙 5>에 대해 살펴보자. 본 발명의 DVB-S2 형태의 LDPC 부호의 설계 방법의 단계 4에서 모든
Figure 112008080927097-PAT00118
,
Figure 112008080927097-PAT00119
에 대해
Figure 112008080927097-PAT00120
로 고정하였다고 가정하자. 이 경우에는 상기 패리티 검사 행렬
Figure 112008080927097-PAT00121
에 대한 구조를 패리티 검사 행렬
Figure 112008080927097-PAT00122
에서 동일하게 적용하였기 때문에 상기
Figure 112008080927097-PAT00123
의 Tanner 그래프의 사이클 특성은
Figure 112008080927097-PAT00124
과 동일하다. 따라서 이 경우에는 자명하게 상기 <규칙 5>를 위반하지 않는다.
또한 본 발명의 DVB-S2 형태의 LDPC 부호의 설계 방법의 단계 4의 과정에서는 "Tanner 그래프 상의 사이클 특성이 가장 좋은 수열"을 선택하기 때문에, 모든
Figure 112008080927097-PAT00125
,
Figure 112008080927097-PAT00126
에 대해
Figure 112008080927097-PAT00127
인 경우보다는 더 좋거나 또는 동일한 사이클 특성을 가지는 수열을 선택하게 된다. 즉, 최악의 경우는 사이클 특성이 동일한 경우임을 보장하면서 사이클 특성이 나빠지는 경우는 발생하지 않음을 알 수 있다. 따라서 본 발명의 DVB-S2 형태의 LDPC 부호의 설계 방법의 단계 4에 의해 상기 <규칙 5>를 만족함을 알 수 있다.
다음으로 상기 <규칙 6>에 대해 살펴보자. 본 발명의 DVB-S2 형태의 LDPC 부호의 설계 방법을 통해 설계된 패리티 검사 행렬
Figure 112008080927097-PAT00128
를 나타내는 열 그룹들의 정 보는 , (
Figure 112008080927097-PAT00130
,
Figure 112008080927097-PAT00131
)로서 정의된다. 그런데
Figure 112008080927097-PAT00132
는 본 발명의 DVB-S2 형태의 LDPC 부호의 설계 방법의 단계 3에 의해서 반드시 어떤 정수
Figure 112008080927097-PAT00133
에 대해서
Figure 112008080927097-PAT00134
과 같은 형태를 가진다.
Figure 112008080927097-PAT00135
Figure 112008080927097-PAT00136
은 알고 있는 값이므로 다음의 <수학식 4>와 같은 방법으로 쉽게
Figure 112008080927097-PAT00137
으로부터
Figure 112008080927097-PAT00138
을 쉽게 추출할 수 있다.
<수학식 4>
Figure 112008080927097-PAT00139
<수학식 4>를 살펴보면, 만일 패리티 검사 행렬
Figure 112008080927097-PAT00140
에 대한 열 그룹들의 정보를 알고 있으면,
Figure 112008080927097-PAT00141
의 값에 대한 별도의 저장 없이
Figure 112008080927097-PAT00142
에 대한 모듈로 연산을 통해 쉽게 얻을 수 있음을 알 수 있다. 또한
Figure 112008080927097-PAT00143
Figure 112008080927097-PAT00144
에 대한
Figure 112008080927097-PAT00145
값 역시 동일하기 때문에 상기
Figure 112008080927097-PAT00146
로부터 얻어진
Figure 112008080927097-PAT00147
값으로부터
Figure 112008080927097-PAT00148
을 얻을 수 있게 된다. 따라서 상기 <규칙 6>이 만족함을 알 수 있다.
본 발명의 DVB-S2 형태의 LDPC 부호의 설계 방법에서는 예를 들어
Figure 112008080927097-PAT00149
으로부터
Figure 112008080927097-PAT00150
를 얻는 방법에 대해서만 설명하였으나, 반복적으로 DVB-S2 형태의 LDPC 부호의 설계 방법을 적용하게 되면 더 큰 패리티 검사 행렬을 얻게 된다.
정리하자면, 다음 <수학식 5>, <수학식 6>, <수학식 7>을 만족하는 패리티 검사 행렬
Figure 112008080927097-PAT00151
,
Figure 112008080927097-PAT00152
,
Figure 112008080927097-PAT00153
,...,
Figure 112008080927097-PAT00154
에 대해 본 발명의 DVB-S2 형태의 LDPC 부호의 설계 방법을 반복적으로 적용하여 효율적인 패리티 검사 행렬의 설계가 가능하다. 여기서
Figure 112008080927097-PAT00155
,
Figure 112008080927097-PAT00156
,
Figure 112008080927097-PAT00157
는 각각
Figure 112008080927097-PAT00158
의 부호어 길이, 정보어 길이, <규칙 1>에서의 열 그룹의 단위이다.
<수학식 5>
Figure 112008080927097-PAT00159
<수학식 6>
Figure 112008080927097-PAT00160
<수학식 7>
Figure 112008080927097-PAT00161
뿐만 아니라 본 발명의 DVB-S2 형태의 LDPC 부호의 설계 방법을 통해 얻어진 패리티 검사 행렬
Figure 112008080927097-PAT00162
에 대한 정보만 가지고 있으면,
Figure 112008080927097-PAT00163
,
Figure 112008080927097-PAT00164
, ...,
Figure 112008080927097-PAT00165
역시 모두 구성이 가능하다.
본 발명에서 제안한 LDPC 부호의 패리티 검사 행렬은 <규칙 6>을 만족함으로써 하나의 패리티 검사 행렬로부터 여러 개의 다양한 크기의 패리티 검사 행렬을 생성할 수 있음을 알 수 있다. 패리티 검사 행렬의 크기는 곧 LDPC 부호의 부호어 길이를 의미하기 때문에 본 발명에서 제안한 방법을 통해 설계된 LDPC 부호는 상기 <수학식 4>의 과정을 거쳐 다양한 블록 길이를 가지는 LDPC 부호를 지원할 수 있음을 알 수 있다. 이때 다양한 블록 길이의 LDPC 부호를 지원함에도 불구하고, 저장하고 있는 패리티 검사 행렬에 대한 정보는 하나이므로 메모리 효율성 또한 매우 높음을 알 수 있다.
본 발명의 구체적인 실시 예로서 아래 <수학식 8>과 같은 변수를 가지는 패리티 검사 행렬
Figure 112008080927097-PAT00166
에 대해 본 발명의 DVB-S2 형태의 LDPC 부호의 설계 방법을 적용하여 효율적으로 패리티 검사
Figure 112008080927097-PAT00167
를 설계하여 아래 <표 1>부터 <표 4>에 나타내었다.
<수학식 8>
Figure 112008080927097-PAT00168
,
Figure 112008080927097-PAT00169
,
Figure 112008080927097-PAT00170
,
Figure 112008080927097-PAT00171
Figure 112008080927097-PAT00172
,
Figure 112008080927097-PAT00173
,
Figure 112008080927097-PAT00174
,
Figure 112008080927097-PAT00175
< 표 1 >
Figure 112008080927097-PAT00176
< 표 2 >
Figure 112008080927097-PAT00177
< 표 3 >
Figure 112008080927097-PAT00178
< 표 4 >
Figure 112008080927097-PAT00179
도 9는 본 발명의 DVB-S2 형태의 LDPC 부호화를 이용하여 통신을 수행하는 통신 시스템의 블록도(block diagram)이다.
도 9를 참조하면, 메시지
Figure 112008080927097-PAT00180
는 전송되기 전에 송신기(910)의 LDPC 부호화기(encoder)(911)를 통해 부호화되고, 변조기(Modulator)(913)에 의해 변조되어 무선 채널(920)을 통해 전송된다. 그러면, 수신기(930)의 복조기(Demodulator)(931)에 의해 복조된 신호는 LDPC 복호기(Decoder)(933)가 채널을 통해 받은 데이터를 통해 메시지의 추정치(estimate)
Figure 112008080927097-PAT00181
를 추정해낸다.
상기 LDPC 부호화기(911)는 미리 설정되어 있는 방식으로부터 통신 시스템에서 요구하는 블록 길이에 맞게 패리티 검사 행렬을 생성한다. 특히, 본 발명에서 LDPC 부호화기(911)는 LDPC 부호를 이용하여 별도의 추가적인 저장 정보의 필요가 없으면서 다양한 블록 길이를 지원할 수 있다.
도 10는 본 발명의 DVB-S2 형태의 LDPC 부호화를 수행하는 송신 장치의 블록도(block diagram)이다.
도 10을 참조하면, 송신 장치는 LDPC 부호 패리티 검사 행렬 추출부(1010), 제어부(1030), LDPC 부호화기(1050)를 포함한다.
상기 LDPC 부호 패리티 검사 행렬 추출부(1010)는 시스템의 요구사항에 맞게 LDPC 부호 패리티 검사 행렬을 추출한다. 상기 LDPC 부호 패리티 검사 행렬은 본 발명의 DVB-S2 형태의 LDPC 부호의 설계 방법을 통해 최종적으로 얻은 수열 정보로 부터 <수학식 4>와 같은 방법을 거쳐 추출할 수도 있고, 패리티 검사 자체를 저장한 메모리를 이용하여 추출할 수도 있고, 송신 장치 내에서 주어질 수도 있고, 송신 장치에서 생성될 수도 있다.
상기 제어부(1030)는 시스템의 요구 사항에 맞게 부호어의 길이 또는 정보어의 길이에 따라 필요한 패리티 검사 행렬을 결정하도록 제어하는 역할을 한다.
상기 LDPC 부호화기(1050)는 상기 제어부(1030)와 패리티 검사 행렬 추출부(1010)에 의해서 호출된 LDPC 부호 패리티 검사 행렬의 정보를 기반으로 부호화를 수행한다.
도 11은 본 발명의 실시예에 따른 수신 장치의 블록도이다.
상기 도 11에 도시된 수신 장치는 상기 본 발명의 DVB-S2 형태의 LDPC 부호화를 수행하는 송신 장치에서 전송된 신호를 수신하고, 상기 수신된 신호로부터 사용자가 원하는 데이터를 복원한다.
수신 장치는 복조기(1110), 패리티 검사 행렬 판단부(1130), LDPC 부호 패리티 검사 행렬 추출부(1170), 제어부(1150), LDPC 복호기(1190)를 포함한다.
상기 복조기(1110)는 LDPC 부호를 수신하여 복조하고, 복조된 신호를 패리티 검사 행렬 판단부(1130)와 LDPC 복호기(1190)로 전달한다. 또한 상기 패리티 검사 행렬 판단부(1130)는 상기 제어부(1150)의 제어 하에, 상기 복조된 신호로부터 시스템에서 사용된 LDPC 부호의 패리티 검사 행렬에 대해 판단한다.
상기 제어부(1150)에서는 상기 패리티 검사 행렬 판단부(1130)에서 판단된 결과를 LDPC 부호 패리티 검사 행렬 추출부(1170)와 LDPC 복호기(1190)에 전달한 다.
상기 LDPC 부호 패리티 검사 행렬 추출부(1170)는 상기 제어부(1150)의 제어 하에 시스템에서 요구하는 LDPC 부호의 패리티 검사 행렬을 추출하여 복호기에 전달한다. 상기 LDPC 부호의 패리티 검사 행렬 추출 시에는 상술한 본 발명의 DVB-S2 형태의 LDPC 부호의 설계 방법을 통해 최종적으로 얻은 수열 정보로부터 <수학식 4>와 같은 방법을 거쳐 추출할 수도 있고, 패리티 검사 자체를 저장한 메모리를 이용하여 추출할 수도 있고, 수신 장치 내에서 주어질 수도 있고, 수신 장치에서 생성될 수도 있다.
상기 LDPC 복호기(1190)는 상기 제어부(1150)의 제어 하에 상기 복조기(1110)로부터 전달된 수신 신호와 상기 LDPC 부호 패리티 검사 행렬 추출부(1170)에서 전달된 상기 LDPC 부호의 패리티 검사 행렬에 대한 정보를 기반으로 복호를 수행한다.
도 12는 본 발명의 실시예에 따른 수신 장치의 동작을 설명하는 순서도이다.
도 12를 참조하면, 단계 1210에서 수신된 신호로부터 시스템에서 사용된 패리티 검사 행렬을 판단한다. 또한 단계 1220에서는 판단된 정보를 패리티 검사 행렬 추출부로 전달한다.
또한 단계 1230에서 패리티 검사 행렬 추출부는 시스템에서 요구하는 LDPC 부호의 패리티 검사 행렬을 추출하여 LDPC 복호기에 전달하고, LDPC 복호기는 단계 1240에서 상기 전달된 LDPC 부호의 패리티 검사 행렬에 대한 정보를 기반으로 복호를 수행한다.
도 1은 길이가 8인 LDPC 부호의 패리티 검사 행렬의 예를 도시한 도면.
도 2는 길이가 8인 LDPC 부호의 패리티 검사 행렬의 예의 Tanner 그래프를 도시한 도면.
도 3은 DVB-S2 형태의 LDPC 부호의 대략적인 구조도.
도 4는 DVB-S2 형태의 LDPC 부호의 패리티 검사 행렬의 예를 도시한 도면.
도 5는 본 발명의 실시예에 따른 주어진 LDPC 부호의 패리티 검사 행렬로부터 가변 길이를 가지는 LDPC 부호를 생성하기 위한 순서도.
도 6은 본 발명의 이해를 돕기 위한 간단한 실시예에 따른 도면 (1).
도 7는 본 발명의 이해를 돕기 위한 간단한 실시예에 따른 도면 (2).
도 8는 본 발명의 이해를 돕기 위한 간단한 실시예에 따른 도면 (3).
도 9은 본 발명의 실시예에 따른 LDPC 부호를 사용하는 통신 시스템의 블록 구성도.
도 10은 본 발명의 실시예에 따른 LDPC 부호를 사용하는 송신 장치 블록 구성도.
도 11은 본 발명의 실시예에 따른 LDPC 부호를 사용하는 수신 장치 블록 구성도.
도 12는 본 발명의 실시예에 따른 LDPC 부호를 사용하는 수신 장치에서의 수신 동작을 도시한 흐름도.

Claims (5)

  1. 가변 길이를 가지는 LDPC 부호를 생성하는 방법에 있어서,
    상기 LDPC 부호의 제 1 패리티 검사 행렬 정보를 검출하는 과정과,
    상기 LDPC 부호의 블록 길이를 확인하여, 정보어를 그룹화 할 크기를 결정하는 과정과,
    상기 LDPC 부호의 제 1 패리티 검사 행렬로부터 상기 그룹화 크기에 상응하도록 제 2 패리티 검사 행렬의 정보어에 대응되는 부분 행렬을 구성하는 과정과,
    상기 LDPC 부호의 제 2 패리티 검사 행렬의 패리티에 대응되는 부분 행렬을 구성하는 과정을 포함하는 것을 특징으로 하는 LDPC 부호를 생성하는 방법.
  2. 가변 길이를 가지는 LDPC 부호의 부호화 방법에 있어서,
    상기 LDPC 부호의 제 1 패리티 검사 행렬 정보를 검출하는 과정과,
    상기 LDPC 부호의 블록 길이를 확인하여, 정보어를 그룹화할 크기를 결정하는 과정과,
    상기 LDPC 부호의 제 1 패리티 검사 행렬로부터 상기 그룹화 크기에 상응하도록 정보어에 대응되는 부분 행렬을 구성하는 과정과,
    상기 LDPC 부호의 제 2 패리티 검사 행렬의 패리티에 대응되는 부분 행렬을 구성하는 과정과,
    상기 제 1 패리티 검사 행렬 또는 상기 제 2 패리티 검사 행렬 중 하나를 기 반으로 부호화를 수행하는 과정을 포함하는 것을 특징으로 하는 LDPC 부호의 부호화 방법.
  3. 가변 길이를 가지는 LDPC 부호의 부호화 장치에 있어서,
    정보어를 상기 LDPC 부호어로 생성 시 적용할 길이에 상응하게 패리티 검사 행렬을 결정하여 부호화하여 상기 LDPC 부호로 생성하는 부호화기와,
    상기 LDPC 부호를 변조하여 변조 심벌로 생성하는 변조기와,
    상기 변조 심벌을 송신하는 송신기를 포함하는 것을 특징으로 하는 부호화 장치.
  4. 가변 길이를 가지는 LDPC 부호의 복호화 방법에 있어서,
    신호를 수신하는 과정과,
    복호할 상기 LDPC 부호의 길이에 상응하도록 패리티 검사 행렬을 결정하는 과정;
    상기 결정된 패리티 검사 행렬에 상응하게 상기 수신한 신호를 복호하여 상기 LDPC 부호를 검출하는 과정를 포함하는 것을 특징으로 하는 복호화 방법.
  5. 가변 길이를 가지는 LDPC 부호의 복호화 장치에 있어서,
    신호를 수신하는 수신기와,
    상기 수신된 신호를 복조하여 출력하는 복조기와,
    복조기로부터 출력된 신호를 복호할 상기 LDPC 부호의 길이에 상응하는 패리티 검사 행렬을 결정하고, 상기 결정된 패리티 검사 행렬에 상응하게 상기 수신 신호를 복호하여 상기 LDPC 부호를 검출하는 복호기를 포함함을 특징으로 하는 복호화 장치.
KR1020080117008A 2008-11-24 2008-11-24 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 장치 및 방법 KR20100058260A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080117008A KR20100058260A (ko) 2008-11-24 2008-11-24 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 장치 및 방법
EP09827759.3A EP2351230B1 (en) 2008-11-24 2009-11-20 Channel-encoding/decoding apparatus and method using low-density parity-check codes
PCT/KR2009/006860 WO2010058994A2 (en) 2008-11-24 2009-11-20 Channel-encoding/decoding apparatus and method using low-density parity-check codes
US12/624,098 US8495459B2 (en) 2008-11-24 2009-11-23 Channel-encoding/decoding apparatus and method using low-density parity-check codes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080117008A KR20100058260A (ko) 2008-11-24 2008-11-24 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20100058260A true KR20100058260A (ko) 2010-06-03

Family

ID=42198686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080117008A KR20100058260A (ko) 2008-11-24 2008-11-24 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 장치 및 방법

Country Status (4)

Country Link
US (1) US8495459B2 (ko)
EP (1) EP2351230B1 (ko)
KR (1) KR20100058260A (ko)
WO (1) WO2010058994A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101477925B1 (ko) * 2013-10-08 2014-12-30 세종대학교산학협력단 Ldpc 복호기를 이용한 데이터 경로 설정 방법 및 이를 위한 ldpc 복호기

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7474608B2 (en) 2004-01-12 2009-01-06 Intel Corporation Method for signaling information by modifying modulation constellations
KR20120088369A (ko) * 2011-01-31 2012-08-08 삼성전자주식회사 방송 및 통신시스템에서 송?수신 방법 및 장치
US8839069B2 (en) 2011-04-08 2014-09-16 Micron Technology, Inc. Encoding and decoding techniques using low-density parity check codes
US10784901B2 (en) 2015-11-12 2020-09-22 Qualcomm Incorporated Puncturing for structured low density parity check (LDPC) codes
KR20170060562A (ko) 2015-11-24 2017-06-01 삼성전자주식회사 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치
WO2017091018A1 (en) * 2015-11-24 2017-06-01 Samsung Electronics Co., Ltd. Method and apparatus for channel encoding/decoding in a communication or broadcasting system
US10268539B2 (en) * 2015-12-28 2019-04-23 Intel Corporation Apparatus and method for multi-bit error detection and correction
US10469104B2 (en) 2016-06-14 2019-11-05 Qualcomm Incorporated Methods and apparatus for compactly describing lifted low-density parity-check (LDPC) codes
EP3264610A1 (en) * 2016-06-27 2018-01-03 Alcatel Lucent Forward error correction with variable coding rate
EP3497796B1 (en) * 2016-08-11 2022-10-26 Telefonaktiebolaget LM Ericsson (publ) Selection of an error correcting code based on a target information length and a target parity length
US10340949B2 (en) * 2017-02-06 2019-07-02 Qualcomm Incorporated Multiple low density parity check (LDPC) base graph design
US10312939B2 (en) 2017-06-10 2019-06-04 Qualcomm Incorporated Communication techniques involving pairwise orthogonality of adjacent rows in LPDC code
US10606697B2 (en) * 2018-06-21 2020-03-31 Goke Us Research Laboratory Method and apparatus for improved data recovery in data storage systems

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100922956B1 (ko) 2003-10-14 2009-10-22 삼성전자주식회사 저밀도 패리티 검사 코드의 부호화 방법
US7685497B2 (en) * 2004-03-31 2010-03-23 Nxp B.V. Method and apparatus for efficient computation of check equations in periodical low density parity check (LDPC) codes
US7581157B2 (en) * 2004-06-24 2009-08-25 Lg Electronics Inc. Method and apparatus of encoding and decoding data using low density parity check code in a wireless communication system
US7506238B2 (en) * 2004-08-13 2009-03-17 Texas Instruments Incorporated Simplified LDPC encoding for digital communications
US7343548B2 (en) * 2004-12-15 2008-03-11 Motorola, Inc. Method and apparatus for encoding and decoding data
KR100941680B1 (ko) * 2005-07-01 2010-02-12 삼성전자주식회사 준순환 저밀도 패리티 검사 부호의 생성 방법 및 장치
US8103935B2 (en) * 2005-08-10 2012-01-24 Mitsubishi Electric Corporation Test matrix generating method, encoding method, decoding method, communication apparatus, communication system, encoder and decoder
US20070162816A1 (en) * 2005-10-17 2007-07-12 Samsung Electronics Co., Ltd. Method for constructing a parity check matrix of an irregular low density parity check code
WO2007075043A2 (en) 2005-12-27 2007-07-05 Lg Electronics Inc. Methods and apparatuses for decoding or encoding using channel code or ldpc
KR101147768B1 (ko) * 2005-12-27 2012-05-25 엘지전자 주식회사 채널 코드를 이용한 복호화 방법 및 장치
JP4601675B2 (ja) * 2006-02-09 2010-12-22 富士通株式会社 Ldpc検査行列生成方法及び検査行列生成器並びに符号再送方法
FR2900294B1 (fr) * 2006-04-19 2008-07-04 St Microelectronics Sa Chargement de la memoire d'entree d'un decodeur ldpc avec des donnees a decoder

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101477925B1 (ko) * 2013-10-08 2014-12-30 세종대학교산학협력단 Ldpc 복호기를 이용한 데이터 경로 설정 방법 및 이를 위한 ldpc 복호기

Also Published As

Publication number Publication date
EP2351230B1 (en) 2019-02-20
US20100138720A1 (en) 2010-06-03
US8495459B2 (en) 2013-07-23
EP2351230A2 (en) 2011-08-03
WO2010058994A3 (en) 2010-09-10
EP2351230A4 (en) 2012-09-12
WO2010058994A2 (en) 2010-05-27

Similar Documents

Publication Publication Date Title
KR20100058260A (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 장치 및 방법
KR101503058B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치
KR101502623B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 방법 및 장치
KR101644656B1 (ko) 선형 블록 부호를 사용하는 통신 시스템에서 패리티 검사 행렬을 생성하는 방법과 이를 이용한 채널 부호화/복호화 장치 및 방법
JP5506879B2 (ja) 低密度パリティ検査符号を使用する通信システムのチャネル復号化装置及び方法
CN101889398B (zh) 在使用低密度奇偶校验码的通信系统中用于信道编码和解码的方法和装置
KR20090092197A (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 방법 및 장치
KR101503653B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호화/복호화 방법 및 장치
KR101503656B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치
KR101413783B1 (ko) 가변 블록 길이의 저밀도 패리티 검사 부호를 이용한 채널 부호화/복호화 방법 및 장치
KR20090093778A (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 장치 및 방법
KR101192920B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 장치 및 방법
KR101552355B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호 및 복호 장치 및 방법
KR20110048448A (ko) 선형 블록 부호를 사용하는 통신 시스템에서 패리티 검사 행렬을 생성하는 방법과 이를 이용한 채널 부호화/복호화 장치 및 방법
KR20110048443A (ko) 선형 블록 부호를 사용하는 통신 시스템에서 패리티 검사 행렬을 생성하는 방법과 이를 이용한 채널 부호/복호 장치 및 방법
KR101503654B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application