CN1954510A

CN1954510A - 用于编码和解码具有可变编码率的块低密度奇偶校验码的装置和方法

Info

Publication number: CN1954510A
Application number: CNA2005800153684A
Authority: CN
Inventors: 庆奎范; 梁贤九; 明世灏; 郑鸿实; 梁景喆; 朴东植; 金宰烈
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd; Academy Industry Foundation of POSTECH
Priority date: 2004-05-12
Filing date: 2005-05-12
Publication date: 2007-04-25
Anticipated expiration: 2025-05-12
Also published as: RU2006139935A; KR20060047821A; RU2354045C2; AU2005241855B2; EP1596501B1; CA2560456C; DE602005014037D1; AU2005241855C1; CN100568755C; JP2007531385A; EP1596501A1; WO2005109662A1; CA2560456A1; JP4555333B2; AU2005241855A1; KR20050118056A; US20050283708A1; US20080288846A1; US8656247B2; KR100724922B1

Abstract

一种用于编码具有可变编码率的块低密度奇偶校验(LDPC)代码的装置和方法。所述装置接收信息字并且根据当产生所述信息字时要应用到所述块LDPC码中的编码率来基于第一奇偶校验矩阵和第二奇偶校验矩阵之一而将所述信息字编码为所述块LDPC码。

Description

用于编码和解码具有可变编码率的块低密度奇偶校验码的装置和方法

技术领域

本发明一般地涉及一种移动通信系统，具体地说涉及一种用于编码和解码具有可变编码率的块低密度奇偶校验码(LDPC)的装置和方法。

背景技术

随着移动通信系统的快速发展，需要开发能够即使在无线环境中也能发送接近有线网络的容量的成批数据的技术。为了满足对于能够除了面向语音的服务之外还处理和发送诸如图像和无线电数据之外的各种数据的高速、大容量通信系统的越来越多的需求，必须通过使用适当的信道编码方案来提高系统的发送效率，以由此改善整体系统性能。但是，移动通信系统因为其特性而不可避免地由于按照信道条件的噪声、干扰和衰落而在数据传输期间产生错误。错误的产生引起大量信息数据的丢失。

为了避免由于错误的产生而导致的信息数据的丢失，各种错误控制方案当前被使用，并且部分地基于信道特性，以由此改善移动通信系统的可靠性。最典型的错误控制方案使用纠错码。

图1是图解在传统移动通信系统中的发送器/接收器的结构的图。参见图1，发送器100包括编码器111、调制器113和射频(RF)处理器115，和接收器150，接收器150包括射频处理器151、解调器153和解码器155。

在发送器100中，传输信息数据‘u’——如果产生的话——被提供到编码器111。编码器111通过使用预定的编码方案来编码信息数据‘u’而产生编码的码元‘c’，并且向调制器113输出编码的码元‘c’。调制器113通过使用预定的调制方案来调制编码的码元‘c’而产生调制的码元‘s’，并且向RF(射频)处理器115输出所述调制的码元‘s’。RF处理器115射频处理从调制器113输出的调制的码元‘s’，并且经由天线ANT通过空中来发送射频处理的信号。

由发送器100以这种方式通过空中而发送的信号在接收器150经由其天线ANT被接收，并且经由所述天线被接收的信号被提供到射频处理器151。射频处理器151射频处理所接收的信号，并且向解调器153输出射频处理的信号‘r’。解调器153使用对应于在调制器113中应用的调制方案的解调方案来解调从射频处理器151输出的射频处理信号‘r’，并且向解码器155输出解调的信号‘x’。解码器155使用对应于在编码器111中应用的编码方案的解码方案来解码从解调器153输出的解调信号‘x’，并且输出解码信号‘

’来作为最后解码的信息数据。

为了接收器150无错误地解码由发送器100发送的信息数据‘u’，需要高性能的编码器和解码器。具体地说，因为由于移动通信系统的特性而应当考虑无线信道环境，因此应当更严重地关注由于无线信道环境而会产生的错误。

最典型的纠错码包括turbo码和LDPC(Low Density Parity Check，低密度奇偶校验)码。

公知的是，在高速数据传输期间，turbo码在性能增益上优越于传统上用于纠错的卷积码。turbo码有益于它可以有效地校正由在传输信道中产生的噪声导致的错误，由此提高数据传输的可靠性。可以使用基于在因素图中的和积算法的迭代解码算法来解码LDPC码。因为用于LDPC码的解码器使用基于和积算法的迭代解码算法，因此它不如用于turbo码的解码器复杂。另外，与用于turbo码的解码器相比较，容易使用并行处理解码器来实现用于LDPC码的解码器。

香农(shannon)的信道编码定理说明了仅仅是不超过信道容量的数据率有可能进行可靠的通信。但是，香农的信道编码定理未提出用于支持高达最大信号容量限制的数据率的详细信道编码/解码方法。一般，虽然具有很大块大小的随机码显示接近香农的信道编码定理的信道容量限制的性能，但是当使用MAP(Maximum A Posteriori)或ML(Maximum Likelihood，最大似然性)解码方法时，实际上由于其沉重的计算负荷而不可能实现所述解码方法。

turbo码由Berrou,、Gjavieux和Thitimaishima在1993年提出。并且显示接近香农的信道编码定理的信道容量限制的优越性能。turbo码的提出触发了对于代码的迭代解码和图形表达的积极研究，由Gallager在1962年提出的LDPC码在研究中被新关注。在turb0码和LDPC码的因素图(factor graph)中存在循环，公知的是，在其中存在循环的LDPC码的因素图中的迭代解码不是最满意的。而且，已经通过试验证明LDPC码通过迭代解码而具有良好的性能。被公知为具有迄今的最高性能的LDPC码在误码率fBER)10^-5、使用块大小10⁷的情况下在香农的信道编码定理的信道容量限制上显示仅仅大约0.04[dB]的差别。另外，虽然在q＞2的伽罗瓦域(GF)中定义的LDPC码在其解码处理中提高了复杂度，但是它在性能上比二进制码优越得多。但是，没有对于由用于在GF(q)中定义的LDPC码的迭代解码算法的成功解码的满意的理论说明。

通过奇偶校验矩阵来定义由Gallager提出的LDPC码，在所述奇偶校验矩阵中，主要元素具有0值，除了具有0值的元素之外的次要元素具有非0值，例如1值。在下面的说明中，将假定非0值是1值。

例如，(N，j，k)LDPC码是具有块长度N的线性块码，并且被稀疏奇偶校验矩阵定义，在所述稀疏奇偶校验矩阵中，每列具有值1的j个元素，每行具有值1的k个元素，并且除了具有值1的元素之外的所有元素具有值0。

如上所述其中在奇偶校验矩阵中的每列的加权被固定到‘j’、并且在奇偶校验矩阵中的每行的加权被固定到‘k’的LDPC码被称为“规则LDPC码”。在此，所述“加权”指示在构成所述所述奇偶校验矩阵的元素中的具有非0值的元素的数量。不像规则LDPC码那样，其中在奇偶校验矩阵中的每列的加权和在奇偶校验矩阵中的每行的加权不被固定的LDPC码被称为“不规则LDPC码”。一般公知，不规则LDPC码在性能上优越于规则LDPC码。但是，在不规则LDPC码的情况下，因为在奇偶校验矩阵中的每列的加权和每行的加权不是固定的，即是不规则的，因此，必须正确地调整在奇偶校验矩阵中的每列的加权和在奇偶校验矩阵中的每行的加权，以便保证所述优越的性能。

图2是图解传统(8，2，4)LDPC码的奇偶校验矩阵的图。参见图2，(8，2，4)LDPC码的奇偶校验矩阵H由8列和4行构成，其中，每列的加权被固定到2，每行的加权被固定到4。因为在奇偶校验矩阵中的每列的加权和每行的加权如上所述是规则的，因此，在图2中图解的(8，2，4)LDPC码变为规则LDPC码。

图3是图解图2的(8，2，4)LDPC码的因素图的图。参见图3，(8，2，4)LDPC码的因素图由8个可变节点和4个校验节点构成，所述8个可变节点是x₁ 300，x₂ 302，x₃ 304，x₄ 306，x₅ 308，x₆ 310，x₇ 312和x₈ 314，所述4个校验节点是316，318，320和322。当在(8，2，4)LDPC码的奇偶校验矩阵的第i行和第j列彼此相交的点具有值1、即非0值的元素时，在可变节点x_i和第j个校验节点之间建立分支。

因为LDPC码的奇偶校验矩阵如上所述具有很小的加权，因此有可能即使在具有较长长度的块码中也在连续地提高所述块码的块长度的同时通过迭代解码来执行解码，所述具有较长长度的块码显示接近香农的信道编码定理的信道容量限制的性能，诸如turbo码。MacKay和Neal已经证明使用流传送方案的LDPC码的迭代解码处理在性能上接近turbo码的迭代解码处理。

为了产生高性能的LDPC码，应当满足下面的条件。

(1)应当考虑LDPC码的因素图上的循环

术语“循环(cycle)”指的是由在LDPC码的因素图中将可变节点连接到校验节点的边形成的回路，并且循环的长度被定义为构成所述回路的边的数量。长循环表示构成在LDPC码的因素图中的回路的、将可变节点连接到校验节点的边的数量大。相反，短循环表示构成在LDPC码的因素图中的回路的、将可变节点连接到校验节点的边的数量小。

当LDPC码的因素图中的循环变长时，由于下面的原因，LDPC码的性能效率提高。即，当在LDPC码的因素图中产生长循环时，有可能防止当具有短长度的太多循环存在于LDPC码的因素图上时发生的诸如错误底(errorfloor)的性能变差。

(2)应当考虑LDPC码的有效编码

与卷积码或turbo码相比较，因为其高编码复杂度，LDPC码难于经历实时的编码。为了降低LDPC码的编码复杂度，已经提出了重复累积(RA)码。但是，RA码也在降低LDPC码的编码复杂度上具有局限。因此，应当考虑LDPC码的有效编码。

(3)应当考虑LDPC码的因素图上的度数分布

一般，不规则LDPC码在性能上优越于规则LDPC码，因为不规则LDPC码的因素图具有各种度数。术语“度数 (degree)”指的是连接到在LDPC码的因素图中的可变节点和校验节点的边的数量。而且，词组在LDPC码的因素图上的“度数分布 (degree distribution)”指的是具有特定度数的节点的数量与节点的总数的比率。Richardson已经证明具有特定度数分布的LDPC码在性能上优越。

图4是图解传统块LDPC码的奇偶校验矩阵的图。在给出图4的说明之前，应当注意块LDPC码是新的LDPC码，对于它，不仅考虑有效的编码，而且考虑奇偶校验矩阵的有效存储和性能改善，并且块LDPC码是通过一般化规则LDPC码的结构而扩展的LDPC码。参见图4，将块LDPC码的奇偶校验矩阵划分为多个部分块，并且将置换矩阵映射到每个部分块。在图4中，‘P’表示具有N_s×N_s大小的置换矩阵，并且，置换矩阵P的上标(或指数)a_pq是0≤a_pq≤N_s-1或a_pq＝∞。

另外，‘p’指示对应的置换矩阵位于奇偶校验矩阵的部分块的第p行中，并且‘q’指示对应的置换矩阵位于奇偶校验矩阵的部分块的第q列中。即，p^apq表示位于部分块中的置换矩阵，在所述部分块中，由多个部分块构成的奇偶校验矩阵的第p行和第q列彼此相交。即，‘p’和‘q’分布表示对应于在奇偶校验矩阵中的信息部分的部分块的行的数量和列的数量。

图5是图解图4的置换矩阵P的图。如在图5中所示，置换矩阵P是具有N_s×N_s大小的方阵，构成置换矩阵P的N_s列的每个具有加权1，并且构成置换矩阵P的N_s行的每个也具有加权1。在此，虽然将置换矩阵的大小表达为N_s×N_s，但是它也可以被表达为N_s，因为置换矩阵P是方阵。

在图4中，具有上标a_pq＝0的置换矩阵P、即置换矩阵P⁰，表示单位矩阵I_Ns×Ns，具有上标a_pq＝∞的置换矩阵P、即置换矩阵P^∞，表示0矩阵。在此，I_Ns×Ns表示具有大小N_s×N_s的单位矩阵。

在图4中图解的块LDPC码的整个奇偶校验矩阵中，因为行的总数是N_s×p并且列的总数是N_s×q(对于p≤q)，因此当LDPC码的整个奇偶校验矩阵具有满秩时，可以与所述部分块的大小无关地将编码率表达为方程(1)：

R = \frac{N_{s} \times q - N_{s} \times p}{N_{s} \times q} = \frac{q - p}{q} = 1 - \frac{p}{q} - - - (1)

如果对于所有的p和q而言a_pq≠∞，则对应于所述部分块的置换矩阵不是0矩阵，并且所述部分块构成规则LDPC码，其中，在对应于部分块的每个置换矩阵中的每列的加权值和每行的加权值分别是p和q。在此，对应于部分块的每个置换矩阵被称为“部分矩阵”。

因为在整个奇偶校验矩阵中存在(p-1)个相关联的行，因此编码率大于由方程(1)计算的编码率。在块LDPC码的情况下，如果确定了构成整个奇偶校验矩阵的每个部分矩阵的第一行的加权位置，则可以确定剩余的(N_s-1)行的加权位置。因此，与不规则的选择加权以存储关于整个奇偶校验矩阵的信息的情况下相比较，所需要的存储器的大小被降低到1/N_s。

如上所述，术语“循环，，指的是由在LDPC码的因素图中将可变节点连接到校验节点的边形成的回路，并且循环的长度被定义为构成所述回路的边的数量。长循环表示构成在LDPC码的因素图中的回路的、将可变节点连接到校验节点的边的数量大。当在LDPC码的因素图中的循环变长时，LDPC码的性能效率提高。

相反，当在LDPC码的因素图中的循环变短时，LDPC码的纠错能力降低，因为诸如错误底(error floor)的性能变差发生。即，当在LDPC码的因素图中存在具有短长度的多个循环时，在小量的迭代后，关于从其开始的、属于具有短长度的循环的特定节点的信息返回。当迭代的数量提高时，所述信息更频繁地返回到对应的节点，因此不能正确地更新所述信息，由此引起LDPC码的纠错能力上的变差。

图6是图解其奇偶校验矩阵由4个部分矩阵构成的块LDPC码的循环结构的图。在给出图6的说明之前，应当注意块LDPC码是新的LDPC码，对于它，不仅考虑有效的编码，而且考虑奇偶校验矩阵的有效存储和性能改进。所述块LDPC码也是通过一般化规则LDPC码的结构而扩展的LDPC码。在图6中图解的块LDPC码的奇偶校验矩阵包括4个部分块，对角线表示具有值1的元素所处的位置，除了对角线部分之外的部分表示具有值0的元素所处的位置。另外，‘P’表示与结合图5所述的置换矩阵相同的置换矩阵。

为了分析在图6中图解的块LDPC码的循环结构，将位于置换矩阵P^a的第i行中的具有值1的元素定义为参考元素，并且将在第i行的具有值1的元素称为“0点”。在此，“部分矩阵”指的是对应于部分块的矩阵。所述0点位于部分矩阵P^a的第i+a列中。

位于与0点相同行中的、在部分矩阵P^b中具有值1的元素被称为“1点”。由于与0点相同的原因，因此所述1点位于所述部分矩阵P^b的第i+b列中。

接着，位于与所述1点相同的列中的、在部分矩阵P^c中具有值1的元素被称为“2点”。因为部分矩阵P^c是通过将单位矩阵I的相应列相对于模N_s向右移动c而获得的矩阵，因此所述2点位于部分矩阵P^c的第i+b-c行中。

另外，位于与所述2点相同行中的、在部分矩阵P^d中具有值1的元素被称为“3点”。所述3点位于部分矩阵P^d的第i+b-c+d列中。

最后，位于与所述3点相同列中的、在部分矩阵P^a中的具有值1的元素被称为“4点”。所述4点位于部分矩阵P^a的第i+b-c+d-a行中。

在图6中图解的LDPC码的循环结构中，如果具有长度4的循环存在，则0点和4点位于相同的位置。即，通过方程(2)来限定在0点和4点之间的关系。

i &cong; i + b - c + d - a (\mod N_{s}) or

i + a &cong; i + b - c + d (\mod N_{s})

..........(2)

方程(2)可以被重写为方程(3)

a + c &cong; b + d (\mod N_{s}) - - - (3)

结果，当满足方程(3)的关系式时，产生具有长度4的循环。一般，当0点和4p点首先彼此相同时，给出关系式

i &cong; i + p (b - c + d - e) (\mod N_{s})

，并且满足在方程(4)中示出的下面的关系式。

p (a - b + c - d) &cong; 0 (\mod N_{s}) - - - (4)

换句话说，如果对应给定的a、b、c和d在满足方程(4)的正整数中具有最小值的正整数被定义为‘p’，则具有长度4p的循环变为在图6中图解的块LDPC码的循环结构中具有最小长度的循环。

总之，如上所述，对于(a-b+c-d)≠0，如果满足gcd(N_s，a-b+c-d)＝1，则p＝N_s。在此，gcd(N_s，a-b+c-d)是用于计算整数N_s和a-b+c-d的“最大公约数”的函数。因此，具有长度4N_s的循环变为具有最小长度的循环。

Richardson-Urbanke技术被用作块LDPC码的编码技术。因为Richardson-Urbanke技术被用作编码技术，因此可以最小化编码的复杂度，因为奇偶校验矩阵的形式变得类似于全下三角矩阵(full lower triangular matrix)的形式。

图7是图解具有类似于全下三角矩阵的形式的形式的奇偶校验矩阵的图。在图7中图解的奇偶校验矩阵与具有全下三角矩阵的形式的奇偶校验矩阵在奇偶部分的形式上不同。在图7中，信息部分的置换矩阵P的上标(或指数)a_pq是0≤a_pq≤N_s-1或a_pq＝∞，如上所述。信息部分的具有上标a_pq＝0的置换矩阵P、即置换矩阵P⁰，表示单位矩阵I_Ns×Nx，并且，具有上标a_pq＝∞的置换矩阵P、即置换矩阵P^∞，表示0矩阵。在图7中，‘p’表示被映射到信息部分的部分块的行的数量，‘q’表示被映射到奇偶部分的部分块的列的数量。而且，被映射到奇偶部分的置换矩阵P的上标a_p、x和y表示置换矩阵的指数。但是，为了方便说明，使用不同的上标a_p、x和y来将奇偶部分与信息部分相区别。即，在图7中，P^a1和P^ap也是置换矩阵，并且上标a₁-a_p被依序索引到位于奇偶部分的对角部分中的部分矩阵。另外，P^x和P^y也是置换矩阵，并且为了方便说明，以不同的方式将对于它们索引以将奇偶部分与信息部分相区别。如果具有在图7中图解的奇偶校验矩阵的块LDPC码的块长度被假定是N，则所述块LDPC码的编码复杂度相对于块长度N(0(N))而线性地增长。

具有图7的奇偶校验矩阵的LDPC码的最大问题是如果部分块的长度被定义为N_s，则产生其在块LDPC码的因素图中的度数总是1的N_s校验节点。具有度数1的校验节点不能影响基于迭代解码的性能改善。因此，基于Richardson-Urbanke技术的标准不规则LDPC码不包括具有度数1的校验节点。因此，将图7的奇偶校验矩阵假定为基本的奇偶校验矩阵，以便设计奇偶校验矩阵使得它在不包括具有度数1的校验节点的同时使能有效的编码。在由部分矩阵构成的图7的奇偶校验矩阵中，部分矩阵的选择是块LDPC码的性能改善的很重要的因素，因此找到所述部分矩阵的适当选择标准也变为很重要的因素。

为了方便起见用于设计块LDPC码的奇偶校验矩阵的方法和用于编码块LDPC码的方法，将在图7中图解的奇偶校验矩阵假定为使用如图8中图解的6个部分矩阵形成。

图8是图解图7的奇偶校验矩阵的图，所述奇偶校验矩阵被划分为6个部分块。参见图8，在图7中图解的块LDPC码的奇偶校验矩阵被划分为信息部分‘s’、第一奇偶部分p₁和第二奇偶部分p₂。像结合图7所述的信息部分那样，所述信息部分‘s’表示在编码块LDPC码的处理期间被映射到实际信息字的奇偶校验矩阵的一部分，但是为了方便说明，所述信息部分‘s’被表示为不同的参考字母。像结合图7所述的奇偶部分那样，第一奇偶部分p₁和第二奇偶部分p₂表示在编码块LDPC码的处理期间被映射到实际奇偶的奇偶校验矩阵的一部分，并且所述奇偶部分被划分为两个部分。

部分矩阵A和C对应于信息部分‘s’的部分块A(802)和C(804)，部分矩阵B和D对应于第一奇偶部分p₁的部分块B(806)和D(808)，部分矩阵T和E对应于第二奇偶部分p₂的部分块T(810)和E(812)。虽然在图8中所述奇偶校验矩阵被划分为7个部分块，应当注意‘0’不是独立的部分块，并且因为对应于部分块T(810)的部分矩阵T具有全下三角形式，因此将其中基于对角线来布置0矩阵的区域表示为‘0’。将参见图10来稍后说明使用信息部分‘s’、第一奇偶部分p₁和第二奇偶部分p₂的部分矩阵来简化编码方法的处理。

图9是图解在图7的奇偶校验矩阵中的在图8中所示的部分矩阵B的转置矩阵、部分矩阵E、部分矩阵T和部分矩阵T的逆矩阵。参见图9，部分矩阵B^T表示部分矩阵B的转置矩阵，部分矩阵T^-1表示部分矩阵T的逆矩阵。P^(k1～k2)表示

Π_{i = k_{i}}^{k_{2}} P^{a_{1}} = P^{Σ_{i = k_{1}}^{k_{2}} a_{i}} .

在图9中图解的置换矩阵，例如P^a1，可以是单位矩阵。如上所述，如果置换矩阵的上标、即a₁是0，则p^a1将是单位矩阵。而且，如果置换矩阵的上标、即a₁提高预定值，则所述置换矩阵被循环移位所述预定值，因此，置换矩阵p^a1将是单位矩阵。

图10是图解用于产生传统块LDPC码的奇偶校验矩阵的规程的流程图。在给出图10的说明之前，应当注意为了产生块LDPC码，必须确定要产生的块LDPC码的代码字大小和编码率，并且必须按照所确定的代码字大小和编码率来确定奇偶校验矩阵的大小。如果块LDPC码的代码字大小被表示为N并且编码率被表示为R，则奇偶校验矩阵的大小变为N(1-R)×N。实际上，仅仅执行一次用于产生在图10中图解的块LDPC码的奇偶校验矩阵的规程，因为所述奇偶校验矩阵初始被产生以适合于通信系统的情况，其后，使用所产生的奇偶校验矩阵。

参见图10，在步骤1011，控制器将具有N(1-R)×N大小的奇偶校验矩阵划分为总共p×q个块，其中包括在水平轴上的p个块和在垂直轴上的q个块，然后进行到步骤1013。因为每个块具有N_s×N_s大小，因此所述奇偶校验矩阵包括N_s×p列和N_s×q行。在步骤1013，控制器将从所述奇偶校验矩阵划分的p×q个块划分为信息部分‘s’、第一奇偶部分p₁和第二奇偶部分p₂，然后进行到步骤1015和1021。

在步骤1015，控制器按照用于保证块LDPC码的良好性能的分布度数而将信息部分‘s’划分为非零块或非零矩阵和零块或零矩阵，然后进行到步骤1017。因为已经如上所述了用于保证块LDPC码的良好性能的分布度数，因此在此省略其详细说明。在步骤1017，控制器在按照用于保证块LDPC码的良好性能的分布度数而确定的块中具有低度数的块中的非0矩阵部分中确定置换矩阵p^apq，以便如上所述最大化块循环的最小循环长度，然后进行到步骤1019。应当根据不仅考虑信息部分‘s’而且考虑第一奇偶部分p₁和第二奇偶部分p₂的块循环而确定所述置换矩阵。

在步骤1019，控制器在按照用于保证块LDPC码的良好性能的分布度数而确定的块中具有低度数的块中的非0矩阵部分中随机地确定置换矩阵p^apq，然后结束所述规程。即使当确定要应用到在具有高度数的块中的非零矩阵部分的置换矩阵p^apq时，必须确定置换矩阵p^apq，以便最大化块循环的最小循环长度，并且根据不仅考虑信息部分‘s’而且考虑第一奇偶部分p₁和第二奇偶部分p₂的块循环而确定所述置换矩阵p^apq。在图7中图解了所述奇偶校验矩阵的信息部分‘s’中布置的置换矩阵P^apq的示例。

在步骤1021，控制器将第一奇偶部分p₁和第二奇偶部分p₂划分为4个部分矩阵B、T、D和E，然后进行到步骤1023。在步骤1023，控制器向在构成部分矩阵B的部分块中的2个部分块输入非零置换矩阵P^y和P^a1，然后进行到步骤1025。已经参见图9描述了用于向构成部分矩阵B的部分块中的2个部分块输入非零置换矩阵P^y和p^a1的结构。

在步骤1025，控制器向部分矩阵T的对角部分块输入单位矩阵I，向在部分矩阵T的对角分量下的第(i，i+1)个部分块输入特定的置换矩阵p^a2，P^a3，…，P^am-1，然后进行到步骤1027。已经参见图9描述了用于向部分矩阵T的对角部分块输入单位矩阵I、并且向在部分矩阵T的对角分量下的第(i，i+1)个部分块输入特定的置换矩阵P^a2，P^a3，…，P^am-1的结构。

在步骤1027，控制器向部分矩阵D输入部分矩阵P^x，然后进行到步骤1029。在步骤1029，控制器仅仅向在部分矩阵E中的最后部分块输入置换矩阵P^am，然后结束所述规程。已经参见图9描述了用于仅仅向构成矩阵E的部分块中的最后的部分块输入所述2个置换矩阵P^am的结构。

发明内容

如上所述，公知LDPC码以及turbo码在高速数据传输期间具有高性能增益，并且有效地校正由在传输信道中的噪声引起的错误，有益于提高数据传输的可靠性。但是，LDPC码在编码率上不利。在当前可以获得的LDPC码中，主要的LDPC码具有编码率1/2，并且仅仅最小的LDPC码具有编码率1/3。在编码率上的局限对于高速、大容量数据传输施加了致命的影响。虽然可以使用密度演化方案来计算用于表示最佳性能的度数分布以便实现LDPC码的较低编码率，但是由于各种限制而难于实现具有表示最佳性能的度数分布的LDPC码，所述各种限制诸如在因素图中的循环结构和硬件实现方式。

随着移动通信系统的发展，诸如混合自动重发请求(HARQ)和自适应调整和编码(AMC)之类的各种方案用于提高资源效率。为了使用HARQ和AMC方案，LDPC码应当能够支持各种编码率。但是。因为如上所述LDPC码在编码率上有局限，因此LDPC码难于支持各种编码率。

另外，网络使用HARQ方案，必须使用一个编码器来建立具有各种编码率的LDPC码。因此，需要一种能够使用一个编码器来建立具有各种编码率的LDPC码的方案。

因此，本发明的一个目的是提供一种在移动通信系统中用于编码和解码具有可变编码率的LDPC码的装置和方法。

本发明的另一个目的是提供一种在移动通信系统中用于编码和解码具有可变编码率的LDPC码(其编码复杂度被最小化)的装置和方法。

按照本发明的一个方面，提供了一种用于编码具有可变编码率的块低密度奇偶校验(LDPC)码的方法。所述方法包括步骤：接收信息字；并且，根据当产生所述信息字时要应用到块LDPC码的编码率，基于第一奇偶校验矩阵和第二奇偶校验矩阵之一来将所述信息字编码为所述块LDPC码。

按照本发明的另一个方面，提供了一种用于编码具有可变编码率的块低密度奇偶校验(LDPC)码的装置。所述装置包括：编码器，用于根据当产生信息字时要应用到块LDPC码的编码率，基于第一奇偶校验矩阵和第二奇偶校验矩阵之一来将所述信息字编码为所述块LDPC码；调制器，用于使用调制方案将将所述块LDPC码调制为调制的码元；以及发送器，用于发送被调制的码元。

按照本发明的另一个方面，提供了一种用于解码具有可变编码率的块低密度奇偶校验(LDPC)码的方法。所述方法包括步骤：接收信号；按照要解码的块LDPC码的编码率来确定第一奇偶校验矩阵和第二奇偶校验矩阵之一；并且按照所确定的奇偶校验矩阵来解码所接收的信号，以便检测所述决LDPC码。

按照本发明的另一个方面，提供了一种用于解码具有可变编码率的块低密度奇偶校验(LDPC)码的装置。所述装置包括：接收器，用于接收信号；以及解码器，用于按照要解码的块LDPC码的编码率来确定第一奇偶校验矩阵和第二奇偶校验矩阵之一，并且按照所确定的奇偶校验矩阵来解码所接收的信号，以便检测所述块LDPC码。

附图说明

通过下面结合附图的详细说明，本发明的上述和其他目的、特征和优点将变得更清楚，其中：

图1是图解在传统移动通信系统中的发送器/接收器的图；

图2是图解传统(8，2，4)LDPC码的奇偶校验矩阵的图；

图3是图解图2的(8，2，4)LDPC码的因素图的图；

图4是图解传统块LDPC码的奇偶校验矩阵的图；

图5是图解图4的置换矩阵P的图；

图6是图解其奇偶校验矩阵包括4个部分矩阵的块LDPC码的循环结构的图；

图7是图解具有类似于全下三角矩阵的形式的形式的奇偶校验矩阵的图；

图8是图解被划分为6个部分块的图7的奇偶校验矩阵的图；

图9是图解在图8中图解的部分矩阵B的转置矩阵、部分矩阵E、部分矩阵T和部分矩阵T的逆矩阵的图；

图10是图解用于产生传统块LDPC码的奇偶校验矩阵的规程的流程图；

图11是图解按照本发明的一个实施例的使用缩短方案来产生奇偶校验矩阵的处理的图；

图12是图解按照本发明的一个实施例的使用去除方案来产生奇偶校验矩阵的处理的图；

图13是图解按照本发明的一个实施例的使用栅截方案产生奇偶校验矩阵的处理的图；

图14A-14D是用于说明按照本发明的一个实施例的在使用栅截方案而产生的块LDPC码的代码字的解码处理中栅截的奇偶节点的角色的图；

图15是图解按照本发明的一个实施例的用于使用缩短方案来产生奇偶校验矩阵的处理的图；

图16是图解按照本发明的一个实施例的可变编码率块LDPC码的奇偶校验矩阵的图；

图17是图解按照本发明的一个实施例的编码可变编码率块LDPC码的处理的流程图；

图18是图解按照本发明的一个实施例的用于编码可变编码率块LDPC码的装置的内部结构的方框图；

图19是图解按照本发明的一个实施例的用于解码可变编码率块LDPC码的装置的内部结构的方框图；

图20是图解按照本发明的一个实施例的用于可变编码率块LDPC码的奇偶校验矩阵的图；

图21是图解按照本发明的另一个实施例的用于可变编码率块LDPC码的编码装置的内部结构的图；

图22是图解按照本发明的一个实施例的用于可变编码率块LDPC码的奇偶校验矩阵的图；

图23是图解按照本发明的一个实施例的用于可变编码率块LDPC码的奇偶校验矩阵的图；

图24是图解按照本发明的一个实施例的用于可变编码率块LDPC码的奇偶校验矩阵的图；

图25是图解按照本发明的一个实施例的用于可变编码率块LDPC码的奇偶校验矩阵的图。

具体实施方式

现在参见附图来在此详细说明本发明的几个优选实施例。在下面的说明中，为了简洁，已经省略了在此并入的公知功能和配置的详细说明。

本发明提出了用于编码和解码具有可变编码率的块低密度奇偶校验(LDPC)码(以下称为“可变编码率块LDPC码”)的装置和方法。即，本发明提出了一种用于编码和解码可变编码率块LDPC码的装置和方法，其中，最大化块LDPC码的因素图中的最小循环的长度，最小化所述块LDPC码的编码复杂度，所述块LDPC码的因素图中的度数分布具有最佳值1，并且支持可变编码率。虽然在说明书中未独立的说明，但是按照本发明的用于可变编码率块LDPC码的编码和解码装置可以被应用到参见图1所述的发送器/接收器。

下一代移动通信系统已经演化为分组业务通信系统，并且，作为用于向多个移动台发送突发分组数据的系统的所述分组业务通信系统已经被设计为适合于大容量数据传输。为了提高数据通过量，已经提出了混合自动重发请求(HARQ)方案和自适应调制和编码(AMC)方案。因为HARQ方案和AMC方案支持可变的编码率，因此需要支持可变编码率的块LDPC码。

像传统LDPC码的设计那样，通过设计奇偶校验矩阵来实现可变编码率块LDPC码的设计。但是，在移动通信系统中，为了向可变编码率块LDPC码提供一个CODEC(编码解码器)，即为了提供具有各种编码率的块LDPC码，奇偶校验矩阵应当包括能够表示具有不同编码率的块LDPC码的奇偶校验矩阵。即，必须使用一个奇偶校验矩阵来支持至少两个编码率。

在本发明中，使用一个奇偶校验矩阵来支持至少两个编码率的方案包括缩短(shortening)方案、去除(removing)方案和栅截(puncturing)方案。现在说明所述缩短方案、去除方案和栅截方案。

缩短方案通过固定在奇偶校验矩阵中的行的数量和降低被映射到信息字的列的数量来降低编码率。缩短方案用于获取各种代码字长度的各种编码率。

图11是图解按照本发明的一个实施例的用于使用缩短方案来产生奇偶校验矩阵的处理的图。参见图11，H_i(R_i，N_i，K_i)表示具有编码率R_i、代码字长度N_i和信息字长度K_i的块LDPC码的奇偶校验矩阵，其中i＜j、N_i＞N_j和K_i＞K_j。可以在假定(R₁，N₁，K₁)-块LDPC码的前(K₁-K₂)信息比特全部被固定到0的情况下，仅仅类推其中将对应于奇偶校验矩阵H₁(R₁，N₁，K₁)的块LDPC码(以下称为“(R₁，N₁，K₁)-块LDPC码”)改变为对应于奇偶校验矩阵H₂(R₂，N₂，K₂)的块LDPC码(以下称为“(R₂，N₂，K₂)-块LDPC码”)的处理。而且，可以通过将所述(R1，N1，K1)-块LDPC码的所有的在前的(K₁-K_i)信息比特固定为0来简单地产生(R₁，N₁，K₁)-块LDPC码，而不是(R2，N2，K2)-块LDPC码。

因此，在使用如上参见图11所述的缩短方案来产生奇偶校验矩阵的操作中，可以如方程(5)中所示来表达对应的块LDPC码的编码率。

R_{1} = \frac{K_{1}}{N_{1}}, R_{i} = \frac{K_{i}}{N_{i}} = \frac{K_{1} - (K_{1} - K_{i})}{N_{1} - (K_{1} - K_{i})} - - - (5)

对于i＜j，可以如方程(6)中所示来表达方程(5)。

R_{i} - R_{j} = \frac{K_{1} - (K_{1} - K_{i}) - K_{1} - (K_{1} - K_{j})}{N_{1} - (K_{1} - K_{i}) - N_{1} - (K_{1} - K_{j})}

= \frac{(N_{1} - K_{1}) (K_{i} - K_{j})}{{(N}_{1} - (K_{1} - K_{i})) (N_{1} - (K_{1} - K_{j}))} > 0 - - - (6)

可以从方程(6)看出，当使用缩短方案来产生奇偶校验矩阵时获得的编码率被降低。

在图11中假定奇偶校验矩阵H₁(R₁，N₁，K₁)具有满秩，即使使用缩短方案来产生奇偶校验矩阵，在使用缩短方案而产生的奇偶校验矩阵中的行的数量也保持恒定。因此，所述信息字长度被缩短，而奇偶校验矩阵保持不变，由此降低了编码率。一般，如果从预定的奇偶校验矩阵去除被映射到奇偶部分的列，则所产生的代码字集与当不去除被映射到所述奇偶部分的列时产生的代码字集完全不同。因此，缩短方案具有去除被映射到信息字的列的基本原理。

去除方案通过在奇偶校验矩阵中固定列的数量并且提高行的数量而降低编码率。在此，提高在奇偶校验矩阵中的行的数量标记表示提高应当由代码字满足的校验方程的数量。校验方程的数量的提高降低了满足校验方程的代码字的数量。因此，“去除方案”被如此命名，因为它从基准代码字集去除了不能满足由于在奇偶校验矩阵中的行的数量的提高而增加的校验方程的代码字。

图12是图解按照本发明的一个实施例的使用去除方案来产生奇偶校验矩阵的处理的图，参见图12，H_i(R_i，N)表示具有编码率R_i和代码字长度N的块LDPC码的奇偶校验矩阵。假定在图12中每个奇偶校验矩阵具有满秩M_i，则可以如在方程(7)中所示那样来表达对于每个奇偶校验矩阵产生的代码的编码率。

R_{i} = \frac{N - M_{i}}{N} = 1 - \frac{M_{i}}{N} - - - (7)

如在方程(7)中所示，通常，满秩M_i对于‘i’提高，导致R_i的降低。或者，也可能使用下述方案来产生具有高编码率的奇偶校验矩阵，所述方案不像去除方案那样，根据在图12中图解的、具有诸如H₄(R₄，N)的很低编码率的奇偶校验矩阵来去除行。

栅截方案通过仅仅发送所产生的奇偶的一部分而不是像在turbo码的情况下那样发送从编码器产生的所有奇偶来提高编码率。所述栅截方案虽然它不发送所有的被产生的奇偶但是也可以认为在奇偶校验矩阵中没有改变。因此，所述栅截方案与删除或增加奇偶校验矩阵的列和行的方案(像缩短方案或去除方案)不同。

图13是图解按照本发明的一个实施例的使用栅截方案来产生奇偶校验矩阵的处理的图。参见图13，具有编码率1/2的(N，K)＝(1720，860)块LDPC码的奇偶校验矩阵包括20×40个部分块。对应于每个所述部分块的部分矩阵是方阵，其大小是N_s×N_s＝43×43。

当将块LDPC码的代码字划分为信息字和奇偶字时，也可以每个部分块划分所述信息字和奇偶字。因此，可以如在方程(8)中所示来表达所述块LDPC码的代码字。

c＝( u ₁， u ₂，…， u ₂₀_ p ₁， p ₂，…， p ₂₀) ..........(8)

在方程(8)中，u_i和p_i表示1×43大小的行向量。

如果从在图13中图解的奇偶校验矩阵中的奇偶部分栅截偶数块，则如在方程(9)中所示，表达通过栅截而获得的块LDPC码的代码字。

c _punc＝( u ₁， u ₂，…， u ₂₀_ p ₁， p ₃， p ₅，…， p ₁₇， p ₁₉) ..........(9)

在方程(9)中 c _punc表示通过栅截而获得的块LDPC码的代码字。如在方程(9)中所示，所述代码字变得等于具有编码率2/3的块LDPC码的代码字。即，栅截方案的使用改变了编码率，但是保持了信息字的长度。

在解码使用栅截方案而产生的块LDPC码的代码字的处理中，通过将被栅截的奇偶比特看作被消除的比特来使用原始的奇偶校验矩阵。即，如果从发送被栅截的奇偶比特的信道输入的对数似然比(LLR)值总是被当作‘0’，则可以在解码期间使用原始的奇偶校验矩阵。因此，对应于奇偶的栅截节点从不影响由于在解码处理中的迭代解码而导致的性能改善或性能变差，并且仅仅作为从其他节点发送的消息通过的路径。

图14A-14D是用于图解按照本发明的一个实施例的、对应于在使用栅截方案而产生的块LDPC码的代码字的解码处理中栅截的奇偶的节点的角色的图。但是，在说明图14A-14D之前，在图14A-14D中图解的_表示对应于其后的栅截节点，并且箭头表示实际上传输消息的方向。

参见图14A，向被栅截的奇偶节点输入LLR值‘0’。其后，在图14B中图解的第一解码处理中，从在图14A中图解的信道输入的消息被提供到校验节点。在图14B中，对应于奇偶的可变节点被提供到与输入消息、即码元概率值连接的校验节点。对应于奇偶的可变节点向所连接的校验节点提供LLR值‘0’。

校验节点通过使用从连接到校验节点的可变节点输入的概率值执行预定的操作而计算要提供到每个可变节点的概率值，并且向对应的可变节点提供所计算的概率值。被提供到与对应于从校验节点栅截的奇偶对应的可变节点连接的所有节点的消息变为‘0’，如图14C中所示。另外，被提供到对应于奇偶的被栅截的可变节点的消息不是‘0’，并且被提供到对应于奇偶的被栅截的可变节点的消息通过它们自己的路径而独立地被提供，而不彼此影响，如在图14D中所示。下面的解码处理与LDPC码的传统解码处理相同，并且对应于奇偶的被栅截的可变节点不连续地影响由于解码而导致的性能改善，并且仅仅作为消息的传输路径。

如上所述，在栅截方案中，可以使用原始编码器和解码器来用于编码和解码。即，在栅截方案中，编码复杂度和解码复杂度几乎不变，而与编码率和块(代码字)长度无关，信息字长度被固定，并且通过仅仅改变奇偶长度来改变编码率。因此，栅截方案具有高的可靠性。因为使用栅截方案产生的块LDPC码在性能上根据其栅截模式而改变，因此栅截模式的设计作为重要的因素。

接着，详细说明用于使用缩短方案和栅截方案来实际产生块LDPC码的方法。像传统的块代码那样，块LDPC码也可以使用缩短方案来改变其编码率。因此，本发明的实施例使用缩短方案来改变块LDPC码的编码率。

图15是图解按照本发明的一个实施例的使用缩短方案来产生奇偶校验矩阵的处理的图。参见图15，如果将对应于参见图13所述的奇偶校验矩阵的块LDPC码的代码字 c的 u ₆， u ₇，…， u ₁₃， u ₁₇, u ₁₈全部被看作‘ 0’，则产生所图解的奇偶校验矩阵。因为缩短方案从奇偶校验矩阵去除了信息部分的一部分，因此它与栅截方案不同。即，因为使用缩短方案而产生的奇偶校验矩阵与初始提供的奇偶校验矩阵具有完全不同的编码率和分布度数(degree)，因此必须根据使用缩短方案而产生的奇偶校验矩阵的分布度数来选择要从初始提供的奇偶校验矩阵去除的列。因此，必须产生奇偶校验矩阵，以便在使用缩短方案之前初始给出的奇偶校验矩阵、即父奇偶校验矩阵和在使用缩短方案后获得的奇偶校验矩阵、即子奇偶校验矩阵都可以具有优化的度数分布。

一般，在有限长度的情况下，示出高性能的具有高编码率的块LDPC码在校验码的平均度数上大于示出高性能的具有低编码率的块LDPC码。因此，为了使用缩短方案来产生具有低编码率的块LDPC码，必须在使用缩短方案后降低校验节点的平均度数。

另外，因为缩短方案的使用改变了度数分布，为了使用密度演化分析方案来设计具有良好的噪声阈值的可变编码率块LDPC码，必须考虑父奇偶校验矩阵的度数分布和使用缩短方案产生的子奇偶校验矩阵的度数分布。但是，栅截方案考虑已经消除了被栅截的可变节点，而不是实际上去除了被栅截的可变节点。因此，栅截方案可以产生具有高编码率的块LDPC码，而不引起整体的奇偶校验矩阵的度数分布上的改变。

接着，将说明用于产生能够使用一个奇偶校验矩阵、即父奇偶校验矩阵来支持各种编码率、即可变编码率的块LDPC码的方法。在此，说明具有固定代码字长度和可变编码率的块LDPC码。另外，将说明下述方法：所述方法用于产生能够使用缩短方案和栅截方案来将其编码率从1/3改变到1/2的块LDPC码，它作为其块长度、即代码字长度固定的可变编码率块LDPC码的一个示例，所述方法并且允许父奇偶校验矩阵和使用缩短方案而从父奇偶校验矩阵产生的子奇偶校验矩阵具有良好的噪声阈值。

图16是图解按照本发明的一个实施例的可变编码率块LDPC码的奇偶校验矩阵的图。参见图16，所图解的奇偶校验矩阵包括49个部分块列和28个部分块行，并且N_s×N_s大小的部分矩阵被映射到构成所述奇偶校验矩阵的每个部分块。在此，所述“部分矩阵”表示被映射到每个部分块的可变编码率块LDPC码，并且部分块的大小是N_s是指其中部分矩阵具有大小N_s×N_s的方阵。在此，应当注意，通过N_s×N_s或N_s来表达所述部分矩阵的大小。

可以如方程(10)中所示来表达在图16中图解的奇偶校验矩阵的编码率。

R = \frac{49 - 28}{49} = \frac{21}{49} = \frac{3}{7} - - - (10)

即，在图16中图解的奇偶校验矩阵可以被用作具有编码率3/7和代码字长度49N的块LDPC码，或可变编码率块LDPC码的奇偶校验矩阵可以被产生为使用缩短方案或栅截方案的奇偶校验矩阵。例如，可以通过下述方式来产生具有编码率1/2和代码字长度42N_s的块LDPC码：通过使用缩短方案来将第1部分块列缩短为第7部分块列，将对应于第8部分块列到第21部分块列的部分矩阵映射到信息字，并且将对应于第22部分块列到第49部分块列的部分矩阵映射到奇偶。

作为另一个示例，可以通过下述方式来产生具有编码率1/2和代码字长度42N_s的块LDPC码：通过将对应于第1部分块列到第21部分块列的部分矩阵映射到信息字，并且使用栅截方案来栅截在第22部分块列到第49部分块列中的7个部分块列。在上述的示例中，有可能使用缩短方案或栅截方案产生多个块LDPC码，它们在实际代码字长度上彼此相等，但是在编码率上彼此不同。

在产生支持可变编码率的块LDPC码中应当考虑的最重要因素是设计使得不仅父奇偶校验矩阵而且子奇偶校验矩阵应当在噪声阈值性能上良好。因此，对于具有低编码率的块LDPC码的奇偶校验矩阵优化度数分布，并且产生具有高编码率的块LDPC码的奇偶校验矩阵，使得它包括优化的奇偶校验矩阵，并且优化度数分布。

即，可以通过下述方式来产生图16中图解的奇偶校验矩阵：通过优化具有编码率1/3的块LDPC码的奇偶校验矩阵的分布度数，并且再次低于包括所述优化的奇偶校验矩阵并且具有编码率3/7的块LDPC码的奇偶校验矩阵执行度数分布优化。在图16中，为了方便设计奇偶校验矩阵，将可变节点度数限制为4类，即2、3、5和16，并且将校验节点度数限制为3类，即5、6和7。

在图16种，对于具有编码率1/3的缩短的块LDPC码，噪声阈值是σ^*＝1.256(-0.219[dB])，对于具有编码率3/7的块LDPC码，噪声阈值是σ^*＝1.066(0.114[dB])，并且所述块LDPC码的度数分布如下(对于所述块LDPC码，香农限制是-0.495[dB]和-0.122[dB])。

-具有编码率1/3的缩短的块LDPC码的度数分布：

λ₂＝0.348，λ₃＝0.174，λ₅＝0.065，λ₁₆＝0.413；

ρ₅＝0.419，ρ₆＝0.581

-具有编码率3/7的块LDPC码的度数分布：

λ₂＝0.280，λ₃＝0.202，λ₅＝0.104，λ₁₆＝0.414；

ρ₆＝0.093

λ_i (i＝2，3，5，16)是与具有i个度数的变量相关联的边的分布，ρ_i (i＝2，3，5，16)是与具有i个度数相关联的校验节点相关联的边的分布。

即，为了支持可变编码率，必须通过下述方式来设计具有低编码率的块LDPC码和具有高编码率的块LDPC码，使得它们全部应当具有良好的噪声阈值：将首先具有低编码率的块LDPC码执行优化而获得的结果设置为一个约束，然后对于具有接下来的高编码率的块LDPC码执行依序执行优化。虽然为了方便将可变节点的度数限制为在图16种的4种类型，但是如果所允许的可变节点度数的数量提高，则有可能获得具有更好性能的噪声阈值。

现在说明当校验节点的数量被限制到M并且可变节点的最大度数被限制到d_v，max时在假定编码率是R₁＜R₂＜…＜R_m并且每个奇偶校验矩阵的大小是M×N_i的情况下设计可变编码率块LDPC码的处理。

步骤1

首先，对于编码率R₁，使用密度演化方案来执行度数分布优化。将假定在通过执行长度分布优化而获得的分布度数中，具有度数j(1≤j≤d_v，max)的可变节点对所有的可变节点的比率是f_1，j。使用方程(11)的关系式可交换f_1，j和边的分布度数λ_1，j的比率，并且λ_1，j表示连接到具有度数j的可变节点的能量与总的能量的比率。

f_{1, j} = \frac{λ_{1, j} / j}{\underset{k}{Σ} λ_{1, k} / k} &DoubleLeftRightArrow; λ_{1, j} = \frac{j \cdot f_{1, j}}{\underset{k}{Σ} k \cdot f_{1, k}} - - - (11)

在方程(11)中，‘k’具有与度数‘j’的值相同的值，并且也以与可变节点相同的方式来考虑校验节点。

步骤2

通过设置下述附加限制来执行度数分布优化：对于l(2≤l≤m)，f_l-1，j×N_l-1可变节点具有使用从步骤1获得的度数分布包括在N_l(R_i的代码字长度)个可变节点中的度数j。也以与可变节点相同的方式来执行校验模式。

通过以步骤1和步骤2的方式来执行度数分布优化，有可能设计具有各种编码率的块LDPC码的奇偶校验矩阵。可以注意到，按照所要求的编码率R_i，使用缩短方案，所设计的奇偶校验矩阵是对应于其奇偶长度被保持在M并且块长度改变到N_i的块LDPC码的奇偶校验矩阵。另外，如果与缩短方案一起使用栅截方案，则有可能产生具有更多的各种编码率和块(代码字)长度的块LDPC码。

假定对于编码率R_i，栅截的奇偶比特的数量被表示为P_i(M)，并且如方程(12)中所示来表达所产生的块LDPC码的块长度和编码率。

N_{i}^{1} = N_{i} - P_{i} < N_{I}, R_{i}^{1} = \frac{N_{i} - M}{N_{i} - P_{i}} > R_{i} = \frac{N_{i} - M}{N_{i}} - - - (12)

为了产生具有固定块长度的块LDPC码，被栅截的奇偶比特的数量P_i被适当地确定以便保持N_i-P_i＝N_l。在这种情况下，可以如方程(13)中所示来表达编码率。

R_{i}^{'} = \frac{N_{i} - M}{N_{1}} - - - (13)

如上所述，在设计可变编码率块LDPC码的奇偶校验矩阵中应当考虑的最重要的因素是度数分布优化。如果太多的编码率支持可变编码率，则校验节点度数提高，使得循环特性变差。因此，应当考虑可支持的编码率的数量、要获得的噪声阈值和循环特性的所有因素来设计奇偶校验矩阵。

图17是图解按照本发明的一个实施例的编码可变编码率块LDPC码的处理的流程图。在说明图17之前，应当假设用于可变编码率块LDPC码的奇偶校验矩阵包括6个部分矩阵，如参见图8所述。

参见图17，在步骤1710，控制器按照预定的编码率来确定要应用到父奇偶校验矩阵的编码率改变方案，以便产生可变编码率块LDPC码。在此，所述“编码率改变方案”包括缩短方案和栅截方案，并且当父奇偶校验矩阵被原样使用时，不使用编码率改变方案。可以使用缩短方案和栅截方案之一或两者来改变编码率。在此，假定使用缩短方案或栅截方案来改变编码率。

在步骤1711，控制器接收要编码到可变编码率块LDPC码中的信息字向量‘ s’。仅仅当使用缩短方案时改变信息字变量‘ s’的长度。在此假定所接收的编码到可变编码率块LDPC码中的信息字变量‘ s’的长度是‘k’。在步骤1713中，控制器将所接收的信息字变量‘ s’与奇偶校验矩阵的部分矩阵A进行矩阵相乘(A s)。在此，因为位于部分矩阵A中的具有值1的元素的数量比具有值0的元素的数量少得多，因此，可以以较小数量的和-积操作来实现信息字向量s和奇偶校验矩阵的部分矩阵A的矩阵相乘(A s)。

另外，在部分矩阵A中，因为可以将具有值1的元素所处的位置表达为非0块的位置和所述块的栅截矩阵的指数相乘，因此，与随机奇偶校验矩阵相比较，可以以很简单的操作来执行所述矩阵相乘。

在步骤1715，控制器对于奇偶校验矩阵的部分矩阵C和信息字向量‘ s’执行矩阵相乘(C s)。对于在步骤1713和1715中使用的部分矩阵A和C，当将缩短方案应用到父奇偶校验矩阵时，与被缩短的部分相同数量的父奇偶校验矩阵的列不使用。因此，从父奇偶校验矩阵的部分矩阵A和C去除对应于被缩短的部分的列。

在步骤1717中，控制器对于信息字向量‘ s’和奇偶校验矩阵的部分矩阵A的矩阵相乘结果(A s)与矩阵ET^-1执行矩阵相乘(ET^-1A s)。在此，因为在矩阵ET^-1中的具有值1的元素的数量如上所述很少，因此如果该块的栅截矩阵的指数被给出，则可以简单地执行所述矩阵相乘。

在步骤1719，控制器通过相加ET^-1A和C s来计算第一奇偶向量p ₁( p ₁＝ET^-1A s+C)。在此，所述相加运算是异或(XOR)运算，并且其结果对于在具有相同值的比特之间的运算变为0，对于具有不同值的比特之间的运算是1。即，直到步骤1719的处理是用于计算第一奇偶向量 P ₁的处理。

在步骤1721，控制器将奇偶校验矩阵的部分矩阵B与第一奇偶向量 P ₁相乘(B P ₁)，将相乘结果(B P ₁)加到A s(A s+B P ₁)。如果给出信息字向量‘ s’和第一奇偶向量 P ₁，则它们应当被乘以奇偶校验矩阵的部分矩阵T的逆矩阵T^-1以计算第二奇偶向量 P ₂。因此，在步骤1723，控制器将步骤1721的计算结果(A s+B P ₁)与部分矩阵T的逆矩阵T^-1相乘以计算第二奇偶向量 P ₂( P ₂＝T^-1(A s+B P ₁))。

如上所述，如果给出了要编码的可变编码率块LDPC码的信息字向量‘ s’，则可以计算第一奇偶变量 P ₁和第二奇偶变量 P ₂，结果，可以获得所有的代码字向量。在步骤1725中，控制器使用信息字向量‘ s’、第一奇偶变量 P ₁和第二奇偶变量 P ₂来产生代码字向量‘ c’。

在步骤1727，控制器通过按照预定的栅截模式来栅截代码字向量‘ c’的奇偶而产生对应于编码率的块LDPC码，然后结束所述规程。

图18是图解按照本发明的一个实施例的用于编码可变编码率块LDPC码的装置的内部结构的方框图。参见图18，用于编码可变编码率块LDPC码的所述装置包括控制器1810、矩阵A乘法器1811、矩阵C乘法器1813、矩阵ET^-1乘法器1815、加法器1817、矩阵B乘法器1819、加法器1821、矩阵T^-1乘法器1823和开关1825、1827和1829。

输入信号、即要编码到可变编码率块LDPC码中的长度k的信息字向量‘ s’被输入到开关1825、矩阵A乘法器1811、和矩阵C乘法器1813。当所述可变编码率块LDPC码编码装置使用缩短方案时，控制器1810按照对应的编码率来改变信息字向量‘ s’的长度‘k’，并且按照对应的编码率来确定可变编码率块LDPC码的代码字长度和栅截模式。

矩阵A乘法器1811将信息字向量‘ s’乘以父奇偶校验矩阵的部分矩阵A，并且向矩阵ET^-1乘法器1815和加法器1821输出相乘结果。当参见图17所述将缩短方案应用到父奇偶校验矩阵时，矩阵A和矩阵C具有其中从父奇偶校验矩阵的矩阵A和矩阵C去除对应于缩短的部分的列的格式。矩阵ET^-1乘法器1815将从矩阵A乘法器1811输出的信号乘以父奇偶校验矩阵的部分矩阵ET^-1，并且向加法器1817输出相乘结果。

加法器1817将从矩阵ET^-1乘法器1815输出的信号与从矩阵C乘法器1813输出的信号相加，并且向矩阵B乘法器1819和开关1827输出相加结果。在此，加法器1817在逐个比特的基础上执行异或运算。例如，如果向加法器1817输入长度3的向量x＝(x₁，x₂，x₃)和长度3的向量y＝(y₁，y₂，y₃)，则加法器1817通过异或长度3的向量x＝(x₁，x₂，x₃)和长度3的向量y＝(y₁，y₂，y₃)而输出长度3的向量z＝(x₁_y₁，x₂_y₂，x₃_y₃)。在此，_运算表示异或运算，其结果对于具有相同值的比特之间的运算变为0，并且对于具有不同值的比特之间的运算变为1。从加法器1817输出的信号变为第一奇偶向量 P ₁。

矩阵B乘法器1819将从加法器1817输出的信号、即第一奇偶向量 P ₁乘以父奇偶校验矩阵的部分矩阵B，并且向加法器1821输出相乘结果。加法器1821将从矩阵B乘法器1819输出的信号与从矩阵A乘法器1811输出的信号相加，并且向矩阵T-1乘法器1823输出相加结果。加法器1821像加法器1817那样对于从矩阵B乘法器1819输出的信号和从矩阵A乘法器1811输出的信号执行异或运算，并且向矩阵T^-1乘法器1823输出所述异或运算结果。

矩阵T^-1乘法器1823将从加法器1821输出的信号乘以父奇偶校验矩阵的部分矩阵T的逆矩阵T^-1，并且向开关1829输出相乘结果。矩阵T^-1乘法器1823的输出变为第二奇偶向量 P ₂。每个开关开关1825、1827和1829仅仅在传输其相关联的信号的其传输时间被接通。所述开关1825在信息字向量‘ s’的传输时间被接通，所述开关1827在第一奇偶向量 P ₁的传输时间被接通，开关1829在第二奇偶向量 P ₂的传输时间被接通。当将栅截方案应用到父奇偶校验矩阵时，控制器1810按照对应的编码率来控制开关1627和开关1629以栅截该奇偶。

虽然在下面将详细说明，因为本发明的实施例应当能够产生可变编码率块LDPC码，因此在图18中的可变编码率块LDPC码编码装置中使用的每个矩阵在每次改变可变编码率块LDPC码的奇偶校验矩阵时被改变。因此，虽然未在图18中独立示出，但是，当可变编码率块LDPC码的奇偶校验矩阵改变时，控制器1810修改在用于可变编码率块LDPC码的编码装置中使用的矩阵。

可以使用子积算法来在因素图中解码所有的LDPC家族代码。可以将LDPC码的解码方案大致划分为双向传送方案和流(flow)传送方案。当使用双向传送方案来执行解码操作时，每个校验节点具有节点处理器，与校验节点的数量成比例地提高解码复杂度。但是，因为所有的校验节点同时被更新，因此解码速度显著提高。相反，所述流传送方案具有单个节点处理器，并且所述节点处理器更新通过在因素图中的所有节点的信息。因此，所述流传送方案在解码复杂度上较低，但是在奇偶校验矩阵的大小上的提高、即节点数量的提高降低了解码速度。

但是，如果像在本发明中提出的具有各种编码率的可变编码率块LDPC码那样每个块产生奇偶校验矩阵，则使用与构成奇偶校验矩阵的块的数量相同数量的节点处理器。在这种情况下，有可能实现解码器，它在解码复杂度上低于所述双向传送方案，并且在解码速度上高于所述流传送方案。

图19是图解按照本发明的一个实施例的用于解码可变编码率块LDPC码的装置的内部结构的方框图。参见图19，用于解码可变编码率块LDPC码的解码装置包括块控制器1910、可变节点部分1900、加法器1915、去交织器1917、交织器1919、控制器1921、存储器1923、加法器1925、校验节点部分1950和硬解码器1929。可变节点部分1900包括可变节点解码器1911和开关1913与1914，校验节点部分1950包括校验节点解码器1927。

通过无线电信道接收的信号被输入到块控制器1910。控制器1910确定所接收的信号的块大小，如果存在在对应于解码装置的编码装置中栅截的信息字部分，则块控制器1910向被栅截的信息字部分中插入‘0’，以调整全部块大小，并且向可变节点解码器1911输出结果信号。所述块控制器1910具有预先存储的按照在解码装置和其相关联的编码装置之间预定的对应的编码率向父奇偶校验矩阵应用缩短方案和栅截方案的方法的信息。在此，关于按照对应的编码率向父奇偶校验矩阵应用缩短方案和栅截方案的方法的信息包括关于被缩短或栅截的部分块的数量的信息和关于被缩短或栅截的部分块的位置的信息。因此，块控制器1910从所接收的信号去除按照所述编码装置中应用的编码率而缩短的部分，向被栅截的部分中插入LLR值‘0’，并且向可变节点解码器1911输出结果产生的信号。

可变节点解码器1911计算从控制器1910输出的信号的概率值，更新所计算的概率值，并且向开关1913与1914输出更新的概率值。可变节点解码器1911按照在用于可变编码率块LDPC码的解码装置中预先设置的奇偶校验矩阵来连接可变结点，并且对于与连接到可变节点的1的数量一样多的输入值和输出值执行更新操作。连接到可变节点的1的数量等于在奇偶校验矩阵中包括的列的每个的加权。可变节点解码器1911的内部操作按照在奇偶校验矩阵中包括的列的每个的加权而不同。但是，当开关1913被接通时，开关1914被接通以向加法器1915输出可变节点解码器1911的输出信号。

加法器1915接收从可变节点解码器1911输出的信号和在前一个迭代解码处理中的交织器1919的输出信号，并且从可变节点解码器1911的输出信号减去在前一个迭代解码处理中的交织器1919的输出信号，并且向去交织器1917输出相减结果。如果所述解码处理是初始的解码处理，则应当认为交织器1919的输出信号是0。

去交织器1917按照预定的交织方案来去交织从加法器1915输出的信号，并且向加法器1925和校验节点解码器1927输出去交织的信号。去交织器1917具有对应于奇偶校验矩阵的内部结构，因为对应于去交织器1917的、针对交织器1919的输入值的输出值按照在奇偶校验矩阵中具有值1的元素的位置而不同。

加法器1925接收在前一个迭代解码处理中的校验节点解码器1927的输出信号和去交织器1917的输出信号，从在前一个迭代解码处理中的校验节点解码器1927的输出信号减去去交织器1917的输出信号，并且向交织器1919输出相减结果。校验节点解码器1927按照在用于块LDPC码的解码装置中预先设置的奇偶校验矩阵来连接校验节点，并且对等于连接到校验节点的1的数量的若干输入值和输出值执行更新操作。连接到校验节点的1的数量等于构成奇偶校验矩阵的每行的加权。因此，校验节点解码器1927的内部操作按照构成奇偶校验矩阵的每行的加权而不同。

交织器1919在控制器1921的控制下按照预定的交织方案来交织从加法器1925输出的信号，并且向加法器1915和可变节点解码器1911输出交织的信号。控制器1921读取预先存储在存储器1923中的交织方案相关联的信息，并且按照所读取的交织方案信息来控制交织器1919的交织方案和去交织器1917的去交织方案。类似地，如果解码处理是初始的解码处理，则应当认为去交织器1917的输出信号是0。

通过迭代地执行上述的处理，解码装置执行无差错的可靠解码。在将迭代解码执行了预定次数后，开关1914关断在可变节点解码器1911和加法器1915之间的连接，并且开关1913接通在可变节点解码器1911和硬解码器1929之间的连接，以向硬解码器1929提供从可变节点解码器1911输出的信号，硬解码器1929对于从可变节点解码器1911输出的信号执行硬确定，并且输出硬确定结果，并且硬解码器1929的输出值变为最后的解码值。

图20是图解按照本发明的一个实施例的用于可变编码率块LDPC码的奇偶校验矩阵的图。具体地说，图20图解了具有代码字长度2000和编码率4/5的块LDPC码的奇偶校验矩阵。在此，在奇偶校验矩阵中的每个块的大小是40×40，，并且在图20中图解的所述块、即部分块中的每个中写入的值表示可变编码率块LDPC码的指数。

如图20中所示，被映射到奇偶校验矩阵的信息字的信息部分被划分为4个子部分，并且仅仅发送被映射到对应于按照对应的编码率由箭头表示的部分的部分的代码字，由此使得有可能支持编码率1/3、1/2、2/3、3/4和4/5。编码率1/3、1/2、2/3、3/4和4/5的每个的代码字(N，K)被表达如下：

(N，K)＝(600，200)，(800，400)，(1200，800)，(1600，1200)，(2000，1600)

图21是图解按照本发明的另一个实施例的用于可变编码率块LDPC码的编码装置的内部结构的图。参见图21，用于可变编码率块LDPC码的编码装置包括0插入器2100、块LDPC编码器2110、栅截器2120和控制器2130。在图21中图解的用于可变编码率块LDPC码的编码装置通过下述方式而具有不用任何修改能够使用传统的可变编码率块LDPC编码装置的结构：当使用缩短方案时仅仅将0插入器2100加到原样使用父奇偶校验矩阵的可变编码率块LDPC编码装置。因此，在图21中的可变编码率块LDPC码的编码装置可以通过仅仅包括0插入器2100而降低其硬件复杂度。

在向用于可变编码率块LDPC码的编码装置中输入输入信息比特流之前，将关于对应的编码率和输入信息比特流的的大小的信息提供到控制器2130。然后，控制器2130向0插入器2100和栅截器2120输出关于编码率的所述信息，并且向块LDPC编码器2110输出基于输入信息比特流的大小信息的代码字长度信息。其后，输入信息比特流被输入到0插入器2100。

0插入器2100按照从控制器2130输出的编码率信息来向输入信息比特流中插入‘0’，并且向块LDPC编码器2110输出被插入0的输入信息比特流。从0插入器2100输出的信息字的大小等于在图20中图解的奇偶校验矩阵中的信息字的大小(1600比特)。

在此假定，块LDPC编码器2110接收(2000，1600)码、即1600比特输入信息比特流，并且输出2000个编码码元。如果块LDPC编码器2110作为具有编码率3/4的(1600，1200)块LDPC编码器，则0插入器2100接收1200比特的输入信息比特流，向所述1200比特的输入信息比特流中插入400个‘0’比特，并且输出总共1600比特。如果块LDPC编码器2110作为具有编码率2/3的(1200，800)块LDPC编码器，则0插入器2100接收800比特的输入信息比特流，向所述800比特的输入信息比特流中插入800个‘0’比特，并且输出总共1600比特。如果块LDPC编码器2110作为具有编码率1/2的(800，400)块LDPC编码器，则0插入器2100接收400比特的输入信息比特流，向所述400比特的输入信息比特流中插入1200个‘0’比特，并且输出总共1600比特。如果块LDPC编码器2110作为具有编码率3/4的(600，200)块LDPC编码器，则0插入器2100接收200比特的输入信息比特流，向所述200比特的输入信息比特流中插入1400个‘0’比特，并且输出总共1600比特。

从0插入器2100输出的1600比特流被输入到块LDPC编码器2110，并且块LDPC编码器2110对于1600比特流执行(2000，1600)块LDPC编码。块LDPC编码器2110按照参见图20所述的奇偶校验矩阵来编码从0插入器2100输出的所述1600比特流，并且输出2000个编码的码元。从块LDPC编码器2110输出的所述2000个编码的码元被输入到栅截器2120，并且栅截器2120在所述2000个码元中栅截与对应于从控制器2130提供的编码率信息对应的数量相同数量的编码码元。

例如，如果编码装置作为具有编码率3/4的(1600，1200)编码装置，则栅截器2120接收2000个编码码元，从其栅截400个编码码元，并且输出总共1600个编码码元。如果编码装置作为具有编码率2/3的(1200，800)编码装置，则栅截器2120接收2000个编码码元，从其栅截800个编码码元，并且输出总共1200个编码码元。如果编码装置作为具有编码率1/2的(800，400)编码装置，则栅截器2120接收2000个编码码元，从其栅截1200个编码码元，并且输出总共800个编码码元。如果编码装置作为具有编码率1/3的(600，200)编码装置，则栅截器2120接收2000个编码码元，从其栅截1400个编码码元，并且输出总共600个编码码元。

图22是图解按照本发明的一个实施例的用于可变编码率块LDPC码的奇偶校验矩阵的图。具体地说，图22图解了具有代码字长度2000和编码率4/5的块LDPC码的奇偶校验矩阵。在此，在奇偶校验矩阵中的每个块的大小是40×40，，并且在图22中图解的所述块、即部分块中的每个中写入的值表示置换矩阵的指数。

参见图22，被映射到奇偶校验矩阵的信息字的信息部分被划分为4个子部分，并且仅仅发送被映射到对应于按照对应的编码率由箭头表示的部分的部分的代码字，由此使得有可能支持编码率1/3、1/2、2/3、3/4和4/5。在图22中图解的奇偶校验矩阵和在图20中图解的奇偶校验矩阵之间的差别是它们具有不同的矩阵分布。具体地说，在图22中图解的奇偶校验矩阵具有其中平均行加权是19.7、以及最小循环的数量的围长(girth)是6的结构。编码率1/3、1/2、2/3、3/4和4/5的每个的代码字(N，K)被表达如下：

图23是图解按照本发明的一个实施例的用于可变编码率块LDPC码的奇偶校验矩阵的图。具体地说，图23图解了支持编码率2/3的奇偶校验矩阵。可以通过使用缩短方案来缩短由在奇偶校验矩阵中的第一行划分的部分而产生具有编码率1/2的块LDPC码。

图24是图解按照本发明的一个实施例的用于可变编码率块LDPC码的奇偶校验矩阵的图。具体地说，图24图解了支持编码率3/4的奇偶校验矩阵。可以通过使用缩短方案来缩短由在奇偶校验矩阵中的第一行划分的部分而产生具有编码率2/3的块LDPC码，并且可以通过使用缩短方案来缩短由在奇偶校验矩阵中的第二行划分的部分而产生具有编码率1/2的块LDPC码。

图25是图解按照本发明的一个实施例的用于可变编码率块LDPC码的奇偶校验矩阵的图。具体地说，图25图解了了支持编码率3/4的奇偶校验矩阵。可以通过使用缩短方案来缩短由在奇偶校验矩阵中的第一行划分的部分而产生具有编码率2/3的块LDPC码，并且可以通过使用缩短方案来缩短由在奇偶校验矩阵中的第二行划分的部分而产生具有编码率1/2的块LDPC码。

如上所述，本发明提出了在移动通信系统中的一种可变编码率块LDPC码，由此改善了块LDPC码的灵活性。另外，本发明产生了有效的奇偶校验矩阵，由此最小化了可变编码率块LDPC码的编码复杂度。具体地说，本发明使得能够产生能够支持各种编码率的块LDPC码，由此最小化硬件复杂度。

虽然已经参见其特定优选实施例而示出和描述了本发明，但是本领域的技术人员会明白，在不脱离所附的权利要求所限定的本发明的精神和范围的情况下，可以进行形式和细节上的各种改变。

Claims

1.一种用于编码具有可变编码率的块低密度奇偶校验(LDPC)代码的方法，所述方法包括步骤：

接收信息字；以及

根据当产生所述信息字时要应用到所述块LDPC码中的编码率来基于第一奇偶校验矩阵和第二奇偶校验矩阵之一而将所述信息字编码为所述块LDPC码。

2.按照权利要求1的方法，还包括步骤：

使用调制方案来将所述块LDPC码调制为调制码元；并且

发送被调制的码元。

3.按照权利要求2的方法，其中，第一奇偶校验矩阵是被产生使得所述块LDPC码具有预定编码率的奇偶校验矩阵。

4.按照权利要求3的方法，其中，所述第一奇偶校验矩阵包括被映射到信息字的信息部分和被映射到奇偶字的奇偶部分。

5.按照权利要求4的方法，其中，所述第一奇偶校验矩阵包括多个部分块，在所述多个部分块中的第一数量的部分块被映射到信息部分，并且，在所述多个部分块中的、除了所述第一数量的部分块之外的第二数量的部分块被映射到奇偶部分。

6.按照权利要求5的方法，其中，在一对一的基础上将预定的置换矩阵映射到在所述部分块中的预定部分块的每个。

7.按照权利要求6的方法，其中，将信息字编码为块LDPC码的所述步骤包括步骤：

按照编码率来确定第一奇偶校验矩阵和第二奇偶校验矩阵之一；

通过将所述信息字与所确定的奇偶校验矩阵的第一部分矩阵相乘来产生第一信号；

通过将所述信息字与所确定的奇偶校验矩阵的第二部分矩阵相乘来产生第二信号；

通过将第一信号与所确定的奇偶校验矩阵的第三部分矩阵和第四部分矩阵的逆矩阵的矩阵乘积相乘来产生第三信号；

通过将第二信号加到所述第三信号来产生第四信号；

通过将所述第四信号乘以所确定的奇偶校验矩阵的第五部分矩阵而产生第五信号；

通过将第二信号与第五信号相加来产生第六信号；

通过将第六信号与所确定的奇偶校验矩阵的第四矩阵的逆矩阵相乘来产生第七信号；并且

复用所述信息字、被定义为第一奇偶字的第四信号和被定义为第二奇偶字的第七信号，以便所述信息字、第一奇偶字和第二奇偶字被映射到块LDPC码。

8.按照权利要求7的方法，其中，所述第一部分矩阵和所述第二部分矩阵是在所确定的奇偶校验矩阵中被映射到与信息字相关联的信息部分。

9.按照权利要求8的方法，其中，所述第三部分矩阵和所述第四部分矩阵是被映射到与奇偶字相关联的第一奇偶部分的部分矩阵，并且所述第五部分矩阵和第六部分矩阵是被映射到与所述奇偶字相关联的第二奇偶部分的部分矩阵。

10.按照权利要求1的方法，其中，按照编码率来确定第一奇偶校验矩阵和第二奇偶校验矩阵之一的步骤包括步骤：

如果按照编码率而确定使用第二奇偶校验矩阵，则通过将缩短方案和栅截方案之一应用到第一奇偶校验矩阵而产生第二奇偶校验矩阵。

11.按照权利要求10的方法，其中，通过使用缩短方案来缩短在第一奇偶校验矩阵中的第一数量的部分块中的预定数量的部分块来获得第二奇偶校验矩阵。

12.按照权利要求11的方法，其中，当编码率是3/7并且块LDPC码的代码字长度是49N_s时，将第一奇偶校验矩阵表达为：

其中，块表示部分块，数量标记表示对应的置换矩阵的指数，没有数量标记的块表示零矩阵被映射到的部分块，I是表示其对应的置换矩阵的指数是0的单位矩阵的索引，N_s表示置换矩阵的大小。

13.按照权利要求12的方法，其中，当编码率是1/3并且块LDPC码的代码字长度是42N_s时，通过下述方式来产生第二奇偶校验矩阵：通过使用缩短方案来缩短第一奇偶校验矩阵的第一部分块列到第七部分块列，将对应于第八部分块列到第21部分块列的部分矩阵映射到信息字，并且将对应于第22部分块列到第49部分块列的部分矩阵映射到奇偶。

14.按照权利要求13的方法，其中，第一奇偶校验矩阵和第二奇偶校验矩阵是其分布度数被优化的奇偶校验矩阵。

15.按照权利要求10的方法，其中，第二奇偶校验矩阵是通过使用栅截方案栅截在第一奇偶校验矩阵中的第二数量的部分块中的预定数量的部分块而获得的奇偶校验矩阵。

16.按照权利要求15的方法，其中，当编码率是3/7并且块LDPC码的代码字长度是49N_s时，第一奇偶校验矩阵被表达为：

17.按照权利要求16的方法，其中，当编码率是1/2并且块LDPC码的代码字长度是42N_s时，通过下述方式来产生第二奇偶校验矩阵：通过将对应于第一奇偶校验矩阵的第一部分块列到第21部分块列的部分矩阵映射到信息字，并且使用栅截方案来栅截在第22部分块列到第49部分块列中的7个预定的部分块列。

18.按照权利要求17的方法，其中，所述第一奇偶校验矩阵和第二奇偶校验矩阵是其分布度数被优化的奇偶校验矩阵。

19.按照权利要求18的方法，其中，被栅截的部分块列包括在第一奇偶校验矩阵中的第23个部分块列、第27个部分块列、第31个部分块列、第35个部分块列、第39个部分块列、第43个部分块列和第47个部分块列。

20.按照权利要求11的方法，其中，当编码率是4/5并且块LDPC码的代码字长度是50N_s时，第一奇偶校验矩阵被表达为：

21.按照权利要求20的方法，其中，当编码率是1/3并且块LDPC码的代码字长度是15N_s时，通过下述方式来产生第二奇偶校验矩阵：通过使用缩短方案来缩短第一奇偶校验矩阵的第0部分块列到第34部分块列，将对应于第35部分块列到第39部分块列的部分矩阵映射到信息字，并且将对应于第40部分块列到第49部分块列的部分矩阵映射到奇偶；

其中，当编码率是1/2并且块LDPC码的代码字长度是12N_s，通过下述方式来产生第二奇偶校验矩阵：通过使用缩短方案来缩短第一奇偶校验矩阵的第0部分块列到第29部分块列，将对应于第30部分块列到第39部分块列的部分矩阵映射到信息字，并且将对应于第40部分块列到第49部分块列的部分矩阵映射到奇偶；

其中，当编码率是2/3并且块LDPC码的代码字长度是30N_s时，通过下述方式来产生第二奇偶校验矩阵：通过使用缩短方案来缩短第一奇偶校验矩阵的第0部分块列到第19部分块列，将对应于第20部分块列到第39部分块列的部分矩阵映射到信息字，并且将对应于第40部分块列到第49部分块列的部分矩阵映射到奇偶；

其中，当编码率是3/4并且块LDPC码的代码字长度是40N_s时，通过下述方式来产生第二奇偶校验矩阵：通过使用缩短方案来缩短第一奇偶校验矩阵的第0部分块列到第9部分块列，将对应于第10部分块列到第39部分块列的部分矩阵映射到信息字，并且将对应于第40部分块列到第49部分块列的部分矩阵映射到奇偶。

22.按照权利要求11的方法，其中，当编码率是4/5，并且块LDPC码的代码字长度是50N_s时，第一奇偶校验矩阵被表达为：

23.按照权利要求22的方法，其中，当编码率是1/3并且块LDPC码的代码字长度是15N_s时，通过下述方式来产生第二奇偶校验矩阵：通过使用缩短方案来缩短第一奇偶校验矩阵的第0部分块列到第34部分块列，将对应于第35部分块列到第39部分块列的部分矩阵映射到信息字，并且将对应于第40部分块列到第49部分块列的部分矩阵映射到奇偶；

其中，当编码率是1/2并且块LDPC码的代码字长度是12N_s时，通过下述方式来产生第二奇偶校验矩阵：通过使用缩短方案来缩短第一奇偶校验矩阵的第0部分块列到第29部分块列，将对应于第30部分块列到第39部分块列的部分矩阵映射到信息字，并且将对应于第40部分块列到第49部分块列的部分矩阵映射到奇偶；

其中，当编码率是2/3并且块LDPC码的代码字长度是30N_s时，通过下述方式来产生第二奇偶校验矩阵：通过使用缩短方案来缩短第一奇偶校验矩阵的第0部分块列到第19部分块列，将对应于第20部分块列到第39部分块列的部分矩阵映射到信息字，并且将对应于第40部分块列到第49部分块列的部分矩阵映射到奇偶；并且

24.按照权利要求11的方法，其中，当编码率是2/3并且块LDPC码的代码字长度是48N_s时，第一奇偶校验矩阵被表达为：

25.按照权利要求24的方法，其中，当编码率是1/2并且块LDPC码的代码字长度是32N_s时，通过下述方式来产生第二奇偶校验矩阵：通过使用缩短方案来缩短第一奇偶校验矩阵的第0部分块列到第15部分块列，将对应于第16部分块列到第31部分块列的部分矩阵映射到信息字，并且将对应于第32部分块列到第47部分块列的部分矩阵映射到奇偶。

26.按照权利要求11的方法，其中，当编码率是3/4并且块LDPC码的代码字长度是48N_s时，第一奇偶校验矩阵被表达为：

27.按照权利要求26的方法，其中，当编码率是2/3并且块LDPC码的代码字长度是36N_s时，通过下述方式来产生第二奇偶校验矩阵：通过使用缩短方案来缩短第一奇偶校验矩阵的第0部分块列到第11部分块列，将对应于第12部分块列到第35部分块列的部分矩阵映射到信息字，并且将对应于第36部分块列到第47部分块列的部分矩阵映射到奇偶；

其中，当编码率是1/2并且块LDPC码的代码字长度是24N_s时，通过下述方式来产生第二奇偶校验矩阵：通过使用缩短方案来缩短第一奇偶校验矩阵的第0部分块列到第23部分块列，将对应于第24部分块列到第35部分块列的部分矩阵映射到信息字，并且将对应于第36部分块列到第47部分块列的部分矩阵映射到奇偶。

28.按照权利要求11的方法，其中，当编码率是3/4并且块LDPC码的代码字长度是48N_s时，第一奇偶校验矩阵被表达为：

29.按照权利要求28的方法，其中，当编码率是2/3并且块LDPC码的代码字长度是36N_s时，通过下述方式来产生第二奇偶校验矩阵：通过使用缩短方案来缩短第一奇偶校验矩阵的第0部分块列到第23部分块列，将对应于第24部分块列到第35部分块列的部分矩阵映射到信息字，并且将对应于第36部分块列到第47部分块列的部分矩阵映射到奇偶；

30.一种用于编码具有可变编码率的块低密度奇偶校验(LDPC)代码的装置，所述装置包括：

编码器，用于根据当产生所述信息字时要应用到所述块LDPC码中的编码率来基于第一奇偶校验矩阵和第二奇偶校验矩阵之一而将所述信息字编码为所述块LDPC码；

调制器，用于使用调制方案来将所述块LDPC码调制为调制码元；以及

发送器，用于发送被调制的码元。

31.按照权利要求30的装置，其中，第一奇偶校验矩阵是被产生使得所述块LDPC码具有预定编码率的奇偶校验矩阵。

32.按照权利要求31的装置，其中，所述第一奇偶校验矩阵包括被映射到信息字的信息部分和被映射到奇偶字的奇偶部分。

33.按照权利要求32的装置，其中，所述第一奇偶校验矩阵包括多个部分块，在所述多个部分块中的第一数量的部分块被映射到信息部分，并且，在所述多个部分块中的、除了所述第一数量的部分块之外的第二数量的部分块被映射到奇偶部分。

34.按照权利要求33的装置，其中，在一对一的基础上将预定的置换矩阵映射到在所述部分块中的预定部分块的每个。

35.按照权利要求34的装置，其中，所述编码器包括：

控制器，用于按照编码率来确定第一奇偶校验矩阵和第二奇偶校验矩阵之一；

第一矩阵乘法器，用于将所述信息字与所确定的奇偶校验矩阵的第一部分矩阵相乘；

第二矩阵乘法器，用于将所述信息字与所确定的奇偶校验矩阵的第二部分矩阵相乘；

第三矩阵乘法器，用于将从第一矩阵乘法器输出的信号与所确定的奇偶校验矩阵的第三部分矩阵和第四部分矩阵的逆矩阵的矩阵乘积相乘；

第一加法器，用于将从第二矩阵乘法器输出的信号加到从第三矩阵乘法器输出的信号；

第四矩阵乘法器，用于将从第一加法器输出的信号与所确定的奇偶校验矩阵的第五部分矩阵相乘；

第二加法器，用于将从第二矩阵乘法器输出的信号与从第四矩阵乘法器输出的信号相加；

第五矩阵乘法器，用于将从第二加法器输出的信号与所确定的奇偶校验矩阵的第四矩阵的逆矩阵相乘；

多个开关，用于复用所述信息字、被定义为第一奇偶字的第一加法器的输出信号和被定义为第二奇偶字的第五矩阵乘法器的输出信号，以便所述信息字、第一奇偶字和第二奇偶字被映射到块LDPC码。

36.按照权利要求30的装置，其中，所述第一部分矩阵和所述第二部分矩阵是在所确定的奇偶校验矩阵中被映射到与信息字相关联的信息部分的部分矩阵。

37.按照权利要求36的装置，其中，所述第三部分矩阵和所述第四部分矩阵是被映射到与奇偶字相关联的第一奇偶部分的部分矩阵，以及所述第五部分矩阵和第六部分矩阵是被映射到与所述奇偶字相关联的第二奇偶部分的部分矩阵。

38.按照权利要求37的装置，其中，如果按照编码率而确定使用第二奇偶校验矩阵，则控制器通过将缩短方案和栅截方案之一应用到第一奇偶校验矩阵而产生第二奇偶校验矩阵。

39.按照权利要求38的装置，其中，通过使用缩短方案来缩短在第一奇偶校验矩阵中的第一数量的部分块中的若干部分块来获得第二奇偶校验矩阵。

40.按照权利要求39的装置，其中，当编码率是3/7并且块LDPC码的代码字长度是49N_s时，将第一奇偶校验矩阵表达为：

41.按照权利要求40的装置，其中，当编码率是1/3并且块LDPC码的代码字长度是42N_s时，通过下述方式来产生第二奇偶校验矩阵：通过使用缩短方案来缩短第一奇偶校验矩阵的第一部分块列到第七部分块列，将对应于第八部分块列到第21部分块列的部分矩阵映射到信息字，并且将对应于第22部分块列到第49部分块列的部分矩阵映射到奇偶。

42.按照权利要求41的装置，其中，第一奇偶校验矩阵和第二奇偶校验矩阵是其分布度数被优化的奇偶校验矩阵。

43.按照权利要求39的装置，其中，第二奇偶校验矩阵是通过使用栅截方案栅截在第一奇偶校验矩阵中的第二数量的部分块中的若干部分块而获得的奇偶校验矩阵。

44.按照权利要求43的装置，其中，当编码率是3/7并且块LDPC码的代码字长度是49N_s时，第一奇偶校验矩阵被表达为：

45.按照权利要求44的装置，其中，当编码率是1/2并且块LDPC码的代码字长度是42N_s时，通过下述方式来产生第二奇偶校验矩阵：通过将对应于第一奇偶校验矩阵的第一部分块列到第21部分块列的部分矩阵映射到信息字，并且使用栅截方案来栅截在第22部分块列到第49部分块列中的7个预定的部分块列。

46.按照权利要求45的装置，其中，所述第一奇偶校验矩阵和第二奇偶校验矩阵是其分布度数被优化的奇偶校验矩阵。

47.按照权利要求46的装置，其中，被栅截的部分块列包括在第一奇偶校验矩阵中的第23个部分块列、第27个部分块列、第31个部分块列、第35个部分块列、第39个部分块列、第43个部分块列和第47个部分块列。

48.按照权利要求39的装置，其中，当编码率是4/5并且块LDPC码的代码字长度是50N_s时，第一奇偶校验矩阵被表达为：

49.按照权利要求48的装置，其中，当编码率是1/3并且块LDPC码的代码字长度是15N_s时，通过下述方式来产生第二奇偶校验矩阵：通过使用缩短方案来缩短第一奇偶校验矩阵的第0部分块列到第34部分块列，将对应于第35部分块列到第39部分块列的部分矩阵映射到信息字，并且将对应于第40部分块列到第49部分块列的部分矩阵映射到奇偶；

其中，当编码率是1/2并且块LDPC码的代码字长度是12N_s，通过下述方式来产生第二奇偶校验矩阵：通过使用缩短方案来缩短第一奇偶校验矩阵的第0部分块列到第29部分块列，将对应于第30部分块列到第39部分块列的部分矩阵映射到信息字，并且将对应于第40部分块列到第49部分块列的部分矩阵映射到奇偶字；

其中，当编码率是2/3并且块LDPC码的代码字长度是30N_s时，通过下述方式来产生第二奇偶校验矩阵：通过使用缩短方案来缩短第一奇偶校验矩阵的第0部分块列到第19部分块列，将对应于第20部分块列到第39部分块列的部分矩阵映射到信息字，并且将对应于第40部分块列到第49部分块列的部分矩阵映射到奇偶字；

其中，当编码率是3/4并且块LDPC码的代码字长度是40N_s时，通过下述方式来产生第二奇偶校验矩阵：通过使用缩短方案来缩短第一奇偶校验矩阵的第0部分块列到第9部分块列，将对应于第10部分块列到第39部分块列的部分矩阵映射到信息字，并且将对应于第40部分块列到第49部分块列的部分矩阵映射到奇偶字。

50.按照权利要求39的装置，其中，当编码率是4/5，并且块LDPC码的代码字长度是50N_s时，第一奇偶校验矩阵被表达为：

51.按照权利要求50的装置，其中，当编码率是1/3并且块LDPC码的代码字长度是15N_s时，通过下述方式来产生第二奇偶校验矩阵：通过使用缩短方案来缩短第一奇偶校验矩阵的第0部分块列到第34部分块列，将对应于第35部分块列到第39部分块列的部分矩阵映射到信息字，并且将对应于第40部分块列到第49部分块列的部分矩阵映射到奇偶字；

其中，当编码率是1/2并且块LDPC码的代码字长度是12N_s时，通过下述方式来产生第二奇偶校验矩阵：通过使用缩短方案来缩短第一奇偶校验矩阵的第0部分块列到第29部分块列，将对应于第30部分块列到第39部分块列的部分矩阵映射到信息字，并且将对应于第40部分块列到第49部分块列的部分矩阵映射到奇偶字；

其中，当编码率是2/3并且块LDPC码的代码字长度是30N_s时，通过下述方式来产生第二奇偶校验矩阵：通过使用缩短方案来缩短第一奇偶校验矩阵的第0部分块列到第19部分块列，将对应于第20部分块列到第39部分块列的部分矩阵映射到信息字，并且将对应于第40部分块列到第49部分块列的部分矩阵映射到奇偶字；其中，当编码率是3/4并且块LDPC码的代码字长度是40N_s时，通过下述方式来产生第二奇偶校验矩阵：通过使用缩短方案来缩短第一奇偶校验矩阵的第0部分块列到第9部分块列，将对应于第10部分块列到第39部分块列的部分矩阵映射到信息字，并且将对应于第40部分块列到第49部分块列的部分矩阵映射到奇偶字。

52.按照权利要求39的装置，其中，当编码率是2/3并且块LDPC码的代码字长度是48N_s时，第一奇偶校验矩阵被表达为：

53.按照权利要求52的装置，其中，当编码率是1/2并且块LDPC码的代码字长度是32N_s时，通过下述方式来产生第二奇偶校验矩阵：通过使用缩短方案来缩短第一奇偶校验矩阵的第0部分块列到第15部分块列，将对应于第16部分块列到第31部分块列的部分矩阵映射到信息字，并且将对应于第32部分块列到第47部分块列的部分矩阵映射到奇偶字。

54.按照权利要求39的装置，其中，当编码率是3/4并且块LDPC码的代码字长度是48N_s时，第一奇偶校验矩阵被表达为：

55.按照权利要求54的装置，其中，当编码率是2/3并且块LDPC码的代码字长度是36N_s时，通过下述方式来产生第二奇偶校验矩阵：通过使用缩短方案来缩短第一奇偶校验矩阵的第0部分块列到第11部分块列，将对应于第12部分块列到第35部分块列的部分矩阵映射到信息字，并且将对应于第36部分块列到第47部分块列的部分矩阵映射到奇偶字；

其中，当编码率是1/2并且块LDPC码的代码字长度是24N_s时，通过下述方式来产生第二奇偶校验矩阵：通过使用缩短方案来缩短第一奇偶校验矩阵的第0部分块列到第23部分块列，将对应于第24部分块列到第35部分块列的部分矩阵映射到信息字，并且将对应于第36部分块列到第47部分块列的部分矩阵映射到奇偶字。

56.按照权利要求39的装置，其中，当编码率是3/4并且块LDPC码的代码字长度是48N_s时，第一奇偶校验矩阵被表达为：

57.按照权利要求56的装置，其中，当编码率是2/3并且块LDPC码的代码字长度是36N_s时，通过下述方式来产生第二奇偶校验矩阵：通过使用缩短方案来缩短第一奇偶校验矩阵的第0部分块列到第11部分块列，将对应于第12部分块列到第35部分块列的部分矩阵映射到信息字，并且将对应于第36部分块列到第47部分块列的部分矩阵映射到奇偶字；

58.一种用于解码具有可变编码率的块低密度奇偶校验(LDPC)代码的方法，所述方法包括步骤：

接收信号；

按照要解码的块LDPC码的编码率来确定第一奇偶校验矩阵和第二奇偶校验矩阵之一；以及

按照所确定的奇偶校验矩阵来解码所接收的信号，以便检测所述块LDPC码。

59.按照权利要求58的方法，其中，第一奇偶校验矩阵是被产生使得所述块LDPC码具有预定编码率的奇偶校验矩阵。

60.按照权利要求59的方法，其中，所述第一奇偶校验矩阵包括被映射到信息字的信息部分和被映射到奇偶字的奇偶部分。

61.按照权利要求60的方法，其中，所述第一奇偶校验矩阵包括多个部分块，在所述多个部分块中的第一数量的部分块被映射到信息部分，并且，在所述多个部分块中的、除了所述第一数量的部分块之外的第二数量的部分块被映射到奇偶部分。

62.按照权利要求61的方法，其中，在一对一的基础上将预定的置换矩阵映射到在所述部分块中的预定部分块的每个。

63.按照权利要求62的方法，其中，按照所确定的奇偶校验矩阵来解码所接收的信号从而检测块LDPC码的步骤包括步骤：

按照所确定的奇偶校验矩阵来确定去交织方案和交织方案；

检测所接收的信号的概率值；

通过从所接收的信号的概率值减去在先前的解码处理中产生的信号而产生第一信号；

使用去交织方案来去交织第一信号；

检测被去交织的信号的概率值；

通过从去交织的信号的概率值减去去交织的信号而产生第二信号；以及

使用交织方案来交织第二信号，并且迭代解码被交织的信号从而检测块LDPC码。

64.按照权利要求63的方法，其中，通过使用缩短方案来缩短在第一奇偶校验矩阵中的第一数量的部分块中的预定数量的部分块而获得第二奇偶校验矩阵。

65.按照权利要求64的方法，其中，当编码率是3/7并且块LDPC码的代码字长度是49N_s时，第一奇偶校验矩阵被表达为：

66.按照权利要求65的方法，其中，当编码率是1/3并且块LDPC码的代码字长度是42N_s时，通过下述方式来产生第二奇偶校验矩阵：通过使用缩短方案来缩短第一奇偶校验矩阵的第1部分块列到第7部分块列，将对应于第8部分块列到第21部分块列的部分矩阵映射到信息字，并且将对应于第22部分块列到第49部分块列的部分矩阵映射到奇偶。

67.按照权利要求66的方法，其中，第一奇偶校验矩阵和第二奇偶校验矩阵是其分布度数被优化的奇偶校验矩阵。

68.按照权利要求63的方法，其中，第二奇偶校验矩阵是通过使用栅截方案栅截在第一奇偶校验矩阵中的第二数量的部分块中的预定数量的部分块而获得的奇偶校验矩阵。

69.按照权利要求68的方法，其中，当编码率是3/7并且块LDPC码的代码字长度是49N_s时，第一奇偶校验矩阵被表达为：

70.按照权利要求69的方法，其中，当编码率是1/2并且块LDPC码的代码字长度是42N_s时，通过下述方式来产生第二奇偶校验矩阵：通过将对应于第一奇偶校验矩阵的第1部分块列到第21部分块列的部分矩阵映射到信息字，并且使用栅截方案来栅截在第22部分块列到第49部分块列中的7个预定的部分块列。

71.按照权利要求70的方法，其中，所述第一奇偶校验矩阵和第二奇偶校验矩阵是其分布度数被优化的奇偶校验矩阵。

72.按照权利要求71的方法，其中，被栅截的部分块列包括在第一奇偶校验矩阵中的第23个部分块列、第27个部分块列、第31个部分块列、第35个部分块列、第39个部分块列、第43个部分块列和第47个部分块列。

73.按照权利要求64的方法，其中，当编码率是4/5并且块LDPC码的代码字长度是50N_s时，第一奇偶校验矩阵被表达为：

74.按照权利要求73的方法，其中，当编码率是1/3并且块LDPC码的代码字长度是15Ns时，通过下述方式来产生第二奇偶校验矩阵：通过使用缩短方案来缩短第一奇偶校验矩阵的第0部分块列到第34部分块列，将对应于第35部分块列到第39部分块列的部分矩阵映射到信息字，并且将对应于第40部分块列到第49部分块列的部分矩阵映射到奇偶字；

75.按照权利要求64的方法，其中，当编码率是4/5并且块LDPC码的代码字长度是50N_s时，第一奇偶校验矩阵被表达为：

76.按照权利要求75的方法，其中，当编码率是1/3并且块LDPC码的代码字长度是15N_s时，通过下述方式来产生第二奇偶校验矩阵：通过使用缩短方案来缩短第一奇偶校验矩阵的第0部分块列到第34部分块列，将对应于第35部分块列到第39部分块列的部分矩阵映射到信息字，并且将对应于第40部分块列到第49部分块列的部分矩阵映射到奇偶字；

77.按照权利要求64的方法，其中，当编码率是2/3并且块LDPC码的代码字长度是48N_s时，第一奇偶校验矩阵被表达为：

78.按照权利要求77的方法，其中，当编码率是1/2并且块LDPC码的代码字长度是32N_s时，通过下述方式来产生第二奇偶校验矩阵：通过使用缩短方案来缩短第一奇偶校验矩阵的第0部分块列到第15部分块列，将对应于第16部分块列到第31部分块列的部分矩阵映射到信息字，并且将对应于第32部分块列到第47部分块列的部分矩阵映射到奇偶字。

79.按照权利要求64的方法，其中，当编码率是3/4并且块LDPC码的代码字长度是48N_s时，第一奇偶校验矩阵被表达为：

80.按照权利要求79的方法，其中，当编码率是2/3并且块LDPC码的代码字长度是36N_s时，通过下述方式来产生第二奇偶校验矩阵：通过使用缩短方案来缩短第一奇偶校验矩阵的第0部分块列到第11部分块列，将对应于第12部分块列到第35部分块列的部分矩阵映射到信息字，并且将对应于第36部分块列到第47部分块列的部分矩阵映射到奇偶字；

81.按照权利要求64的方法，其中，当编码率是3/4并且块LDPC码的代码字长度是48N_s时，第一奇偶校验矩阵被表达为：

82.按照权利要求81的方法，其中，当编码率是2/3并且块LDPC码的代码字长度是36N_s时，通过下述方式来产生第二奇偶校验矩阵：通过使用缩短方案来缩短第一奇偶校验矩阵的第0部分块列到第11部分块列，将对应于第12部分块列到第35部分块列的部分矩阵映射到信息字，并且将对应于第36部分块列到第47部分块列的部分矩阵映射到奇偶字；

83.一种用于解码具有可变编码率的块低密度奇偶校验(LDPC)码的装置，所述装置包括：

接收器，用于接收信号；以及，

解码器，用于按照要解码的块LDPC码的编码率来确定第一奇偶校验矩阵和第二奇偶校验矩阵之一，以及按照所确定的奇偶校验矩阵来解码所接收的信号，以便检测所述块LDPC码。

84.按照权利要求83的装置，其中，第一奇偶校验矩阵是被产生使得所述块LDPC码具有预定编码率的奇偶校验矩阵。

85.按照权利要求84的装置，其中，所述第一奇偶校验矩阵包括被映射到信息字的信息部分和被映射到奇偶字的奇偶部分。

86.按照权利要求85的装置，其中，所述第一奇偶校验矩阵包括多个部分块，在所述多个部分块中的第一数量的部分块被映射到信息部分，并且在所述多个部分块中的、除了所述第一数量的部分块之外的第二数量的部分块被映射到奇偶部分。

87.按照权利要求86的装置，其中，在一对一的基础上将预定的置换矩阵映射到在所述部分块中的预定部分块的每个。

88.按照权利要求87的装置，其中，所述解码器包括：

第一控制器，用于按照要解码的块LDPC码的编码率来确定第一奇偶校验矩阵和第二奇偶校验矩阵之一；

可变节点解码器，用于通过按照在所确定的奇偶校验矩阵中包括的每列的加权而连接可变节点来检测所接收的信号的概率值；

第一加法器，用于从自可变节点解码器输出的信号中减去在先前的解码处理中产生的信号；

去交织器，用于使用按照所确定的奇偶校验矩阵而确定的去交织方案而去交织从第一加法器输出的信号；

校验节点解码器，用于通过按照在所确定的奇偶校验矩阵中包括的每行的加权而连接校验节点来检测从所述去交织器输出的信号的概率值；

第二加法器，用于从自校验节点解码器输出的信号减去从所述去交织器输出的信号；

交织器，用于使用按照所确定的奇偶校验矩阵而确定的交织方案交织从第二加法器输出的信号，并且向可变节点解码器和第一加法器输出交织信号；以及

第二控制器，用于按照所确定的奇偶校验矩阵而控制去交织方案和交织方案。

89.按照权利要求88的装置，其中，第二奇偶校验矩阵是通过使用缩短方案来缩短在第一奇偶校验矩阵中的第一数量的部分块中的预定数量的部分块而获得的奇偶校验矩阵。

90.按照权利要求89的装置，其中，当编码率是3/7并且块LDPC码的代码字长度是49N_s时，第一奇偶校验矩阵被表达为：

91.按照权利要求90的装置，其中，当编码率是1/3并且块LDPC码的代码字长度是42N_s时，通过下述方式来产生第二奇偶校验矩阵：通过使用缩短方案来缩短第一奇偶校验矩阵的第1部分块列到第7部分块列，将对应于第8部分块列到第21部分块列的部分矩阵映射到信息字，并且将对应于第22部分块列到第49部分块列的部分矩阵映射到奇偶字。

92.按照权利要求91的装置，其中，第一奇偶校验矩阵和第二奇偶校验矩阵是其分布度数被优化的奇偶校验矩阵。

93.按照权利要求88的装置，其中，第二奇偶校验矩阵是通过使用栅截方案栅截在第一奇偶校验矩阵中的第二数量的部分块中的预定数量的部分块而获得的奇偶校验矩阵。

94.按照权利要求93的装置，其中，当编码率是3/7并且块LDPC码的代码字长度是49N_s时，第一奇偶校验矩阵被表达为：

95.按照权利要求94的装置，其中，当编码率是1/2并且块LDPC码的代码字长度是42N_s时，通过下述方式来产生第二奇偶校验矩阵：通过将对应于第一奇偶校验矩阵的第1部分块列到第21部分块列的部分矩阵映射到信息字，并且使用栅截方案来栅截在第22部分块列到第49部分块列中的7个预定的部分块列。

96.按照权利要求95的装置，其中，所述第一奇偶校验矩阵和第二奇偶校验矩阵是其分布度数被优化的奇偶校验矩阵。

97.按照权利要求96的装置，其中，被栅截的部分块列包括在第一奇偶校验矩阵中的第23个部分块列、第27个部分块列、第31个部分块列、第35个部分块列、第39个部分块列、第43个部分块列和第47个部分块列。

98.按照权利要求89的装置，其中，当编码率是4/5并且块LDPC码的代码字长度是50N_s时，第一奇偶校验矩阵被表达为：

99.按照权利要求98的装置，其中，当编码率是1/3并且块LDPC码的代码字长度是15N_s时，通过下述方式来产生第二奇偶校验矩阵：通过使用缩短方案来缩短第一奇偶校验矩阵的第0部分块列到第34部分块列，将对应于第35部分块列到第39部分块列的部分矩阵映射到信息字，并且将对应于第40部分块列到第49部分块列的部分矩阵映射到奇偶字；

100.按照权利要求89的装置，其中，当编码率是4/5并且块LDPC码的代码字长度是50N_s时，第一奇偶校验矩阵被表达为：

101.按照权利要求100的装置，其中，当编码率是1/3并且块LDPC码的代码字长度是15N_s时，通过下述方式来产生第二奇偶校验矩阵：通过使用缩短方案来缩短第一奇偶校验矩阵的第0部分块列到第34部分块列，将对应于第35部分块列到第39部分块列的部分矩阵映射到信息字，并且将对应于第40部分块列到第49部分块列的部分矩阵映射到奇偶字；

102.按照权利要求89的装置，其中，当编码率是2/3并且块LDPC码的代码字长度是48N_s时，第一奇偶校验矩阵被表达为：

103.按照权利要求102的装置，其中，当编码率是1/2并且块LDPC码的代码字长度是32N_s时，通过下述方式来产生第二奇偶校验矩阵：通过使用缩短方案来缩短第一奇偶校验矩阵的第0部分块列到第15部分块列，将对应于第16部分块列到第31部分块列的部分矩阵映射到信息字，并且将对应于第32部分块列到第47部分块列的部分矩阵映射到奇偶字。

104.按照权利要求89的装置，其中，当编码率是3/4并且块LDPC码的代码字长度是48N_s时，第一奇偶校验矩阵被表达为：

105.按照权利要求104的装置，其中，当编码率是2/3并且块LDPC码的代码字长度是36N_s时，通过下述方式来产生第二奇偶校验矩阵：通过使用缩短方案来缩短第一奇偶校验矩阵的第0部分块列到第11部分块列，将对应于第12部分块列到第35部分块列的部分矩阵映射到信息字，并且将对应于第36部分块列到第47部分块列的部分矩阵映射到奇偶字；

106.按照权利要求89的装置，其中，当编码率是3/4并且块LDPC码的代码字长度是48N_s时，第一奇偶校验矩阵被表达为：

107.按照权利要求106的装置，其中，当编码率是2/3并且块LDPC码的代码字长度是36N_s时，通过下述方式来产生第二奇偶校验矩阵：通过使用缩短方案来缩短第一奇偶校验矩阵的第0部分块列到第11部分块列，将对应于第12部分块列到第35部分块列的部分矩阵映射到信息字，并且将对应于第36部分块列到第47部分块列的部分矩阵映射到奇偶字；其中，当编码率是1/2并且块LDPC码的代码字长度是24N_s时，通过下述方式来产生第二奇偶校验矩阵：通过使用缩短方案来缩短第一奇偶校验矩阵的第0部分块列到第23部分块列，将对应于第24部分块列到第35部分块列的部分矩阵映射到信息字，并且将对应于第36部分块列到第47部分块列的部分矩阵映射到奇偶字。