CN108809328B - 信息处理的方法、通信装置 - Google Patents

信息处理的方法、通信装置 Download PDF

Info

Publication number
CN108809328B
CN108809328B CN201710381396.2A CN201710381396A CN108809328B CN 108809328 B CN108809328 B CN 108809328B CN 201710381396 A CN201710381396 A CN 201710381396A CN 108809328 B CN108809328 B CN 108809328B
Authority
CN
China
Prior art keywords
matrix
submatrix
rows
base
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710381396.2A
Other languages
English (en)
Other versions
CN108809328A (zh
Inventor
郑晨
马亮
刘晓健
魏岳军
曾歆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201810759037.0A priority Critical patent/CN109120276B/zh
Priority to CN201910750697.7A priority patent/CN110535474B/zh
Priority to BR112019023243A priority patent/BR112019023243A2/pt
Priority to PCT/CN2017/086227 priority patent/WO2018201540A1/zh
Priority to PCT/CN2017/087073 priority patent/WO2018201547A1/zh
Priority to PCT/CN2017/087830 priority patent/WO2018201553A1/zh
Priority to PCT/CN2017/087943 priority patent/WO2018201554A1/zh
Priority to PCT/CN2017/090417 priority patent/WO2018201597A1/zh
Priority to BR112019023179A priority patent/BR112019023179A2/pt
Priority to MYPI2019004703A priority patent/MY195263A/en
Priority to MX2019010697A priority patent/MX2019010697A/es
Priority to EP17908540.2A priority patent/EP3540948A4/en
Priority to DE202017007614.4U priority patent/DE202017007614U1/de
Priority to CA3051761A priority patent/CA3051761C/en
Priority to PCT/CN2017/092877 priority patent/WO2018201609A1/zh
Priority to RU2019128364A priority patent/RU2740151C1/ru
Priority to KR1020197023750A priority patent/KR102205936B1/ko
Priority to BR112019018329A priority patent/BR112019018329B8/pt
Priority to AU2017413002A priority patent/AU2017413002B2/en
Priority to EP23170415.6A priority patent/EP4250571A3/en
Priority to CN201780090448.9A priority patent/CN110999091B/zh
Priority to JP2019546359A priority patent/JP7171590B2/ja
Publication of CN108809328A publication Critical patent/CN108809328A/zh
Priority to US16/205,186 priority patent/US10432219B2/en
Priority to ZA2019/05493A priority patent/ZA201905493B/en
Priority to US16/584,911 priority patent/US10924134B2/en
Priority to US17/161,539 priority patent/US11374591B2/en
Priority to US17/742,183 priority patent/US11777521B2/en
Priority to JP2022175642A priority patent/JP2023014085A/ja
Priority to US18/448,782 priority patent/US20240048155A1/en
Application granted granted Critical
Publication of CN108809328B publication Critical patent/CN108809328B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6393—Rate compatible low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本申请公开了编码方法，装置、通信设备和通信系统。该方法包括：使用低密度奇偶校验LDPC矩阵对输入比特序列进行编码；其中，所述LDPC矩阵的基图表示为m行n列的矩阵，m为大于或者等于5的整数，n为大于或者等于27的整数；所述基图至少包括子矩阵A和子矩阵B，其中，所述子矩阵A为5行22列的矩阵；所述子矩阵B为5行5列的矩阵，其中，所述子矩阵B包括一权重为3的列和双对角结构的子矩阵B’。本申请的编码方法、装置、通信设备和通信系统，能够支持多种长度的信息比特序列的编码需求。

Description

信息处理的方法、通信装置
技术领域
本发明实施例涉及通信领域，尤其涉及信息处理的方法、和通信装置。
背景技术
低密度奇偶校验(low density parity check，LDPC)码是一类具有稀疏校验矩阵的线性分组编码，具有结构灵活，译码复杂度低的特点。由于它采用部分并行的迭代译码算法，从而比传统的Turbo码具有更高的吞吐率。LDPC码可用于通信系统的纠错码，从而提高信道传输的可靠性和功率利用率。LDPC码还可以广泛应用于空间通信、光纤通信、个人通信系统、ADSL和磁记录设备等。目前在第五代移动通信中已考虑采用LDPC码作为信道编码方式之一。
实际使用过程中，可以采用具有特殊结构化特征的LDPC矩阵。该具有特殊结构化特征的LDPC矩阵H可以由准循环(quasi cycle，QC)结构的LDPC基矩阵扩展得到。
通常情况下，待编码的信息比特序列长度从几十到上百不等，通信系统要求的码率也灵活多变。如何支持多种长度的信息比特序列的编码，符合系统的码率要求，成为一个需要解决的问题。
发明内容
本发明实施例提供了一种信息处理的方法、通信装置和系统，可以支持多种长度的信息比特序列的编码和译码，符合系统灵活的码长码率要求。
第一方面，提供了一种编码方法及编码器，所述编码器使用低密度奇偶校验LDPC矩阵对输入序列进行编码。
第二方面，提供了一种译码方法及译码器，所述译码器使用低密度奇偶校验LDPC矩阵对输入序列进行译码。
在上述第一方面或第二方面的第一种实现方式中：所述LDPC矩阵的基图表示为m行n列的矩阵，m为大于或者等于5的整数，n为大于或者等于27的整数；所述基图至少包括子矩阵A和子矩阵B，其中，所述子矩阵A为5行22列的矩阵；所述子矩阵B为5行5列的矩阵，其中，所述子矩阵B包括权重为3的列和双对角结构的子矩阵B’。
可选的，所述子矩阵A和所述子矩阵B构成的矩阵中，其中1行的权重满足大于或者等于1，且小于或者等于5，其余4行的权重分别满足大于或者等于17，且小于或者等于21。
例如，在所述子矩阵A和所述子矩阵B构成的矩阵中，其中1行的权重为3，其余4行的权重为19。在这种情况下，所述子矩阵A和所述子矩阵B构成的矩阵可以包括如基图30a中第0行至第4行以及第0列至第26列组成的5行矩阵块，其中行之间可以交换，列之间也能相互交换。基于上述实现方式，LDPC矩阵的基矩阵对应所述子矩阵A和子矩阵B构成的部分可以表示为如基矩阵30b-1、30b-2、30b-3、30b-4和30b-5中任一个。
在又一种可能的实现方式中，可以将基图30a中子矩阵A和子矩阵B构成的矩阵块的第3行和第0行交换，第2行和第1行交换，以及将第23列和第25列进行交换得到基图80a中的核心矩阵。
基于上述实现方式，LDPC矩阵的基矩阵对应所述子矩阵A和子矩阵B构成的部分可以表示为如基矩阵80b-1、80b-2、80b-3、80b-4、80b-5和80b-6中任一个，其中，80b-4是30b-3经过行列交换后的矩阵，80b-5是30b-4经过行列交换后的矩阵，80b-6是30b-5经过行列交换后的矩阵。
为了支持不同块长，LDPC码需要不同的扩展因子Z，基于前述实现方式，在一种可能的实现方式中，基于不同的扩展因子Z采用与之对应的基矩阵。
例如：
若扩展因子Z为{16，18，20，22，24，26，28，30}中的一个，则基图30a的基矩阵对应子矩阵A和子矩阵B的部分可以如图3b中基矩阵30b-1所示；
若扩展因子Z为{32，36，40，44，48，52，56，60}中的一个，则基图30a的基矩阵对应子矩阵A和子矩阵B的部分可以如图3b中基矩阵30b-2所示；
若扩展因子Z为{60，64，72，80，88，96，104，112，120}中的一个，则基图30a的基矩阵对应子矩阵A和子矩阵B的部分可以如图3b中基矩阵30b-3所示；
若扩展因子Z为{128，144，160，176，192，208，224，240}中的一个，则基图30a的基矩阵对应子矩阵A和子矩阵B的部分可以如图3b中基矩阵30b-4所示；
若扩展因子Z为{256，288，320，352，384}中的一个，则基图30a的基矩阵对应子矩阵A和子矩阵B的部分可以如图3b中基矩阵30b-5所示。
在又一种可能的实现方式中，
若扩展因子Z为{24，26，28，30}中的一个，则基图80a的基矩阵对应子矩阵A和子矩阵B的部分可以如图8b中基矩阵80b-1所示；
若扩展因子Z为{32，36，40，44}中的一个，则基图80a的基矩阵对应子矩阵A和子矩阵B的部分可以如图8b中基矩阵80b-2所示；
若扩展因子Z为{48，52，56，60}中的一个，则基图80a的基矩阵对应子矩阵A和子矩阵B的部分可以如图8b中基矩阵80b-3所示；
若扩展因子Z为{60，64，72，80，88，96，104，112，120}中的一个，则基图80a的基矩阵对应子矩阵A和子矩阵B的部分可以如图8b中基矩阵80b-4所示；
若扩展因子Z为{128，144，160，176，192，208，224，240}中的一个，则基图80a的基矩阵对应子矩阵A和子矩阵B的部分可以如图8b中基矩阵80b-5所示；
若扩展因子Z为{256，288，320，352，384}中的一个，则基图80a的基矩阵对应子矩阵A和子矩阵B的部分可以如图中基矩阵80b-6所示。
在又一种可能的实现方式中，子矩阵A还可以包括2列内置打孔比特列。
进一步，为了获得灵活的码率，可以基于核心矩阵添加相应大小的子矩阵C、子矩阵D和子矩阵E，来获得不同的码率。
其中，
所述子矩阵C为5行mD列的全零矩阵；
所述子矩阵D为mD行27列的矩阵；
所述子矩阵E为mD行mD列的单位矩阵；
mD为整数且0≤mD≤41。
其中，子矩阵D包括矩阵F中的mD行，所述矩阵F为41行27列，所述矩阵F的各行的行重分别为7，7，9，8，7，7，8，6，6，5，6，5，5，6，5，5，5，5，4，4，4，5，4，5，4，4，4，4，3，4，4，4，4，3，3，4，4，3，3，3，4。
在一种可能的实现方式中，矩阵F为基图30a中第5行至第45行以及第0列至第26列构成的矩阵。
在一种可能的实现方式中，矩阵F的偏移矩阵可以表示为如基矩阵30c-1、30c-2、30c-3、30c-4和30c-5中任一个。
在又一种可能的实现方式中，可将基图30a的第17行和第19行进行交换，并且将第39列和第41列进行交换得到如图8a所示的基图矩阵80a。又例如，子矩阵D包括矩阵F中mD行，这mD行可以不进行行交换，也可以将其中一行或多行之间进行行交换，子矩阵E仍为对角结构，例如，子矩阵D包括矩阵F中mD行，其中，矩阵F的第12行和第14行进行行交换，子矩阵E仍为对角结构，从而得到基图80a。
为了支持不同块长，LDPC码需要不同的扩展因子Z，基于前述实现方式，在一种可能的实现方式中，基于不同的扩展因子Z采用与之对应的基矩阵。例如：
在一种可能的实现方式中，
若扩展因子Z为{16，18，20，22，24，26，28，30}中的一个，基矩阵中子矩阵D可以包括如30c-1所示的偏移矩阵的mD行；
若扩展因子Z为{32，36，40，44，48，52，56，60}中的一个，基矩阵中子矩阵D可以包括如30c-2所示的偏移矩阵的mD行；
若扩展因子Z为{60，64，72，80，88，96，104，112，120}中的一个，基矩阵中子矩阵D可以包括如30c-3所示的偏移矩阵的mD行；
若扩展因子Z为{128，144，160，176，192，208，224，240}中的一个，基矩阵中子矩阵D可以包括如30c-4所示的偏移矩阵的mD行；
若扩展因子Z为{256，288，320，352，384}中的一个，基矩阵中子矩阵D可以包括如30c-5所示的偏移矩阵的mD行。
又一种可能的实现方式中，扩展因子集合可以为{24，26，28，30，32，36，40，44，48，52，56，60，64，72，80，88，96，104，112，120，128，144，160，176，192，208，224，240，256，288，320，352，384}：
若扩展因子Z为{24，26，28，30}中的一个，则矩阵F的偏移矩阵可以如80c-1所示；
若扩展因子Z为{32，36，40，44}中的一个，则矩阵F的偏移矩阵可以如80c-2所示；
若扩展因子Z为{48，52，56，60}中的一个，则矩阵F的偏移矩阵可以如80c--3所示；
若扩展因子Z为{60，64，72，80，88，96，104，112，120}中的一个，则矩阵F的偏移矩阵可以如80c-4所示；
若扩展因子Z为{128，144，160，176，192，208，224，240}中的一个，则矩阵F的偏移矩阵可以如80c-5所示；
若扩展因子Z为{256，288，320，352，384}中的一个，则矩阵F的偏移矩阵可以如80c-6所示。
在上述第一方面或第二方面的第二种实现方式中，
所述LDPC矩阵的基图表示为m行n列的矩阵，m为大于或者等于7的整数，n为大于或者等于17的整数；
所述基图至少包括子矩阵A和子矩阵B，其中，
所述子矩阵A为7行10列的矩阵；
所述子矩阵B为7行7列的矩阵，所述子矩阵B包括一权重为3的列和双对角结构的子矩阵B’。
其中，
所述子矩阵A和所述子矩阵B构成的矩阵中，其中1行的权重满足大于或者等于1，且小于或者等于5，其余6行的权重分别满足大于或者等于6，且小于或者等于10。
在一种实现方式中，所述子矩阵A和所述子矩阵B构成的矩阵中，其中1行的权重为3，3行的权重为8，其余3行的权重为7。
在这种实现方式中，所述子矩阵A和所述子矩阵B构成的矩阵可以包括如基图40a中第0行至第6行以及第0列至第16列组成的7行，其中行之间可以交换，列之间也能相互交换。
基于上述实现方式，LDPC矩阵的基矩阵对应所述子矩阵A和子矩阵B构成的部分可以表示为如基矩阵4b-1、4b-2、4b-3、4b-4、4b-5和4b-6中任一个。
为了支持不同块长，LDPC码需要不同的扩展因子Z，基于前述实现方式，在一种可能的实现方式中，基于不同的扩展因子Z采用与之对应的基矩阵。
例如：
若扩展因子Z为{8，9，10，11，12，13，14，15}中的一个，则基图40a的基矩阵对应子矩阵A和子矩阵B的部分可以如图4b中基矩阵4b-1所示；
若扩展因子Z为{16，18，20，22，24，26，28，30}中的一个，则基图40a的基矩阵对应子矩阵A和子矩阵B的部分可以如图4b中基矩阵4b-2所示；
若扩展因子Z为{32，36，40，44}中的一个，则基图40a的基矩阵对应子矩阵A和子矩阵B的部分可以如图4b中基矩阵4b-3所示；
若扩展因子Z为{48，52，56，60}中的一个，则基图40a的基矩阵对应子矩阵A和子矩阵B的部分可以如图4b中基矩阵4b-4所示；
若扩展因子Z为{64，72，80，88，96，104，112，120}中的一个，则基图40a的基矩阵对应子矩阵A和子矩阵B的部分可以如图4b-5所示。
若扩展因子Z为{128，144，160，176，192，208，224，240，256}中的一个，则基图40a的基矩阵对应子矩阵A和子矩阵B的部分可以如图4b-6所示。
其中，子矩阵A还可以包括2列内置打孔比特列。
进一步，为了获得灵活的码率，可以基于核心矩阵添加相应大小的子矩阵C、子矩阵D和子矩阵E，来获得不同的码率。
其中，
所述子矩阵C为7行mD列的全零矩阵；
所述子矩阵D为mD行17列的矩阵；
所述子矩阵E为mD行mD列的单位矩阵；
mD为整数且0≤mD≤35。
其中，子矩阵D包括矩阵F中的mD行，所述矩阵F为35行17列，所述矩阵F的各行的行重分别为5，4，4，4，4，4，4，3，3，3，4，2，3，3，4，4，2，3，3，3，3，3，2，3，3，3，3，3，3，3，3，3，3，3，2。
在一种可能的实现方式中，矩阵F为基图40a中第7行至第41行以及第0列至第16列构成的矩阵。
在一种可能的实现方式中，矩阵F的偏移矩阵可以表示为如基矩阵4c-1、4c-2、4c-3、4c-4和4c-5中任一个。
为了支持不同块长，LDPC码需要不同的扩展因子Z，基于前述实现方式，在一种可能的实现方式中，基于不同的扩展因子Z采用与之对应的基矩阵。例如：
其中，
若扩展因子Z为{8，9，10，11，12，13，14，15}中的一个，基矩阵中子矩阵D可以包括如4c-1所示的偏移矩阵的mD行；
若扩展因子Z为{16，18，20，22，24，26，28，30}中的一个，基矩阵中子矩阵D可以包括如4c-2所示的偏移矩阵的mD行；
若扩展因子Z为{32，36，40，44}中的一个，基矩阵中子矩阵D可以包括如4c-3所示的偏移矩阵的mD行；
若扩展因子Z为{48，52，56，60}中的一个，基矩阵中子矩阵D可以包括如4c-4所示的偏移矩阵的mD行；
若扩展因子Z为{64，72，80，88，96，104，112，120}中的一个，基矩阵中子矩阵D可以包括如4c-5所示的偏移矩阵的mD行；
若扩展因子Z为{128，144，160，176，192，208，224，240，256}中的一个，基矩阵中子矩阵D可以包括如4c-6所示的偏移矩阵的mD行。
第一种实现方式中的LDPC矩阵的基图和基矩阵可以满足块长为352至8448比特的码块的性能需求，第二种实现方式中的LDPC矩阵的基图和基矩阵可以满足块长为40至2560比特的码块的性能需求。
基于上述各方面，或者各方面任一种可能的实现方式，在又一种可能的实现方式中，还包括：确定扩展因子Z。例如，根据输入序列的长度K来确定扩展因子Z的取值，如：若输入序列长度为K，可以在多个系统定义的扩展因子中确定满足22*Z≥K的最小值。
对于发送端的通信设备，使用LDPC矩阵对所述输入序列进行编码包括：
使用扩展因子Z对应的LDPC矩阵对所述输入序列进行编码。
对于接收端的通信设备，使用LDPC矩阵对输入序列进行译码包括：
使用扩展因子Z对应的LDPC矩阵对输入序列进行译码。
基于上述各方面，或者各方面任一种可能的实现方式，在又一种可能的实现方式中，LDPC矩阵的基矩阵保存在存储器中。
基于上述各方面，或者各方面任一种可能的实现方式，在又一种可能的实现方式中，LDPC矩阵的基图保存在存储器中，LDPC矩阵的基矩阵中非零元素的偏移值保存在存储器中。
第三方面，提供一种通信装置可以包含用于执行上述方法设计中第一方面任一种可能的实现方式相对应的模块。所述模块可以是软件和/或是硬件。
在一个可能的设计中，第三方面提供的通信装置，包括如上述第一方面所述的编码器、确定单元以及处理单元。所述确定单元用于确定对输入序列编码所需的扩展因子Z。所述处理单元，用于使用所述扩展因子Z对应的LDPC矩阵对所述输入序列进行编码。
可选地，所述通信装置还包括收发器，所述收发器用于发送对应于所编码后的信息数据的信号。
第四方面，提供一种通信装置可以包含用于执行上述方法设计中第二方面任一种可能的实现方式相对应的模块。所述模块可以是软件和/或是硬件。
在一种可能的设计中，第四方面提供的通信装置，包括如上述第二方面所述的译码器，获取单元以及处理单元。所述获取单元用于获取LDPC码的软值和扩展因子Z。所述处理单元，用于基于扩展因子Z对应的基矩阵HB对LDPC码的软值译码得到信息比特序列。
所述通信装置还包括收发器，所述收发器用于接收包含基于LDPC编码的信号。
第五方面，提供了一种通信装置，包括一个或多个处理器。
在一种可能的设计中，一个或多个所述处理器可实现第一方面所述编码器的功能，在另一种可能的设计中，第一方面所述编码器可以是所述处理器的一部分，处理器除了实现第一方面所述编码器的功能，还可以实现其他功能。
在一种可能的设计中，一个或多个所述处理器可实现第二方面所述译码器的功能，在另一种可能的设计中，第二方面所述译码器可以是所述处理器的一部分。
可选地，所述通信装置还可以包括收发器以及天线。
可选的，所述通信装置还可以包括用于产生传输块CRC的器件、用于码块分割和CRC校验的器件、用于交织的交织器、或者用于调制处理的调制器等。
可选的，所述通信装置还可以包括，用于解调操作的解调器、用于解交织的解交织器、或者用于解速率匹配的器件等等。可以通过一个或多个处理器实现这些器件的功能。
在一种可能的设计中，可以通过一个或多个处理器实现这些器件的功能。
第六方面，本发明实施例提供了一种通信系统，该系统包括上述第三方面所述的通信装置和上述第四方面所述的通信装置。
第七方面，本发明实施例提供了一种通信系统，该系统包括一个或多个第五方面所述的通信装置。
再一方面，本发明实施例提供了一种计算机存储介质，其上存储有程序，当其运行时，使得计算机执行上述方面所述的方法。
本申请的又一方面提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述各方面所述的方法。
本发明实施例的信息处理的方法、装置、通信设备和通信系统，在编码性能和错误平层上能够适应系统灵活多变的码长码率需要。
附图说明
图1为一LDPC码的基图、基矩阵及其循环置换矩阵的示意图；
图2为一LDPC码的基图的结构示意图；
图3a为本发明一实施例提供的LDPC码基图的示意图；
图3b为本发明另一实施例提供的LDPC码的基矩阵的示意图；
图3c为本发明另一实施例提供的LDPC码的基矩阵的示意图；
图4a为本发明另一实施例提供的LDPC码基图的示意图；
图4b为本发明另一实施例提供的LDPC码的基矩阵的示意图；
图4c为本发明另一实施例提供的LDPC码的基矩阵的示意图；
图5a为本发明另一实施例提供的性能示意图；
图5b为本发明另一实施例提供的性能示意图；
图5c为本发明另一实施例提供的性能示意图；
图6为本发明另一实施例提供的信息处理装置的结构示意图；
图7为本发明另一实施例提供的通信系统的示意图；
图8a为本发明另一实施例提供的LDPC码基图的示意图；
图8b为本发明另一实施例提供的LDPC码的基矩阵的示意图；
图8c为本发明另一实施例提供的LDPC码的基矩阵的示意图。
具体实施方式
为便于理解下面对本申请中涉及到的一些名词做些说明。
本申请中，名词“网络”和“系统”经常交替使用，但本领域的技术人员可以理解其含义。“通信装置”可以是芯片(如基带芯片，或者数据信号处理芯片，或者通用芯片等等)，终端，基站，或者其他网络设备。终端是一种具有通信功能的设备，可以包括具有无线通信功能的手持设备、车载设备、可穿戴设备、计算设备或连接到无线调制解调器的其它处理设备等。在不同的网络中终端可以叫做不同的名称，例如：用户设备，移动台，用户单元，站台，蜂窝电话，个人数字助理，无线调制解调器，无线通信设备，手持设备，膝上型电脑，无绳电话，无线本地环路台等。为描述方便，本申请中简称为终端。基站(base station，BS)，也可称为基站设备，是一种部署在无线接入网用以提供无线通信功能的设备。在不同的无线接入系统中基站的叫法可能有所不同，例如在而在通用移动通讯系统(Universal MobileTelecommunications System，UMTS)网络中基站称为节点B(NodeB),而在LTE网络中的基站称为演进的节点B(evolved NodeB，eNB或者eNodeB)，在新空口(new radio,NR)网络中的基站称为收发点(transmission reception point，TRP)或者下一代节点B(generationnodeB，gNB)，或者其他各种演进网络中的基站也可能采用其他叫法。本发明并不限于此。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行描述。
LDPC码通常可以用奇偶校验矩阵H来表示。LDPC码的奇偶校验矩阵H可以通过基图(base graph)和偏移(shift)值得到。基图通常可以包括m*n个矩阵元素(entry)，可以用m行n列的矩阵形式表示，矩阵元素的值为0或1，其中值为0的元素，有时候也称之为零元素，表示该元素可以被Z*Z的全零矩阵(zero matrix)替换，值为1的元素，有时候也称之为非零元素，表示该元素可以被Z*Z的循环置换矩阵(circulant permutation matrix)替换。也就是说，每个矩阵元素代表的是一个全零矩阵或者一个循环置换矩阵。如图1中10a所示为一个示例性的m＝4，n＝20具有QC结构的LDPC码的基图中的各元素。
若基图中第i行第j列的元素值为1，其偏移值为Pi,j，Pi,j为大于或者等于0的整数，则表示第i行第j列的值为1的元素可以被Pi,j对应的Z*Z的循环置换矩阵替换，该循环置换矩阵可通过将Z*Z的单位矩阵进行Pi,j次向右循环移位得到。可见，将基图中每个值为0的元素用Z*Z的全零矩阵替换，每个值为1的元素采用其偏移值对应的Z*Z的循环置换矩阵进行替换，则可以得到LDPC码的奇偶校验矩阵。Z为正整数，也可以称之为扩展(lifting)因子，可以根据系统支持的码块大小和信息数据的大小确定的。可见奇偶校验矩阵H的大小为(m*Z)*(n*Z)。例如，扩展因子Z＝4，则每个零元素被一个4*4大小的全0矩阵11a替换，若P2,3＝2，则第2行第3列的非0元素被4*4的循环置换矩阵11d替换，该矩阵是由4*4的单位矩阵11b经过2次向右循环移位得到的，若P2,4＝0，则第2行第3列的非0元素被单位矩阵11b替换。需要说明的是，此处仅仅只是举例说明，并不以此为限制。
由于Pi,j可以是基于扩展因子Z得到的，对于同一个位置上值为1的元素，采用不同的扩展因子Z可能存在不同的Pi,j。为了简化实现，通常系统也会定义一个m*n的基矩阵(base matrix)，在基矩阵中每个元素和基图中每个元素的位置一一对应，基图中的零元素在基矩阵中位置不变，采用-1表示，基图中第i行第j列值为1的非零元素在基矩阵中位置不变，可表示为Pi,j，Pi,j为大于或者等于0的正整数。在本申请实施例中，有时也将基矩阵称为基图矩阵的偏移矩阵。
如图1中10b所示为基图10a对应的一个基矩阵。
通常LDPC码的基图或基矩阵中还可以包括p列内置打孔(built-in puncture)比特列，p可以为0～2的整数，这些列参与编码，但是其编码对应的系统比特不被发送，则LDPC码基矩阵的码率满足R＝(n-m)/(n-p)。对于一个4行20列(4*20)的基矩阵来讲，如果有2列内置打孔比特列，则码率为(20-4)/(20-2)＝8/9。
无线通信系统中采用的LDPC码，其基图的矩阵大小为m*n，可以包括5个子矩阵A、B、C、D和E，其中，矩阵的权重是由非零元素的个数决定的，行的权重(行重)是指一行中包括的非零元素的个数，列的权重(列重)是指一列中包括的非零元素的个数。如图2中200所示，其中：
子矩阵A为mA行nA列的矩阵，其大小可以为mA*nA，其中每列对应LDPC码中的Z个系统比特，系统比特有时候也称为信息比特。
子矩阵B为为mA行mA列的方阵，其大小可以为mA*mA，每列对应于LDPC码中的Z个校验比特。子矩阵B包括双对角结构的子矩阵B’和一列权重为3的矩阵列(简称为3列重列)，其中列重为3的矩阵列位于子矩阵B’之前，如图2中20a所示；子矩阵B还可以包括一列重为1的矩阵列(简称为单列重列)，单列重列可以位于子矩阵B的首列或者最后一列，并且其中的非零元素在子矩阵B的最后一行，使得子矩阵B的最后一行的行重为1，如图2中20b或20c所示。
通常基于子矩阵A和B生成的矩阵为核心矩阵，可以用来支持高码率的编码。
子矩阵C为全零矩阵，其大小为mA×(n-(mA+nA))。
子矩阵E为单位矩阵，其大小为(m-mA)×(m-mA)。
子矩阵D大小为(m-mA)×(nA+mA)，通常可用来生成低码率的校验位。
由于子矩阵B、C和E的结构相对确定，子矩阵A和D两部分的结构是LDPC码的编译码性能的影响因素之一。
通常LDPC码可基于基图和基矩阵获得，对基图或者基矩阵采用密度进化的方法可以确定出LDPC码的性能上限，并且根据基矩阵中的偏移值确定出LDPC码的错误平层。改善编译码性能和降低错误平层是确定基图和基矩阵的目标之一。无线通信系统中码长灵活多变，既可以是如40比特，1280比特这样的小块长码块，也可以是如5000比特8448比特这样的大块长码块。图3a、3b以及3c分别是根据密度进化方法获得的一个LDPC码的基图和基矩阵示例，可满足块长为352至8448比特的码块的性能需求，图4a、4b以及4c分别是根据密度进化方法获得的另一个LDPC码及其核心矩阵的基图和基矩阵示例，可满足块长为40至2560比特的码块的性能需求。为方便说明及理解，附图中3a、3b、3c、4a、4b以及4c中在最上侧以及最左侧，分别示出了列号和行号图5a和图5b分别给出了图3a～3c所示的LDPC码在两种不同码率时的性能示意图，图5c给出了图4a～4c所示的LDPC码的性能示意图。
图3a所示为一个LDPC码的基图30a示例，其中，图中最上面一行0～67表示列编号，最左面一列0～45表示行编号，也就是基图的矩阵大小为46行68列。
子矩阵A对应系统比特，大小为5行22列，在基图30a中由第0行至第4行以及第0列至第21列的元素构成；
子矩阵B对应校验比特，大小为5行5列，在基图30a中由第0行至第4行以及第22列至第26列的元素构成；
子矩阵A和子矩阵B构成了LDPC码基图的核心矩阵部分，也即构成了一个5行27列的矩阵，可用于高码率编码。
其中，子矩阵A中可以包括2列内置打孔比特列，则打孔后，核心矩阵可以支持的码率为22/(27-2)＝0.88。
其中，子矩阵B中最后1行(第4行)的行重和最后一列(子矩阵B的第4列，核心矩阵的第26列)的列重均为1，矩阵B包括1列3列重列，即子矩阵B的第0列(核心矩阵的第22列)列重为3，子矩阵B的第1至3列(核心矩阵的第23至25列)，第0至3行为双对角结构。
基图30a的核心矩阵中，包括了4行权重为19的行，和1行权重为3的行。也就是，子矩阵A和子矩阵B构成的核心矩阵中各行的权值分别为19，19，19，19和3。需要说明的是，核心矩阵中各行的顺序是可以交换的，例如第0行和第2行交换，第1行和第3行交换等等。权重为3的行可以如基图30a的核心矩阵中第4行，第0至第26列所示；权重为19的行可以分别为基图30a的核心矩阵中第0至第3行，第0至第26列所示的各行之一。这些行顺序可以交换，各列的顺序也可以交换。例如，可以将核心矩阵的第3行和第0行交换，第2行和第1行交换，为了保持子矩阵B中的双对角结构，还可以在此基础上将第23列和第25列进行交换得到如图8a所示的基图80a的核心矩阵部分，也即80a中第0行至第5行，第0列至第26列构成的矩阵部分。由于子矩阵C是全零矩阵，经过行交换和列交换后的基图80a的各行的权重没有改变。
通常对于一个LDPC码给定的基图或者基矩阵而言，对矩阵元素的少量修改对性能影响是可接受的。例如，在一种实现方式中，可以基于基图30a的核心矩阵，进行少量修改，例如，其中1行的权重满足大于或者等于1，且小于或者等于5，其余4行的权重分别满足大于或者等于17，且小于或者等于21。例如，1行的权重为2，其余4行的权重为18，或者1行的权重为4，其余4行的权重分别为17，18，19，19等等。可以理解，也可以参照本申请提供的方案，使其中某些行的权重增加或减少1～2，本申请并不对此进行限定。
为了支持不同块长，LDPC码需要不同的扩展因子Z，例如，扩展因子Z可以包括以下设计中的一个或多个：16，18，20，22，24，26，28，30，32，36，40，44，48，52，56，60，64，72，80，88，96，104，112，120，128，144，160，176，192，208，224，240，256，288，320，352，384。为了保证不同块长下的LDPC码性能，可以分别基于不同的扩展因子Z采用与之对应的基矩阵。如图3b所示为基图30a中核心矩阵的多个基矩阵示例。各基矩阵是基于基图30a的核心矩阵和扩展因子Z得到的，其中，基图30a中第i行第j列的非零元素在基矩阵第i行第j列为偏移值Pi,j，基图30a中零元素在偏移矩阵中以-1或者null表示。
其中，在一种可能的实现方式中：
若扩展因子Z为{16，18，20，22，24，26，28，30}中的一个，则基图30a的基矩阵对应子矩阵A和子矩阵B的部分可以如图3b中基矩阵30b-1所示；
若扩展因子Z为{32，36，40，44，48，52，56，60}中的一个，则基图30a的基矩阵对应子矩阵A和子矩阵B的部分可以如图3b中基矩阵30b-2所示；
若扩展因子Z为{60，64，72，80，88，96，104，112，120}中的一个，则基图30a的基矩阵对应子矩阵A和子矩阵B的部分可以如图3b中基矩阵30b-3所示；
若扩展因子Z为{128，144，160，176，192，208，224，240}中的一个，则基图30a的基矩阵对应子矩阵A和子矩阵B的部分可以如图3b中基矩阵30b-4所示；
若扩展因子Z为{256，288，320，352，384}中的一个，则基图30a的基矩阵对应子矩阵A和子矩阵B的部分可以如图中基矩阵30b-5所示。
在又一种可能的实现方式中，扩展因子集合可以为{24，26，28，30，32，36，40，44，48，52，56，60，64，72，80，88，96，104，112，120，128，144，160，176，192，208，224，240，256，288，320，352，384}：
若扩展因子Z为{24，26，28，30}中的一个，则基图30a的基矩阵对应子矩阵A和子矩阵B的部分可以如图3b中基矩阵30b-6所示；
若扩展因子Z为{32，36，40，44}中的一个，则基图30a的基矩阵对应子矩阵A和子矩阵B的部分可以如图3b中基矩阵30b-7所示；
若扩展因子Z为{48，52，56，60}中的一个，则基图30a的基矩阵对应子矩阵A和子矩阵B的部分可以如图3b中基矩阵30b-8所示；
若扩展因子Z为{60，64，72，80，88，96，104，112，120}中的一个，则基图30a的基矩阵对应子矩阵A和子矩阵B的部分可以如图3b中基矩阵30b-3所示；
若扩展因子Z为{128，144，160，176，192，208，224，240}中的一个，则基图30a的基矩阵对应子矩阵A和子矩阵B的部分可以如图3b中基矩阵30b-4所示；
若扩展因子Z为{256，288，320，352，384}中的一个，则基图30a的基矩阵对应子矩阵A和子矩阵B的部分可以如图中基矩阵30b-5所示。
在又一种可能的实现方式中，扩展因子集合可以为{24，26，28，30，32，36，40，44，48，52，56，60，64，72，80，88，96，104，112，120，128，144，160，176，192，208，224，240，256，288，320，352，384}：
若扩展因子Z为{24，26，28，30}中的一个，则基图80a的基矩阵对应子矩阵A和子矩阵B的部分可以如图8b中基矩阵80b-1所示；
若扩展因子Z为{32，36，40，44}中的一个，则基图80a的基矩阵对应子矩阵A和子矩阵B的部分可以如图8b中基矩阵80b-2所示；
若扩展因子Z为{48，52，56，60}中的一个，则基图80a的基矩阵对应子矩阵A和子矩阵B的部分可以如图8b中基矩阵80b-3所示；
若扩展因子Z为{60，64，72，80，88，96，104，112，120}中的一个，则基图80a的基矩阵对应子矩阵A和子矩阵B的部分可以如图8b中基矩阵80b-4所示；
若扩展因子Z为{128，144，160，176，192，208，224，240}中的一个，则基图80a的基矩阵对应子矩阵A和子矩阵B的部分可以如图8b中基矩阵80b-5所示；
若扩展因子Z为{256，288，320，352，384}中的一个，则基图80a的基矩阵对应子矩阵A和子矩阵B的部分可以如图中基矩阵80b-6所示。
同样的，基矩阵中各行也是可以交换的，各列也可以交换。若基图经过行交换或列交换中至少一种交换，则相应部分的基矩阵也进行同样的交换。
可以看到，在上述实现方式中，80b-1是相应于30b-6的行列交换后的矩阵，80b-2是相应于30b-7的行列交换后的矩阵，80b-3是相应于30b-8的行列交换后的矩阵，80b-4是相应于30b-3的行列交换后的矩阵，80b-5是相应于30b-4的行列交换后的矩阵，80b-6是相应于30b-5的行列交换后的矩阵。
为了获得灵活的码率，可以基于核心矩阵添加相应大小的子矩阵C、子矩阵D和子矩阵E，来获得不同的码率。由于子矩阵C为全零矩阵，子矩阵为单位矩阵，其大小主要是根据码率来确定，结构相对固定。影响到编译码性能的主要在于核心矩阵和子矩阵D部分。在核心矩阵的基础上添加行列，形成相应的C、D和E部分可以得到不同码率。
子矩阵D的列数为子矩阵A和B的列数之和，其行数主要与码率相关。以基图30a为例，则相应的子矩阵D的列数mD为(nA+mA)＝27列，若LDPC码支持的码率为Rm，则其基图或者基矩阵的大小为m*n，其中，n＝nA/Rm+p，m＝n-nA＝nA/Rm+p-nA。若最低码率Rm＝1/3，内置打孔列数p＝2，以基图30a为例，则n＝68，m＝46，子矩阵D的行数mD最大可以为m-mA＝46-5＝41，也就是0≤mD≤41。
为了方便描述，可以定义一个大小为41行27列的矩阵F，则子矩阵D可以包括其中的mD行，和子矩阵A、B以及相应大小的子矩阵C和E一起构成码率为22/(25+mD)的LDPC码的基图。基图30a中，mD＝41，相应地子矩阵D大小为41行27列，也就是子矩阵D即矩阵F，对应LDPC码支持的码率为22/66＝1/3。可见，基图30a中第5行至第45行以及第0列至第26列构成的矩阵即为矩阵F。
在基图30a所示例的矩阵F中，其行重依次为7，7，9，8，7，7，8，6，6，5，6，5，5，6，5，5，5，5，4，4，4，5，4，5，4，4，4，4，3，4，4，4，4，3，3，4，4，3，3，3，4。
由于子矩阵E为单位矩阵，因此基图30a中每一行的权重为8，8，10，9，8，8，9，7，7，6，7，6，6，7，6，6，6，6，5，5，5，6，5，6，5，5，5，5，4，5，5，5，5，4，4，5，5，4，4，4，5。
若mD＝15，LDPC码基图中子矩阵D大小为15行27列，可以是由基图30a中矩阵F的第0-14行，也就是基图30a的第5行至第19行，第0列至第26列的矩阵构成，对应LDPC码支持的码率为22/40＝0.55，也就是在该码率下，LDPC码的基图对应于基图30a的第0行至第19行，第0列至第41列构成的矩阵部分，其中子矩阵E为15行15列的单位矩阵，子矩阵C为5行15列的全0矩阵；
若mD＝19，LDPC码基图中子矩阵D大小为19行27列，可以是由基图30a中矩阵F的第0-18行，也就是基图30a的第5行至第23行，第0列至第26列的矩阵构成构成，对应LDPC码支持的码率为22/44＝1/2，也就是在该码率下，LDPC码的基图对应于基图30a的第0行至第23行，第0列至第41列构成的矩阵部分，其中子矩阵E为19行19列的单位矩阵，子矩阵C为5行19列的全0矩阵。
以此类推，不一一阐述。
需要说明的是，LDPC码的基图和基矩阵中各行是可以相互交换的，各列也是可以相互交换的。例如，可将基图30a的第17行和第19行进行交换，并且将第39列和第41列进行交换得到如图8a所示的基图矩阵80a。又例如，子矩阵D包括矩阵F中mD行，这mD行可以不进行行交换，也可以将其中一行或多行之间进行行交换，子矩阵E仍为对角结构，不做行、列交换，例如，将矩阵F的第12行和第14行进行行交换，子矩阵D包括矩阵F中mD行，子矩阵E仍为对角结构，从而得到基图80a。
对每一码率中的子矩阵D，每一行可以进行1～2个非零元素或者1～2个零元素的修改，而不影响其性能。
如图3c所示基矩阵30c为基图30a的基矩阵示例，其中，基图30a中第i行第j列的非零元素在基矩阵30c中位置不变，值为偏移值Pi,j。其中，子矩阵D的部分包括矩阵F的偏移矩阵的mD行，对于图3c中所示的基矩阵30c，mD＝41，可以根据码率的不同选择mD值。子矩阵D对应的偏移矩阵为矩阵F的偏移矩阵。这里矩阵F的偏移矩阵也就是将矩阵F中第i行第j列的非零元素替换为偏移值Pi,j，零元素在偏移矩阵中以-1或者null表示。
其中，一种可能的实现方式中，
若扩展因子Z为{16，18，20，22，24，26，28，30}中的一个，则矩阵F的偏移矩阵可以如30c-1所示；
若扩展因子Z为{32，36，40，44，48，52，56，60}中的一个，则矩阵F的偏移矩阵可以如30c-2所示；
若扩展因子Z为{60，64，72，80，88，96，104，112，120}中的一个，则矩阵F的偏移矩阵可以如30c-3所示；
若扩展因子Z为{128，144，160，176，192，208，224，240}中的一个，则矩阵F的偏移矩阵可以如30c-4所示；
若扩展因子Z为{256，288，320，352，384}中的一个，则则矩阵F的偏移矩阵可以如30c-5所示。
将基矩阵30c中子矩阵D替换为上述各矩阵F的偏移矩阵中的mD行，可以得到与基图30a对应的不同码率的各个基矩阵。若mD＝41，将基矩阵30c中第5行至第45行，第0列至第26列构成的矩阵部分替换为各矩阵F的偏移矩阵，可以得到与大小为46行68列的基图30a对应的各个基矩阵，此时码率为1/3。
又一种可能的实现方式中，扩展因子集合可以为{24，26，28，30，32，36，40，44，48，52，56，60，64，72，80，88，96，104，112，120，128，144，160，176，192，208，224，240，256，288，320，352，384}：
若扩展因子Z为{24，26，28，30}中的一个，则矩阵F的偏移矩阵可以如30c-6所示；
若扩展因子Z为{32，36，40，44}中的一个，则矩阵F的偏移矩阵可以如30c-7所示；
若扩展因子Z为{48，52，56，60}中的一个，则矩阵F的偏移矩阵可以如30c-8所示；
若扩展因子Z为{60，64，72，80，88，96，104，112，120}中的一个，则矩阵F的偏移矩阵可以如30c-3所示；
若扩展因子Z为{128，144，160，176，192，208，224，240}中的一个，则矩阵F的偏移矩阵可以如30c-4所示；
若扩展因子Z为{256，288，320，352，384}中的一个，则矩阵F的偏移矩阵可以如30c-5所示。
又一种可能的实现方式中，扩展因子集合可以为{24，26，28，30，32，36，40，44，48，52，56，60，64，72，80，88，96，104，112，120，128，144，160，176，192，208，224，240，256，288，320，352，384}：
若扩展因子Z为{24，26，28，30}中的一个，则矩阵F的偏移矩阵可以如80c-1所示；
若扩展因子Z为{32，36，40，44}中的一个，则矩阵F的偏移矩阵可以如80c-2所示；
若扩展因子Z为{48，52，56，60}中的一个，则矩阵F的偏移矩阵可以如80c-3所示；
若扩展因子Z为{60，64，72，80，88，96，104，112，120}中的一个，则矩阵F的偏移矩阵可以如80c-4所示；
若扩展因子Z为{128，144，160，176，192，208，224，240}中的一个，则矩阵F的偏移矩阵可以如80c-5所示；
若扩展因子Z为{256，288，320，352，384}中的一个，则矩阵F的偏移矩阵可以如80c-6所示。
同样的，基矩阵中各行也是可以交换的，各列也可以交换。若基图经过了行交换或列交换中至少一种，则相应部分的基矩阵也进行同样的交换。
可以看到，在上述实现方式中，80c-1是相应于30c-6的行列交换后的矩阵，80c-2是相应于30c-7的行列交换后的矩阵，80c-3是相应于30c-8的行列交换后的矩阵，80c-4是相应于30c-3的行列交换后的矩阵，80c-5是相应于30c-4的行列交换后的矩阵，80c-6是相应于30c-5的行列交换后的矩阵。
将基矩阵80c中子矩阵D替换为上述各矩阵F的偏移矩阵中的mD行，可以得到与基图80a对应的不同码率的各个基矩阵。若mD＝41，将基矩阵80c中第5行至第45行，第0列至第26列构成的矩阵部分替换为各矩阵F的偏移矩阵，可以得到与大小为46行68列的基图80a对应的各个基矩阵，此时码率为1/3。
需要说明的是，由于基图和基矩阵中各行、各列都可以交换，一种可能的实现方式中，基图的核心矩阵，也就是子矩阵A和B构成的部分可以采用基图30a中的核心矩阵部分，基图的子矩阵D可以包括基图30a中第5行到第45行，第0列到第26列构成的矩阵部分中的mD行。相应地，基矩阵中核心矩阵部分可以为30b-3，30b-4，30b-5，30b-6，30b-7和30b-8中的一个，子矩阵D对应的部分可以包括以下任一矩阵的mD行：30c-3，30c-4，30c-5，30c-6，30c-7和30c-8。可以根据扩展因子选择核心矩阵和子矩阵D对应的部分。
又一种可能的实现方式中，基图的核心矩阵，也就是子矩阵A和B构成的部分可以采用基图80a中的核心矩阵部分，基图的子矩阵D可以包括基图80a中第5行到第45行，第0列到第26列构成的矩阵部分中的mD行。相应地，基矩阵中核心矩阵部分可以为80b-1，80b-2，80b-3，80b-4，80b-5和80b-6中的一个，子矩阵D对应的部分可以包括以下任一矩阵的mD行：80c-1，80c-2，80c-3，80c-4，80c-5和80c-6。可以根据扩展因子选择核心矩阵和子矩阵D对应的部分。
又一种可能的实现方式中，基图的核心矩阵，也就是子矩阵A和B构成的部分可以采用基图30a中的核心矩阵部分，基图的子矩阵D可以包括基图80a中第5行到第45行，第0列到第26列构成的矩阵部分中的mD行。相应地，基矩阵中核心矩阵部分可以为30b-3，30b-4，30b-5，30b-6，30b-7和30b-8中的一个，子矩阵D对应的部分可以包括以下任一矩阵的mD行：80c-1，80c-2，80c-3，80c-4，80c-5和80c-6。可以根据扩展因子选择核心矩阵和子矩阵D对应的部分。
又一种可能的实现方式中，基图的核心矩阵，可以采用基图80a中的核心矩阵部分，基图的子矩阵D可以包括基图30a中第5行到第45行，第0列到第26列构成的矩阵部分中的mD行。相应地，基矩阵中核心矩阵部分可以为80b-1，80b-2，80b-3，80b-4，80b-5和80b-6中的一个，子矩阵D对应的部分可以包括以下任一矩阵的mD行：30c-6，30c-7，30c-8，30c-3，30c-4和30c-5。可以根据扩展因子选择核心矩阵和子矩阵D对应的部分。
图5a和图5b所示的性能曲线图中，LDPC 1表示该LDPC码是基于基图30a对应的各个基矩阵编码得到的，LDPC 2表示作为对比的一种常用的LDPC码，其中横坐标表示信息比特序列的长度，单位为比特，纵坐标为符号信噪比(Es/N0)，性能曲线为BLER分别为0.01和0.0001时，LDPC 1和LDPC 2在不同信息比特序列长度下符号信噪比的性能。其中，图5a中码率R＝8/9，图5b中码率R＝1/3。可以看出在同样的BLER下，LDPC 1在不同信息比特序列长度下的符号信噪比低于LDPC 2，也就是性能优于LDPC 2。
图4a所示为一个LDPC码的基图40a示例，其中，图中最上面一行0～51表示列编号，最左面一列0～41表示行编号。
子矩阵A对应系统比特，大小为7行10列，在基图40a中由第0行至第6行以及第0列至第9列的元素构成；
子矩阵B对应校验比特，大小为7行7列，在基图40a中由第0行至第6行以及第10列至第16列的元素构成；
子矩阵A和子矩阵B构成了LDPC码基图40a的核心矩阵部分，也即构成了一个7行17列的矩阵，可用于高码率编码。
其中，子矩阵A中可以包括2列内置打孔比特列，则打孔后，核心矩阵可以支持的码率为10/(17-2)＝2/3。
其中，子矩阵B中最后1行(第6行)的行重和最后一列(子矩阵B的第6列，核心矩阵的第16列)的列重均为1，矩阵B包括1列3列重列，即子矩阵B的第0列(核心矩阵的第10列)列重为3，子矩阵B的第1至5列(核心矩阵的第11至15列)，第0至6行为双对角结构。
基图40a的核心矩阵中，包括了1行权重为3的行，3行权重为8的行，其余3行权重为7的行。也就是，子矩阵A和子矩阵B构成的核心矩阵中各行的权值分别为8，7，7，7，8，8和3。需要说明的是，核心矩阵中各行的顺序是可以交换的，例如第0行和第2行交换，第1行和第3行交换等等。权重为3的行可以如基图40a的核心矩阵中第6行，第0至第16列所示；权重为8的行可以分别为基图40a的核心矩阵中第0行，第4行以及第5行，第0至第26列所示的各行之一。权重为7的行可以分别为基图40a的核心矩阵中第1行，第2行以及第3行，第0至第26列所示的各行之一。这些行顺序可以交换，各列的顺序也可以交换，并不影响编译码性能。
例如，可以将核心矩阵的第5行和第0行交换，第4行和第1行交换，第3行和第2行交换，为了保持子矩阵B中的双对角结构，还可以在此基础上将第15列和第11列交换，第12列和第14列进行交换得到又一核心矩阵部分。由于子矩阵C是全零矩阵，经过行交换和列交换后的基图80a的各行的权重没有改变。
通常对于一个LDPC码给定的基图或者基矩阵而言，对矩阵元素的少量修改对性能影响是可接受的。对于基图40a的核心矩阵而言，进行少量修改，例如，使得其中1行的权重满足大于或者等于1，且小于或者等于5，其余6行的权重分别满足大于或者等于6，且小于或者等于10，对性能影响较小。
为了支持不同块长，LDPC码需要不同的扩展因子Z，例如，扩展因子Z可以包括中的一个或多个：8，9，10，11，12，13，14，15，16，18，20，22，24，26，28，30，32，36，40，44，48，52，56，60，64，72，80，88，96，104，112，120，128，144，160，176，192，208，224，240，256。为了保证不同块长下的LDPC码性能，可以分别基于不同的扩展因子Z采用与之对应的基矩阵。如图4b所示为基图40a中核心矩阵的多个基矩阵示例。各基矩阵是基于基图40a的核心矩阵和扩展因子Z得到的，其中，基图40a中第i行第j列的非零元素在基矩阵第i行第j列为偏移值Pi,j，基图40a中零元素在偏移矩阵中以-1或者null表示。同样的，基矩阵中各行也是可以交换的，各列也可以交换。
其中，
若扩展因子Z为{8，9，10，11，12，13，14，15}中的一个，则基图40a的基矩阵对应子矩阵A和子矩阵B的部分可以如图4b中基矩阵4b-1所示；
若扩展因子Z为{16，18，20，22，24，26，28，30}中的一个，则基图40a的基矩阵对应子矩阵A和子矩阵B的部分可以如图4b中基矩阵4b-2所示；
若扩展因子Z为{32，36，40，44}中的一个，则基图40a的基矩阵对应子矩阵A和子矩阵B的部分可以如图4b中基矩阵4b-3所示；
若扩展因子Z为{48，52，56，60}中的一个，则基图40a的基矩阵对应子矩阵A和子矩阵B的部分可以如图4b中基矩阵4b-4所示；
若扩展因子Z为{64，72，80，88，96，104，112，120}中的一个，则基图40a的基矩阵对应子矩阵A和子矩阵B的部分可以如图4b-5所示。
若扩展因子Z为{128，144，160，176，192，208，224，240，256}中的一个，则基图40a的基矩阵对应子矩阵A和子矩阵B的部分可以如图4b-6所示。
为了获得灵活的码率，可以基于核心矩阵添加相应大小的子矩阵C、子矩阵D和子矩阵E，来获得不同的码率。由于子矩阵C为全零矩阵，子矩阵为单位矩阵，其大小主要是根据码率来确定，结构相对固定。影响到编译码性能的主要在于核心矩阵和子矩阵D部分。在核心矩阵的基础上添加行列，形成相应的C、D和E部分可以得到不同码率。
子矩阵D的列数为子矩阵A和B的列数之和，其行数主要与码率相关。以基图40a为例，则相应的子矩阵D的列数mD为(nA+mA)＝17列，若LDPC码支持的码率为Rm，则其基图或者基矩阵的大小为m*n，其中，n＝nA/Rm+p，m＝n-nA＝nA/Rm+p-nA。若最低码率Rm＝1/5，内置打孔列数p＝2，以基图40a为例，则n＝52，m＝42，子矩阵D的行数mD最大可以为m-mA＝42-7＝35，也就是0≤mD≤35。
为了方便描述，可以定义一个大小为35行17列的矩阵F，则子矩阵D可以包括其中的mD行，和子矩阵A、B以及相应大小的子矩阵C和E一起构成码率为10/(15+mD)的LDPC码的基图。基图40a中，mD＝35，相应地子矩阵D大小为35行17列，也就是子矩阵D即矩阵F，对应LDPC码支持的码率为10/50＝1/5。可见，基图40a中第7行至第41行以及第0列至第16列构成的矩阵即为矩阵F。
在基图40a所示例的矩阵F中，其行重依次为5，4，4，4，4，4，4，3，3，3，4，2，3，3，4，4，2，3，3，3，3，3，2，3，3，3，3，3，3，3，3，3，3，3，2。
由于子矩阵E为单位矩阵，因此基图40a中每一行的权重为6，5，5，5，5，5，5，4，4，4，5，3，4，4，5，5，3，4，4，4，4，4，3，4，4，4，4，4，4，4，4，4，4，4，3。
若mD＝10，LDPC码基图中子矩阵D大小为10行17列，可以是由基图40a中矩阵F的第0-9行，也就是基图40a的第7行至第16行，第0列至第16列的矩阵构成，对应LDPC码支持的码率为10/25＝0.4，也就是在该码率下，LDPC码的基图对应于基图40a的第0行至第16行，第0列至第26列构成的矩阵部分，其中子矩阵E为10行10列的单位矩阵，子矩阵C为7行10列的全0矩阵；
若mD＝15，LDPC码基图中子矩阵D大小为15行17列，可以是由基图40a中矩阵F的第0-14行，也就是基图40a的第7行至第21行，第0列至第16列的矩阵构成构成，对应LDPC码支持的码率为10/30＝1/3，也就是在该码率下，LDPC码的基图对应于基图40a的第0行至第21行，第0列至第31列构成的矩阵部分，其中子矩阵E为15行15列的单位矩阵，子矩阵C为7行15列的全0矩阵。
以此类推，不一一阐述。
需要说明的是，LDPC码的基图和基矩阵中各行是可以相互交换的，各列也是可以相互交换的。
对每一码率中的子矩阵D，每一行可以进行1～2个非零元素或者1～2个零元素的修改，而不影响其性能。
如图4c所示基矩阵40c为基图40a的基矩阵示例，其中，基图40a中第i行第j列的非零元素在基矩阵30c中位置不变，值为偏移值Pi,j。其中，子矩阵D的部分包括矩阵F的偏移矩阵的mD行，对于图4c中所示的基矩阵40c，mD＝41，可以根据码率的不同选择mD值。子矩阵D对应的偏移矩阵为矩阵F的偏移矩阵。这里矩阵F的偏移矩阵也就是将矩阵F中第i行第j列的非零元素替换为偏移值Pi,j，零元素在偏移矩阵中以-1或者null表示。
其中，
若扩展因子Z为{8，9，10，11，12，13，14，15}中的一个，则矩阵F的偏移矩阵可以如4c-1所示；
若扩展因子Z为{16，18，20，22，24，26，28，30}中的一个，则矩阵F的偏移矩阵可以如4c-2所示；
若扩展因子Z为{32，36，40，44}中的一个，则矩阵F的偏移矩阵可以如4c-3所示；
若扩展因子Z为{48，52，56，60}中的一个，则矩阵F的偏移矩阵可以如4c-4所示；
若扩展因子Z为{64，72，80，88，96，104，112，120}中的一个，则矩阵F的偏移矩阵可以如4c-5所示；
若扩展因子Z为{128，144，160，176，192，208，224，240，256}中的一个，则则矩阵F的偏移矩阵可以如4c-6所示。
将基矩阵40c中子矩阵D替换为上述各矩阵F的偏移矩阵中的mD行，可以得到与基图40a对应的不同码率的各个基矩阵。若mD＝35，将基矩阵40c中第7行至第41行，第0列至第16列构成的矩阵部分替换为各矩阵F的偏移矩阵，可以得到与大小为42行52列的基图40a对应的各个基矩阵，此时码率为1/5。
图5c所示为基于基图40a对应的各个基矩阵编码得到的LDPC码，其中横坐标表示信息比特序列的长度，单位为比特，纵坐标为符号信噪比(Es/N0)，BLER分别为0.01和0.0001时的符号信噪比。
在本发明一实施例提供的编码方法中，编码器使用LDPC矩阵对输入序列进行编码；该LDPC矩阵的基图可以为前述示例中的任一基图，该LDPC矩阵的基矩阵HB可以为前述示例中的任一基矩阵。其中，编码器的输入序列可以是信息比特序列。
进一步地，还包括：确定扩展因子Z；可以根据输入序列的长度K来确定扩展因子Z的取值。信息比特序列有时也称为码块(code block)，可以通过对传输块进行码块划分得到。若信息比特序列长度为K，可以在多个系统定义的扩展因子中确定满足22*Z≥K的最小值，例如，K＝3800，系统定义的扩展因子包括16，18，20，22，24，26，28，30，32，36，40，44，48，52，56，60，64，72，80，88，96，104，112，120，128，144，160，176，192，208，224，240，256，288，320，352，384，则可以确定Z为176。需要说明的是，此处只是举例，并不以此为限制。
编码器使用LDPC矩阵对输入序列进行编码可以是使用扩展因子Z对应的LDPC矩阵对输入序列进行编码。
其中LDPC矩阵基矩阵HB可以是前述各实施例中例举的任一基矩阵，其基图至少包括子矩阵A和子矩阵B，还可以包括子矩阵C、子矩阵D和子矩阵E，各部分可以参考前述各实施例中的描述，此处不再赘述。
在一种可能的实现方式中，LDPC码的基矩阵HB可以是保存在存储器中，编码器获取扩展因子Z对应的LDPC矩阵，从而对输入序列进行编码。在又一种可能的实现方式中，由于LDPC码的基矩阵HB有多个，按照矩阵结构保存会占用较大的存储空间，也可以将LDPC码的基图保存在存储器中，分别逐行或者逐列保存各基矩阵中非零元素的偏移值，然后根据基图和扩展因子Z对应的基矩阵的偏移值得到LDPC矩阵。
需要说明的是，此处均只是举例，并不以此为限制。
对信息比特序列进行编码时，可以根据Z对基矩阵HB进行扩展得到编码的LDPC矩阵H。对基矩阵HB中每一非零元素Pi,j，确定Z*Z大小的循环置换矩阵hi,j，其中hi,j为单位矩阵经过Pi,j次循环移位得到的循环置换矩阵，将hi,j替换非零元素Pi,j，将Z*Z大小的全零矩阵替换基矩阵HB中的零元素，从而得到奇偶校验矩阵H；
在通信系统中，可采用上述方法编码后得到LDPC码。获得LDPC码后，通信装置，还可以进行以下一个或多个操作：对LDPC码进行速率匹配；根据交织方案对速率匹配后的LDPC码进行交织；根据调制方案对交织后的LDPC码进行调制得到比特序列B；发送比特序列B。
在本发明另一实施例提供的译码方法中，译码器使用LDPC矩阵对输入序列进行译码；该LDPC矩阵的基图可以为前述示例中的任一基图，该LDPC矩阵的基矩阵HB可以为前述示例中的任一基矩阵。其中，译码器的输入序列可以是LDPC码的软值序列。
进一步地，还包括：确定扩展因子Z。接收端的通信设备可以接收包含基于LDPC编码的信号，获取其中LDPC码的软值序列，并确定出相应的扩展因子Z。
译码器使用LDPC矩阵对输入序列进行译码可以是使用扩展因子Z对应的LDPC矩阵对LDPC码的软值序列进行译码。
其中LDPC矩阵基矩阵HB可以是前述各实施例中例举的任一基矩阵，其基图至少包括子矩阵A和子矩阵B，还可以包括子矩阵C、子矩阵D和子矩阵E，各部分可以参考前述各实施例中的描述，此处不再赘述。
在一种可能的设计中，LDPC码的基矩阵HB可以是保存在存储器中，获取到扩展因子Z对应的LDPC矩阵可以对LDPC码的软值进行译码；
在又一种可能的实现方式中，由于LDPC码的基矩阵有多个，按照矩阵结构保存会占用较大的存储空间，也可以将LDPC码的基图保存在存储器中，分别逐行或者逐列保存各基矩阵中非零元素的偏移值，然后根据基图和扩展因子Z对应的基矩阵的偏移值得到LDPC矩阵。
需要说明的是，此处均只是举例，并不以此为限制。
译码是编码的逆过程，其使用的基矩阵HB具有与编码方法实施例中的基矩阵相同的特征。对基矩阵HB扩展得到LDPC矩阵H也可以参考编码方法实施例。
在通信系统中，所述译码方法之前，通信装置还可以进行以下一个或多个操作：接收包含基于LDPC编码的信号，对信号进行解调，解交织以及解速率匹配得到LDPC码的软值。
图6给出了一种通信装置600的结构示意图，装置600可用于实现上述方法实施例中描述的方法，可以参见上述方法实施例中的说明。所述通信装置600可以是芯片，基站，终端或者其他网络设备。
所述通信装置600包括一个或多个处理器601。所述处理器601可以是通用处理器或者专用处理器等。例如可以是基带处理器、或中央处理器。基带处理器可以用于对通信协议以及通信数据进行处理，中央处理器可以用于对通信装置(如，基站、终端、或芯片等)进行控制，执行软件程序，处理软件程序的数据。
在一种可能的设计中，一个或多个所述处理器601可实现上述编码器的功能，在另一种可能的设计中，上述编码器可以是所述处理器601的一部分，处理器601除了实现编码器的功能，还可以实现其他功能。
所述通信装置600使用LDPC矩阵对输入序列进行编码；该LDPC矩阵的基图可以为前述示例中的任一基图，该LDPC矩阵的基矩阵HB可以为前述实施例中的任一基矩阵。其中，编码器的输入序列可以是信息比特序列。
在一种可能的设计中，一个或多个所述处理器601可实现上述译码器的功能，在另一种可能的设计中，上述译码器可以是所述处理器601的一部分。
所述装置600可用于使用LDPC矩阵对输入序列进行译码；该LDPC矩阵的基图可以为前述示例中的任一基图，该LDPC矩阵的基矩阵HB可以为前述示例中的任一基矩阵。其中，译码器的输入序列可以是软值序列。
可选的一种设计中，处理器601也可以包括指令603，所述指令可以在所述处理器上被运行，使得所述通信装置600执行上述方法实施例中描述的方法。
在又一种可能的设计中，通信装置600也可以包括电路，所述电路可以实现前述方法实施例中编码器、或者译码器、或者编码器和译码器的功能。
可选的，所述通信装置600中可以包括一个或多个存储器602，其上存有指令604，所述指令可在所述处理器上被运行，使得所述通信装置600执行上述方法实施例中描述的方法。可选的，所述存储器中还可以存储有数据。可选的处理器中也可以存储指令和/或数据。所述处理器和存储器可以单独设置，也可以集成在一起。
可选的，所述通信装置600还可以包括收发器605以及天线606。所述处理器601可以称为处理单元，对通信装置(终端或者基站)进行控制。所述收发器605可以称为收发单元、收发机、收发电路、或者收发器等，用于通过天线606实现通信装置的收发功能.
可选的，所述装置600还可以包括用于产生传输块CRC的器件、用于码块分割和CRC校验的器件、用于交织的交织器、或者用于调制处理的调制器等。可以通过一个或多个处理器601实现这些器件的功能。
可选的，所述装置600还可以包括，用于解调操作的解调器、用于解交织的解交织器、或者用于解速率匹配的器件等等。可以通过一个或多个处理器601实现这些器件的功能。
图7给出了一种通信系统700的示意图，通信系统700中包括通信设备70和通信设备71，其中，信息数据在通信设备70和通信设备71之间接收和发送。通信设备70和71可以分别包括通信装置600，对信息数据进行接收和发送。
本领域技术任何还可以了解到本发明实施例列出的各种说明性逻辑块(illustrative logical block)和步骤(step)可以通过电子硬件、电脑软件，或两者的结合进行实现。这样的功能是通过硬件还是软件来实现取决于特定的应用和整个系统的设计要求。本领域技术人员可以对于每种特定的应用，可以使用各种方法实现所述的功能，但这种实现不应被理解为超出本发明实施例保护的范围。
本发明实施例中所描述的各种说明性的逻辑单元和电路可以通过通用处理器，数字信号处理器，专用集成电路(ASIC)，现场可编程门阵列(FPGA)或其它可编程逻辑装置，离散门或晶体管逻辑，离散硬件部件，或上述任何组合的设计来实现或操作所描述的功能。通用处理器可以为微处理器，可选地，该通用处理器也可以为任何传统的处理器、控制器、微控制器或状态机。处理器也可以通过计算装置的组合来实现，例如数字信号处理器和微处理器，多个微处理器，一个或多个微处理器联合一个数字信号处理器核，或任何其它类似的配置来实现。
本发明实施例中所描述的方法或算法的步骤可以直接嵌入硬件、处理器执行的指令、或者这两者的结合。存储器可以是RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动磁盘、CD-ROM或本领域中其它任意形式的存储媒介。示例性地，存储器可以与处理器连接，以使得处理器可以从存储器中读取信息，并可以向存储器存写信息。可选地，存储器还可以集成到处理器中。处理器和存储器可以设置于ASIC中，ASIC可以设置于UE中。可选地，处理器和存储器也可以设置于UE中的不同的部件中。
通过以上的实施方式的描述，所属领域的技术人员可以清楚地了解到本发明可以用硬件实现，或固件实现，或它们的组合方式来实现。当使用软件程序实现时，可以全部或部分地以计算机程序产品的形式实现，所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机指令时，全部或部分地产生按照本发明实施例所述的流程或功能。当使用软件程序实现时，也可以将上述功能存储在计算机可读介质中或作为计算机可读介质上的一个或多个指令或代码进行传输。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一计算机可读存储介质传输。计算机可读介质包括计算机存储介质和通信介质，其中通信介质包括便于从一个地方向另一个地方传送计算机程序的任何介质。存储介质可以是计算机能够存取的任何可用介质。以此为例但不限于：计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质。此外。任何连接可以适当的成为计算机可读介质。例如，如果软件是使用同轴电缆、光纤光缆、双绞线、数字用户线(DSL)或者诸如红外线、无线电和微波之类的无线技术从网站、服务器或者其他远程源传输的，那么同轴电缆、光纤光缆、双绞线、DSL或者诸如红外线、无线和微波之类的无线技术包括在所属介质的定义中。如本发明所使用的，盘(Disk)和碟(disc)包括压缩光碟(CD)、激光碟、光碟、数字通用光碟(DVD)、软盘和蓝光光碟，其中盘通常磁性的复制数据，而碟则用激光来光学的复制数据。上面的组合也应当包括在计算机可读介质的保护范围之内。
总之，以上所述仅为本发明技术方案的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (26)

1.一种编码方法，其特征在于，所述方法包括：
确定扩展因子Z，Z为正整数；
使用与所述扩展因子Z对应的低密度奇偶校验LDPC矩阵对输入序列进行编码；
所述LDPC矩阵的基图表示为m行n列的矩阵，m为大于或者等于5的整数，n为大于或者等于27的整数；
所述基图至少包括子矩阵A和子矩阵B，其中，
所述子矩阵A为5行22列的矩阵；
所述子矩阵B为5行5列的矩阵，其中，所述子矩阵B包括权重为3的列和双对角结构的子矩阵B’；
所述子矩阵A和所述子矩阵B构成的矩阵中，其中1行的权重满足大于或者等于1，且小于或者等于5，其余4行的权重分别满足大于或者等于17，且小于或者等于21。
2.一种译码方法，其特征在于，所述方法包括：
确定扩展因子Z，Z为正整数；
使用与所述扩展因子Z对应的低密度奇偶校验LDPC矩阵对输入序列进行译码；
所述LDPC矩阵的基图表示为m行n列的矩阵，m为大于或者等于5的整数，n为大于或者等于27的整数；
所述基图至少包括子矩阵A和子矩阵B，其中，
所述子矩阵A为5行22列的矩阵；
所述子矩阵B为5行5列的矩阵，其中，所述子矩阵B包括一权重为3的列和双对角结构的子矩阵B’；
所述子矩阵A和所述子矩阵B构成的矩阵中，其中1行的权重满足大于或者等于1，且小于或者等于5，其余4行的权重分别满足大于或者等于17，且小于或者等于21。
3.根据权利要求1或2所述的方法，其特征在于，所述子矩阵A和所述子矩阵B构成的矩阵中，其中1行的权重为3，其余4行的权重为19。
4.根据权利要求1或2所述的方法，其特征在于，所述子矩阵A和所述子矩阵B构成的矩阵中，其中1行为：
其余4行分别为以下各行之一：
5.根据权利要求1或2所述的方法，其特征在于，所述子矩阵A和子矩阵B构成的矩阵表示为
6.根据权利要求1或2所述的方法，其特征在于，所述LDPC矩阵的基矩阵HB对应所述子矩阵A和子矩阵B的部分表示为以下之一：
，
或者，
，
或者，
，
或者，
，
或者，
，
或者，
7.根据权利要求1至6任一项所述的方法，其特征在于，所述基图还包括子矩阵C、子矩阵D和子矩阵E，其中，
所述子矩阵C为5行mD列的全零矩阵；
所述子矩阵D为mD行27列的矩阵；
所述子矩阵E为mD行mD列的单位矩阵；
mD为整数且0≤mD≤41。
8.根据权利要求7所述的方法，其特征在于，所述子矩阵D包括矩阵F中的mD行，所述矩阵F为41行27列，所述矩阵F的各行的行重分别为7，7，9，8，7，7，8，6，6，5，6，5，5，6，5，5，5，5，4，4，4，5，4，5，4，4，4，4，3，4，4，4，4，3，3，4，4，3，3，3，4。
9.根据权利要求8所述的方法，其特征在于，所述矩阵F表示为：
10.根据权利要求9所述的方法，其特征在于，基矩阵HB对应子矩阵D的部分包括所述矩阵F的偏移矩阵中的mD行，所述矩阵F的偏移矩阵表示为以下之一：
或者，
或者，
或者，
，
或者，
11.一种编码方法，其特征在于，所述方法包括：
确定扩展因子Z，Z为正整数；
使用与所述扩展因子Z对应的低密度奇偶校验LDPC矩阵对输入序列进行编码；
所述LDPC矩阵的基图表示为m行n列的矩阵，m为大于或者等于7的整数，n为大于或者等于17的整数；
所述基图至少包括子矩阵A和子矩阵B，其中，
所述子矩阵A为7行10列的矩阵；
所述子矩阵B为7行7列的矩阵，所述子矩阵B包括权重为3的列和双对角结构的子矩阵B’；
所述子矩阵A和所述子矩阵B构成的矩阵中，其中1行的权重满足大于或者等于1，且小于或者等于5，其余6行的权重分别满足大于或者等于6，且小于或者等于10。
12.一种译码方法，其特征在于，所述方法包括：
确定扩展因子Z，Z为正整数；
使用与所述扩展因子Z对应的低密度奇偶校验LDPC矩阵对输入序列进行译码；
所述LDPC矩阵的基图表示为m行n列的矩阵，m为大于或者等于7的整数，n为大于或者等于17的整数；
所述基图至少包括子矩阵A和子矩阵B，其中，
所述子矩阵A为7行10列的矩阵；
所述子矩阵B为7行7列的矩阵，所述子矩阵B包括一权重为3的列和双对角结构的子矩阵B’；
所述子矩阵A和所述子矩阵B构成的矩阵中，其中1行的权重满足大于或者等于1，且小于或者等于5，其余6行的权重分别满足大于或者等于6，且小于或者等于10。
13.根据权利要求11或12所述的方法，其特征在于，所述子矩阵A和所述子矩阵B构成的矩阵中，其中1行的权重为3，3行的权重为8，其余3行的权重为7。
14.根据权利要求11或12所述的方法，其特征在于，所述子矩阵A和所述子矩阵B构成的矩阵中，其中1行为，
其余3行分别为以下各行之一，
权重为7的3行分别为以下各行之一，
15.根据权利要求11或12所述的方法，其特征在于，所述子矩阵A和子矩阵B构成的矩阵表示为
16.根据权利要求11或12所述的方法，其特征在于，所述LDPC矩阵的基矩阵对应所述子矩阵A和子矩阵B的部分表示为以下之一
或者，
或者，
或者，
或者，
或者，
17.根据权利要求11至16任一项所述的方法，其特征在于，所述基图还包括子矩阵C、子矩阵D和子矩阵E，其中，
所述子矩阵C为7行mD列的全零矩阵；
所述子矩阵D为mD行17列的矩阵；
所述子矩阵E为mD行mD列的单位矩阵；
mD为整数且0≤mD≤35。
18.根据权利要求17所述的方法，其特征在于，所述子矩阵D包括矩阵F中的mD行，所述矩阵F为35行17列，所述矩阵F的各行的行重分别为5，4，4，4，4，4，4，3，3，3，4，2，3，3，4，4，2，3，3，3，3，3，2，3，3，3，3，3，3，3，3，3，3，3，2。
19.根据权利要求18所述的方法，其特征在于，所述矩阵F表示为：
20.根据权利要求19所述的方法，其特征在于，基矩阵HB对应子矩阵D的部分包括所述矩阵F的偏移矩阵中的mD行，所述矩阵F的偏移矩阵表示为以下之一：
或者，/>
或者，/>
或者，/>
或者，/>
或者，/>
21.一种通信装置，其特征在于，包括用于执行如权利要求1至10项任一项所述方法的模块。
22.一种通信装置，其特征在于，包括用于执行如权利要求11至20项任一项所述方法的模块。
23.一种通信装置，其特征在于，所述通信装置包括一个或多个处理器，所述一个或多个处理器用于运行存储在存储器上的指令，使得所述通信装置执行如权利要求1至10项任一项所述的方法。
24.一种通信装置，其特征在于，所述通信装置包括一个或多个处理器，所述一个或多个处理器用于运行存储在存储器上的指令，使得所述通信装置执行如权利要求11至20项任一项所述的方法。
25.一种计算机可读存储介质，包括指令，当其在计算机上运行时，使得计算机执行如权利要求1至10任一项所述的方法，或者执行如权利要求11至20任一项所述的方法。
26.一种计算机程序产品，包括计算机指令，当其在计算机上运行时，使得计算机执行如权利要求1至10任一项所述的方法，或者执行如权利要求11至20任一项所述的方法。
CN201710381396.2A 2017-05-05 2017-05-25 信息处理的方法、通信装置 Active CN108809328B (zh)

Priority Applications (29)

Application Number Priority Date Filing Date Title
CN201810759037.0A CN109120276B (zh) 2017-05-05 2017-05-25 信息处理的方法、通信装置
CN201910750697.7A CN110535474B (zh) 2017-05-05 2017-05-25 信息处理的方法、通信装置
BR112019023243A BR112019023243A2 (pt) 2017-05-05 2017-05-26 método de processamento de informação, aparelho de comunicações, dispositivo de comunicação, terminal, estação base, sistema de comunicações, meio de armazenamento legível por computador e produto de programa de computador
PCT/CN2017/086227 WO2018201540A1 (zh) 2017-05-05 2017-05-26 信息处理的方法、通信装置
PCT/CN2017/087073 WO2018201547A1 (zh) 2017-05-05 2017-06-02 信息处理的方法、通信装置
PCT/CN2017/087830 WO2018201553A1 (zh) 2017-05-05 2017-06-09 信息处理的方法、通信装置
PCT/CN2017/087943 WO2018201554A1 (zh) 2017-05-05 2017-06-12 信息处理的方法、通信装置
BR112019023179A BR112019023179A2 (pt) 2017-05-05 2017-06-27 método de processamento de informação e aparelho de comunicações
PCT/CN2017/090417 WO2018201597A1 (zh) 2017-05-05 2017-06-27 信息处理的方法、通信装置
RU2019128364A RU2740151C1 (ru) 2017-05-05 2017-07-13 Способ обработки информации и устройство связи
EP17908540.2A EP3540948A4 (en) 2017-05-05 2017-07-13 INFORMATION PROCESSING AND COMMUNICATION DEVICE
DE202017007614.4U DE202017007614U1 (de) 2017-05-05 2017-07-13 Kommunikationsvorrichtung, Computerspeichermedium, Computerprogrammprodukt und Kommunikationssystem
CA3051761A CA3051761C (en) 2017-05-05 2017-07-13 Information processing method and communications apparatus
PCT/CN2017/092877 WO2018201609A1 (zh) 2017-05-05 2017-07-13 信息处理的方法和通信装置
MYPI2019004703A MY195263A (en) 2017-05-05 2017-07-13 Information Processing Method And Communications Apparatus
KR1020197023750A KR102205936B1 (ko) 2017-05-05 2017-07-13 정보 처리 방법 및 통신 장치
BR112019018329A BR112019018329B8 (pt) 2017-05-05 2017-07-13 Método para processamento de informação e aparelho em um dispositivo de comunicações
AU2017413002A AU2017413002B2 (en) 2017-05-05 2017-07-13 Information processing method and communication apparatus
EP23170415.6A EP4250571A3 (en) 2017-05-05 2017-07-13 Information processing method and communication apparatus
CN201780090448.9A CN110999091B (zh) 2017-05-05 2017-07-13 信息处理的方法和通信装置
JP2019546359A JP7171590B2 (ja) 2017-05-05 2017-07-13 情報処理方法および通信装置
MX2019010697A MX2019010697A (es) 2017-05-05 2017-07-13 Metodo de procesamiento de informacion y aparato de comunicacion.
US16/205,186 US10432219B2 (en) 2017-05-05 2018-11-29 Apparatus and method for channel coding in communication system
ZA2019/05493A ZA201905493B (en) 2017-05-05 2019-08-20 Information processing method and communications apparatus
US16/584,911 US10924134B2 (en) 2017-05-05 2019-09-26 Apparatus and method for channel coding in communication system
US17/161,539 US11374591B2 (en) 2017-05-05 2021-01-28 Apparatus and method for channel coding in communication system
US17/742,183 US11777521B2 (en) 2017-05-05 2022-05-11 Apparatus and method for channel coding in communication system
JP2022175642A JP2023014085A (ja) 2017-05-05 2022-11-01 情報処理方法および通信装置
US18/448,782 US20240048155A1 (en) 2017-05-05 2023-08-11 Apparatus and method for channel coding in communication system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710314217 2017-05-05
CN2017103142173 2017-05-05

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN201910750697.7A Division CN110535474B (zh) 2017-05-05 2017-05-25 信息处理的方法、通信装置
CN201810759037.0A Division CN109120276B (zh) 2017-05-05 2017-05-25 信息处理的方法、通信装置

Publications (2)

Publication Number Publication Date
CN108809328A CN108809328A (zh) 2018-11-13
CN108809328B true CN108809328B (zh) 2024-05-17

Family

ID=64094520

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201910750697.7A Active CN110535474B (zh) 2017-05-05 2017-05-25 信息处理的方法、通信装置
CN201710381396.2A Active CN108809328B (zh) 2017-05-05 2017-05-25 信息处理的方法、通信装置
CN201810759037.0A Active CN109120276B (zh) 2017-05-05 2017-05-25 信息处理的方法、通信装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201910750697.7A Active CN110535474B (zh) 2017-05-05 2017-05-25 信息处理的方法、通信装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201810759037.0A Active CN109120276B (zh) 2017-05-05 2017-05-25 信息处理的方法、通信装置

Country Status (13)

Country Link
US (5) US10432219B2 (zh)
EP (1) EP3540948A4 (zh)
JP (2) JP7171590B2 (zh)
KR (1) KR102205936B1 (zh)
CN (3) CN110535474B (zh)
AU (1) AU2017413002B2 (zh)
BR (3) BR112019023243A2 (zh)
CA (1) CA3051761C (zh)
DE (1) DE202017007614U1 (zh)
MX (1) MX2019010697A (zh)
MY (1) MY195263A (zh)
RU (1) RU2740151C1 (zh)
ZA (1) ZA201905493B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10784901B2 (en) 2015-11-12 2020-09-22 Qualcomm Incorporated Puncturing for structured low density parity check (LDPC) codes
US10469104B2 (en) 2016-06-14 2019-11-05 Qualcomm Incorporated Methods and apparatus for compactly describing lifted low-density parity-check (LDPC) codes
US10340949B2 (en) * 2017-02-06 2019-07-02 Qualcomm Incorporated Multiple low density parity check (LDPC) base graph design
US10312939B2 (en) 2017-06-10 2019-06-04 Qualcomm Incorporated Communication techniques involving pairwise orthogonality of adjacent rows in LPDC code
KR102194029B1 (ko) 2017-06-15 2020-12-22 후아웨이 테크놀러지 컴퍼니 리미티드 정보 프로세싱 방법 및 통신 장치
CN109150196A (zh) * 2017-06-27 2019-01-04 华为技术有限公司 信息处理的方法、装置和通信设备
CN109150197B (zh) 2017-06-27 2024-05-14 华为技术有限公司 信息处理的方法、装置和通信设备
RU2731549C1 (ru) 2017-08-24 2020-09-04 Телефонактиеболагет Лм Эрикссон (Пабл) Сегментация на кодовые блоки для нового стандарта радиосвязи
CN111327330B (zh) * 2018-12-14 2022-04-08 深圳市中兴微电子技术有限公司 一种信息处理方法、设备及计算机存储介质
CN112751571A (zh) 2019-10-30 2021-05-04 华为技术有限公司 一种ldpc的编码方法及装置
CN114696840A (zh) * 2020-12-31 2022-07-01 华为技术有限公司 一种编码方法及装置
CN112787762B (zh) * 2021-04-12 2021-07-23 南京创芯慧联技术有限公司 信道编码后数据的速率匹配方法及其速率匹配装置
CN116192338B (zh) * 2023-04-25 2023-07-14 中国人民解放军国防科技大学 一种ldpc码的快速盲识别方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104333390A (zh) * 2014-11-26 2015-02-04 西安烽火电子科技有限责任公司 一种ldpc码的校验矩阵的构造方法与编码方法
CN104485970A (zh) * 2014-10-27 2015-04-01 清华大学 单码率、多码率qc-ldpc码的模板矩阵的构造方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3808769B2 (ja) 2001-12-27 2006-08-16 三菱電機株式会社 Ｌｄｐｃ符号用検査行列生成方法
ES2282671T3 (es) * 2002-07-03 2007-10-16 The Directv Group, Inc. Codificacion de codigos de comprobacion de paridad de baja densidad (ldpc) utilizando una matriz de comprobacion de paridad estructurada.
KR100996029B1 (ko) 2003-04-29 2010-11-22 삼성전자주식회사 저밀도 패리티 검사 코드의 부호화 장치 및 방법
KR100809619B1 (ko) 2003-08-26 2008-03-05 삼성전자주식회사 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법
KR20050118056A (ko) 2004-05-12 2005-12-15 삼성전자주식회사 다양한 부호율을 갖는 Ｂｌｏｃｋ ＬＤＰＣ 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치
US7526717B2 (en) 2004-06-16 2009-04-28 Samsung Electronics Co., Ltd. Apparatus and method for coding and decoding semi-systematic block low density parity check codes
US20050283707A1 (en) * 2004-06-22 2005-12-22 Eran Sharon LDPC decoder for decoding a low-density parity check (LDPC) codewords
US7581157B2 (en) * 2004-06-24 2009-08-25 Lg Electronics Inc. Method and apparatus of encoding and decoding data using low density parity check code in a wireless communication system
EP1626505B1 (en) 2004-08-10 2011-03-09 Samsung Electronics Co., Ltd. Apparatus and method for encoding and decoding a block low density parity check code
US7188297B2 (en) 2004-08-12 2007-03-06 Motorola, Inc. Method and apparatus for encoding and decoding data
US7934140B2 (en) * 2004-09-17 2011-04-26 Lg Electronics Inc. Method of encoding and decoding using LDPC code
US7752521B2 (en) * 2004-10-12 2010-07-06 Nortel Networks Limited Low density parity check (LDPC) code
US7343548B2 (en) 2004-12-15 2008-03-11 Motorola, Inc. Method and apparatus for encoding and decoding data
CN1805291B (zh) * 2005-01-10 2010-04-28 华为技术有限公司 一种低密度奇偶校验码并行编码方法及编码装置
KR100703483B1 (ko) * 2005-03-04 2007-04-03 삼성전자주식회사 저밀도 패러티 검사 부호의 천공 방법
CN100505555C (zh) 2005-09-30 2009-06-24 电子科技大学 一种无线通信系统中非正则低密度奇偶校验码的生成方法
CN101162907B (zh) * 2006-10-10 2010-11-03 华为技术有限公司 一种利用低密度奇偶校验码实现编码的方法及装置
RU2443053C2 (ru) * 2007-01-24 2012-02-20 Квэлкомм Инкорпорейтед Кодирование и декодирование ldpc пакетов переменных размеров
CN101378304A (zh) 2007-08-28 2009-03-04 华为技术有限公司 基于低密度校验码的重传传输方法及传输设备
CN101159435B (zh) * 2007-11-14 2010-06-16 中国人民解放军理工大学 基于移位矩阵分级扩展的低密度校验码校验矩阵构造方法
TWI410055B (zh) * 2007-11-26 2013-09-21 Sony Corp Data processing device, data processing method and program product for performing data processing method on computer
CN101459430B (zh) * 2007-12-14 2010-12-08 中兴通讯股份有限公司 低密度生成矩阵码的编码方法及装置
CN102651652B (zh) 2008-05-04 2015-07-29 华为技术有限公司 生成码率兼容ldpc码及harq方案的方法及装置
CN101662290B (zh) * 2008-08-26 2013-08-28 华为技术有限公司 生成准循环ldpc码及编码的方法与装置
GB2471513B (en) * 2009-07-02 2013-09-25 Samsung Electronics Uk Ltd Encoding/decoding apparatus and method
JP5371623B2 (ja) 2009-08-13 2013-12-18 三菱電機株式会社 通信システム及び受信装置
US8196012B2 (en) * 2009-10-05 2012-06-05 The Hong Kong Polytechnic University Method and system for encoding and decoding low-density-parity-check (LDPC) codes
KR101611169B1 (ko) * 2011-01-18 2016-04-11 삼성전자주식회사 통신/방송 시스템에서 데이터 송수신 장치 및 방법
US9100052B2 (en) * 2013-02-01 2015-08-04 Samsung Electronics Co., Ltd. QC-LDPC convolutional codes enabling low power trellis-based decoders
CN104981978B (zh) 2013-02-13 2017-12-08 高通股份有限公司 使用准循环构造和穿孔以实现高速率、高并行性和低差错本底的ldpc设计
KR102104937B1 (ko) * 2013-06-14 2020-04-27 삼성전자주식회사 Ldpc 부호의 부호화 장치, 그의 부호화 방법, 복호화 장치 및 그의 복호화 방법
US9559722B1 (en) * 2013-10-21 2017-01-31 Marvell International Ltd. Network devices and methods of generating low-density parity-check codes and performing corresponding encoding of data
CN103731160B (zh) * 2014-01-09 2016-08-17 西安电子科技大学 分组空间耦合低密度奇偶校验编码方法
KR101800409B1 (ko) 2014-02-19 2017-11-23 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
CN104168030B (zh) 2014-07-14 2017-11-14 北京邮电大学 一种基于本原域循环群两个生成元的ldpc码构造方法
US9692451B2 (en) * 2014-09-30 2017-06-27 Avago Technologies General Ip (Singapore) Pte. Ltd Non-binary low density parity check (NB-LDPC) codes for communication systems
US20160173132A1 (en) 2014-12-10 2016-06-16 Alcatel-Lucent Usa Inc. Construction of Structured LDPC Convolutional Codes
US10469104B2 (en) * 2016-06-14 2019-11-05 Qualcomm Incorporated Methods and apparatus for compactly describing lifted low-density parity-check (LDPC) codes
WO2018084735A1 (en) 2016-11-03 2018-05-11 Huawei Technologies Co., Ltd. Efficiently decodable qc-ldpc code
CN108173621B (zh) 2016-12-07 2022-06-14 华为技术有限公司 数据传输的方法、发送设备、接收设备和通信系统
JP7059254B2 (ja) * 2017-03-22 2022-04-25 株式会社Ｎｔｔドコモ 端末、無線通信方法、基地局及びシステム
US10608665B2 (en) * 2017-03-24 2020-03-31 Mediatek Inc. Method and apparatus for error correction coding in communication
CN109314527B (zh) * 2017-05-05 2021-10-26 联发科技股份有限公司 Qc-ldpc编码方法、装置及非暂时性计算机可读介质

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104485970A (zh) * 2014-10-27 2015-04-01 清华大学 单码率、多码率qc-ldpc码的模板矩阵的构造方法
CN104333390A (zh) * 2014-11-26 2015-02-04 西安烽火电子科技有限责任公司 一种ldpc码的校验矩阵的构造方法与编码方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
CATT.R1-1704590 "LDPC Design for eMBB data channel".3GPP tsg_ran\WG1_RL1.2017,全文. *
Intel Corporation.R1-1700383 "LDPC prototype matrix design".3GPP tsg_ran\WG1_RL1.2017,全文. *
KT Corp..R1-1703210 "Number of LDPC codes in NR".3GPP tsg_ran\WG1_RL1.2017,第1-3页. *
Qualcomm ; Huawei ; Mediatek.R1-1703851 "WF on LDPC Matrix".3GPP tsg_ran\WG1_RL1.2016,第1-4页. *

Also Published As

Publication number Publication date
CA3051761C (en) 2021-11-16
US20200044665A1 (en) 2020-02-06
BR112019018329B8 (pt) 2021-09-21
US20240048155A1 (en) 2024-02-08
US20220352903A1 (en) 2022-11-03
AU2017413002B2 (en) 2020-12-10
BR112019018329A2 (pt) 2020-03-31
CN109120276A (zh) 2019-01-01
US20190158114A1 (en) 2019-05-23
JP2020518145A (ja) 2020-06-18
MY195263A (en) 2023-01-11
BR112019023179A2 (pt) 2020-05-19
CN109120276B (zh) 2019-08-13
DE202017007614U1 (de) 2023-07-27
AU2017413002A1 (en) 2019-09-05
KR102205936B1 (ko) 2021-01-20
US20210242881A1 (en) 2021-08-05
CN110535474B (zh) 2023-06-06
US10924134B2 (en) 2021-02-16
ZA201905493B (en) 2022-10-26
BR112019018329B1 (pt) 2021-09-14
US11374591B2 (en) 2022-06-28
CN110999091A (zh) 2020-04-10
JP2023014085A (ja) 2023-01-26
EP3540948A1 (en) 2019-09-18
US11777521B2 (en) 2023-10-03
CA3051761A1 (en) 2018-11-08
EP3540948A4 (en) 2019-12-11
KR20190101476A (ko) 2019-08-30
JP7171590B2 (ja) 2022-11-15
CN110535474A (zh) 2019-12-03
BR112019023243A2 (pt) 2020-05-19
RU2740151C1 (ru) 2021-01-12
MX2019010697A (es) 2020-01-27
US10432219B2 (en) 2019-10-01
CN108809328A (zh) 2018-11-13

Similar Documents

Publication Publication Date Title
CN108809328B (zh) 信息处理的方法、通信装置
CN110677157B (zh) 信息处理的方法、装置和通信设备
CN109327225B9 (zh) 信息处理的方法、装置和通信设备
JP6820438B2 (ja) 情報処理方法および通信装置
CN110870207B (zh) 信息处理的方法和通信装置
CN110612679B (zh) 信息处理的方法和通信装置
CN109150194B (zh) 信息处理的方法、装置和通信设备
WO2018201554A1 (zh) 信息处理的方法、通信装置
CN110754042B (zh) 信息处理的方法和通信装置
CN110999091B (zh) 信息处理的方法和通信装置
CN109150193B (zh) 信息处理的方法、装置和通信设备
WO2018201540A1 (zh) 信息处理的方法、通信装置
WO2018201547A1 (zh) 信息处理的方法、通信装置
WO2018201609A1 (zh) 信息处理的方法和通信装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant