KR101611169B1

KR101611169B1 - 통신/방송 시스템에서 데이터 송수신 장치 및 방법

Info

Publication number: KR101611169B1
Application number: KR1020120005257A
Authority: KR
Inventors: 정홍실; 윤성렬; 양현구; 모레드 알레인; 구티어레즈 이즈밀
Original assignee: 삼성전자주식회사
Priority date: 2011-01-18
Filing date: 2012-01-17
Publication date: 2016-04-11
Also published as: AU2015202964A1; EP2477335B1; US20150012803A1; EP2477335A2; CN105811997B; US8782499B2; JP5875602B2; AU2012207771B2; US20120185757A1; CN103329445A; AU2012207771A1; CN105811997A; EP2477335A3; KR20120083858A; US9214960B2; RU2013133357A; JP2014502828A; RU2595542C2; CN103329445B; AU2015202964B2

Abstract

본 발명은 통신/방송 시스템에서 패리티 검사 행렬을 이용한 부호화 및 복호화를 수행하는 경우 단축 및 천공을 수행하기 위한 것으로서, 송신단의 동작 방법은, 0-패딩될 비트될 비트들의 개수를 결정하는 과정과, 모든 비트들이 0으로 패딩될 비트 그룹들의 개수(N_pad)를 결정하는 과정과, 단축 패턴(shortening pattern)에 의해 지시되는 0번째 내지 N_pad-1 번째 비트 그룹들 내의 모든 비트들을 0으로 패딩하는 과정과, BCH(Bose Chaudhuri Hocquenghem) 정보 비트들에서 패딩되지 아니한 비트 위치들에 정보 비트들을 매핑하는 과정과, LDPC(Low Density Parity Check) 정보 비트들을 생성하기 위해 상기 BCH 정보 비트들을 BCH 부호화하는 과정과, 0-패딩된 부호어(codeword)를 생성하기 위해 상기 LDPC 정보 비트들을 LDPC 부호화하는 과정을 포함한다. 여기서, 상기 단축 패턴은, 6, 5, 4, 9, 3, 2, 1, 8, 0, 7, 10, 11으로 정의되는 비트 그룹들의 순서로서 정의된다.

Description

통신/방송 시스템에서 데이터 송수신 장치 및 방법{APPARATUS AND METHOD FOR TRANSMITTING AND RECEIVING DATA IN COMMUNICATION/BROADCASTING SYSTEM}

본 발명은 통신/방송 시스템에 관한 것이다.

통신/방송 시스템에서, 링크(link) 성능은 채널의 여러 가지 잡음(noise)과 페이딩(fading) 현상 및 심벌 간 간섭(ISI : inter-symbol interference)에 의해 현저히 저하될 수 있다. 따라서 차세대 이동 통신, 디지털 방송 및 휴대 인터넷과 같이 높은 데이터 처리량과 신뢰도를 요구하는 고속 디지털 통신/방송 시스템들을 구현하기 위해서, 잡음과 페이딩 및 심벌 간 간섭을 극복하기 위한 기술을 개발하는 것이 요구된다. 잡음 등을 극복하기 위한 연구의 일환으로서, 최근에는 정보의 왜곡을 효율적으로 복원하여 통신 및 방송의 신뢰도를 높이기 위한 방법으로서 오류정정부호(error-correcting code)에 대한 연구가 활발히 이루어지고 있다.

1960년대에 Gallager에 의해서 처음 소개된 LDPC(Low Density Parity Check) 부호는 당시 기술 수준에서 구현하기 어려운 복잡도로 인해 오랫동안 잊혀져 왔다. 하지만, 1993년 Berrou와 Glavieux, Thitimajshima에 의해 제안된 터보(turbo) 부호가 셰논(Shannon)의 채널 용량에 근접하는 성능을 보임에 따라, 상기 터보 부호의 성능과 특성에 대한 많은 해석이 이루어지면서 반복 복호(iterative decoding)와 그래프를 기반으로 하는 채널 부호화에 대한 많은 연구가 진행되었다. 이를 계기로 1990년대 후반에 상기 LDPC 부호에 대해 재연구되면서 상기 LDPC 부호에 대응되는 터너(Tanner) 그래프상에서 합-곱(sum-product) 알고리즘에 기반한 반복 복호(iterative decoding)를 적용하여 복호화를 수행하면 셰논의 채널 용량에 근접하는 성능을 가지게 됨이 밝혀졌다.

LDPC 부호는 일반적으로 패리티 검사행렬(parity-check matrix)로 정의되며 터너 그래프로 통칭되는 이분(bipartite) 그래프를 이용하여 표현될 수 있다. LDPC 부호화기는

개 비트들로 구성되어 있는 LDPC 정보어를 입력받아

개 비트들로 구성되는 LDPC 부호어(codeword)를 생성한다. 이하 설명의 편의를 위해,

개 비트들을 포함하는 정보어를 입력 받아

개 비트들로 구성되는 부호어를 가정한다. 즉,

개의 입력 비트들인 LDPC 정보어

를 LDPC 부호화하면, LDPC 부호어

가 생성된다. 즉, 상기 LDPC 부호어는 다수의 비트들로 구성되어 있는 비트열이며, LDPC 부호어 비트는 각각의 비트들을 의미한다. 또한 상기 LDPC 정보어는 다수의 비트들로 구성되어 있는 비트열이며, 정보 비트는 정보어를 구성하는 각각의 비트를 의미한다. 이때, 시스테메틱(systematic) 부호인 경우, LDPC 부호어

로 구성된다. 여기서,

는 패리티 비트들이고, 패리티 비트들의 개수

이다.

상기 LDPC 부호화는 하기 <수학식 1>과 같은 조건을 만족하는 부호어를 결정하는 과정을 포함한다.

상기 <수학식 1>에서, 상기

는 패리티 검사 행렬, 상기

는 부호어, 상기

는 부호어의 i번째 비트, 상기

는 부호어 길이를 의미한다.

상기 패리티 검사 행렬

는

개의 열(column)들로 구성되어 있으며 i번째 열(column)은 i번째 부호어 비트

와 연관 관계가 있음을 의미한다.

일반적으로, LDPC 부호에 따르면, 정보어 길이 및 부호어 길이가

및

로 이미 결정된 상황에서 부호화가 수행된다. 그러므로,

보다 더 짧은 길이의 정보어가 입력되거나,

보다 더 짧은 길이의 부호어를 생성하고자 하는 경우, 적절한 방법이 필요하다. 예를 들어,

의 길이를 가지는 정보어가 부호화기에 입력되는 경우, 송신단은

개 비트들을 단축(shortening)한다.

는 부호화기에서 요구하는 정보어의 길이(

)보다 작다. 또한, 필요한 패리티의 길이

가 상기 패리티 길이

보다 작을 경우, 송신단은

개 비트들을 천공(puncturing)한다. 상기

는 실제 전송 되는 패리티의 길이로서,

와 전송에 필요한 부호율에 따라 결정된다.

정보어 및 패리티의 길이를 고려하여 일부 비트가 상기 단축 또는 천공되는 경우, 어느 비트를 단축 또는 천공하느냐에 따라 부호어의 성능이 크게 달라질 수 있다. 따라서, 최적의 성능을 유지하도록 상기 단축되는 비트 및 천공되는 비트들을 선택하기 위한 대안이 제시되어야 한다.

따라서, 본 발명의 목적은 통신/방송 시스템에서 최적의 성능을 유지하며 단축 및 천공 비트들을 선택하기 위한 장치 및 방법을 제공함에 있다.

상기 목적을 달성하기 위한 본 발명의 제1견지에 따르면, 통신/방송 시스템에서 송신단의 동작 방법은, 0-패딩될 비트될 비트들의 개수를 결정하는 과정과, 모든 비트들이 0으로 패딩될 비트 그룹들의 개수(N_pad)를 결정하는 과정과, 단축 패턴(shortening pattern)에 의해 지시되는 0번째 내지 N_pad-1 번째 비트 그룹들 내의 모든 비트들을 0으로 패딩하는 과정과, BCH(Bose Chaudhuri Hocquenghem) 정보 비트들에서 패딩되지 아니한 비트 위치들에 정보 비트들을 매핑하는 과정과, LDPC(Low Density Parity Check) 정보 비트들을 생성하기 위해 상기 BCH 정보 비트들을 BCH 부호화하는 과정과, 0-패딩된 부호어(codeword)를 생성하기 위해 상기 LDPC 정보 비트들을 LDPC 부호화하는 과정을 포함한다. 여기서, 상기 단축 패턴은, 6, 5, 4, 9, 3, 2, 1, 8, 0, 7, 10, 11으로 정의되는 비트 그룹들의 순서로서 정의된다.

상기 목적을 달성하기 위한 본 발명의 제2견지에 따르면, 통신/방송 시스템에서 송신단의 동작 방법은, 부호어(codeword)를 생성하기 위해 LDPC(Low Density Parity Check) 정보 비트들을 LDPC 부호화하는 과정과, 상기 부호어의 패리티(parity) 비트들에서 천공(puncturing)될 비트들의 개수(N_punc)를 결정하는 과정과, 모든 비트들이 천공될 패리티 비트 그룹들의 개수(N_punc _{_} _group)를 결정하는 과정과, 천공 패턴(puncturing pattern)에 의해 지시되는 0번째 내지 N_punc _{_} _group-1번째 패리티 비트 그룹들 내의 모든 비트들을 천공하는 과정을 포함한다. 상기 천공 패턴은 29, 45, 43, 27, 32, 35, 40, 38, 0, 19, 8, 16, 41, 4, 26, 36, 30, 2, 13, 42, 46, 24, 37, 1, 33, 11, 44, 28, 20, 9, 34, 3, 17, 6, 21, 14, 23, 7, 22, 47, 5, 10, 12, 15, 18, 25, 31, 39로 정의되는 패리티 비트 그룹들의 순서로서 정의된다.

상기 목적을 달성하기 위한 본 발명의 제3견지에 따르면, 통신/방송 시스템에서 수신단의 동작 방법은, 단축(shortenning)된 부호어(codeword)를 수신하는 과정과, 0-패딩된 비트들의 개수를 결정하는 과정과, 모든 비트들이 0으로 패딩된 비트 그룹들의 개수(N_pad)를 결정하는 과정과, 단축 패턴(shortening pattern)에 의해 지시되는 0번째 내지 N_pad-1번째 비트 그룹들 내의 모든 정보 비트들에 대응되는 LDPC(Low Density Parity Check) 디코더(decoder) 입력 값들을 단축된 LDPC 정보 비트들을 나타내는 값들로 설정하는 과정과, 패딩되지 아니한 정보 비트들에 대응되는 LDPC 디코더 입력 값들을 수신된 단축된 부호어에 따라 설정하는 과정과, LDPC 정보 비트들을 생성하기 위해 상기 LDPC 디코더 입력 값들을 LDPC 복호화하는 과정과, BCH(Bose Chaudhuri Hocquenghem) 정보 비트들을 생성하기 위해 상기 LDPC 정보 비트들을 BCH 복호화하는 과정을 포함한다. 상기 단축 패턴은, 6, 5, 4, 9, 3, 2, 1, 8, 0, 7, 10, 11으로 정의되는 비트 그룹들의 순서로서 정의된다.

상기 목적을 달성하기 위한 본 발명의 제4견지에 따르면, 통신/방송 시스템에서 수신단의 동작 방법은, 천공(puncturing)된 부호어(codeword)를 수신하는 과정과, 천공된 부호어의 LDPC(Low Density Parity Check) 패리티 비트들에서 천공된 비트들의 개수를 결정하는 과정과, 모든 비트들이 천공된 패리티 비트 그룹의 개수(N_punc _{_} _group)를 결정하는 과정과, 천공 패턴(puncturing pattern)에 의해 지시되는 LDPC 부호어의 0번째 내지 N_punc _{_} _group-1번째 패리티 비트 그룹들 내의 모든 패리티 비트들에 대응되는 LDPC 디코더(decoder) 입력 값들을 천공된 패리티 비트를 나타내는 값들로 설정하는 과정과, 상기 LDPC 부호어의 천공되지 아니한 나머지 패리티 비트들에 대응되는 LDPC 디코더 입력 값들을 수신된 천공된 부호어의 수신 값에 따라 설정하는 과정을 포함한다. 상기 천공 패턴은 29, 45, 43, 27, 32, 35, 40, 38, 0, 19, 8, 16, 41, 4, 26, 36, 30, 2, 13, 42, 46, 24, 37, 1, 33, 11, 44, 28, 20, 9, 34, 3, 17, 6, 21, 14, 23, 7, 22, 47, 5, 10, 12, 15, 18, 25, 31, 39로 정의되는 패리티 비트 그룹들의 순서로서 정의된다.

상기 목적을 달성하기 위한 본 발명의 제5견지에 따르면, 통신/방송 시스템에서 송신단 장치는, 단축 패턴(shortening pattern)에 의해 지시되는 0번째 내지 N_pad-1 번째 비트 그룹들 내의 모든 비트들을 0으로 패딩하고, BCH(Bose Chaudhuri Hocquenghem) 정보 비트들에서 패딩되지 아니한 비트 위치들에 정보 비트들을 매핑하는 패딩부와, 상기 N_pad는 모든 비트들이 0으로 패딩될 비트 그룹들의 개수를 의미하며, LDPC(Low Density Parity Check) 정보 비트들을 생성하기 위해 상기 BCH 정보 비트들을 BCH 부호화하고, 0-패딩된 부호어(codeword)를 생성하기 위해 상기 LDPC 정보 비트들을 LDPC 부호화하는 부호화부를 포함한다. 상기 단축 패턴은, 6, 5, 4, 9, 3, 2, 1, 8, 0, 7, 10, 11으로 정의되는 비트 그룹들의 순서로서 정의된다.

상기 목적을 달성하기 위한 본 발명의 제6견지에 따르면, 통신/방송 시스템에서 송신단 장치는, 부호어(codeword)를 생성하기 위해 LDPC(Low Density Parity Check) 정보 비트들을 LDPC 부호화하는 부호화부와, 상기 부호어의 패리티(parity) 비트들에서 천공(puncturing)될 비트들의 개수(N_punc)를 결정하고, 모든 비트들이 천공될 패리티 비트 그룹들의 개수(N_punc _{_} _group)를 결정하고, 천공 패턴(puncturing pattern)에 의해 지시되는 0번째 내지 N_punc _{_} _group-1번째 패리티 비트 그룹들 내의 모든 비트들을 천공하는 천공부와, 천공된 부호어를 송신하는 송신부를 포함한다. 여기서, 상기 천공 패턴은 29, 45, 43, 27, 32, 35, 40, 38, 0, 19, 8, 16, 41, 4, 26, 36, 30, 2, 13, 42, 46, 24, 37, 1, 33, 11, 44, 28, 20, 9, 34, 3, 17, 6, 21, 14, 23, 7, 22, 47, 5, 10, 12, 15, 18, 25, 31, 39로 정의되는 패리티 비트 그룹들의 순서로서 정의된다.

상기 목적을 달성하기 위한 본 발명의 제7견지에 따르면, 통신/방송 시스템에서 수신단 장치는, 단축(shortenning)된 부호어(codeword)를 수신하는 수신부와, 단축 패턴(shortening pattern)에 의해 지시되는 0번째 내지 N_pad-1번째 비트 그룹들 내의 모든 정보 비트들에 대응되는 LDPC(Low Density Parity Check) 디코더(decoder) 입력 값들을 단축된 LDPC 정보 비트들을 나타내는 값들로 설정하고, 패딩되지 아니한 정보 비트들에 대응되는 LDPC 디코더 입력 값들을 수신된 단축된 부호어에 따라 설정하는 단축 비트 복원부와, 상기 N_pad는 모든 비트들이 0으로 패딩될 비트 그룹들의 개수를 의미하며, LDPC 정보 비트들을 생성하기 위해 상기 LDPC 디코더 입력 값들을 LDPC 복호화하고, BCH(Bose Chaudhuri Hocquenghem) 정보 비트들을 생성하기 위해 상기 LDPC 정보 비트들을 BCH 복호화하는 복호화부를 포함한다. 상기 단축 패턴은, 6, 5, 4, 9, 3, 2, 1, 8, 0, 7, 10, 11으로 정의되는 비트 그룹들의 순서로서 정의된다.

상기 목적을 달성하기 위한 본 발명의 제8견지에 따르면, 통신/방송 시스템에서 수신단 장치는, 천공(puncturing)된 부호어(codeword)를 수신하는 수신부와, 천공된 부호어의 LDPC(Low Density Parity Check) 패리티 비트들에서 천공된 비트들의 개수를 결정하고, 모든 비트들이 천공된 패리티 비트 그룹의 개수(N_punc _{_} _group)를 결정하고, 천공 패턴(puncturing pattern)에 의해 지시되는 LDPC 부호어의 0번째 내지 N_punc _{_} _group-1번째 패리티 비트 그룹들 내의 모든 패리티 비트들에 대응되는 LDPC 디코더(decoder) 입력 값들을 천공된 패리티 비트를 나타내는 값들로 설정하고, 상기 LDPC 부호어의 천공되지 아니한 나머지 패리티 비트들에 대응되는 LDPC 디코더 입력 값들을 수신된 천공된 부호어의 수신 값에 따라 설정하는 천공 비트 복원부를 포함한다. 상기 천공 패턴은 29, 45, 43, 27, 32, 35, 40, 38, 0, 19, 8, 16, 41, 4, 26, 36, 30, 2, 13, 42, 46, 24, 37, 1, 33, 11, 44, 28, 20, 9, 34, 3, 17, 6, 21, 14, 23, 7, 22, 47, 5, 10, 12, 15, 18, 25, 31, 39로 정의되는 패리티 비트 그룹들의 순서로서 정의된다.

통신/방송 시스템에서 패리티 검사 행렬의 특성을 고려하여 열들을 그룹화하고, 각 열 그룹에 대응되는 비트 그룹을 단위로 단축 및 천공을 수행함으로써, 다양한 길이의 정보 비트들을 부호화 및 복호화함과 동시에 최적의 성능을 유지할 수 있다.

도 1은 본 발명의 실시 예에 따른 통신/방송 시스템에서 사용 가능한 패리티 검사 행렬의 예를 도시한 도면,
도 2는 본 발명의 실시 예에 따른 통신/방송 시스템에서 송신단의 블록 구성을 도시하는 도면,
도 3a 내지 도 3c는 본 발명의 실시 예에 따른 통신/방송 시스템에서 패리티 검사 행렬 및 부호어의 관계식을 도시하는 도면,
도 4a 및 도 4b는 본 발명의 실시 예에 따른 통신/방송 시스템에서 정보 비트들을 그룹핑을 도시하는 도면,
도 5a 및 도 5b는 본 발명의 실시 예에 따른 통신/방송 시스템에서 패리티 비트들의 그룹핑을 도시하는 도면,
도 6은 본 발명의 실시 예에 따른 통신/방송 시스템에서 패딩 절차를 도시하는 도면,
도 7a 및 도 7b은 본 발명의 실시 예에 따른 통신/방송 시스템에서 송신단의 동작 절차를 도시하는 도면,
도 8a 및 도 8b은 본 발명의 실시 예에 따른 통신/방송 시스템에서 수신단의 동작 절차를 도시하는 도면,
도 9는 본 발명의 실시 예에 따른 통신/방송 시스템에서 송신단의 블록 구성을 도시하는 도면,
도 10은 본 발명의 실시 예에 따른 통신/방송 시스템에서 수신단의 블록 구성을 도시하는 도면.

이하 본 발명의 바람직한 실시 예를 첨부된 도면의 참조와 함께 상세히 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우, 그 상세한 설명은 생략한다.

이하 본 발명은 통신/방송 시스템에서 LDPC 부호에 따른 부호어에 성능 저하 없이 일부 비트를 단축 또는 천공하기 위한 기술에 대해 설명한다.

이하, 본 발명은 유럽 디지털 방송 표준(standard)의 하나인 DVB-T2(Digital Video Broadcasting the 2nd Generation Terrestrial) 시스템 및 표준화 중인 DVB-NGH(Digital Video Broadcasting Next Genration Handheld) 시스템에서 정의하고 있는 용어 및 명칭들을 사용한다. 하지만, 본 발명이 상기 용어 및 명칭들에 의해 한정되는 것은 아니며, 부호화 및 복호화를 수행하는 다른 시스템에도 동일하게 적용될 수 있다.

본 발명은 도 1에 도시된 바와 같은 구조의 패리티 검사 행렬을 고려한다. 상기 도 1에 도시된 패리티 검사 행렬은 부호어가 정보어를 그대로 포함하는 시스테메틱(systematic) 구조이다. 이하, 본 발명은 상기 도 1의 패리티 검사 행렬을 기반으로 설명하나, 본 발명이 적용 가능한 범위가 상기 도 1과 같은 패리티 검사 행렬에 제한되는 것은 아니다.

상기 도 1에서,

은 LDPC 부호어의 길이를 의미하며, 또한, 상기 도 1의 패리티 검사 행렬의 열들의 길이를 의미한다.

은 정보어의 길이를 의미하며, 또한, 상기 도 1의 정보어 부분 행렬(110)의 열들의 길이를 의미한다. 상기 LDPC 부호어 또는 상기 정보어의 길이는 상기 LDPC 부호어 또는 상기 정보어에 포함되는 비트들의 개수를 의미한다. 따라서, 상기 '정보어'는 '정보 비트들(information bits)'로 지칭될 수 있다.

은 정보어에 대응되는 부분 행렬(110)에서 열의 패턴이 반복되는 간격,

는 상기 정보어에 대응되는 부분 행렬(110)에서 각 열이 쉬프트(shift)되는 크기로서, 정수

및

의 값은

이 성립하도록 결정된다. 이때,

도 정수가 된다. 상기

및 상기

의 값은 부호어 길이와 부호율에 따라 달라질 수 있다.

상기 도 1을 참고하면, 패리티 검사 행렬은 상기 정보어에 대응되는 부분 행렬(110) 및 패리티에 대응되는 부분 행렬(120)로 구분된다. 상기 정보어에 대응되는 부분 행렬(110)은

개의 열(column)들을 포함하고, 상기 패리티에 대응되는 부분 행렬(120)은

개의 열들을 포함한다. 상기 패리티 검사 행렬의 행(row)의 개수는 상기 패리티에 대응되는 부분 행렬(120)의 열의 개수

와 동일하다.

상기 패리티 검사 행렬의

번째 열(column)부터

번째 열을 포함하는 상기 패리티에 대응되는 부분 행렬(120)에서. 무게-1(weight-1), 즉, 1값을 가지는 원소들의 위치는 이중 대각(dual diagonal) 구조를 가진다. 따라서, 상기 패리티에 대응되는 부분 행렬(120)에 포함되는 열들 중, 상기

번째 열을 제외한 나머지 열들의 차수(degree)는 모두 2이며, 상기 마지막

번째 열의 차수는 1이다.

상기 도 1을 참고하면, 상기 패리티 검사 행렬에서 즉, 0번째 열부터

번째 열을 포함하는 정보어 부분 행렬(110)의 구조는 다음과 같은 규칙에 따른다. 첫째, 패리티 검사 행렬에서 정보어에 대응되는

개의 열들은

개의 열 그룹(column group)들로 구분된다. 동일한 열 그룹 내에 속한 열들은 서로

만큼 쉬프트된 관계를 가진다. 둘째, i번째

열 그룹의 0번째 열의 차수를

라 하고, 1이 있는 각 행(row)의 위치를

이라 하면, i번째 열 그룹 내의 j번째 열에서 무게-1이 위치한 행의 인덱스

는 하기 <수학식 2>와 같이 결정된다.

상기 <수학식 2>에서, 상기

는 i번째 열 그룹 내의 j번째 열에서 k번째 무게-1이 있는 행의 인덱스, 상기

는 i번째 열 그룹 내의 j-1번째 열에서 k번째 무게-1이 있는 행의 인덱스, 상기

는 상기 정보어에 대응되는 부분 행렬에서 각 열이 쉬프트되는 크기, 상기

은 LDPC 부호어의 길이, 상기

은 정보어의 길이, 상기

는 i번째 열 그룹에 속하는 열들의 차수, 상기

은 하나의 열 그룹에 속하는 열 개수를 의미한다.

상기 <수학식 2>에 의하면,

값만을 알면 i번째 열 그룹내의 k번째 무게-1이 있는 행의 인덱스를 알 수 있음이 나타난다. 그러므로, 각각의 열 그룹내의 0번째 열에서 k번째 무게-1이 있는 행의 인덱스 값을 저장하면, 상기 도 1의 구조를 갖는 패리티 검사 행렬의 무게-1이 있는 열과 행의 위치가 파악될 수 있다.

상술한 규칙들에 따르면, i번째 열 그룹에 속하는 열들의 차수는 모두

로 동일하다. 상기 규칙들에 따라 상기 패리티 검사 행렬에 대한 정보를 저장하고 있는 LDPC 부호는 다음과 같이 간략하게 표현될 수 있다.

구체적인 예로서,

가 30,

가 15,

가 3인 경우, 3개의 열 그룹들의 0번째 열들 각각에서 무게-1이 위치한 행의 위치 정보는 하기 <수학식 3>과 같은 수열들로 표현될 수 있다. 하기 <수학식 3>과 같은 수열들은 '무게-1 위치 수열(weight-1 position sequence)'이라 지칭될 수 있다.

상기 <수학식 3>에서, 상기

는 i번째 열 그룹 내의 j번째 열에서 k번째 무게-1이 있는 행의 인덱스를 의미한다.

상기 각 열 그룹의 0번째 열에서 1이 위치한 행의 인덱스를 나타내는 상기 <수학식 3>과 같은 무게-1 위치 수열들은 하기 <표 1>과 같이 보다 간략하게 표현될 수 있다.

상기 <표 1>은 패리티 검사 행렬에서 무게-1, 다시 말해, 1 값을 가지는 원소의 위치를 나타낸 것으로서, i번째 무게-1 위치 수열은 i번째 열 그룹에 속한 0번째 열에서 무게-1이 있는 행의 인덱스들로 표현된다. 상기 <표 1>을 이용하면, 30×15 크기의 패리티 검사 행렬의 15×15 크기의 정보어 부분 행렬이 생성될 수 있다. 그리고, 15×15 크기의 패리티 부분 행렬은 이중 대각 구조를 가지도록 미리 결정되어 있기 때문에, 상기 <표 1>을 이용하면, 30×15 크기의 패리티 검사 행렬이 생성될 수 있다.

도 2는 본 발명의 실시 예에 따른 통신/방송 시스템에서 송신단의 블록 구성을 도시하고 있다.

상기 도 2에 도시된 바와 같이, 상기 송신단은 제어부(202), 제로(0)패딩부(204), BCH(Bose, Chaudhuri, Hocquenghem)부호부(206), LDPC부호부(208), 그리고 천공부(210)를 포함하여 구성된다. 부호화부는 상기 BCH부호부(260) 및 상기 LDPC부호부(208)를 포함할 수 있다. 또는, 부호화부는 상기 제로패딩부(204), 상기 BCH부호부(260),상기 LDPC부화화부(208), 상기 천공부(210)를 포함할 수 있다.

상기 제로패딩부(204)는 정보 비트들에 0 값을 가지는 적어도 하나의 비트를 패딩한다. 즉, 상기 제로패딩부(204)는 입력되는 정보 비트들에 적어도 하나의 0 값을 가지는 비트를 패딩함으로써, 상기 BCH부호부(206)의 입력 비트열 길이를 만족시킨다. 예를 들어, 상기 제로패딩부(204)는 적어도 하나의 0 비트의 위치를 결정한 후, 정보 비트들에 추가 패딩할 수 있다. 다른 예로, 상기 제로패딩부(204)는 모두 0 비트로 구성된 상기 BCH부호부(206)의 입력 비트열 길이의 0 비트열에서 0 비트가 아닌 위치의 0 비트들을 상기 정보 비트들로 대체할 수 있다. 구체적으로 설명하면,

의 길이를 가지는 정보 비트들

이 상기 제로패딩부(204)로 입력된다. 상기 제로패딩부(204)는 상기 제어부(202)로부터 0-패딩에 대한 정보를 제공받는다. 상기 0-패딩에 대한 정보는 0으로 패딩될 비트들의 개수, 0으로 패딩될 비트들의 위치 중 적어도 하나를 포함한다. 그리고, 상기 제로패딩부(204)는 상기 0-패딩에 대한 정보를 이용하여 비트들을 0으로 패딩함으로써,

의 길이를 가지는 BCH 정보 비트들

을 생성한다. 상기 0으로 패딩될 비트들의 위치 및 개수를 결정하는 과정은 이하 상세히 설명한다.

BCH 정보 비트들

에 대한 BCH 부호화를 수행함으로써, 상기 BCH부호부(206)는 (

)개의 BCH 패리티 비트들을 생성하고, BCH 부호어

를 생성한다. 상기 BCH 부호어

는 LDPC 부호화를 위한 LDPC 정보 비트들로서, 상기 LDPC부호부(208)로 입력된다. 상기 BCH 부호화는 널리 알려진 기술로서, "Bose, R. C.; Ray-Chaudhuri, D. K. (March 1960), "On A Class of Error Correcting Binary Group Codes", Information and Control 3 (1): 68-79, ISSN 0890-5401" 등의 문헌에 개시되어 있으므로, 본 발명은 구체적인 설명을 생략한다.

상기 LDPC 정보 비트들

에 대한 LDPC 부호화를 수행함으로써, 상기 LDPC부호부(208)는 LDPC 부호어

를 생성한다. 즉, 상기 LDPC부호부(208)는 패리티 검사 행렬을 이용하여 LDPC 부호어를 생성한다.

상기 천공부(210)는 상기 LDPC 부호어

를 제공받고, 상기 LDPC 부호어에서 일부 비트들을 천공한다. 상기 천공부(210)는 상기 천공과 더불어 상기 제로패딩부(204)에 의해 패딩된 비트들을 제거할 수 있다. 이 경우, 상기 천공부(210)는 '제로 제거 및 천공부'라 지칭될 수 있다. 상기 패딩된 비트들을 제거하는 기능이 배제된 경우, 상기 제로패딩부(204)도 생략될 수 있다. 즉, 상기 제로패딩부(204)에서 비트들을 패딩하고, BCH 정보 비트들을 생성하는 대신, 상기 제어부(220)는 상기 LDPC부호부(208)에서 사용되는 패리티 검사 행렬에서 상기 패딩된 비트에 대응되는 열을 제거할 수 있다. 그리고, 상기 대응되는 열이 제거된 패리티 검사 행렬은 메모리(memory)에 저장될 수 있다. 상기 패딩된 비트에 대응되는 적어도 하나의 열이 제거됨으로써, 0 비트들을 패딩하고, 제거하는 과정이 없더라도 동일한 결과가 얻어질 수 있다.

상기 제어부(202)는 상기 제로패딩부(204)로 0으로 패딩될 비트들의 위치 및 개수 중 적어도 하나를 결정하기 위한 정보를 제공하며, 상기 BCH부호부(206)로 BCH 패리티 비트의 개수 및 위치 중 적어도 하나에 대한 정보를 제공하며, 상기 LDPC부호부(208)로 부호율, 부호어 길이, 패리티 검사 행렬 등을 제공하며, 상기 천공부(210)로 천공되는 비트들의 개수 및 위치 중 적어도 하나를 결정하기 위한 정보를 제공한다. 만일, 상기 천공부(210)가 제로 제거 기능을 가지는 경우, 상기 제어부(202)는 상기 제로삽입부(204)로의 지시와 동일하게 0으로 패딩될 비트들의 위치 및 개수 중 적어도 하나를 결정하기 위한 정보를 상기 천공부(210)로 제공한다. 또한, 상기 제로패딩부(204), 상기 BCH부호부(206), 상기 천공부(210)의 동작이 불필요한 경우, 상기 제어부(202)는 상기 제로패딩부(204), 상기 BCH부호부(206), 상기 천공부(210)가 동작하지 아니하도록 제어할 수 있다.

상술한 구성에서, 상기 제로패딩부(204)에 의해 비트가 0으로 패딩된 후, 상기 0으로 패딩된 비트는 천공부(210)에 의해 제거되기 때문에, 상기 0으로 패딩된 비트들은 송신되지 아니한다. 이와 같이 부호화 전에 비트들을 패딩하고, 부호화 후 패딩된 비트를 제거하는 것을 단축(shortening)이라 한다. 즉, 상기 단축은 부호화 전 비트들을 0으로 패딩하는 것 및 부호화 후 0으로 패딩된 비트들을 제거하는 것을 포함한다.

상기 도 2에 도시된 실시 예의 경우, 상기 제로패딩부(204)의 출력은 상기 BCH부호부(206)로 입력된다. 하지만, 본 발명의 다른 실시 예에 따라, 상기 BCH부호부(206)가 생략될 수 있다. 즉, 시스템은 BCH 부호를 사용하지 아니할 수 있으며, 이 경우, 상기 제로패딩부(204)의 출력은 상기 LDPC부호부(208)로 직접 입력될 수 있다. 본 발명의 또 다른 실시 예에 따라, 상기 BCH부호부(206) 및 상기 제로패딩부(204)의 위치가 서로 교체될 수 있다. 즉, 패딩되기 전의 최초 정보 비트들이 상기 BCH부호부(206)로 입력되고, 상기 BCH부호부(206)의 출력이 상기 제로패딩부(204)로 제공되고, 상기 제로패딩부(204)의 출력이 상기 LDPC부호부(208)로 제공될 수 있다.

본 발명의 실시 예에 따른 송신단은 단축 또는 천공될 비트들의 위치 정보를 인덱스 순서를 미리 정의한 바에 따라 미리 저장하고 있거나, 또는, 미리 정의된 규칙에 따라 연산을 통해 결정한 후, 단축 또는 천공되는 비트들의 개수에 기초하여 정보 비트들 또는 LDPC 부호어에서 단축 또는 천공 대상의 비트들의 위치를 선택할 수 있다. 이하 설명의 편의를 위해, 본 발명은 단축되는 비트들의 순서를 '단축 패턴', 천공되는 비트들의 순서를 '천공 패턴'이라 칭한다. 상기 단축 패턴 및 상기 천공 패턴은 후술되는 천공되는 패리티 비트 그룹의 순서 또는 단축되는 비트 그룹의 순서를 의미한다.

본 발명은 가변 길이의 입력 비트열에 대하여 상기 단축 및 천공을 적용하기 위해 단축 패턴 및 천공 패턴을 결정하고, 단축/천공되는 비트들의 개수 및 단축/천공 패턴에 따라 단축/천공되는 비트들을 선택한다.

단축 및 천공의 구체적인 예를 들면 다음과 같다. 상기 제로패딩부(204)로 입력되는 정보 비트들의 길이

는 5, 상기 BCH부호부(206)의 입력 비트열인 BCH 정보 비트들의 길이

는 8, 상기 LDPC부호부(208)의 입력 비트열인 LDPC 정보 비트들의 길이

는 10, 상기 LDPC부호부(208)의 출력 비트열인 LDPC 부호어의 길이

는 20인 경우, 단축되는 비트 개수

는 3(=8-5)이다. 이때, 단축 패턴은 {7, 1, 4, 6, 2, 8, 3, 5, 0, 9}, 천공 패턴은 {1, 4, 8, 6, 3, 0, 2, 5, 7, 9}으로 정의되고, 천공 비트 개수가 4라 가정하면, 단축 및 천공은 다음과 같이 수행된다.

예를 들어, 상기 제로패딩부(204)로

가 입력되면, BCH 정보 비트들

이 출력된다. 단축 비트 개수가 3이므로, 상기 단축 패턴 내에서 앞선 3개의 값들이 사용된다. 상기 단축 패턴 내에서 앞선 3개의 값들이 7, 1, 4 이므로

,

의 위치에서 단축이 이루어진다. 다시 말해,

,

의 위치의 비트들이 0으로 패딩되고, 비트가 패딩되지 않은 위치에 상기 입력 비트들

가 순차적으로 매핑된다. 즉, 상기 제로패딩부(204)에서 출력되는 BCH 정보 비트들

은

이다. 상기

은 상기 BCH부호부(206)으로 입력되고, 상기 LDPC부호부(208)의 입력 비트열, 즉, LDPC 정보 비트들인 BCH 부호어

가 출력된다. 상기 BCH 부호는 시스테메틱(systematic) 부호로서, 부호어에 BCH 정보 비트들이 그대로 존재 한다. 그러므로, LDPC 정보 비트들 즉, 상기 BCH 부호의 출력 비트열은 하기 <수학식 4>와 같다.

상기 <수학식 4>에서,

는 BCH 부호어,

은 LDPC 정보 비트들인 BCH 부호어의 j번째 비트, 상기

는 0로 패딩된 비트들을 포함하는 비트열의 j번째 비트로서 LDPC 정보 비트들의 j번째 BCH 정보 비트, 상기

는 LDPC 정보 비트들의 j번째 패리티 비트, 상기

는 정보 비트들의 j번째 비트를 의미한다.

상기 LDPC부호부(208)의 출력 비트열

는 하기와 <수학식 5>과 같다.

상기 <수학식 5>에서, 상기

는 LDPC 부호어, 상기

는 LDPC 부호어의 j번째 비트, 상기

는 LDPC 정보 비트들인 BCH 부호어의 j번째 비트, 상기

는 LDPC 정보 비트들의 j번째 BCH 정보 비트, 상기

는 LDPC 정보 비트들의 j번째 패리티 비트, 상기

는 LDPC 부호어의 j번째 패리티 비트를 의미한다.

LDPC 부호어인 상기 출력 비트열

는 천공부(210)로 입력되며, 상기 제로 패딩부(204)에 의해 0으로 패딩된 비트들이 제거되고, 천공 패턴에 따라 4개의 패리티 비트들이 천공된다. 상기 천공 패턴 내에서 앞선 4개의 값들이 1, 4, 8, 6이므로,

,

이 천공된다. 이 경우, 단축 및 천공된 출력 비트열은 하기 <수학식 6>과 같다.

상기 <수학식 6>에서, 상기

는 정보 비트들의 j번째 비트, 상기

는 LDPC 정보 비트들인 BCH 부호어의 j번째 패리티 비트, 상기

는 LDPC 부호어의 j번째 패리티 비트를 의미한다.

상술한 바와 같이, 가변 길이의 정보 비트들

에 대하여 상기 단축 및 천공하는 경우, 송신단은 단축 패턴 및 천공 패턴을 결정하고, 상기 단축 패턴 및 상기 천공 패턴에서 단축 및 천공되는 비트들의 개수만큼의 값들을 이용하여 단축 및 천공되는 비트들의 위치를 결정한다.

특히, 상기 도 1과 같은 구조를 갖는 패리티 검사 행렬을 기반으로 하여 LDPC 부호화를 수행하는 경우, 단축 및 천공되는 비트들의 순서는 정보 비트들 및 패리티 비트들의 그룹 단위로 결정될 수 있다. 즉, 본 발명은 정보 비트들 및 패리티 비트들을 일정 개수의 비트들을 포함하는 다수의 비트 그룹들로 나누고, 상기 비트 그룹들에 대하여 단축 및 천공되는 그룹의 순서를 결정한 후, 상기 비트 그룹 단위로 결정된 단축 패턴 및 천공 패턴에 따라 필요한 개수만큼의 비트들을 단축 및 천공한다.

상술한 단축 및 천공 과정에서, 패딩은 상기 BCH부호부(206)의 입력 비트들에 대하여 수행되며, 상기 BCH부호부(206)의 입력 비트의 순서가 상기 LDPC부호부(208)의 입력 비트의 순서와 동일하다. 또한, LDPC 부호와 BCH 부호의 연접한 성능은 LDPC 부호어의 성능이 더 우세하므로(dominant), 단축의 순서는 LDPC 부호어의 특성을 기반으로 결정될 수 있다. 특히, 상기 단축의 순서를 결정함에 있어서, LDPC 부호가 상기 도 1의 구조를 갖는 패리티 검사 행렬에 기초하는 경우, 상기 패리티 검사 행렬의 열 그룹에 상응하는 정보 비트 그룹을 단위로 단축 순서가 결정될 수 있다.

이하 본 발명은 패리티 검사 행렬과 단축 및 천공에 대하여 관계를 설명하고, 상기 도 1과 같은 구조의 패리티 검사 행렬을 이용하여 LDPC 부호화를 수행하는 하는 시스템을 위한 단축 패턴 및 천공 패턴을 결정하는 과정을 상세히 설명한다.

도 3a 내지 도 3c는 본 발명의 실시 예에 따른 통신/방송 시스템에서 패리티 검사 행렬 및 부호어의 관계식을 도시하고 있다.

도 3a는 패리티 검사 행렬과 부호어의 관계를 도시하고 있다. 상술한 바와 같이, 조건

이 만족되며, 부호어

중

,

은 정보 비트들이고,

,

은 패리티 비트들이다. 저건

를 다르게 표현하면 도 3b와 같다. 상기 도 3b를 참고하면, 패리티 검사 행렬

및 부호어

의 곱은 각 부호어 비트 및 패리티 검사 행렬의 각 행(column)의 곱 들의 합으로서 표현될 수 있다. 즉,

는 부호어 비트들과 패리티 검사 행렬의 각각의 행들의 선형 결합으로 이루어진다. 즉, 부호어 비트

이 '0'인 경우 패리티 검사행렬의 i번째 열

는 '0'과 곱해지므로

는 선형 결합되지 아니하는 것과 동일하다. 즉, 비트

가 단축될 경우,

이므로, 패리티 검사 행렬에 있어서 i번째 열

가 삭제되는 것과 동일한 결과가 야기된다. 그러므로, 어떤 비트들을 단축할지 결정하는 것은 패리티 검사 행렬의 열들 중 어떤 열을 삭제할지 결정하는 것과 등가의 문제이다. 또한, 본 발명은 앞서 단축 과정을 비트를 0으로 패딩한 후 부호화하고, 부호화된 비트들 중 상기 패딩된 비트들을 제거하는 것에 기반하여 설명하였으나, 이는 패리티 검사 행렬에서 0으로 패딩되는 비트에 상응하는 열들을 제거한 패리티 검사 행렬을 기반으로 부호화하는 것과 동일하다.

이하 설명되는 단축 과정에 있어서, 본 발명은 비트가 0으로 패딩되는 위치의 순서를 단축 패턴으로 정의하고, 비트를 0으로 패딩한 후 부호화하고, 부호어에서 상기 단축 패턴에 따라 패딩된 비트들을 제거한다. 하지만, 본 발명의 다른 실시 예에 따라, 상기 단축 패턴은 비트가 0으로 패딩되는 위치의 순서가 아닌, 부호어에 입력되는 정보 비트들이 입력되는 위치의 순서를 결정하기 위해 사용될 수 있다. 상기 단축 패턴은 비트가 0으로 패딩되는 위치들의 순서를 나타낸다. 따라서, 부호어에서 정보 비트들이 매핑되는 위치들의 순서는 상기 단축 패턴을 이용하여 얻어질 수 있다. 즉, 상기 단축 패턴을 역순으로 읽으면 정보 비트들이 매핑되는 위치들의 순서가 될 수 있다. 따라서, 상기 단축 과정은 상기 단축 패턴의 역순으로 상기 부호어에 입력되는 정보 비트들이 매핑될 위치들을 결정하고, 정보 비트들이 매핑되지 아니하는 비트들에 '0'를 매핑하여 부호화한 후, 부호어에서 0이 매핑된 비트들을 제거함으로써 수행될 수 있다.

또한, 이하 설명되는 천공 과정에 있어서, 본 발명은 천공 되는 비트들을 선택하는 순서를 천공 패턴으로 정의하고, 상기 천공 패턴에 따라 비트들을 천공한다. 하지만, 본 발명의 다른 실시 예에 따라, 상기 천공 패턴은 상기 천공될 비트 위치의 순서가 아닌, 천공되지 아니할 비트들의 순서를 결정하기 위해 사용될 수 있다. 상기 천공 패턴은 천공되는 비트들의 순서를 나타내므로, 상기 천공 패턴을 역순으로 읽으면 천공되지 아니하는 비트들의 순서가 된다. 따라서, 상기 천공 과정은 상기 천공 패턴의 역순으로 천공되지 아니하는 비트들을 결정하고, 나머지 비트들을 천공함으로써 수행될 수 있다. 특히, 가변 길이가 아닌 고정 길이에 대하여 천공을 수행하는 경우, 천공되지 아니하는 비트들은 상기 천공 패턴에 기초하여 결정될 수 있다.

또한, 도 3c를 참고하면, 패리티 검사 행렬

및 부호어

의 곱은 각 행(row)별로 표현 될 수 있다. 즉, 4개의 행(row)는 4개의 수식들(531 내지 534)로 표현될 수 있다. 단축되는 비트들의 경우, 단축되는 비트의 위치만 알면 송신단 및 수신단은 '0'이 입력되었다는 것을 알 수 있다. 그러나, 천공되는 비트들의 경우, 천공되는 위치를 알아도 수신단은 해당 비트가 '0'이었는지 '1'이었는지 알 수 없으므로, 알 수 없는 값으로 처리 한다. 그러므로, 천공 되는 비트와 관계가 있는 열의 위치에 '1'을 포함하는 있는 행(row)의 수식에 영향을 줄 수 있다. 따라서, 천공 되는 비트들을 결정할 경우, 패리티 검사 행렬에서 천공 되는 비트와 관련된 열의 위치에 '1'을 포함하는 행들의 특성이 고려되어야 한다.

상기 패리티 검사 행렬의 열의 위치가 변경되는 것은 단지 부호어 비트들의 위치가 변경되는 것과 같다. 그러므로, 패리티 검사 행렬의 열의 위치가 변경되는 경우, 단축되는 정보 비트들의 위치 및 천공 되는 패리티 비트들의 위치도 동일한 패턴으로 변경하면 동일한 성능이 보장될 수 있다. 이 경우, 부호어 집합은 변하지 아니한다, 예를 들어, 상기 도 3b와 같이, 패리티 검사 행렬의 열(column)들이

일 때 단축되는 비트의 위치가

,

이라고 하자. 열의 위치를

로 변경 하면, 패리티 검사 행렬의 0번째 열이 7번째 열로 변경되고, 3번째 열은 6번째 열로 변경되었으므로,

,

이 단축 되면 동일한 성능이 보장될 수 있다.

상술한 바와 같이, LDPC 부호어의 정보 비트 길이

및 부호어 길이

보다 입력 정보 비트들 길이

및 출력 부호어 길이

가 작을 경우에 단축 및 천공이 적용된다. 일반적으로, 천공되는 비트들은 부호어

부터

내의 모든 비트들 중에서 또는 상기 부호어의 패리티 비트들 중에서 선택될 수 있다. 이하, 본 발명은 패리티 비트들 중에서만 천공 비트들을 선택하는 경우를 가정하여 설명한다. 이때, 입력 정보 비트 길이

가 가변인 경우, 즉,

가 1 이상

이하인 경우, 가변 길이에 대한 단축 및 천공의 순서가 요구된다. 즉, 1개 비트 단축할 경우에서부터

개 비트들을 단축하는 경우까지의 단축 패턴 및 1개 비트를 천공하는 경우에서부터

개 비트들을 천공하는 경우까지의 천공 패턴이 정의되어야 한다.

이하, 본 발명은 상기 도 1의 구조를 갖는 패리티 검사 행렬을 전제하여 비트 그룹 단위의 단축 및 천공 순서를 결정하는 과정을 설명하고, 단축 및 천공 순서를 상세히 설명한다.

먼저, 정보 비트에 대한 단축 순서는 다음과 같이 결정된다.

모든 BCH 정보 비트들

에 대하여, 각 비트 그룹은 하기 <수학식 7>와 같이 표현될 수 있다.

상기 <수학식 7>에서, 상기

는 j번째 정보 비트 그룹, 상기

는 BCH 정보 비트들의 k번째 BCH 정보 비트, 상기

은 상기 도 1에서 도시한 형태의 패리티 검사 행렬의 하나의 열 그룹에 포함되는 열 개수로서, 하나의 비트 그룹에 포함되는 비트 개수, 상기

는 정보어의 비트 그룹의 크기를 결정하는 변수, 상기

는 x를 초과하지 않는 최대 정수로서, 일 예로

은 2이고, 상기

는 BCH 정보 비트들의 길이, 상기

은 정보 비트 그룹의 개수로서

이다. 상기

는 x를 초과하는 최소 정수로서, 일 예로

은 3이다. 상기

는

의 약수인 임의의 정수로서, 정보어의 각 비트 그룹의 크기를 결정한다. 즉, 각 비트 그룹의 크기는

이다. 예를 들어, 상기

는 1일 수 있다. 상기 비트 그룹의 크기에 따라 본 발명의 실시 예에 따른 시스템의 성능이 달라질 수 있다. 예를 들어, 상기 각 비트 그룹의 크기가 상기 패리티 검사 행렬의 열 그룹에 포함되는 열의 개수의 약수가 되는 경우, 성능이 향상될 수 있다. 따라서, 상기

는 시스템의 성능을 위해 적절한 값으로 선택될 수 있다.

상기 <수학식 7>와 같이 정보 비트 그룹들을 구성한 경우, 정보 비트 그룹은 도 4a 및 도 4b에 도시된 바와 같다. 상기 도 4a 및 도 4b를 참고하면, 각 비트 그룹은

개 비트들을 포함하며, 마지막 비트 그룹은

개 비트들을 포함한다. 여기서, 상기

는 BCH 부호의 패리티 비트들이 포함된 그룹의 개수를 의미한다. 상기 도 4a는 상기

가 1인 경우, 상기 도 4b는 상기

가 2인 경우를 도시하고 있다. 상기 BCH 부호를 사용하지 아니하는 시스템의 경우, 상기

및 상기

가 동일함은 자명하다.

본 발명은 비트 그룹 단위로 단축 패턴을 정의한다. 이때, 상술한 바와 같이, BCH 정보 비트들은 LDPC 정보 비트들 중 BCH 부호의 패리티 비트를 제외한 나머지 비트들과 동일하므로, 본 발명은 LDPC 정보 비트들을 고려하여 단축의 순서를 결정한다. 이때, 본 발명은 주어진 패리티 검사 행렬을 기반으로 단축의 순서를 결정한다. 상기 주어진 패리티 검사 행렬을 기반으로 단축의 순서를 결정하는 과정은 다음과 같다.

상기 도 1과 같은 구조의 패리티 검사 행렬에서, 정보어 부분 행렬(110)은 M개의 연속된 열들(columns)로 구성된 열 그룹들로 나누어질 수 있다. 따라서, 상기 M개 비트들로 구성된 열 그룹 내의 각 열에 대응되는 LDPC 정보 비트들이 상기 <수학식 7>과 같이 정보 비트 그룹으로 구성될 수 있다.

즉, 상기 도 4a의 0번째 비트 그룹은 상기 도 1의 0번째 열 그룹에 대응된다. 그리고, 0번째 비트 그룹은 적어도 하나의 비트를 포함하고, 상기 도 4a의 0번째 비트 그룹 내의 각 비트는 상기 도 1의 0번째 열 그룹 내의 각 열에 대응된다. 또한, 상기 도 4a의 i번째 비트 그룹은 상기 도 1의 i번째 열 그룹 내의 열들과 대응되는 비트들을 포함한다. 이에 따라, 상기 단축 패턴은 패리티 검사 행렬에서 열(column) 그룹들 단위로 삭제할 열(column) 그룹의 순서를 결정함으로써 결정될 수 있다. 다시 말해, 열 그룹의 삭제 순서를 각 열 그룹에 대응되는 정보 비트 그룹의 순서로 전환한 것이 단축 패턴이 될 수 있다.

상기 단축 패턴은 단축되는 비트들의 순서 또는 단축되는 비트 그룹들의 순서를 의미한다. 만일, 상기 단축 패턴이 비트 그룹들의 순서로 정의되는 경우, 각 단축되는 비트 그룹 내에서 단축되는 비트들의 순서는 다양하게 정의될 수 있다. 동일 그룹에 속한 비트들은 동일한 차수(degree) 및 사이클(cycle) 성능을 가지므로, 비트 단위로 단축 순서를 결정하는 방식과 동일한 성능이 얻어질 수 있다.

다음으로, 패리티 비트에 대한 천공 순서는 다음과 같이 결정된다.

도 5a 및 도 5b는 본 발명의 실시 예에 따른 통신/방송 시스템에서 패리티 비트들의 그룹핑을 도시하고 있다.

도 5a에 도시된 바와 같이, 모든 LDPC 패리티 비트들

은

개 비트들로 구성된

개의 그룹들로 나누어 진다. 여기서, 상기

는 패리티 비트 개수

를

으로 나눈 값과 동일하다. 상기

는 패리티의 비트 그룹의 크기를 결정하는 변수이다. 각 패리티 비트 그룹은 하기 <수학식 8>과 같이 정의될 수 있다.

상기 <수학식 8>에서, 상기

는 j번째 패리티 비트 그룹, 상기

는 k번째 패리티 비트, 상기

는 패리티 비트 그룹의 개수, 상기

는 패리티의 비트 그룹의 크기를 결정하는 변수, 상기

는 LDPC 부호어의 길이, 상기

는 LDPC 정보 비트들의 길이를 의미한다. 여기서, 상기

는

의 약수인 임의의 정수로서, 패리티의 각 비트 그룹의 크기 및 개수를 결정한다. 즉, 각 패리티 비트 그룹의 크기는

이고, 패리티 그룹의 개수는

이다. 예를 들어, 상기

가 1이면, 패리티 비트 그룹의 크기는

이다.

도 5b에 도시된 바와 같이, 패리티 비트들을 하기 <수학식 9>에 따라 변환하면 하기 <수학식 10>과 같이 정의되는 패리티 비트 그룹들이 구성될 수 있다. 하기 <수학식 9>은 패리티 비트들의 인터리빙(interleaving) 효과를 야기한다.

상기 <수학식 9>에서, 상기

는 변환 후의 j번째 패리티 비트, 상기

는 변환 전의 j번째 패리티 비트, 상기

는 패리티 비트 그룹 개수를 의미한다.

상기 <수학식 10>에서, 상기

는 변환 전의 j번째 패리티 비트 그룹, 상기

는 변환 후의 j번째 패리티 비트, 상기

은 상기 도 1에 도시된 형태의 패리티 검사 행렬의 하나의 열 그룹에 포함되는 열의 개수, 상기

는 패리티의 비트 그룹의 크기를 결정하는 변수, 상기

는 LDPC 부호어의 길이, 상기

는 LDPC 정보 비트들의 길이를 의미한다. 여기서, 상기

는

이고, 패리티 비트 그룹의 개수는

이다. 예를 들어, 상기

는 1일 수 있다.

상기 <수학식 9> 및 상기 <수학식 10>에 나타난 j번째 패리티 그룹

을 구성하는 패리티 비트들은 동일하다. 다시 말해, 각 패리티 그룹을 구성하는 패리티 비트들은 변경되지 아니한다. 단, 패리티 비트들의 위치를 상기 <수학식 9>에 따라 변환하면, 변환 후의 비트들

를 기반으로 연속된 비트들이 하나의 그룹으로 구성되므로, 처리상 편리성이 증가된다. 패리티 비트들을 패리티 비트 그룹 단위로 천공하는 것은 상기 <수학식 9>, 상기 <수학식 10>, 상기 도 5a, 상기 도 5b와 같은 변환 절차 없이도 수행될 수 있다.

동일 그룹 내의 비트들은 동일한 차수와 동일한 사이클 특성을 가지므로, 그룹 단위로 천공 패턴을 결정하면 비트 단위로 최적의 천공 패턴을 찾는 것과 동일한 성능이 보장된다. 그러므로, 본 발명은 패리티 비트 그룹을 단위로 천공 패턴을 결정한다.

상술한 바와 같이, 주어진 (

,

) 길이의 부호에 대하여

개 비트를 단축하고

개 비트를 천공할 때, 최적의 단축되는 비트들과 천공되는 비트들의 순서인 단축 패턴 및 천공 패턴을 결정하는 규칙은 다음과 같다.

BCH 부호와 LDPC 부호를 연접하여 사용할 경우, BCH 부호의 패리티 비트들은 단축되지 아니함이 바람직하다. 그러므로, BCH 부호의 패리티 비트들을 포함하는 그룹은 가장 늦은 단축 순서를 가지며, 상기 BCH 부호의 패리티 비트들을 포함하는 그룹에서 단축되는 비트들의 개수는

개로 결정된다. 여기서, 상기

는 BCH 패리티 비트들을 포함하는 그룹들의 개수이다. 만일, BCH 부호의 패리티 비트의 개수가 상기 비트 그룹의 비트의 개수 M 보다 크면, 2개 이상의 그룹들이 가장 늦은 단축 순서를 가질 수 있다. 상기 도 4의 경우, BCH 부호의 패리티 비트들은 맨 마지막 그룹에 포함된다. 상기 BCH 부호의 패리티 비트들의 위치는 부호율 및 부호의 크기에 따라 달라 질 수 있다.

본 발명의 실시 예에 따른 단축 패턴 및 천공 패턴은 다음과 같은 규칙들에 따라 결정될 수 있다.

[규칙 1] 주어진 (

,

) 길이의 부호에 대하여, 정보 비트의 개수가 고정인 경우 및 가변인 경우 서로 다른 단축 패턴 및 천공 패턴이 정의된다. 정보 비트의 개수가 고정인 경우, 하나의 길이에 대하여서만 최적의 단축 천공 비트 패턴을 결정하면 충분하다, 하지만, 정보 비트의 개수가 가변인 경우, 다수의 길이들에 대하여 최적의 단축 패턴 및 천공 패턴이 필요하다.

[규칙 2] 변조 방식에 따라 달라지는 단축 패턴 및 천공 패턴이 정의된다.

[규칙 3] 단축 및 천공 비율에 따라 달라지는 다른 단축 패턴 및 천공 패턴이 정의된다. 예를 들어, 하기 <수학식 11>과 같이 상기 단축되는 비트의 개수 및 천공되는 비트의 개수 사이의 관계식이 적용될 수 있다. 이 경우, 상수 A 및 상수 B 값에 따라 상기 단축 및 천공 비율이 결정된다.

상기 <수학식 11>에서, 상기

는 천공 비트 개수, 상기

는 단축 비트 개수, 상기

및 상기

는 단축 및 천공 비율을 결정하는 상수들을 의미한다. 상기

는 0보다 큰 상수로서, 상기 천공과 단축의 비율을 의미한다. 다시 말해, 상기

의 값은 부호화율과 관계된다. 상기

는 양수, 음수 또는 0일 수 있는 값으로서, 보정 팩터(factor)이다. 실제 천공을 하는 비트의 개수

값은 상기 <수학식 11>을 기반으로 얻어진

값에서 사용되는 변조 방식 및 전송 방식 등을 고려하여 보정할 수도 있음은 자명하다. 일 예로, 실제 전송되는 부호어 비트의 개수를 변조방식을 구성하는 비트의 배수로 만들기 위하여 상기 <수학식 11>을 기반으로 얻어진

는 보정이 가능하다

상기 <수학식 11>에 따르면, 상기

및 상기

의 값에 따라서 주어진 단축 비트 개수

에 대응되는 천공 비트 개수

가 결정된다. 따라서, 상기

및 상기

의 값에 따라서 다른 천공 패턴 내지 단축 패턴이 정의된다.

이하 본 발명은 단축 패턴 및 천공 패턴을 결정하는 과정에 대하여 상세히 설명한다.

[단계 1] 본 발명은 LDPC 부호어 비트들을

개 비트들을 포함하는 정보 비트 그룹들 및

개 비트들을 포함하는 패리티 비트 그룹들로 구분한다.

[단계 2] 본 발명은 다수의 정보 비트 그룹들 중 단축되는 정보 비트 그룹을 결정한다. 단축되는 정보 비트 그룹은 패리티 검사 행렬 중 삭제되는 열 그룹에 대응된다. 적절한 열 그룹이 삭제되었을 때, 최적의 부호화 성능이 유지될 수 있다.

[단계 3] 본 발명은 상기 단축되는 비트 그룹 또는 단축되는 비트들의 개수를 기반으로 상기 <수학식 11>에 따라 천공될 패리티 비트 개수를 결정하고, 천공 비트 개수에 대응되는 패리티 비트 그룹들 개수만큼 천공할 패리티 비트 그룹을 선택한다. 즉,

개 비트 그룹이 단축된 경우,

개 비트가 단축된 것이므로,

개의 패리티 비트 그룹이 천공되어야 한다, 이에 따라, 본 발명은 패리티 검사 행렬에서 천공이 되어도 우수한 성능을 보장할 수 있는 패리티 부분(part)의

개의 열 그룹들에 대응되는 패리티 비트 그룹들을 선택하고, 상기 패리티 검사 행렬에서 패리티의 선택된 열 그룹들에 대응되는 패리티 비트 그룹을 천공하도록 천공 패턴을 정의한다. 상기 패리티 검사 행렬 내의 패리티 부분의 열 그룹들은 패리티 비트 그룹들 내의 비트들에 대응되는 패리티 부분의 열들을 의미한다. 이때, 패리티 검사 행렬의 행 차수(row degree)가 일정하도록

개의 열 그룹들이 선택된다.

[단계 4] 본 발명은 모든 비트 그룹들이 선택될 때까지 상기 단계 2 및 상기 단계 3을 반복한다.

이하, 본 발명은 상기 도 1의 구조를 갖는 다수의 패리티 검사 행렬을 위해 상술한 바와 같이 정의된 단축 패턴 및 천공 패턴의 예들을 설명한다. 이하, 본 발명은

=1,

=1의 경우를 예로 들어 설명한다.

LDPC 부호어 길이 (

) 및 부호율 (

)에 대하여 하기 <표 2>와 같이 LDPC 정보 비트들의 길이(

), 그룹에 포함되는 비트 개수(

), 비트 그룹의 개수(

), 패리티 비트 그룹 개수 (

)이 결정될 수 있다. 상기 비트 그룹의 개수(

)는 BCH 패리티 비트의 개수에 따라 달라질 수 있다. 여기서, 상기

은 상기 도 1과 같은 구성의 패리티 검사 행렬의 하나의 열 그룹에 포함되는 열들의 개수를 나타낸다. 즉, 상기

은

=1,

=1인 경우에 하나의 패리티 비트 그룹 및 하나의 비트 그룹에 포함되는 비트 개수를 의미한다.

LDPC 부호어 길이

가 16200, 부호율

이 1/3,

이 360인 경우, 패리티 검사 행렬은 <표 3>과 같다. 패리티 검사 행렬을 표현함에 있어서, 일반적으로 하기 <표 3>과 같이 열 그룹 인덱스는 배제될 수 있다.

LDPC 부호어 길이

가 16200, 부호율

이 1/5,

이 360인 경우, 패리티 검사 행렬은 <표 4>와 같다.

LDPC 부호어 길이

가 4320, 부호율

이 2/3,

이 72인 경우, 패리티 검사 행렬은 <표 5>와 같다.

LDPC 부호어 길이

가 4320, 부호율

이 1/2,

이 72인 경우, 패리티 검사 행렬은 이하 <표 6>과 같다.

LDPC 부호어 길이

가 4320, 부호율

이 1/3,

이 72인 경우, 패리티 검사 행렬은 <표 7>과 같다.

LDPC 부호어 길이

가 4320, 부호율

이 1/4,

이 72인 경우, 패리티 검사 행렬은 <표 8>과 같다.

LDPC 부호어 길이

가 4320, 부호율

이 1/5,

이 72인 경우, 패리티 검사 행렬은 <표 9>와 같다.

본 발명의 제1실시 예에 따라, 상기 <표 3>과 같이

가 16200,

이 1/3 인 패리티 검사 행렬을 기반으로 BPSK 또는 QPSK 변조 방식을 사용하고, <수학식 11>의 A=5/3, B=0인 경우, 단축 패턴은 하기 <표 10>, 천공 패턴은 하기 <표 11>과 같이 정의될 수 있다.

상기

는 x번째로 단축되는 비트 그룹의 인덱스를 의미한다. 즉, 0번째로 단축되는 비트 그룹의 인덱스

는 13으로서, 13번째 비트 그룹인

이 0번째로, 다시 말해, 가장 먼저 단축된다.

상기

는 x번째로 천공되는 패리티 비트 그룹의 인덱스를 의미한다. 즉, 0번째로 천공되는 패리티 비트 그룹의 인덱스

는 27으로서, 27번째 패리티 비트 그룹인

이 0번째로, 다시 말해, 가장 먼저 천공된다.

본 발명의 제2실시 예에 따라, 상기 <표 3>과 같이

가 16200,

이 1/3 인 패리티 검사 행렬을 기반으로 BPS 내지 QPSK 변조 방식을 사용하고, 상기 <수학식 11>의 A=7/4, B=0인 경우, 단축 패턴은 하기 <표 12>, 천공 패턴은 하기 <표 13>과 같이 정의될 수 있다.

상기

는 13으로서, 13번째 비트 그룹인

이 0번째로, 다시 말해, 가장 먼저 단축된다.

상기

는 27으로서, 27번째 패리티 비트 그룹인

이 0번째로, 다시 말해, 가장 먼저 천공된다.

본 발명의 제3실시 예에 따라, 상기 <표 3>과 같이

가 16200,

이 1/3 인 패리티 검사 행렬을 기반으로 BPSK 또는 QPSK 변조 방식을 사용하고, <수학식 11>의 A=9/5, B=0인 경우, 단축 패턴은 하기 <표 14>, 천공 패턴은 하기 <표 15>와 같이 정의될 수 있다.

상기

는 13으로서, 13번째 비트 그룹인

이 0번째로, 다시 말해, 가장 먼저 단축된다.

상기

는 27으로서, 27번째 패리티 비트 그룹인

이 0번째로, 다시 말해, 가장 먼저 천공된다.

본 발명의 제4실시 예에 따라, 상기 <표 3>과 같이

가 16200,

이 1/3 인 패리티 검사 행렬을 기반으로 16 QAM 변조 방식을 사용하고, 상기 <수학식 11>의 A=5/3, B=0인 경우, 단축 패턴은 하기 <표 16>, 천공 패턴은 하기 <표 17>과 같이 정의될 수 있다.

본 발명의 제5실시 예에 따라, 상기 <표 3>과 같이

가 16200,

이 1/3 인 패리티 검사 행렬을 기반으로, 16 QAM 변조 방식을 사용하고, 상기 <수학식 11>의 A=7/4, B=0인 경우, 단축 패턴은 하기 <표 18>, 천공 패턴은 하기 <표 19>와 같이 정의될 수 있다.

본 발명의 제6실시 예에 따라, 상기 <표 3>과 같이

가 16200,

이 1/3 인 패리티 검사 행렬을 기반으로, 16 QAM 변조 방식을 사용하고, <수학식 11>의 A=9/5, B=0인 경우, 단축 패턴은 하기 <표 20>, 천공 패턴은 하기 <표 21>과 같이 정의될 수 있다.

본 발명의 제7실시 예에 따라, 상기 <표 4>와 같이

가 16200,

이 1/5 인 패리티 검사 행렬을 기반으로, BPSK 또는 QPSK 변조 방식을 사용하고, <수학식 11>의 A=7/2, B=0인 경우, 단축 패턴은 하기 <표 22>, 천공 패턴은 하기 <표 23>과 같이 정의될 수 있다.

본 발명의 제8실시 예에 따라, 상기 <표 4>와 같이

가 16200,

이 1/5 인 패리티 검사 행렬을 기반으로, BPSK 또는 QPSK 변조 방식을 사용하고, <수학식 11>의 A=11/3, B=0인 경우, 단축 패턴은 하기 <표 24>, 천공 패턴은 하기 <표 25>와 같이 정의될 수 있다.

본 발명의 제9실시 예에 따라, 상기 <표 4>와 같이

가 16200,

이 1/5 인 패리티 검사 행렬을 기반으로, BPSK 또는 QPSK 변조 방식을 사용하고, <수학식 11>의 A=15/4, B=0인 경우, 단축 패턴은 하기 <표 26>, 천공 패턴은 하기 <표 27>과 같이 정의될 수 있다.

본 발명의 제10실시 예에 따라, 상기 <표 4>와 같이

가 16200,

이 1/5 인 패리티 검사 행렬을 기반으로, 16 QAM 변조 방식을 사용하고, <수학식 11>의 A=7/2, B=0인 경우, 단축 패턴은 하기 <표 28>, 천공 패턴은 하기 <표 29>와 같이 정의될 수 있다.

본 발명의 제11실시 예에 따라, 상기 <표 4>와 같이

가 16200,

이 1/5 인 패리티 검사 행렬을 기반으로, 16 QAM 변조 방식을 사용하고, <수학식 11>의 A=11/3, B=0인 경우, 단축 패턴은 하기 <표 30>, 천공 패턴은 하기 <표 31>과 같이 정의될 수 있다.

본 발명의 제12실시 예에 따라, 상기 <표 4>와 같이

가 16200,

이 1/5 인 패리티 검사 행렬을 기반으로, 16 QAM 변조 방식을 사용하고, <수학식 11>의 A=15/4, B=0인 경우, 단축 패턴은 하기 <표 32>, 천공 패턴은 하기 <표 33>과 같이 정의될 수 있다.

본 발명의 제13실시 예에 따라, 상기 <표 8>과 같이

가 4320,

이 1/4 인 패리티 검사 행렬을 기반으로, BPSK, QPSK 또는 16 QAM 변조 방식을 사용하고, <수학식 11>의 A=7/4, B=0 또는 A=9/5, B=0인 경우, 단축 패턴은 하기 <표 34>, 천공 패턴은 하기 <표 35>과 같이 정의될 수 있다.

본 발명의 제14실시 예에 따라, 상기 <표 9>와 같이

가 4320,

이 1/5 인 패리티 검사 행렬을 기반으로, BPSK 또는 QPSK 변조 방식을 사용하고, <수학식 11>의 A=15/4, B=0인 경우, 단축 패턴은 하기 <표 36>, 천공 패턴은 하기 <표 37>과 같이 정의될 수 있다.

BCH 부호의 패리티 비트의 개수가 M=72 이상일 경우,

=11 삭제될 수 있다.

본 발명의 제15실시 예에 따라, 상기 <표 9>와 같이

가 4320,

이 1/5 인 패리티 검사 행렬을 기반으로, BPSK 또는 QPSK 변조 방식을 사용하고, <수학식 11>의 A=15/4, B=525인 경우, 단축 패턴은 하기 <표 38>, 천공 패턴은 하기 <표 39>와 같이 정의될 수 있다.

BCH 부호의 패리티 비트의 개수가 M=72 이상일 경우,

=11 삭제될 수 있다.

본 발명의 제16실시 예에 따라, 상기 <표 9>와 같이

가 4320,

이 1/5인 패리티 검사 행렬을 기반으로, BPSK 또는 QPSK 변조 방식을 사용하고, <수학식 11>의 A=7/2, B=0인 경우, 단축 패턴은 하기 <표 40>, 천공 패턴은 하기 <표 41>과 같이 정의될 수 있다.

BCH 부호의 패리티 비트의 개수가 M=72 이상일 경우,

=11 삭제될 수 있다.

본 발명의 제17실시 예에 따라, 상기 <표 7>과 같이

가 4320,

이 1/3인 패리티 검사 행렬을 기반으로, BPSK 또는 QPSK 변조 방식을 사용하고, <수학식 11>의 A=9/5, B=380인 경우, 단축 패턴은 하기 <표 42>, 천공 패턴은 하기 <표 43>과 같이 정의될 수 있다.

BCH 부호의 패리티 비트의 개수가 M=72 이상일 경우,

=19 삭제될 수 있다.

상기 도 3을 참고하여 설명한 바와 같이, 상기 패리티 검사 행렬의 열 그룹의 위치를 변경할 경우, 이에 상응하도록 단축 패턴도 변경될 수 있다. 예를 들어, 차수가 높은 열 그룹이 패리티 검사 행렬의 가장 앞 부분으로 배치될 수 있다.

LDPC 부호어 길이

가 4320, 부호율

이 1/4,

이 72인 경우, 상기 <표 8>의 패리티 검사 행렬은 하기 <표 44>와 같이 변경 가능하다.

부호어 길이

가 4320, 부호율

이 1/5,

이 72인 경우, 상기 <표 9>의 패리티 검사 행렬은 하기 <표 45>와 같이 변경 가능하다.

상기 변경된 패리티 검사 행렬을 기반으로 LDPC 부호화를 수행하는 시스템에서, 상기 도 3을 참고하여 설명한 바와 같이, 변경된 패리티 검사 행렬에 상응하게 단축 패턴도 변경이 가능하다. 그러나, 패리티 검사 행렬의 정보어 파트 행렬만 변경되는 것이므로, 천공 패턴은 동일하게 사용할 수 있다.

본 발명의 제18실시 예에 따라, 상기 <표 44>과 같이

가 4320,

이 1/4인 패리티 검사 행렬을 기반으로, BPSK, QPSK 또는 16 QAM 변조 방식을 사용하고, <수학식 11>의 A=7/4, B=0 또는 A=5/9, B=0인 경우, 단축 패턴은 하기 <표 46>, 천공 패턴은 하기 <표 47>과 같이 정의될 수 있다.

BCH 부호의 패리티 비트의 개수가 M=72 이상일 경우,

=14 삭제될 수 있다.

본 발명의 제19실시 예에 따라, 상기 <표 45>과 같이

가 4320,

이 1/5인 패리티 검사 행렬을 기반으로, BPSK 또는 QPSK 변조 방식을 사용하고, <수학식 11>의 A=15/4, B=0인 경우, 단축 패턴은 하기 <표 48>, 천공 패턴은 하기 <표 49>와 같이 정의될 수 있다.

BCH 부호의 패리티 비트의 개수가 M=72 이상일 경우, '

=11'은 삭제될 수 있다.

본 발명의 제20실시 예에 따라, 상기 <표 45>과 같이

가 4320,

이 1/5인 패리티 검사 행렬을 기반으로, BPSK 또는 QPSK 변조 방식을 사용하고, <수학식 11>의 A=15/4, B=525인 경우, 단축 패턴은 하기 <표 50>, 천공 패턴은 하기 <표 51>와 같이 정의될 수 있다.

BCH 부호의 패리티 비트의 개수가 M=72 이상일 경우, '

=11'은 삭제될 수 있다.

본 발명의 제21실시 예에 따라, 상기 <표 45>과 같이

가 4320,

이 1/5인 패리티 검사 행렬을 기반으로, BPSK 또는 QPSK 변조 방식을 사용하고, <수학식 11>의 A=7/2, B=0인 경우, 단축 패턴은 하기 <표 52>, 천공 패턴은 하기 <표 53>와 같이 정의될 수 있다.

BCH 부호의 패리티 비트의 개수가 M=72 이상일 경우, '

=11'은 삭제될 수 있다.

본 발명은 상기 <표 10> 내지 상기 <표 43> 및 상기 <표 46> 내지 상기 <표 53>을 통해 부호어 길이, 부호율, 천공 및 단축 패턴, 변조 방식에 따른 단축 패턴 및 천공 패턴을 설명하였다.

LDPC 부호어 길이

가 16200, 부호율

이 1/3,

이 360인 경우, 또 다른 패리티 검사 행렬은 하기 <표 54>와 같을 수 있다.

본 발명의 제22실시 예에 따라, 상기 <표 54>와 같이

가 16200,

이 1/3인 패리티 검사 행렬을 기반으로, BPSK 또는 QPSK 변조 방식을 사용하고, <수학식 11>의 A=9/5, B=0인 경우, 단축 패턴은 하기 <표 55>, 천공 패턴은 하기 <표 56>과 같이 정의될 수 있다.

LDPC 부호어 길이

가 16200, 부호율

이 1/5,

이 360인 경우, 또 다른 패리티 검사 행렬은 하기 <표 57>과 같을 수 있다.

본 발명의 제23실시 예에 따라, 상기 <표 57>과 같이

가 16200,

이 1/5인 패리티 검사 행렬을 기반으로, BPSK 또는 QPSK 변조 방식을 사용하고, <수학식 11>의 A=4/15, B=0인 경우, 단축 패턴은 하기 <표 58>, 천공 패턴은 하기 <표 59>와 같이 정의될 수 있다.

본 발명은 상기 <표 55> 내지 상기 <표 56> 및 상기 <표 58> 내지 상기 <표 59>을 통해 부호어 길이, 부호율, 천공 및 단축 패턴, 변조 방식에 따른 단축 패턴 및 천공 패턴을 설명하였다.

이하, 본 발명은 상기 도 2의 구성을 참고하여 상기 <표 10> 내지 상기 <표 43>, 상기 <표 46> 내지 상기 <표 53>, 상기 <표 55> 내지 상기 <표 56> 및 상기 <표 58> 내지 상기 <표 59>와 같은 단축 패턴 및 천공 패턴을 이용하여 그룹 단위의 단축 및 천공을 수행하는 과정을 설명한다.

상기 제어부(202)는 상기 제로패딩부(204)로 BCH 정보 비트들의 길이

의 값 및 정보 비트들의 길이

의 값을 제공한다. 또한, 상기 제어부(202)는 천공될 비트 개수 또는 천공될 패리티 비트 그룹 개수를 결정하고, 상기 천공부(210)로 천공될 비트 개수 또는 천공될 패리티 비트 그룹 개수를 통지한다.

상기 제로패딩부(204)는 상기

의 값 및 상기

의 값과 상기 <표 10> 내지 상기 <표 43>, 상기 <표 46> 내지 상기 <표 53>, 상기 <표 55> 내지 상기 <표 56> 및 상기 <표 58> 내지 상기 <표 59> 중 적어도 하나와 같은 단축 패턴들에 따라 해당 위치들에 0의 값을 가지는 비트들을 패딩하고, 나머지 위치들에 상기 정보 비트들을 매핑한다. 구체적으로 설명하면, 상기 제로패딩부(204)는 하기 <수학식 12>와 같이 모든 비트들이 0으로 패딩되는 그룹의 개수를 결정한다.

상기 <수학식 12>에서, 상기

는 모든 비트들이 0으로 패딩되는 그룹의 개수, 상기

는 BCH 정보 비트들의 개수, 상기

는 정보 비트들의 개수, 상기

은 그룹에 포함되는 비트 개수를 의미한다. 예를 들어, 하나의 그룹에 72개 비트들이 포함되면, 상기

은 72이다.

즉,

개의 정보 비트 그룹

,

, …,

에 대하여, 그룹들의 모든 비트들이 0으로 패딩된다. 다시 말해, 상기 제로패딩부(204)는 정보 비트 그룹

,

, …,

에 포함되는 모든 비트들의 값을 0으로 설정한다. 그리고, 상기 제로패딩부(204)는 정보 비트 그룹

에서

개 비트들을 추가적으로 패딩한다. 예를 들어, 상기 정보 비트 그룹

에서 0으로 패딩되는 비트들은 전단 또는 후단

개 비트들일 수 있다. 그리고, 상기 제로패딩부(204)는 BCH 정보 비트들 중에서 패딩되지 아니한 비트 위치들에

개의 정보 비트들을 순차적으로 매핑한다. 여기서, 단축 패턴을 나타내는

는 부호율, 변조 방식, 단축 및 천공 비율에 따라 결정되는 값으로, 상기 <표 10> 내지 상기 <표 43>, 상기 <표 46> 내지 상기 <표 53>, 상기 <표 55> 내지 상기 <표 56> 및 상기 <표 58> 내지 상기 <표 59> 중 적어도 하나에서 정의된 바와 같다. 상술한 단축 패턴은 송신단에 의해 결정되거나 또는 미리 메모리에 저장되어 있을 수 있다. 여기서, 상기

는 상기 <수학식 7>에 나타난 j번째 비트 그룹을 의미한다.

하나의 그룹에 포함되는 비트 개수

이 정보 비트들 개수보다 크거나 같은 경우, 마지막 단축 순서의 그룹에 대응되는 패리티 검사 행렬의 열 그룹의 차수는 큰 것이 바람직하다. 그러므로, 마지막 단축 순서의 그룹

으로 할 수 있다. 이 경우, 상기 제로패딩부(204)는 다음과 같이 동작한다. 상기 제로패딩부(204)는 하기 <수학식 13>와 같이 모든 비트들이 0으로 패딩되는 그룹의 개수를 결정한다.

상기 <수학식 13>에서, 상기

는 정보 비트들 길이, 상기

은 하나의 그룹에 포함되는 비트 개수, 상기

는 모든 비트들이 0으로 패딩되는 그룹의 개수, 상기

은 비트 그룹 개수, 상기

는 BCH 정보 비트들의 개수를 의미한다.

즉,

개의 정보 비트 그룹

,

, …,

에 대하여, 그룹들의 모든 비트들이 0으로 패딩된다. 다시 말해, 상기 제로패딩부(204)는

개의 정보 비트 그룹

,

, …,

에 포함되는 모든 비트들의 값을 0으로 설정한다. 만일,

가

와 동일한 경우, 상기 제로패딩부(204)는 정보 비트 그룹

에 포함되는

개 정보 비트들을 0으로 패딩한다. 예를 들어, 상기 정보 비트 그룹

에서 0으로 패딩되는 비트들은 전단 또는 후단

개 비트들일 수 있다. 반면,

가

와 동일하지 아니하면, 상기 제로패딩부(204)는 정보 비트 그룹

에 포함되는

개 비트들을 0으로 패딩한다. 예를 들어, 상기 그룹

에서 0으로 패딩되는 비트들은 전단 또는 후단

개 비트들일 수 있다. 여기서, 단축 패턴을 나타내는

는 부호율, 변조 방식, 단축 및 천공 비율에 따라 결정되는 값으로, 상기 <표 10> 내지 상기 <표 43>, 상기 <표 46> 내지 상기 <표 53>, 상기 <표 55> 내지 상기 <표 56> 및 상기 <표 58> 내지 상기 <표 59> 중 적어도 하나에서 정의된 바와 같다. 여기서, 상기

는 상기 <수학식 7>에 나타난 j번째 비트 그룹을 의미한다.

상기 천공부(210)는 주어진 천공 비트의 개수

에 대하여 하기 <수학식 14>와 같이 모든 비트들이 천공될 그룹 개수를 결정한다.

상기 <수학식 14>에서, 상기

는 모든 비트들이 천공될 그룹 개수, 상기

는 천공될 비트의 개수, 상기

은 하나의 패리티 비트 그룹에 포함되는 비트 개수, 상기

는 LDPC 부호어의 길이, 상기

는 LDPC 정보 비트들의 개수를 의미한다. 예를 들어, 하나의 패리티 비트 그룹에 72 비트들이 포함되는 경우, 상기

은 72이다.

상기 천공부(210)는 상기

개의 패리티 비트 그룹

,

, …,

내의 모든 패리티 비트들을 천공한다. 그리고, 상기 천공부(210)는 패리티 비트 그룹

에서 (

)개 비트들을 추가적으로 천공한다. 예를 들어, 상기 그룹

에서 천공되는 비트들은 전단 또는 후단의 (

)개 비트들일 수 있다. 여기서, 천공 패턴을 나타내는 상기

는 부호율, 부호어 길이, 변조 방식, 천공 및 단축 비율에 따라 결정되는 값으로, 상기 <표 10> 내지 상기 <표 43>, 상기 <표 46> 내지 상기 <표 53>, 상기 <표 55> 내지 상기 <표 56> 및 상기 <표 58> 내지 상기 <표 59> 중 적어도 하나에서 정의된 바와 같다. 상술한 천공 패턴은 송신단에 의해 결정되거나 또는 미리 메모리에 저장되어 있을 수 있다. 여기서, 상기

는 상기 <수학식 8> 또는 상기 <수학식 10>에 나타난 j번째 비트 그룹을 의미한다.

또한, 상기 천공부(210)는 상기 제로 패딩부(204)에서 패딩된 비트들을 제거 할 수 있다. 본 발명은 단축과 천공을 모두 고려하여 설명하였으나, 단축 및 천공은 독립적으로 수행될 수 있다.

이하, 본 발명은 도 6를 참고하여 단축 과정을 설명한다.

600단계에서, 상기 <수학식 12>와 같이

를 구한다. 상기

는 모든 비트들이 단축되는 비트 그룹의 개수이다. 상기 M값은 부호어 길이

가 4320일 경우 M=72이며, 상기

가 16200일 경우 M=360이다. 602단계에서, 상기

개의 비트 그룹들(

,

, …,

) 내의 모든 비트들이 0으로 패딩된다. 상기

은 상기 <표 10> 내지 상기 <표 43>, 상기 <표 46> 내지 상기 <표 53>, 상기 <표 55> 내지 상기 <표 56> 및 상기 <표 58> 내지 상기 <표 59> 중 적어도 하나에서 정의한 정보 비트 그룹의 인덱스 값으로 부호율과 변조 방식과 천공과 단축의 비율에 따라 달라지는 값이다. 604단계에서, 비트 그룹

의 마지막 비트부터 (

)개 비트들이 0으로 패딩된다. 또는, 비트 그룹

의 첫 비트부터 (

)개 비트들이 0으로 패딩될 수 있다. 상기 604단계는 패딩될 비트 개수에 따라 생략될 수 있다. 예를 들어, (

)가 0인 경우, 즉 패딩될 비트 수가 M의 배수인 경우, 상기 604단계의 추가적인 패딩 단계는 생략될 수 있다. 606단계에서, 상기 패딩되지 아니한 비트 위치들에 입력되는 정보 비트들이 매핑된다.

예를 들어,

는 4320, R은 1/4, A는 7/4, B는 0이고, BPSK변조 방식을 사용할 경우, LDPC 비트 그룹의 개수는 15이며 한 그룹 내의 비트들의 개수는 72이다. 만약 입력되는 비트의 개수

는 300이고, 입력되는 비트

이고, BCH 정보 비트들의 개수

이라 하자. 상기 600단계에 의하여

이다. 상기 단계 602에 의하여 9개의 비트 그룹

,

, 즉,

,

의 모든 비트들이 0으로 패딩된다. 단계 604에 의하여,

의 마지막 비트들부터

개 비트들에 '0'를 패딩한다. 단계 606에 의하여, 상기 0으로 패딩되지 아니한 비트 위치들에 상기

들이 차례로 매핑된다.

이하 본 발명은 상술한 바와 같이 단축 및 천공을 수행하는 송신단 및 수신단의 동작 및 구성을 도면을 참고하여 상세히 설명한다.

도 7a 및 도 7b는 본 발명의 실시 예에 따른 통신/방송 시스템에서 송신단의 동작 절차를 도시하고 있다.

상기 도 7a 및 상기 도 7b를 참고하면, 상기 송신단은 701단계에서 패딩될 비트 개수를 결정한다. 상기 패딩될 비트는 단축되는 비트로서, 부호화를 위한 입력 비트 개수, 즉, BCH 정보 비트 개수가 제공되는 정보 비트 개수보다 큰 때 발생한다. 즉, 상기 송신단은 상기 부호화를 위한 입력 비트 개수인 BCH 정보 비트 개수에서 정보 비트 개수를 감산함으로써, 상기 0으로 패딩될 비트 개수를 결정한다.

이어, 상기 송신단은 703단계로 진행하여 단축 패턴을 결정한다. 즉, 상기 송신단은 미리 정의된 적어도 하나의 단축 패턴을 저장하고 있으며, 저장된 적어도 하나의 단축 패턴 중 현재 조건에 대응되는 단축 패턴을 선택한다. 예를 들어, 상기 단축 패턴은 부호어 길이, 부호율, 단축 및 천공 비율, 변조 방식 등에 따라 정의될 수 있다. 예를 들어, 적어도 하나의 단축 패턴은 정보 비트들을 일정 개수 단위로 분할한 비트 그룹 단위로 정의되어 있다. 예를 들어, 상기 적어도 하나의 단축 패턴은 상기 <표 10>, 상기 <표 12>, 상기 <표 14>, 상기 <표 16>, 상기 <표 18>, 상기 <표 20>, 상기 <표 22>, 상기 <표 24>, 상기 <표 26>, 상기 <표 28>, 상기 <표 30>, , 상기 <표 32>, 상기 <표 34>, 상기 <표 36>, 상기 <표 38>, 상기 <표 40>, 상기 <표 42>, 상기 <표 46>, 상기 <표 48>, 상기 <표 50>, 상기 <표 52>, 상기 <표 55>, 상기 <표 58> 중 적어도 하나를 포함할 수 있다. 본 발명의 다른 실시 예에 따라, 상기 송신단은, 상기 단축 패턴을 미리 저장하지 아니하고, 현재 조건에 따라 상기 단축 패턴을 생성할 수 있다. 예를 들어, 상기 생성되는 단축 패턴은 상기 <표 10>, 상기 <표 12>, 상기 <표 14>, 상기 <표 16>, 상기 <표 18>, 상기 <표 20>, 상기 <표 22>, 상기 <표 24>, 상기 <표 26>, 상기 <표 28>, 상기 <표 30>, , 상기 <표 32>, 상기 <표 34>, 상기 <표 36>, 상기 <표 38>, 상기 <표 40>, 상기 <표 42>, 상기 <표 46>, 상기 <표 48>, 상기 <표 50>, 상기 <표 52>, 상기 <표 55>, 상기 <표 58> 중 적어도 하나를 포함할 수 있다.

상기 단축 패턴을 결정한 후, 상기 송신단은 705단계로 진행하여 모든 비트들이 0으로 패딩될 비트 그룹 개수(N_pad)를 결정한다. 상기 모든 비트들이 0으로 패딩될 비트 그룹은 모든 비트들이 단축될 비트 그룹을 의미한다. 즉, 상기 송신단은 상기 0으로 패딩될 비트 개수를 비트 그룹 당 비트 개수로 나누고, 나눗셈 결과보다 작은 최대 정수 값을 상기 N_pad로 결정한다. 만일, 상기 정보 비트 개수가 하나의 비트 그룹에 포함되는 비트 개수보다 작은 경우, 상기 정보 비트들은 하나의 비트 그룹에 모두 포함될 수 있다. 따라서, 이 경우, 상기 N_pad은 전체 비트 그룹 개수보다 1 작은 값이 된다.

이어, 상기 송신단은 707단계로 진행하여 상기 N_pad가 0보다 큰지 확인한다. 다시 말해, 상기 송신단은 상기 모든 비트들이 0으로 패딩될 비트 그룹이 적어도 하나 존재하는지 판단한다. 만일, 상기 N_pad가 0보다 크지 아니한 경우, 상기 송신단은 이하 709단계를 생략하고, 이하 711단계로 진행한다.

반면, 상기 N_pad가 0보다 크면, 상기 송신단은 709단계로 진행하여 상기 705단계에서 결정된 단축 패턴에 의해 지시되는 0번째 내지 N_pad-1번째 비트 그룹들 내의 모든 비트들을 0으로 패딩한다. 이어, 상기 송신단은 711단계로 진행하여 N_pad번째 비트 그룹 내의 일부 비트들을 0 비트들로 설정한다. 이때, 상기 N_pad번째 비트 그룹에서 상기 0 비트들로 설정되는 일부 비트들은 미리 정의된 규칙에 따라 선택된다. 예를 들어, 상기 0 비트들로 설정되는 일부 비트들은 상기 N_pad번째 비트 그룹 전단 또는 후단의 일부 비트들일 수 있다. 단, 상기 0번째 내지 상기 N_pad-1번째 비트 그룹들 내의 모든 비트들을 0으로 패딩함으로써 모든 비트들의 패딩이 완료된 경우, 상기 711단계는 생략될 수 있다. 그리고, 상기 송신단은 713단계로 진행하여 BCH 정보 비트들에서 패딩되지 아니한 비트 위치들에 정보 비트들을 매핑한다. 즉, 상기 송신단은 상기 709단계 내지 상기 713단계를 통해 상기 단축 패턴에 의해 지시되는 순서에 따른 비트 그룹들의 비트들을 패딩하고, 나머지 비트들의 위치에 상기 정보 비트들을 매핑한다.

이후, 상기 송신단은 715단계로 진행하여 패딩된 정보 비트들에 대한, 즉, BCH 정보 비트들에 대한 부호화를 수행한다. 이때, 상기 송신단은 다수의 부호화 기법들을 연접하여 수행할 수 있다. 예를 들어, 상기 송신단은 BCH 부호화 및 LDPC 부호화를 순차적으로 수행할 수 있다. 이 경우, 상기 송신단은 상기 BCH 정보 비트들에 대한 BCH 부호화를 수행하고, LDPC 정보 비트들, 즉, 상기 BCH 부호화 결과 생성된 BCH 부호어에 대한 LDPC 부호화를 수행할 수 있다. 본 발명의 다른 실시 예에 따라, 상기 송신단은 상기 BCH 정보 비트들, 즉, 상기 0으로 패딩된 정보 비트들에 대한 LDPC 부호화만을 수행할 수 있다. 상기 BCH 부호화 없이 상기 LDPC 부호화만 수행되는 경우, 상기 BCH 정보 비트들은 LDPC 정보 비트들로 지칭될 수 있다.

상기 부호화를 수행한 후, 상기 송신단은 717단계로 진행하여 천공될 비트 개수를 결정한다. 예를 들어, 상기 송신단은 단축된 비트 개수 및 부호화율에 관계된 값에 따라, 다시 말해, 천공 및 단축 비율에 따라 상기 천공될 비트 개수를 결정할 수 있다. 예를 들어, 상기 단축된 비트 개수 및 부호화율에 관계된 값은 상기 <수학식 11>과 같이 정의될 수 있다. 또한, 상기 송신단은 상기 패리티 검사 행렬의 구조 내지 입력 비트들의 개수를 고려하여 천공될 비트의 개수를 결정할 수 있다.

상기 천공될 비트 개수를 결정한 후, 상기 송신단은 719단계로 진행하여 천공 패턴을 결정한다. 즉, 상기 송신단은 미리 정의된 적어도 하나의 천공 패턴을 저장하고 있으며, 저장된 적어도 하나의 천공 패턴 중 현재 조건에 대응되는 천공 패턴을 선택한다. 예를 들어, 상기 천공 패턴은 부호어 길이, 부호율, 단축 및 천공 비율, 변조 방식 등에 따라 정의될 수 있다. 예를 들어, 적어도 하나의 천공 패턴은 패리티 비트들을 일정 개수 단위로 분할한 패리티 비트 그룹 단위로 정의된다. 예를 들어, 상기 적어도 하나의 천공 패턴은 상기 <표 11>, 상기 <표 13>, 상기 <표 15>, 상기 <표 17>, 상기 <표 19>, 상기 <표 21>, 상기 <표 23>, 상기 <표 25>, 상기 <표 27>, 상기 <표 29>, 상기 <표 31>, 상기 <표 33>, 상기 <표 35>, 상기 <표 37>, 상기 <표 39>, 상기 <표 41>, 상기 <표 43>, 상기 <표 47>, 상기 <표 49>, 상기 <표 51>, 상기 <표 53>, 상기 <표 56>, 상기 <표 59> 중 적어도 하나를 포함할 수 있다. 본 발명의 다른 실시 예에 따라, 상기 송신단은, 상기 천공 패턴을 미리 저장하지 아니하고, 현재 조건에 따라 상기 천공 패턴을 생성할 수 있다. 예를 들어, 상기 생성되는 천공 패턴은 상기 <표 11>, 상기 <표 13>, 상기 <표 15>, 상기 <표 17>, 상기 <표 19>, 상기 <표 21>, 상기 <표 23>, 상기 <표 25>, 상기 <표 27>, 상기 <표 29>, 상기 <표 31>, 상기 <표 33>, 상기 <표 35>, 상기 <표 37>, 상기 <표 39>, 상기 <표 41>, 상기 <표 43>, 상기 <표 47>, 상기 <표 49>, 상기 <표 51>, 상기 <표 53>, 상기 <표 56>, 상기 <표 59> 중 적어도 하나를 포함할 수 있다.

상기 천공 패턴을 결정한 후, 상기 송신단은 721단계로 진행하여 모든 패리티 비트들이 천공될 패리티 비트 그룹 개수(N_punc _{_} _group)를 결정한다. 즉, 상기 송신단은 상기 천공될 패리티 비트 개수를 패리티 비트 그룹 당 비트 개수로 나누고, 나눗셈 결과보다 작은 최대 정수 값을 상기 N_punc _{_} _group 로 결정한다. 만일, 상기 천공되지 아니할 비트 개수가 하나의 패리티 비트 그룹에 포함되는 비트 개수보다 작은 경우, 상기 천공되지 아니할 비트들은 하나의 패리티 비트 그룹에 모두 포함될 수 있다. 따라서, 이 경우, 상기 N_punc _{_} _group은 전체 패리티 비트 그룹 개수보다 1 작은 값이 된다.

이어, 상기 송신단은 723단계로 진행하여 상기 N_punc _{_} _group이 0보다 큰지 확인한다. 다시 말해, 상기 송신단은 상기 모든 패리티 비트들이 천공될 패리티 비트 그룹이 적어도 하나 존재하는지 판단한다. 만일, 상기 N_punc _{_} _group이 0보다 크지 아니한 경우, 상기 송신단은 이하 725단계를 생략하고, 이하 727단계로 진행한다.

반면, 상기 N_punc _{_} _group이 0보다 크면, 상기 송신단은 725단계로 진행하여 상기 719단계에서 결정된 천공 패턴에 의해 지시되는 0번째 내지 N_punc _{_} _group-1번째 패리티 비트 그룹들 내의 모든 패리티 비트들을 천공한다. 이어, 상기 송신단은 727단계로 진행하여 천공 패턴에 의해 지시되는 N_punc _{_} _group번째 패리티 비트 그룹 내의 일부 비트들을 천공한다. 이때, 상기 N_punc _{_} _group번째 패리티 비트 그룹에서 천공되는 일부 비트들은 미리 정의된 규칙에 따라 선택된다. 예를 들어, 상기 천공되는 일부 비트들은 상기 N_punc _{_} _group번째 패리티 비트 그룹 내의 전단 또는 후단의 일부 비트들일 수 있다. 즉, 상기 송신단은 상기 725단계 및 상기 727단계를 통해 상기 천공 패턴에 의해 지시되는 순서에 따른 패리티 비트 그룹들 내의 비트들을 순차적으로 천공한다. 단, 상기 0번째 내지 상기 N_punc _{_} _group-1번째 패리티 비트 그룹들 내의 모든 비트들을 천공함으로써 N_punc _{_} _group개 비트들의 천공이 완료된 경우, 상기 727단계는 생략될 수 있다.

이어, 상기 송신단은 729단계로 진행하여 부호화 수행 전에 0으로 패딩된 비트들을 제거한다. 다시 말해, 상기 송신단은 상기 709단계 및 상기 711단계에서 패딩된 비트들을 제거한다. 이후, 상기 송신단은 731단계로 진행하여 천공 및 단축된 부호어를 송신한다.

도 8a 및 도 8b는 본 발명의 실시 예에 따른 통신/방송 시스템에서 수신단의 동작 절차를 도시하고 있다.

상기 도 8a 및 상기 도 8b를 참고하면, 상기 수신단은 801단계에서 단축 및 천공된 부호어가 수신되는지 확인한다.

상기 단축 및 천공된 부호어가 수신되면, 상기 수신단은 803단계로 진행하여 단축된 비트 개수를 결정한다. 상기 단축은 부호화를 위한 입력 비트 개수가 정보 비트 개수보다 큰 때 발생한다. 즉, 상기 수신단은 LDPC 부호어의 정보 비트 개수에서 수신된 천공 및 단축된 코드워드의 정보 비트 개수를 감산함으로써 0으로 패딩된 비트 개수를 결정한다.

이어, 상기 수신단은 805단계로 진행하여 적용될 단축 패턴을 결정한다. 즉, 상기 수신단은 미리 정의된 적어도 하나의 단축 패턴을 저장하고 있으며, 저장된 적어도 하나의 단축 패턴 중 현재 조건에 대응되는 단축 패턴을 선택한다. 예를 들어, 상기 단축 패턴은 부호어 길이, 부호율, 단축 및 천공 비율, 변조 방식 등에 따라 정의될 수 있다. 예를 들어, 적어도 하나의 단축 패턴은 정보 비트들을 일정 개수 단위로 분할한 그룹 단위로 정의되어 있다. 예를 들어, 상기 적어도 하나의 단축 패턴은 상기 <표 10>, 상기 <표 12>, 상기 <표 14>, 상기 <표 16>, 상기 <표 18>, 상기 <표 20>, 상기 <표 22>, 상기 <표 24>, 상기 <표 26>, 상기 <표 28>, 상기 <표 30>, 상기 <표 32>, 상기 <표 34>, 상기 <표 36>, 상기 <표 38>, 상기 <표 40>, 상기 <표 42>, 상기 <표 46>, 상기 <표 48>, 상기 <표 50>, 상기 <표 52>, 상기 <표 55>, 상기 <표 58> 중 적어도 하나를 포함할 수 있다. 본 발명의 다른 실시 예에 따라, 상기 수신단은, 상기 단축 패턴을 미리 저장하지 아니하고, 현재 조건에 따라 상기 단축 패턴을 생성할 수 있다. 예를 들어, 상기 생성된 단축 패턴은 상기 <표 10>, 상기 <표 12>, 상기 <표 14>, 상기 <표 16>, 상기 <표 18>, 상기 <표 20>, 상기 <표 22>, 상기 <표 24>, 상기 <표 26>, 상기 <표 28>, 상기 <표 30>, 상기 <표 32>, 상기 <표 34>, 상기 <표 36>, 상기 <표 38>, 상기 <표 40>, 상기 <표 42>, 상기 <표 46>, 상기 <표 48>, 상기 <표 50>, 상기 <표 52>, 상기 <표 55>, 상기 <표 58> 중 적어도 하나를 포함할 수 있다. 본 발명의 또 다른 실시 예에 따라, 상기 수신단은 별도의 시그널링을 통해 송신단으로부터 지시되는 단축 패턴을 사용할 수 있다.

상기 단축 패턴을 결정한 후, 상기 수신단은 807단계로 진행하여 송신단에서 모든 비트들이 단축된 비트 그룹 개수(N_pad)를 결정한다. 즉, 상기 수신단은 상기 패딩된 비트 개수를 비트 그룹 당 비트 개수로 나누고, 나눗셈 결과보다 작은 최대 정수 값을 상기 N_pad로 결정한다. 만일, 상기 수신된 단축 및 천공된 코드워드 내의 정보 비트 개수가 하나의 비트 그룹에 포함되는 비트 개수보다 작은 경우, 상기 수신된 단축 및 천공된 코드워드 내의 적어도 하나의 정보 비트는 하나의 비트 그룹에 모두 포함될 수 있다. 따라서, 이 경우, 상기 N_pad는 전체 비트 그룹 개수보다 1 작은 값이 된다.

이어, 상기 수신단은 809단계로 진행하여 상기 N_pad가 0보다 큰지 확인한다. 다시 말해, 상기 수신단은 상기 모든 비트들이 0으로 패딩된 비트 그룹이 적어도 하나 존재하는지 판단한다. 만일, 상기 N_pad가 0보다 크지 아니한 경우, 상기 수신단은 이하 811단계를 생략하고, 이하 813단계로 진행한다. 이하, 단축된 LDPC 정보 비트들에 대응되는 LDPC 디코더 입력 값(decoder input value)들은 단축된 LDPC 정보 비트들을 나타내는 특정 값으로 설정된다. 예를 들어, 상기 LDPC 디코더 입력 값들은 LLR(Log Likelihood Ratio)에 기초하며, 상기 특정 값은 플러스 무한대(plus infinite) 또는 마이너스 무한대(minus infinite)일 수 있다.

반면, 상기 N_pad가 0보다 크면, 상기 수신단은 811단계로 진행하여 상기 805단계에서 결정된 단축 패턴에 의해 지시되는 0번째 내지 N_pad-1번째 비트 그룹들 내의 모든 정보 비트들에 대응되는 LDPC 디코더 입력 값을 송신단에서 단축된 LDPC 정보 비트를 나타내는 특정 값들로 설정한다.

이어, 상기 송신단은 813단계로 진행하여 N_pad번째 비트 그룹 내의 전단 또는 후단의 일부 정보 비트들에 대응되는 LDPC 디코더 입력 값을 송신단에서 단축된 LDPC 정보 비트를 나타내는 특정 값들로 설정한다.

그리고, 상기 수신단은 815단계로 진행하여 0으로 패딩되지 아니한 정보 비트들에 대응되는 LDPC 디코더 입력 값들을 수신된 천공 및 단축된 부호어에 따른 값들로 설정한다. 예를 들어, 상기 복호화 입력 값이 LLR 값인 경우, 상기 0 비트를 나타내는 값은 0일 확률이 1이고 1일 확률이 0인 경 우의 LLR 값을 의미한다. 즉, 상기 수신단은 상기 811단계 내지 상기 815단계를 통해 송신단에서 부호화를 통해 생성한 LDPC 부호어 중 정보 비트들을 복원한다.

이후, 상기 수신단은 817단계로 진행하여 부호화율 및 단축된 비트 개수에 관련된 값, 다시 말해, 천공 및 단축 비율에 따라 천공된 비트 개수를 결정한다. 예를 들어, 상기 부호화율 및 단축된 비트 개수에 관련된 값, 다시 말해, 상기 천공 및 단축 비율은 상기 <수학식 11>과 같이 정의될 수 있다.

상기 천공 비트 개수를 결정한 후, 상기 수신단은 819단계로 진행하여 적용될 천공 패턴을 결정한다. 즉, 상기 수신단은 미리 정의된 적어도 하나의 천공 패턴을 저장하고 있으며, 저장된 적어도 하나의 천공 패턴 중 현재 조건에 대응되는 천공 패턴을 선택한다. 예를 들어, 상기 천공 패턴은 부호어 길이, 부호율, 단축 및 천공 비율, 변조 방식 등에 따라 정의될 수 있다. 예를 들어, 적어도 하나의 천공 패턴은 패리티 비트들을 일정 개수 단위로 분할한 그룹 단위로 정의되어 있다. 예를 들어, 상기 적어도 하나의 천공 패턴은 상기 <표 11>, 상기 <표 13>, 상기 <표 15>, 상기 <표 17>, 상기 <표 19>, 상기 <표 21>, 상기 <표 23>, 상기 <표 25>, 상기 <표 27>, 상기 <표 29>, 상기 <표 31>, 상기 <표 33>, 상기 <표 35>, 상기 <표 37>, 상기 <표 39>, 상기 <표 41>, 상기 <표 43>, 상기 <표 47>, 상기 <표 49>, 상기 <표 51>, 상기 <표 53>, 상기 <표 56>, 상기 <표 59> 중 적어도 하나를 포함할 수 있다. 본 발명의 다른 실시 예에 따라, 상기 수신단은, 상기 천공 패턴을 미리 저장하지 아니하고, 현재 조건에 따라 상기 천공 패턴을 생성할 수 있다. 예를 들어, 상기 생성된 천공 패턴은 상기 <표 11>, 상기 <표 13>, 상기 <표 15>, 상기 <표 17>, 상기 <표 19>, 상기 <표 21>, 상기 <표 23>, 상기 <표 25>, 상기 <표 27>, 상기 <표 29>, 상기 <표 31>, 상기 <표 33>, 상기 <표 35>, 상기 <표 37>, 상기 <표 39>, 상기 <표 41>, 상기 <표 43>, 상기 <표 47>, 상기 <표 49>, 상기 <표 51>, 상기 <표 53>, 상기 <표 56>, 상기 <표 59> 중 적어도 하나를 포함할 수 있다. 본 발명의 또 다른 실시 예에 따라, 상기 수신단은 별도의 시그널링을 통해 송신단으로부터 지시되는 천공 패턴을 사용할 수 있다.

상기 천공 패턴을 확인한 후, 상기 수신단은 821단계로 진행하여 모든 패리티 비트들이 천공된 패리티 비트 그룹 개수(N_punc _{_} _group)를 결정한다. 즉, 상기 수신단은 상기 천공된 패리티 비트 개수를 그룹 당 비트 개수로 나누고, 나눗셈 결과보다 작은 최대 정수 값을 상기 N_punc _{_} _group로 결정한다. 만일, 상기 수신된 패리티 비트 개수가 하나의 패리티 비트 그룹에 포함되는 비트 개수보다 작은 경우, 상기 수신된 패리티 비트들은 하나의 패리티 비트 그룹에 모두 포함될 수 있다. 따라서, 이 경우, 상기 N_punc _{_} _group는 전체 패리티 비트 그룹 개수보다 1 작은 값이 된다.

이어, 상기 수신단은 823단계로 진행하여 상기 N_punc _{_} _group가 0보다 큰지 확인한다. 다시 말해, 상기 수신단은 상기 모든 비트들이 천공된 패리티 비트 그룹이 적어도 하나 존재하는지 판단한다. 만일, 상기 N_punc _{_} _group가 0보다 크지 아니한 경우, 상기 수신단은 이하 825단계를 생략하고, 이하 827단계로 진행한다.

반면, 상기 N_punc _{_} _group가 0보다 크면, 상기 수신단은 825단계로 진행하여 상기 819단계에서 결정된 천공 패턴에 의해 지시되는 0번째 내지 N_punc _{_} _group-1번째 패리티 비트 그룹들 내의 모든 비트들에 대응되는 LDPC 디코더 입력 값들을 천공된 패리티 비트를 나타내는 값들로 설정한다. 예를 들어, 상기 천공된 패리티 비트를 나타내는 값은 패리티 비트가 0일 확률 및 패리티 비트가 1일 확률이 동일한 값일 수 있다.

이어, 상기 수신단은 827단계로 진행하여 LDPC 부호어에서 N_punc _{_} _group번째 패리티 비트 그룹 내의 전단 또는 후단의 일부 비트들에 대응되는 LDPC 디코더 입력 값을 천공된 패리티 비트를 나타내는 값들로 설정한다. 예를 들어, 상기 천공된 패리티 비트를 나타내는 값은 패리티 비트가 0일 확률 및 패리티 비트가 1일 확률이 동일한 값일 수 있다.

이어, 상기 수신단은 829단계로 진행하여 천공되지 아니한 나머지 패리티 비트들에 대응되는 LDPC 디코더 입력 값들을 단축 및 천공된 부호어의 수신 값에 따라 설정한다. 즉, 상기 825단계 내지 상기 829단계를 통해, 상기 수신단은 상기 송신단에서 부호화를 통해 생성한 LDPC 부호어 중 패리티 비트들을 복원한다.

이후, 상기 수신단은 831단계로 진행하여 상기 복원된 부호어에 대한 복호화를 수행한다. 이때, 상기 수신단은 다수의 복호화 기법들을 연접하여 수행할 수 있다. 예를 들어, 상기 수신단은 LDPC 복호화 및 BCH 복호화를 순차적으로 수행할 수 있다. 이 경우, 상기 수신단은 복원된 LDPC 부호어에 대한 LDPC 복호화를 수행하고, LDPC 복호화 결과 생성된 LDPC 정보 비트들에 대한 BCH 복호화를 수행할 수 있다. 본 발명의 다른 실시 예에 따라, 상기 수신단은 상기 복원된 LDPC 부호어에 대한 LDPC 복호화만을 수행할 수 있다.

도 9는 본 발명의 실시 예에 따른 통신/방송 시스템에서 송신단의 블록 구성을 도시하고 있다.

상기 도 9에 도시된 바와 같이, 상기 송신단은 제로(0)패딩부(910), 부호화부(920), 천공부(930), 송신부(940), 저장부(960), 제어부(970)를 포함하여 구성된다.

상기 제로패딩부(910)는 정보 비트들의 일부 비트를 0으로 패딩함으로써 상기 부호화부(920)로 입력되는 BCH 정보 비트들을 생성한다. 상기 제로패딩부(910)는 상기 제어부(970)로부터 제공되는 정보를 이용하여 0으로 패딩될 비트 개수를 결정하고, 상기 제어부(970)로부터 제공되는 단축 패턴 정보에 따른 위치의 비트들을 0으로 패딩한다. 즉, 상기 제로패딩부(910)는 상기 단축 패턴에 의해 지시되는 순서에 따른 비트 그룹들의 비트들을 패딩하고, 나머지 비트들의 위치에 상기 정보 비트들의 각 비트를 매핑한다. 상기 제로패딩부(910)는 모든 비트들이 0으로 패딩될 비트 그룹 개수(N_pad)를 결정할 수 있다. 본 발명의 다른 실시 예에 따라, 상기 모든 비트들이 0으로 패딩될 비트 그룹 개수(N_pad)는 상기 제어부(970)에 의해 결정될 수 있다. 이후, 상기 제로패딩부(910)는 상기 단축 패턴에 의해 지시되는 0번째 내지 N_pad-1번째 비트 그룹들 내의 모든 비트들을 0으로 패딩한 후, 상기 단축 패턴에 의해 지시되는 N_pad번째 비트 그룹 내의 전단 또는 후단의 일부 비트들을 0으로 패딩한다. 그리고, 상기 제로패딩부(910)는 BCH 정보 비트들에서 패딩되지 아니하는 비트 위치들에 정보 비트들을 매핑한다.

상기 부호화부(920)는 상기 제로패딩부(910)에 의해 패딩된 BCH 정보 비트들에 대한 부호화를 수행한다. 상기 부호화부(920)는 하나의 부호화 블록만으로 구성되거나, 또는, 다수의 부호화 블록들이 연접한 구조를 가질 수 있다. 예를 들어, 도시되지 아니하였으나, 상기 부호화부(920) 상기 BCH 부호기 및 LDPC 부호기를 포함할 수 있다. 이 경우, 상기 BCH 부호기는 상기 패딩된 BCH 정보 비트들에 대한 BCH 부호화를 수행하고, 상기 LDPC 부호기는 LDPC 정보 비트, 즉, 상기 BCH 부호화 결과 생성된 BCH 부호어에 대한 LDPC 부호화를 수행할 수 있다. 본 발명의 다른 실시 예에 따라, 상기 부호화부(920)는 상기 BCH 정보 비트들에 대한 LDPC 부호화만을 수행할 수 있다. BCH 부호화 없이 LDPC 부호화만이 수행되는 경우, 상기 BCH 정보 비트들은 LDPC 정보 비트들이라 지칭될 수 있다. 본 발명의 또 다른 실시 예에 따라, 상기 부호화부(920) 외에 다른 하나의 부호화부(미도시)가 상기 제로패딩부(910) 전단에 추가될 수 있다. 예를 들어, 상기 부호화부(920)는 LDPC 부호화를 수행하고, 상기 제로패딩부(910) 전단에 위치한 다른 하나의 부호화부(미도시)는 BCH 부호화를 수행할 수 있다.

상기 천공부(930)는 상기 부호화부(920)에 의해 생성된 LDPC 부호어 중 패리티에서 일부 비트를 천공함으로써 상기 부호화부(920)에서 출력된 LDPC 부호어 중 패리티를 송신될 패리티 비트들로 변환한다. 상기 천공부 (930)는 상기 제어부(970)로부터 제공되는 부호화율 및 단축된 비트 개수에 관련된 값, 다시 말해, 천공 및 단축 비율에 따라 천공될 비트 개수를 결정하고, 상기 제어부(970)로부터 제공되는 천공 패턴 정보에 따른 위치의 비트들을 천공한다. 즉, 상기 천공부(930)는 상기 천공 패턴에 의해 지시되는 순서에 따른 패리티 비트 그룹들 내의 비트들을 천공한다.

상기 천공부(930)는 상기 부호화부(920)에 의해 생성된 부호어 중 패리티에서 일부 비트를 천공함으로써 상기 부호화부(920)에서 출력된 부호어 중 패리티를 송신 패리티로 변환한다. 상기 천공부 (930)는 상기 제어부(970)로부터 제공되는 정보를 이용하여 천공될 비트 개수를 결정하고, 상기 제어부(970)로부터 제공되는 천공 패턴 정보에 따른 위치의 비트들을 천공한다. 즉, 상기 천공부(930)는 상기 천공 패턴에 의해 지시되는 순서에 따른 패리티 비트 그룹들 내의 비트들을 순차적으로 천공한다. 예를 들어, 부호화율 및 단축된 비트 개수에 관련된 값, 다시 말해, 상기 천공 및 단축 비율은 상기 <수학식 11>과 같이 정의될 수 있다. 그리고, 상기 천공부(930)는 모든 패리티 비트들이 천공될 패리티 비트 그룹 개수(N_punc _{_} _group)를 결정하고, 상기 천공 패턴에 의해 지시되는 0번째 내지 N_punc _{_} _group-1번째 패리티 비트 그룹들 내의 모든 패리티 비트들을 천공한 후, N_punc _{_} _group 번째 패리티 비트 그룹 내의 전단 또는 후단의 일부 비트들을 천공한다. 또한, 상기 천공부(930)는 상기 제로삽입부(910)에 의해 0으로 패딩된 비트들을 제거함으로써 상기 부호화부(920)에서 출력된 LDPC 부호어 중 정보 비트들을 송신될 천공 및 단축된 코드워드 내의 정보 비트들로 변환할 수 있다. 이 경우, 상기 천공부(930)는 '제로 제거 및 천공부'라 지칭될 수 있다.

상기 0으로 패딩된 비트들을 제거하는 기능이 배제된 경우, 상기 제로패딩부(910)도 생략될 수 있다. 즉, 상기 제로패딩부(910)에서 비트에 0을 패딩함으로써 상기 부호화부(920)를 위한 BCH 정보 비트열을 생성하는 대신, 상기 부호화부(920)에서 사용되는 패리티 검사 행렬에서 상기 0으로 패딩될 비트에 대응되는 열들이 제거될 수 있다. 상기 패딩될 비트에 대응되는 열들이 제거됨으로써, 비트들을 패딩하는 과정이 없더라도 동일한 결과가 얻어질 수 있다. 상기 송신부(940)는 상기 단축 및 천공된 부호어를 변조 및 RF(Radio Freuquency) 처리한 후, 안테나를 통해 송신한다.

상기 저장부(960)는 상기 송신단의 동작을 위한 설정 정보, 명령어 등을 저장한다. 특히, 상기 저장부(960)는 비트 그룹 단위로 정의된 적어도 하나의 단축 패턴 및 패리티 비트 그룹 단위로 정의된 적어도 하나의 천공 패턴을 저장한다. 예를 들어, 상기 단축 패턴 및 상기 천공 패턴은 부호어 길이, 부호율, 단축 및 천공 비율, 변조 방식 등에 따라 정의될 수 있다. 예를 들어, 상기 적어도 하나의 단축 패턴은 상기 <표 10>, 상기 <표 12>, 상기 <표 14>, 상기 <표 16>, 상기 <표 18>, 상기 <표 20>, 상기 <표 22>, 상기 <표 24>, 상기 <표 26>, 상기 <표 28>, 상기 <표 30>, 상기 <표 32>, 상기 <표 34>, 상기 <표 36>, 상기 <표 38>, 상기 <표 40>, 상기 <표 42>, 상기 <표 46>, 상기 <표 48>, 상기 <표 50>, 상기 <표 52>, 상기 <표 55>, 상기 <표 58> 중 적어도 하나를 포함할 수 있다. 또한, 상기 적어도 하나의 천공 패턴은 상기 <표 11>, 상기 <표 13>, 상기 <표 15>, 상기 <표 17>, 상기 <표 19>, 상기 <표 21>, 상기 <표 23>, 상기 <표 25>, 상기 <표 27>, 상기 <표 29>, 상기 <표 31>, 상기 <표 33>, 상기 <표 35>, 상기 <표 37>, 상기 <표 39>, 상기 <표 41>, 상기 <표 43>, 상기 <표 47>, 상기 <표 49>, 상기 <표 51>, 상기 <표 53>, 상기 <표 56>, 상기 <표 59> 중 적어도 하나를 포함할 수 있다.

상기 제어부(970)는 상기 송신단의 전반적인 기능들을 제어한다. 특히, 상기 제어부(970)는 상기 제로패딩부(910)로 정보 비트들의 길이, 상기 부호화부(920)에서 요구되는 정보 비트들의 길이, 단축 패턴 정보 등을 제공한다. 또한, 상기 제어부(970)는 상기 부호화부(920)로 패리티 검사 행렬을 제공한다. 또한, 상기 제어부(970)는 상기 천공부(930)로 천공 패턴 정보를 제공한다. 또한, 상기 제어부(970)는 상기 제로제거부(940)로 패딩될 비트들의 위치를 판단할 수 있는 정보를 제공한다. 상기 도 9를 참고하여 설명한 본 발명의 실시 예에서, 상기 제로패딩부(910)는 0으로 패딩될 비트의 위치를 판단하고, 비트들을 0으로 패딩한다. 하지만, 본 발명의 다른 실시 예에 따라, 상기 제어부(970)가 상기 패딩될 비트의 위치를 판단하고, 상기 제로패딩부(910)는 상기 제어부(970)가 지시하는 바에 따라 비트들을 0으로 패딩할 수 있다. 또한, 상기 도 9를 참고하여 설명한 본 발명의 실시 예에서, 상기 천공부(930)는 천공 비트의 위치를 판단하고, 천공을 수행한다. 하지만, 본 발명의 다른 실시 예에 따라, 상기 제어부(970)가 상기 천공 비트의 위치를 판단하고, 상기 천공부(930)는 상기 제어부(970)가 지시하는 바에 따라 천공을 수행할 수 있다.

도 10은 본 발명의 실시 예에 따른 통신/방송 시스템에서 수신단의 블록 구성을 도시하고 있다.

상기 도 10을 참고하면, 상기 수신단은 수신부(1010), 단축비트복원부(1020), 천공비트복원부(1030), 복호화부(1040), 저장부(1050), 제어부(1060)를 포함하여 구성된다.

상기 수신부(1010)는 송신단에서 송신된 단축 및 천공된 부호어를 수신한다. 즉, 상기 수신부(1010)는 수신 신호를 RF 처리하고, 복조를 수행함으로써 상기 단축 및 천공된 부호어의 수신 값을 결정한다.

상기 단축비트복원부(1020)는 송신단에서 단축된 LDPC 정보 비트를 나타내는 특정 값으로 LDPC 디코더 입력 값들을 설정함으로써, 송신단에서 부호화를 통해 생성된 수신된 단축 및 천공된 부호어 내의 정보 비트들을 복원한다. 구체적으로, 상기 단축비트복원부(1020)는 단축된 비트 개수를 결정하고, 상기 제어부(1060)로부터 제공되는 단축 패턴을 확인한 후, 모든 비트들이 0으로 패딩된 비트 그룹 개수(N_pad)를 결정한다. 그리고, 상기 제로복원부(1420)는 상기 단축 패턴에 의해 지시되는 0번째 내지 N_pad-1번째 비트 그룹들 내의 모든 비트들에 대응되는 LDPC 디코더 입력 값들을 단축된 LDPC 정보 비트들을 나타내는 특정 값으로 설정하고, 상기 단축 패턴에 의해 지시되는 N_pad번째 비트 그룹 내의 전단 또는 후단의 일부 비트들에 대응되는 LDPC 디코더 입력 값들을 단축된 LDPC 정보 비트들을 나타내는 특정 값으로 설정한다. 상기 LDPC 디코더 입력 값이 LLR에 기초하는 경우, 상기 단축된 LDPC 정보 비트를 나타내는 특정 값은 플러스 무한대 또는 마이너스 무한대일 수 있다. 그리고, 상기 단축비트복원부(1020)는 LDPC 부호어의 정보 비트들에서 0으로 패딩되지 아니한 정보 비트들에 대응되는 LDPC 디코더 입력 값들을 수신된 단축 및 천공된 코드워드에 따라 설정한다.

상기 천공비트복원부(1030)는 천공된 비트 위치들에 대응되는 LDPC 디코더 입력 값들을 천공된 패리티 비트를 나타내는 값들로 설정함으로써 송신단에서 부호화를 통해 생성된 패리티를 복원한다. 구체적으로, 상기 천공비트복원부(1030)는 부호화율 및 단축 비트 개수에 관련된 값, 즉, 천공 및 단축 비율에 따라 천공 비트 개수를 결정한다. 예를 들어, 상기 부호화율 및 단축 비트 개수에 관련된 값, 다시 말해, 상기 천공 및 단축 비율은 상기 <수학식 30>과 같이 정의될 수 있다. 그리고, 상기 천공비트복원부(1030)는 모든 비트들이 천공된 패리티 비트 그룹 개수(N_punc _{_} _group)를 결정하고, LDPC 부호어에서 상기 제어부(1060)로부터 제공된 천공 패턴에 의해 지시되는 0번째 내지 N_punc _{_} _group-1번째 패리티 비트 그룹들 내의 모든 패리티 비트들에 대응되는 LDPC 디코더 입력 값들을 천공된 패리티 비트를 나타내는 값들로 설정한다. 그리고, 상기 천공비트복원부(1030)는 LDPC 부호어에서 상기 천공 패턴에 의해 지시되는 N_punc _{_} _group번째 패리티 비트 그룹 내의 전단 또는 후단의 일부 비트들에 대응되는 LDPC 디코더 입력 값들을 천공된 패리티 비트를 나타내는 값들로 설정한다. 상기 천공된 패리티 비트를 나타내는 값은 패리티 비트가 0일 확률 및 패리티 비트가 1일 확률이 동일한 값일 수 있다. 이어, 상기 천공비트복원부(1030)는 LDPC 부호어에서 천공되지 아니한 나머지 패리티 비트들에 대응되는 LDPC 디코더 입력 값을 단축 및 천공된 부호어의 수신 값에 따라 설정한다.

상기 복호화부(1040)는 상기 단축비트복원부(1020) 및 상기 천공비트복원부(1030)에 의해 복원된 LDPC 부호어에 대한 복호화를 수행한다. 이때, 상기 복호화부(1040)는 다수의 복호화 블록들이 연접한 구조를 가질 수 있다. 예를 들어, 도시되지 아니하였으나, 상기 복호화부(1040)는 LDPC 복호기 및 BCH 복호기를 포함할 수 있다. 이 경우, 상기 LDPC 복호기는 상기 복원된 LDPC 부호어 대한 LDPC 복호화를 수행하고, 상기 BCH 복호기는 상기 LDPC 복호화 결과 생성된 LDPC 정보어에 대한 BCH 부호화를 수행할 수 있다. 본 발명의 다른 실시 예에 따라, 상기 복호화부(1040)는 상기 복원된 LDPC 부호어에 대한 LDPC 복호화만을 수행할 수 있다.

상기 저장부(1050)는 상기 수신단의 동작을 위한 설정 정보, 명령어 등을 저장한다. 특히, 상기 저장부(1050)는 그룹 단위로 정의된 적어도 하나의 단축 패턴 및 패리티 그룹 단위로 정의된 적어도 하나의 천공 패턴을 저장한다. 예를 들어, 상기 단축 패턴 및 상기 천공 패턴은 부호어 길이, 부호율, 단축 및 천공 비율, 변조 방식 등에 따라 정의될 수 있다. 예를 들어, 상기 적어도 하나의 단축 패턴은 상기 <표 10>, 상기 <표 12>, 상기 <표 14>, 상기 <표 16>, 상기 <표 18>, 상기 <표 20>, 상기 <표 22>, 상기 <표 24>, 상기 <표 26>, 상기 <표 28>, 상기 <표 30>, 상기 <표 32>, 상기 <표 34>, 상기 <표 36>, 상기 <표 38>, 상기 <표 40>, 상기 <표 42>, 상기 <표 46>, 상기 <표 48>, 상기 <표 50>, 상기 <표 52>, 상기 <표 55>, 상기 <표 58> 중 적어도 하나를 포함할 수 있다. 또한, 상기 적어도 하나의 천공 패턴은 상기 <표 11>, 상기 <표 13>, 상기 <표 15>, 상기 <표 17>, 상기 <표 19>, 상기 <표 21>, 상기 <표 23>, 상기 <표 25>, 상기 <표 27>, 상기 <표 29>, 상기 <표 31>, 상기 <표 33>, 상기 <표 35>, 상기 <표 37>, 상기 <표 39>, 상기 <표 41>, 상기 <표 43>, 상기 <표 47>, 상기 <표 49>, 상기 <표 51>, 상기 <표 53>, 상기 <표 56>, 상기 <표 59> 중 적어도 하나를 포함할 수 있다.

상기 제어부(1060)는 상기 송신단의 전반적인 기능들을 제어한다. 특히, 상기 제어부(1060)는 상기 단축비트복원부(1020)로 정보 비트들의 길이, 상기 복호화부(1040)에서 요구되는 정보 비트들의 길이, 단축 패턴 정보 등을 제공한다. 또한, 상기 제어부(1040)는 상기 천공비트복원부(1030)로 천공 패턴 정보를 제공한다. 또한, 상기 제어부(1040)는 상기 복호화부(1040)로 패리티 검사 행렬을 제공한다. 상기 도 10을 참고하여 설명한 본 발명의 실시 예에서, 상기 단축비트복원부(1010)는 패딩된 비트의 위치를 판단하고, 비트들에 대응되는 LDPC 디코더 입력 값들을 패딩된 비트를 나타내는 값으로 설정한다. 하지만, 본 발명의 다른 실시 예에 따라, 상기 제어부(1060)가 상기 패딩된 비트의 위치를 판단하고, 상기 단축비트복원부(1020)는 상기 제어부(1060)가 지시하는 바에 따라 해당 비트들에 대응되는 LDPC 디코더 입력 값들을 패딩된 비트를 나타내는 값으로 설정할 수 있다. 또한, 상기 도 10를 참고하여 설명한 본 발명의 실시 예에서, 상기 천공비트복원부(1030)는 천공된 비트의 위치를 판단하고, 해당 비트들을 천공된 비트를 나타내는 값으로 설정한다. 하지만, 본 발명의 다른 실시 예에 따라, 상기 제어부(1060)가 상기 천공된 비트의 위치를 판단하고, 상기 천공비트복원부(1030)는 상기 제어부(1060)가 지시하는 바에 따라 해당 비트들을 천공된 비트를 나타내는 값으로 설정할 수 있다.

한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims

통신/방송 시스템에서 송신단의 동작 방법에 있어서,
0-패딩될 비트들의 개수를 결정하는 과정과,
모든 비트들이 0으로 패딩될 비트 그룹들의 개수(N_pad)를 결정하는 과정과,
단축 패턴(shortening pattern)에 의해 지시되는 0번째 내지 N_pad-1 번째 비트 그룹들 내의 모든 비트들을 0-패딩하는 과정과,
0-패딩되지 아니한 나머지 비트 위치들에 입력 정보 비트들을 매핑하여 BCH(Bose Chaudhuri Hocquenghem) 정보 비트들을 생성하는 과정과,
상기 BCH 정보 비트들을 BCH 부호화하여 LDPC(Low Density Parity Check) 정보 비트들을 생성하는 과정과,
상기 LDPC 정보 비트들을 LDPC 부호화하여 LDPC 부호어(codeword)를 생성하는 과정을 포함하며,
상기 단축 패턴은, 6, 5, 4, 9, 3, 2, 1, 8, 0, 7, 10, 11으로 정의되는 비트 그룹들의 순서로서 정의되는 것을 특징으로 하는 방법.
제1항에 있어서,
상기 비트 그룹들 각각은, 패리티 검사 행렬의 정보 비트들에 대응되는 부분 행렬에서 열의 패턴이 반복되는 간격의 약수인 미리 정의된 개수의 비트들을 포함하는 것을 특징으로 하는 방법.
제1항에 있어서,
N_pad 번째 비트 그룹에서 적어도 하나의 비트를 0으로 패딩하는 과정을 더 포함하는 것을 특징으로 하는 방법.
제1항에 있어서,
상기 LDPC 부호어에서 0-패딩된 비트들을 제거하는 과정을 더 포함하는 것을 특징으로 하는 방법.
통신/방송 시스템에서 송신단의 동작 방법에 있어서,
LDPC(Low Density Parity Check) 정보 비트들을 LDPC 부호화하여 LDPC 부호어(codeword)를 생성하는 과정과,
상기 LDPC 부호어의 패리티(parity) 비트들에서 천공(puncturing)될 비트들의 개수(N_punc)를 결정하는 과정과,
모든 비트들이 천공될 패리티 비트 그룹들의 개수(N_{punc_group})를 결정하는 과정과,
천공 패턴(puncturing pattern)에 의해 지시되는 0번째 내지 N_{punc_group}-1번째 패리티 비트 그룹들 내의 모든 비트들을 천공하는 과정을 포함하며,
상기 천공 패턴은 29, 45, 43, 27, 32, 35, 40, 38, 0, 19, 8, 16, 41, 4, 26, 36, 30, 2, 13, 42, 46, 24, 37, 1, 33, 11, 44, 28, 20, 9, 34, 3, 17, 6, 21, 14, 23, 7, 22, 47, 5, 10, 12, 15, 18, 25, 31, 39로 정의되는 패리티 비트 그룹들의 순서로서 정의되는 것을 특징으로 하는 방법.
제5항에 있어서,
상기 패리티 비트 그룹들 각각은, 패리티 검사 행렬의 패리티에 대응되는 부분 행렬에서 열의 패턴이 반복되는 간격의 약수인 미리 정의된 개수의 비트들을 포함하는 것을 특징으로 하는 방법.
제5항에 있어서,
N_punc _{_} _group번째 비트 그룹에서 적어도 하나의 비트를 천공하는 과정을 더 포함하는 것을 특징으로 하는 방법.
제5항에 있어서,
천공된 부호어를 송신하는 과정을 더 포함하는 것을 특징으로 하는 방법.
통신/방송 시스템에서 수신단의 동작 방법에 있어서,
단축(shortenning)된 부호어(codeword)를 수신하는 과정과,
0-패딩된 비트들의 개수를 결정하는 과정과,
모든 비트들이 0으로 패딩된 비트 그룹들의 개수(N_pad)를 결정하는 과정과,
단축 패턴(shortening pattern)에 의해 지시되는 0번째 내지 N_pad-1번째 비트 그룹들 내의 모든 비트들과 대응되는 값들을 단축된 LDPC(Low Density Parity Check) 정보 비트들을 나타내는 값들로 설정하는 과정과,
0-패딩되지 아니한 나머지 비트 위치들에 입력 정보 비트들과 대응되는 값들을 수신된 단축된 부호어에 따라 설정하여 LDPC 디코더 입력 값들을 생성하는 과정과,
상기 LDPC 디코더 입력 값들을 LDPC 복호화하여 LDPC 정보 비트들을 생성하는 과정과,
상기 LDPC 정보 비트들을 BCH(Bose Chaudhuri Hocquenghem) 복호화하여 BCH 정보 비트들을 생성하는 과정을 포함하며,
상기 단축 패턴은, 6, 5, 4, 9, 3, 2, 1, 8, 0, 7, 10, 11으로 정의되는 비트 그룹들의 순서로서 정의되는 것을 특징으로 하는 방법.
제9항에 있어서,
상기 비트 그룹들 각각은, 패리티 검사 행렬의 정보 비트들에 대응되는 부분 행렬에서 열의 패턴이 반복되는 간격의 약수인 미리 정의된 개수의 비트들을 포함하는 것을 특징으로 하는 방법.
제9항에 있어서,
N_pad번째 비트 그룹의 일부 비트들에 대응되는 LDPC 디코더 입력 값들을 단축된 LDPC 정보 비트를 나타내는 값들로 설정하는 과정을 더 포함하는 것을 특징으로 하는 방법.
통신/방송 시스템에서 수신단의 동작 방법에 있어서,
천공(puncturing)된 부호어(codeword)를 수신하는 과정과,
천공된 LDPC(Low Density Parity Check) 부호어의 패리티 비트들에서 천공된 비트들의 개수를 결정하는 과정과,
모든 비트들이 천공된 패리티 비트 그룹들의 개수(N_{punc_group})를 결정하는 과정과,
천공 패턴(puncturing pattern)에 의해 지시되는LDPC 부호어의 0번째 내지 N_{punc_group}-1번째 패리티 비트 그룹들 내의 모든 패리티 비트들과 대응되는 값들을 천공된 패리티 비트를 나타내는 값들로 설정하는 과정과,
상기 천공이 되지 않은 나머지 패리티 비트들과 대응되는 값들을 수신된 천공된 부호어에 따라 설정하는 과정을 포함하며,
상기 천공 패턴은 29, 45, 43, 27, 32, 35, 40, 38, 0, 19, 8, 16, 41, 4, 26, 36, 30, 2, 13, 42, 46, 24, 37, 1, 33, 11, 44, 28, 20, 9, 34, 3, 17, 6, 21, 14, 23, 7, 22, 47, 5, 10, 12, 15, 18, 25, 31, 39로 정의되는 패리티 비트 그룹들의 순서로서 정의되는 것을 특징으로 하는 방법.
제12항에 있어서,
상기 패리티 비트 그룹들 각각은, 패리티 검사 행렬의 패리티에 대응되는 부분 행렬에서 열의 패턴이 반복되는 간격의 약수인 미리 정의된 개수의 비트들을 포함하는 것을 특징으로 하는 방법.
제12항에 있어서,
상기 LDPC 부호어의 N_punc _{_} _group번째 패리티 비트 그룹 내의 일부 비트들에 대응되는 LDPC 디코더 입력 값들을 천공된 패리티 비트를 나타내는 값들로 설정하는 과정을 더 포함하는 것을 특징으로 하는 방법.
통신/방송 시스템에서 송신단 장치에 있어서,
단축 패턴(shortening pattern)에 의해 지시되는 0번째 내지 N_pad-1 번째 비트 그룹들 내의 모든 비트들을 0으로 패딩하고, 0-패딩되지 아니한 나머지 비트 위치들에 입력 정보 비트들을 매핑하여 BCH(Bose Chaudhuri Hocquenghem) 정보 비트들을 생성하는 패딩부와, 상기 N_pad는 모든 비트들이 0-패딩될 비트 그룹들의 개수를 의미하며,
상기 BCH 정보 비트들을 BCH 부호화하여 LDPC(Low Density Parity Check) 정보 비트들을 생성하고, 상기 LDPC 정보 비트들을 LDPC 부호화하여 LDPC 부호어(codeword)를 생성하는 부호화부를 포함하며,
상기 단축 패턴은, 6, 5, 4, 9, 3, 2, 1, 8, 0, 7, 10, 11으로 정의되는 비트 그룹들의 순서로서 정의되는 것을 특징으로 하는 장치.
제15항에 있어서,
상기 비트 그룹들 각각은, 패리티 검사 행렬의 정보 비트들에 대응되는 부분 행렬에서 열의 패턴이 반복되는 간격의 약수인 미리 정의된 개수의 비트들을 포함하는 것을 특징으로 하는 장치.
제15항에 있어서,
상기 패딩부는, N_pad 번째 비트 그룹에서 적어도 하나의 비트를 0으로 패딩하는 것을 특징으로 하는 장치.
제15항에 있어서,
상기 LDPC 부호어에서 0-패딩된 비트들을 제거하는 천공부를 더 포함하는 것을 특징으로 하는 장치.
제15항에 있어서,
상기 패딩부는, 0-패딩될 비트될 비트들의 개수를 결정하고, 모든 비트들이 0으로 패딩될 비트 그룹들의 개수(N_pad)를 결정하는 것을 특징으로 하는 장치.
통신/방송 시스템에서 송신단 장치에 있어서,
LDPC(Low Density Parity Check) 정보 비트들을 LDPC 부호화하여 부호어(codeword)를 생성하는 부호화부와,
상기 부호어의 패리티(parity) 비트들에서 천공(puncturing)될 비트들의 개수(N_punc)를 결정하고, 모든 비트들이 천공될 패리티 비트 그룹들의 개수(N_{punc_group})를 결정하고, 천공 패턴(puncturing pattern)에 의해 지시되는 0번째 내지 N_{punc_group}-1번째 패리티 비트 그룹들 내의 모든 비트들을 천공하는 천공부와,
천공된 부호어를 송신하는 송신부를 포함하며,
상기 천공 패턴은 29, 45, 43, 27, 32, 35, 40, 38, 0, 19, 8, 16, 41, 4, 26, 36, 30, 2, 13, 42, 46, 24, 37, 1, 33, 11, 44, 28, 20, 9, 34, 3, 17, 6, 21, 14, 23, 7, 22, 47, 5, 10, 12, 15, 18, 25, 31, 39로 정의되는 패리티 비트 그룹들의 순서로서 정의되는 것을 특징으로 하는 장치.
제20항에 있어서,
상기 패리티 비트 그룹들 각각은, 패리티 검사 행렬의 패리티에 대응되는 부분 행렬에서 열의 패턴이 반복되는 간격의 약수인 미리 정의된 개수의 비트들을 포함하는 것을 특징으로 하는 장치.
제20항에 있어서,
상기 천공부는, N_punc _{_} _group번째 비트 그룹에서 적어도 하나의 비트를 천공하는 것을 특징으로 하는 장치.
통신/방송 시스템에서 수신단 장치에 있어서,
단축(shortenning)된 부호어(codeword)를 수신하는 수신부와,
단축 패턴(shortening pattern)에 의해 지시되는 0번째 내지 N_pad-1번째 비트 그룹들 내의 모든 정보 비트들과 대응되는 값들을 단축된 LDPC 정보 비트들을 나타내는 값들로 설정하고, 0-패딩되지 아니한 나머지 비트 위치들에 입력 정보 비트들과 대응되는 값들을 수신된 단축된 부호어에 따라 설정하여 LDPC 디코더 입력 값들을 생성하는 단축 비트 복원부와, 상기 N_pad는 모든 비트들이 0으로 패딩된 비트 그룹들의 개수를 의미하며,
상기 LDPC 디코더 입력 값들을 LDPC 복호화하여 LDPC 정보 비트들을 생성하고, 상기 LDPC 정보 비트들을 BCH(Bose Chaudhuri Hocquenghem) 복호화하여 BCH 정보 비트들을 생성하는 복호화부를 포함하며,
상기 단축 패턴은, 6, 5, 4, 9, 3, 2, 1, 8, 0, 7, 10, 11으로 정의되는 비트 그룹들의 순서로서 정의되는 것을 특징으로 하는 장치.
제23항에 있어서,
상기 비트 그룹들 각각은, 패리티 검사 행렬의 정보 비트들에 대응되는 부분 행렬에서 열의 패턴이 반복되는 간격의 약수인 미리 정의된 개수의 비트들을 포함하는 것을 특징으로 하는 장치.
제23항에 있어서,
상기 단축 비트 복원부는, N_pad번째 비트 그룹의 일부 비트들에 대응되는 LDPC 디코더 입력 값들을 단축된 LDPC 정보 비트를 나타내는 값들로 설정하는 것을 특징으로 하는 장치.
제23항에 있어서,
상기 단축 비트 복원부는, 0-패딩된 비트들의 개수를 결정하고, 모든 비트들이 0으로 패딩된 비트 그룹들의 개수(N_pad)를 결정하는 것을 특징으로 하는 장치.
통신/방송 시스템에서 수신단 장치에 있어서,
천공(puncturing)된 부호어(codeword)를 수신하는 수신부와,
천공된 LDPC(Low Density Parity Check)부호어의 패리티 비트들에서 천공된 비트들의 개수를 결정하고, 모든 비트들이 천공된 패리티 비트 그룹들의 개수(N_{punc_group})를 결정하고, 천공 패턴(puncturing pattern)에 의해 지시되는 LDPC 부호어의 0번째 내지 N_{punc_group}-1번째 패리티 비트 그룹들 내의 모든 패리티 비트들과 대응되는 값들을 천공된 패리티 비트를 나타내는 값들로 설정하고, 상기 천공이 되지 않은 나머지 패리티 비트들과 대응되는 값들을 수신된 천공된 부호어에 따라 설정하는 천공 비트 복원부를 포함하며,
상기 천공 패턴은 29, 45, 43, 27, 32, 35, 40, 38, 0, 19, 8, 16, 41, 4, 26, 36, 30, 2, 13, 42, 46, 24, 37, 1, 33, 11, 44, 28, 20, 9, 34, 3, 17, 6, 21, 14, 23, 7, 22, 47, 5, 10, 12, 15, 18, 25, 31, 39로 정의되는 패리티 비트 그룹들의 순서로서 정의되는 것을 특징으로 하는 장치.
제27항에 있어서,
상기 패리티 비트 그룹들 각각은, 패리티 검사 행렬의 패리티에 대응되는 부분 행렬에서 열의 패턴이 반복되는 간격의 약수인 미리 정의된 개수의 비트들을 포함하는 것을 특징으로 하는 장치.
제27항에 있어서,
상기 천공 비트 복원부는, 상기 LDPC 부호어의 N_punc _{_} _group번째 패리티 비트 그룹 내의 일부 비트들에 대응되는 LDPC 디코더 입력 값들을 천공된 패리티 비트를 나타내는 값들로 설정하는 것을 특징으로 하는 장치.