CN109327225B9 - 信息处理的方法、装置和通信设备 - Google Patents

信息处理的方法、装置和通信设备 Download PDF

Info

Publication number
CN109327225B9
CN109327225B9 CN201810974626.0A CN201810974626A CN109327225B9 CN 109327225 B9 CN109327225 B9 CN 109327225B9 CN 201810974626 A CN201810974626 A CN 201810974626A CN 109327225 B9 CN109327225 B9 CN 109327225B9
Authority
CN
China
Prior art keywords
matrix
base
base matrix
column
columns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810974626.0A
Other languages
English (en)
Other versions
CN109327225B (zh
CN109327225A (zh
Inventor
金杰
伊万·列昂尼多维奇·马祖连科
亚历山大·帕特尤斯基
张朝龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN109327225A publication Critical patent/CN109327225A/zh
Publication of CN109327225B publication Critical patent/CN109327225B/zh
Application granted granted Critical
Publication of CN109327225B9 publication Critical patent/CN109327225B9/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1174—Parity-check or generator matrices built from sub-matrices representing known block codes such as, e.g. Hamming codes, e.g. generalized LDPC codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本申请公开了编码方案，可用于无线通信网络中的低密度奇偶校验LDPC编码。在本申请公开的方案中，对用于编码的LDPC矩阵进行设计。基于扩展因子Z和基矩阵得到所述LDPC矩阵，并基于该LDPC矩阵对输入比特序列进行编码从而得到编码后的序列。本申请公开的编码方案能够支持多种长度的信息比特序列的编码需求。

Description

信息处理的方法、装置和通信设备
技术领域
本发明实施例涉及通信领域，尤其涉及信息处理的方法、和通信装置。
背景技术
低密度奇偶校验(low density parity check，LDPC)码是一类具有稀疏校验矩阵的线 性分组编码，具有结构灵活，译码复杂度低的特点。由于它采用部分并行的迭代译码算法， 从而比传统的Turbo码具有更高的吞吐率。LDPC码可用于通信系统的纠错码，从而提高 信道传输的可靠性和功率利用率。LDPC码还可以广泛应用于空间通信、光纤通信、个人 通信系统、ADSL和磁记录设备等。目前在第五代移动通信中已考虑采用LDPC码作为信 道编码方式之一。
实际使用过程中，可以采用具有特殊结构化特征的LDPC矩阵。该具有特殊结构化特 征的LDPC矩阵H可以由准循环(quasi cycle，QC)结构的LDPC基矩阵扩展得到。QC-LDPC 适合并行度高的硬件，提供的吞吐率更高。可以通过对LDPC矩阵进行设计使之应用 于信道编码。
QC-LDPC适合并行度高的硬件，提供的吞吐率更高。可以通过对LDPC矩阵进行设 计使之应用于信道编码。
发明内容
本发明实施例提供了一种信息处理的方法、通信装置和系统，可以支持多种长度的信 息比特序列的编码和译码。
第一方面，提供了一种编码方法及编码器，所述编码器使用低密度奇偶校验LDPC矩阵 对输入序列进行编码。
第二方面，提供了一种译码方法及译码器，所述译码器使用低密度奇偶校验LDPC矩阵 对输入序列进行译码。
在上述第一方面或第二方面的第一种实现方式中：所述LDPC矩阵是基于扩展因 子Z和基矩阵得到的。
基于上述实现方式，基图30a的基矩阵可以包括：图3b-1至图3b-8所示矩阵中 之一矩阵的第0至6行以及第0至16列，或者，基图30a的矩阵包括图3b-1至图3b-8 所示矩阵中之一矩阵的第0至6行以及第0至16列中的部分列。
或，基矩阵可以是图3b-1至图3b-8所示矩阵中之一矩阵的第0至6行以及第0 至16列的行/列变换后的矩阵，或，基矩阵可以图3b-1至图3b-8所示矩阵中之一矩 阵的第0至6行以及第0至16列中的部分列的行/列变换后的矩阵。
为了支持不同块长，LDPC码需要不同的扩展因子Z，基于前述实现方式，在一种 可能的实现方式中，基于不同的扩展因子Z采用与之对应的基矩阵。例如，Z＝a×2j， 0≤j＜7，a∈{2,3,5,7,9,11,13,15}。
进一步地，可选地，基于上述实现方式，LDPC矩阵可以基于扩展因子Z和对前述 各基矩阵进行补偿后的矩阵Hs得到，或者是基于扩展因子Z和对前述各基矩阵进行 补偿后的矩阵Hs的行/列变换后的矩阵得到。对前述各基矩阵补偿，可以是对其中一 列或多列中大于或等于0的偏移值增加或减少补偿值。
上述各实现方式中的LDPC矩阵的基图和基矩阵可以满足多种块长的码块的性能 需求。
其中，扩展因子Z可以由编码器或译码器根据输入序列的长度K来确定，也可以 是由其他器件确定后作为输入参数提供给编码器或译码器。
可选地，可以根据获取到的扩展因子Z和该扩展因子Z对应的基矩阵得到LDPC 矩阵。
在上述第一方面或第二方面的第二种实现方式中：所述LDPC矩阵是基于扩展因 子Z和LDPC矩阵的参数得到的。
LDPC矩阵的参数可以包括:行号、非零元素所在的列，非零元素偏移值，如表表 2、表3b-1至表3b-8所示之一表的第0至6行的方式保存。还可以包括行重。其中 非零元素所在的列中各位置和非零元素偏移值中各偏移值是一一对应的。
对于发送端的通信设备，使用LDPC矩阵对所述输入序列进行编码可以包括：
使用扩展因子Z对应的LDPC矩阵对所述输入序列进行编码；或者扩展因子Z对 应的LDPC矩阵经过了行/列变换，使用行/列变换后的矩阵对输入序列进行编码。本 申请中行/列变换是指行变换、列变换、或者行变换和列变换。
对于接收端的通信设备，使用LDPC矩阵对输入序列进行译码包括：
使用扩展因子Z对应的LDPC矩阵对输入序列进行译码；或者扩展因子Z对应的 LDPC矩阵经过了行/列变换，使用行/列变换后的矩阵对输入序列进行译码。本申请中 行/列变换是指行变换、列变换、或者行变换和列变换。
在一种可能的实现方式中，可以保存LDPC矩阵，使用该LDPC矩阵对输入序列进 行编码，或者基于该LDPC矩阵进行变换(行/列变换)或扩展获得可用于编码的LDPC 矩阵。
在另一种可能的实现方式中，可以保存参数，依据所述参数可以获得用于编码或 者译码的LDPC矩阵，从而可以基于LDPC矩阵对输入序列进行编码或者译码。所述参 数包括以下至少之一：基图、基矩阵、基于基图或基矩阵行/列变换后的变换矩阵、 基于基图或基矩阵的扩展矩阵、基矩阵中非零元素的偏移值、或者与用于获得LDPC 矩阵相关的任何参数。
在又一种可能的实现方式中，LDPC矩阵的基矩阵可以保存在存储器中。
在又一种可能的实现方式中，LDPC矩阵的基图保存在存储器中，LDPC矩阵的基 矩阵中非零元素的偏移值可以保存在存储器中。
在又一种可能的实现方式中，LDPC矩阵的参数按照表2、或表3b-1至表3b-8所 示表所示的方式保存在存储器中，也可以保存其中的部分元素组。
基于上述各可能的实现方式，在一种可能的设计中，用于LDPC编码或者译码的 基图和基矩阵中至少一个是上述LDPC矩阵的基图和基矩阵中至少一个经过行交换、 或者列交换、或者行交换和列交换后得到的。
第三方面，提供一种通信装置可以包含用于执行上述方法设计中相对应的模块。 所述模块可以是软件和/或是硬件。
在一个可能的设计中，第三方面提供的通信装置，包括处理器和收发组件，该处 理器和收发组件可用于实现上述编码或者译码方法中各部分的功能。在该设计中，如 果该通信装置是终端、基站或者其他网络设备，其收发组件可以是收发机，如果该通 信装置是基带芯片或基带单板，其收发组件可以是基带芯片或基带单板的输入/输出 电路，用于实现输入/输出信号的接收/发送。所述通信装置可选的还可以包括存储器， 用于存储数据和/或指令。
在一种实现方式中，所述处理器可以包括如上述第一方面所述的编码器以及确定 单元。所述确定单元用于确定对输入序列编码所需的扩展因子Z。所述编码器用于使 用所述扩展因子Z对应的LDPC矩阵对所述输入序列进行编码。
在另一种实现方式中，所述处理器可以包括如上述第二方面所述的译码器以及获 取单元。所述获取单元用于获取LDPC码的软值和扩展因子Z。所述译码器用于基于扩 展因子Z对应的基矩阵HB对LDPC码的软值译码得到信息比特序列。
第四方面，提供了一种通信装置，包括一个或多个处理器。
在一种可能的设计中，一个或多个所述处理器可实现第一方面所述编码器的功能， 在另一种可能的设计中，第一方面所述编码器可以是所述处理器的一部分，处理器除 了实现第一方面所述编码器的功能，还可以实现其他功能。
在一种可能的设计中，一个或多个所述处理器可实现第二方面所述译码器的功能， 在另一种可能的设计中，第二方面所述译码器可以是所述处理器的一部分。
可选地，所述通信装置还可以包括收发器以及天线。
可选的，所述通信装置还可以包括用于产生传输块CRC的器件、用于码块分割和 CRC校验的器件、用于交织的交织器、或者用于调制处理的调制器等。
可选的，所述通信装置还可以包括，用于解调操作的解调器、用于解交织的解交 织器、或者用于解速率匹配的器件等等。可以通过一个或多个处理器实现这些器件的 功能。
在一种可能的设计中，可以通过一个或多个处理器实现这些器件的功能。
第五方面，本发明实施例提供了一种通信系统，该系统包括上述第三方面所述的 通信装置。
第六方面，本发明实施例提供了一种通信系统，该系统包括一个或多个第四方面 所述的通信装置。
再一方面，本发明实施例提供了一种计算机存储介质，其上存储有程序，当其运 行时，使得计算机执行上述方面所述的方法。
本申请的又一方面提供了一种包含指令的计算机程序产品，当其在计算机上运行 时，使得计算机执行上述各方面所述的方法。
本发明实施例的信息处理的方法、装置、通信设备和通信系统，在编码性能和错误平 层上能够适应系统灵活多变的码长码率需要。
附图说明
图1为一LDPC码的基图、基矩阵及其循环置换矩阵的示意图；
图2为一LDPC码的基图的结构示意图；
图3a为本发明一实施例提供的LDPC码的基图的示意图；
图3b-1为本发明实施例提供的一基矩阵的示意图；
图3b-2为本发明实施例提供的另一基矩阵的示意图；
图3b-3为本发明实施例提供的另一基矩阵的示意图；
图3b-4为本发明实施例提供的另一基矩阵的示意图；
图3b-5为本发明实施例提供的另一基矩阵的示意图；
图3b-6为本发明实施例提供的另一基矩阵的示意图；
图3b-7为本发明实施例提供的另一基矩阵的示意图；
图3b-8为本发明实施例提供的另一基矩阵的示意图；
图4为本发明实施例提供的性能示意图；
图5为本发明实施例提供的的信息处理流程示意图；
图6为本发明实施例提供的的信息处理流程示意图；
图7为本发明实施例提供通信装置结构示意图；
图8为本发明实施例提供的系统结构示意图。
具体实施方式
为便于理解下面对本申请中涉及到的一些名词做些说明。
本申请中，名词“网络”和“系统”经常交替使用，“装置”和“设备”也经常 交替使用，“信息”和“数据”也经常交替使用，但本领域的技术人员可以理解其含义。 “通信装置”可以是芯片(如基带芯片，或者数据信号处理芯片，或者通用芯片等等)， 终端，基站，或者其他网络设备。终端是一种具有通信功能的设备，可以包括具有无 线通信功能的手持设备、车载设备、可穿戴设备、计算设备或连接到无线调制解调器 的其它处理设备等。在不同的网络中终端可以叫做不同的名称，例如：用户设备，移 动台，用户单元，站台，蜂窝电话，个人数字助理，无线调制解调器，无线通信设备， 手持设备，膝上型电脑，无绳电话，无线本地环路台等。为描述方便，本申请中简称 为终端。基站(base station，BS)，也可称为基站设备，是一种部署在无线接入 网用以提供无线通信功能的设备。在不同的无线接入系统中基站的叫法可能有所不同， 例如在而在通用移动通讯系统(Universal Mobile Telecommunications System，UMTS) 网络中基站称为节点B(NodeB),而在LTE网络中的基站称为演进的节点B(evolved NodeB，eNB或者eNodeB)，在新空口(new radio,NR)网络中的基站称为收发点 (transmission reception point，TRP)或者下一代节点B(generation nodeB，gNB)， 或者其他各种演进网络中的基站也可能采用其他叫法。本发明并不限于此。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行描述。
LDPC码通常可以用奇偶校验矩阵H来表示。在一种实现方式中，所述LDPC码的校验矩 阵可以采用基图(base graph)进行简化描述，基图中每个元素代表一个Z*Z的扩展矩阵。 Z为正整数，也可以称之为扩展(lifting)因子，有时也可称为lifting size或者lifting factor等。可以通过基图来指示零元素以及非零元素的位置。基图中的非零元素与偏移值 相对应。LDPC码的奇偶校验矩阵H可以通过基图(base graph)和偏移(shift)值得到。 基图通常可以包括m*n个矩阵元素(entry)，可以用m行n列的矩阵形式表示，矩阵元素的 值为0或1，其中值为0的元素，有时候也称之为零元素，表示该元素可以被Z*Z的全零矩阵 (zero matrix)替换，值为1的元素，有时候也称之为非零元素，表示该元素可以被Z*Z 的循环置换矩阵(circulant permutation matrix)替换。也就是说，每个矩阵元素代表 的是一个全零矩阵或者一个循环置换矩阵。如图1中10a所示为一个示例性的m＝7，n＝17具 有QC结构的LDPC码的基图中的各元素。需要说明的是，在本文中，基图和矩阵的行号和列 号均是从0开始编号的，仅仅是为了方便说明，例如第0列表示为基图和矩阵的第一列，第 1列表示为基图和矩阵的第二列、第0行表示基图和矩阵的第一行，第1行表示为基图和矩 阵的第二行，以此类推。
可以理解的是，行号和列号也可以从1开始编号，则相应的行号和列号在本文所示的 行号和列号基础上加1，例如，如果行号或者列号从1开始编号，则第1列表示基图和矩阵 的第一列，第2列表示基图和矩阵的第二列，第1行表示表示基图和矩阵的第一行，第2行 表示基图和矩阵的第二行，以此类推。
在另一种实现方式中，可以定义一个m行n列的基矩阵(base matrix)，有时候也称 之为PCM(parity check matrix)。例如定义如图3b-1至图3b-8给出的任一矩阵、或者如 图3b-1至图3b-8中矩阵中的部分行和列所构成的矩阵。在基矩阵中每个元素和基图中每个 元素的位置一一对应，基图中的零元素在基矩阵中位置不变。在基矩阵中可以采用-1或者 空值“null”表示零元素，基图中第i行第j列值为1的非零元素在基矩阵中位置不变，表示 为Vi,j。可以通过系统定义或者预先定义基矩阵中Vi,j的值，也可以通过基图中非零元素的 偏移值Pi,j和扩展因子Z计算获得Vi,j。Pi,j可以是相对于一个预定或者特定的扩展因子Z定义 的偏移值。Pi,j可以基于Z以及Vi,j获得，在一种实现方式中Pi,j和Vi,j满足以下关系： Pi,j＝mod(Vi,j,Z)。i和j表示元素的行索引(行号)和列索引(列号)，以指示元素在矩阵 中的位置。
在本申请实施例中，有时也将基矩阵称为基图的偏移矩阵。可以通过基图和偏移值获 得基矩阵。若基图中第i行第j列的元素值为1，其偏移值为Pi,j，Pi,j为大于或者等于0的整 数，则表示第i行第j列的值为1的元素可以被Pi,j对应的Z*Z的循环置换矩阵替换。所述循环 置换矩阵有时也可以称为移位矩阵。该循环置换矩阵可通过将Z*Z的单位矩阵进行Pi,j次向 右或者向左循环移位得到。在一种实现方式中，Pi,j＝mod(Vi,j,Z)。Vi,j是基矩阵中对应于基 图中非零元素的取值。有时也可以称为偏移值，或者循环偏移值，或者偏移系数。例如， Vi,j可以是最大扩展因子Zmax对应的偏移值。Zmax对是Z的取值集合中的最大值。若基图中第i 行第j列的元素值为0，则值为0的元素可以用Z*Z的全零矩阵替换。将基图中值为0的元素 用Z*Z的全零矩阵替换，值为1的元素用其偏移值Pi,j对应的Z*Z的循环置换矩阵进行替换， 则可以得到LDPC码的奇偶校验矩阵。Z为正整数，也可以称之为扩展(lifting)因子，有 时也可称为lifting size或者lifting factor等。可以根据系统支持的码块大小和信息数 据的大小确定的。可见奇偶校验矩阵H的大小为(m*Z)*(n*Z)。例如，扩展因子Z＝4， 则每个零元素被一个4*4大小的全0矩阵11a替换，若P2,3＝2，则第2行第3列的非0元素被4*4 的循环置换矩阵11d替换，该矩阵是由4*4的单位矩阵11b经过2次向右循环移位得到的，若 P2,4＝0，则第2行第4列的非0元素被单位矩阵11b替换。需要说明的是，此处仅仅只是举例 说明，并不以此为限制。
由于Pi,j可以是基于扩展因子Z得到的，对于同一个位置上值为1的元素，采用不同的扩 展因子Z可能存在不同的Pi,j。如图1中10b所示为基图10a对应的一个基矩阵。例如，基图10a 中第1行第3列值为1，其对应于基矩阵10b中，第1行第3列的偏移值Vi,j为27。利用公式 Pi,j＝mod(Vi,j,Z)则可以获知Pi,j的值。从而可以将第1行第3列的元素被Z*Z的的单位矩阵进行 Pi,j次向右或者向左循环移位得到的循环置换矩阵替代。
通常LDPC码的基图或基矩阵中还可以包括p列内置打孔(built-in puncture)比特列， p可以为0-2的整数，这些列参与编码，但是其编码对应的系统比特不被发送，则LDPC码基 矩阵的码率满足R＝(n-m)/(n-p)。以基图10a为例，如果有2列内置打孔比特列，则码率 为(17-7)/(17-2)＝0.667，近似于2/3。
无线通信系统中采用的LDPC码为QC-LDPC码，其校验位部分具有双对角结构或 者raptor-like结构，可以简化编码，支持增量冗余混合重传。QC-LDPC码的译码器 中中通常采用QC-LDPC移位网络(QC-LDPC shift network，QSN)，Banyan网络或者 Benes网络实现信息的循环移位。
具有raptor-l ike结构的QC-LDPC码的，其基图的矩阵大小为m行n列，可以包 括5个子矩阵A、B、C、D和E，其中，矩阵的权重是由非零元素的个数决定的，行的 权重(行重)是指一行中包括的非零元素的个数，列的权重(列重)是指一列中包括 的非零元素的个数。如图2中200所示，其中：
子矩阵A为mA行nA列的矩阵，其大小可以为mA*nA，其中每列对应LDPC码中的Z 个系统比特，系统比特有时候也称为信息比特。
子矩阵B为为mA行mA列的方阵，其大小可以为mA*mA，每列对应于LDPC码中的 Z个校验比特。子矩阵B包括双对角结构的子矩阵B’和一列权重为3的矩阵列(简 称为3列重列)，其中列重为3的矩阵列可以位于子矩阵B’之前，如图2中20a所 示；子矩阵B还可以包括一列或多列列重为1的矩阵列(简称为单列重列)，例如， 一种可能的实现方式如图2中20b或20c所示。
通常基于子矩阵A和B生成的矩阵可以称为核心矩阵，可以用来支持高码率的编 码。
子矩阵C为全零矩阵，其大小为mA×mD。
子矩阵E为单位矩阵，其大小为mD×mD。
子矩阵D大小为mD×(nA+mA)，通常可用来生成低码率的校验位。
子矩阵C和E的结构相对确定或明确，子矩阵A、B和/或D部分的结构是LDPC 码的编译码性能的影响因素之一。
可以理解的是，上述从原理的角度对基图/基矩阵的结构进行描述。可以理解的 是对于子矩阵A,B,C,D,E的划分仅仅是为了帮助从原理性角度理解。对于子矩阵 A,B,C,D,E的划分也可以并不局限于上述划分方式。在一种实现方式中，由于C为全 零矩阵，E为单位矩阵为已知结构，因此，可以简化的来表示LDPC矩阵，而不必使用 完整的A,B,C,D,E来表示LDPC矩阵。例如，可以使用子矩阵A、B和D来简化的表示 LDPC矩阵、或者使用子矩阵A，B，C，D来表示LDPC矩阵、或者使用子矩阵A，B，D， E来表示LDPC矩阵。在另一种实现方式中，由于子矩阵B包括一列或者多列单列重的 列，对于子矩阵B的一列或者单列重的列部分，结构也相对固定，因此所述一列或者 单列重列可以不用来表示LDPC矩阵。例如用来表示LDPC矩阵时，可以使用子矩阵A， 子矩阵B中的部分列，以及子矩阵D中的相应列。采用raptor-like结构的LDPC矩 阵进行编码时，一种可能的实现方式为，可以先对子矩阵A和B部分对应的矩阵进行 编码，也就是对核心矩阵进行编码，得到子矩阵B对应的校验比特，再对整个矩阵进 行编码，得到子矩阵E部分对应的校验比特。由于子矩阵B可以包括双对角结构的子 矩阵B’和一单列重列，在编码中可以先获得双对角结构对应的校验比特，再获得单 列重列对应的校验比特。
下面给出一种编码的示例方式。假设子矩阵A和B构成的核心矩阵为Hcore，Hcore 中去掉最后一行和最后一列，也就是去掉单列重列以及该列非零元素所在的行，得到 的矩阵部分为Hcore-dual，Hcore-dual中的校验位部分表示为He＝[He1 He2],He1为3列重列， He2为双对角结构。根据LDPC码矩阵定义，Hcore-dual·[S Pe]T＝0，其中，S为输入序列， 由信息比特构成的向量表示，Pe为校验比特构成的向量，[S Pe]T表示由输入序列S和 Pe构成的转置矩阵。因此可以先根据输入序列S和Hcore-dual计算出Hcore-dual对应的校验比 特，输入序列S中包括所有信息比特；再根据得到Hcore-dual对应的校验比特和输入序列 S计算得到子矩阵B中单列重列对应的校验比特，此时可以得到子矩阵B对应的所有 校验比特；再根据输入序列S以及子矩阵B对应的校验比特，利用子矩阵D部分编码 得到子矩阵E对应的校验比特，从而得到所有信息比特和所有校验比特，这些比特构 成编码后的序列，也就是一个LDPC码序列。
可选地，LDPC码编码还可能包含截短(shortening)和打孔(puncturing)操作。 被截短的比特和被打孔的比特均不发送。
其中，截短一般是从信息比特的最后一位开始向前截短，可以采用不同的方式进 行截短。例如，被截短的比特数s0，可以将输入序列S中最后s0个比特设置为已知比 特得到输入序列S’，如设置为0或者null，或者其他一些值，然后通过LDPC矩阵对 输入序列S’进行编码，又例如，也可以可以将输入序列S中最后(s0mod Z)个比特设 置为已知比特得到输入序列S’，如设置为0或者null，或者其他一些值，将子矩阵A 中最后
Figure BDA0001777097320000071
列删除得到LDPC矩阵H’，使用LDPC矩阵H‘对输入序列S’进行编码，或 者子矩阵A中最后
Figure BDA0001777097320000072
列不参与对输入序列S’的编码。在完成编码后，被截短的比特 不发送。
其中，打孔可以是对输入序列中内置打孔比特，或者校验比特进行打孔。对校验 比特打孔时通常也是从校验比特的最后一位进行打孔的，当然，也可以按照系统预设 的打孔顺序进行打孔。一种可能的实现方式为，先对输入序列进行编码，然后根据需 要被打孔的比特数p，选择校验比特中最后p个比特或者根据系统预设的打孔顺序选 择p个比特，这p个比特不发送。又一种可能的实现方式中，也可以确定出被打孔比 特对应的矩阵的p列以及这些列中非零元素所在的p行，这些行、列不参与编码，也 就不产生相应的校验比特。
需要说明的是，这里对编码方式只是举例，基于本申请提供基图和/或基矩阵还 可以采用本领域技术人员所知的其他编码方式，本申请并不限定。本申请中涉及的译 码，可以是采用多种译码方式，例如可以采用，min-sum(MS)译码方式，也可以采 用belief propagation译码方式。MS译码方法有时也称为Flood MS译码方法。例如， 对输入序列初始化，并进行迭代处理，在迭代后进行硬判决检测，并对硬判决结果进 行校验，如果译码结果符合校验方程，则译码成功，终止迭代，并输出判决结果。如 果不符合校验方程，则在最大迭代次数内再次进行迭代处理，若达到最大迭代次数， 仍校验失败，则译码失败。可以理解的是，本领域的技术人员可以理解MS译码的原 理，在此不再详述。
需要说明的是，对于译码方式只是举例说明，对于基于本申请提供基图和/或基 矩阵还可以采用本领域技术人员所知的其他译码方式，本申请对译码方式并不限定。
通常可以通过对基图或者基矩阵的设计来获得LDPC码。例如，可以对基图或者 基矩阵采用密度进化的方法可以确定出LDPC码的性能上限，并且根据基矩阵中的偏 移值确定出LDPC码的错误平层。通过对基图或者基矩阵的设计，可以改善编码或者 译码性能，以及降低错误平层。无线通信系统中码长灵活多变，例如，可以是2560 比特，38400比特等，图3a为一个LDPC码的基图示例，图3b-1至图3b-8是图3a基 图的各基矩阵示例，可满足多种块长的性能需求。为方便说明及理解，附图中3a和 3b-1至3b-8中在最上侧以及最左侧，分别示出了列号和行号。
图4给出了3a所示的LDPC码的性能示意图，在图4所示的性能图中，基于图3b-1 至图3b-8所示矩阵编码的性能曲线，横坐标表示信息比特序列的长度，单位为比特， 纵坐标是达到对应BLER需要的符号信噪比(Es/N0)，每个码率两条线分别对应BLER 是0.01和0.0001两种情况。同一码率下，0.01对应在上的曲线，0.0001对应在下 的曲线。各曲线平滑，说明矩阵在不同块长上都具有较优的性能
图3a所示为一个LDPC码的基图示例，其中，图中最上面一行0-51(即0至51 列)表示列编号，最左面一列0-41(即0至41行)表示行编号，也就是基图的大小 为42行52列。
在一种实现方式中，子矩阵A和子矩阵B的部分可以看做LDPC码的基图的核心 矩阵部分，可用于高码率编码。构成了一个7行17列的矩阵，如图3a所示基图的左 上角的7行17列的矩阵可以看作基图的核心矩阵部分。核心矩阵部分可以包括子矩 阵A和子矩阵B。子矩阵A为图3a中第0行至第6行，以及第0列至第9列构成的7 行10列的矩阵。子矩阵B为图3a中第0行至第6行，以及第10列至第16列构成的 7行7列的矩阵。
在另一种实现方式中，可以将图3a所示基图的左上角的7行14列、或者7行15 列，或者7行16列构成的矩阵看做核心部分，即图3a所示基图的第0至6行，第0 列至第13列构成的矩阵、或者第0至6行，第0列至第14列构成的矩阵，或者第0 至6行，第0列至第15列构成的矩阵。相应的，也可以将图3b-1至图3b-8所示矩 阵中与基图的相应位置部分看做核心部分。
在一种实现方式中，子矩阵A中可以包括一列或多列内置打孔比特列，例如：可 以包括2列内置打孔比特列，则打孔后，核心矩阵可以支持的码率为2/3。其中，子 矩阵B中可以包括1列3列重列，即子矩阵B的第一列(核心矩阵的第10列)列重 为3，子矩阵B的第二列(核心矩阵的11列)的列重为5，子矩阵B的第二至四列(核 心矩阵的12至13列)，第0至3行为双对角结构，其中第三和第四列(核心矩阵的 12至13列)的列重为2，子矩阵B还包括3列单列重的列(核心矩阵的14至16列)。
在一种实现方式中，子矩阵A可以对应系统比特，有时也称为信息比特，其大小 为mA行10列，其中，mA＝5，在基图30a中由第0行至第4行以及第0列至第9列的 元素构成；
在一种实现方式中，子矩阵B可以对应校验比特，其大小为mA行mA列，在基图 30a中由第0行至第6行以及第10列至第16列的元素构成。
为了获得灵活的码率，可以基于核心矩阵添加相应大小的子矩阵C、子矩阵D和 子矩阵E，来获得不同的码率。由于子矩阵C为全零矩阵，子矩阵为单位矩阵，其大 小主要是根据码率来确定，结构相对固定。影响到编译码性能的主要在于核心矩阵和 子矩阵D部分。在核心矩阵的基础上添加行列，形成相应的C、D和E部分可以得到 不同码率。
子矩阵D的列数mD为子矩阵A和B的列数之和，其行数主要与码率相关。以基图 30a为例，子矩阵D的列数为17列。若LDPC码支持的码率为Rm，则其基图或者基矩 阵的大小为m行n列，其中，n＝nA/Rm+p，m＝n-nA＝nA/Rm+p-nA。其中P为内置 打孔列。依据该公式可以获知LDPC码支持的码率。若最低码率Rm＝1/3，内置打孔列 数p＝2，以基图30a为例，则n＝52，m＝42，子矩阵D的行数mD最大可以为m-mA＝42-7＝35， 从而0≤mD≤35。
以基图30a为例，其中子矩阵D可以包括基图30a中第7行至第41行中的mD行。
在本申请中，若基图中相邻两行的同一列最多只有1个非零元素，则这两行彼此 正交。若基图中相邻两行除了部分列以外的其他列中，同一列最多只有1个非零元素， 则该相邻两行是准正交的。例如，对于相邻两行，除了内置打孔比特列以外的其他列 只有一个非零元素，则可以认为该相邻两行是准正交的。
基图30a中第7行至第41行可以包括多行准正交结构和至少两行正交结构。例 如，基图30a中第32行与第33行正交，第34行与第35行正交，第36,37,38行正 交。对于任意相邻2行中除了内置打孔比特列以外的其余列中，同一列中最多只有一 个非零元素，则符合准正交。如果包括内置打孔比特列，任一一列最多只有一个非零 元素，则符合正交结构。
若mD＝15，LDPC码基图中子矩阵D大小为15行17列，可以是由基图30a的第7 行至第21行，第0列至第16列的矩阵构成，对应LDPC码支持的码率可以参照上述 计算公式获得。
子矩阵E为15行15列的单位矩阵，子矩阵C为7行15列的全0矩阵；
若mD＝19，LDPC码基图中子矩阵D大小为19行17列，可以是由基图30a的第7 行至第25行，第0列至第16列的矩阵构成，对应LDPC码支持的码率可以参照上述 计算公式获得。在该码率下，LDPC码的基图对应于基图30a的第0行至第25行，第 0列至第16列构成的矩阵部分，其中子矩阵E为16行16列的单位矩阵，子矩阵C为 7行16列的全0矩阵。
以此类推，不一一阐述。
在一种设计中，可以对基图和/或基矩阵做行/列交换，也就是说，进行行交换， 或者列交换，或者行交换和列交换。所述行/列交换操作，并不改变行重和列重，非 零元素的个数也没有发生改变。因此，行/列交换后的基图和/或基矩阵对系统性能影 响有限。也就是说从整体讲，对系统性能的影响可接受，在容忍范围内，例如，可能 对某些场景或者在某些范围内，性能在允许范围内下降，但是在某些场景或者某些范 围内，性能有所改善，整体上看对性能影响不大。
例如，可将基图30a的第34行和第36行进行交换，并且将第44列和第45列进 行交换。又例如，子矩阵D包括矩阵F中mD行，这mD行可以不进行行交换，也可以将 其中一行或多行之间进行行交换，子矩阵E仍为对角结构，不做行、列交换，例如， 将矩阵F的第27行和第29行进行行交换，子矩阵D包括矩阵F中mD行，子矩阵E仍 为对角结构。可以理解的是，若基图或基矩阵包括子矩阵D，那么对核心矩阵的列进 行交换时，相应的子矩阵D中列也需要进行交换。
如图3b-1至图3b-8所示矩阵分别为基图30a的多个基矩阵的设计示例。其中， 基图30a中第i行第j列的非零元素在图3b-1至3b-8中示出的矩阵中的位置不变， 值为偏移值Vi,j，零元素在偏移矩阵中以-1或者null表示。其中，子矩阵D在基矩阵 中相应的部分可以包括其中任一基矩阵的第7行至第41行中的mD行，可以根据码率 的不同选择mD的值。可以理解的是，如果基图是相对于基图30a进行过行/列变换后 的矩阵，则基矩阵也是相应任一个经过行/列变换后的矩阵。
在一种可能的设计中，由于子矩阵C，E的结构相对固定，可以使用子矩阵A,B,D 部分来表示LDPC的基图/基矩阵，即图3a或者图3b-1至图3b-8所示矩阵的0至41 行，0至16列。
在一种可能的设计中，由于14列至51列的结构相对固定，可以使用图3a或者 图3b-1至图3b-8所示矩阵中的0至41行，0至13列的矩阵来简化表示LDPC的基图 /基矩阵。
在一种可能的设计中，可以使用图3a或者图3b-1至图3b-8所示矩阵中的0至 41行，0至13列加上14至51列中的部分列，来表示LDPC的基图/基矩阵。例如， 可以使用图3a或者图3b-1至图3b-8所示矩阵中0至41行，0至15列来表示LDPC 的基图/基矩阵，或者可以使用0至41行，0至14列来表示LDPC的基图/基矩阵。
在一种可能的设计中，LDPC码的基矩阵可以包括图3b-1至图3b-8所示的任一矩 阵的第0至6行以及第0至16列，此时，图3b-1至图3b-8所示矩阵的第0至6行 以及第0至16列构成的矩阵可以作为基矩阵的核心部分。在本设计中，对于LDPC码 的基矩阵的其他部分，例如矩阵C,D,E部分的结构并不限定，例如可以采用图3b-1 至图3b-8所示的任一种结构，也可以采用其他的矩阵设计。
在另一种可能的设计中，LDPC码的基矩阵可以包括：图3b-1至图3b-8所示的任 一矩阵中的第0至(m-1)行以及第0至(n-1)列构成的矩阵，其中7≤m≤42,m为整数， 18≤n≤52,n为整数。
在本设计中，对于LDPC码的基矩阵的其他部分的结构并不限定，例如可以采用 图3b-1至图3b-8所示的任一种结构，也可以采用其他的矩阵设计。
在又一种可能的设计中，LDPC码的基矩阵可以包括：图3b-1至图3b-8所示的 任一矩阵3b-1至3b-8的第0至6行以及第0至16列中的部分列。例如，可以对图 3b-1至图3b-8所示矩阵的核心部分(第0至6行以及第0至16列)截短(shortening) 和/或打孔(puncturing)。在一种实现方式中，LDPC码的基矩阵可以不包括被截短 和/或打孔的比特对应的列。
在本设计中，对于LDPC码的基矩阵的其他部分并不限定，例如可以参照图3b-1 至图3b-8所示的结构，也可以采用其他的结构。
在又一种可能的设计中，LDPC码的基矩阵可以包括：图3b-1至图3b-8所示的任 一矩阵中的第0至(m-1)行以及第0至(n-1)列中的部分列构成的矩阵，其中 7≤m≤42,m为整数，18≤n≤52,n为整数。例如，可以对图3b-1至图3b-8所示 的任一矩阵中的第0至(m-1)行以及第0至(n-1)列截短(shortening)和/或打孔 (puncturing)。在一种实现方式中，LDPC码的基矩阵可以不包括被截短和/或打孔 的比特对应的列。在本设计中，对于LDPC码的基矩阵的其他部分并不限定，例如可 以参照图3b-1至图3b-8所示的结构，也可以采用其他的结构。
在一种实现方式中，所述截短操作，可以是对信息比特截短。例如，以图3b-1 至图3b-8所示的任一矩阵为例，对0至9列中的1列或者多列截短，那么LDPC码的 基矩阵可以不包括图3b-1至图3b-8所示矩阵中被截短的1列或者多列。比如，若第 9列被截短，那么LDPC码的基矩阵可以包括：图3b-1至3b-8中任一矩阵的第0至8 列和第10至16列。对于第0至6行，以及第0至8列和第10至16列来讲。
在另一种实现方式中，所述打孔可以是对校验比特打孔。例如，以图3b-1至图 3b-8所示的任一矩阵为例，对第10至第16列中的1列或者多列打孔。那么LDPC码 的基矩阵可以不包括图3b-1至图3b-8所示矩阵中被打孔的1列或者多列。比如，若 第16列被打孔，那么LDPC码的基矩阵可以包括：3b-1至图3b-8中任一矩阵的第0 至15列。
为LDPC码设计了不同的扩展因子Z，可以支持不同的长度的信息比特序列。在一 种可能的设计中，可以对不同扩展因子使用不同的基矩阵取得较好的性能。例如，扩 展因子Z＝a×2j，0≤j＜7，a∈{2,3,5,7,9,11,13,15}。表1为一种可能支持的扩展因子 集合{2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,18,20,22,24,26, 28,30,32,36,40,44,48,52,56,60,64,72,80,88,96,104,112,120, 128,144,160,176,192,208,224,240,256,288,320,352,384}，其中除了 最上面一行和最左面一列以外，每一格表示相应地a和j的取值对应的Z的值，例如， a＝2这一列，且j＝1这一行，Z＝4，又例如，a＝11且j＝3，Z＝88。以此类推，不再赘述。
表1
Figure BDA0001777097320000121
可以理解，表1仅仅是一种表述扩展因子的形式，实际产品实现时，并不限于表 1的形式，可以通过其他的表现形式。
例如，对于由于每个a的取值，对应于一组扩展因子。可以通过组索引来标识扩 展因子组，例如，表1’给出了扩展因子的另一种表现形式。可以理解表1’中，对于扩 展因子组索引仅以1,2,3,4,5,6,7,8为例进行说明。本申请中对于各个组的索引值并 不限定。例如，可以使用0,1,2,3,4,5,6,7来分别索引八个扩展因子组，也可以使用 其他的可识别的索引来分别索引八个扩展因子组。每个组索引对应一个基矩阵。以表 1’为例，不同扩展因子组中的扩展因子Z的取值不同。Z与基矩阵是对应的。Z确定了， 那么Z对应的基矩阵也就确定了。
表1’
Figure BDA0001777097320000122
由于基图支持的扩展因子集合可以是表1或表1’中的所有扩展因子，也可以是一 部分扩展因子。例如，可以为{24,26,28,30,32,36,40,44,48,52,56,60, 64,72,80,88,96,104,112,120,128,144,160,176,192,208,224,240, 256,288,320,352,384}，也就是Z大于或者等于24。又例如，可以为{2,3,4,5, 6,7,8,9,10,11,12,13,14,15,16,18,20,22}中的一个或多个与{24,26, 28,30,32,36,40,44,48,52,56,60,64,72,80,88,96,104,112,120, 128,144,160,176,192,208,224,240,256,288,320,352,384}的并集。需 要说明的是此处仅为举例。可以根据a的取值将基图支持的扩展因子集合划分成不同 的子集。例如，a＝2，扩展因子Z的子集可以包括{2,4,8,16,32,64,128,256}中的 一个或多个，又例如，a＝3，扩展因子Z的子集可以包括{3,6,12,24,48,96,192,384} 中的一个或多个，以此类推。
可以对基图支持的扩展因子集合根据a的不同取值划分，从而确定出相应的基矩 阵：
若a＝2，或者扩展因子Z取值为{2,4,8,16,32,64,128,256}中的一个时，基矩 阵可以包括图3b-1至图3b-8中所示矩阵中的第0至6行以及第0至16列，或者， 基矩阵包括图3b-1所示矩阵中的第0至(m-1)行以及第0至(n-1)列，其中 7≤m≤42,m为整数，17≤n≤52,n为整数；或者，基矩阵包括图3b-1所示矩阵的 第0至(m-1)行以及第0至(n-1)列中的部分列，其中7≤m≤42,m为整数， 17≤n≤52，n为整数。。
若a＝3，或者扩展因子Z取值为{3,6,12,24,48,96,192,384}中的一个时，基矩 阵可以包括矩阵3b-2中的第0至6行以及第0至16列，或者，基矩阵包括图3b-2 所示矩阵中的第0至(m-1)行以及第0至(n-1)列，其中7≤m≤42,m为整数，
17≤n≤52,n为整数；或者，基矩阵包括图3b-2所示矩阵的第0至(m-1)行以及第 0至(n-1)列中的部分列，其中7≤m≤42,m为整数，17≤n≤52，且n为整数。
例如，基矩阵PCM包括图3b-2中的第0至41行，以及0至13列、或者0至14 列，或者0至15列。
若a＝5，或者扩展因子Z取值为{5,10,20,40,80,160,320}中的一个时，基矩阵 可以包括矩阵3b-3中的第0至6行以及第0至16列，或者，基矩阵包括图3b-3所 示矩阵中的第0至(m-1)行以及第0至(n-1)列，其中7≤n≤42,m为整数，
17≤n≤52,n为整数；或者，基矩阵包括图3b-1所示矩阵的第0至(m-1)行以及第 0至(n-1)列中的部分列，其中7≤m≤42,m为整数，17≤n≤52,n为整数。
若a＝7，或者扩展因子Z取值为{7,14,28,56,112,224}中的一个时，基矩阵可 以包括矩阵3b-4中的第0至6行以及第0至16列，或者，基矩阵包括图3b-4所示 矩阵中的第0至(m-1)行以及第0至(n-1)列，其中7≤m≤42,m为整数，17≤n≤52,n 为整数；或者，基矩阵包括图3b-4所示矩阵的第0至(m-1)行以及第0至(n-1) 列中的部分列，其中7≤m≤42,m为整数，17≤n≤52,n为整数。
若a＝9，或者扩展因子Z取值为{9,18,36,72,144,288}中的一个时，基矩阵可 以包括矩阵3b-5中的第0至6行以及第0至16列，或者，基矩阵包括图3b-5所示 矩阵中的第0至(m-1)行以及第0至(n-1)列，其中7≤m≤42,m为整数，17≤n≤52,n 为整数；或者，基矩阵包括图3b-5所示矩阵的第0至(m-1)行以及第0至(n-1) 列中的部分列，其中7≤m≤42,m为整数，17≤n≤62,n为整数。
若a＝11，或者扩展因子Z取值为{11,22,44,88,176,352}中的一个时，基矩阵 可以包括矩阵3b-6中的第0至6行以及第0至16列，或者，基矩阵包括图3b-6所 示矩阵中的第0至(m-1)行以及第0至(n-1)列，其中7≤m≤42,m为整数，
17≤n≤52,n为整数；或者，基矩阵包括图3b-6所示矩阵的第0至(m-1)行以及第 0至(n-1)列中的部分列，其中7≤m≤42,m为整数，17≤n≤52,n为整数。
若a＝13，或者扩展因子Z取值为{13,26,52,104,208}中的一个时，基矩阵可以 包括矩阵3b-7中的第0至6行以及第0至16列，或者，基矩阵包括图3b-7所示矩 阵中的第0至(m-1)行以及第0至(n-1)列，其中7≤m≤42,m为整数，17≤n≤52,n为 整数；或者，基矩阵包括图3b-7所示矩阵的第0至(m-1)行以及第0至(n-1)列 中的部分列，其中7≤m≤42,m为整数，17≤n≤52,n为整数。
若a＝15，或者扩展因子Z取值为{15,30,60,120,240}中的一个时，基矩阵可以 包括矩阵3b-8中的第0至6行以及第0至16列，或者，基矩阵包括图3b-8所示矩 阵中的第0至(m-1)行以及第0至(n-1)列，其中7≤m≤42,m为整数，17≤n≤52,n为 整数；或者，基矩阵包括图3b-8所示矩阵的第0至(m-1)行以及第0至(n-1)列 中的部分列，其中7≤m≤42,m为整数，17≤n≤52，n为整数。
可选地，对于一个LDPC码给定的基矩阵而言，可以对矩阵中一列或者多列非零 元素的偏移值增加或减少补偿值Offsets，而对系统性能影响不大。不同列中非零元素 的补偿值可以相同也可以不同，例如，对矩阵的一列或多列进行补偿，不同列的补偿 值可以相同，也可以不同，本申请并不限定。
对系统性能影响不大是指对系统性能的影响可接受，在容忍范围内。例如，可能 对某些场景或者在某些范围内，性能在允许范围内下降，但是在某些场景或者某些范 围内，性能有所改善，整体上看对性能影响不大。
例如对矩阵3b-1至3b-8中任一矩阵中第s列中大于或等于0的各偏移值分别增 加或减少补偿值Offsets可以得到该矩阵的补偿矩阵Hs，其中Offsets为大于或等于0 的整数，其中S为大于等于0,且小于11的整数。。一列或多列的补偿值Offsets可 以相同，也可以不同。。
图4所示的性能图中，为基于图3b-1至3b-2所示矩阵编码的性能曲线，横坐标 表示信息比特序列的长度，单位为比特，纵坐标是达到对应BLER需要的符号信噪比 (Es/N0)，每个码率两条线分别对应BLER是0.01和0.0001两种情况。同一码率下， 0.01对应在上的曲线，0.0001对应在下的曲线。各曲线平滑，说明矩阵在不同块长 上都具有较优的性能
附图1至图3a、图3b-1至3b-8对LDPC码涉及的基图以及基矩阵的结构进行了 展示。为了充分说明本发明实施方式中对于基图和/或基矩阵的设计。对于基矩阵的 结构，可以通过系统可识别的其他方式来表达。例如可以通过表格的方式，或者其他 的方式。
在一种设计中，图1中的10a所述基图为7行10列的矩阵，其涉及的参数可以 用表2来表示。
表2
Figure BDA0001777097320000141
Figure BDA0001777097320000151
可以理解的是，由于基图10a中第14至16列为单列重的列，其位置相对固定或者容易 确定，也可以不在表2中记录，而通过其他的方式记录14至16列的非零元素的位置。
在一种设计中，以图3b-1至图3b-8所示基矩阵为例，其涉及的参数可以分别用表3b-1 至表3b-8来表示。
表3b-1
Figure BDA0001777097320000152
Figure BDA0001777097320000161
表3b-2
Figure BDA0001777097320000162
Figure BDA0001777097320000171
表3b-3
Figure BDA0001777097320000172
Figure BDA0001777097320000181
表3b-4
Figure BDA0001777097320000182
Figure BDA0001777097320000191
表3b-5
Figure BDA0001777097320000192
Figure BDA0001777097320000201
表3b-6
Figure BDA0001777097320000202
Figure BDA0001777097320000211
表3b-7
Figure BDA0001777097320000212
Figure BDA0001777097320000221
表3b-8
Figure BDA0001777097320000222
Figure BDA0001777097320000231
可以理解，上述图3a,图3b-1至3b-8以及表2，表3b-1至表3b-8是为了帮助 理解对于基图和矩阵的设计，其表现形式并不仅仅局限于这种表现形式。还可以包括 其他可能的变形。例如表3b-1,3b-3至3b-8也可以参照3b-2’的形式变形。对于结 构相对固定的列，且偏移值为0，例如第14至51列元素的信息可以选择性的包括或 者不包括在表中，以节省存储空间。
在一种设计中，对于基图或基矩阵中结构相对固定的部分，其非零元素的位置可 以根据行列位置计算得到，可以不保存这些非零元素的位置。
以图3b-2以及表3b-2为例，图3b-2所示的矩阵中第14列至51列，其位置相 对固定，偏移值Vi,j取值均为0，通过已知的非零元素可计算出其非零元素的位置。在 上述表3b-2中，可以不包括第14列至第51列的信息。或者不包括第14至第51中 的部分列的信息。例如不包括第16至第至第51列中的非零元素以及其相应偏移值。
例如图3b-2所示的矩阵也可表示成如下表3b-2’。
表3b-2’
Figure BDA0001777097320000232
Figure BDA0001777097320000241
再例如，以图3b-2为例，对于第0行的偏移值Vi,j也为0，也可以不保存第0行 的信息，而通过计算获得。
在一种实现方式中，上述表2，表3b-1至表3b-8以及表3b-2’中的“行重”这一 参数也可以省略。可以通过一行非零元素所在的列，获知这一行有多少个非零元素， 因此行重也就获知了。
在一种实现方式中，对于上述表2，表3b-1至表3b-8以及表3b-2’中的“非零元 素所在的列”中的参数值，也可以不按照由小到大的顺序排列，只要参数值索引到非 零元素所在的列就行。此外，对于表2，表3b-1至表3b-8的“非零元素偏移值”中 的参数值，也不一定按照列的顺序排列，只要“非零元素偏移值”中的参数值，与“非 零元素所在的列”中的参数值一一对应就可以。
在一种实现方式中，可以将上述不同基矩阵合并在一个或多个表格中来表示。例 如不同基矩阵对应的非零元素的位置相同，行号相同，只是偏移值Vi,j不同。因此可将 行号，非零元素所在的列，以及多组非零元素的偏移值列上即可同时使用一张表表示 多个基矩阵。例如，可以将两组非零元素偏移值分别列在不同的列，通过索引来指示。
在一种实现方式中，可以通过基图来指示非零元素的位置，上述表格中“非零 元素所在的列”这一参数也可以为可选。
在一种实现方式中，也可以通过列号(列索引)、非零元素所在的行，非零元素 的偏移值这些参数来表示图3a,图3b-1至3b-8所示出的矩阵。可选的可以包括列重。
在又一种实现方式中，可以对于基图或者基矩阵按照每一行或每一列的1和0视 为2进制数，采用10进制或者16进制数保存可以节省存储空间。以前述任一基图或 基矩阵为例，可以用16进制数保存前14列或者前17列非零元素的位置，例如，第0 行前14列为11110010 011100，则可以记为第0行非零元素的位置为0xF2，0x70， 也就是每8列组成一个16进制数，对于其中最后2列，可以通过填充0达到8位的 整数倍得到相应的16进制数，当然，也可以在其前面填充0达到8位的整数倍得到 相应的16进制数，其他行以此类推，此处不再赘述。
图5给出了处理数据过程的设计。处理数据的过程可以通信装置来实现，所述通 信装置可以是基站、终端或者其他实体等，例如通信芯片，编码器/译码器等等。
501部分，获取输入序列。
在一种实现方式中，编码的输入序列可以是信息比特序列，也可以是经过填充后 的信息比特序列,或者添加CRC后的序列。信息比特序列有时也称为码块(code block)， 例如，可以是对传输块进行码块划分后的输出序列。在一种实现方式中，译码的输入 序列可以是LDPC码的软值序列。本申请中，序列有时也可以称为比特序列，例如输 入序列有时也可以称为输入比特序列，或待编码比特序列等。输出序列有时也可以称 为输出比特序列、编码后的序列、或编码后的比特序列等。校验比特有时也称为校验 序列，或者校验比特序列等。
502部分，基于LDPC矩阵对所述输入序列进行编码/译码；该LDPC矩阵的基矩阵 可以为前述示例中的任一基矩阵。
在一种实现方式中，LDPC矩阵可以是基于扩展因子Z和基矩阵得到的。
在一种实现方式中，可以保存LDPC矩阵的相关参数，这些参数包括以下一个或 多个：
a)用于获得上述各实现方式中列举的任一基矩阵中的参数，基于所述参数可以获 得所述基矩阵；例如，所述参数可以包括以下一个或多个：行号、行重、列号、列重、 非零元素的位置(如非零元素所在的行、或者非零元素所在的列)、基矩阵中的偏移 值，非零元素偏移值及对应的位置，补偿值，扩展因子Z，基图，码率,a等。
b)上述各实现方式中列举的任一基矩阵；
c)上述各实现方式中列举的任一基矩阵经过至少一列补偿后的补偿矩阵Hs；
d)基于所述基矩阵或其补偿矩阵Hs扩展后的矩阵；
e)基于上述各实现方式中列举的任一基矩阵或者补偿矩阵Hs经过行/列变换后 的基矩阵。
f)基于所述行/列变换后的基矩阵或者补偿矩阵Hs扩展后的矩阵。
g)基于上述各实现方式中列举的任一基矩阵或者补偿矩阵Hs的进行截短或者打 孔后的矩阵。
在一种可能的实现方式中，基于低密度奇偶校验LDPC矩阵对输入序列进行编码/ 译码，可以是在编码/译码过程中，按照以下方式的一种或者多种进行：
i.基于上述a)获得基矩阵，基于获得的基矩阵编码/译码；或者基于获得的基矩 阵进行行/列交换，基于行/列变换后的基矩阵编码/译码，或者基于获得的基矩阵的 补偿矩阵进行编码/译码，或者基于获得的基矩阵的补偿矩阵Hs进性行/列变换后的 矩阵进行编码/译码。这里基于基矩阵或者补偿矩阵Hs编码/译码，可选的，还可以 包括基于基矩阵的扩展矩阵或者补偿矩阵Hs的扩展矩阵编码/译码，或者基于基矩阵 或者补偿矩阵进行截短或者打孔后的矩阵编码/译码；
ii.基于b)、c)d)或者e)保存的基矩阵(保存基矩阵H或者Hs、或者保存的 基于基矩阵H或者Hs行/列变换后的基矩阵)编码/译码，或者基于所述保存的基矩 阵进行行/列变换，基于行/列变换后的基矩阵编码/译码。这里，基于基矩阵或者补 偿矩阵Hs编码/译码，可选的，还可以包括基于基矩阵的扩展矩阵或者补偿矩阵Hs 的扩展矩阵编码/译码,或者基于基矩阵或者补偿矩阵进行截短或者打孔后的矩阵编 码/译码；
iii.基于d),f)或者g)进行编码/译码。
503部分，输出编码/译码后的比特序列。
在一种设计中，可以是对输入序列c＝{c0,c1,c2,...,cK-1}进行编码得到输出序列 d＝{d0,d1,d2,...,dN-1}，其中K和N为大于0的整数；
所述输出序列d包括所述输入序列c中K0个比特和校验序列w中的校验比特，K0 为整数，且0<K0≤K；
所述校验序列w和所述输入序列c满足公式
Figure BDA0001777097320000261
其中，cT＝[c0,c1,c2,...,cK-1]T，为所述输入序列c中各比特组成的向量的转置向量，
Figure BDA0001777097320000265
为所述校验序列w中各比特组成的向量的转置向量,0T为列 向量，其所有元素的值为0；
H为低密度奇偶校验LDPC矩阵，所述H的基图包括HBG和HBG,EXT，其中
Figure BDA0001777097320000262
Figure BDA0001777097320000263
表示mc×nc大小的全零矩阵，
Figure BDA0001777097320000264
表示nc×nc大小的单 位矩阵，HBG包括HBG2中Kb列信息比特对应的列，以及HBG2中第10至10+mA-1列，HBG2 列数为10+mA列，4≤mA≤7，其中Kb∈{6,8,9,10}；其中
mc＝7，0≤nc≤35，HBG2的列数等于17，或者，
mc＝6，0≤nc≤36，HBG2的列数等于16，或者，
mc＝5，0≤nc≤37，HBG2的列数等于15，或者，
mc＝4，0≤nc≤38，HBG2的列数等于14。
图6给出了处理数据过程的一种设计，其可用于附图5中的502部分。
601部分，获取扩展因子Z。
在一种可能的设计中，可以对信息比特序列进行填充获得输入序列，使得输入序 列的长度K＝Kb·Z，Z＝K/Kb。
在另一种可能的设计中，可以对信息比特序列中需要被打孔或者截短的比特进行 填充，也就是用填充比特替代这些需要被打孔或者截短的比特。经过编码后，这些填 充比特能被识别出来不被发送。例如可以用Null，或者取值为0，或者系统约定的值、 或者预定的值作为填充比特的值。一种设计中，需要打孔的比特不需要填充，直接打 掉即可。对于打孔比特在编码时也可以以null填充进行占位。一种可能的设计中， 填充是在信息比特序列后面进行填充。
一种实现方式中，扩展因子Z可以根据输入序列的长度K确定。例如，可以是在 支持的扩展因子集合中，找到最小的Z0作为扩展因子Z的大小，且满足Kb·Z0≥K。 一种可能的设计中，Kb可以为LDPC码的基矩阵中信息比特的列数。对于基图30a， 其中信息比特的列数Kbmax＝10，假设基图30a支持的扩展因子集合为{24,26,28,30, 32,36,40,44,48,52,56,60,64,72,80,88,96,104,112,120,128,144, 160,176,192,208,224,240,256,288,320,352,384}。
若输入序列的长度K＝529比特，则Z为26，若输入序列的长度K＝5000比特，则 Z为240。需要说明的是，此处仅为举例，并不以此为限制。
又例如，Kb的取值也可以根据K的取值变化，但不超过LDPC码的基矩阵中信息 比特列数。例如可以为Kb设置不同的门限。
在一个设计如下：需要说明的是，这里的门限值640,560,192仅仅为举例。也可 以根据系统设计需求设计为其他值。
if(K>640),Kb＝10；
elseif(K>560),Kb＝9；
elseif(K>192),Kb＝8；
else Kb＝6；end
其中，扩展因子Z可以由通信装置根据输入序列的长度K来确定，也可以是由通 信装置从其他实体(如处理器)获得。
602部分，基于扩展因子和基矩阵获得LDPC矩阵。
基矩阵是前述各实施方式中例举的任一基矩阵，或者，相对于前述例举的任一基 矩阵中至少一列进行补偿得到的补偿矩阵，或者相对于前述例举的任一基矩阵或补偿 矩阵而言行顺序发生变换、或者列顺序发生变换，或者行顺序和列顺序均发生变换的 基矩阵，其基图至少包括子矩阵A和子矩阵B。可选的还可以包括子矩阵C、子矩阵D 和子矩阵E，各部分可以参考前述各实施例中的描述，此处不再赘述。基矩阵可以是 基于基图和偏移值获得，也可以是存储前述各实施方式中例举的任一基矩阵，或者是 对前述实施方式中列举的任一基矩阵进行变形获得。
在一种可能的实现方式中，根据扩展因子Z确定对应的基矩阵，并且根据扩展因 子Z对该基矩阵进行置换得到LDPC矩阵。
在一种实现方式中，可以基于扩展因子与基矩阵的对应关系获得LDPC矩阵H。例 如基于601部分获得的扩展因子Z，确定对应的基矩阵。
例如，Z为26，a＝13，基矩阵可以包括图3b-7所示的矩阵中的第0至6行以及 第0至16列，或者，基矩阵包括图3b-7所示的矩阵中的第0至6行以及第0至16 列中的部分列；进一步地，或者基矩阵还包括矩阵0至m-1行以及第0至n-1列，其 中7≤m≤42,m为整数，17≤n≤52,n为整数，或者，基矩阵包括图3b-7所示的矩阵 的第0至m-1行以及第0至n-1列，其中7≤m≤42,m为整数，17≤n≤52,n为整数， 图3b-7所示的矩阵第7行至第41行中的行，以及第17列至第51列中的列。根据扩 展因子Z对该基矩阵进行置换得到LDPC矩阵。
需要说明的是，这里仅仅是以Z＝26,a＝13,图3b-7所示的矩阵为例说明。此处仅 为举例，本发明不限于此。可以理解，扩展因子不同，则基矩阵也有所不同。
一种可能的实现方式中，扩展因子与基矩阵的对应关系可以如表4所示，根据表 4确定扩展因子对应的基矩阵索引。一种可能的设计，PCM1可以是如图3b-1所示的 矩阵；PCM2可以是如图3b-2所示的矩阵；PCM3可以是如图3b-3所示的矩阵；PCM4可 以是如图3b-4所示的矩阵；PCM5可以是如图3b-5所示的矩阵；PCM6可以是如图3b-6 所示的矩阵；PCM7可以是如图3b-7所示的矩阵；PCM8可以是如图3b-8所示的矩阵。 此处仅为举例，并不以此为限制。
表4
Figure BDA0001777097320000281
在另一种设计中，也可以采用如下的方式
Figure BDA0001777097320000282
Figure BDA0001777097320000291
进一步地，在一种可能的设计中，对于扩展因子Z，其基矩阵中第i行第j列元 素Pi,j可以满足下述关系：
Figure BDA0001777097320000292
其中，Vi,j可以是扩展因子Z所在集合的基矩阵中第i行第j列的元素的偏移值， 或者是扩展因子Z所在集合中最大扩展因子的基矩阵的第i行第j列的非零元素的偏 移值。
例如，以Z为13为例，其基矩阵中第i行第j列的元素Pi,j满足
Figure BDA0001777097320000293
其中，Vi,j是PCM7，矩阵3b-7中第i行第j列的非零元素的偏移值。对于Z＝13 而言，需要将矩阵3b-7中第i行第j列的非零元素的偏移值Vi,j对Z＝13取模。
需要说明的是，此处仅为举例，本发明不限于此。
603部分，基于LDPC矩阵对输入序列进行编码/译码。
在一种实现方式中，编码的输入序列可以是信息比特序列。在又一种实现方式中， 译码的输入序列可以是LDPC码的软值序列，可以参照图5中的相关描述。
对输入序列进行编码/译码时，可以根据Z对基矩阵进行扩展得到的LDPC矩阵H。 对基矩阵中每一非零元素Pi,j，确定Z*Z大小的循环置换矩阵hi,j，其中hi,j为单位矩阵 经过Pi,j次循环移位得到的循环置换矩阵，将hi,j替换非零元素Pi,j，将Z*Z大小的全零 矩阵替换基矩阵HB中的零元素，从而得到奇偶校验矩阵H；
在一种可能的实现方式中，LDPC码的基矩阵可以是保存在存储器中，通信装置 获取扩展因子Z对应的LDPC矩阵，从而对输入序列进行编码/译码。
在一种可能的实现方式中，由于LDPC码的基矩阵有多个，按照矩阵结构保存会 占用较大的存储空间，也可以将LDPC码的基图保存在存储器中，分别逐行或者逐列 保存各基矩阵中非零元素的偏移值，然后根据基图和扩展因子Z对应的基矩阵的偏移 值得到LDPC矩阵。
在一种可能的实现方式中，也可以按照表2，表3b-1至表3b-8的方式保存各基 矩阵中非零元素的偏移值，作为LDPC矩阵的参数，“行重”一列可选，也就是“行重” 这列可以可选的保存或者不保存。通过一行非零元素所在的列，获知这一行有多少个 非零元素，因此行重也就获知了。在一种可能的实现方式中，对于上述表2，表3b-1 至表3b-8中的“非零元素所在的列”中的参数值，也可以不按照由小到大的顺序排 列，只要参数值索引到非零元素所在的列就行。此外，对于表2，表3b-1至表3b-8 中的“非零元素偏移值”中的参数值，也不一定按照列的顺序排列，只要“非零元素 偏移值”中的参数值，与“非零元素所在的列”中的参数值一一对应，通信装置可获 知非零元素偏移值是对应哪行哪一列的非零元素就行。例如：
在一种实现方式中，可以通过，列号，列重非零元素所在的行，或者零元素所在 的行。类似于表2，表3b-1至表3b-8的形式，在此不再一一列出。
在一种可能的实现方式中，可以参照图5中的相关描述，对LDPC矩阵的相关参 数保存。
在一种可能的实现方式中，保存LDPC矩阵的相关的参数时，也可以不保存图 3a,3b-1至3b-8的矩阵的所有行，或者表2，表3b-1至表3b-8所示矩阵的所有行， 可以根据基矩阵中包括的行保存表格中相应的行所指示的参数。例如，可以保存上述 实施例中所描述的LDPC矩阵的基矩阵所包括的行和列所构成的矩阵，或者所述行和 列所构成的矩阵所涉及的相关参数。
例如，如果图3b-1至图3b-8的矩阵中的第0至6行以及第0至16列，则，可 以保存所述第0至6行以及第0至16列所构成的矩阵，和/或保存第0至6行以及第 0至16列所构成的矩阵的相关参数，可以参照表3b-1至3b-8中所示的参数，以及上 述部分描述。
如果图3b-1至图3b-8的任一矩阵中第0至(m-1)行以及第0至(n-1)列，其中 7≤m≤42,m为整数，17≤n≤52,n为整数，则，可以保存所述第0至(m-1)行以及 第0至(n-1)列所构成的矩阵，和/或者保存所述第0至(m-1)行以及第0至(n-1)列所 构成的矩阵的相关参数，可以参照表3b-1至3b-8中所示的参数以及上述部分的描述。
在一种可能的实现方式中，可以对表2，表3b-1至表3b-8中任一表中至少一个 “非零元素所在的列”中位置s指示的大于或等于0的各偏移值增加或减少补偿值 Offsets。
需要说明的是，此处均只是举例，并不以此为限制。
以图1为例，在一种实现方式中，确定出基矩阵HB后，可以先通过输入序列和 基矩阵的第0至3行以及第0至第9列，也就是Hcore-dual部分得到第10至15列对应的 校验比特；再根据输入序列和Hcore-dual对应的校验比特得到第16列，也就是单列重列 对应的校验比特；然后根据输入序列以及第10至16列对应的校验比特和子矩阵D对 应的部分编码得到子矩阵E部分对应的校验比特，从而完成编码。LDPC码的编码过程 可以参考前述实现方式描述，此处不再赘述。
在一种设计中，上述502部分、603部分，基于LDPC矩阵对所述输入序列进行编 码/译码，可以是使用扩展因子Z对应的LDPC矩阵H对输入序列进行编码。
在一种可能的实现方式中，可以通过以下方式实现LDPC的编码。
1)待编码的输入序列表示为c＝{c0,c1,c2,...,cK-1}，输入序列c长度为K，输入序 列c经过编码器编码后得到的输出序列，表示为d＝{d0,d1,d2,...,dN-1}，输出序列d的 长度为N。其中K为大于0的整数，K可以是扩展因子Z的整数倍，输入序列c的扩 展因子可以表示为Z或者Zc，下标c用于表示针对输入序列c。本申请中对于Z和Zc 有时候混用，本领域的技术人员可以可以理解其含义。
可选的，本实现方式中的其他参数也可以加上或者不加下标索引。其并不影响参 数的实质含义。本领域的技术人员可以理解其含义。
其中N＝50Z、或者N＝(40+Kb)·Z。
对于Kb的取值可以参照上述设计。例如：
if(K>640),Kb＝10；
elseif(K>560),Kb＝9；
elseif(K>192),Kb＝8；
else Kb＝6；
end
2)根据Zc＝K/Kb,确定比特段长度K对应的PCM索引，或者扩展因子组索引，例 如，可以参照表1和表2，确定扩展因子Zc(也可以表示为Z)。
3)给编码后比特序列d＝{d0,d1,d2,...,dN-1}中前K-2Zc个比特赋值。这里，需要 跳过待编码比特段前2Zc个填充比特，而且需要考虑待编码的比特段中可能会包含填 充比特。
一种实现方式中，可采用如下方式进行赋值：
for k＝2Zc to K-1，
if ck≠＜NULL＞
Figure BDA0001777097320000311
else
ck＝0；
Figure BDA0001777097320000312
end if
end for
其中，k为索引值，且k为整数，＜NULL＞表示填充比特。填充比特有时候也 可以被认为是占位比特，表示用null进行占位。所述填充比特的取值可以为0，或者 是其他预定的值。可选的，填充比特可以不被发送。
4)生成N+2Zc-K个校验比特，或者生成N-K个校验比特，，使校验比特满足如 下公式：
Figure BDA0001777097320000313
所述输入序列c长度为K个比特，其中公式(1)中的c为输入序 列c中各比特组成的向量的转置向量，可表示为c＝cT。输入序列c表示为： c＝{c0,c1,c2,...,cK-1}，公式(1)中的c可表示为：c＝[c0,c1,c2,...,cK-1]T。公式(1)中0表示列 向量，其中所有元素的值为0。公式(1)中矩阵H表示LDPC矩阵。
公式(1)中w为校验序列w中各比特组成的向量的转置向量，可以表示为w＝wT。 在一些实现方式中，校验序列w的长度为N+2Zc-K，也就是说生成了N+2Zc-K个校 验比特，校验序列w可表示为：w＝{w0,w1,w2,…,wN+2Zc-K-1},公式(1)中的w可表示为： w＝[w0,w1,w2,…,wN+2Zc-K-1]T。在一些实现方式中，校验序列w的长度为N-K个比特,校 验序列w可表示为：w＝{w0,w1,w2,…,wN-K-1},公式(1)中的w可表示为： w＝[w0,w1,w2,…,wN-K-1]T。其中N表示输出序列d的长度。也就是输出序列包含N个比 特，K为输入序列c的长度，
在一些实现方式中，H其可以分成H1和H2两个部分进行表示，如H＝[H1 H2]。
其中H为基于前述各实施例中例举的任一LDPC矩阵，
在一种实现方式中，H可以是基于上述实施例中列举的任一基图以及Zc*Zc的扩 展矩阵得到。基图中的每个0元素用Zc*Zc的全零矩阵替换，基图中值为1的元素用 其偏移值Pi,j对应的Z*Z的循环置换矩阵I(Pi,j)进行替换，其中i,j表示元素的行索引和 列索引。所述循环置换矩阵I(Pi,j)通过将Zc*Zc的矩阵向右或者向左进行Pi,j次循环移位 得到。其中Pi,j＝mod(Vi,j,Zc)，Vi,j是基矩阵中对应于基图中非零元素的偏移值。
在一种实现方式中，H1部分可以是上述实施例中所列举的基图或者基矩阵的 A,B,D部分，即图3a,3b-1至3b-8中的0至41行，0-16列。
在一种实现方式中，H1部分可以是上述实施例中所列举的基图或者基矩阵的 A,B,D部分中的部分行部分列。例如，第0至41行，0至13列，或者0至41行0至 14列，或者0至41行0至15列，或者，1至41行，0至13列等等。
在一种实现方式中，H1部分可以是上述实施例中所列举的基图或者基矩阵的m行 n列，例如，m＝7，n＝35；或者m＝4，n＝38；或者m＝5，n＝37；或者m＝6， n＝36。
在一种实现方式中，根据Kb取值，编码器的输入长度为Kb*Z，若Kb<9，删除矩 阵H1中的第{Kb,Kb+1,...,9}列，然后进行编码。
在一种实现方式中，H可以为M行(N+p·Z)列或者M行N列，其基矩阵的大小m＝M/Z，
Figure BDA0001777097320000321
或n＝N/Z。
一种实现方式中，H2部分可以表示为
Figure BDA0001777097320000322
其中0m×n表示一个m×n的全 0矩阵(m行，n列)，例如，可以为7行35列，或者4行38列，或者5行37列，或 者6行36列等。In×n表示一个n×n(n行，n列)的矩阵，例如可以为35行35列， 或者36行36列，或者37行37列，或者38行38列等等。
在一种实现方式中，使用H矩阵进行编码时，可以是基于前述任一描述的基图或 基矩阵进行编码。
例如，可以是基于图3a，或图3b-1至3b-8中任一矩阵中的第0至41行，0至 16列的矩阵，也可以是基于图3a，或图3b-1至3b-8中任一矩阵中的第0至41行， 0至13列的矩阵等。
在一种设计中，对于Kb∈{6,8,9}，H矩阵可以为前述任一基图或者基矩阵中打掉 (removing){Kb,Kb+1,...,9}列后的矩阵，对于Kb＝10，可以为前述任一基图或者基矩阵。
校验矩阵H中的偏移值Vi,j可以通过上述图3b-1至3b-8，或者表3b-1至表3b-8 以及3b-2’，或者上述任一描述的方式获得。基于校验矩阵的索引，有时也可以认为 是扩展因子的组索引可以获知是对应于哪个校验矩阵，从而获知相应的偏移值Vi,j。
在一种设计中，H中包括p列内置打孔列，p为大于或者等于0的整数，p列内置 打孔列不参与编码。所述输出序列d不包括p列内置打孔列对应的信息比特，则 K0＝K-p·Z。例如，p＝2，则K0＝K-2·Z，输出序列d中包括输入序列c中的K-2Z 个比特，则校验序列w的长度为N+2Zc-K。若p列内置打孔列参与编码，则校验序列 w的长度为N-K。
在一种设计中，0m×n可以为前述各实施例中的子矩阵C，或者是子矩阵C加上子 矩阵B的最后一列、或者子矩阵C加上子矩阵B的最后二列、或者子矩阵C部分加上 子矩阵B的最后三列。
In×n可以为前述各实施例中子矩阵E，或者是子矩阵E加上子矩阵B和D的最后 一列，或者是子矩阵E加上子矩阵B和D的最后二列、或者是是子矩阵E加上子矩阵 B和D的最后三列。
5)可选的，对于k＝K to N+2Zc-1，
Figure BDA0001777097320000331
在上述各种实现方式中，编码器可以采用多种方式进行编码并输出，下面以前述 实施例中例举的图3a、图3b-1至3b-8所示的基图或基矩阵任一为例进行说明，其中 基图行数最大为42行，列数最大为52列，包括2列内置打孔列，为了方便描述，在 本发明中有时将行数最大且列数也最大的基图/基矩阵称为完整基图或基矩阵，将从 完整基图/基矩阵中删除2列内置打孔列的基图/基矩阵称为不包含内置打孔列的完整 基图/基矩阵。
方式一：
基于完整基图/基矩阵或者不包括内置打孔列的完整基图/基矩阵编码，从而获取 到尽可能多的校验比特。此时，m＝42，如果内置打孔列参与编码，则n＝52，也就是上 述图3a、图3b-1至3b-8中任一矩阵的第0至第41行以及第0至第51列；如果内置 打孔列不参与编码，则n＝51，也就第0至第41行以及第2至第51列。
相应地，对于LDPC矩阵H，M＝41Z，N＝52Z或者N＝51Z。
可以在后续处理环节中从编码器产生的输出序列中确定需要发送的信息比特和 校验比特。
方式二：
基于完整基图的部分行、列编码。可以根据需要发送的码率，或者，信息比特和 校验比特数等从完整基图或者不包括内置打孔列的完整基图中选择行、列编码。
例如，码率为2/3，m＝7，如果内置打孔列参与编码，则n＝17，也就是基于上述 图3a、图3b-1至3b-8中任一矩阵的第0至6行以及第0至16列的部分编码；如果 内置打孔列不参与编码，则n＝15，也就是图3a、图3b-1至3b-8中任一矩阵的第0 至第6行以及第2至第16列。
一种可能的设计中，上述例举图3a、图3b-1至3b-8中任一矩阵的第14至第51 列为单列重列，可以对核心矩阵中单列重列进行一列或多列进行打孔，使得核心矩阵 相应1列或多列，例如m为6，如果内置打孔列参与编码，n＝16，可以基于上述图3a、 图3b-1至3b-8中任一矩阵矩阵中第0至6行以及第0至15列的部分编码。在一种 实现方式中，内置打孔列也可以不参与编码，从而可以获取到更高的码率。
需要说明的是，以上对H矩阵的原理进行了说明。在采用本发明实施例提供的方 案时，也可以对H矩阵进行多种变换来实现，只要使得生成的校验比特满足式公式(1)
一种可能的实现方式在于，H矩阵在使用前进行Quasi-Cycle(QC)展开。另一 种可能的实现方式在于，H矩阵在使用过程中对当前待处理元素对应的部分进行 Quasi-Cycle(QC)展开。
一种可能的实现方式在于(直接计算偏移值)，H矩阵在使用过程中不直接展开， 而采用可展开等价的公式方法，计算矩阵行列间的连接关系。
一种可能的实现方式在于，可以不对H矩阵展开，在编码过程中，对每个待处理 元素，根据该元素的偏移值，将与其对应的待编码比特段做移位操作；之后，对所有 做过移位操作后的比特段直接进行编码运算。
一种可能的实现方式，可以通过预先定义或者系统定义基矩阵PCM，而无需依据 基图来获得基矩阵。例如可以基于图3b-1至3b-8提供的基矩阵获得LDPC的矩阵， 或者基于相应的表3b-1至3b-8来获得LDPC的矩阵。
在实现过程中，发送端或接收端可以存储完整的矩阵，即ABCDE的所有部分。也 可以不存储完整的矩阵而节省存储空间。例如，只需要存储其中的一部分或者其相应 的参数，即可实现编译码。相比存储完整矩阵的方法，只存储矩阵的一部分可以减少 编译码器中存储设备的开销。具体的参见上述实施例中的描述。
例如一种实现方式中，存储矩阵中ABD部分，或者ABD中不包括单列重部分。在 实际编译码过程中，通过公式计算得到C和E部分的取值或者单列重部分的取值。即， 只保存原完整矩阵中前17列，或者前14列。由于C部分为全零矩阵，可以直接得到， E部分为单位矩阵，其非0元素的位置可根据当前处理的行号计算得到相应的列号， 例如，当前处理行为第18行时，E部分对应非0元素位于28列，当前处理行为第19 行时，E部分对应非0元素位于29列，依次类推。在通过计算得到E部分所有非零元 素位置时，可以将计算结果保存下来，也可以不保存，在编码或译码过程中计算到对 应行列时，再计算。
另一种实施方式中，存储原完整矩阵中前14列。矩阵右侧未存储的部分中，可 以通过计算直接得到未存储的部分中，非0元素的位置。例如，当前处理行为第4行 时，存储部分对应非0元素位于14列，当前处理行为第5行时，存储部分对应非0 元素位于15列，依次类推。在通过计算得到矩阵未存储部分所有非零元素位置时， 可以将计算结果保存下来，也可以不保存，在编码或译码过程中计算到对应行列时， 再计算。
另一种实现方式中，存储原完整矩阵中前14+x列。矩阵右侧未存储的部分中， 前4行为一全0矩阵，其余部分为一单位矩阵，可以通过计算直接得到未存储的部分 中非0元素的位置。例如，当前处理行为第(3+x)行时，位存储部分对应非0元素位 于(14+x)z列，当前处理行为第(3+x)+1行时，E部分对应非0元素位于(14+x)z+1 列，依次类推。在通过计算得到矩阵未存储部分所有非零元素位置时，可以将计算结 果保存下来，也可以不保存，在编码或译码过程中计算到对应行列时，再计算。
在又一种实现方式中，存储偏移值矩阵时，既可以直接存储偏移值矩阵中记录的 值，也可以存储由本申请中所述的偏移值矩阵值进行简单数学变换后得到的值。
在一种实现方式中，对所述偏移值矩阵的值进行变换后再存储。变换时，从当前 偏移值矩阵中的第一行开始，逐行进行变换。若遇到的为代表全零矩阵的元素(如-1)， 则不做变换直接存储；若遇到的为代表非全零矩阵的元素(非负元素)，且该元素为 所在列中第一个代表非全零矩阵的元素(非负元素)，则不做变换，直接存储；若遇 到的为代表非全零矩阵的元素(非负元素)，且该元素不是所在列中第一个代表非全 零矩阵的元素(非负元素)，则保存该非负元素和同一列中前一个代表非全零矩阵元 素的差值，该差值为正表示右移，若差值为负则表示左移。
需要说明的是，类似的变换可以不从偏移值矩阵中的第一行开始，可以从任意一 行开始，类似变换进行到矩阵最后一行后，则返回循环返回到第一行并继续向下进行 变换。并且这种存储差值的方式对不同的扩展因子Z有可能不同，需要经过 Pi,j＝mod(Vi,j,Zc)计算出实际偏移值再计算差值。
在编译码过程中，可以根据同列中之前元素的值递归计算，恢复出变换前的偏移 值；也可以直接使用相对偏移值进行编码和译码。
在一种实现方式中，也可以偏移值矩阵的值Vi,j进行变换后再存储。进行变换操作 过程中，保持矩阵中所有代表全零矩阵的元素(如-1)的位置和取值不变，对于代表 非全零矩阵的元素(非负元素)，假设其原取值为Vij，则变换后的取值为(z-Vij) mod z。实际编译码过程中，基于变换后的偏移值对单位矩阵做左移操作(原先为右 移)，即可实现正常编码和译码。
在一种实现方式中，对所述偏移值矩阵的值Vi,j进行变换后再存储。进行变换操作 过程中，将原十进制偏移值变换为其他进制的形式，如2进制，8进制，16进制等。 编译码过程中，可以选择将变换后的偏移值矩阵恢复，再进行编译码；也可以直接采 用变换后的偏移值矩阵进行编译码。
在一种实现方式中，编码端不保存校验矩阵，而保存可能需要的生成矩阵进行编 码。假设待编码比特段为c＝c0,c1,c2,c3,...,cK-1，编码后比特段为d＝d0,d1,d2,...,dN-1， 则生成矩阵G满足：
d＝c·G
生成矩阵可以由校验矩阵H变换得到，对于校验矩阵H，通过行列变换，可将其 右侧变为对角阵形式，表示为：
H＝[P I](2)
则，其对应生成矩阵G满足：
G＝[I PT](3)
其中校验矩阵H可以是上述实施例中所述的任一校验矩阵或者基矩阵，或LDPC 矩阵。编码时，可利用存储的生成矩阵G，由待编码比特段为c＝c0,c1,c2,c3,...,cK-1 计算编码后比特段d＝d0,d1,d2,...,dN-1。
一种实现方式中，编码时，对于矩阵双对角部分，可以采用上述任一方式进行编 码，也可以采用存储一个多行叠加的矩阵的方法进行编码。
在一种实现方式中，可以对每一个扩展因子Z，根据Pi,j＝mod(Vi,j,Zc)计算出其对应 的偏移值矩阵，然后将51个扩展因子对应的矩阵均存储下来用于编译码。
可选地，在通信系统中，可采用上述方法编码后得到LDPC码。获得LDPC码后， 通信装置，还可以进行以下一个或多个操作：对LDPC码进行速率匹配；根据交织方 案对速率匹配后的LDPC码进行交织；根据调制方案对交织后的LDPC码进行调制得到 比特序列X；发送比特序列X。
译码是编码的逆过程，译码过程使用的基矩阵与编码过程使用的的基矩阵具有相 同的特征。LDPC码的编码过程可以参考前述实现方式描述，此处不再赘述。在一种实 现方式中，在译码之前，通信装置还可以进行以下一个或多个操作：接收信号，所述 信号包含基于LDPC编码的信息。对所述信号进行解调，解交织以及解速率匹配得到 LDPC码的软值序列，对LDPC码的软值序列进行译码。在进行译码时也可以基于完整 基图或者不包括内置打孔列的完整基图进行译码，或者，基于完整基图的部分行、列 译码。
本申请中涉及的保存，可以是指的保存在一个或者多个存储器中。所述一个或者 多个存储器，可以是单独的设置，也可以是集成在编码器或者译码器，处理器、芯片、 通信装置、或者终端。所述一个或者多个存储器，也可以是一部分单独设置，一部分 集成在译码器、处理器、芯片、通信装置、或者终端中，存储器的类型可以是任意形 式的存储介质，本申请并不对此限定。
相应于图5，图6的给出的数据处理过程的设计，本发明实施例还提供了相应的 通信装置，所述通信装置包括用于执行图5或图6中每个部分相应的模块。所述模块 可以是软件，也可以是硬件，或者是软件和硬件结合。例如模块可以包括存储器，电 子设备，电子部件，逻辑电路等，或上述任一组合。图7给出了一种通信装置700的 结构示意图，装置700可用于实现上述方法实施例中描述的方法，可以参见上述方法 实施例中的说明。所述通信装置700可以是芯片，基站，终端或者其他网络设备。
所述通信装置700包括一个或多个处理器701。所述处理器701可以是通用处理 器或者专用处理器等。例如可以是基带处理器、或中央处理器。基带处理器可以用于 对通信协议以及通信数据进行处理，中央处理器可以用于对通信装置(如，基站、终 端、或芯片等)进行控制，执行软件程序，处理软件程序的数据。
在一种可能的涉及中，如5，图6中的一个或者多个模块可能由一个或者多个处 理器来实现，或者一个或者多个处理器和存储器来实现。
在一种可能的设计中，所述通信装置700包括一个或多个所述处理器701，所述 一个或多个处理器701可实现上述编码/译码的功能，例如通信装置可以是编码器或 者译码器。在另一种可能的设计中，处理器701除了实现编码/译码功能，还可以实 现其他功能。
所述通信装置700基于LDPC矩阵对输入序列进行编码/译码；该LDPC矩阵的基 矩阵可以为前述示例中的任一基矩阵或者相对于前述例举的任一基矩阵而言行顺序 发生变换、或者列顺序发生变换，或者行顺序和列顺序均发生变换的基矩阵，或者是 基于前述例举的任一基矩阵截短或者打孔的基矩阵，或者是基于前述例举任一基矩阵 扩展后的矩阵。关于编码或者/译码的处理可以参见图5和图6相关部分的描述，在 此不再赘述。
可选的，在一种设计中，处理器701可以包括指令703(有时也可以称为代码或 程序)，所述指令可以在所述处理器上被运行，使得所述通信装置700执行上述实施 例中描述的方法。在又一种可能的设计中，通信装置700也可以包括电路，所述电路 可以实现前述实施例中的编码/译码功能。
可选的，在一种设计中，所述通信装置700中可以包括一个或多个存储器702， 其上存有指令704，所述指令可在所述处理器上被运行，使得所述通信装置700执行 上述方法实施例中描述的方法。
可选的，所述存储器中还可以存储有数据。可选的处理器中也可以存储指令和/ 或数据。所述处理器和存储器可以单独设置，也可以集成在一起。
可选的，上述实施例中所述的“保存”可以是保存存储器702中，也可以是保存 在其他的外设的存储器或者存储设备中。
例如，一个或多个存储702可以存储与上述列举的LDPC矩阵相关的参数，例如， 基矩阵相关的参数，例如偏移值，基图，基于基图扩展到矩阵、基矩阵中的各行，扩 展因子，基矩阵或者基于基矩阵扩展到矩阵等等。具体可以参见上述图5部分的相关 描述。
可选的，所述通信装置700还可以包括收发器705以及天线706。所述处理器701 可以称为处理单元，对通信装置(终端或者基站)进行控制。所述收发器505可以称 为收发单元、收发机、收发电路、或者收发器等，用于通过天线506实现通信装置的 收发功能.
可选的，所述通信装置700还可以包括用于产生传输块CRC的器件、用于码块分 割和CRC校验的器件、用于交织的交织器、用于速率匹配的器件、或者用于调制处理 的调制器等。可以通过一个或多个处理器701实现这些器件的功能。
可选的，所述通信装置700还可以包括，用于解调操作的解调器、用于解交织的 解交织器、用于解速率匹配的器件、或者用于码块级联和CRC校验的器件等等。可以 通过一个或多个处理器701实现这些器件的功能。
图8给出了一种通信系统800的示意图，通信系统800中包括通信设备80和通 信设备81，其中，信息数据在通信设备80和通信设备81之间接收和发送。通信设备 80和81可以是所述通信装装置700，或者通信设备备80和81分别包括通信装置700， 对信息数据进行接收和/或发送。在一个例子中，通信设备80可以为终端，相应的通 信设备81可以为基站；在另一个例子中，通信设备80为基站，相应的通信设备81 可以为终端。
本领域技术任何还可以了解到本发明实施例列出的各种说明性逻辑块 (illustrative logical block)和步骤(step)可以通过电子硬件、电脑软件，或 两者的结合进行实现。这样的功能是通过硬件还是软件来实现取决于特定的应用和整 个系统的设计要求。本领域技术人员可以对于每种特定的应用，可以使用各种方法实 现所述的功能，但这种实现不应被理解为超出本发明实施例保护的范围。
本申请所描述的技术可通过各种方式来实现。例如，这些技术可以用硬件、软件 或者硬件结合的方式来实现。对于硬件实现，用于在通信装置(例如，基站，终端、 网络实体、或芯片)处执行这些技术的处理单元，可以实现在一个或多个通用处理器、 数字信号处理器(DSP)、数字信号处理器件(DSPD)、专用集成电路(ASIC)、可编 程逻辑器件(PLD)、现场可编程门阵列(FPGA)、或其它可编程逻辑装置，离散门 或晶体管逻辑，离散硬件部件，或上述任何组合中。通用处理器可以为微处理器，可 选地，该通用处理器也可以为任何传统的处理器、控制器、微控制器或状态机。处理 器也可以通过计算装置的组合来实现，例如数字信号处理器和微处理器，多个微处理 器，一个或多个微处理器联合一个数字信号处理器核，或任何其它类似的配置来实现。
本发明实施例中所描述的方法或算法的步骤可以直接嵌入硬件、处理器执行的指 令、或者这两者的结合。存储器可以是RAM存储器、闪存、ROM存储器、EPROM存储 器、EEPROM存储器、寄存器、硬盘、可移动磁盘、CD-ROM或本领域中其它任意形式 的存储媒介。例如，存储器可以与处理器连接，以使得处理器可以从存储器中读取信 息，并可以向存储器存写信息。可选地，存储器还可以集成到处理器中。处理器和存 储器可以设置于ASIC中，ASIC可以设置于UE中。可选地，处理器和存储器也可以设 置于UE中的不同的部件中。
通过以上的实施方式的描述，所属领域的技术人员可以清楚地了解到本发明可以 用硬件实现，或固件实现，或它们的组合方式来实现。当使用软件程序实现时，可以 全部或部分地以计算机程序产品的形式实现，所述计算机程序产品包括一个或多个计 算机指令。在计算机上加载和执行所述计算机指令时，全部或部分地产生按照本发明 实施例所述的流程或功能。当使用软件程序实现时，也可以将上述功能存储在计算机 可读介质中或作为计算机可读介质上的一个或多个指令或代码进行传输。所述计算机 可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指 令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一计算机 可读存储介质传输。计算机可读介质包括计算机存储介质和通信介质，其中通信介质 包括便于从一个地方向另一个地方传送计算机程序的任何介质。存储介质可以是计算 机能够存取的任何可用介质。以此为例但不限于：计算机可读介质可以包括RAM、ROM、 EEPROM、CD-ROM或其他光盘存储、磁盘存储介质或者其他磁存储设备、或者能够用于 携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何 其他介质。此外。任何连接可以适当的成为计算机可读介质。例如，如果软件是使用 同轴电缆、光纤光缆、双绞线、数字用户线(DSL)或者诸如红外线、无线电和微波 之类的无线技术从网站、服务器或者其他远程源传输的，那么同轴电缆、光纤光缆、 双绞线、DSL或者诸如红外线、无线和微波之类的无线技术包括在所属介质的定义中。 如本发明所使用的，盘(Disk)和碟(disc)包括压缩光碟(CD)、激光碟、光碟、 数字通用光碟(DVD)、软盘和蓝光光碟，其中盘通常磁性的复制数据，而碟则用激 光来光学的复制数据。上面的组合也应当包括在计算机可读介质的保护范围之内。
需要说明的是，本申请中的“/”表示和/或，例如“编码/译码(编码和/或译码)， 是指的编码、或者译码、或者编码和译码。
总之，以上所述仅为本发明技术方案的较佳实施例而已，并非用于限定本发明的 保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均 应包含在本发明的保护范围之内。

Claims (27)

1.一种用于通信网络中的编码方法，包括：
获取输入序列c，所述输入序列c包括K个比特；
基于基矩阵和扩展因子Z对输入序列c编码得到编码后的序列d；以及
输出编码后的序列d；其中，所述基矩阵包括m行n列，其中m和n为整数，所述 基矩阵中的元素用行号i和列号j表示，其中0≤i<m,0≤j<n，其中所述基矩阵包括多 个非零元素(i，j)，所述非零元素(i,j)及其对应的值Vi，j如下：
Figure FDA0003349523880000011
2.根据权利要求1所述的方法，其特征在于，所述输入序列c表示为c0,c1,c2，…,ck-1， 所述编码后的序列d表示为d0,d1,d2，…，dN-1，其中K和N均为正整数，N＝50Z。
3.根据权利要求1所述的方法，还包括：
确定扩展因子Z，并根据扩展因子Z确定所述基矩阵。
4.根据权利要求1所述的方法，其特征在于，所述Z为{5,10,20,40,80,160，320} 中的一个；或者所述扩展因子为满足Kb×Z≥K的最小值，其中Kb为{6,8，9,10}中的一 个。
5.根据权利要求4所述的方法，其特征在于，Kb满足：
Figure FDA0003349523880000021
6.根据权利要求1所述的方法，其特征在于，K是所述扩展因子Z的整数倍。
7.根据权利要求1所述的方法，其特征在于，所述基于所述扩展因子Z和所述基 矩阵对输入序列c编码得到编码后的序列d，包括：
基于所述扩展因子Z和所述基矩阵获得低密度奇偶校验LDPC矩阵H；
根据所述LDPC矩阵H对输入序列c编码得到编码后的序列d。
8.根据权利要求7所述的方法，包括：生成校验序列w，所述校验序列w包括N+2Z-K 个校验比特，所述校验序列w表示为w0,w1,w2,…,wN+2Z-K-1，所述校验序列w满足
Figure FDA0003349523880000022
其中，H为所述LDPC矩阵H，c＝[c0,c1,c2,...,cK-1]T,w＝[w0，w1,w2，…，wN+2Zc-K-1]T， 0表示列向量，其中所有元素的值为0。
9.根据权利要求7所述的方法，其特征在于，所述基矩阵中除非零元素外，其他 的元素为零元素，其中每个零元素对应于所述LDPC矩阵H中Z×Z大小的全零矩阵； 每个非零元素(i，j)对应于所述LDPC矩阵H中Z×Z大小的循环置换矩阵I(Pi，j)，其 中i为行号，j为列号，Pi,j＝mod(Vi,j,Z)，Vi，j为所述基矩阵中非零元素(i，j)对应的 值。
10.根据权利要求1所述的方法，其特征在于，所述基矩阵还包括以下一行或多行 的非零元素(i，j)，所述非零元素(i，j)及其对应的值Vi,j如下：
Figure FDA0003349523880000023
Figure FDA0003349523880000031
11.根据权利要求1所述的方法，其特征在于，所述基于所述扩展因子Z和所述基 矩阵对输入序列c编码得到编码后的序列d，包括：
基于所述扩展因子Z和所述基矩阵的变换矩阵对所述输入序列c编码得到编码后的 序列d，其中所述基矩阵的变换矩阵对应于所述基矩阵行交换后的矩阵、或者所述基矩 阵的变换矩阵对应于所述基矩阵列交换后的矩阵、或者所述基矩阵的变换矩阵对应于行 交换和列交换后的矩阵。
12.根据权利要求1所述的方法，其特征在于，所述基矩阵为m行n列的矩阵，m≤42， n≤52。
13.一种编码器，用于执行如权利要求1至12任意一项所述的方法。
14.一种通信装置，包括处理器以及与所述处理器耦合的存储器，所述处理器用于 执行如权利要求1至12项任一项所述的方法。
15.根据权利要求14所述的通信装置，其特征在于，所述存储器用于保存以下一 项或多项参数：
扩展因子Z、基矩阵的基图、与基矩阵的基图相关的参数、基矩阵、与基矩阵相关 的参数，基矩阵的变换矩阵、LDPC矩阵、LDPC矩阵的生成矩阵、或者与LDPC矩阵相关 的参数。
16.根据权利要求15所述的通信装置，其特征在于，所述与基矩阵相关的参数包 括以下一项或多项：基矩阵中非零元素的位置，基矩阵中非零元素的值，基矩阵中零元 素的位置，基矩阵中每一行非零元素的行重，或者基矩阵中每一列非零元素的列重，或 者，码率。
17.根据权利要求14所述的通信装置，其特征在于，所述处理器还用于对编码后 的序列进行速率匹配，交织，或调制。
18.根据权利要求14所述的通信装置，其特征在于，所述处理器还用于获取接收 信号，并对接收信号进行以下一项或多项操作：解调，解交织，解速率匹配，码块级联、 循环冗余校验。
19.根据权利要求14所述的通信装置，还包括收发器以及天线。
20.根据权利要求14所述的通信装置，所述通信装置为终端或者基站。
21.一种通信装置，包括：
输入单元，用于获取输入序列c，所述输入序列c包括K个比特；
编码器，用于基于基矩阵和扩展因子Z对输入序列c编码得到编码后的序列d；以 及
输出单元，用于输出编码后的序列d；其中，所述基矩阵包括m行n列，其中m和 n为整数，所述基矩阵中的元素用行号i和列号j表示，其中0≤i<m，0≤j<n，其中所 述基矩阵包括多个非零元素(i，j)，所述非零元素(i，j)及其对应的值Vi，j如下：
Figure FDA0003349523880000041
Figure FDA0003349523880000051
22.如权利要求21所述的通信装置，还包括：确定单元，用于确定扩展因子，并根 据扩展因子确定所述基矩阵。
23.如权利要求21或22所述的通信装置，还包括，存储器，用于保存以下一项或 多项参数：扩展因子Z、基矩阵的基图、与基矩阵的基图相关的参数、基矩阵、与基矩 阵相关的参数，基矩阵的变换矩阵、LDPC矩阵、LDPC矩阵的生成矩阵、或者与LDPC矩 阵相关的参数。
24.如权利要求23所述的通信装置，其特征在于，所述与基矩阵相关的参数包括以 下一项或多项：基矩阵中非零元素的位置，基矩阵中非零元素的值，基矩阵中零元素的 位置，基矩阵中每一行非零元素的行重，或者基矩阵中每一列非零元素的列重，或者， 码率。
25.如权利要求21所述的通信装置，其特征在于，所述扩展因子Z，所述基矩阵，所述 输入序列c，以及所述编码后的序列d为权利要求1至12任意一项方法中所述的Z，所 述基矩阵，所述输入序列，以及所述编码后的序列d。
26.根据权利要求21所述的通信装置，还包括以下一项或多项：包括用于产生传输 块CRC的器件、用于码块分割和CRC校验的器件、用于交织的交织器、用于调制处理 的调制器、用于解调操作的解调器、用于解交织的解交织器、用于解速率匹配的器件。
27.一种计算机可读存储介质，包括指令，当其在计算机上运行时，使得计算机执行如 权利要求1至12项任一项所述的方法。
CN201810974626.0A 2017-06-27 2017-07-13 信息处理的方法、装置和通信设备 Active CN109327225B9 (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN2017105030562 2017-06-27
CN201710503056 2017-06-27
CN201710572364.0A CN109150197B (zh) 2017-06-27 2017-07-13 信息处理的方法、装置和通信设备

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201710572364.0A Division CN109150197B (zh) 2017-06-27 2017-07-13 信息处理的方法、装置和通信设备

Publications (3)

Publication Number Publication Date
CN109327225A CN109327225A (zh) 2019-02-12
CN109327225B CN109327225B (zh) 2019-09-03
CN109327225B9 true CN109327225B9 (zh) 2021-12-10

Family

ID=64803188

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201710572364.0A Active CN109150197B (zh) 2017-06-27 2017-07-13 信息处理的方法、装置和通信设备
CN201810974626.0A Active CN109327225B9 (zh) 2017-06-27 2017-07-13 信息处理的方法、装置和通信设备
CN201880043727.4A Pending CN111066253A (zh) 2017-06-27 2018-06-27 信息处理的方法、装置和通信设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201710572364.0A Active CN109150197B (zh) 2017-06-27 2017-07-13 信息处理的方法、装置和通信设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201880043727.4A Pending CN111066253A (zh) 2017-06-27 2018-06-27 信息处理的方法、装置和通信设备

Country Status (12)

Country Link
US (4) US10771092B2 (zh)
EP (3) EP4064573B1 (zh)
JP (2) JP7143343B2 (zh)
KR (1) KR102276721B1 (zh)
CN (3) CN109150197B (zh)
AU (1) AU2018294981B2 (zh)
BR (2) BR112019027688A8 (zh)
CA (1) CA3068553A1 (zh)
ES (2) ES2907089T3 (zh)
MY (1) MY196344A (zh)
PL (1) PL3567731T3 (zh)
RU (1) RU2758968C2 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018143743A1 (ko) 2017-02-06 2018-08-09 엘지전자 주식회사 행-직교 구조(row-orthogonal)를 이용한 LDPC 코드 전송 방법 및 이를 위한 장치
WO2018227681A1 (zh) 2017-06-15 2018-12-20 华为技术有限公司 信息处理的方法和通信装置
CN109150197B (zh) * 2017-06-27 2024-05-14 华为技术有限公司 信息处理的方法、装置和通信设备
CN112448724B (zh) * 2019-08-29 2023-07-07 华为技术有限公司 一种数据编码的方法及设备
CN110989921B (zh) * 2019-10-24 2023-05-26 西安艾可萨科技有限公司 可配置存储阵列系统及其控制方法、通信设备
CN113612573B (zh) * 2020-05-04 2022-10-11 华为技术有限公司 一种通信方法及装置
CN114257250A (zh) * 2020-09-25 2022-03-29 中兴通讯股份有限公司 Ldpc码编码方法、装置、网络设备和存储介质
WO2024040457A1 (en) * 2022-08-24 2024-02-29 Qualcomm Incorporated Low-density parity-check coding with applications for probabilistic amplitude shaping
WO2024065214A1 (en) * 2022-09-27 2024-04-04 Zte Corporation Methods and apparatus for information transmission

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105075128A (zh) * 2013-02-13 2015-11-18 高通股份有限公司 具有高并行性、低差错本底和简单编码原理的经提升ldpc码的设计
CN105827251A (zh) * 2015-01-23 2016-08-03 英派尔科技开发有限公司 奇偶校验码编码器
US9432052B2 (en) * 2014-09-18 2016-08-30 Broadcom Corporation Puncture-aware low density parity check (LDPC) decoding
US9847794B2 (en) * 2015-05-19 2017-12-19 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3808769B2 (ja) 2001-12-27 2006-08-16 三菱電機株式会社 Ｌｄｐｃ符号用検査行列生成方法
EP1518328B1 (en) 2002-07-03 2007-04-18 The DIRECTV Group, Inc. Encoding of low-density parity check (ldpc) codes using a structured parity check matrix
US7058873B2 (en) 2002-11-07 2006-06-06 Carnegie Mellon University Encoding method using a low density parity check code with a column weight of two
KR100996029B1 (ko) 2003-04-29 2010-11-22 삼성전자주식회사 저밀도 패리티 검사 코드의 부호화 장치 및 방법
KR100809619B1 (ko) 2003-08-26 2008-03-05 삼성전자주식회사 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법
KR100918763B1 (ko) * 2003-11-14 2009-09-24 삼성전자주식회사 병렬 연접 저밀도 패리티 검사 부호를 사용하는 채널 부호화/복호 장치 및 방법
CN1961499B (zh) 2004-04-02 2013-06-05 苹果公司 用于正交频分复用应用的空间时间发射分集系统及方法
KR20050118056A (ko) 2004-05-12 2005-12-15 삼성전자주식회사 다양한 부호율을 갖는 Ｂｌｏｃｋ ＬＤＰＣ 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치
JP4545793B2 (ja) 2004-08-10 2010-09-15 サムスン エレクトロニクス カンパニー リミテッド ブロック低密度パリティ検査符号を符号化／復号化する装置及び方法
US7188297B2 (en) 2004-08-12 2007-03-06 Motorola, Inc. Method and apparatus for encoding and decoding data
JP4339382B2 (ja) 2004-09-15 2009-10-07 サムスン エレクトロニクス カンパニー リミテッド 移動通信システムにおける送信情報の符号化／復号化のための方法及び装置
CN100550655C (zh) * 2004-11-04 2009-10-14 中兴通讯股份有限公司 一种低密度奇偶校验码的编码器/译码器及其生成方法
US7752520B2 (en) * 2004-11-24 2010-07-06 Intel Corporation Apparatus and method capable of a unified quasi-cyclic low-density parity-check structure for variable code rates and sizes
KR100913876B1 (ko) 2004-12-01 2009-08-26 삼성전자주식회사 저밀도 패리티 검사 부호의 생성 방법 및 장치
CN1845482B (zh) 2005-04-07 2011-05-11 华为技术有限公司 宽带码分多址系统下行信道编码打孔压缩装置和实现方法
US7774675B1 (en) * 2005-12-05 2010-08-10 Marvell International Ltd. LDPC codes and expansion method
US7493548B2 (en) * 2006-02-06 2009-02-17 Motorola, Inc Method and apparatus for encoding and decoding data
CN100546205C (zh) * 2006-04-29 2009-09-30 北京泰美世纪科技有限公司 构造低密度奇偶校验码的方法、译码方法及其传输系统
CN101162907B (zh) * 2006-10-10 2010-11-03 华为技术有限公司 一种利用低密度奇偶校验码实现编码的方法及装置
CN101217337B (zh) * 2007-01-01 2013-01-23 中兴通讯股份有限公司 一种支持递增冗余混合自动重传的低密度奇偶校验码编码装置和方法
BRPI0806757A2 (pt) 2007-01-24 2011-09-13 Qualcomm Inc encodificação e decodificação de ldpc de pacotes de tamanhos variáveis
CN101431337A (zh) * 2007-11-09 2009-05-13 松下电器产业株式会社 提高编码并行度实现降低编码时延的方法
KR101445080B1 (ko) 2008-02-12 2014-09-29 삼성전자 주식회사 하이브리드 자동 반복 요구 방식을 사용하는 통신 시스템에서 신호 송신 방법 및 장치
CN101515839A (zh) 2008-02-22 2009-08-26 大唐移动通信设备有限公司 一种编码输出的方法、装置及其系统
CN101662290B (zh) * 2008-08-26 2013-08-28 华为技术有限公司 生成准循环ldpc码及编码的方法与装置
US8103931B2 (en) 2008-08-27 2012-01-24 Mitsubishi Electric Research Laboratories, Inc. Method for constructing large-girth quasi-cyclic low-density parity-check codes
CN101686061A (zh) 2008-09-27 2010-03-31 松下电器产业株式会社 构造低密度奇偶校验码的方法及发送/接收装置和系统
CN101741396B (zh) * 2008-11-19 2013-03-13 华为技术有限公司 可变码长ldpc码编码或译码的方法与装置及编码器和译码器
CN101834613B (zh) 2009-03-09 2012-11-21 电信科学技术研究院 一种ldpc码的编码方法及编码器
US8433972B2 (en) 2009-04-06 2013-04-30 Nec Laboratories America, Inc. Systems and methods for constructing the base matrix of quasi-cyclic low-density parity-check codes
CN102025441B (zh) * 2009-09-11 2013-07-31 北京泰美世纪科技有限公司 Ldpc码校验矩阵的构造方法、ldpc码的编码方法和编码装置
KR101644656B1 (ko) * 2009-11-02 2016-08-10 삼성전자주식회사 선형 블록 부호를 사용하는 통신 시스템에서 패리티 검사 행렬을 생성하는 방법과 이를 이용한 채널 부호화/복호화 장치 및 방법
CN102412842B (zh) * 2010-09-25 2016-06-15 中兴通讯股份有限公司 一种低密度奇偶校验码的编码方法及装置
US8627166B2 (en) * 2011-03-16 2014-01-07 Samsung Electronics Co., Ltd. LDPC code family for millimeter-wave band communications in a wireless network
CN102315911B (zh) 2011-09-29 2017-10-27 中兴通讯股份有限公司 一种低密度奇偶校验码编码方法及装置
US9100052B2 (en) * 2013-02-01 2015-08-04 Samsung Electronics Co., Ltd. QC-LDPC convolutional codes enabling low power trellis-based decoders
WO2014199865A1 (ja) 2013-06-12 2014-12-18 ソニー株式会社 データ処理装置、及びデータ処理方法
CN104518847B (zh) * 2013-09-29 2018-02-02 中国科学院上海高等研究院 基于bch码与短ldpc码级联的信令编码方法及系统
US9559722B1 (en) * 2013-10-21 2017-01-31 Marvell International Ltd. Network devices and methods of generating low-density parity-check codes and performing corresponding encoding of data
CN104868925B (zh) 2014-02-21 2019-01-22 中兴通讯股份有限公司 结构化ldpc码的编码方法、译码方法、编码装置和译码装置
CN104917536B (zh) 2014-03-11 2019-11-12 中兴通讯股份有限公司 一种支持低码率编码的方法及装置
CN104168030B (zh) 2014-07-14 2017-11-14 北京邮电大学 一种基于本原域循环群两个生成元的ldpc码构造方法
US9692451B2 (en) 2014-09-30 2017-06-27 Avago Technologies General Ip (Singapore) Pte. Ltd Non-binary low density parity check (NB-LDPC) codes for communication systems
CN104333390B (zh) * 2014-11-26 2019-08-06 西安烽火电子科技有限责任公司 一种ldpc码的校验矩阵的构造方法与编码方法
US20160173132A1 (en) * 2014-12-10 2016-06-16 Alcatel-Lucent Usa Inc. Construction of Structured LDPC Convolutional Codes
SG10201500905QA (en) 2015-02-05 2016-09-29 Nanyang Polytechnic LDPC Codes For Storage System
CN104821831B (zh) 2015-03-24 2019-03-05 东南大学 一种适用于高码率qc-ldpc码的双循环构造方法
CN106685586B (zh) 2015-11-11 2020-02-14 华为技术有限公司 生成用于在信道中传输的低密度奇偶校验码的方法及设备
WO2017091018A1 (en) 2015-11-24 2017-06-01 Samsung Electronics Co., Ltd. Method and apparatus for channel encoding/decoding in a communication or broadcasting system
US10469104B2 (en) * 2016-06-14 2019-11-05 Qualcomm Incorporated Methods and apparatus for compactly describing lifted low-density parity-check (LDPC) codes
WO2018062660A1 (ko) * 2016-09-30 2018-04-05 엘지전자 주식회사 Qc ldpc 코드의 레이트 매칭 방법 및 이를 위한 장치
WO2018084735A1 (en) 2016-11-03 2018-05-11 Huawei Technologies Co., Ltd. Efficiently decodable qc-ldpc code
CN108173621B (zh) 2016-12-07 2022-06-14 华为技术有限公司 数据传输的方法、发送设备、接收设备和通信系统
CN106849958B (zh) * 2016-12-29 2020-10-27 上海华为技术有限公司 低密度奇偶校验码校验矩阵的构造方法、编码方法及系统
US10581457B2 (en) 2017-01-09 2020-03-03 Mediatek Inc. Shift coefficient and lifting factor design for NR LDPC code
RU2733826C1 (ru) * 2017-03-03 2020-10-07 Хуавей Текнолоджиз Ко., Лтд. Высокоскоростные длинные ldpc коды
US10659079B2 (en) * 2017-05-05 2020-05-19 Mediatek Inc. QC-LDPC codes
CN108809328B (zh) * 2017-05-05 2024-05-17 华为技术有限公司 信息处理的方法、通信装置
WO2018227681A1 (zh) 2017-06-15 2018-12-20 华为技术有限公司 信息处理的方法和通信装置
CN109150197B (zh) * 2017-06-27 2024-05-14 华为技术有限公司 信息处理的方法、装置和通信设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105075128A (zh) * 2013-02-13 2015-11-18 高通股份有限公司 具有高并行性、低差错本底和简单编码原理的经提升ldpc码的设计
US9432052B2 (en) * 2014-09-18 2016-08-30 Broadcom Corporation Puncture-aware low density parity check (LDPC) decoding
CN105827251A (zh) * 2015-01-23 2016-08-03 英派尔科技开发有限公司 奇偶校验码编码器
US9847794B2 (en) * 2015-05-19 2017-12-19 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof

Also Published As

Publication number Publication date
KR20200013794A (ko) 2020-02-07
US20200052720A1 (en) 2020-02-13
RU2020102671A3 (zh) 2021-09-07
CN109327225B (zh) 2019-09-03
ES2970217T3 (es) 2024-05-27
US20230361787A1 (en) 2023-11-09
RU2020102671A (ru) 2021-07-27
CN109327225A (zh) 2019-02-12
EP4064573B1 (en) 2023-12-27
CN109150197B (zh) 2024-05-14
JP7143343B2 (ja) 2022-09-28
KR102276721B1 (ko) 2021-07-12
CN109150197A (zh) 2019-01-04
PL3567731T3 (pl) 2022-02-28
EP4064573A1 (en) 2022-09-28
US11277153B2 (en) 2022-03-15
CA3068553A1 (en) 2019-01-03
EP4376337A2 (en) 2024-05-29
MY196344A (en) 2023-03-24
EP3567731B1 (en) 2022-01-12
EP3567731A1 (en) 2019-11-13
BR112019027688A8 (pt) 2020-09-29
US20210058095A1 (en) 2021-02-25
JP2020526111A (ja) 2020-08-27
RU2758968C2 (ru) 2021-11-03
AU2018294981B2 (en) 2020-10-22
BR112019027876A2 (pt) 2020-07-07
US20220231705A1 (en) 2022-07-21
ES2907089T3 (es) 2022-04-21
US11671116B2 (en) 2023-06-06
JP2022179504A (ja) 2022-12-02
AU2018294981A1 (en) 2020-01-30
EP3567731A4 (en) 2020-07-01
US10771092B2 (en) 2020-09-08
JP7471360B2 (ja) 2024-04-19
CN111066253A (zh) 2020-04-24

Similar Documents

Publication Publication Date Title
CN109327225B9 (zh) 信息处理的方法、装置和通信设备
CN110677157B (zh) 信息处理的方法、装置和通信设备
CN110535474B (zh) 信息处理的方法、通信装置
CN111416625B (zh) 信息处理的方法和通信装置
WO2019001477A1 (zh) 信息处理的方法、装置和通信设备
CN110870207B (zh) 信息处理的方法和通信装置
CN110612679B (zh) 信息处理的方法和通信装置
CN109150194B (zh) 信息处理的方法、装置和通信设备
WO2019001338A1 (zh) 信息处理的方法、装置和通信设备
CN109150193B (zh) 信息处理的方法、装置和通信设备
CN110999091B (zh) 信息处理的方法和通信装置
CN110754042B (zh) 信息处理的方法和通信装置
WO2018201609A1 (zh) 信息处理的方法和通信装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CI03 Correction of invention patent
CI03 Correction of invention patent

Correction item: Claims

Correct: Claims submitted on November 11, 2021

False: Claims submitted on July 3, 2019

Number: 36-01

Page: ??

Volume: 35