CN1845482B - 宽带码分多址系统下行信道编码打孔压缩装置和实现方法 - Google Patents

宽带码分多址系统下行信道编码打孔压缩装置和实现方法 Download PDF

Info

Publication number
CN1845482B
CN1845482B CN2005100634173A CN200510063417A CN1845482B CN 1845482 B CN1845482 B CN 1845482B CN 2005100634173 A CN2005100634173 A CN 2005100634173A CN 200510063417 A CN200510063417 A CN 200510063417A CN 1845482 B CN1845482 B CN 1845482B
Authority
CN
China
Prior art keywords
bit
circuit
difference
radio frames
transmission time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005100634173A
Other languages
English (en)
Other versions
CN1845482A (zh
Inventor
张家佶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN2005100634173A priority Critical patent/CN1845482B/zh
Publication of CN1845482A publication Critical patent/CN1845482A/zh
Application granted granted Critical
Publication of CN1845482B publication Critical patent/CN1845482B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Mobile Radio Communication Systems (AREA)

Abstract

本发明是宽带码分多址系统下行信道编码打孔压缩装置和实现方法,其中装置包括差值实现电路、Z公式分子系数和分母电路、P比特计算电路和P比特求和电路。差值实现电路计算最大TTI内所有无线帧的差值;Z公式分子系数和分母电路计算Z公式分子系数和分母并输出到P比特计算电路;P比特计算电路计算每个传输信道当前传输时间间隔内的P比特个数,并将P比特个数存在存储器中;P比特求和电路用于根据当前连接帧帧号、传输信道的传输时间间隔以及链路的最大传输时间间隔之间的关系,确定传输信道的当前传输时间间隔在最大传输时间间隔内所对应的位置,并完成传输信道的当前传输时间间隔内所有无线帧的P比特累加求和。

Description

宽带码分多址系统下行信道编码打孔压缩装置和实现方法 
技术领域
本发明属于通讯网络编解码技术领域,尤其是一种宽带码分多址(WCDMA)系统下行信道编码打孔压缩装置和实现方法,用逻辑电路实现了压缩模式下一些关键参数的计算,便于下行编码处理二进制编码(ASIC),而且占用逻辑资源少,减小了芯片的规模。 
技术背景
在宽带码分多址(WCDMA)系统中,下行信道需要进行信道编码处理,25.212协议描述了该处理过程。下行信道编码需要进行循环冗于校验码(CRC)添加、码块分割、卷积(Turbo)编码、速率匹配、第一次间断传输(DTX)插入、无线帧分割、帧间交织、传输信道复接、第二次DTX插入、帧内交织和物理信道映射等处理环节。 
下行系统为了支持硬切换等需要的测量过程,需要采用压缩模式,在1个无线帧内空出一些时隙不进行数据发送。下行支持的压缩模式包括:打孔压缩、SF减半压缩和高层配置压缩。对于扩频因子(SF)减半和高层配置压缩,对下行212编码过程影响不大,基本不用引入额外的运算量。然而,打孔压缩会影响212处理过程的许多环节:在进行第一次交织时需要为每个传输信道的每个无线帧预留由打孔压缩引起的压缩比特个数;在速率匹配时要考虑每个传输信道因压缩时隙引入的传输承载能力的差值。 
在25.212协议中,打孔压缩模式的Npi,max n和Npi,max TTI,m的计算方法如下: 
为压缩模式创建间隙和当时隙格式改变后,压缩模式比正常模式所包含的数据比特数少时,为应付被压缩帧所提供的数据比特数减少的情况,需在传输 信道(TrCH)i上清除的比特数记为Npn i,max,在传输时间间隔(TTI)的每一个无线帧n中都将为TrCHi的传输格式组合计算该值。 
传输时间间隔中每一个无线帧n的Npi,max n的计算如下: 
当i从1到I时,使用Z公式计算中间变量Zi,计算中用(NTGL[n]+(Ndata,*-N’data,*))代替Ndata,j,则 
Np i , max n = ( Z i - Z i - 1 ) i从1到I 
相应于传输时间间隔中TrCH i的压缩模式中间隙的总比特数Npi,max TTI,m的计算如下: 
Np i , max TTI , m = Σ n = m × F i n = ( m + 1 ) × F i - 1 Np i , max n
Z公式为: 
Z0,j=0 
Figure GSB00000017178400023
for all i=1..I 
ΔNi,j=Zi,j-Zi-1,j-Ni,j                  for all i=1..I 
然而,目前压缩模式的参数计算通常用软件来实现。由于压缩模式的参数计算的运算量比较大,会占用较多的CPU负荷,在下行容量较大时,软件处理无法满足参数计算要求。 
发明内容
为克服现有技术的不足,本发明的目的在于提供一种宽带码分多址系统下行信道编码打孔压缩装置和实现方法,通过逻辑电路实现打孔压缩模式下的参数计算,以减轻软件的运算负荷。 
本发明的另一个目的在于提供一种宽带码分多址系统中下行信道编码打孔压缩装置和实现方法,减少逻辑电路资源的消耗,减小芯片规模。 
为完成上述发明目的,本发明采取的总体技术方案为:宽带码分多址系统下行信道编码打孔压缩装置,至少包括以下组成部分: 
差值实现电路,它连接Z公式分子系数和分母电路,用于根据输入的压缩时隙格式和压缩沟的时隙个数确定最大传输时间间隔(TTI)内所有无线帧的差值; 
Z公式分子系数和分母电路,该电路输入端连接差值实现电路,输出端连接P比特计算电路,用于通过对每个传输信道无线帧差值参数的相乘累加运算确定Z公式的分子系数和分母;所述Z公式为 i=1..I; 
P比特计算电路,其输入端输入Z公式分子系数和分母电路输出的Z公式分子系数和分母以及无线帧的差值与分子系数相乘所得的分子,其输出端连接P比特求和电路,用于计算每个传输信道当前传输时间间隔内的P比特;所述P比特表示每个传输信道的每个无线帧因压缩沟引入的压缩比特个数; 
P比特求和电路,用于根据当前连接帧帧号、传输信道的传输时间间隔以及链路的最大传输时间间隔之间的关系,确定传输信道的当前传输时间间隔在最大传输时间间隔内所对应的位置,并完成传输信道的当前传输时间间隔内所有无线帧的P比特累加求和。 
所述差值实现电路包括一加法器和存储于存储器中的差值表和一多码移位相加电路,用于计算无线帧的差值。 
所述差值实现电路还包括一个模为8的帧计数器。 
所述多码移位相加电路为一移位寄存器,移位寄存器根据多码个数对输入的单码道物理信道承载数据量的差值进行移位相加,输出端输出最大传输时间间隔内每个无线帧的差值。 
所述Z公式分子系数和分母电路包括一左移除法器、一乘法器、一加法器、一累加寄存器和一锁存器,左移除法器输入端输入传输信道的传输时间间隔类 型和传输信道的传输格式集合中速率匹配前一个传输时间间隔内的最大比特数,其输出端连接乘法器一个输入端,乘法器另一个输入端输入传输信道速率匹配因子,乘法器输出端连接加法器,进行乘积求和,加法器连接累加寄存器,累加寄存器与锁存器相连,锁存器输出Z公式的分母和分子系数。 
所述Z公式分子系数和分母电路还包括一个传输信道计数器。 
所述左移除法器根据传输信道的传输时间间隔类型和所有传输信道的传输时间间隔最大值对速率匹配前一个传输时间间隔内的最大比特数进行左移,用于将非整数运算转换为整数参数运算。 
所述P比特计算电路包括一乘法器,一除法器,一减法器和存储器,乘法器输入Z公式分子系数和分母电路输出的Z公式分子系数和分母和无线帧差值与分子系数相乘所得的分子,除法器将乘法器输出的分子与Z公式分子系数和分母相除,并通过减法器与存储器连接,存储器写入计算完后的每个P比特。 
所述P比特计算电路还包括传输信道计数器和无线帧计数器,传输信道计数器控制每个无线帧内所有传输信道P比特的计算,无线帧计数器控制传输时间间隔内所有无线帧的计算。 
所述存储器写入计算完后的每个P比特的地址为:无线帧计数器值×8+传输信道计数器值。 
所述P比特求和电路包括至少三个加法器,一累加寄存器和一锁存器,第一个加法器对输入的起始帧和帧计数值求和,第二个加法器再加传输信道个数计数器左移3位后的值,得到读取P比特存储器的地址,第三个加法器把从存储器读取的p比特个数和累加寄存器进行相加,完成1个传输时间间隔内P比特的累加。 
一种宽带码分多址系统下行信道编码打孔压缩的方法,包括以下步骤: 
步骤1、差值实现电路根据输入的压缩时隙格式和压缩沟的时隙个数计算最大传输时间间隔内所有的无线帧的差值; 
步骤2、Z公式分子系数和分母电路通过对每个传输信道无线帧差值参数的 相乘累加运算,计算Z公式分子系数和分母,并将结果输出到P比特计算电路;所述Z公式为 i=1..I; 
步骤3、P比特计算电路输入Z公式分母以及无线帧的差值与分子系数相乘所得的分子,计算每个传输信道当前传输时间间隔内的P比特个数,并将计算得到的P比特个数存放在存储器中;所述P比特表示每个传输信道的每个无线帧因压缩沟引入的压缩比特个数; 
步骤4、P比特求和电路根据当前连接帧帧号(CFN)下的传输时间间隔处于最大传输时间间隔内的第几个传输时间间隔确定起始帧位置,读出P比特计算电路存储器中存储的P比特个数,顺序完成传输时间间隔(TTI)内的P比特累加求和。 
所述步骤1进一步包括以下步骤: 
步骤11、计数器控制选择最大传输时间间隔(TTI)内每个无线帧的参数; 
步骤12、差值计算电路根据压缩沟时隙个数、时隙格式和多码个数计算无线帧的差值; 
步骤13、将差值送入锁存器中锁存。 
所述步骤12具体包括: 
步骤121、压缩时隙格式和压缩沟时隙个数送到差值计算电路的加法电路; 
步骤122、用压缩沟时隙个数作为地址的低比特位,时隙格式作为地址的高比特,对差值计算表进行查询,查出单码道物理信道承载数据量的差值; 
步骤123、将查询出的单码道物理信道承载数据量的差值送到多码移位相加电路; 
步骤124、多码移位相加电路的移位寄存器根据多码个数对单码道物理信道承载数据量的差值进行移位相加。 
所述步骤3中P比特个数在存储器中的存放格式为:所有无线帧顺序存放, 每一无线帧的传输信道的P比特的个数顺序存放。 
所述步骤中3的存储器至少为64个单元。 
所述步骤4中起始帧的确定方法具体包括以下步骤: 
步骤41、根据最大传输时间间隔(TTI)的值取出当前处理连接帧帧号(pro-cfn)的低位; 
步骤42、根据该传输信道的传输时间间隔(TTI)取连接帧帧号(pro-cfn)若干选定比特。 
本发明为一种WCDMA系统下行信道编码打孔压缩装置,包括差值实现电路、Z公式分子系数和分母电路、P比特计算电路、P比特求和电路。差值实现电路计算最大传输时间间隔内所有的无线帧的差值,Z公式分子系数和分母电路计算Z公式分子系数和分母,并将Z公式分子系数和分母输出到P比特计算电路,P比特计算电路计算最大传输时间间隔内所有无线帧的所有传输信道的P比特个数,并把计算得到的P比特个数存放在存储器中,P比特计算电路输入Z公式分子系数和分母电路输出的Z公式分子系数和分母和无线帧的差值与分子系数相乘所得的分子,计算每个传输信道当前传输时间间隔内的P比特,并输出到P比特求和电路,P比特求和电路根据当前连接帧帧号(CFN)下的传输时间间隔处于最大传输时间间隔内的第几个传输时间间隔确定起始帧位置,顺序完成传输时间间隔内的P比特累加求和。本发明用逻辑电路实现了打孔压缩模式下关键参数如无线帧的差值和Z公式分子/分母比例系数的计算,便于下行编码处理ASIC化,减轻了软件的运算负荷。同时本发明占用的逻辑资源比较少,减小了芯片的规模。 
附图说明
图1为本发明的系统构成图; 
图2为本发明的主流程图; 
图3为差值计算电路图; 
图4为移位除法实现电路图; 
图5为最大传输时间间隔内每个无线帧差值的实现电路图; 
图6为Z公式分子系数和分母确定电路图; 
图7为P比特在RAM中存放的格式示意图; 
图8为P比特计算电路图; 
图9为P比特求和电路图。 
具体实施方式
下面结合说明书附图来说明本发明的具体实施方式。 
请参阅图1本发明的系统构成图。本发明的WCDMA系统下行信道编码打孔压缩装置,包括: 
差值实现电路,它连接Z公式确定分母电路,用于根据输入的压缩时隙格式和压缩沟的时隙个数确定最大传输时间间隔(TTI)内所有无线帧的差值。 
Z公式分子系数和分母电路,该电路输入端连接差值实现电路,输出端连接P比特计算电路,用于通过对每个传输信道无线帧差值参数的相乘累加运算确定Z公式的分子系数和分母。 
P比特计算电路,P比特表示每个传输信道的每个无线帧因压缩沟引入的压缩比特个数,其输入端输入Z公式分子系数和分母电路输出的Z公式分子系数和分母、分子系数与差值实现电路输出的无线帧的差值相乘所得的分子,其输出端连接P比特求和电路,用于计算每个传输信道当前传输时间间隔内的P比特。 
P比特求和电路,用于根据当前连接帧帧号(CFN)下的传输时间间隔处于最大传输时间间隔内的第几个传输时间间隔确定起始帧位置和顺序完成传输时间间隔内的P比特累加求和。 
本发明要计算的参数包括: 
1、每个传输信道每个无线帧的P比特个数Npi,max n。P比特个数是一个矩阵, 该矩阵的大小和一个链路包含的传输信道个数以及最大传输时间间隔内的无线帧个数有关。如果1个链路最多可以包含8个传输信道,最大的传输时间间隔为8个无线帧,那么该矩阵的大小为8×8=64个单元。 
2、每个传输信道传输时间间隔内P比特的总和Npi,max TTI,m。 
请参阅压缩沟引起的物理信道承载的数据量变化值的确定 
请参阅图2,第一步,差值实现电路计算最大传输时间间隔内所有的无线帧的差值。 
首先,计算压缩沟引起的物理信道承载的数据量变化值,本发明用查表的方式实现,同时需要考虑多码情况,在存在多码时乘以多码个数,得到多码情况下压缩引起的变化量。在25.212议中规定,这个差值为(NTGL[n]+(Ndata,*-N’data,*))。 
如果采用直接计算的方法,需要用到2次乘法和一些减法运算,为了减少逻辑电路资源和减少运算时间,可以采用直接查表的方法实现压缩沟引起的物理信道承载数据量差值的计算。 
对于打孔压缩,采用时隙格式A,在每种时隙格式下,本发明预先把0~7等8种压缩时隙个数对应的差值如格式A和正常格式的差值预先计算好,存放在一张存储器的表中。表中每种时隙格式有8个单元,分别对应压缩时隙个数0~7,其中0号单元对应正常模式下的差值,其值固定为0。如表1所示: 
表1  压缩沟引起的数据承载变化量表 
Figure GSB00000017178400081
图3为差值计算电路图。差值计算电路包括一加法器、存储于存储器中的差值表、一多码移位相加电路和一帧计数器,帧计数器的模为8。差值表存储每种时隙格式下8种压缩时隙个数对应的差值。多码移位相加电路为一移位寄存器,移位寄存器根据多码个数对输入的单码道物理信道承载数据量的差值进行移位相加,输出端输出最大传输时间间隔内每个无线帧的差值。 
根据压缩时隙格式和压缩沟的时隙个数进行查表,查表的地址确定方法为:用压缩时隙个数3比特0~7作为地址的低3比特,时隙格式5比特0~16作为地址的高5比特,对表格进行查询,查询出来的结果就是单码道下物理信道承载数据量的差值。 
如果在多码情况下,还需要乘以多码个数。图4为移位除法实现电路图。在下行系统中,多码的个数通常是小于3的,通常取值为1、2、3,不需要直接进行乘法操作,可以把乘法转换为移位相加。在多码个数为1的时候,不进行任何操作;在多码个数为2的时候,进行左移1位操作;在多码个数为3的时候,进行左移1位再相加的操作。 
在压缩模式参数计算时,需要计算最大传输时间间隔内所有无线帧的P比特个数,因此需要把最大传输时间间隔内每个无线帧的差值都确定下来。 
前面已经分析了每个无线帧压缩沟引起的数据承载量变化的计算确定方法,接下来,需要根据最大传输时间间隔内每个无线帧的压缩沟长度确定每个无线帧对应的差值参数Ndelta,并把这些参数锁存供后级使用。 
图5为最大传输时间间隔内每个无线帧差值的实现电路图。帧计数器控制选 择最大传输时间间隔内每个无线帧的参数确定,每完成一个无线帧的计算,把结果锁存在寄存器中,计数器加1,选择下一个无线帧的参数计算。直到最大传输时间间隔内所有的无线帧的差值都确定为止。 
第二步,Z公式分子系数和分母电路计算Z公式分子系数和分母,并将Z公式分子系数和分母输出到P比特计算电路。 
首先,计算Z公式的分母。Z公式采用递推结构实现,其中一个需要解决的问题是定点化。在Z公式中,参数Nm,j不是整数。对于逻辑来说,进行非整数运算非常困难,所以要寻找一种方法把非整数运算转换为整数运算。 
利用Nm,j是1/8的整数倍的规律,本发明对Z公式中的分母和分子同时乘以8,这样除法的结果不变。同时,为了简化参数配置,要求配置的Nm,j是实际的值乘以传输时间间隔内无线帧的个数,这用n_max表示,其含义是一个传输时间间隔内传输格式集(TFS)中的速率匹配前的最大值,由软件作为参数配置给逻辑电路,这样在Z公式计算之前要进行除以传输时间间隔运算,用传输时间间隔_type表示,其值为1、2、4、8四种情况。 
除以传输时间间隔的运算中由于传输时间间隔tti_type取值只可能1、2、4、8四种情况,并且在运算前被除数做了乘8的操作,除法结果必定是整数,所以在除法计算中没必要真正调用耗用资源较多的除法器,而是通过简单的移位操作来实现除法运算。图4为移位除法实现电路实现n_max*8/传输时间间隔type。 
左移电路完成n_max*8/传输时间间隔type的操作,即如果传输信道的传输时间间隔类型为1,相当于做(n_max*8)/1即乘8操作,只需要把n_max左移3位;同理,如果传输信道的传输时间间隔类型为2,左移2位;如果传输信道的传输时间间隔类型为4,左移1位;如果传输信道的传输时间间隔类型为8,不移位。 
Z公式计算可以分解为2步进行,先计算分子和分母的系数,再做乘法和除法运算。 
即先计算: 
z0_t=0+rm0*max0_n*(8/传输时间间隔0); 
z1_t=z0_t+rm1*max1_n*(8/传输时间间隔1); 
…… 
z7_t=z6_t+rm7*max7_n*(8/传输时间间隔7); 
再计算: 
p0_num=(z0_t*n_delta)/(z_max_t)-0; 
p1_num=(z1_t*n_delta)/(z_max_t)-(z0_t*n_delta)/(z_max_t); 
p2_num=(z2_t*n_delta)/(z_max_t)-(z1_t*n_delta)/(z_max_t); 
p3_num=(z3_t*n_delta)/(z_max_t)-(z2_t*n_delta)/(z_max_t); 
…… 
p7_num=(z7_t*n_delta)/(z_max_t)-(z6_t*n_delta)/(z_max_t); 
其中z_max_t分母的值,它是根据传输信道的个数从z0_t,......z7_t中选择的最大有效值,即如果传输信道个数为1,则z_max_t=z0_t;如果传输信道个数为2,则z_max_t=z1_t;如果传输信道个数为3,则z_max_t=z2_t;......如果传输信道个数为8,则z_max_t=z7_t。 
然后,完成公式: 的计算,即完成相乘累加操作,确定Z公式的分母和分子的系数。 
请参阅图6Z公式分子系数和分母确定电路图。该电路完成每个传输信道的相乘累加运算,同时把每次相乘累加的结果进行锁存。相乘累加的次数由链路中传输信道的个数决定,当相乘累加到传输信道个数时,运算结束,并把最后一次相乘累加的结果进行锁存,作为Z公式的分母。Z公式分子系数和分母电路输入端连接差值实现电路,输出端连接P比特计算实现电路,用于通过对每个传输信道无线帧差值参数的相乘累加运算确定Z公式的分母。Z公式分子系数和分母电路包括一左移除法器、一乘法器、一加法器、一累加寄存器、一锁存器和一传输信道计数器,左移除法器输入端输入传输信道的传输时间间隔类型和传输时间间隔内无线帧的最大值,其输出端连接乘法器一个输入端,乘法器另一 个输入端接无线帧类型,乘法器输出端连接加法器,进行成绩求和,加法器连接累加寄存器,累计寄存器与锁存器相连,锁存器输出Z公式的分母。左移除法器用于根据传输信道的传输时间间隔类型和传输信道的传输时间间隔最大值对速率匹配前一个传输时间间隔内的最大比特数进行左移,用于将非整数运算转换为整数参数运算。 
第三步,P比特计算电路输入Z公式分子系数和分母电路输出的Z公式分子系数和分母和无线帧的差值与分子系数相乘所得的分子,计算每个传输信道当前传输时间间隔内的P比特个数,并将计算得到的P比特个数存放在存储器中。 
P比特的计算主要为调用Z公式的过程。一个最大传输时间间隔内每个无线帧都需要调用一次Z公式。P比特的计算次序是先计算最大传输时间间隔内第一个无线帧的所有传输信道的P比特个数,接着计算第二个无线帧的P比特个数,......最后计算最大传输时间间隔内最后一个无线帧的所有传输信道的P比特个数。把计算得到的最大传输时间间隔内所有无线帧的所有传输的P比特个数存放在存储器RAM中,供后级使用。 
图7为P比特在RAM中存放的格式示意图。P比特个数在RAM中的存放格式为:先存放第一个无线帧的所有传输信道的P比特的个数,为了便于存储管理,每个无线帧预留8个传输信道的位置,实际传输信道个数不足8个的位置空留;再存放第2个无线帧的所有传输信道的P比特的个数;......最后存放最大传输时间间隔内最后一个无线帧的所有传输信道的P比特的个数。最大传输时间间隔的最大值为8,RAM的空间按64个单元设计,如果最大传输时间间隔的值小于8,剩余空间空留。每个P比特计算完后写入RAM中保存,要保证存放的格式,必须靠写入RAM的地址进行控制。写入地址的产生方法为:无线帧计数器值×8+传输信道计数器值。实现时不必采用乘法,把传输信道计数器的值作为地址的低3比特,无线帧计数器的值作为地址的高3比特即可。 
请参阅图8P比特计算电路图。P比特计算电路包括一乘法器、一除法器、一减法器、存储器和传输信道计数器和无线帧计数器,乘法器输入Z公式分子 系数和分母电路输出的Z公式分子系数和分母和无线帧差值与信道值相乘所得的分子,除法器将乘法器输出的分子与Z公式分子系数和分母相除,并通过减法器与存储器连接,存储器写入计算完后的每个P比特。 
2个计数器即传输信道计数和无线帧计数控制整个计算过程,首先是传输信道计数器进行计数,完成1个无线帧内所有传输信道P比特的计算;完成一个无线帧后,无线帧计数器加1,直到最大传输时间间隔内所有无线帧计算完成,最多有8个无线帧。 
在进行1个无线帧所有传输信道的P比特的计算主要是调用Z公式的过程,其中Z公式中的分母已确定好,在这个阶段主要是完成乘法、除法和递减操作。为了减少存放中间结果的寄存器数目,采用递减的结构实现P比特的确定。 
为了减少逻辑电路资源占用,电路中的乘法和前级共用。同时,为了减少逻辑电路资源和提高电路的工作时钟,电路中的除法器采用移位减法实现。 
“移位减法”实现的除法器完成一个除法需要多个时钟周期,所以每个P比特的计算需要多个周期采用完成。本发明按照22个周期完成一个P比特的计算,图中8的模22计数器就是为了控制每个P比特计算的节拍。在实际应用中每个P比特计算占用的时钟周期数可以根据电路要求的工作的时钟频率进行调整,在关键路径上插入一些寄存器。 
最后,P比特求和电路用于根据当前连接帧帧号、传输信道的传输时间间隔以及链路的最大传输时间间隔之间的关系,确定传输信道的当前传输时间间隔在最大传输时间间隔内所对应的位置,并完成传输信道的当前传输时间间隔内所有无线帧的P比特累加求和。即:根据当前连接帧帧号(CFN)下的传输时间间隔处于最大传输时间间隔内的第几个传输时间间隔确定起始帧位置,读出P比特计算电路存储器中存储的P比特个数,顺序完成传输时间间隔内的P比特累加求和。 
如图9所示的P比特求和电路,P比特求和电路主要完成每个传输信道当前传输时间间隔内所有无线帧P比特个数和的计算。计算公式为: 
Np i , max TTI , m = Σ n = m × F i n = ( m + 1 ) × F i - 1 Np i , max n
P比特求和的计算是按照传输信道进行的,首先完成第一个传输信道传输时间间隔内各个无线帧的P比特的累加;接着进行第2个传输信道传输时间间隔内各个无线帧的P比特的累加;......最后进行最后一个传输信道传输时间间隔内各个无线帧的P比特的累加。 
每个传输信道P比特和的计算是根据当前处理的连接帧帧号(CFN)号确定该传输信道落在最大传输时间间隔的第几号传输时间间隔,并对这个传输时间间隔内的对应的P比特进行累加求和,结果就是该传输信道当前连接帧帧号(CFN)的P比特和,这个值用于速率匹配参数的确定。 
P比特和的计算可以分成2步:首先确定当前连接帧帧号(CFN)下的传输时间间隔处于最大传输时间间隔(TTI)内的第几个传输时间间隔(TTI);然后,对这个传输时间间隔(TTI)内的P比特累加求和。 
图9中虚线框中的电路主要确定当前处理的传输信道的传输时间间隔(TTI)是最大传输时间间隔的第几个传输时间间隔(TTI),即确定P比特累加的起始帧。起始帧的确定是根据当前处理的连接帧帧号(pro_cfn),传输信道传输时间间隔(TTI)的值(tti)以及链路最大的TTI的值(max_tti)的关系进行,按照如下的方法确定起始帧:首先根据最大TTI的值取出当前处理CFN的低位,如果最大TTI=1,取0;最大TTI=2,取最低1位pro_cfn[0];最大TTI=4,取最低2位pro_cfn[1:0];最大TTI=8,取最低3位pro_cfn[2:0],得到cfn_t[2:0]。然后再根据该传输信道的TTI取cfn_t[2:0]某几比特。当TTI为1时,取cfn_t[2:0];当TTI为2时,取{cfn_t[2:1],1’b0};当TTI为4时,取{cfn_t[2],2’b0};当TTI为8时,取{3’b0};得到的这个值就是需要累加的P比特的起始帧位置。 
在进行P比特读取时,依次把当前处理的传输信道的对应的P比特读取出来。读取存储器(RAM)的地址的计算方法为:传输信道计数器值+P比特的起始帧位置+帧计数器值*8。 
图9中有一个累加寄存器,用于一个传输信道当前传输时间间隔所包含的所有无线帧个数的累加。在每个传输信道处理完成后清0。累加完的结果锁存在寄存器中,然后进行下一个传输信道P比特和的计算。 
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的权利要求范围之内。 

Claims (17)

1.宽带码分多址系统下行信道编码打孔压缩装置,其特征在于,该装置至少包括以下组成部分:
差值实现电路,它连接Z公式分子系数和分母电路,用于根据输入的压缩时隙格式和压缩沟的时隙个数确定最大传输时间间隔内所有无线帧的差值;
Z公式分子系数和分母电路,该电路输入端连接差值实现电路,输出端连接P比特计算电路,用于通过对每个传输信道无线帧差值参数的相乘累加运算确定Z公式的分子系数和分母;所述Z公式为 
P比特计算电路,其输入端输入Z公式分子系数和分母电路输出的Z公式分子系数和分母以及无线帧的差值与分子系数相乘所得的分子,其输出端连接P比特求和电路,用于计算每个传输信道当前传输时间间隔内的P比特;所述P比特表示每个传输信道的每个无线帧因压缩沟引入的压缩比特个数;
P比特求和电路,用于根据当前连接帧帧号、传输信道的传输时间间隔以及链路的最大传输时间间隔之间的关系,确定传输信道的当前传输时间间隔在最大传输时间间隔内所对应的位置,并完成传输信道的当前传输时间间隔内所有无线帧的P比特累加求和。
2.根据权利要求1所述的宽带码分多址系统下行信道编码打孔压缩装置,其特征在于,所述差值实现电路包括一加法器和存储于存储器中的差值表和一多码移位相加电路,用于计算无线帧的差值。
3.根据权利要求2所述的宽带码分多址系统下行信道编码打孔压缩装置,其特征在于,所述差值实现电路还包括一个模为8的帧计数器。
4.根据权利要求2所述的宽带码分多址系统下行信道编码打孔压缩装置,其特征在于,所述多码移位相加电路为一移位寄存器,移位寄存器根据多码个 数对输入的单码道物理信道承载数据量的差值进行移位相加,输出端输出最大传输时间间隔内每个无线帧的差值。
5.根据权利要求1所述的宽带码分多址系统下行信道编码打孔压缩装置,其特征在于,所述Z公式分子系数和分母电路包括一左移除法器、一乘法器、一加法器、一累加寄存器和一锁存器,左移除法器输入端输入传输信道的传输时间间隔类型和传输信道的传输格式集合中速率匹配前一个传输时间间隔内的最大比特数,其输出端连接乘法器一个输入端,乘法器另一个输入端输入传输信道速率匹配因子,乘法器输出端连接加法器,进行乘积求和,加法器连接累加寄存器,累加寄存器与锁存器相连,锁存器输出Z公式的分母和分子系数。
6.根据权利要求5所述的宽带码分多址系统下行信道编码打孔压缩装置,其特征在于,所述Z公式分子系数和分母电路还包括一个传输信道计数器。
7.根据权利要求5所述的宽带码分多址系统下行信道编码打孔压缩装置,其特征在于,所述左移除法器根据传输信道的传输时间间隔类型和所有传输信道的传输时间间隔最大值对速率匹配前一个传输时间间隔内的最大比特数进行左移,用于将非整数运算转换为整数参数运算。
8.根据权利要求1所述的宽带码分多址系统下行信道编码打孔压缩装置,其特征在于,所述P比特计算电路包括一乘法器,一除法器,一减法器和存储器,乘法器输入Z公式分子系数和分母电路输出的Z公式分子系数和分母和无线帧差值与分子系数相乘所得的分子,除法器将乘法器输出的分子与Z公式分子系数和分母相除,并通过减法器与存储器连接,存储器写入计算完后的每个P比特。
9.根据权利要求8所述的宽带码分多址系统下行信道编码打孔压缩装置,其特征在于,所述P比特计算电路还包括传输信道计数器和无线帧计数器,传输信道计数器控制每个无线帧内所有传输信道P比特的计算,无线帧计数器控制传输时间间隔内所有无线帧的计算。
10.根据权利要求8所述的宽带码分多址系统下行信道编码打孔压缩装置,其特征在于,所述存储器写入计算完后的每个P比特的地址为:无线帧计数器 值×8+传输信道计数器值。
11.根据权利要求1所述的宽带码分多址系统下行信道编码打孔压缩装置,其特征在于,所述P比特求和电路包括至少三个加法器,一累加寄存器和一锁存器,第一个加法器对输入的起始帧和帧计数值求和,第二个加法器再加传输信道个数计数器左移3位后的值,得到读取P比特存储器的地址,第三个加法器把从存储器读取的P比特个数和累加寄存器进行相加,完成1个传输时间间隔内P比特的累加。
12.一种宽带码分多址系统下行信道编码打孔压缩的方法,其特征在于,该方法包括以下步骤:
步骤1、差值实现电路根据输入的压缩时隙格式和压缩沟的时隙个数计算最大传输时间间隔内所有的无线帧的差值;
步骤2、Z公式分子系数和分母电路通过对每个传输信道无线帧差值参数的相乘累加运算,计算Z公式分子系数和分母,并将结果输出到P比特计算电路;
所述Z公式为 
步骤3、P比特计算电路输入Z公式分母、无线帧的差值与分子系数相乘所得的分子,计算每个传输信道当前传输时间间隔内的P比特个数,并将计算得到的P比特个数存放在存储器中;所述P比特表示每个传输信道的每个无线帧因压缩沟引入的压缩比特个数;
步骤4、P比特求和电路根据当前连接帧帧号下的传输时间间隔处于最大传输时间间隔内的第几个传输时间间隔确定起始帧位置,读出P比特计算电路存储器中存储的P比特个数,顺序完成传输时间间隔内的P比特累加求和。
13.根据权利要求12所述的宽带码分多址系统下行信道编码打孔压缩的方法,其特征在于,所述步骤1进一步包括以下步骤:
步骤11、计数器控制选择最大传输时间间隔内每个无线帧的参数; 
步骤12、差值计算电路根据压缩沟时隙个数、时隙格式和多码个数计算无线帧的差值;
步骤13、将差值送入锁存器中锁存。
14.根据权利要求13所述的宽带码分多址系统下行信道编码打孔压缩的方法,其特征在于,所述步骤12具体包括:
步骤121、压缩时隙格式和压缩沟时隙个数送到差值计算电路的加法电路;
步骤122、用压缩沟时隙个数作为地址的低比特位,时隙格式作为地址的高比特,对差值计算表进行查询,查出单码道物理信道承载数据量的差值;
步骤123、将查询出的单码道物理信道承载数据量的差值送到多码移位相加电路;
步骤124、多码移位相加电路的移位寄存器根据多码个数对单码道物理信道承载数据量的差值进行移位相加。
15.根据权利要求12所述的宽带码分多址系统下行信道编码打孔压缩的方法,其特征在于,所述步骤3中P比特个数在存储器中的存放格式为:所有无线帧顺序存放,每一无线帧的传输信道的P比特的个数顺序存放。
16.根据权利要求12所述的宽带码分多址系统下行信道编码打孔压缩的方法,其特征在于,所述步骤中3的存储器至少为64个单元。
17.根据权利要求12所述的宽带码分多址系统下行信道编码打孔压缩方法,其特征在于,所述步骤4中起始帧的确定方法具体包括以下步骤:
步骤41、根据最大传输时间间隔的值取出当前处理连接帧帧号的低位;
步骤42、根据该传输信道的传输时间间隔取连接帧帧号若干选定比特。 
CN2005100634173A 2005-04-07 2005-04-07 宽带码分多址系统下行信道编码打孔压缩装置和实现方法 Expired - Fee Related CN1845482B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2005100634173A CN1845482B (zh) 2005-04-07 2005-04-07 宽带码分多址系统下行信道编码打孔压缩装置和实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2005100634173A CN1845482B (zh) 2005-04-07 2005-04-07 宽带码分多址系统下行信道编码打孔压缩装置和实现方法

Publications (2)

Publication Number Publication Date
CN1845482A CN1845482A (zh) 2006-10-11
CN1845482B true CN1845482B (zh) 2011-05-11

Family

ID=37064399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100634173A Expired - Fee Related CN1845482B (zh) 2005-04-07 2005-04-07 宽带码分多址系统下行信道编码打孔压缩装置和实现方法

Country Status (1)

Country Link
CN (1) CN1845482B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102194029B1 (ko) 2017-06-15 2020-12-22 후아웨이 테크놀러지 컴퍼니 리미티드 정보 프로세싱 방법 및 통신 장치
CN109327225B9 (zh) 2017-06-27 2021-12-10 华为技术有限公司 信息处理的方法、装置和通信设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1367967A (zh) * 1999-07-06 2002-09-04 三星电子株式会社 在码分多址移动通信系统中编码/解码传输格式组合指示符的设备和方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1367967A (zh) * 1999-07-06 2002-09-04 三星电子株式会社 在码分多址移动通信系统中编码/解码传输格式组合指示符的设备和方法

Also Published As

Publication number Publication date
CN1845482A (zh) 2006-10-11

Similar Documents

Publication Publication Date Title
CN106897046B (zh) 一种定点乘累加器
CN106909970A (zh) 一种基于近似计算的二值权重卷积神经网络硬件加速器计算模块
CN111667051A (zh) 适用边缘设备的神经网络加速器及神经网络加速计算方法
US7953958B2 (en) Architecture for joint detection hardware accelerator
WO2014105154A1 (en) Systems, methods, and computer program products for performing mathematical operations
CN112115095B (zh) 一种用于哈希算法的可重构硬件及运行方法
CN101540654A (zh) 一种交织速率匹配和解交织解速率匹配方法
CN1845482B (zh) 宽带码分多址系统下行信道编码打孔压缩装置和实现方法
CN106708468A (zh) 一种除法运算方法及装置
CN109165006B (zh) Softmax函数的设计优化及硬件实现方法及系统
CN113794572A (zh) 一种高性能椭圆曲线数字签名与验签的硬件实现系统和方法
US20110153995A1 (en) Arithmetic apparatus including multiplication and accumulation, and dsp structure and filtering method using the same
CN107077766A (zh) 一种自助终端出钞的配钞方法及系统
CN109711542A (zh) 一种支持动态精度的dnn加速器及其实现方法
CN103593159A (zh) 一种高效率高精度除法实现方法及装置
CN1592117B (zh) 用于计算交织参数的移动电话、设备、方法和程序
JP4219926B2 (ja) 電子回路中で乗算演算または除算演算を行う方法およびその装置
CN1983824A (zh) 一种实现第二次交织的方法和系统及一种随机存取内存
CN112947858B (zh) 一种raid 5校验值的更新方法、装置和介质
CN100477538C (zh) 一种Turbo码交织器
US11210067B1 (en) Architecture for small and efficient modular multiplication using carry-save adders
WO2002077795A1 (en) Quantization device and method using prime number dividers
CN107015783A (zh) 一种浮点角度压缩实现方法及装置
CN113783549A (zh) 一种插值滤波方法和插值滤波装置
CN103176768B (zh) 计算经典模乘的模乘方法以及可扩展模乘器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110511

Termination date: 20180407

CF01 Termination of patent right due to non-payment of annual fee