CN105075128A - 具有高并行性、低差错本底和简单编码原理的经提升ldpc码的设计 - Google Patents
具有高并行性、低差错本底和简单编码原理的经提升ldpc码的设计 Download PDFInfo
- Publication number
- CN105075128A CN105075128A CN201480008419.XA CN201480008419A CN105075128A CN 105075128 A CN105075128 A CN 105075128A CN 201480008419 A CN201480008419 A CN 201480008419A CN 105075128 A CN105075128 A CN 105075128A
- Authority
- CN
- China
- Prior art keywords
- group
- submatrix
- ldpc
- ldpc code
- lifting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/033—Theoretical methods to calculate these checking codes
- H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1131—Scheduling of bit node or check node processing
- H03M13/1137—Partly parallel processing, i.e. sub-blocks or sub-groups of nodes being processed in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1168—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices wherein the sub-matrices have column and row weights greater than one, e.g. multi-diagonal sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
- H03M13/1188—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal wherein in the part with the double-diagonal at least one column has an odd column weight equal or greater than three
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/611—Specific encoding aspects, e.g. encoding by means of decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
公开了一种数据编码的方法。编码器接收一组信息比特并基于经匹配式提升的LDPC码对该组信息比特执行LDPC编码操作以产生码字。经匹配式提升的LDPC码基于交换提升群并且包括数个奇偶比特以及用以确定这些奇偶比特的值的子矩阵。提升群(Z)的阶数对应于提升的大小。该子矩阵的行列式是以下形式的多项式:ga+(g0+gL_)P,其中g0是该群的幺元,g0=gL 2^k,并且P是与该提升群相关联的二进制群环的任意非零元素。匹配的经提升LDPC码可以基于准循环提升,其中该子矩阵的行列式是以下形式:xa+(1+xL)P(x),其中P(x)具有至少两项并且对于正整数k有2kL=0mod?Z。
Description
技术领域
本公开的各实施例一般涉及通信和数据存储系统,尤其涉及使用LDPC码的通信和数据存储系统。
相关技术背景
许多通信系统使用纠错码。具体而言,纠错码通过在数据流中引入冗余度来补偿这些系统中固有的信息传递不可靠性。低密度奇偶校验(LDPC)码是一种特定类型的纠错码,其使用迭代编码系统。LDPC码可由二部图(常常称为“Tanner图”)来表示,其中一组变量节点对应于码字的比特,并且一组校验节点对应于定义该码的一组奇偶校验约束。变量节点和校验节点在该图中若被边连接,则它们被认为是“邻居”。当且仅当对于每个校验节点,与所有相邻变量节点相关联的比特的模2总和为0(即,它们包括偶数个1)时,与变量节点序列具有一对一关联的比特序列是有效码字。
例如,图1A示出表示示例性LDPC码的二部图100。二部图100包括连接至4个校验节点120(由正方形表示)的一组5个变量节点100(由圆形表示)。图100中的边将变量节点110连接至校验节点120。图1B示出二部图100的矩阵表示150。矩阵表示150包括奇偶校验矩阵H和码字向量x,其中x1-x5表示码字x的比特。更具体地,当且仅当Hx=0时,码字向量x表示有效码字。图2图形化地解说了对图1A的图作出三个副本的效果,例如,如在共同拥有的美国专利7,552,097中描述的。三个副本可通过置换这些副本间的相似边来被互连。如果置换被限为循环置换,则结果所得的图对应于具有提升Z=3的准循环LDPC。从其作出三个副本的原始图在本文中被称为基图。
所接收到的LDPC码字可被解码以产生原始码字的经重构版本。在不存在差错的情况下或者在可校正差错的情形中,解码可被用来恢复已被编码的原始数据单元。LDPC解码器通常通过以下操作来工作:沿着各边在二部图100内交换消息,以及通过基于传入消息在各节点处执行计算来更新这些消息。例如,图100中的每个变量节点110可初始地被提供以“软比特”(例如,表示码字的收到比特),其指示如由从通信信道所作的观察所确定的相关联比特的值的估计。使用这些软比特,LDPC解码器可通过从存储器迭代地读取消息或其部分并将经更新消息或其部分写回存储器来更新消息。更新操作通常基于对应LDPC码的奇偶校验约束。在用于经提升LDPC码的实现中,在相似边上的消息常常被并行处理。
许多实践中的LDPC码设计使用具有大提升因子和相对较小的基图的准循环构造以支持编码和解码操作中的高并行性。许多LDPC码还在它们的构造中使用具有度数为2的变量节点的链。此类度数为2的变量节点链(有时称为积累结构)产出简单的编码和良好的性能。基于循环提升的LDPC码设计可被解读为多项式环模上的码,其可为二进制多项式模xZ-1,其中Z是提升大小(例如,准循环码中的循环的大小)。因此,对此类码进行编码往往可被解读为此环中的代数运算。
概述
提供本概述以便以简化形式介绍将在以下的详细描述中进一步描述的一些概念。本概述并非旨在标识出要求保护的主题内容的关键特征或必要特征,亦非旨在限定要求保护的主题内容的范围。
许多LDPC码设计使用循环提升来支持并行性。另外,许多LDPC设计使用度数为2的变量节点积累结构来支持简单的编码并且因为它们产出具有良好性能的码。然而,在目标为非常低的差错率的编码系统中,大积累结构可能是有问题的,因为它们导致高差错本底。一些编码系统的性能目标因此难以用使用积累结构的经循环提升设计来达成。差错本底可通过以下各项来降低以给出改进的性能:增大累积链中一些变量节点的度数,或者普遍地增大图中变量节点的度数。然而,这样做通常使编码过程复杂化。因此,期望找到修改积累结构的方式,其保留编码的简单性而同时又支持更高度数的变量节点。
基于循环提升的LDPC码设计可被解读为多项式环以模xZ-1上的码,其中Z是提升大小(例如,准循环码中的循环的大小)。此类码的编码往往约化为在此环中求解矩阵方程。积累结构的简单编码在编码方程中涉及的编码矩阵的简单可逆性中显现无遗。另外,近上(或下)三角的编码矩阵允许其中许多奇偶比特通过回代来确定。发起回代过程涉及求解一些初始比特。此初始步骤的困难与编码矩阵的可逆性有密切关系。常用的积累结构导致近双对角的矩阵,其很大程度上仅在编码矩阵的对角线和次对角线上有非零条目。在使用积累链的一些编码结构中,在矩阵中有度数较高(通常为度数3)的一列。然而,在目标为非常低的差错率的编码系统中,大积累结构可能是有问题的,因为它们导致高差错本底。差错本底可通过以下各项来降低以给出改进的性能:增大积累链中一些变量节点的度数,或者普遍地增大图中变量节点的度数。然而,这样做通常使编码过程复杂化。
因此,期望以保留编码的简单性而同时又支持更高度数的变量节点的方式来修改积累结构。本文的各实施例提供了产出简单编码的经修改编码结构。一些实施例具有可被视为经修改积累链的结构,其中该链中的一些变量节点具有额外的边并且由此具有高于2的度数。用于这些码的编码矩阵由此具有双对角结构,但可能在对角线上方有额外的非零元素。其结果是,可能有度数至少为3的额外的列。通过仔细地选择循环提升值,其中一些额外的边可被选取以使得编码操作简单而同时又维持该码的底层图形表示中的大围长(girth),藉此支持低差错本底性能。熟悉本领域技术人员将理解,所描述的双对角和近上三角结构是仅用对矩阵的列和行的恰适排序就能显式地观察到的,并且即使用并非显而易见的其他排序,该结构仍存在。
附图简述
本发明各实施例是作为示例来解说的,且不旨在受附图中各图的限定,其中:
图1A-1B示出了示例性LDPC码的图形和矩阵表示;
图2图形化地解说了对图1A的图作出三个副本的效果;
图3示出根据一些实施例的通信系统;
图4是根据一些实施例的通信设备的框图;
图5示出示例性准循环LDPC码的经提升奇偶校验矩阵表示的奇偶比特部分;
图6示出另一示例性准循环LDPC码的经提升奇偶校验矩阵表示的奇偶比特部分;
图7示出图10中给出的具有码率r=27/30的示例性LDPC码的经提升奇偶校验矩阵表示的奇偶比特部分;
图8示出图11中给出的具有码率r=13/15的示例性LDPC码的经提升奇偶校验矩阵表示的奇偶比特部分;
图9示出图12中给出的具有码率r=21/28的示例性LDPC码的经提升奇偶校验矩阵表示的奇偶比特部分。
图10示出与具有码率r=27/30的LDPC码相关联的示例性奇偶校验矩阵;
图11示出与具有码率r=13/15的LDPC码相关联的示例性奇偶校验矩阵;
图12示出与具有码率r=21/28的LDPC码相关联的示例性奇偶校验矩阵;以及
图13是根据一些实施例的通信设备的框图。
详细描述
在以下描述中,阐述了众多具体细节(诸如具体组件、电路、和过程的示例),以提供对本公开的透彻理解。如本文所使用的,术语“耦合”意指直接连接到、或通过一个或多个居间组件或电路来连接。而且,在以下描述中并且出于解释目的,阐述了具体的命名以提供对本公开各实施例的透彻理解。然而,对于本领域技术人员将明显的是,可以不需要这些具体细节就能实践本发明各实施例。在其他实例中,以框图形式示出公知的电路和设备以避免混淆本公开。本文所描述的各种总线上所提供的任何信号可以与其他信号进行时间复用并且在一条或多条共用总线上提供。另外,各电路元件或软件块之间的互连可被示为总线或单信号线。每条总线可替换地是单信号线,而每条单信号线可替换地是总线,并且单线或总线可表示用于各组件之间的通信的大量物理或逻辑机制中的任一个或多个。本发明各实施例不应被解释为限于本文描述的具体示例,而是在其范围内包括由所附权利要求所限定的所有实施例。
图3示出根据一些实施例的通信系统300。发射机310将信号发射到信道320上,并且接收机330从信道320接收该信号。发射机310和接收机330可以是例如计算机、交换机、路由器、集线器、网关、和/或类似设备。在一些实施例中,信道320是无线的。在其他实施例中,信道320是有线链路(例如,同轴电缆或其他物理连接)。
通信系统300中的各个组件的瑕疵可能成为信号损伤的源,并由此导致信号降级。例如,信道320中的瑕疵可能引入信道畸变,其可包括线性畸变、多径效应、和/或加性高斯白噪声(AWGN)。为了对抗潜在的信号降级,发射机310和接收机330可包括LDPC编码器和解码器。特别地,发射机310可对传出数据执行LDPC编码以产生能由接收机330后续解码(例如,通过LDPC解码操作)以恢复原始数据的码字。对于一些实施例,发射机310可传送具有一个或多个“被穿孔”比特(例如,基于具有一个或多个被穿孔变量节点的LDPC码)的经LDPC编码码字。
提升是用于从较小基码的多个副本生成相对较大LDPC码的技术。例如,提升可通过以下操作来生成经提升的LDPC码:产生经更新基图的数个(Z个)并行副本,并随后通过该基图的每个副本的边簇的置换来互连这些并行副本。边簇是指基图的单条边在该基图的Z个并行副本中的Z个副本的集合。提升使得LDPC码能够使用并行编码和/或解码实现来实现,而同时还降低通常与大LDPC码相关联的描述复杂度。经提升的LDPC码的更详细讨论可例如在于2008年3月17日出版的、由TomRichardson和RuedigerUrbanke撰写的题为“ModernCodingTheory(现代编码理论)”的书中找到,其通过引用整体纳入于此。
当处理具有提升大小Z的码字时,LDPC解码器可利用Z个处理元件来并发地对经提升图的所有Z条边执行奇偶校验或变量节点操作。在一些实施例中,可使用Z的因数。具体而言,每个奇偶校验操作可涉及从存储器读取对应软比特值,将该软比特值与关联于该校验节点的其他软比特值进行组合并将由校验节点操作结果得到的软比特写回存储器。
图4是根据一些实施例的通信设备400的框图。通信设备400包括编码器410、解码器420、和收发机430,收发机430经由通信信道传送和/或接收经LDPC编码的码字。编码器410包括存储器412和LDPC编码器414。存储器412可被用来存储要由LDPC编码器414编码的数据(即,信息比特)。LDPC编码器414通过基于LDPC码生成要被传送给另一设备的码字来处理存储在存储器412中的信息比特。对于一些实施例而言,LDPC码可以是经提升的LDPC码。
解码器420包括存储器422和LDPC解码器424。存储器422存储经由收发机430接收到的、要被LDPC解码器424解码的码字。LDPC解码器424通过以下操作来处理存储器424中存储的码字:迭代地执行奇偶校验操作,使用LDPC码,以及尝试校正可能接收出错了的任何比特。对于一些实施例而言,LDPC码可以是经提升的LDPC码。对于一些实施例而言,LDPC解码器424可包括多个处理元件来并行执行奇偶校验或变量节点操作。例如,当处理具有提升大小Z的码字时,LDPC解码器424可利用数个(Z个)处理元件来并发地对经提升图的所有Z条边执行奇偶校验操作。在一些实施例中,可使用Z的因数。
对于一些实施例而言,可考虑码准循环二进制LDPC码。例如,可使用原型图/基图视角,并且使用Z来表示循环提升的大小。数学上,经循环提升的LDPC码可被视为二进制多项式的群代数模xZ-1上的码。在此解读下,二进制向量(b0,b1,…,bZ-1)被解读为多项式:
因此,乘以xa给出了:
其对应于通过将(b0,b1,…,bZ-1)向右循环移位a获得的二进制向量:
bZ-a,bZ-a+1,…,bZ-1,b0,b1,…,bZ-1。
在经提升奇偶校验矩阵表示中,假定没有多重边,则经提升奇偶校验矩阵H的非空条目可被视为整数模Z。码字C(x)=[C1(x),C2(x),…Cn(x)]T可被视为n个二进制多项式模XZ-1的向量(n为基图中的变量节点的数目),其满足:
其中对于每个i,其中Ni表示H的行i中的非空条目的集合。对于经提升奇偶校验矩阵H,使用H(x)来表示二进制多项式模XZ-1上的矩阵,其中如果Hi,j为非空,则并且如果Hi,j为空,则Hi,j(x)=0。在多重边的情形中,H的对应条目可被取为一组整数模Z。例如,双重边Hi,j=a,b可被分解为Hi,j(x)=xa+xb。在后续示例中,将假定不发生多重边。熟悉所述代数的技术人员将容易理解如何将本描述推广到包括多重边。
编码涉及从信息比特确定C(x)。H中列子集可被指定为信息列I。如果H具有尺寸m×n,则有n-m个信息列(即,|I|=n-m)。对于一些实施例而言,I可对应于集合I={n-m+1,n-m+2,…,n}。I在[1,n]中的补被称为奇偶列P。对于一些实施例而言,P可对应于集合P={1,2,…,m}。对于一些实施例,LDPC码包括被穿孔的列。这些列不是所传送码字的一部分。在解码器处,与这些节点相关联的对数似然比(LLR)被初始化为0。基传送块长度为n-p,其中p是被穿孔列的数目,并且码率为(n-m)/(n-p)。二进制信息块大小为(n-m)*Z,并且传送块大小为(n-p)*Z。
为了执行此类LDPC码的编码,信息比特被用来针对所有i∈I设置Ci(x)。编码过程针对i∈P求解Ci(x),以使得H(x)C(x)=0。在一些LDPC码中,H中的与P中的元素相关联的一些列可以是度数为1的。与这些列相关联的比特是其他比特的简单奇偶比特。此类比特往往是码中的奇偶比特并且一旦其他比特被确定就被容易地确定。通常关注于对度数为2或以上的奇偶比特的编码。为了标注方便,将假定没有此类度数为1的变量节点。
编码过程的第一步往往是计算:
其中Ni表示H中在行i中有的非空条目的列的集合。假定D(x)=(D1(x),…,Dm(x))T,并且对于i∈P暂时设Ci(x)=0,则D(x)可被重写为D(x)=H(x)C(x)。令M表示H的通过从P取列来形成的子方阵。进一步,令Cp(x)表示C(x)的仅由奇偶元素组成的子向量。然后,编码过程求解以下方程:
对于CP(X),D(x)=M(x)CP(X)。
将观察到,编码过程的复杂度很大程度上取决于求解此方程的复杂度。因此,矩阵M的结构的选取在决定编码复杂度方面具有显著的重要性。常用的编码结构是双对角类型结构,诸如以下结构:
在此矩阵中,双对角结构是明显的。双对角和近上三角结构意味着能应用简单高斯消元规程。在以上示例中,如果每行被其自身和上方行的总和所替代,则结果所得的矩阵是上三角矩阵。此编码系统就能被容易地求解。
推广该方法的编码办法如下所述。首先,建立多项式向量p(x)=(p1(x),…,pm(x))以确定:
常常,其中每一个pi均将具有低权重。注意,此操作可通过对向量D(x)执行桶形移位并将结果异或(XOR)在一起以获得E(x)来执行。向量p(x)被选取为使得p(x)M(x)=(0,…,0,q(x)),这产出了:
E(x)=q(x)Cm(x)
在先前示例中,对p(x)的对应选取为全1向量。此编码过程的下一步是计算:
Cm(x)=q(x)-1E(x)
其中q-1(x)q(x)=1。对于本公开的各实施例而言,奇偶校验矩阵被构建成使得q-1(x)具有作为低权重多项式的乘积的低复杂度实现。最后,可执行回代步骤以确定剩下的Cj(x)。
为了解说本文所使用的符号,以下提供包括大小为3×5的基矩阵且Z=6的示例:
码字C(x)=(C1(x),…,C5(x)),其中每个Ci(x)为以下形式:
其对应于二进制向量(b0,…,b5)。在此示例中,信息列是C4(x)和C5(x)。令这两个列分别给为二进制向量(1,1,0,1,0,0)和(0,0,0,0,1,1),从而C4(x)=1+x+x3并且C5(x)=x4+x5。
计算D(x),得到:
其以二进制向量形式为:
现在得到:
并且想要(针对CP(x)=[C1(x),C2(x),C3(x)]T)求解:
D(x)=M(x)(C1(x),C2(x),C3(x))T.
将观察到,M(x)具有双对角结构,其中仅第三列具有大于2的度数。遵循高斯消元办法,左乘以p(x)=(1,1,1)并且注意到:
因此获得:
D1(x)+D2(x)+D3(x)=(1+x3+x4)C3(x)
因此q(x)=(1+x3+x4)。现在q(x)2=q(x2)=1+x6+x8=x8=x2,并且因此获得q-1(x)=x4q(x),其导致
C3(x)=x4(1+x3+x4)(D1(x)+D2(x)+D3(x))
=(x1+x2+x4)(D1(x)+D2(x)+D3(x))
=(x1+x2+x4)(1+x2+x4)
=x1+x3+x5
这等效于(0,1,0,1,0,1)。将观察到,多项式q(x)包含项(1+x3),其求平方给出(1+x6)=0。本公开的各实施例将选取M(x)以使得q(x)=xa+(1+xL)P(x),其中对于某个正整数k有2kL=Z,并且P(x)是任意的非零多项式。已知有此时P(x)是单项式的示例。在P(x)并非简单地是单项式时,本公开的各实施例将具有此一般化形式的q(x)。
最后,为了完成本示例的编码,使用回代来求解C2(x)和C1(x)。得到C2(x)=C3(x)+D3(x)=1+x+x2+x3+x4+x5并且C1(x)=x3C3(x)+D1(x)=1+x+x2+x3。因此,结果所得的码字为:
图5示出示例性准循环LDPC码的经提升奇偶校验矩阵表示500的奇偶比特部分。矩阵表示500包括8x8矩阵M(x)。这类似于先前的6x6示例,其中行和列的次序倒转。在此示例中,因此该双对角结构看起来是对角和超对角的,并且该矩阵是近下三角而非上三角的。在此情形中,最左列具有度数3。编码可通过首先将M(x)的行求和以获得:
[10000000]
来执行。可确定:
剩下的Ci(x)可容易地通过回代来获得。在此示例中,可在该双对角结构中在第二到第八列中观察到积累链。在积累链上求和导致此特别简单的示例。
在此示例中,矩阵M(x)还示出包含Z个环的对应二部图,其中每个环包括m-1个度数为2的变量节点以及单个度数为3的变量节点。如果m很小,则此结构可导致不良性能、慢收敛、以及高差错本底。
图6示出另一示例性准循环LDPC码的经提升奇偶校验矩阵表示600的奇偶比特部分。矩阵表示600包括8x8矩阵M(x),其中0、a和b模Z都相异。在此情形中,将M(x)的各行求和产生:
[1+xa+xb0000000]
因此基于式[1]可确定:
为了求解C1(x),必须首先对(1+xa+xb)求逆。为了实现低复杂度,使该逆具有低权重会是优选的。因此,a和b可被相应选取以促成这一点。更具体地,存在两个观察可帮助选取a和b。第一个观察是一般化关系:
第二个观察是如果a和b两者均整除Z(例如,假定d>1是最大公约数),则该问题等同于在二进制多项式环模xZ/d–1中对(1+xa/d+xb/d)求逆。然而,注意到,如果发生这种情况,则矩阵M表示d个不相交的子图。
现在,假定Z=2kL。这产出了方程:或者更一般地对于l∈{1,2,…,k}有因此,如果a=2lL或b=2lL、或a–b=2lL,则可容易地对(1+xa+xb)求逆。例如,如果k=3并且a=L,则该方程变为:
(1+x4a+x4b)(1+x2a+x2b)(1+xa+xb)(1+xa+xb)=x8b
从此方程,看到(1+xa+xb)的逆可使用简单的规程来获得,其涉及在右边乘以前3个因子并随后对结果循环移位。
相应地,此编码操作的主要困难可被约化为对M(x)的行列式求逆。一般而言,二进制多项式仅当其权重是奇数的情况下才是可逆的。这限制了M(x)的可能结构。注意,以上规程可被用来对以下形式的任何多项式求逆:
q(x)=xa+(1+xL)P(X)[2]
其中P(x)是任意的非零多项式,a是任意的,并且对于某个正整数k,有2kL模Z=0。则 由于 获得q(x)的逆为对于具有近上三角或下三角形式的双对角的矩阵而言,通过以上运算获得的q(x)(直到单项式因子)是M(x)的行列式(det)。因此,对于一些实施例,矩阵M(x)可被构造成使得detM(x)采取式[2]的形式。
图7示出图10中给出的具有码率r=27/30的示例性LDPC码的经提升奇偶校验矩阵表示700的奇偶比特部分。编码操作可通过首先设置p(x)=(1,1,(1+x135),(1+x113+x135))以产生下式来执行:
E(x)=D1(x)+D2(x)+(1+x135)D3(x)+(1+x113+x135)D4(x)
随后可验证q(x)=(1+x13+x58+x90+x135+x203+x225),由此:
E(x)=(1+x13+x58+x90+x135+x203+x225)C4(x)
得到q(x)=x203+(1+x45)(x13+(1+x45)(1+x135))=x203+(1+x45)P(x),其中P(x)=x13+(1+x45)(1+x135)=1+x13+x45+x135+x180,从而可对C4(x)求解为:
C4(x)=(x228+x268+x48)(1+x26+x116+x180+x270+x46+x90)(1+x13+x58+x90+x135+x203+x225)E(x)
注意,在此示例中发生了一些简化,并且事实上,以上乘积中的中间因子可被进一步简化,这是因为P(x)内部发生的一些附加项的形式的原因。最终,通过回代求解,以完成编码,得到:
C3(x)=x328C4(x)+x238D4(x)
C2(x)=x241C3(x)+x119D3(x)+x119D4(x)
C1(x)=x16C2(x)+x13C4(x)+D1(x)
图8示出图11中给出的具有码率r=13/15的示例性LDPC码的经提升奇偶校验矩阵表示800的奇偶比特部分。编码操作可通过首先设置p(x)=(1,1,1,1)以产生下式来执行:
E(x)=D1(x)+D2(x)+D3(x)+D4(x)
随后可验证q(x)=(1+x45+x119),由此:
E(x)=(1+x45+x119)C4(x)
对C4(x)求解产出:
C4(x)=x128(1+x180+x116)(1+x90+x238)(1+x45+x119)E(x)
最终,可通过回代获得C1(x),…,C3(x)。
图9示出图12中给出的具有码率r=21/28的示例性LDPC码的经提升奇偶校验矩阵表示900的奇偶比特部分。编码操作可通过首先设置p(x)=(1,1,1,1,x2+x47,x2+x47,x2+x47,x2+x47)以产生下式来执行:
E(x)=D1(x)+D2(x)+D3(x)+D4(x)+(x2+x47)(D5(x)+D6(x)+D7(x)+D8(x))
随后可验证q(x)=(x2+x92+x261),由此:
E(x)=(x2+x92+x261)C8(x)
对C8(x)求解产生:
C8(x)=(x42+x222+x200)(1+x90+x259)E(x)
最终,可通过回代获得C1(x),…,C7(x)。
在所给出的所有示例中,假定了循环提升。所给出的概念可被推广到匹配式提升类。一般的匹配式提升使用阶数与提升大小相同的群的提升。在循环提升的情形中,群是循环群。匹配式提升的其他示例可使用循环群或任意有限群的乘积。在此广义设置中,群G由Z个元素g0,g1,…,gZ-1以及满足群的众所周知的定义的乘法规则gigj=gk构成。每个群具有幺元,将其取为g0。G上的经匹配式提升的二进制LDPC码可被解读为由形式为的元素构成的群环上的码。环中的加法对应于对应系数的加法,如同乘法基于群乘法,如同 其中 在循环提升的情形中,可简单地用xi标识gi并且群环中的乘法是模xZ-1多项式乘法。如果群G是交换的,这意味着对于所有i、j,有gigj=gjgi,则在广义群环中恒等式q(x2)=q(x)2一般成立。更具体地,成立。因此,上述用于简单编码的构造推广到任意交换匹配式提升的情形。简化条件是编码矩阵M的行列式采取形式ga+(g0+gL)P,其中P是群环的任意元素并且gL对于某个正整数k具有属性
在以上示例中,编码子矩阵直到行和/或列的置换为止为近上(或下)三角。换言之,M中次对角线以下的所有元素为0。此类构造涉及M中至少一个变量节点的度数为2。在要求非常深的差错本底的一些应用中,可期望最小度数大于2。在此情形中,对M求逆通常比以上给出的示例更复杂。然而,将观察到,主要的编码问题与对M求逆有关并且可通过确保M的行列式在准循环提升的情形中具有期望形式即xa+(1+xL)P(x)并且在任意交换群匹配式提升的情形中具有形式ga+(g0+gL)P来使其简单。
在本公开的各实施例中,经提升LDPC码的码字可被视为大小为Z×n的二维的二进制阵列,其中n是基(传输)块长度。对于一些实施例而言,所提议的码被定义为使得Z=360。在每个星座中,可每次每维取k个比特(例如,对于1024QAM,k=5)。此外,k是360的因数,并且可按列一次取k个比特,由此生成360/k维或180/k个码元每列。由此应注意,在感兴趣的情形中,对于集合k∈{1,2,3,4,5,6},k是60的因数。
图10、11和12分别示出根据一些实施例的示例性奇偶校验矩阵1000、1100和1200。在奇偶校验矩阵1000、1100和1200中的每一者中,顶行索引H的列。第二行指示信息(1)和校验(0)列。第三行指示被传送列(1)和被穿孔列(0)。
注意,分别与具有码率r=27/30和r=13/15的LDPC码相关联的奇偶校验矩阵1000和1100是系统性的。然而,与具有码率r=21/28的LDPC码相关联的奇偶校验矩阵1200具有被穿孔的信息列,由此不是完全系统性的。
图13是根据一些实施例的通信设备1300的框图。通信设备1300包括收发机1310、处理器1320和存储器1330。收发机1310可被用于向和/或从通信设备1300传达数据。例如,收发机1310可在通信设备1300与CPU之间接收和/或传送信息比特。编码器接口1310还可在通信设备1300与网络中的另一通信设备之间输出和/或接收LDPC码字。
存储器1330可包括数据存储1332,数据存储1332可被用作存储收到信息比特和/或码字的本地高速缓存。此外,存储器1330还可包括非瞬态计算机可读存储介质(例如,一个或多个非易失性存储器元件,诸如EPROM、EEPROM、闪存存储器、硬盘驱动器、等等),其可存储以下软件模块:
·LDPC编码模块1334,其使用LDPC码对一组信息比特进行编码以产生码字;以及
·LDPC解码模块1336,其使用LDPC码对LDPC码字进行解码。
每个软件模块可以包括指令,这些指令在由处理器1320执行时可以使编码器1300执行相应的功能。由此,存储器1330的非瞬态计算机可读存储介质可包括用于执行LDPC编码操作(例如,如以上关于图5–12描述的)的指令。应注意,虽然模块1334–1336被描绘为存储器1330中的软件,但这些模块中的任一者可以用硬件、软件、或前述的组合来实现。
处理器1520(其耦合在编码器接口1510与存储器1530之间)可以是能够执行存储在解码器1500中(例如,存储器1530内)的一个或多个软件程序的指令的脚本的任何合适的处理器。例如,处理器1520可执行LDPC编码模块1534、CW穿孔模块1536、和/或LDPC解码模块1538。
处理器1320(其耦合在编码器接口1310与存储器1330之间)可以是能够执行存储在解码器1300中(例如,存储器1330内)的一个或多个软件程序的指令的脚本的任何合适的处理器。例如,处理器1320可执行LDPC编码模块1334和/或LDPC解码模块1336。
LDPC编码模块1334可被处理器1320执行以使用LDPC码对信息比特进行编码以产生码字。例如,处理器1320在执行LDPC编码模块1334时可基于由LDPC编码模块1334与对应接收设备的解码模块共享的LDPC码来对信息比特执行LDPC编码操作。每个码字可包括原始信息比特以及可被用来对原始信息比特执行奇偶校验和/或恢复原始信息比特的一组奇偶比特。
对于一些实施例而言,LDPC码可以是基于准循环提升的经提升LDPC码以降低和/或最小化编码复杂度(例如,如以上关于图5–12描述的)。例如,LDPC码可包括数个奇偶比特以及用以确定这些奇偶比特的值的子矩阵。具体地,LDPC码可以是阶数为Z(即,对应于提升的大小)的经匹配式提升的LDPC码。子矩阵的行列式可以是以下形式的多项式:ga+(g0+gL)P,其中g0是群的幺元,并且P是与提升群相关联的二进制群环的任意非零元素。对于一些实施例而言,提升群可以是循环群,其中gi可用xi来标识。相应地,子矩阵的行列式可以是以下形式:xa+(1+xL)P(x),其中P(x)具有至少两项并且2kL模Z=0。
LDPC解码模块1336可被处理器1320执行以使用LDPC码对LDPC码字进行解码。如上所述,LDPC码可以是经提升(例如基于准循环提升)的LDPC码。
在说明书前述篇幅中,本发明各实施例已参照其具体示例性实施例进行了描述。然而将明显的是,可对其作出各种修改和改变而不会脱离如所附权利要求中所阐述的本公开更宽泛的范围。
权利要求书(按照条约第19条的修改)
1.一种数据编码的方法,所述方法包括:
接收一组信息比特;
基于经匹配式提升的LDPC码对该组信息比特执行低密度奇偶校验(LDPC)编码操作以产生码字,其中所述匹配式提升是基于交换提升群并且其中所述LDPC码包括数个奇偶比特以及用以确定所述奇偶比特的值的子方阵,并且其中:
所述提升群的阶数(Z)对应于所述提升的大小;
所述子方阵的行列式是以下形式的多项式:ga+(g0+gL)P,其中:
g0是所述群的幺元,
k为正整数,
a是模Z相异的,
L为任意数,并且
P是与所述提升群相关联的二进制群环的任意非零元素。
2.如权利要求1所述的方法,其特征在于,所述提升群是循环群,其中:
gi能用xi来标识;并且
所述子方阵的行列式是以下形式:xa+(1+xL)P(x),其中P(x)具有至少两项并且2kL模Z=0。
3.如权利要求1所述的方法,其特征在于,所述子方阵直到其行和列的置换为止是近上三角的。
4.如权利要求3所述的方法,其特征在于,所述子方阵的第一次对角线以下的元素等于0。
5.一种包含程序指令的计算机可读存储介质,所述程序指令在由通信设备内提供的处理器执行时使所述设备:
接收一组信息比特;
基于经匹配式提升的LDPC码对该组信息比特执行LDPC编码操作以产生码字,其中所述匹配式提升是基于交换提升群并且其中所述LDPC码包括数个奇偶比特以及用以确定所述奇偶比特的值的子方阵,并且其中:
所述提升群的阶数(Z)对应于所述提升的大小;
所述子方阵的行列式是以下形式的多项式:ga+(g0+gL)P,其中:
g0是所述群的幺元,
k为正整数,
a是模Z相异的,
L为任意数,并且
P是与所述提升群相关联的二进制群环的任意非零元素。
6.如权利要求5所述的计算机可读介质,其特征在于,所述提升群是循环群,其中:
gi能用xi来标识;并且
所述子方阵的行列式是以下形式:xa+(1+xL)P(x),其中P(x)具有至少两项并且2kL模Z=0。
7.如权利要求5所述的计算机可读介质,其特征在于,所述子方阵直到其行和列的置换为止是近上三角的。
8.如权利要求7所述的计算机可读介质,其特征在于,所述子方阵的第一次对角线以下的元素等于0。
9.一种通信设备,包括:
存储器,其用于存储一组信息比特;以及
编码器,其用于:
基于经匹配式提升的LDPC码对该组信息比特执行LDPC编码操作以产生码字,其中所述匹配式提升是基于交换提升群并且其中所述LDPC码包括数个奇偶比特以及用以确定所述奇偶比特的值的子方阵,并且其中:
所述提升群的阶数(Z)对应于所述提升的大小;
所述子方阵的行列式是以下形式的多项式:ga+(g0+gL)P,其中:
g0是所述群的幺元,
k为正整数,
a是模Z相异的,
L为任意数,并且
P是与所述提升群相关联的二进制群环的任意非零元素。
10.如权利要求9所述的设备,其特征在于,所述提升群是循环群,其中:
gi能用xi来标识;并且
所述子方阵的行列式是以下形式:xa+(1+xL)P(x),其中P(x)具有至少两项并且2kL模Z=0。
11.如权利要求9所述的设备,其特征在于,所述子方阵直到其行和列的置换为止是近上三角的。
12.如权利要求11所述的设备,其特征在于,所述子方阵的第一次对角线以下的元素等于0。
13.一种编码器,包括:
用于接收一组信息比特的装置;
用以基于经匹配式提升的LDPC码对该组信息比特执行LDPC编码操作以产生码字的装置,其中所述匹配式提升是基于交换提升群并且其中所述LDPC码包括数个奇偶比特以及用以确定所述奇偶比特的值的子方阵,并且其中:
所述提升群的阶数(Z)对应于所述提升的大小;
所述子方阵的行列式是以下形式的多项式:ga+(g0+gL)P,其中:
g0是所述群的幺元,
k为正整数,
a是模Z相异的,
L为任意数,并且
P是与所述提升群相关联的二进制群环的任意非零元素。
Claims (13)
1.一种数据编码的方法,所述方法包括:
接收一组信息比特-;
基于经匹配式提升的LDPC码对该组信息比特执行低密度奇偶校验(LDPC)编码操作以产生码字,其中所述匹配式提升是基于交换提升群并且其中所述LDPC码包括数个奇偶比特以及用以确定所述奇偶比特的值的子矩阵,并且其中:
所述提升群的阶数(Z)对应于所述提升的大小;
所述子矩阵的行列式是以下形式的多项式:ga+(g0+gL)P,其中:
g0是所述群的幺元,
P是与所述提升群相关联的二进制群环的任意非零元素。
2.如权利要求1所述的方法,其特征在于,所述提升群是循环群,其中:
gi能用xi来标识;并且
所述子矩阵的行列式是以下形式:xa+(1+xL)P(x),其中P(x)具有至少两项并且2kL模Z=0。
3.如权利要求1所述的方法,其特征在于,所述子矩阵直到其行和列的置换为止是上三角的。
4.如权利要求3所述的方法,其特征在于,所述子矩阵的第一次对角线以下的元素等于0。
5.一种包含程序指令的计算机可读存储介质,所述程序指令在由通信设备内提供的处理器执行时使所述设备:
接收一组信息比特;
基于经匹配式提升的LDPC码对该组信息比特执行LDPC编码操作以产生码字,其中所述匹配式提升是基于交换提升群并且其中所述LDPC码包括数个奇偶比特以及用以确定所述奇偶比特的值的子矩阵,并且其中:
所述提升群的阶数(Z)对应于所述提升的大小;
所述子矩阵的行列式是以下形式的多项式:ga+(g0+gL)P,其中:
g0是所述群的幺元,
P是与所述提升群相关联的二进制群环的任意非零元素。
6.如权利要求5所述的计算机可读介质,其特征在于,所述提升群是循环群,其中:
gi能用xi来标识;并且
所述子矩阵的行列式是以下形式:xa+(1+xL)P(x),其中P(x)具有至少两项并且2kL模Z=0。
7.如权利要求5所述的计算机可读介质,其特征在于,所述子矩阵直到其行和列的置换为止是上三角的。
8.如权利要求7所述的计算机可读介质,其特征在于,所述子矩阵的第一次对角线以下的元素等于0。
9.一种通信设备,包括:
存储器,其用于存储一组信息比特;以及
编码器,其用于:
基于经匹配式提升的LDPC码对该组信息比特执行LDPC编码操作以产生码字,其中所述匹配式提升是基于交换提升群并且其中所述LDPC码包括数个奇偶比特以及用以确定所述奇偶比特的值的子矩阵,并且其中:
所述提升群的阶数(Z)对应于所述提升的大小;
所述子矩阵的行列式是以下形式的多项式:ga+(g0+gL)P,其中:
g0是所述群的幺元,
P是与所述提升群相关联的二进制群环的任意非零元素。
10.如权利要求9所述的设备,其特征在于,所述提升群是循环群,其中:
gi能用xi来标识;并且
所述子矩阵的行列式是以下形式:xa+(1+xL)P(x),其中P(x)具有至少两项并且2kL模Z=0。
11.如权利要求9所述的设备,其特征在于,所述子矩阵直到其行和列的置换为止是上三角的。
12.如权利要求11所述的设备,其特征在于,所述子矩阵的第一次对角线以下的元素等于0。
13.一种编码器,包括:
用于接收一组信息比特的装置;
用以基于经匹配式提升的LDPC码对该组信息比特执行LDPC编码操作以产生码字的装置,其中所述匹配式提升是基于交换提升群并且其中所述LDPC码包括数个奇偶比特以及用以确定所述奇偶比特的值的子矩阵,并且其中:
所述提升群的阶数(Z)对应于所述提升的大小;
所述子矩阵的行列式是以下形式的多项式:ga+(g0+gL)P,其中:
g0是所述群的幺元,
P是与所述提升群相关联的二进制群环的任意非零元素。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361764476P | 2013-02-13 | 2013-02-13 | |
US61/764,476 | 2013-02-13 | ||
US14/179,871 US20140229788A1 (en) | 2013-02-13 | 2014-02-13 | Ldpc design for high rate, high parallelism, and low error floor |
US14/179,942 | 2014-02-13 | ||
US14/179,871 | 2014-02-13 | ||
PCT/US2014/016279 WO2014127140A1 (en) | 2013-02-13 | 2014-02-13 | Design for lifted ldpc codes having high parallelism, low error floor, and simple encoding principle |
US14/179,942 US9306601B2 (en) | 2013-02-13 | 2014-02-13 | LDPC design for high parallelism, low error floor, and simple encoding |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105075128A true CN105075128A (zh) | 2015-11-18 |
CN105075128B CN105075128B (zh) | 2018-07-17 |
Family
ID=51298356
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201480008409.6A Active CN104981978B (zh) | 2013-02-13 | 2014-02-13 | 使用准循环构造和穿孔以实现高速率、高并行性和低差错本底的ldpc设计 |
CN201480008419.XA Active CN105075128B (zh) | 2013-02-13 | 2014-02-13 | 用于经提升ldpc码的方法、计算机可读存储介质和设备 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201480008409.6A Active CN104981978B (zh) | 2013-02-13 | 2014-02-13 | 使用准循环构造和穿孔以实现高速率、高并行性和低差错本底的ldpc设计 |
Country Status (7)
Country | Link |
---|---|
US (2) | US9306601B2 (zh) |
EP (2) | EP2957038B1 (zh) |
JP (2) | JP5976960B2 (zh) |
KR (2) | KR102142142B1 (zh) |
CN (2) | CN104981978B (zh) |
BR (1) | BR112015019409B1 (zh) |
WO (2) | WO2014127129A1 (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018201553A1 (zh) * | 2017-05-05 | 2018-11-08 | 华为技术有限公司 | 信息处理的方法、通信装置 |
CN108988869A (zh) * | 2017-05-31 | 2018-12-11 | 电信科学技术研究院 | 一种确定校验矩阵的方法及装置、计算机存储介质 |
WO2018227681A1 (zh) * | 2017-06-15 | 2018-12-20 | 华为技术有限公司 | 信息处理的方法和通信装置 |
CN109150191A (zh) * | 2017-06-15 | 2019-01-04 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
CN109327225A (zh) * | 2017-06-27 | 2019-02-12 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
CN109639392A (zh) * | 2018-11-09 | 2019-04-16 | 清华大学 | 广播信道传输的空间耦合ldpc码的构造方法及系统 |
US10432219B2 (en) | 2017-05-05 | 2019-10-01 | Huawei Technologies Co., Ltd. | Apparatus and method for channel coding in communication system |
CN116644071A (zh) * | 2023-06-08 | 2023-08-25 | 中国长江三峡集团有限公司 | 一种物资编码管理方法、装置、计算机设备及存储介质 |
US11996863B2 (en) | 2017-06-15 | 2024-05-28 | Huawei Technologies Co., Ltd. | Method and apparatus for low density parity check channel coding in wireless communication system |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3035539A1 (en) * | 2014-12-19 | 2016-06-22 | Xieon Networks S.à r.l. | Encoder, decoder and encoding method with low error floor |
CN106160937B (zh) | 2015-04-15 | 2019-01-04 | 中兴通讯股份有限公司 | 一种实现码块分割的方法及装置 |
US10523364B2 (en) * | 2015-11-06 | 2019-12-31 | Samsung Electronics Co., Ltd. | Channel coding framework for 802.11AY and larger block-length LDPC codes for 11AY with 2-step lifting matrices and in-place property |
US10784901B2 (en) * | 2015-11-12 | 2020-09-22 | Qualcomm Incorporated | Puncturing for structured low density parity check (LDPC) codes |
US10404280B2 (en) * | 2015-11-19 | 2019-09-03 | Westhold Corporation | Error correction using cyclic code-based LDPC codes |
US11043966B2 (en) | 2016-05-11 | 2021-06-22 | Qualcomm Incorporated | Methods and apparatus for efficiently generating multiple lifted low-density parity-check (LDPC) codes |
US10454499B2 (en) * | 2016-05-12 | 2019-10-22 | Qualcomm Incorporated | Enhanced puncturing and low-density parity-check (LDPC) code structure |
US10313057B2 (en) | 2016-06-01 | 2019-06-04 | Qualcomm Incorporated | Error detection in wireless communications using sectional redundancy check information |
US9917675B2 (en) | 2016-06-01 | 2018-03-13 | Qualcomm Incorporated | Enhanced polar code constructions by strategic placement of CRC bits |
US10291354B2 (en) | 2016-06-14 | 2019-05-14 | Qualcomm Incorporated | High performance, flexible, and compact low-density parity-check (LDPC) code |
KR20180009558A (ko) | 2016-07-19 | 2018-01-29 | 삼성전자주식회사 | 저밀도-패리티 체크 코드를 이용하는 디코더 및 이를 포함하는 메모리 컨트롤러 |
CN109478959B (zh) | 2016-07-27 | 2021-08-06 | 高通股份有限公司 | 用于极化码的混合自动重复请求(harq)反馈比特的设计 |
US10804933B2 (en) | 2016-09-30 | 2020-10-13 | Lg Electronics Inc. | QC LDPC code rate matching method and device therefor |
CN107959501B (zh) * | 2016-10-17 | 2021-06-29 | 上海数字电视国家工程研究中心有限公司 | 一种ldpc编码器 |
US10756761B2 (en) | 2016-10-24 | 2020-08-25 | Lg Electronics Inc. | Method for dividing carrying block of LDPC code and apparatus therefor |
WO2018084735A1 (en) * | 2016-11-03 | 2018-05-11 | Huawei Technologies Co., Ltd. | Efficiently decodable qc-ldpc code |
EP3327936B1 (fr) * | 2016-11-23 | 2021-04-21 | SUEZ Groupe | Codage/décodage par code ldpc quasi-cyclique semi-régulier de courte longueur pour applications à faible consommation telles que la télérelève |
CN109891755A (zh) * | 2017-01-06 | 2019-06-14 | Lg 电子株式会社 | 多lpdc 码中选择ldpc 基本码的方法及其设备 |
EP3571770B1 (en) * | 2017-03-03 | 2024-02-21 | Huawei Technologies Co., Ltd. | High-rate long ldpc codes |
CN108631925B (zh) * | 2017-03-24 | 2022-05-03 | 中兴通讯股份有限公司 | 一种准循环低密度奇偶校验编码处理方法及装置 |
US11368169B2 (en) | 2017-03-24 | 2022-06-21 | Zte Corporation | Processing method and device for quasi-cyclic low density parity check coding |
CN108809325B (zh) * | 2017-05-05 | 2022-01-28 | 上海数字电视国家工程研究中心有限公司 | Ldpc译码器 |
RU2667772C1 (ru) * | 2017-05-05 | 2018-09-24 | Хуавэй Текнолоджиз Ко., Лтд. | Способ и устройство обработки информации и устройство связи |
US10680646B2 (en) | 2017-05-12 | 2020-06-09 | Qualcomm Incorporated | Row orthogonality in LDPC rate compatible design |
CN108988871A (zh) * | 2017-05-31 | 2018-12-11 | 电信科学技术研究院 | 一种编码方法及装置、计算机存储介质 |
US10312939B2 (en) | 2017-06-10 | 2019-06-04 | Qualcomm Incorporated | Communication techniques involving pairwise orthogonality of adjacent rows in LPDC code |
CN110677157B (zh) * | 2017-06-27 | 2023-02-07 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
KR102385274B1 (ko) | 2017-07-07 | 2022-04-08 | 퀄컴 인코포레이티드 | 저밀도 패리티 체크 코드 베이스 그래프 선택을 적용한 통신 기술 |
US10887791B2 (en) * | 2017-07-28 | 2021-01-05 | Qualcomm Incorporated | Techniques and apparatuses for low density parity check base graph determination and indication |
KR101917829B1 (ko) * | 2017-11-30 | 2018-11-12 | 고려대학교 산학협력단 | Ldpc 부호의 셔플 복호를 위한 복호 순서 결정 방법 및 장치 |
US11973593B2 (en) * | 2018-02-23 | 2024-04-30 | Nokia Technologies Oy | LDPC codes for 3GPP NR ultra-reliable low-latency communications |
CN112204888A (zh) * | 2018-05-22 | 2021-01-08 | 华为技术有限公司 | 具有高效编码和良好误码平层特性的一类qc-ldpc码 |
KR101991447B1 (ko) * | 2018-09-10 | 2019-06-20 | 국방과학연구소 | 블록 간섭 및 블록 페이딩에 강인한 고부호율 프로토그래프 기반 ldpc 부호 설계 기법 |
CN111064475A (zh) * | 2018-10-16 | 2020-04-24 | 华为技术有限公司 | 基于低密度奇偶校验码的译码方法及装置 |
US11303303B2 (en) * | 2020-01-03 | 2022-04-12 | Qualcomm Incorporated | Rate 7/8 low-density parity-check (LDPC) code |
US11455208B2 (en) | 2020-08-20 | 2022-09-27 | Western Digital Technologies, Inc. | Soft information for punctured bit estimation in a data storage device |
KR102476160B1 (ko) * | 2020-11-11 | 2022-12-08 | 포항공과대학교 산학협력단 | 비이진 저밀도 패리티 검사 코드 복호기 및 이를 이용한 복호화 방법 |
US11575390B2 (en) * | 2021-07-02 | 2023-02-07 | Hong Kong Applied Science and Technology Research Insitute Co., Ltd. | Low-latency segmented quasi-cyclic low-density parity-check (QC-LDPC) decoder |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1770640A (zh) * | 2004-11-04 | 2006-05-10 | 中兴通讯股份有限公司 | 一种低密度奇偶校验码的编码器/译码器及其生成方法 |
US20080222486A1 (en) * | 2007-03-09 | 2008-09-11 | Qualcomm Incorporated | Methods and apparatus for encoding and decoding low density parity check (ldpc) codes |
CN101427473A (zh) * | 2006-06-07 | 2009-05-06 | Lg电子株式会社 | 使用低密度校验码矩阵进行编码/解码的方法 |
US20120166914A1 (en) * | 2007-01-24 | 2012-06-28 | Qualcomm Incorporated | Ldpc encoding and decoding of packets of variable sizes |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6633856B2 (en) | 2001-06-15 | 2003-10-14 | Flarion Technologies, Inc. | Methods and apparatus for decoding LDPC codes |
US6961888B2 (en) * | 2002-08-20 | 2005-11-01 | Flarion Technologies, Inc. | Methods and apparatus for encoding LDPC codes |
US6957375B2 (en) | 2003-02-26 | 2005-10-18 | Flarion Technologies, Inc. | Method and apparatus for performing low-density parity-check (LDPC) code operations using a multi-level permutation |
KR100809619B1 (ko) * | 2003-08-26 | 2008-03-05 | 삼성전자주식회사 | 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법 |
KR100922956B1 (ko) * | 2003-10-14 | 2009-10-22 | 삼성전자주식회사 | 저밀도 패리티 검사 코드의 부호화 방법 |
KR20050118056A (ko) | 2004-05-12 | 2005-12-15 | 삼성전자주식회사 | 다양한 부호율을 갖는 Block LDPC 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치 |
US7346832B2 (en) * | 2004-07-21 | 2008-03-18 | Qualcomm Incorporated | LDPC encoding methods and apparatus |
US7143333B2 (en) * | 2004-08-09 | 2006-11-28 | Motorola, Inc. | Method and apparatus for encoding and decoding data |
US7506238B2 (en) * | 2004-08-13 | 2009-03-17 | Texas Instruments Incorporated | Simplified LDPC encoding for digital communications |
US7996746B2 (en) | 2004-10-12 | 2011-08-09 | Nortel Networks Limited | Structured low-density parity-check (LDPC) code |
KR100856235B1 (ko) | 2005-09-26 | 2008-09-03 | 삼성전자주식회사 | 가변 부호화율을 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법 |
US8132072B2 (en) | 2006-01-06 | 2012-03-06 | Qualcomm Incorporated | System and method for providing H-ARQ rate compatible codes for high throughput applications |
JP4918655B2 (ja) * | 2006-03-30 | 2012-04-18 | 富士通株式会社 | パリティチェック行列生成方法と装置および送信機と受信機 |
US8028216B1 (en) * | 2006-06-02 | 2011-09-27 | Marvell International Ltd. | Embedded parity coding for data storage |
BRPI0717729B1 (pt) * | 2006-10-26 | 2020-02-27 | Qualcomm Incorporated | Método e equipamento de comunicação sem fio para facilitar a transmissão de dados codificados, e memória legível por computador |
KR101433375B1 (ko) * | 2006-12-04 | 2014-08-29 | 삼성전자주식회사 | 통신 시스템에서 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법 |
US8161363B2 (en) * | 2006-12-04 | 2012-04-17 | Samsung Electronics Co., Ltd | Apparatus and method to encode/decode block low density parity check codes in a communication system |
KR101119302B1 (ko) * | 2007-04-20 | 2012-03-19 | 재단법인서울대학교산학협력재단 | 통신 시스템에서 저밀도 패리티 검사 부호 부호화 장치 및방법 |
KR20080102902A (ko) * | 2007-05-22 | 2008-11-26 | 삼성전자주식회사 | 가변 부호화율을 가지는 ldpc 부호 설계 방법, 장치 및그 정보 저장 매체 |
US7966548B2 (en) * | 2007-06-29 | 2011-06-21 | Alcatel-Lucent Usa Inc. | Method and system for encoding data using rate-compatible irregular LDPC codes based on edge growth and parity splitting |
JP5354985B2 (ja) | 2007-07-30 | 2013-11-27 | パナソニック株式会社 | 符号化装置及び復号化装置 |
CN101227193B (zh) * | 2008-02-02 | 2010-06-02 | 中国科学院计算技术研究所 | 一种低密度校验码的编解码装置和方法 |
PL2099135T3 (pl) * | 2008-03-03 | 2018-07-31 | Samsung Electronics Co., Ltd. | Urządzenie i sposób kodowania i dekodowania kanałowego w systemie komunikacyjnym wykorzystującym kody sprawdzania parzystości o niskiej gęstości |
US8433972B2 (en) * | 2009-04-06 | 2013-04-30 | Nec Laboratories America, Inc. | Systems and methods for constructing the base matrix of quasi-cyclic low-density parity-check codes |
US8484545B2 (en) | 2009-04-23 | 2013-07-09 | Georgia Tech Research Corporation | Secure communication using error correction codes |
US8832520B2 (en) | 2011-11-29 | 2014-09-09 | California Institute Of Technology | High order modulation protograph codes |
-
2014
- 2014-02-13 WO PCT/US2014/016261 patent/WO2014127129A1/en active Application Filing
- 2014-02-13 KR KR1020157024376A patent/KR102142142B1/ko active IP Right Grant
- 2014-02-13 BR BR112015019409-5A patent/BR112015019409B1/pt active IP Right Grant
- 2014-02-13 CN CN201480008409.6A patent/CN104981978B/zh active Active
- 2014-02-13 EP EP14708175.6A patent/EP2957038B1/en active Active
- 2014-02-13 US US14/179,942 patent/US9306601B2/en active Active
- 2014-02-13 US US14/179,871 patent/US20140229788A1/en not_active Abandoned
- 2014-02-13 EP EP14707568.3A patent/EP2957037A1/en not_active Ceased
- 2014-02-13 JP JP2015557232A patent/JP5976960B2/ja active Active
- 2014-02-13 JP JP2015557231A patent/JP6542132B2/ja active Active
- 2014-02-13 WO PCT/US2014/016279 patent/WO2014127140A1/en active Application Filing
- 2014-02-13 CN CN201480008419.XA patent/CN105075128B/zh active Active
- 2014-02-13 KR KR1020157024378A patent/KR101662747B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1770640A (zh) * | 2004-11-04 | 2006-05-10 | 中兴通讯股份有限公司 | 一种低密度奇偶校验码的编码器/译码器及其生成方法 |
CN101427473A (zh) * | 2006-06-07 | 2009-05-06 | Lg电子株式会社 | 使用低密度校验码矩阵进行编码/解码的方法 |
US20120166914A1 (en) * | 2007-01-24 | 2012-06-28 | Qualcomm Incorporated | Ldpc encoding and decoding of packets of variable sizes |
US20080222486A1 (en) * | 2007-03-09 | 2008-09-11 | Qualcomm Incorporated | Methods and apparatus for encoding and decoding low density parity check (ldpc) codes |
Non-Patent Citations (4)
Title |
---|
MEHDI KARIMI AND AMIR H.BANIHASHEMI: "On the Girth of Quasi Cycilc Protograph LDPC Codes", 《2012 IEEE INTERNATIONAL SYMPOSIUM ON INFORMATION THEORY PROCEEDINGS》 * |
REZA ASVADI ET AL.: "Lowering the Error Floor of LDPC Codes Using Cyclic Liftings", 《IEEE TRANSACTIONS ON INFORMATION THEORY》 * |
陈石平: "基于马尔可夫的LDPC码围长检测研究", 《桂林电子科技大学学报》 * |
陈鹏程: "基于陪集的拟循环LDPC码构造", 《计算机工程》 * |
Cited By (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110999091A (zh) * | 2017-05-05 | 2020-04-10 | 华为技术有限公司 | 信息处理的方法和通信装置 |
US10924134B2 (en) | 2017-05-05 | 2021-02-16 | Huawei Technologies Co., Ltd. | Apparatus and method for channel coding in communication system |
US11374591B2 (en) | 2017-05-05 | 2022-06-28 | Huawei Technologies Co., Ltd. | Apparatus and method for channel coding in communication system |
US11777521B2 (en) | 2017-05-05 | 2023-10-03 | Huawei Technologies Co., Ltd. | Apparatus and method for channel coding in communication system |
WO2018201553A1 (zh) * | 2017-05-05 | 2018-11-08 | 华为技术有限公司 | 信息处理的方法、通信装置 |
US10432219B2 (en) | 2017-05-05 | 2019-10-01 | Huawei Technologies Co., Ltd. | Apparatus and method for channel coding in communication system |
CN108988869A (zh) * | 2017-05-31 | 2018-12-11 | 电信科学技术研究院 | 一种确定校验矩阵的方法及装置、计算机存储介质 |
CN108988869B (zh) * | 2017-05-31 | 2021-07-30 | 大唐移动通信设备有限公司 | 一种确定校验矩阵的方法及装置、计算机存储介质 |
CN109150191A (zh) * | 2017-06-15 | 2019-01-04 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
US11611356B2 (en) | 2017-06-15 | 2023-03-21 | Huawei Technologies Co., Ltd. | Method and apparatus for low density parity check channel coding in wireless communication system |
CN110754042A (zh) * | 2017-06-15 | 2020-02-04 | 华为技术有限公司 | 信息处理的方法和通信装置 |
US10742235B2 (en) | 2017-06-15 | 2020-08-11 | Huawei Technologies Co., Ltd. | Method and apparatus for low density parity check channel coding in wireless communication system |
US11996863B2 (en) | 2017-06-15 | 2024-05-28 | Huawei Technologies Co., Ltd. | Method and apparatus for low density parity check channel coding in wireless communication system |
US11296726B2 (en) | 2017-06-15 | 2022-04-05 | Huawei Technologies Co., Ltd. | Method and apparatus for low density parity check channel coding in wireless communication system |
WO2018227681A1 (zh) * | 2017-06-15 | 2018-12-20 | 华为技术有限公司 | 信息处理的方法和通信装置 |
CN109327225B (zh) * | 2017-06-27 | 2019-09-03 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
US11277153B2 (en) | 2017-06-27 | 2022-03-15 | Huawei Technologies Co., Ltd. | Method and apparatus for low density parity check channel coding in wireless communication system |
CN109327225B9 (zh) * | 2017-06-27 | 2021-12-10 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
US10771092B2 (en) | 2017-06-27 | 2020-09-08 | Huawei Technologies Co., Ltd. | Method and apparatus for low density parity check channel coding in wireless communication system |
US11671116B2 (en) | 2017-06-27 | 2023-06-06 | Huawei Technologies Co., Ltd. | Method and apparatus for low density parity check channel coding in wireless communication system |
CN109327225A (zh) * | 2017-06-27 | 2019-02-12 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
CN109639392B (zh) * | 2018-11-09 | 2020-03-27 | 清华大学 | 广播信道传输的空间耦合ldpc码的构造方法及系统 |
CN109639392A (zh) * | 2018-11-09 | 2019-04-16 | 清华大学 | 广播信道传输的空间耦合ldpc码的构造方法及系统 |
CN116644071A (zh) * | 2023-06-08 | 2023-08-25 | 中国长江三峡集团有限公司 | 一种物资编码管理方法、装置、计算机设备及存储介质 |
CN116644071B (zh) * | 2023-06-08 | 2024-04-05 | 中国长江三峡集团有限公司 | 一种物资编码管理方法、装置、计算机设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
KR20150118992A (ko) | 2015-10-23 |
EP2957038A1 (en) | 2015-12-23 |
CN104981978A (zh) | 2015-10-14 |
EP2957037A1 (en) | 2015-12-23 |
US20140229789A1 (en) | 2014-08-14 |
WO2014127129A1 (en) | 2014-08-21 |
WO2014127140A1 (en) | 2014-08-21 |
JP5976960B2 (ja) | 2016-08-24 |
JP6542132B2 (ja) | 2019-07-10 |
KR101662747B1 (ko) | 2016-10-06 |
JP2016510185A (ja) | 2016-04-04 |
CN105075128B (zh) | 2018-07-17 |
KR20150118993A (ko) | 2015-10-23 |
US20140229788A1 (en) | 2014-08-14 |
CN104981978B (zh) | 2017-12-08 |
KR102142142B1 (ko) | 2020-08-06 |
BR112015019409A2 (pt) | 2017-07-18 |
BR112015019409B1 (pt) | 2022-01-11 |
JP2016507200A (ja) | 2016-03-07 |
US9306601B2 (en) | 2016-04-05 |
EP2957038B1 (en) | 2020-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105075128A (zh) | 具有高并行性、低差错本底和简单编码原理的经提升ldpc码的设计 | |
US10511326B2 (en) | Systems and methods for decoding error correcting codes | |
CN101032082B (zh) | 编码和解码数据的方法和设备 | |
US8261155B2 (en) | Methods and apparatus for encoding and decoding low density parity check (LDPC) codes | |
US6961888B2 (en) | Methods and apparatus for encoding LDPC codes | |
US8095859B1 (en) | Encoder for low-density parity check codes | |
US11115051B2 (en) | Systems and methods for decoding error correcting codes | |
US8499218B2 (en) | System and method for determining quasi-cyclic low-density parity-check codes having high girth | |
US20050149840A1 (en) | Apparatus for encoding and decoding of low-density parity-check codes, and method thereof | |
KR20190065420A (ko) | Ldpc 코드를 인코딩 및 디코딩하기 위한 방법 및 장치 | |
US9104589B1 (en) | Decoding vectors encoded with a linear block forward error correction code having a parity check matrix with multiple distinct pattern regions | |
WO2019001263A1 (zh) | 准循环低密度奇偶校验编码设计方法、装置及存储介质 | |
JP4832447B2 (ja) | チャネルコードを用いた復号化装置及び方法 | |
Xie et al. | Quantum synchronizable codes from quadratic residue codes and their supercodes | |
US20100050045A1 (en) | Method of generating a parity check matrix for ldpc encoding and decoding | |
US9037938B2 (en) | Hardware architecture and implementation of low power layered multi-level LDPC decoder | |
US10419026B2 (en) | Method and apparatus for efficient data decoding | |
CN110324048B (zh) | 一种通信调制系统中ra-ldpc-cc的编码方法及编码器 | |
US8977924B2 (en) | Optimized mechanism to simplify the circulant shifter and the P/Q kick out for layered LDPC decoder | |
EP3526899A1 (en) | Decoding of low-density parity-check convolutional turbo codes | |
KR101268061B1 (ko) | 다상-누산 코드를 이용한 부호화 방법 및 복호화 방법 | |
TWI487288B (zh) | 用於非二進制類循環低密度奇偶檢查碼之解碼裝置及其方法 | |
Donovan et al. | Combinatorial Questions: How Can Graph Labelling Help? | |
Micheloni et al. | Error correction codes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |