CN112204888A - 具有高效编码和良好误码平层特性的一类qc-ldpc码 - Google Patents

具有高效编码和良好误码平层特性的一类qc-ldpc码 Download PDF

Info

Publication number
CN112204888A
CN112204888A CN201880093668.1A CN201880093668A CN112204888A CN 112204888 A CN112204888 A CN 112204888A CN 201880093668 A CN201880093668 A CN 201880093668A CN 112204888 A CN112204888 A CN 112204888A
Authority
CN
China
Prior art keywords
matrix
parity
equal
vector
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880093668.1A
Other languages
English (en)
Inventor
帕威尔.阿娜多叶维奇.潘特立夫
格列布.维亚科斯拉沃维奇.卡拉谢尔夫
阿列克赛.亚历山德罗维奇.莱图诺夫斯凯
伊万.列昂尼多维奇.马祖连科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN112204888A publication Critical patent/CN112204888A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6393—Rate compatible low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明提供了一种具有线性时间编码和低误码平层的可变长度的速率自适应准循环(QC)低密度奇偶校验(LDPC)码。为此，本发明提供了一种数据编码方法，该方法包括以下步骤：接收用户比特向量u；确定奇偶校验比特向量p，其中，向量c＝(u，p)是满足以下矩阵的码字：具有循环大小为Z的准循环mZ×mZ子矩阵Hp的一类mZ×nZ奇偶校验矩阵H＝(Hu，Hp)，其中，Hp的前左m‑r循环列在Hp的主对角线上方具有零循环，其余右r循环列在Hp的前上m‑r循环行中具有零循环，并且Hp的其余下r循环行和Hp的其余右r循环列形成rZ×rZ方形准循环子矩阵A，其中，环
Figure DDA0002790263620000011
上的子矩阵A的多项式表示具有等于单项式xi的行列式，其中，0≤i，4≤r≤m。本发明还提供一种数据编码器、通信装置、存储装置、以及包括上述方法的计算机程序产品。

Description

具有高效编码和良好误码平层特性的一类QC-LDPC码
技术领域
本发明涉及前向纠错，特别涉及用于电信系统的信道编码或用于存储装置的奇偶校验。特别地，本发明提供了具有线性时间编码和低误码平层的可变长度的速率自适应准循环(quasi cyclic，QC)低密度奇偶校验(low density parity check，LDPC)码。
背景技术
QC码是一种重要的纠错码，这种纠错码具有丰富的代数结构，并且广泛用于各种应用中。如果线性(N，K)码的任何码字循环右移n个位置也是码字，则该线性(N，K)码称为索引为n，n|N的QC码。循环码是QC码的当n＝1的一种特殊情况。自从由Gallager在20世纪60年代首次提出的能力逼近(capability-approaching)LDPC码在20世纪90年代重新变得重要以来，称为QC LDPC码的具有稀疏奇偶校验矩阵的子类QC码已引起广泛关注。这些码的准循环结构使其非常便于编码和译码。QC LDPC码在数据存储和无线通信中的广泛采用引起了对该领域的广泛研究。QC LDPC码已在许多现代通信标准中使用，并且由5G(增强移动宽带(eMBB)采用。用于QC LDPC码的消息传递译码算法(message passing deeodingalgorithm)(例如置信度传播(BP)、最小和(Min-Sum)及其改进(归一化最小和算法(NMSA)、偏移量最小和算法(OMSA)等))自然地支持高度并行。因此，这些算法可以用于具有中等复杂度的超高吞吐量应用，这对于吞吐量可能会高达20Gb/s的5G至关重要。
图9中示出了现代无线通信系统的一般数据流。为了在无线通信中传输数据，通常需要一个以上的传输。混合自动重传请求(hybrid automatic repeat request，HARQ)协议是用于高效地解决此问题的一般方法。其是现有现代无线标准(例如高速下行链路分组接入(HSDPA)、IEEE 802.16-2005、长期演进(LTE)、以及5G eMBB)的重要部分。
为了增加传输的可靠性，具有类速龙码(raptor-like)扩展的多边缘类型(multi-edge type，MET)QC LDPC码是一种非常强大的前向纠错码，可以自然地支持长度和速率自适应。在操作上述无线通信系统的许多实际情况下，MET QC LDPC码可以视为标准QC LDPC，其中：
1)一些循环列的权重为1(这些循环列对应于速龙码(raptor)奇偶校验比特)；
2)码字中的某些信息(或奇偶校验)比特被打孔。
速率自适应MET QC LDPC矩阵通常分为用于HARQ重传的raptor扩展部分和核心部分。此类矩阵已在5G eMBB标准中采用，并且视为即将推出的5G超高可靠性超低时延通信URLLC标准的强力候选。但是，期望5GURLLC标准的目标误块率比5G eMBB标准小得多(从1E-5降至1E-9)。为了支持信息长度精细粒度和速率自适应，可以使用从一个或几个基本矩阵获得的具有PCM的嵌套码族(nested family ofcodes)。可以使用提升、缩短、以及打孔的组合从母PCM中获得不同速率和长度的码的族。当发送信息时，通常在图9所示的速率匹配块中对信息比特进行缩短并对信息比特或奇偶校验比特进行打孔。当接收到信息时，在图9的逆速率匹配块中执行相应的操作。
为了支持各种码字大小，需要具有不同循环大小(circulant size)的QC矩阵。这就是为何需要提供一种简单而强大的提升方法来从少量的母PCM构造子PCM的原因。最常用的提升方法是模块化提升(modularlifting)。如果循环大小为Z的母PCM H由指数矩阵E(H)＝(eij)m×n定义，则循环大小为Z′＜Z的子PCMH′由指数矩阵E(H′)＝(e′ij)m×n定义，其中，如果eij≠-1，则e′ij＝eijmodZ′，否则e′ij＝-1，i＝1，...，m；j＝1，...，n。
QC LDPC码和MET QC LDPC码通常由消息传递译码器(例如BP、最小和、及其改进(NMSA、OMSA等))译码。具体的码的性能取决于多个因素，例如基础图(通常使用密度演化方法来优化)、陷阱集和短环的数量、提升图中的码距等。
这些码的编码操作通常分两步执行。令c＝(u，p)为码字，其中u是信息(用户)比特的向量，p是奇偶校验比特的向量。如图10所示，奇偶校验矩阵分为两部分H＝(Hu，Hp)，其中Hu是对应于信息比特u的子矩阵，Hp对应于奇偶校验比特p。
然后，典型的两步编码算法执行以下两个步骤：
1、从用户比特的向量uT计算出校正子向量(syndrome vector)sT：sT＝HuuT
2、获得作为下式的解的奇偶校验向量pT：HppT＝sT
因为矩阵H及其子矩阵Hu是稀疏的，所以可以以较低的复杂度实现第一步。同时，由于逆矩阵
Figure BDA0002790263600000021
可能不是稀疏的，因此一般情况下第二步复杂得多。这就是为何在实际使用的LDPC码中，子矩阵Hp通常受到一些附加约束，以确保上述两步编码算法的第二步的低复杂度。同时，对奇偶校验矩阵的任何附加约束可能导致其性能下降。例如，大量的小权重列可能会致误码平层，即，高SNR区域中的性能较差。
因此，在现有技术中，存在问题：如何构造对子矩阵Hp有一些限制的LDPC码族，使得这些码：
(1)允许低复杂度编码；
(2)没有误码平层问题。
此外，在现有技术中，期望如果使用提升方法从一个母PCM获得子PCM族，则所有子PCM应满足上述限制。
在传统解决方案中，确保QC LDPC奇偶校验矩阵允许简单编码的最直接的方法是将其奇偶校验部分Hp限制为下三角，例如如图11所示。在这种情况下，可以对下三角部分使用回代(back substitution)来进行编码。不幸的是，Hp中的最小列权重为1，这可能导致WER＜10-6的误码平层。对图12所示限制的略微修改允许同时降低编码的复杂度并确保任何所需的最小列权重。
在许多实际实现中，使用QC LDPC码的非规则重复累积(irregular repeat-accumulate，IRA)族。如图13所示，其奇偶校验矩阵的指数矩阵具有块双对角结构(blockdual-diagonal structure)。在图13中，矩阵的左部分对应于矩阵信息部分的列，并且对此部分没有限制。同时，右部分的第一行应具有三个非负元素(指数a可以是任意值)，而其他所有列恰好具有两个零指数。这种码已经在许多现代通信标准中使用。这些码的编码复杂度与码字长度成线性关系。图14中示出了示例(IEEE802.16-2009 LDPC码，码字长度为2304，循环大小为96)。这些码的编码复杂度与码字长度成线性关系。不幸的是，这种码具有大量的列权重为2的列。在许多实际情况下，这会导致WER＜10-6的误码平层。
在X.Wu、M.Jiang以及C.Zhao的“A Parity Structure for Scalable QC-LDPCCodes With All Nodes of Degree Three”(IEEE Communications Letters，卷21，号9，页1913-1916，2017年9月)中介绍的块三对角(block triple-diagonal，BTD)结构以及在H.Park、S.Hong、J.S.No以及D.J.Shin的“A new parity structure with multi-weightcirculants for QC LDPC codes”(2012 IEEE International Symposium onInformation Theory Proceedings，剑桥，MA，2012年，页3093-3097)中介绍的改进的BDD(improved BDD，IBDD)结构具有权重为2的循环，因此不是一类(Type-I)LDPC码(如图15中的示例矩阵所示)。
在D.Haley和A.Grant的“Reversible Low-Density Parity-Check Codes”(IEEETransactions on Information Theory，卷55，号5，页2016-2036，2009年5月)以及D.Haley和A.Grant的“Improved reversible LDPC codes”(Proceedings.InternationalSymposium on Information Theory，2005.ISIT 2005.，Adelaide，SA，2005，页1367-1371)中提出了另一种重要的易编码的码(称为“可逆LDPC码”)。这种码的PCM的奇偶校验部分Hp的围长为6并且满足以下属性
Figure BDA0002790263600000031
其中s是某一较小的数。例如，图16所示的矩阵具有属性
Figure BDA0002790263600000032
因此，在两步编码算法中，与
Figure BDA0002790263600000033
相乘可以替换为与低权重矩阵Hp相乘s次。以上引用的两个文档中提出了几种可以构造可逆LDPC码的算法。然而，构造的矩阵不是一类LDPC码。
在以上引用的两个文档中，使用了另一种方法，其中，使用一般群环
Figure BDA0002790263600000034
上的矩阵。这种矩阵的
Figure BDA0002790263600000035
中的Hp的行列式具有以下形式：ga+(g0+gL)P，其中ga是群的任意元素，g0是群单位元素，
Figure BDA0002790263600000036
并且P是来自
Figure BDA0002790263600000037
的任意非零元素。使用这种方法，构造几种一类QC LDPC码。然而，所有构造的矩阵都有一个或几个权重为2的列，这可能导致WER＜10-6的误码平层。
即，在现有技术中，需要一种允许构造LDPC码族的子矩阵Hp，该LDPC码族允许低复杂度编码并且不存在误码平层问题。
发明内容
鉴于上述问题和缺点，本发明旨在改进传统版本管理系统。本发明的目的是提供一种允许低复杂度编码并且不存在误码平层问题的编码方法。
通过所附独立权利要求中提供的解决方案实现本发明的目的。从属权利要求中进一步定义了本发明的有利实施方式。
本发明的解决方案基于以下解释的一些考虑。
令
Figure BDA0002790263600000038
为两个元素的Galois域，并且令
Figure BDA0002790263600000039
为具有来自
Figure BDA00027902636000000310
的系数的多项式环。如果ai，j＝ai+1，j+1，i，j＝0，...，Z-1，则二进制Z×Z矩阵A＝(ai，j)Z×Z，i，j＝0，...，Z-1称为大小为Z的循环(circulant)(对索引的所有运算都以Z为模)。这种矩阵视为域
Figure BDA00027902636000000311
上的矩阵。循环的权重是第一行中非零元素的数量。二进制循环A＝(ai，j)Z×Z通常由多项式
Figure BDA00027902636000000312
Figure BDA00027902636000000313
表示。用商多项式环(quotient polynomialring)
Figure BDA00027902636000000314
标识来自环
Figure BDA00027902636000000315
的次数(degree)小于Z的所有这种多项式的集，其中，加法运算和乘法运算是以多项式xZ-1为模的标准多项式加法和乘法。众所周知，这种循环的多项式表示将所有二进制循环Z×Z矩阵的环的同构定义为环
Figure BDA00027902636000000319
例如，权重为3，Z＝5，多项式表示为1+x2+x4的循环A如下所示：
Figure BDA00027902636000000316
如果二进制mZ×nZ矩阵可以表示为以下分块矩阵(block matrix)，则该矩阵称为循环大小为Z的准循环(QC)矩阵：
Figure BDA00027902636000000317
其中，每个Z×Z块Aij是大小为Z的循环。
任何二进制QC mZ×nZ矩阵都可以由具有来自环
Figure BDA00027902636000000318
的项的m×n矩阵表示，其中，每个项是表示相应的循环的多项式。QC矩阵的权重是其所有循环的权重之和。由于该方式引入了环
Figure BDA0002790263600000041
所以其元素也是环
Figure BDA0002790263600000042
的元素。因此，有时环
Figure BDA0002790263600000043
上的矩阵视为环
Figure BDA0002790263600000044
上的矩阵。
以下示出了Z＝3，权重为8的6×9QC矩阵：
Figure BDA00027902636000000411
其中，相应的2×3多项式矩阵如下：
Figure BDA0002790263600000046
如图所示，循环大小为Z且权重为w的QC矩阵的乘法的复杂度为O(wZ)。因此，QC矩阵的权重越小，矩阵乘法的复杂度越低。
一类QC LDPC码是具有QC奇偶校验矩阵的QC LDPC码，其中每个循环的权重为1，即循环置换矩阵(circulant permutation matrix，CPM)，或者权重为零，即零矩阵(zeromatrix，ZM)。不是一类QC LDPC码(某些循环的权重大于1)的码通常称为二类(Type-II)QCLDPC码。
根据本发明，仅考虑了一类QC LDPC码，并且在下文中省略一类前缀。
通常，具有mZ×nZ奇偶校验矩阵：
Figure BDA0002790263600000047
具有m个循环行块、n个循环列块，循环大小为Z的码由其指数矩阵定义：
Figure BDA0002790263600000048
其中，整数eij在[-1，Z-1]范围内。在此，如果0≤eij＜Z，则
Figure BDA00027902636000000412
表示对应于循环右移eij个位置的Z×Z CPM；如果eij＝-1，则
Figure BDA00027902636000000413
表示Z×Z零矩阵。整数eij称为指数或移位，而相应的m×n整数矩阵E(H)＝(eij)m×n称为H的指数矩阵。在下文中，QC LDPC码通常由相应的指数矩阵或多项式矩阵定义。
H的基本矩阵是二进制m×n矩阵B＝(bij)m×n，如果eij≥0，则bij＝1；如果eij＝-1，则bij＝0。可以说H是以提升因子(liftingfactor)Z从基础矩阵B获得的提升矩阵。
QC LDPC码的示例由循环大小Z＝3的QC奇偶校验矩阵定义：
Figure BDA0002790263600000049
并且具有相应的指数矩阵：
Figure BDA00027902636000000410
指数矩阵E(H)的行(列)中非负元素的数量称为行(列)权重。在标准消息传递算法下，该矩阵中行权重和列权重的分布是重要参数，该参数对QC LDPC码的纠错性能有很大影响。
通常，LDPC码的奇偶校验矩阵H由称为坦纳(Tanner)图T(H)的二部图表示。其由N个变量节点(对应于矩阵H列)和M＝N-K个校验节点(对应于矩阵H行)组成。当且仅当Hij＝1时，Tanner图的第i个校验节点连接到第j个变量节点。
如果QC矩阵H是以提升大小Z从基本矩阵获得的提升矩阵，则Tanner图T(H)称为以提升大小Z从基础图T(B)(也称为原模图)获得的提升图。从基本矩阵(图)获得提升的矩阵(图)的过程称为提升。
图8示出了以提升大小Z＝3从基础图获得的提升图的示例以及相应的提升矩阵和基础矩阵。
LDPC码的Tanner图越接近树，则消息传递译码算法的性能越好。因此，良好的LDPC码设计方法会优化Tanner图，从而避免短环。Tanner图中最短环的长度称为围长(girth)。图8示出了奇偶校验矩阵H的示例以及围长为4的相应的Tanner图(例如，其具有4环(4-cycle)v4，c1，v8，c6)。
存在许多算法可以给出行和列的权重分布或基本图，从而尝试构建具有最佳围长的LDPC码。然而，从实用角度来看，为了具有良好的LDPC码性能，通常在LDPC码的Tanner图中具有围长6就足够了。
本发明的第一方面提供了一种数据编码方法，该方法包括以下步骤：接收用户比特向量u；确定奇偶校验比特向量p，其中，向量c＝(u，p)是满足以下矩阵的码字：具有循环大小为Z的准循环mZ×mZ子矩阵Hp的一类mZ×nZ奇偶校验矩阵H＝(Hu，Hp)，其中，Hp的前左m-r循环列在Hp的主对角线上方具有零循环，其余右r循环列在Hp的前上m-r循环行中具有零循环，并且Hp的其余下r循环行和Hp的其余右r循环列形成rZ×rZ方形准循环子矩阵A，其中，环
Figure BDA0002790263600000051
上的子矩阵A的多项式表示具有等于单项式xi的行列式，其中，0≤i，4≤r≤m。
因为本发明提供了一种多边缘类型的QC LDPC码，这种码的核心部分的最小列权重等于3，所以这是有益的。相比于其他容易编码的类型的QC LDPC码(例如用于eMBB的双对角矩阵和下三角矩阵)，根据本发明的类型的矩阵避免了低权重列(权重为1和2)。这是非常重要的，因为具有大量低权重列的QC LDPC码通常比没有这种列的QC LDPC码具有更差的误码平层。
相比于现有解决方案的另一个重要好处是，本发明的类别的矩阵不使用权重大于1的循环，并且还可以与eMBB标准中已采用的标准模块化提升一起使用，这使这些矩阵与相应的硬件实现兼容。
该方法还具有较小的复杂度，并且仅使用桶形移位器和向量异或(XOR)运算即可实现相应的硬件编码器。
存储奇偶校验子矩阵的逆所需的存储内存(ROM)的大小很小。这允许使用提出的方法来构造用于无线数据存储应用的多速率LDPC码，这些LDPC码由具有相同块子矩阵A的多个QC LDPC矩阵描述。
在第一方面的一种实施方式中，Hu是H的信息部分，Hp是H的奇偶校验部分。
在第一方面的一种实施方式中，该方法还包括步骤：在确定奇偶校验比特向量p时，重新排列奇偶校验矩阵H的mZ行和nZ列。
在第一方面的一种实施方式中，码字c中的至少一个比特被缩短或打孔，每个打孔的比特是信息比特或奇偶校验比特。
在第一方面的一种实施方式中，奇偶校验矩阵H包括类速龙码扩展(raptor-likeextension)，并且码字包括至少一个附加奇偶校验比特，其中，附加奇偶校验比特的总数与从上述类速龙码扩展得到的奇偶校验矩阵H中的附加行的数量相关。
在第一方面的一种实施方式中，H的类速龙码扩展将H扩展d行和d列。
在第一方面的一种实施方式中，上述d行和d列被添加到根据
Figure BDA0002790263600000061
获得的H，其中，0是零矩阵，I是d×d单位矩阵，HR是稀疏矩阵。
在第一方面的一种实施方式中，该方法还包括步骤：通过基于模的提升，从奇偶校验矩阵H的母指数矩阵E(H)＝(eij)m×n获得准循环奇偶校验矩阵H的指数矩阵E(H′)＝(e′ij)m×n。
在第一方面的一种实施方式中，根据以下公式执行上述基于模的提升：如果eij≠-1，则e′ij＝eijmodZ′，否则e′ij＝-1，其中，i＝1，...，m；j＝1，...，n。
在第一方面的一种实施方式中，子矩阵A是4Z×4Z子矩阵，其中，A具有以下4×4指数矩阵：
Figure BDA0002790263600000062
在第一方面的一种实施方式中，其中，基于用户比特向量u＝(u1，...，uk)确定奇偶校验比特向量p＝(p1，...，pm)还包括以下步骤：
-确定中间向量s1，...，sm，其中
Figure BDA0002790263600000063
-递归寻找第一组奇偶校验向量p1，...，pt，其中
Figure BDA0002790263600000064
-更新中间向量st+1，...，sm，其中
Figure BDA0002790263600000065
以及
-寻找第二组奇偶校验向量pt+1，...，pm，其中
Figure BDA0002790263600000066
本发明的第二方面提供了一种数据编码器，该数据编码器包括处理器，该处理器用于接收用户比特向量u；确定奇偶校验比特向量p，其中，向量c＝(u，p)是满足以下矩阵的码字：具有循环大小为Z的准循环mZ×mZ子矩阵Hp的一类mZ×nZ奇偶校验矩阵H＝(Hu，Hp)，其中，Hp的前左m-r循环列在Hp的主对角线上方具有零循环，其余右r循环列在Hp的前上m-r循环行中具有零循环，并且Hp的其余下r循环行和Hp的其余右r循环列形成rZ×rZ方形准循环子矩阵A，其中，环
Figure BDA0002790263600000067
上的子矩阵A的多项式表示具有等于单项式xi的行列式，其中，0≤i，4≤r≤m。
第二方面的数据编码器可以具有根据第一方面的方法的实施方式的实施方式。因此，其包括与根据第一方面的方法及其实施方式相同的优点。
本发明的第三方面提供了一种通信装置，该通信装置包括存储器和处理器，其中存储器存储程序代码，该程序代码用于根据第一方面的方法或其任何实施方式控制处理器。
第三方面的通信装置包括与根据第一方面的方法及其实施方式相同的优点。
本发明的第四方面提供了一种存储装置，该存储装置包括存储器和处理器，其中存储器存储程序代码，该程序代码用于根据第一方面的方法或其任何实施方式控制处理器。
第四方面的存储装置包括与根据第一方面的方法及其实施方式相同的优点。
本发明的第五方面提供了一种计算机程序产品，该计算机程序产品包括程序代码，在计算机上运行时，该程序代码用于执行第一方面的方法或其任何实施方式。
第五方面的计算机程序产品包括与根据第一方面的方法及其实施方式相同的优点。
应注意，本申请中描述的所有装置、元件、单元、以及器件可以以软件元件或硬件元件或其任何种类的组合来实现。由本申请中描述的各个实体执行的所有步骤以及描述为由各个实体执行的功能旨在表示各个实体适于或用于执行各个步骤和功能。即使在以下对特定实施例的描述中，由外部实体执行的特定功能或步骤未在执行该特定步骤或功能的实体的特定详细元件的描述中没有反映出来，对于技术人员也应清楚，这些方法和功能可以在相应的软件元件或硬件元件中或其任何种类的组合中实现。
附图说明
本发明的上述方面和实施方式将在以下结合附图对具体实施例的描述中进行解释，在附图中：
图1示出了根据本发明实施例的方法的示意图。
图2示出了根据本发明实施例的奇偶校验矩阵的示意图。
图3详细示出了根据本发明实施例的奇偶校验矩阵的示意图。
图4详细示出了根据本发明实施例的奇偶校验矩阵的示意图。
图5示出了根据本发明实施例的编码算法的示意图。
图6详细示出了根据本发明实施例的奇偶校验矩阵的示意图。
图7示出了码的性能比较的示意图。
图8示出了图和矩阵的示意图。
图9示出了根据现有技术的通信系统中的数据流的示意图。
图10示出了根据现有技术的奇偶校验矩阵的示意图。
图11示出了根据现有技术的另一奇偶校验矩阵的示意图。
图12示出了根据现有技术的另一奇偶校验矩阵的示意图。
图13示出了根据现有技术的另一奇偶校验矩阵的示意图。
图14示出了根据现有技术的另一奇偶校验矩阵的示意图。
图15示出了根据现有技术的另一奇偶校验矩阵的示意图。
图16示出了根据现有技术的另一奇偶校验矩阵的示意图。
具体实施方式
图1示出了数据编码方法100的示意图。该方法用于奇偶校验并且可以用于任何数据编码领域，例如用于无线传输中的奇偶校验或者用于数据存储。
方法100包括第一步：接收101用户比特向量u。该方法还包括第二步：确定102奇偶校验比特向量p，其中，向量c＝(u，p)是满足以下矩阵的码字：具有循环大小为Z的准循环mZ×mZ子矩阵Hp的一类mZ×nZ奇偶校验矩阵H＝(Hu，Hp)，其中，Hp的前左m-r循环列在Hp的主对角线上方具有零循环，其余右r循环列在Hp的前上m-r循环行中具有零循环，并且Hp的其余下r循环行和Hp的其余右r循环列形成rZ×rZ方形准循环子矩阵A，其中，环
Figure BDA0002790263600000071
上的子矩阵A的多项式表示具有等于单项式xi的行列式，其中，0≤i，4≤r≤m。
将参考以下图2至图6描述方法100的可选细节。本发明公开了可以在方法100中使用一类LDPC奇偶校验矩阵的族。
例如如图2所示，可以从m×n基本矩阵获得来自该族的矩阵，该基本矩阵由两部分组成：信息部分Hu和奇偶校验部分Hp。对信息部分Hu没有限制。在奇偶校验部分，Hp的前m-r循环列在主对角线上方具有零循环，其余r循环列在前m-r循环行中具有零循环(zerocirculant)，最后r循环行和r循环列形成rZ×rZ方形准循环子矩阵A，使得环
Figure BDA0002790263600000088
上的多项式表示中，其行列式等于单项式xi，其中，0≤i＜Z，1＜r≤m。如果循环大小Z＞2并且构造的矩阵A的逆A-1权重低(这允许低复杂度编码)，则该矩阵A围长为6。
为了支持各种码字大小，可以使用模块化提升，从在奇偶校验部分中具有上述结构的母PCM构造几个子PCM。所有构造的子PCM也具有围长6，并且易于编码。
可以进一步打孔或缩短码字中的某些比特，以支持不同的速率和码字大小。具有提出的结构的奇偶校验矩阵的一般结构如图2所示。如果使用适当的下三角矩阵，则核心中的最小列权重可以等于3。
如图3所示，奇偶校验矩阵还可以具有可选的速龙码扩展301、302。
现在参考图4描述根据本发明的类型的矩阵和相应的编码算法，图4中示出了QC奇偶校验矩阵H＝(Hij)m×n，其中I是Z×Z单位矩阵，0是Z×Z零矩阵。令u1，...，uk为对应于前k个循环列块的1×Z二进制用户向量(相应的子矩阵由Hu表示)，而p1，...，pt，pt+1，...，pm为对应于最后m个循环列块的1×Z二进制向量(分为两部分)，其中t＝m-r。
对于子矩阵
Figure BDA0002790263600000081
如下确定其逆：
Figure BDA0002790263600000082
为了从u1，...，uk获得p1，...，pm，可以使用以下步骤：
1、寻找中间向量s1，...，sm(计算校正子)：
Figure BDA0002790263600000083
2、递归寻找第一组奇偶校验向量p1，...，pt(回代)：
Figure BDA0002790263600000084
3、更新校正子s1，...，sm(更新校正子)：
Figure BDA0002790263600000085
4、寻找第二组奇偶校验向量pt+1，...，pm(乘以B＝A-1)：
Figure BDA0002790263600000086
这些步骤对应于如图5所示的步骤S1、S2、S3、以及S4。
为了实现低复杂度编码，矩阵A需要具有以下属性：逆B＝A-1的权重小，或者可以通过少量的XOR运算实现与B的乘法。
根据本发明，以下在指数表示中示出的循环大小为Z的4Z×4Z QC矩阵A用于实现上述低复杂度编码并且避免低误码平层问题：
Figure BDA0002790263600000087
这是与多项式表示中所示的相同的矩阵A：
Figure BDA0002790263600000091
矩阵A的逆具有以下多项式表示：
Figure BDA0002790263600000092
矩阵A满足等式A4＝I，其中，I是4Z×4Z单位矩阵。
因此，A-1＝A3＝A·A·A，与矩阵A-1相乘等同于与A相乘3次。
矩阵A也可以表示为乘积A＝A·A2，其中：
Figure BDA0002790263600000093
因此，与矩阵A-1相乘等同于与A2相乘然后与A相乘。因此，如果矩阵B＝A-1可以表示为以下乘积，则可以进一步简化图5所示的编码算法的步骤S4：
B＝B(l)…B(1)
其中，矩阵B(1)，...，B(l)具有低权重。
令sT＝(st，...，sm)T，则向量pT＝(pt，...，pm)T＝BsT可以使用l个顺序矩阵乘法求出：
pT：＝sT，
pT：＝B(1)pT，
pT：＝B(2)pT，
…
pT：＝B(l)pT.
例如，对于根据本发明的具有属性A4＝I的4Z×4Z矩阵A，可以存在几种分解：
A-1＝A·A·A＝A·A2＝A2·A
这些分解中的任何一种可以用在编码方案中，并且由本发明涵盖。
可以看出，在环
Figure BDA0002790263600000094
上的多项式表示中的创造性的4Z×4Z QC矩阵A的行列式等于1。这表示对于任何循环大小Z，在商环
Figure BDA0002790263600000095
上的多项式表示中的矩阵A的行列式也等于1。实际上，在环
Figure BDA0002790263600000096
上的多项式表示中的具有等于单项式xi，i≥0的行列式的任何m×m矩阵A，对于任何循环大小Z都可以容易地通过以下公式求逆：
A-1＝x-i mod Z·adj(A)，
其中，adj(A)是在商环
Figure BDA0002790263600000097
上的多项式矩阵A的伴随(adjugate)，即adj(A)ij是A的(j，i)-余子式。
因此，具有上述特性的任何m×m矩阵A都与模块化提升兼容。本发明还允许使用具有该特性的任意矩阵A。参照图6和图7，示出了根据本发明的具有易可逆子矩阵(easyinvertible submatrix)的示例12×21QC LDPC矩阵的仿真结果。其PCM如图6所示。该矩阵可以用于描述MET QC LDPC码的可变长度的速率自适应族。由于该矩阵的主要参数(例如核心图的大小、最大提升大小、打孔的信息节点的数量)与5G eMBB标准中的BG2矩阵相同，因此在纠错性能方面对这些矩阵进行了比较。
对于所有仿真，使用的噪声模型是加性高斯白噪声(additive white Gaussiannoise，AWGN)，译码算法是具有泛洪调度和50次迭代的标准BP。如图7的仿真所示，如果误字率(word error rate，WER)在10-1-10-3的范围内，则这两个矩阵的性能相似。同时，如果WER的范围为10-4-10-5，则根据本发明的矩阵的性能要好得多。
已经结合作为示例以及实施方式的各种实施例描述了本发明。然而，通过研究附图、本公开内容、以及独立权利要求，其他变型可以由本领域技术人员理解并实践要求保护的发明。在权利要求和说明书中，词语“包括”不排除其他元件或步骤，不定冠词“一”或“一个”不排除多个。单个元件或其他单元可以实现权利要求中记载的几个实体或项目的功能。在互不相同的从属权利要求中记载某些措施的事实不表示不能在有利实施方式中使用这些措施的组合。

Claims (15)

1.一种数据编码方法(100)，所述方法(100)包括以下步骤：
-接收(101)用户比特向量u；
-确定(102)奇偶校验比特向量p，其中，向量c＝(u，p)是满足以下矩阵的码字：具有循环大小为Z的准循环mZ×mZ子矩阵Hp的一类mZ×nZ奇偶校验矩阵H＝(Hu，Hp)，其中，Hp的前左m-r循环列在Hp的主对角线上方具有零循环，其余右r循环列在Hp的前上m-r循环行中具有零循环，并且Hp的其余下r循环行和Hp的其余右r循环列形成rZ×rZ方形准循环子矩阵A，其中，所述环
Figure FDA0002790263590000011
上的所述子矩阵A的多项式表示具有等于单项式xi的行列式，其中，0≤i，4≤r≤m。
2.根据权利要求1所述的方法(100)，其中，Hu是H的信息部分，Hp是H的奇偶校验部分。
3.根据权利要求1或2所述的方法(100)，还包括步骤：在确定所述奇偶校验比特向量p时，重新排列所述奇偶校验矩阵H的mZ行和nZ列。
4.根据前述权利要求中任一项所述的方法(100)，其中，所述码字c中的至少一个比特被缩短或打孔，并且其中，每个打孔的比特是信息比特或奇偶校验比特。
5.根据前述权利要求中任一项所述的方法(100)，其中，所述奇偶校验矩阵H包括类速龙码扩展(301，302)，并且所述码字包括至少一个附加奇偶校验比特，其中，附加奇偶校验比特的总数与从所述类速龙码扩展得到的所述奇偶校验矩阵H中的附加行的数量相关。
6.根据前述权利要求中任一项所述的方法(100)，其中，H的所述类速龙码扩展(301，302)将H扩展d行和d列。
7.根据前述权利要求中任一项所述的方法(100)，其中，所述d行和所述d列被添加到根据
Figure FDA0002790263590000012
获得的H，其中，0是零矩阵，I是d×d单位矩阵，HR是稀疏矩阵。
8.根据前述权利要求中任一项所述的方法(100)，还包括步骤：通过基于模数的提升，从所述奇偶校验矩阵H的母指数矩阵E(H)＝(eji)m×n获得所述准循环奇偶校验矩阵H的指数矩阵E(H′)＝(e′ij)m×n。
9.根据权利要求8所述的方法(100)，其中，根据以下公式执行所述基于模数的提升：如果eij≠-1，则e′ij＝eijmodZ′，否则e′ij＝-1，其中，i＝1，...，m；j＝1，...，n。
10.根据前述权利要求中任一项所述的方法(100)，其中，所述子矩阵A是4Z×4Z子矩阵，其中，A具有以下4×4指数矩阵：
Figure FDA0002790263590000013
11.根据前述权利要求中任一项所述的方法(100)，其中，基于所述用户比特向量u＝(u1，...，uk)确定所述奇偶校验比特向量p＝(p1，...，pm)还包括以下步骤：
-确定中间向量s1，...，sm，其中
Figure FDA0002790263590000014
-递归寻找第一组奇偶校验向量p1，...，pt，其中
Figure FDA0002790263590000015
-更新所述中间向量st+1，...，sm，其中
Figure FDA0002790263590000016
以及
-寻找第二组奇偶校验向量pt+1，...，pm，其中
Figure FDA0002790263590000017
12.一种数据编码器，包括处理器，所述处理器用于：
-接收用户比特向量u；
-确定奇偶校验比特向量p，其中，向量c＝(u，p)是满足以下矩阵的码字：具有循环大小为Z的准循环mZ×mZ子矩阵Hp的一类mZ×nZ奇偶校验矩阵H＝(Hu，Hp)，其中，Hp的前左m-r循环列在Hp的主对角线上方具有零循环，其余右r循环列在Hp的前上m-r循环行中具有零循环，并且Hp的其余下r循环行和Hp的其余右r循环列形成rZ×rZ方形准循环子矩阵A，其中，所述环
Figure FDA0002790263590000021
上的所述子矩阵A的多项式表示具有等于单项式xi的行列式，其中，0≤i，4≤r≤m。
13.一种通信装置，包括存储器和处理器，其中，所述存储器存储程序代码，所述程序代码用于根据权利要求1至12中任一项所述的方法(100)控制所述处理器。
14.一种存储装置，包括存储器和处理器，其中，所述存储器存储程序代码，所述程序代码用于根据权利要求1至12中任一项所述的方法(100)控制所述处理器。
15.一种计算机程序产品，包括程序代码，所述程序代码在计算机上运行时，执行根据权利要求1至12中任一项所述的方法(100)。
CN201880093668.1A 2018-05-22 2018-05-22 具有高效编码和良好误码平层特性的一类qc-ldpc码 Pending CN112204888A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/RU2018/000318 WO2019226064A1 (en) 2018-05-22 2018-05-22 Type-i qc-ldpc codes with efficient encoding and good error floor characteristic

Publications (1)

Publication Number Publication Date
CN112204888A true CN112204888A (zh) 2021-01-08

Family

ID=63014988

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880093668.1A Pending CN112204888A (zh) 2018-05-22 2018-05-22 具有高效编码和良好误码平层特性的一类qc-ldpc码

Country Status (2)

Country Link
CN (1) CN112204888A (zh)
WO (1) WO2019226064A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11303303B2 (en) * 2020-01-03 2022-04-12 Qualcomm Incorporated Rate 7/8 low-density parity-check (LDPC) code
CN114946144B (zh) * 2020-01-21 2023-05-12 华为技术有限公司 低密度奇偶校验码编码方法和编码器
CN111740747B (zh) * 2020-07-16 2023-10-31 周口师范学院 一种低秩循环矩阵的构造方法及其关联的多元ldpc码
CN114268326B (zh) * 2021-12-06 2024-06-25 西安空间无线电技术研究所 一种自适应qc-ldpc码的确定性构造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006031092A2 (en) * 2004-09-17 2006-03-23 Lg Electronics Inc. Method of encoding and decoding using ldpc code
US20080028274A1 (en) * 2006-07-25 2008-01-31 Communications Coding Corporation Universal error control coding scheme for digital communication and data storage systems
KR20090093778A (ko) * 2008-02-29 2009-09-02 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 장치 및 방법
EP2178217A2 (en) * 2008-10-17 2010-04-21 Intel Corporation Encoding apparatus and method for low density parity check (LDPC) codes
CN101753149A (zh) * 2008-12-10 2010-06-23 国家广播电影电视总局广播科学研究院 一种准循环低密度奇偶校验码的构造方法
CN102006085A (zh) * 2010-11-04 2011-04-06 北京理工大学 类eIRA准循环低密度奇偶校验码的校验矩阵构造方法
US8443257B1 (en) * 2010-02-01 2013-05-14 Sk Hynix Memory Solutions Inc. Rate-scalable, multistage quasi-cyclic LDPC coding
US20140223254A1 (en) * 2013-02-01 2014-08-07 Samsung Electronics Co., Ltd. Qc-ldpc convolutional codes enabling low power trellis-based decoders
US20170047948A1 (en) * 2015-08-11 2017-02-16 Apple Inc. Data encoding by efficient inversion of a parity-check sub-matrix

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140229788A1 (en) * 2013-02-13 2014-08-14 Qualcomm Incorporated Ldpc design for high rate, high parallelism, and low error floor

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006031092A2 (en) * 2004-09-17 2006-03-23 Lg Electronics Inc. Method of encoding and decoding using ldpc code
US20080028274A1 (en) * 2006-07-25 2008-01-31 Communications Coding Corporation Universal error control coding scheme for digital communication and data storage systems
KR20090093778A (ko) * 2008-02-29 2009-09-02 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 장치 및 방법
EP2178217A2 (en) * 2008-10-17 2010-04-21 Intel Corporation Encoding apparatus and method for low density parity check (LDPC) codes
CN101753149A (zh) * 2008-12-10 2010-06-23 国家广播电影电视总局广播科学研究院 一种准循环低密度奇偶校验码的构造方法
US8443257B1 (en) * 2010-02-01 2013-05-14 Sk Hynix Memory Solutions Inc. Rate-scalable, multistage quasi-cyclic LDPC coding
CN102006085A (zh) * 2010-11-04 2011-04-06 北京理工大学 类eIRA准循环低密度奇偶校验码的校验矩阵构造方法
US20140223254A1 (en) * 2013-02-01 2014-08-07 Samsung Electronics Co., Ltd. Qc-ldpc convolutional codes enabling low power trellis-based decoders
US20170047948A1 (en) * 2015-08-11 2017-02-16 Apple Inc. Data encoding by efficient inversion of a parity-check sub-matrix

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LISBON ET AL: "LDPC rate compatible design overview", 《3GPP》, pages 1 - 27 *

Also Published As

Publication number Publication date
WO2019226064A1 (en) 2019-11-28

Similar Documents

Publication Publication Date Title
US11095317B2 (en) Efficiently decodable QC-LDPC code
US11265014B2 (en) Method and apparatus for encoding and decoding LDPC codes
US10320419B2 (en) Encoding method, decoding method, encoding device and decoding device for structured LDPC
JP7372369B2 (ja) 構造的ｌｄｐｃの符号化、復号化方法および装置
US8185797B2 (en) Basic matrix, coder/encoder and generation method of the low density parity check codes
JP4602418B2 (ja) 検査行列生成方法、符号化方法、復号方法、通信装置、符号化器および復号器
WO2017080249A1 (zh) 生成用于在信道中传输的低密度奇偶校验码的方法及设备
US11057049B2 (en) Generalized low-density parity check codes in digital communication system
US20190273511A1 (en) Generation of spatially-coupled quasi-cyclic ldpc codes
CN112204888A (zh) 具有高效编码和良好误码平层特性的一类qc-ldpc码
CN113612486A (zh) 一种构建pbrl ldpc码的基矩阵方法、系统、装置及存储介质
Sridharan et al. Convergence analysis for a class of LDPC convolutional codes on the erasure channel
CN105871385B (zh) 一种ldpc卷积码构造方法
WO2017193614A1 (zh) 结构化ldpc的编码、译码方法及装置
WO2018084732A1 (en) Ldpc codes for incremental redundancy harq (ir-harq) schemes
CN108199722B (zh) 一种基于矩阵格的bibd-ldpc码构造方法
KR100632268B1 (ko) Ｌｄｐｃ 부호 부호화 및 복호화 방법, 및 ｌｄｐｃ패러티 검사 행렬 형성 방법.
WO2018126914A1 (zh) 准循环低密度奇偶校验码的编码方法及装置、存储介质
CN110708139B (zh) 一种基于并行矢量消息传递算法的ldpc码字扩展方法及系统
Srirutchataboon et al. PEG-like algorithm for LDPC codes
Kim et al. Performance of Reed-Solomon Based Quasi-Cyclic LDPC Codes Based on Protograph
Ma et al. Recursive encoding of spatially coupled LDPC codes with arbitrary rates
Sulek et al. Construction of Structured Nonbinary Low-Density Parity-Check Codes
Lu et al. Dynamic check message majority-logic decoding algorithm for non-binary LDPC codes

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination