KR20080102902A - 가변 부호화율을 가지는 ldpc 부호 설계 방법, 장치 및그 정보 저장 매체 - Google Patents

가변 부호화율을 가지는 ldpc 부호 설계 방법, 장치 및그 정보 저장 매체 Download PDF

Info

Publication number
KR20080102902A
KR20080102902A KR1020070049957A KR20070049957A KR20080102902A KR 20080102902 A KR20080102902 A KR 20080102902A KR 1020070049957 A KR1020070049957 A KR 1020070049957A KR 20070049957 A KR20070049957 A KR 20070049957A KR 20080102902 A KR20080102902 A KR 20080102902A
Authority
KR
South Korea
Prior art keywords
matrix
parity check
check matrix
sub
minimum distance
Prior art date
Application number
KR1020070049957A
Other languages
English (en)
Inventor
황성희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070049957A priority Critical patent/KR20080102902A/ko
Priority to US11/958,498 priority patent/US20080294963A1/en
Priority to EP08712171A priority patent/EP2156564A4/en
Priority to CN200880012408A priority patent/CN101663823A/zh
Priority to JP2010509262A priority patent/JP2010528522A/ja
Priority to PCT/KR2008/000410 priority patent/WO2008143396A1/en
Publication of KR20080102902A publication Critical patent/KR20080102902A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033Theoretical methods to calculate these checking codes
    • H03M13/036Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/116Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/118Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H03M13/1188Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal wherein in the part with the double-diagonal at least one column has an odd column weight equal or greater than three
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618Shortening and extension of codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63Joint error correction and other techniques
    • H03M13/635Error control coding in combination with rate matching
    • H03M13/6362Error control coding in combination with rate matching by puncturing
    • H03M13/6368Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6393Rate compatible low-density parity check [LDPC] codes

Abstract

본 발명은 가변 부호화율을 가지는 LDPC 부호 설계 방법에 관한 것으로서, 본 발명에 따른 가변 부호화율을 가지는 LDPC(Low Density Parity Check) 부호 설계 방법에 있어서, 패리티 매트릭스와 제1 정보어 매트릭스를 결합하여 제1 패리티 검사 매트릭스를 생성하는 단계; 및 상기 제1 패리티 검사 매트릭스와 제2 정보어 매트릭스를 결합하여 제2 패리티 검사 매트릭스를 생성하는 단계를 포함함으로써, 에러 정정의 퍼포먼스(performance)를 높일 수 있다.
가변 부호화율, 에러 정정, 미니멈 디스턴스, 걸스

Description

가변 부호화율을 가지는 LDPC 부호 설계 방법, 장치 및 그 정보 저장 매체{Method and apparatus for designing Low Density Parity Check code with multiple code rate, and information storage medium thereof}
도 1은 일반적인 통신 시스템에서의 송수신기 구조를 개략적으로 도시한 도면이다.
도 2는 일반적인 (8, 2, 4) LDPC 부호의 패리티 검사 행렬을 도시한 도면이다.
도 3은 도 2의 (8, 2, 4) LDPC 부호의 factor 그래프를 도시한 도면이다.
도 4는 일반적인 블록 LDPC 부호의 패리티 검사 매트릭스를 개략적으로 도시한 도면이다.
도 5는 본 발명에 따른 패리티 매트릭스 및 정보어 매트릭스를 도시한 도면이다.
도 6은 본 발명의 일 실시예에 따른 LDPC(Low Density Parity Check) 부호 설계 방법의 플로우차트이다.
도 7은 본 발명의 일 실시예에 따른 LDPC(Low Density Parity Check) 부호어 확장 방법의 플로우차트이다.
도 8은 본 발명에 따른 LDPC 부호어 설계장치의 블록도,
도 9는 본 발명의 일 실시예에 따른 패리티 매트릭스 및 정보어 매트릭스를 도시한 참고도이다.
도 10은 도 9에 도시된 패리티 매트릭스 및 정보어 매트릭스에 대해서 본 발명의 일 실시예에 따라 LDPC 부호를 설계한 도면이다.
도 11은 도 10에 도시된 도면에서 마더 매트릭스를 서브 매트릭스로 대체한 후의 LDPC 부호를 나타낸 도면이다.
도 12A 내지 도 12C는 기존의 LDPC 부호와 본 발명의 일 실시예에 따른 LDPC 부호의 에러율을 도시한 그래프이다.
본 발명은 가변 부호화율을 가지는 LDPC(Low Density Parity Check) 부호 설계 방법, 장치 및 정보 저장 매체에 관한 것이다.
이동 통신 시스템이 급속하게 발전해나감에 따라 무선 네트워크에서 유선 네트워크의 용량(capacity)에 근접하는 대용량 데이터를 전송할 수 있는 기술 개발이 요구되고 있다. 이렇게, 음성 위주의 서비스를 벗어나 영상, 무선 데이터 등의 다양한 정보를 처리하고 전송할 수 있는 고속 대용량 통신 시스템이 요구됨에 따라 적정한 채널 부호화(channel coding) 방식을 사용하여 시스템 전송 효율을 높이는 것이 시스템 성능 향상에 필수적인 요소로 작용하게 된다. 그러나, 이동 통신 시스템은 이동 통신 시스템의 특성상 데이터를 전송할 때 채널의 상황에 따라 잡 음(noise)과, 간섭(interference) 및 페이딩(fading) 등으로 인해 불가피하게 에러(error)가 발생하고, 따라서 상기 에러 발생으로 인한 정보 데이터의 손실이 발생한다.
이러한 에러 발생으로 인한 정보 데이터 손실을 감소시키기 위해서 채널의 특성에 따라 다양한 에러 제어 방식(error-control scheme)들을 사용함으로써 상기 이동 통신 시스템의 신뢰도를 향상시킬 수 있다. 상기 에러 제어 방식들 중에서 가장 보편적으로 사용되고 있는 에러 제어 방식은 에러 정정 부호(error-correcting code)를 사용하는 방식이다.
그러면 여기서 도 1을 참조하여 일반적인 이동 통신 시스템의 송수신기 구조에 대해서 설명하기로 한다.
상기 도 1은 일반적인 통신 시스템의 송수신기 구조를 개략적으로 도시한 도면이다.
상기 도 1을 참조하면, 송신기(100)는 부호화기(encoder)(111)와, 변조기(modulator)(113)와, 무선 주파수(RF: Radio Frequency, 이하 'RF'라 칭하기로 한다) 처리기(115)를 포함하고, 수신기(150)는 RF 처리기(151)와, 복조기(de-modulator)(153)와, 복호기(decoder)(155)를 포함한다.
먼저, 상기 송신기(100)에서 송신하고자 하는 정보 데이터(information data) u가 발생되면, 상기 정보 데이터 u는 상기 부호화기(111)로 전달된다. 상기 부호화기(111)는 상기 정보 데이터 u를 미리 설정되어 있는 부호화 방식으로 부호화하여 부호화 심볼(coded symbol) c로 생성한 후 상기 변조기(113)로 출력한다. 상기 변 조기(113)는 상기 부호화 심볼 c를 미리 설정되어 있는 변조 방식으로 변조하여 변조 심벌 s로 생성하여 상기 RF 처리기(115)로 출력한다. 상기 RF 처리기(115)는 상기 변조기(113)에서 출력한 신호를 입력하여 RF 처리한 후 안테나를 통해 에어(air)상으로 송신한다.
이렇게, 상기 송신기(100)에서 에어상으로 송신한 신호는 상기 수신기(150)의 안테나를 통해 수신되고, 상기 안테나를 통해 수신된 신호는 상기 RF 처리기(151)로 전달된다. 상기 RF 처리기(151)는 상기 수신 신호를 RF 처리한 후 그 RF 처리된 신호 s를 상기 복조기(153)로 출력한다. 상기 복조기(153)는 상기 RF 처리기(151)에서 출력한 신호 s를 입력하여 상기 송신기(100)의 변조기(113)에서 적용한 변조 방식에 상응하는 복조 방식으로 복조한 후 그 복조한 신호 x를 상기 복호기(155)로 출력한다. 상기 복호기(155)는 상기 복조기(153)에서 출력한 신호 x를 입력하여 상기 송신기(100)의 부호화기(111)에서 적용한 부호화 방식에 상응하는 복호 방식으로 복호한 후 그 복호한 신호를 최종적으로 복원된 정보 데이터로 출력한다.
상기 송신기(100)에서 송신한 정보 데이터 u를 상기 수신기(150)에서 에러없이 복원하기 위해서 성능이 우수한 부호화기 및 복호기에 대한 필요성이 부각되고 있다. 특히, 이동 통신 시스템의 특성상 무선 채널 환경을 고려해야만 하므로 무선 채널 환경에 의해 발생할 수 있는 에러는 보다 심각하게 고려되어야만 한다.
한편, 상기 에러 정정 부호의 대표적인 부호들로는 터보 부호(turbo code)와, 저밀도 패리티 검사(LDPC: Low Density Parity Check, 이하 'LDPC'라 칭하기로 한다) 부호 등이 있다.
상기 터보 부호는 종래 오류 정정을 위해 주로 사용되던 컨벌루셔널 부호(convolutional code)에 비하여 고속 데이터 전송시에 성능 이득이 우수한 것으로 알려져 있으며, 전송 채널에서 발생하는 잡음에 의한 오류를 효과적으로 정정하여 데이터 전송의 신뢰도를 높일 수 있다는 장점을 가진다. 또한, 상기 LDPC 부호는 팩터(factor, 이하 'factor'라 칭하기로 한다) 그래프 상에서 합곱(sum-product) 알고리즘(algorithm)에 기반한 반복 복호(iterative decoding) 알고리즘을 사용하여 복호할 수 있다. 상기 LDPC 부호의 복호기는 상기 합곱 알고리즘에 기반한 반복 복호 알고리즘을 사용하기 때문에 상기 터보 부호의 복호기에 비해 낮은 복잡도를 가질 뿐만 아니라 병렬 처리 복호기로 구현하는 것이 용이하다.
한편, Shannon의 채널 부호화 이론(channel coding theorem)은 채널의 용량을 초과하지 않는 데이터 레이트(data rate)에 한해 신뢰성 있는 통신이 가능하다고 밝히고 있다. 하지만 Shannon의 채널 부호화 이론에서는 최대 채널의 용량 한계까지 의 데이터 레이트를 지원하는 채널 부호화 및 복호 방법에 대한 구체적인 제시는 전혀 없었다. 일반적으로, 블록(block) 크기가 굉장히 큰 랜덤(random) 부호는 Shannon의 채널 부호화 이론의 채널 용량 한계에 근접하는 성능을 나타내지만, MAP(maximum a posteriori) 또는 ML(maximum likelihood) 복호 방법을 사용할 경우 그 계산량에 있어 굉장한 로드(load)가 존재하여 실제 구현이 불가능하였다.
상기 터보 부호는 1993년 Berrou와 Glavieux, Thitimajshima에 의해 제안되었으며, Shannon의 채널 부호화 이론의 채널 용량 한계에 근접하는 우수한 성능을 가지고 있다. 상기 터보 부호의 제안으로 인해 부호의 반복 복호와 그래프 표현에 대 한 연구가 활발하게 진행되었으며, 이 시점에서 Gallager가 1962년 이미 제안한바 있는 LDPC 부호가 새롭게 조명되었다. 또한, 상기 터보 부호와 LDPC 부호의 factor 그래프상에는 사이클(cycle)이 존재하는데, 상기 사이클이 존재하는 상기 LDPC 부호의 factor 그래프 상에서의 반복 복호는 준최적(suboptimal)이라는 것은 이미 잘 알려져 있는 사실이며, 상기 LDPC 부호는 반복 복호를 통해 우수한 성능을 가진다는 것 역시 실험적으로 입증된 바 있다. 지금까지 알려진 최고의 성능을 가지는 LDPC 부호는 블록 크기 107을 사용하여 비트 에러 레이트(BER: Bit Error Rate) 10-5에서 Shannon의 채널 부호화 이론의 채널 용량 한계에서 단지 0.04[dB] 정도의 차이를 가지는 성능을 나타낸다. 또한, q>2인 갈로아 필드(GF: Galois Field, 이하 'GF'라 칭하기로 한다), 즉 GF(q)에서 정의된 LDPC 부호는 그 복호 과정에 있어서 복잡도가 증가하긴 하지만 이진(binary) 부호에 비해 훨씬 더 우수한 성능을 보인다. 그러나, 상기 GF(q)에서 정의된 LDPC 부호의 반복 복호 알고리즘의 성공적인 복호에 대한 만족스런 이론적인 설명은 아직 이루어지지 않고 있다.
또한, 상기 LDPC 부호는 Gallager에 의해 제안된 부호이며, 대부분의 엘리먼트들이 0의 값(zero value)을 가지며, 상기 0의 값을 가지는 엘리먼트들 이외의 극히 소수의 엘리먼트들이 0이 아닌(non-zero value) 값을 가지는, 일 예로 1의 값을 가지는 패리티 검사 매트릭스(parity check matrix)에 의해 정의된다. 이하, 설명의 편의상 상기 0이 아닌 값을 1이라고 가정하여 설명하기로 한다.
일 예로, (N, j, k) LDPC 부호는 블록(block) 길이가 N인 선형 블록 부 호(linear block code)로, 각 칼럼(column)마다 j개의 1의 값을 가지는 엘리먼트들과, 각 행(row)마다 k개의 1의 값을 가지는 엘리먼트들을 가지고, 상기 1의 값을 가지는 엘리먼트들을 제외한 엘리먼트들은 모두 0의 값을 가지는 엘리먼트들로 구성된 성긴(sparse, 이하 'sparse'라 칭하기로 한다) 구조의 패리티 검사 매트릭스에 의해 정의된다.
상기에서 설명한 바와 같이 상기 패리티 검사 매트릭스내 각 칼럼의 웨이트(weight)는 j로 일정하며, 상기 패리티 검사 매트릭스내 각 행의 웨이트는 k로 일정한 LDPC 부호를 균일(regular) LDPC 부호라고 칭한다. 여기서, 상기 웨이트라함은 상기 패리티 검사 매트릭스을 구성하는 엘리먼트들 중 0이 아닌 값을 가지는 엘리먼트들의 개수를 나타낸다. 이와는 달리, 상기 패리티 검사 매트릭스내 각 칼럼의 웨이트와 각 행의 웨이트가 일정하지 않은 LDPC 부호를 불균일(irregular) LDPC 부호라고 칭한다. 일반적으로, 상기 균일 LDPC 부호의 성능에 비해서 상기 불균일 LDPC 부호의 성능이 더 우수함이 알려져 있다. 그러나, 상기 불균일 LDPC 부호의 경우 패리티 검사 매트릭스내 각 칼럼의 웨이트와 각 행의 웨이트가 일정하지 않기 때문에, 즉 불균일하기 때문에 패리티 검사 매트릭스내 각 칼럼의 웨이트와 각 행의 웨이트를 적절하게 조절해야지만 우수한 성능을 보장받을 수 있다.
그러면 여기서 도 2를 참조하여 (N, j, k) LDPC 부호, 일 예로 (8, 2, 4) LDPC 부호의 패리티 검사 매트릭스에 대해서 설명하기로 한다.
도 2는 일반적인 (8, 2, 4) LDPC 부호의 패리티 검사 매트릭스를 도시한 도면이다.
상기 도 2를 참조하면, 먼저 상기 (8, 2, 4) LDPC 부호의 패리티 검사 매트릭스 H는 8개의 칼럼들과 4개의 행들로 구성되어 있으며, 각 칼럼의 웨이트는 2로 균일하며, 각 행의 웨이트는 4로 균일하다. 이렇게, 상기 패리티 검사 매트릭스내 각 칼럼의 웨이트와 각 행의 웨이트가 균일하므로 상기 도 2에 도시되어 있는 (8, 2, 4) LDPC 부호는 균일 LDPC 부호가 되는 것이다.
상기 도 2에서는 일반적인 (8, 2, 4) LDPC 부호의 패리티 검사 매트릭스에 대해서 설명하였으며, 다음으로 도 3을 참조하여 상기 도 2에서 설명한 (8, 2, 4) LDPC 부호의 factor 그래프에 대해서 설명하기로 한다.
상기 도 3은 도 2의 (8, 2, 4) LDPC 부호의 factor 그래프를 도시한 도면이다.
상기 도 3을 참조하면, 상기 (8, 2, 4) LDPC 부호의 factor 그래프는 8개의 변수 노드(variable node)들, 즉 x1(300)과, x2(302)과, x3(304)과, x4(306)과, x5(308)과, x6(310)과, x7(312)과, x8(314)와, 4개의 검사 노드(check node)들(316,318,320,322)로 구성된다. 상기 (8, 2, 4) LDPC 부호의 패리티 검사 매트릭스의 i번째 행과 j번째 칼럼이 교차하는 지점에 1의 값을 가지는, 즉 0이 아닌 값을 가지는 엘리먼트가 존재할 경우 변수 노드 xi와 j번째 검사 노드 사이에 브랜치(branch)가 생성된다.
상기에서 설명한 바와 같이 LDPC 부호의 패리티 검사 매트릭스은 매우 작은 웨이트를 가지기 때문에, 비교적 긴 길이를 가지는 블록 부호에서도 반복 복호를 통해 복호가 가능하며, 블록 부호의 블록 길이를 계속 증가시켜가면 터보 부호와 같이 Shannon의 채널 용량 한계에 근접하는 형태의 성능을 나타낸다. 또한, MacKay와 Neal은 흐름 전달 방식을 사용하는 LDPC 부호의 반복 복호 과정이 터보 부호의 반복 복호 과정에 거의 근접하는 성능을 가진다는 것을 이미 증명한 바가 있다.
한편, 성능이 좋은 LDPC 부호를 생성하기 위해서는 몇 가지 조건들을 만족시켜야만 하는데, 상기 조건들을 설명하면 다음과 같다.
(1) LDPC 부호의 factor 그래프상의 사이클을 고려해야만 한다.
상기 사이클이란 LDPC 부호의 factor 그래프에서 변수 노드와 검사 노드를 연결하는 에지(edge)가 구성하는 루프(loop)를 나타내는데, 상기 사이클의 길이는 상기 루프를 구성하는 에지들의 개수로 정의된다. 상기 사이클의 길이가 길다는 것은 상기 LDPC 부호의 factor 그래프에서 루프를 구성하는 변수 노드들과 검사 노드들을 연결하는 에지들의 개수가 많다는 것을 나타내며, 이와는 반대로 상기 사이클의 길이가 짧다는 것은 상기 LDPC 부호의 factor 그래프에서 루프를 구성하는 변수 노드들과 검사 노드들을 연결하는 에지들의 개수가 적다는 것을 나타낸다.
상기 LDPC 부호의 factor 그래프상의 사이클을 길게 생성할 수록 상기 LDPC 부호의 성능이 좋아지게 되는데 그 이유는 다음과 같다. 상기 LDPC 부호의 factor 그래프상의 사이클을 길게 생성할 경우, 상기 LDPC 부호의 factor 그래프상에 짧은 길이의 사이클이 많이 존재할 때 발생하는 오류 마루(error floor)등의 성능 칼럼화가 발생하지 않기 때문이다.
(2) LDPC 부호의 효율적인 부호화를 고려해야만 한다.
상기 LDPC 부호는 상기 LDPC 부호의 특성상 컨벌루셔널 부호나 터보 부호에 비해 부호화 복잡도가 높아 실시간 부호화가 난이하다. 상기 LDPC 부호의 부호화 복잡도를 줄이기 위해서 반복 누적 부호(RA(Repeat Accumulate) code) 등이 제안되었으나, 상기 반복 누적 부호 역시 상기 LDPC 부호의 부호화 복잡도를 낮추는데 있어서는 한계를 나타내고 있다. 따라서, LDPC 부호의 효율적인 부호화를 고려해야만 한다.
(3) LDPC 부호의 factor 그래프상의 차수 분포를 고려해야만 한다.
일반적으로, 균일 LDPC 부호보다 불균일 LDPC 부호가 성능이 우수한데 그 이유는 상기 불균일 LDPC 부호의 factor 그래프상의 차수(degree)가 다양한 차수를 가지기 때문이다. 여기서, 상기 차수란 상기 LDPC 부호의 factor 그래프상에서 각 노드들, 즉 변수 노드들과 검사 노드들에 연결되어 있는 에지의 개수를 나타낸다. 또한, LDPC 부호의 factor 그래프상의 차수 분포란 특정 차수를 갖는 노드들이 전체 노드들 중 얼마만큼 존재하는지를 나타내는 것이다. 특정한 차수 분포를 가지는 LDPC 부호의 성능이 우수하다는 것은 Richardson 등이 이미 증명한 바가 있다.
다음으로 도 4를 참조하여 블록 LDPC 부호의 패리티 검사 매트릭스에 대해서 설명하기로 한다.
상기 도 4는 일반적인 블록 LDPC 부호의 패리티 검사 매트릭스을 개략적으로 도시한 도면이다.
상기 도 4를 설명하기에 앞서, 먼저 상기 블록 LDPC 부호는 효율적인 부호화뿐만 아니라 효율적인 패리티 검사 매트릭스의 저장 및 성능 개선을 모두 고려한 새로운 LDPC 부호로서, 상기 블록 LDPC 부호는 균일 LDPC 부호의 구조를 일반화시 켜 확장한 개념의 LDPC 부호이다. 상기 도 4를 참조하면, 상기 블록 LDPC 부호의 패리티 검사 매트릭스은 전체 패리티 검사 매트릭스을 다수의 부분 블록(partial block)들로 분할하고, 상기 부분 블록들 각각에 순칼럼 매트릭스(permutation matrix)을 대응시키는 형태를 가진다. 상기 도 4에 도시되어 있는 P는 Ns*Ns 크기를 가지는 순칼럼 매트릭스을 나타내며, 상기 순칼럼 매트릭스 P의 위첨자 apq는 0<apq<Ns-1 혹은 apq = ∞를 가진다.
또한, 상기 p는 해당 순칼럼 매트릭스이 상기 패리티 검사 매트릭스의 다수의 부분 블록들중 p번째 행에 위치함을 나타내며, q는 해당 순칼럼 매트릭스이 상기 패리티 검사 매트릭스의 다수의 부분 블록들중 q번째 칼럼에 위치함을 나타낸다. 즉, papq는 상기 다수의 부분 블록들로 구성된 패리티 검사 매트릭스의 p번째 행과 q번째 칼럼이 교차하는 지점의 부분 블록에 존재하는 순칼럼 매트릭스을 나타낸다. 즉, 상기 p와 q는 상기 패리티 검사 매트릭스에서 상기 정보 파트에 해당하는 부분 블록들의 행과 칼럼의 개수를 나타낸다.
기존의 매트릭스 설계 방법에서는 부호화율에 따라 서로 다른 매트릭스를 구성한다. 그러나 이를 통해 각각의 부호화율에 맞는 매트릭스들을 규격에 명시하고, 기록 및 재생 장치에 이를 반영하는 것은, 규격을 복잡하게 할 뿐만 아니라 기록 및 재생 장치의 구성도 복잡하게 한다.
따라서, 전술한 문제점을 해결하기 위한 본 발명의 목적은 에러 정정의 퍼포 먼스(performance)를 높이는 가변 부호화율을 가지는 LDPC 부호 설계 방법, 부호 설계 장치 및 정보 저장 매체를 제공하는 데 있다.
상기와 같은 과제를 해결하기 위한 본 발명의 하나의 특징은, 가변 부호화율을 가지는 LDPC(Low Density Parity Check) 부호 설계 방법에 있어서, 패리티 매트릭스와 제1 정보어 매트릭스를 결합하여 제1 패리티 검사 매트릭스를 생성하는 단계; 및 상기 제1 패리티 검사 매트릭스와 제2 정보어 매트릭스를 결합하여 제2 패리티 검사 매트릭스를 생성하는 단계를 포함하는 것이다.
상기 제1 패리티 검사 매트릭스를 생성하는 단계는, 상기 제1 패리티 검사 매트릭스의 미니멈 디스턴스(minimum distance) 또는 걸스(girth)가 최대가 되도록 상기 제1 패리티 검사 매트릭스를 설계하는 단계를 포함하고, 상기 제2 패리티 검사 매트릭스를 생성하는 단계는, 상기 제2 패리티 검사 매트릭스의 미니멈 디스턴스 또는 걸스가 최대가 되도록 상기 제2 패리티 검사 매트릭스를 설계하는 단계를 포함하는 것이 바람직하다.
상기 생성된 제1 패리티 검사 매트릭스의 미니멈 디스턴스 또는 걸스는 상기 생성된 제2 패리티 검사 매트릭스의 미니멈 디스턴스 또는 걸스보다 크거나 같은 것이 바람직하다.
상기 패리티 검사 매트릭스 생성 단계는 n(3 이상의 정수)번째로 확장되는 것이 바람직하다.
상기 제1 패리티 검사 매트릭스의 부호화율이 상기 제2 패리티 검사 매트릭스 의 부호화율보다 작은 것이 바람직하다.
상기 제1 정보어 매트릭스 및 상기 제2 정보어 매트릭스는 소정의 웨이트(weight) 이하의 웨이트를 가지는 칼럼으로 구성되는 것이 바람직하다.
상기 제2 패리티 검사 매트릭스를 마더(mother) 매트릭스로 하여, 상기 마더 매트릭스의 각 인자를 각각 서브 매트릭스로 대체하는 단계를 더 포함하는 것이 바람직하다.
상기 마더 매트릭스의 각 인자를 각각 서브 매트릭스로 대체하는 단계는, 상기 서브 매트릭스로 대체된 제1 패리티 검사 매트릭스의 미니멈 디스턴스(minimum distance) 또는 걸스(girth)가 최대가 되도록 상기 서브 매트릭스를 생성하여 상기 생성된 서브 매트릭스로 상기 제1 패리티 검사 매트릭스의 각 인자를 대체하는 단계와, 상기 서브 매트릭스로 대체된 제2 패리티 검사 매트릭스의 미니멈 디스턴스 또는 걸스가 최대가 되도록 상기 서브 매트릭스를 생성하여 상기 생성된 서브 매트릭스로 상기 제2 패리티 검사 매트릭스의 각 인자를 대체하는 단계를 포함하는 것이 바람직하다.
상기 서브 매트릭스로 대체된 제1 패리티 검사 매트릭스의 미니멈 디스턴스는 상기 서브 매트릭스로 대체된 제2 패리티 검사 매트릭스의 미니멈 디스턴스보다 크거나 같은 것이 바람직하다.
본 발명의 다른 특징은 가변 부호화율을 가지는 LDPC(Low Density Parity Check) 부호어를 저장하는 정보 저장 매체에 있어서, 상기 부호어는, 패리티 매트릭스와 제1 정보어 매트릭스가 결합된 제1 패리티 검사 매트릭스 및 상기 제1 패리 티 검사 매트릭스와 제2 정보어 매트릭스가 결합된 제2 패리티 검사 매트릭스를 포함하는 것이다.
본 발명의 또 다른 특징은, 가변 부호화율을 가지는 LDPC(Low Density Parity Check) 부호어 설계 장치에 있어서, 제N 정보어 매트릭스를 생성하는 정보어 매트릭스 생성부(N은 1 이상의 정수)와, 상기 생성된 제N 정보어 매트릭스와 패리티 매트릭스 또는 제N-1패리티 검사 매트릭스를 결합하여 제N+1 패리티 검사 매트릭스를 생성하는 패리티 검사 매트릭스 생성부를 포함하는 것이다.
상기 패리티 검사 매트릭스 생성부는, 상기 패리티 매트릭스와 제1 정보어 매트릭스를 결합하여 제1 패리티 검사 매트릭스를 생성하고, 상기 제1 패리티 검사 매트릭스와 제2 정보어 매트릭스를 결합하여 제2 패리티 검사 매트릭스를 생성하는 것이 바람직하다.
상기 패리티 검사 매트릭스 생성부는, 상기 제1 패리티 검사 매트릭스의 미니멈 디스턴스(minimum distance) 또는 걸스(girth)가 최대가 되도록 상기 제1 패리티 검사 매트릭스를 설계하고, 상기 제2 패리티 검사 매트릭스의 미니멈 디스턴스 또는 걸스가 최대가 되도록 상기 제2 패리티 검사 매트릭스를 설계하는 것이 바람직하다.
상기 생성된 제1 패리티 검사 매트릭스의 미니멈 디스턴스 또는 걸스는 상기 생성된 제2 패리티 검사 매트릭스의 미니멈 디스턴스 또는 걸스보다 크거나 같은 것이 바람직하다.
상기 제2 패리티 검사 매트릭스를 마더(mother) 매트릭스로 하여, 상기 마더 매트릭스의 각 인자를 각각 서브 매트릭스로 대체하는 마더 매트릭스 확장부를 더 포함하는 것이 바람직하다.
상기 마더 매트릭스 확장부는, 상기 서브 매트릭스로 대체된 제1 패리티 검사 매트릭스의 미니멈 디스턴스(minimum distance) 또는 걸스(girth)가 최대가 되도록 상기 서브 매트릭스를 생성하여 상기 생성된 서브 매트릭스로 상기 제1 패리티 검사 매트릭스의 각 인자를 대체하고, 상기 서브 매트릭스로 대체된 제2 패리티 검사 매트릭스의 미니멈 디스턴스 또는 걸스가 최대가 되도록 상기 서브 매트릭스를 생성하여 상기 생성된 서브 매트릭스로 상기 제2 패리티 검사 매트릭스의 각 인자를 대체하는 것이 바람직하다.
상기 서브 매트릭스로 대체된 제1 패리티 검사 매트릭스의 미니멈 디스턴스는 상기 서브 매트릭스로 대체된 제2 패리티 검사 매트릭스의 미니멈 디스턴스보다 크거나 같은 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세히 설명한다.
도 5는 본 발명에 따른 패리티 매트릭스 및 정보어 매트릭스를 도시한 도면이다.
부호어(code word)는 정보어와 패리티로 구성되어 있는데, 도 5에 도시된 것 중 Hp는 패리티 매트릭스를, Ha1 내지 Han은 정보어 매트릭스를 나타낸다. 구체적으로, n개의 부호화율을 지원하는 LDPC의 패리티 검사 매트릭스는 먼저, 패리티 부분 을 위한 k*l 매트릭스 Hp를 포함하고, 가장 낮은 부호화율(R1)을 위한 LDPC의 H1 매트릭스를 Hp에 Ha1을 추가하여 생성한다. 생성된 매트릭스는 H1 =[Hp | Ha1]으로 표현될 수 있다.
H1 매트릭스를 생성한 다음에는, 두 번째로 낮은 부호화율(R2)를 위해서 LDPC의 H2 매트릭스를, 위에서 생성된 H1 매트릭스에 Ha2를 추가하여 생성한다. 생성된 매트릭스는 H2=[H1|Ha2]=[Hp|Ha1|Ha2]로 표현된다. 세 번째로 낮은 부호화율(R3)을 위한 LDPC의 H3 매트릭스를 생성하기 위해서 H2에 Ha3를 추가한다. 생성된 매트릭스는 H3=[H2|Ha3]=[H1|Ha1|Ha2]=[Hp|Ha1|Ha2|Ha3]. 이와 동일한 방법으로 n번째로 낮은 부호화율(Rn)을 위한 Hn 매트릭스는 Hk=[Hp|Ha1|Ha2|......Han]으로 표현될 수 있다.
각각의 Hai(i=1,2,...n)은 칼럼(column)에 대해서 웨이트가 미리 정해진 기준치 이하인 칼럼과, 기준치 이상인 칼럼로 구성될 수 있다. 이 중에서 Hai의 미리 정해진 기준 이하의 웨이트를 가지는 칼럼들로 구성된 매트릭스를 RHai라고 했을 때, RHai=[Hp|RHa1|RHa2|....|RHai] (i=1,2,..n)로 표현될 수 있다.
도 6은 본 발명의 일 실시예에 따른 LDPC(Low Density Parity Check) 부호 설계 방법의 플로우차트이다.
단계 610에서는 패리티 매트릭스와 제1 정보어 매트릭스를 결합하여 제1 패리 티 검사 매트릭스를 생성한다. 즉, 도 5와 관련해서 살펴보면, Hp 매트릭스와 Ha1 매트릭스를 결합하여 H1 매트릭스를 생성하는 것이다. 이때 H1 매트릭스의 부호화율은 최소이며, 각각의 칼럼에 대해서 웨이트는 미리 정해진 기준 이하의 값을 갖는다.
이와 같이 제1 패리티 검사 매트릭스를 생성할 때, 생성된 제1 패리티 검사 매트릭스의 미니멈 디스턴스(minimum distance) 또는 걸스(girth)가 최대가 되도록 제1 패리티 검사 매트릭스를 설계하는 것이 바람직하다. 미니멈 디스턴스란 칼럼 벡터(column vector)들의 선형 결합이 선형 종속이 되는 칼럼들의 최소 개수를 말한다. 제1 패리티 검사 매트릭스에서 미니멈 디스턴스가 최대가 되면, 그만큼 퍼포먼스(performance)가 좋아지게 된다. 걸스는 매트릭스의 미니멈 사이클(minimum cycle)로서, 매트릭스의 한 에지(엔트리의 값이 1인 위치)에서 출발해서 가로/세로 방향으로의 인접 에지를 거쳐 자기 자신으로 돌아올 때의 에지들 간의 최소 이동 횟수를 의미한다. 걸스가 클수록 매트릭스의 퍼포먼스가 향상된다.
단계 620에서는 상기 제1 패리티 검사 매트릭스와 제2 정보어 매트릭스를 결합하여 제2 패리티 검사 매트릭스를 생성한다. 도 5와 관련하여 설명하면, H1 매트릭스와 Ha2 매트릭스를 결합하여 제2 패리티 검사 매트릭스인 H2 매트릭스를 생성하는 것이다. 이때 H2 매트릭스의 부호화율은 H1 매트릭스의 부호화율보다 크고, 각각의 칼럼에 대해서 웨이트는 미리 정해진 기준 이하의 값을 갖는다. 이와 같이 제2 패리티 검사 매트릭스를 생성할 때, 상기 제2 패리티 검사 매트릭스의 미니멈 디스턴스 또는 걸스가 최대가 되도록 제2 패리티 검사 매트릭스를 설계하는 것이 바람직하다.
또한, 제2 패리티 검사 매트릭스의 미니멈 디스턴스는 제1 패리티 검사 매트릭스의 미니멈 디스턴스와 같거나 크게 되는 것이 바람직하다.
또한, 제2 패리티 검사 매트릭스의 걸스는 제1 패리티 검사 매트릭스의 걸스와 같거나 크게 되는 것이 바람직하다.
부호화율이 낮으면 낮을수록, 걸스를 크게 설계할 수 있고, 부호화율이 높을수록 설계 가능한 걸스는 작아진다. 일반적으로 LDPC 설계시 걸스 4는 되도록이면 회피하여 설게하고, 보통 걸스 6, 8, 10 정도로 LDPC를 설계한다. 본 발명은 RH2의 걸스가 6인 경우 RH1의 걸스가 8이 가능하다면, 그렇게 설계하도록 하기 위한 것이다. 만일 RH2 설계시에 RH1을 먼저 고려하기 않고, RH2에 대해서만 걸스 6을 설정했다면, RH1의 걸스는 6에 머물 가능성이 있으므로, 그만큼 LDPC의 성능이 떨어지게 되기 때문이다.
도 6에서는 제1 패리티 검사 매트릭스 및 제2 패리티 검사 매트릭스에 대해서만 도시하였으나, 이 방법은 n개의 패리티 검사 매트릭스 설계에까지 차례대로 확장될 수 있다. n이 커질수록 부호화율이 커지고 미니멈 디스턴스는 같거나 작아질 것이다. n이 커질수록 부호화율이 커지고 걸스는 같거나 작아질 것이다.
도 7은 본 발명의 일 실시예에 따른 LDPC(Low Density Parity Check) 부호 설 계 방법에서 마더 매트릭스를 확장하는 방법의 플로우차트이다.
도 7을 참조하면, 마더 매트릭스의 각 인자를 서브 매트릭스로 대체한다(710). 마더 매트릭스는 도 6을 참조하여 설명한 방법에서 나온 최종 결과물인 제 N 패리티 검사 매트릭스를 말한다. 즉, 제 N 패리티 검사 매트릭스의 각 인자를 서브 매트릭스로 대체함으로써 마더 매트릭스를 확장할 수 있다. 마더 매트릭스를 확장하는 방법에 대해서는 도 8을 참조하여 상세히 설명한다.
도 8은 본 발명에 따른 부호 설계 장치의 일 예이다.
도 8을 참조하면, 부호 설계 장치는 마더 매트릭스 생성부(800)와, 마더 매트릭스 확장부(830)를 포함한다. 본 발명에 따른 패리티 검사 매트릭스를 얻기 위해서 마더 매트릭스 생성부(800)만을 이용할 수도 있고, 마더 매트릭스 확장을 위해 마더 매트릭스 확장부(830)를 더 이용할 수도 있다. 마더 매트릭스 확장부(830)는 선택적으로 이용할 수 있다.
마더 매트릭스 생성부(800)는, 제N 정보어 매트릭스 생성부(810)와 제N 패리티 검사 매트릭스 생성부(820)를 포함한다.
제N 정보어 매트릭스 생성부(810)는 제N 정보어 매트릭스를 생성하여 이를 제N 패리티 감사 매트릭스 생성부(820)로 제공한다.
제N 패리티 검사 매트릭스 생성부(820)는 제N 정보어 매트릭스와 패리티 매트릭스 또는 이전 단계에서 생성된 패리티 검사 매트릭스를 이용하여 제 N 패리티 검사 매트릭스를 생성한다. 즉, 제N 패리티 검사 매트릭스 생성부(820)는 최초에는 입력된 패리티 매트릭스와 제1 정보어 매트릭스를 이용하여 제1 패리티 검사 매트 릭스를 생성하고 이를 출력하며, 다음에는, 제N 정보어 매트릭스 생성부(810)로부터 제공된 제2 정보어 매트릭스와, 제1 패리티 검사 매트릭스를 이용하여 제2 패리티 검사 매트릭스를 생성한다. 제N 패리티 검사 매트릭스 생성부(820)는 제N 패리티 검사 매트릭스를 생성할 때 제N 패리티 검사 매트릭스의 미니멈 디스턴스 또는 걸스가 최대가 되도록 제N 패리티 검사 매트릭스를 설계하는 것이 바람직하다. 또한, 생성된 제1 패리티 검사 매트릭스의 미니멈 디스턴스 또는 걸스는 생성된 제2 패리티 검사 매트릭스의 미니멈 디스턴스 또는 걸스보다 크거나 같은 것이 바람직하다.
마더 매트릭스 확장부(830)는 마더 매트릭스 생성부(800)로부터 출력된 마더 매트릭스를 수신하여 마더 매트릭스를 확장한다. 즉, 생성된 마더 매트릭스의 각각의 인자를 서브 매트릭스로 대체하여 마더 매트릭스를 확장하는 것이다.
이와 같이 마더 매트릭스의 각 인자를 각각 서브 매트릭스로 대체할 때는, 서브 매트릭스로 대체된 제1 패리티 검사 매트릭스의 미니멈 디스턴스(minimum distance) 또는 걸스(girth)가 최대가 되도록 상기 서브 매트릭스를 생성하여 상기 생성된 서브 매트릭스로 상기 제1 패리티 검사 매트릭스의 각 인자를 대체하는 것이 바람직하다. 또한, 서브 매트릭스로 대체된 제2 패리티 검사 매트릭스의 미니멈 디스턴스 또는 걸스가 최대가 되도록 상기 서브 매트릭스를 생성하여 상기 생성된 서브 매트릭스로 상기 제2 패리티 검사 매트릭스의 각 인자를 대체하는 것이 바람직하다.
또한, 서브 매트릭스로 대체된 제1 패리티 검사 매트릭스의 미니멈 디스턴스 는 상기 서브 매트릭스로 대체된 제2 패리티 검사 매트릭스의 미니멈 디스턴스보다 크거나 같은 것이 바람직하다.
이와 같이 마더 매트릭스를 확장하는 경우에는, 서브 매트릭스로 대체된 제1 패리티 검사 매트릭스의 미니멈 디스턴스(minimum distance) 또는 걸스(girth)가 최대가 되도록 상기 서브 매트릭스를 생성하여 대체하기 때문에, 마더 매트릭스 생성부(800)에서 반드시 제1 패리티 검사 매트릭스의 미니멈 디스턴스(minimum distance) 또는 걸스(girth)가 최대가 되도록 제1 패리티 검사 매트릭스를 설계하지 않아도 좋다.
또한, 서브 매트릭스로 대체된 제1 패리티 검사 매트릭스의 미니멈 디스턴스가 상기 서브 매트릭스로 대체된 제2 패리티 검사 매트릭스의 미니멈 디스턴스보다 크거나 같도록 되는 조건이 마더 매트릭스 확장부(830)에서 충족된다면, 마더 매트릭스 생성부(800)에서 이와 같은 조건은 충족되지 않아도 좋다.
즉, 마더 매트릭스 확장부(830)에서 미니멈 디스턴스나 걸스에 대한 조건을 충족시키도록 설계된다면, 마더 매트릭스 생성부(800)에서는 미니멈 디스턴스나 걸스에 대한 조건을 충족시키도록 설계되지 않을 수도 있다.
도 9는 본 발명의 일 실시예에 따른 패리티 매트릭스 및 정보어 매트릭스를 도시한 참고도이다.
도 9에 도시된 매트릭스는 마더 매트릭스(mother matrix)인데, 마더 매트릭스 각각의 인자에 대응되는 서브 매트릭스가 있다. Hi(i=1,2,..n)의 미리 정해긴 기준 이하의 웨이트를 가진 칼럼들로 구성된 매트릭스가 RHi이고, RHi의 마더 매트릭스 는 MRHi로 표현될 수 있다. 도 9는 H3 매트릭스를 위한 마더 매트릭스 MRH3를 나타낸다. 패리티 부분을 위한 12*12 MHp 매트릭스에 MRH1(부호화율 1/2)의 위해서 웨이트 3의 칼럼 9개가 추가되어 있고, MRH2(부호화율 2/3)를 위해서 웨이트 3의 칼럼 11개가 추가되어 있으며, MRH3(부호화율 3/4)를 위해서 웨이트 3의 칼럼 11개가 추가되어 있다.
도 10은 도 9에 도시된 패리티 매트릭스 및 정보어 매트릭스에 대해서 본 발명의 일 실시예에 따라 LDPC 부호를 설계한 도면이다.
도 10은 H3 매트릭스를 위한 마더 매트릭스 MRH3에서 MRH1, MRH2, MRH3의 미니멈 디스턴스 및 걸스를 나타낸 것으로서, 도면에서 나타난 바와 같이, 미니멈 디스턴스는 MRH1>MRH2>MRH3를 만족하고, 걸스는 MRH1>MRH2MRH3를 만족한다.
이러한 본 발명의 구조를 만족하기 위한 방법으로, MHp의 1~12까지의 칼럼에 13~43까지의 칼럼을 하나씩(또는 일정 개수의 칼럼으로 구성된 칼럼 세트씩) 순차적으로 추가하게 되는데, 미니멈 디스턴스 또는 걸스가 최대가 되는 웨이트 3의 칼럼을 선택하여 추가하게 된다. 다시 말해서, 웨이트 3의 칼럼을 하나씩 추가하는 경우 첫 12개의 칼럼 MHp의 미니멈 디스턴스 또는 걸스가 최대가 되게 하는 13번째 칼럼을 추가한 다음에, 구성된 13개의 칼럼들에 미니멈 디스턴스 또는 걸스가 최대가 되게 하는 14번째 칼럼을 추가한다. 이러한 식으로 43번째 칼럼까지 추가하여 LDPC 부호 설계를 완성하게 되는 것이다.
웨이트 3의 칼럼 세트(n개의 칼럼으로 구성)씩 추가하는 경우, 첫 12개의 칼럼MHp에 미니멈 디스턴스 또는 걸스가 최대가 되게 하는 첫 번째 웨이트 3의 칼럼 세트를 추가하고, 구성된 12+n의 칼럼들에 미디멈 디스턴스 또는 걸스가 최대가 되게 하는 웨이트 3의 칼럼 세트를 추가한다. 이러한 식으로 43번째 칼럼까지 추가하여 MRH3을 완성한다.
이외에도 위의 두 가지 방법, 즉 칼럼을 하나씩 추가하는 방법과 칼럼 세트를 추가하는 방법을 서로 병행하여 사용할 수도 있다.
도 11은 도 10에 도시된 도면에서 마더 매트릭스를 서브 매트릭스로 대체한 후의 LDPC 부호를 나타낸 도면이다.
도 11은 H3 매트릭스의 패리티 매트릭스 Hp를 제외한 나머지 칼럼들에 대해서 미리 정해진 칼럼 웨이트 이하의 칼럼들로 구성된 각각의 부호화율을 위한 RH1, RH2, RH3 매트릭스와 걸스를 나타낸 도면이다. RH3은 도 10의 마더 매트릭스 MRH3의 각각의 인자를 48*48 서브 매트릭스로 대체함으로써 만들어지는데, 서브 매트릭스의 라이트-쉬프트(right-shift) 값은 본 발명의 걸스에 있어서, RH1RH2RH3 를 만족한다. 이를 위해서, 먼저 MHp로부터 Hp를 생성한 후, MRH3의 13번째 칼럼부터 순차적으로 걸스가 최대가 되게끔 48*48 서브 매트릭스의 라이트-쉬프트 값을 선택하여 설계한다.
도 12A 내지 도 12C는 기존의 LDPC 부호와 본 발명의 일 실시예에 따른 LDPC 부호의 에러율을 도시한 그래프이다.
도 12A 내지 도 12C에는 각각 기존의 부호화율 1/2의 576*1152 H 매트릭스, 부호화율 2/3의 576*1728 H 매트릭스, 부호화율 3/4의 576*2304 H 매트릭스와 본 발명에 따른 576*1152 H1 매트릭스, 576*1728 H2 매트릭스, 576*2304 H3 매트릭스의 에러 정정 후의 비트 에러율(ber) 및 부호어 에러율(cer)이 도시되어 있다. 결과에서 보듯이 각각의 부호화율에서, 기존의 H 매트릭스에서보다 본 발명에 따른 H1, H2, H3 매트릭스에서의 LDPC에서 에러율이 더 낮으므로, 더 좋은 퍼포먼스를 가짐을 알 수 있다.
한편, 상술한 본 발명의 실시예들은 컴퓨터에서 실행될 수 있는 프로그램으로 작성가능하고, 컴퓨터로 읽을 수 있는 기록매체를 이용하여 상기 프로그램을 동작시키는 범용 디지털 컴퓨터에서 구현될 수 있다.
상기 컴퓨터로 읽을 수 있는 기록매체는 마그네틱 저장매체(예를 들면, 롬, 플로피 디스크, 하드디스크 등), 광학적 판독 매체(예를 들면, 시디롬, 디브이디 등) 및 캐리어 웨이브(예를 들면, 인터넷을 통한 전송)와 같은 저장매체를 포함한다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나 타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
전술한 바와 같이 본 발명에 따르면, 에러 정정의 퍼포먼스(performance)를 높이는 가변 부호화율을 가지는 LDPC 부호 설계 방법이 제공된다.
또한 하나의 H 매트릭스로 복수 개의 부호화율에 대응할 수 있어 LDPC 설계의 복잡도가 단순해지는 효과를 가질 수 있다.

Claims (24)

  1. 가변 부호화율을 가지는 LDPC(Low Density Parity Check) 부호 설계 방법에 있어서,
    패리티 매트릭스와 제1 정보어 매트릭스를 결합하여 제1 패리티 검사 매트릭스를 생성하는 단계; 및
    상기 제1 패리티 검사 매트릭스와 제2 정보어 매트릭스를 결합하여 제2 패리티 검사 매트릭스를 생성하는 단계를 포함하는 것을 특징으로 하는 부호 설계 방법.
  2. 제1항에 있어서,
    상기 제1 패리티 검사 매트릭스를 생성하는 단계는,
    상기 제1 패리티 검사 매트릭스의 미니멈 디스턴스(minimum distance) 또는 걸스(girth)가 최대가 되도록 상기 제1 패리티 검사 매트릭스를 설계하는 단계를 포함하고,
    상기 제2 패리티 검사 매트릭스를 생성하는 단계는,
    상기 제2 패리티 검사 매트릭스의 미니멈 디스턴스 또는 걸스가 최대가 되도록 상기 제2 패리티 검사 매트릭스를 설계하는 단계를 포함하는 것을 특징으로 하는 부호 설계 방법.
  3. 제1항에 있어서,
    상기 생성된 제1 패리티 검사 매트릭스의 미니멈 디스턴스 또는 걸스는 상기 생성된 제2 패리티 검사 매트릭스의 미니멈 디스턴스 또는 걸스보다 크거나 같은 것을 특징으로 하는 부호 설계 방법.
  4. 제1항에 있어서,
    상기 패리티 검사 매트릭스 생성 단계는 n(3 이상의 정수)번째로 확장되는 것을 특징으로 하는 부호 설계 방법.
  5. 제1항에 있어서,
    상기 제1 패리티 검사 매트릭스의 부호화율이 상기 제2 패리티 검사 매트릭스의 부호화율보다 작은 것을 특징으로 하는 부호 설계 방법.
  6. 제1항에 있어서,
    상기 제1 정보어 매트릭스 및 상기 제2 정보어 매트릭스는 소정의 웨이트(weight) 이하의 웨이트를 가지는 칼럼으로 구성되는 것을 특징으로 하는 부호 설계 방법.
  7. 제1항에 있어서,
    상기 제2 패리티 검사 매트릭스를 마더(mother) 매트릭스로 하여, 상기 마더 매트릭스의 각 인자를 각각 서브 매트릭스로 대체하는 단계를 더 포함하는 것을 특징으로 하는 부호 설계 방법.
  8. 제7항에 있어서,
    상기 마더 매트릭스의 각 인자를 각각 서브 매트릭스로 대체하는 단계는,
    상기 서브 매트릭스로 대체된 제1 패리티 검사 매트릭스의 미니멈 디스턴스(minimum distance) 또는 걸스(girth)가 최대가 되도록 상기 서브 매트릭스를 생성하여 상기 생성된 서브 매트릭스로 상기 제1 패리티 검사 매트릭스의 각 인자를 대체하는 단계와,
    상기 서브 매트릭스로 대체된 제2 패리티 검사 매트릭스의 미니멈 디스턴스 또는 걸스가 최대가 되도록 상기 서브 매트릭스를 생성하여 상기 생성된 서브 매트릭스로 상기 제2 패리티 검사 매트릭스의 각 인자를 대체하는 단계를 포함하는 것을 특징으로 하는 부호 설계 방법.
  9. 제8항에 있어서,
    상기 서브 매트릭스로 대체된 제1 패리티 검사 매트릭스의 미니멈 디스턴스는 상기 서브 매트릭스로 대체된 제2 패리티 검사 매트릭스의 미니멈 디스턴스보다 크거나 같은 것을 특징으로 하는 부호 설계 방법.
  10. 가변 부호화율을 가지는 LDPC(Low Density Parity Check) 부호어를 저장하는 정보 저장 매체에 있어서,
    상기 부호어는, 패리티 매트릭스와 제1 정보어 매트릭스가 결합된 제1 패리티 검사 매트릭스 및 상기 제1 패리티 검사 매트릭스와 제2 정보어 매트릭스가 결합된 제2 패리티 검사 매트릭스를 포함하는 것을 특징으로 하는 정보 저장 매체.
  11. 제10항에 있어서,
    상기 제1 패리티 검사 매트릭스의 미니멈 디스턴스 또는 걸스는 상기 제2 패리티 검사 매트릭스의 미니멈 디스턴스 또는 걸스보다 크거나 같은 것을 특징으로 하는 정보 저장 매체.
  12. 제10항에 있어서,
    상기 제1 패리티 검사 매트릭스의 부호화율은 상기 제2 패리티 검사 매트릭스의 부호화율보다 작은 것을 특징으로 하는 정보 저장 매체.
  13. 제10항에 있어서,
    상기 제1 정보어 매트릭스 및 상기 제2 정보어 매트릭스는 소정의 웨이트(weight) 이하의 웨이트를 가지는 칼럼으로 구성되는 것을 특징으로 하는 정보 저장 매체.
  14. 제10항에 있어서,
    상기 제2 패리티 검사 매트릭스를 마더(mother) 매트릭스로 하여, 상기 마더 매트릭스의 각 인자가 각각 서브 매트릭스로 대체되어 있는 것을 특징으로 하는 정보 저장 매체.
  15. 제14항에 있어서,
    상기 서브 매트릭스로 대체된 제1 패리티 검사 매트릭스의 미니멈 디스턴스는 상기 서브 매트릭스로 대체된 제2 패리티 검사 매트릭스의 미니멈 디스턴스보다 크거나 같은 것을 특징으로 하는 정보 저장 매체.
  16. 가변 부호화율을 가지는 LDPC(Low Density Parity Check) 부호어 설계 장치에 있어서,
    제N 정보어 매트릭스를 생성하는 정보어 매트릭스 생성부(N은 1 이상의 정수)와,
    상기 생성된 제N 정보어 매트릭스와 패리티 매트릭스 또는 제N-1패리티 검사 매트릭스를 결합하여 제N+1 패리티 검사 매트릭스를 생성하는 패리티 검사 매트릭스 생성부를 포함하는 것을 특징으로 하는 부호어 설계 장치.
  17. 제16항에 있어서,
    상기 패리티 검사 매트릭스 생성부는,
    상기 패리티 매트릭스와 제1 정보어 매트릭스를 결합하여 제1 패리티 검사 매 트릭스를 생성하고, 상기 제1 패리티 검사 매트릭스와 제2 정보어 매트릭스를 결합하여 제2 패리티 검사 매트릭스를 생성하는 것을 특징으로 하는 부호 설계 장치.
  18. 제17항에 있어서,
    상기 패리티 검사 매트릭스 생성부는,
    상기 제1 패리티 검사 매트릭스의 미니멈 디스턴스(minimum distance) 또는 걸스(girth)가 최대가 되도록 상기 제1 패리티 검사 매트릭스를 설계하고, 상기 제2 패리티 검사 매트릭스의 미니멈 디스턴스 또는 걸스가 최대가 되도록 상기 제2 패리티 검사 매트릭스를 설계하는 것을 특징으로 하는 부호 설계 장치.
  19. 제17항에 있어서,
    상기 생성된 제1 패리티 검사 매트릭스의 미니멈 디스턴스 또는 걸스는 상기 생성된 제2 패리티 검사 매트릭스의 미니멈 디스턴스 또는 걸스보다 크거나 같은 것을 특징으로 하는 부호 설계 장치.
  20. 제17항에 있어서,
    상기 제1 패리티 검사 매트릭스의 부호화율이 상기 제2 패리티 검사 매트릭스의 부호화율보다 작은 것을 특징으로 하는 부호 설계 장치.
  21. 제17항에 있어서,
    상기 제1 정보어 매트릭스 및 상기 제2 정보어 매트릭스는 소정의 웨이트(weight) 이하의 웨이트를 가지는 칼럼으로 구성되는 것을 특징으로 하는 부호 설계 장치.
  22. 제17항에 있어서,
    상기 제2 패리티 검사 매트릭스를 마더(mother) 매트릭스로 하여, 상기 마더 매트릭스의 각 인자를 각각 서브 매트릭스로 대체하는 마더 매트릭스 확장부를 더 포함하는 것을 특징으로 하는 부호 설계 장치.
  23. 제22항에 있어서,
    상기 마더 매트릭스 확장부는,
    상기 서브 매트릭스로 대체된 제1 패리티 검사 매트릭스의 미니멈 디스턴스(minimum distance) 또는 걸스(girth)가 최대가 되도록 상기 서브 매트릭스를 생성하여 상기 생성된 서브 매트릭스로 상기 제1 패리티 검사 매트릭스의 각 인자를 대체하고,
    상기 서브 매트릭스로 대체된 제2 패리티 검사 매트릭스의 미니멈 디스턴스 또는 걸스가 최대가 되도록 상기 서브 매트릭스를 생성하여 상기 생성된 서브 매트릭스로 상기 제2 패리티 검사 매트릭스의 각 인자를 대체하는 것을 특징으로 하는 부호 설계 장치.
  24. 제23항에 있어서,
    상기 서브 매트릭스로 대체된 제1 패리티 검사 매트릭스의 미니멈 디스턴스는 상기 서브 매트릭스로 대체된 제2 패리티 검사 매트릭스의 미니멈 디스턴스보다 크거나 같은 것을 특징으로 하는 부호 설계 장치.
KR1020070049957A 2007-05-22 2007-05-22 가변 부호화율을 가지는 ldpc 부호 설계 방법, 장치 및그 정보 저장 매체 KR20080102902A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020070049957A KR20080102902A (ko) 2007-05-22 2007-05-22 가변 부호화율을 가지는 ldpc 부호 설계 방법, 장치 및그 정보 저장 매체
US11/958,498 US20080294963A1 (en) 2007-05-22 2007-12-18 Method and apparatus for designing low density parity check code with multiple code rates, and information storage medium thereof
EP08712171A EP2156564A4 (en) 2007-05-22 2008-01-23 METHOD AND DEVICE FOR DESIGNING A LDPC CODE WITH MULTIPLE CODER DATA AND INFORMATION STORAGE MEDIUM THEREFOR
CN200880012408A CN101663823A (zh) 2007-05-22 2008-01-23 设计多码率的低密度奇偶校验码的方法和设备及其信息存储介质
JP2010509262A JP2010528522A (ja) 2007-05-22 2008-01-23 可変符号化率を有するldpc符号生成方法、装置及びその情報記録媒体
PCT/KR2008/000410 WO2008143396A1 (en) 2007-05-22 2008-01-23 Method and apparatus for designing low density parity check code with multiple code rates, and information storage medium thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070049957A KR20080102902A (ko) 2007-05-22 2007-05-22 가변 부호화율을 가지는 ldpc 부호 설계 방법, 장치 및그 정보 저장 매체

Publications (1)

Publication Number Publication Date
KR20080102902A true KR20080102902A (ko) 2008-11-26

Family

ID=40032064

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070049957A KR20080102902A (ko) 2007-05-22 2007-05-22 가변 부호화율을 가지는 ldpc 부호 설계 방법, 장치 및그 정보 저장 매체

Country Status (6)

Country Link
US (1) US20080294963A1 (ko)
EP (1) EP2156564A4 (ko)
JP (1) JP2010528522A (ko)
KR (1) KR20080102902A (ko)
CN (1) CN101663823A (ko)
WO (1) WO2008143396A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101227328B1 (ko) * 2012-01-12 2013-01-28 단국대학교 산학협력단 가변 부호화율 결합 상태 체크 코드 부호화 및 복호화 방법과 이를 위한 장치
KR20130135746A (ko) * 2012-06-01 2013-12-11 한국전자통신연구원 지상파 클라우드 방송을 위한 ldpc 부호
KR20140046386A (ko) * 2012-10-10 2014-04-18 에이취지에스티 네덜란드 비.브이. 고착 고장을 갖는 메모리 셀들을 수용하기 위한 데이터의 부호화 및 복호화
CN105320573A (zh) * 2014-07-28 2016-02-10 群联电子股份有限公司 解码方法、存储器存储装置及存储器控制电路单元

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090126829A (ko) * 2008-06-05 2009-12-09 삼성전자주식회사 반복 복호 방법과 반복 복호 장치
JP2010199811A (ja) * 2009-02-24 2010-09-09 Fanuc Ltd 制御装置のメモリシステム
US8631299B2 (en) 2009-11-17 2014-01-14 Mitsubishi Electric Corporation Error correction encoding method and device, and communication system using the same
JP6542132B2 (ja) * 2013-02-13 2019-07-10 クゥアルコム・インコーポレイテッドQualcomm Incorporated 高レート、高並列性、および低エラーフロアのために、疑似巡回構成を使用し、パンクチャするldpc設計
CN104518802B (zh) * 2013-09-30 2017-12-12 中国科学院声学研究所 一种基于似然比信息对ldpc编码进行解码的方法及系统
CN105811996B (zh) 2014-12-30 2019-12-06 华为技术有限公司 一种基于准循环ldpc的数据处理方法及系统
US9722633B2 (en) * 2015-02-11 2017-08-01 Mitsubishi Electric Research Laboratories, Inc. Method and system for reliable data communications with adaptive multi-dimensional modulations for variable-iteration decoding
CN104639178B (zh) * 2015-03-06 2018-04-27 中山大学 一种基于ldpc码的动态列更新译码方法
WO2018027497A1 (en) * 2016-08-08 2018-02-15 Nokia Technologies Oy Inter-block modifications to generate sub-matrix of rate compatible parity check matrix
KR20180027803A (ko) * 2016-09-07 2018-03-15 에스케이하이닉스 주식회사 메모리 컨트롤러, 반도체 메모리 시스템 및 그것의 동작 방법
CN110089036B (zh) * 2016-12-27 2021-02-23 华为技术有限公司 一种数据传输方法、发送设备和接收设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502609B1 (ko) * 2002-11-21 2005-07-20 한국전자통신연구원 Ldpc 코드를 이용한 부호화기 및 부호화 방법
KR100996029B1 (ko) * 2003-04-29 2010-11-22 삼성전자주식회사 저밀도 패리티 검사 코드의 부호화 장치 및 방법
KR100809619B1 (ko) * 2003-08-26 2008-03-05 삼성전자주식회사 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법
JP4212548B2 (ja) * 2003-12-26 2009-01-21 株式会社東芝 無線送信装置、無線受信装置、無線送信方法及び無線受信方法
US7260763B2 (en) * 2004-03-11 2007-08-21 Nortel Networks Limited Algebraic low-density parity check code design for variable block sizes and code rates
KR20050118056A (ko) * 2004-05-12 2005-12-15 삼성전자주식회사 다양한 부호율을 갖는 Block LDPC 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치
KR100946905B1 (ko) * 2005-09-27 2010-03-09 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호 송수신 장치 및 방법
US7707479B2 (en) * 2005-12-13 2010-04-27 Samsung Electronics Co., Ltd. Method of generating structured irregular low density parity checkcodes for wireless systems
US7607075B2 (en) * 2006-07-17 2009-10-20 Motorola, Inc. Method and apparatus for encoding and decoding data
KR100833515B1 (ko) * 2006-12-05 2008-05-29 한국전자통신연구원 가변 정보 길이 및 가변 부호율을 가진 ldpc 부호의패리티 검사 행렬 생성 방법, 부/복호화 방법 및 이를이용하는 장치

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101227328B1 (ko) * 2012-01-12 2013-01-28 단국대학교 산학협력단 가변 부호화율 결합 상태 체크 코드 부호화 및 복호화 방법과 이를 위한 장치
KR20130135746A (ko) * 2012-06-01 2013-12-11 한국전자통신연구원 지상파 클라우드 방송을 위한 ldpc 부호
US9621190B2 (en) 2012-06-01 2017-04-11 Electronics And Telecommunications Research Institute Low density parity check code for terrestrial cloud broadcast
US10236912B2 (en) 2012-06-01 2019-03-19 Electronics And Telecommunications Research Institute Low density parity check code for terrestrial cloud broadcast
US10715179B2 (en) 2012-06-01 2020-07-14 Electronics And Telecommunications Research Institute Low density parity check code for terrestrial cloud broadcast
KR20140046386A (ko) * 2012-10-10 2014-04-18 에이취지에스티 네덜란드 비.브이. 고착 고장을 갖는 메모리 셀들을 수용하기 위한 데이터의 부호화 및 복호화
CN105320573A (zh) * 2014-07-28 2016-02-10 群联电子股份有限公司 解码方法、存储器存储装置及存储器控制电路单元
CN105320573B (zh) * 2014-07-28 2019-06-14 群联电子股份有限公司 解码方法、存储器存储装置及存储器控制电路单元

Also Published As

Publication number Publication date
WO2008143396A1 (en) 2008-11-27
CN101663823A (zh) 2010-03-03
JP2010528522A (ja) 2010-08-19
EP2156564A1 (en) 2010-02-24
EP2156564A4 (en) 2012-09-12
US20080294963A1 (en) 2008-11-27

Similar Documents

Publication Publication Date Title
KR20080102902A (ko) 가변 부호화율을 가지는 ldpc 부호 설계 방법, 장치 및그 정보 저장 매체
JP4820368B2 (ja) Ldpcコードを用いた符号化及び復号化方法
KR101208546B1 (ko) 저밀도 패리티 체크 행렬을 이용한 부호화 및 복호화 방법
KR100641052B1 (ko) Ldpc 부호기 및 복호기, 및 ldpc 부호화 방법 및복호화 방법
US7536623B2 (en) Method and apparatus for generating a low-density parity check code
US8583980B2 (en) Low density parity check (LDPC) code
JP4519902B2 (ja) 可変ブロック長を有するブロック低密度パリティ検査符号の符号化/復号化装置及び方法
US8341492B2 (en) Quasi-cyclic LDPC (low density parity check) code construction
US8966336B2 (en) Selective merge and partial reuse LDPC (low density parity check) code construction for limited number of layers belief propagation (BP) decoding
JP2008503975A (ja) Ldpcコードを用いた可変コードレート適応符号化及び復号化方法
KR20070034904A (ko) 가변 부호화율을 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법
US20100269011A1 (en) Apparatus and method for decoding low density parity check code using prototype matrix
US8386906B2 (en) Multi-CSI (cyclic shifted identity) sub-matrix based LDPC (low density parity check) codes
KR20100039294A (ko) 부호화 방법 및 부호화 장치
US7814403B2 (en) Method of encoding and decoding using low density parity check code
KR101216075B1 (ko) 채널 코드를 이용한 복호화 및 복호화 장치
KR101370903B1 (ko) Ldpc 코드를 이용한 부호화 및 복호화 방법
KR101405961B1 (ko) Ldpc 코드를 이용한 부호화/복호화 방법
KR20060013197A (ko) Ldpc 코드를 이용한 부호화 방법 및 부호화를 위한컴퓨터로 읽을 수 있는 기록 매체
KR101435831B1 (ko) 패리티 검사 행렬 생성 방법
KR101354731B1 (ko) 통신 시스템에서 연접 저밀도 생성 행렬 부호 부호화/복호장치 및 방법
KR100999272B1 (ko) 저 밀도 패리티 검사 코드의 부호화 장치 및 그 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid