KR100833515B1 - 가변 정보 길이 및 가변 부호율을 가진 ｌｄｐｃ 부호의패리티 검사 행렬 생성 방법, 부/복호화 방법 및 이를이용하는 장치 - Google Patents

가변 정보 길이 및 가변 부호율을 가진 ｌｄｐｃ 부호의패리티 검사 행렬 생성 방법, 부/복호화 방법 및 이를이용하는 장치 Download PDF

Info

Publication number
KR100833515B1
KR100833515B1 KR1020070021965A KR20070021965A KR100833515B1 KR 100833515 B1 KR100833515 B1 KR 100833515B1 KR 1020070021965 A KR1020070021965 A KR 1020070021965A KR 20070021965 A KR20070021965 A KR 20070021965A KR 100833515 B1 KR100833515 B1 KR 100833515B1
Authority
KR
South Korea
Prior art keywords
parity check
check matrix
information
parity
basic
Prior art date
Application number
KR1020070021965A
Other languages
English (en)
Inventor
오종의
윤찬호
정민호
이유로
이석규
유희정
방승찬
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to PCT/KR2007/005478 priority Critical patent/WO2008069460A1/en
Priority to US12/517,763 priority patent/US20100325511A1/en
Application granted granted Critical
Publication of KR100833515B1 publication Critical patent/KR100833515B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H03M13/1188—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal wherein in the part with the double-diagonal at least one column has an odd column weight equal or greater than three
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6393—Rate compatible low-density parity check [LDPC] codes

Abstract

가변 정보 길이 및 가변 부호율을 가진 LDPC 부호의 패리티 검사 행렬 생성 방법, 부/복호화 방법 및 이를 이용하는 장치가 개시된다. 이 패리티 검사 행렬 생성 방법은, 제1 정보블록 및 패리티블록으로 이루어진 제1 패리티 검사 행렬을 생성하는 제1 패리티 검사 행렬 생성 단계 및 생성된 제m-1(1<m≤M, M은 2이상의 자연수) 패리티 검사 행렬에 제m 정보블록을 추가하여 제m 패리티 검사 행렬을 생성하는 제m 패리티 검사 행렬 생성 단계를 포함한다. 본 발명에 따르면, 낮은 부/복호화 복잡도(low complexity for encoding/decoding)를 가지며, 우수한 오류 정정 및 감지(correction and detection of error) 성능을 가진 가변 정보 길이 및 가변 부호율의 LDPC 부호를 제공할 수 있다.
저밀도 패리티 검사 부호, 가변 정보 길이, 가변 부호율, 패리티 검사행렬 행 분해, 정보 단축, 천공

Description

가변 정보 길이 및 가변 부호율을 가진 ＬＤＰＣ 부호의 패리티 검사 행렬 생성 방법, 부/복호화 방법 및 이를 이용하는 장치{Parity check matrix generating method, encoding/decoding method for LDPC code with variable information length and apparatus using the same}
도 1은 5× 5의 순환 순열 행렬(cyclic-permutation matrix)들을 예시한다.
도 2는 본 발명의 일실시예에 따른 LDPC 패리티 검사 행렬들을 포함하는 테이블이다.
도 3은 도 2의 테이블에 예시된 패리티 검사 행렬들간의 관계를 구조적으로 설명하기 위한 도면이다.
도 4는 456 비트인 패리티 길이를 가지고 5개의 부호율을 지원하는 패리티 검사 행렬을 예시하는 도면이다.
도 5는 도 4의 패리티 검사 행렬 중 패리티 블록인 행렬 P1을 예시하는 도면이다.
도 6 내지 도 10은 도 4의 제1 내지 제5 정보 블록인 C10, C11, C12, C13, C14를 예시하는 도면이다.
도 11 내지 도 13은 각각 912 비트, 1368비트, 1824 비트인 패리티 길이를 가지고 5개의 부호율을 지원하는 패리티 검사 행렬을 예시하는 도면이다.
도 14는 본 발명의 일실시예에 따른 행 분해 방식을 표현한 수학식 1을 나타낸다.
도 15는 패리티 검사 행렬에 정보 단축 기법 및 천공 기법을 적용하는 개념을 설명하기 위한 도면이다.
도 16 내지 도 17은 본 발명의 일실시예에 따른 패리티 검사 행렬 생성 장치의 구성을 나타내는 블록도이다.
도 18은 본 발명의 일실시예에 따른 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 부호화 장치의 구성을 나타내는 블록도이다.
도 19는 본 발명의 일실시예에 따른 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 복호화 장치의 구성을 나타내는 블록도이다.
도 20 내지 도 21은 본 발명의 일실시예에 따른 패리티 검사 행렬 생성 방법을 나타내는 흐름도이다.
도 22는 본 발명의 일실시예에 따른 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 부호화 방법을 나타내는 흐름도이다.
도 23은 본 발명의 일실시예에 따른 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 복호화 방법을 나타내는 흐름도이다.
본 발명은 유/무선 통신시스템의 오류 정정 부호(error correction code)에 관한 것으로, 보다 상세하게는 가변 정보 길이 및 가변 부호율을 가진 저밀도 패리티검사(Low-Density Parity-Check : 이하, LDPC) 부호를 위한 패리티 검사 행렬 생성 방법, 부/복호화 방법 및 이를 이용한 장치에 관한 것이다.
유/무선 통신 시스템 상의 전송 신호(transmitted signal)는 전송 채널(transmission channel) 상의 잡음(noise), 간섭(interference) 및 감쇠(fading) 등을 겪게 되며, 이로 인해, 수신단이 이 전송 신호를 복조할 수 없는 경우가 발생한다.
전송 속도가 높아질수록 높아지는 오류 발생율을 줄이기 위한 여러 가지 기법 중 대표적인 기법이 오류 정정 부호를 사용하는 기법이다. 최근, 거의 모든 무선통신 시스템에는 오류정정부호가 적용되고 있으며, 특히, LDPC 부호가, 우수한 오류 정정 성능면 뿐만 아니라, 낮은 복잡도로 고속 복호기를 구현할 수 있다는 면에서, 차세대 고용량 무선 통신 시스템을 위한 오류 정정 부호로서 각광받고 있다.
LDPC 부호에 대한 복호화 방법으로, 직렬 또는 부분 병렬 처리 방식을 사용하는 복호화 방법과 병렬 처리 방식을 사용하는 복호화 방법이 있다. 전자의 방법은, 적은 수의 공용의 변수 노드(variable node) 처리 블록 및 공용의 검사 노드(check node) 처리 블록을 반복 사용함으로써, 하드웨어 사이즈가 줄어드는 장점이 있지만, 고속 복호를 지원할 수 없다는 단점이 있다. 반면, 후자의 방법은, 각 패리티 검사 행렬에 최적화된 변수 노드 처리 블록 및 검사 노드 처리 블록을 구비하여 병렬 정보 교환을 수행함으로써, 고속 복호를 지원할 수는 있지만, 하드웨어 사이즈가 크며, 다양한 부호율을 지원할수록 하드웨어 사이즈의 증가를 초래한다는 단점이 있다.
한편, 하이브리드 자동 재전송 요구(Hybrid Automatic Repeat reQuest : H-ARQ)를 수행하거나, 채널 상태에 적응적인 변조 및 부호화 기법(modulation and coding scheme : 이하, MCS)을 적용하기 위해서, 유/무선 통신 시스템은 가변 정보 길이 및 가변 부호율을 가진 오류 정정 부호를 사용할 필요가 있다. 이러한 요구에 부응하여 다양한 MCS 레벨을 지원하기 위한 종래의 복호화 방법은, 각각의 정보 길이 및 부호율 별로 최적화된 복호기를 따로 구현하는 방법, 하나의 하드웨어를 사용하되, 정보 단축(information shortening) 기법 또는 천공 기법을 적용하는 방법이 있다. 그러나, 전자의 방법은 하드웨어 사이즈가 커진다는 단점이 있으며, 후자의 방법은, 정보 단축 기법 또는 패리티 천공 기법의 무작위적인 적용은 LDPC 부호의 오류 정정 성능에 대한 심한 열화를 초래한다는 면에서 불리한 점이 있다.
상술한 바와 같이, 수기가급의 처리속도를 요구하는 초고속 무선 통신 시스템을 위해서는, 병렬 처리 방식의 복호화 방법이 유리하며, 최근 각광 받는 적응 변조 및 부호화 기법을 효과적으로 적용하기 위해서는, 우수한 오류 정정 성능을 가진 가변 정보 길이 및 가변 부호율의 LDPC 부호가 요구된다. 또한, 이러한 LDPC 부호의 부/복호화의 복잡도도 작아야 한다.
따라서, 병렬 처리 방식의 하드웨어 하나만을 가지고 가변 정보 길이 및 가변 부호율의 복호화기를 용이하게 구현가능하게 하며, 부호화 복잡도를 줄이며, 오류 정정 성능이 우수한 LDPC 부호가 요구되며, 이를 위해 이 LDPC 부호에 해당되는 패리티 검사 행렬을 생성하는 방법, 부/복호화 방법 및 이를 이용하는 장치가 요구 된다.
본 발명이 이루고자 하는 기술적 과제는, 부/복호화의 복잡도가 작으며, 고속 복호화, 가변 정보 길이 및 가변 부호율을 지원하는 우수한 오류 정정 성능의 LDPC 부호를 제공함에 있으며, 이러한 LDPC 부호의 패리티 검사 행렬 생성 방법, 부/복호화 방법 및 이를 이용하는 장치를 제공하는 데 있다.
상기의 기술적 과제를 이루기 위한, 본 발명에 의한 가변 정보 길이 및 가변 부호율을 가진 LDPC 부호의 패리티 검사 행렬 생성 방법은 제1 정보블록 및 패리티블록으로 이루어진 제1 패리티 검사 행렬을 생성하는 제1 패리티 검사 행렬 생성 단계 및 생성된 제m-1(1<m≤M, M은 2이상의 자연수) 패리티 검사 행렬에 제m 정보블록을 추가하여 제m 패리티 검사 행렬을 생성하는 제m 패리티 검사 행렬 생성 단계를 포함한다.
바람직하게, 상기 제m(1≤m≤M) 패리티 검사 행렬 생성 단계는, 차수 분포(degree distribution) 및 싸이클 분포(cycle distribution)의 최적화를 수행하여 상기 제m 패리티 검사 행렬을 생성하는 단계를 포함한다.
바람직하게, 상기 패리티 검사 행렬 생성 방법은, 상기 제1 내지 제M 패리티 검사 행렬 중 적어도 하나에 정보 단축(information shortening)을 적용하여 상기 제1 내지 제M 패리티 검사 행렬과 다른 적어도 하나의 패리티 검사 행렬을 생성하는 정보 단축 단계를 더 포함한다.
바람직하게, 상기 패리티 검사 행렬 생성 방법은, 상기 제1 내지 제M 패리티 검사 행렬 중 적어도 하나에 천공(puncturing) 기법을 적용하여 상기 제1 내지 제M 패리티 검사 행렬과 다른 적어도 하나의 패리티 검사 행렬을 생성하는 천공 단계를 더 포함한다. 바람직하게, 상기 천공 단계는, 정보 블록에 대한 천공을 수행하는 단계를 포함한다. 바람직하게, 상기 천공 단계는, 패리티 블록에 대한 천공을 수행하는 단계를 포함한다.
상기의 기술적 과제를 이루기 위한, 본 발명에 의한 가변 정보 길이 및 가변 부호율을 가진 LDPC 부호의 패리티 검사 행렬 생성 방법은 적어도 하나의 기본 패리티 검사 행렬을 생성하는 기본 패리티 검사 행렬 생성 단계 및 상기 기본 패리티 검사 행렬의 정보블록에 행 분해를 적용하고, 상기 기본 패리티 검사 행렬의 패리티블록을 확장하는 방식으로 적어도 하나의 확장 패리티 검사 행렬을 생성하는 확장 패리티 검사 행렬 생성 단계를 포함한다.
바람직하게, 상기 기본 패리티 검사 행렬 생성 단계는, 제1 기본 정보블록 및 기본 패리티블록으로 이루어진 상기 제1 기본 패리티 검사 행렬을 생성하고, 생성된 제m-1(1<m≤M, M은 2이상의 자연수) 기본 패리티 검사 행렬에 제m 기본정보블록을 추가하여 제m 기본 패리티 검사 행렬을 생성하는 단계를 포함하고, 상기 확장 패리티 검사 행렬 생성 단계는, 상기 기본패리티블록을 확장하여 확장 패리티블록을 생성하고, 상기 제m(1≤m≤M) 기본 정보블록에 행 분해를 적용하여 제m 확장 정보블록을 생성하여, 상기 확장패리티블록 및 상기 제1 내지 제 m 확장 정보블록으로 이루어진 제m 확장 패리티 검사 행렬을 생성하는 단계를 포함한다.
바람직하게, 상기 확장 패리티 검사 행렬 생성 단계는, 상기 기본 패리티블록과 동일한 구조로 상기 확장 패리티 블록을 생성하는 단계를 포함한다. 바람직하게, 상기 기본 패리티 블록 및 상기 확장 패리티 블록은, 이중 대각 행렬 형태를 갖는다.
바람직하게, 상기 기본 패리티 검사 행렬 생성 단계는 차수 분포(degree distribution) 및 싸이클 분포(cycle distribution)의 최적화를 수행하여 상기 기본 패리티 검사 행렬을 생성하는 단계를 포함하고, 상기 확장 패리티 검사 행렬 생성 단계는 차수 분포(degree distribution) 및 싸이클 분포(cycle distribution)의 최적화를 수행하여 상기 확장 패리티 검사 행렬을 생성하는 단계를 포함한다.
바람직하게, 상기 패리티 검사 행렬 생성 방법은, 상기 기본 패리티 검사 행렬 및 상기 확장 패리티 검사 행렬 중 적어도 하나에 정보 단축(information shortening)을 적용하여 상기 기본 패리티 검사 행렬 및 상기 확장 패리티 검사 행렬과 다른 적어도 하나의 패리티 검사 행렬을 생성하는 정보 단축 단계를 더 포함한다.
바람직하게, 상기 패리티 검사 행렬 생성 방법은, 상기 기본 패리티 검사 행렬 및 상기 확장 패리티 검사 행렬 중 적어도 하나에 천공(puncturing) 기법을 적용하여 상기 기본 패리티 검사 행렬 및 상기 확장 패리티 검사 행렬과 다른 적어도 하나의 패리티 검사 행렬을 생성하는 천공 단계를 더 포함한다. 바람직하게, 상기 천공 단계는, 정보블록에 대한 천공을 수행하는 단계를 포함한다. 바람직하게, 상기 천공 단계는, 패리티 블록에 대한 천공을 수행하는 단계를 포함한다.
상기의 기술적 과제를 이루기 위한, 본 발명에 의한 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 부호화 방법은 복수 개의 패리티 검사 행렬 중에서, 입력 부호화 파라미터(inputted coding parameter)에 해당되는 패리티 검사 행렬을 선택하는 패리티 검사 행렬 선택 단계 및 상기 선택된 패리티 검사 행렬을 기반으로, 입력된 정보어(information word)를 부호화하는 부호화 단계를 포함하고, 상기 복수 개의 패리티 검사 행렬은 제1 정보 블록 및 패리티 블록으로 이루어진 제1 패리티 검사 행렬 및 제m-1(1≤m≤M, M은 2이상의 자연수) 패리티 검사 행렬에 제m 정보블록이 추가된 제m 패리티 검사 행렬을 포함한다.
바람직하게, 상기 입력 부호화 파라미터는, 부호율(code rate) 및 상기 입력된 정보어의 길이(length)를 포함한다.
바람직하게, 상기 복수 개의 패리티 검사 행렬은, 상기 제1 내지 제M 패리티 검사 행렬 중 적어도 하나에 정보 단축(information shortening)을 적용하여 생성되는 적어도 하나의 패리티 검사 행렬을 더 포함한다.
바람직하게, 상기 복수 개의 패리티 검사 행렬은, 상기 제1 내지 제M 패리티 검사 행렬 중 적어도 하나에 천공(puncturing) 기법을 적용하여 생성되는 적어도 하나의 패리티 검사 행렬을 더 포함한다.
상기의 기술적 과제를 이루기 위한, 본 발명에 의한 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 부호화 방법은 복수 개의 패리티 검사 행렬 중에서, 입력 부호화 파라미터에 해당되는 패리티 검사 행렬을 선택하는 패리티 검사 행렬 선택 단계 및 상기 선택된 패리티 검사 행렬을 기반으로, 입력된 정보어를 부호화하는 부호화 단계를 포함하고, 상기 복수 개의 패리티 검사 행렬은, 적어도 하나의 기본 패리티 검사 행렬 및 상기 기본 패리티 검사 행렬의 정보블록에 행 분해를 적용하고, 상기 기본 패리티 검사 행렬의 패리티블록을 확장하는 방식으로 생성되는 적어도 하나의 확장 패리티 검사 행렬을 포함한다.
바람직하게, 상기 입력 부호화 파라미터는, 부호율 및 상기 입력된 정보어의 길이를 포함한다.
바람직하게, 상기 복수 개의 패리티 검사 행렬은, 상기 기본 패리티 검사 행렬 및 상기 확장 패리티 검사 행렬 중 적어도 하나에 정보 단축(information shortening)을 적용하여 생성되는 적어도 하나의 패리티 검사 행렬을 더 포함한다.
바람직하게, 상기 복수 개의 패리티 검사 행렬은, 상기 기본 패리티 검사 행렬 및 상기 확장 패리티 검사 행렬 중 적어도 하나에 천공(puncturing) 기법을 적용하여 생성되는 적어도 하나의 패리티 검사 행렬을 더 포함한다.
상기의 기술적 과제를 이루기 위한, 본 발명에 의한 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 복호화 방법은 복수 개의 패리티 검사 행렬 중에서, 입력 복호화 파라미터(inputted decoding parameter)에 해당되는 패리티 검사 행렬을 선택하는 패리티 검사 행렬 선택 단계 및 상기 선택된 패리티 검사 행렬을 기반으로, 수신 부호어(received codeword)를 복호화하는 복호화 단계를 포함하고, 상기 복수 개의 패리티 검사 행렬은 제1 정보 블록 및 패리티 블록으로 이루어진 제1 패리티 검사 행렬 및 제m-1(1<m≤M, M은 2이상의 자연수) 패리티 검사 행렬에 제m 정보블록이 추가된 제m 패리티 검사 행렬을 포함한다.
바람직하게, 상기 입력 복호화 파라미터는, 상기 수신 부호어의 부호율 및 정보 길이(information length)를 포함한다.
바람직하게, 상기 복수 개의 패리티 검사 행렬은, 상기 제1 내지 제M 패리티 검사 행렬 중 적어도 하나에 정보 단축(information shortening)을 적용하여 생성되는 적어도 하나의 패리티 검사 행렬을 더 포함하고, 상기 복호화 단계는, 상기 선택된 패리티 검사 행렬이 정보 단축이 적용된 행렬이 경우, 정보 단축 비트(information-shortened bit)가 0의 값일 확률을 1로 설정하여, 복호화를 수행하는 단계를 포함한다.
바람직하게, 상기 복수 개의 패리티 검사 행렬은, 상기 제1 내지 제M 패리티 검사 행렬 중 적어도 하나에 천공(puncturing) 기법을 적용하여 생성되는 적어도 하나의 패리티 검사 행렬을 더 포함하고, 상기 복호화 단계는, 상기 선택된 패리티 검사 행렬이 천공 기법이 적용된 행렬인 경우, 천공된 비트(punctured bit)가 1의 값일 확률을 1/2로 설정하여, 복호화를 수행하는 단계를 포함한다.
상기의 기술적 과제를 이루기 위한, 본 발명에 의한 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 복호화 방법은 복수 개의 패리티 검사 행렬 중에서, 입력 복호화 파라미터에 해당되는 패리티 검사 행렬을 선택하는 패리티 검사 행렬 선택 단계 및 상기 선택된 패리티 검사 행렬을 기반으로, 수신 부호어를 복호화하는 복호화 단계를 포함하고, 상기 복수 개의 패리티 검사 행렬은, 적어도 하나의 기본 패리티 검사 행렬 및 상기 기본 패리티 검사 행렬의 정보블록에 행 분해를 적용하고, 상기 기본 패리티 검사 행렬의 패리티블록을 확장하는 방식으로 생성되는 적어 도 하나의 확장 패리티 검사 행렬을 포함한다.
바람직하게, 상기 입력 복호화 파라미터는, 상기 수신 부호어의 부호율 및 정보 길이(information length)를 포함한다.
바람직하게, 상기 복수 개의 패리티 검사 행렬은, 상기 제1 내지 제M 패리티 검사 행렬 중 적어도 하나에 정보 단축(information shortening)을 적용하여 생성되는 적어도 하나의 패리티 검사 행렬을 더 포함하고, 상기 복호화 단계는, 상기 선택된 패리티 검사 행렬이 정보 단축이 적용된 행렬이 경우, 정보 단축 비트가 0의 값일 확률을 1로 설정하여, 복호화를 수행하는 단계를 포함한다.
바람직하게, 상기 복수 개의 패리티 검사 행렬은, 상기 제1 내지 제M 패리티 검사 행렬 중 적어도 하나에 천공(puncturing) 기법을 적용하여 생성되는 적어도 하나의 패리티 검사 행렬을 더 포함하고, 상기 복호화 단계는, 상기 선택된 패리티 검사 행렬이 천공 기법이 적용된 행렬인 경우, 천공된 비트가 1의 값일 확률을 1/2로 설정하여, 복호화를 수행하는 단계를 포함한다.
상기의 기술적 과제를 이루기 위한, 본 발명에 의한 가변 정보 길이 및 가변 부호율을 가진 LDPC 부호의 패리티 검사 행렬 생성 장치는 제1 정보블록 및 패리티블록으로 이루어진 제1 패리티 검사 행렬을 생성하는 제1 패리티 검사 행렬 생성부 및 생성된 제m-1(1<m≤M, M은 2이상의 자연수) 패리티 검사 행렬에 제m 정보블록을 추가하여 제m 패리티 검사 행렬을 생성하는 제m 패리티 검사 행렬 생성부를 포함한다.
바람직하게, 상기 제m(1≤m≤M) 패리티 검사 행렬 생성부는, 차수 분 포(degree distribution) 및 싸이클 분포(cycle distribution)의 최적화를 수행하여 상기 제m 패리티 검사 행렬을 생성한다.
바람직하게, 상기 패리티 검사 행렬 생성 장치는 상기 제1 내지 제M 패리티 검사 행렬 중 적어도 하나에 정보 단축(information shortening)을 적용하여 상기 제1 내지 제M 패리티 검사 행렬과 다른 적어도 하나의 패리티 검사 행렬을 생성하는 정보 단축부를 더 포함한다.
바람직하게, 상기 패리티 검사 행렬 생성 장치는 상기 제1 내지 제M 패리티 검사 행렬 중 적어도 하나에 천공(puncturing) 기법을 적용하여 상기 제1 내지 제M 패리티 검사 행렬과 다른 적어도 하나의 패리티 검사 행렬을 생성하는 천공부를 더 포함한다.
상기의 기술적 과제를 이루기 위한, 본 발명에 의한 가변 정보 길이 및 가변 부호율을 가진 LDPC 부호의 패리티 검사 행렬 생성 장치는 적어도 하나의 기본 패리티 검사 행렬을 생성하는 기본 패리티 검사 행렬 생성부 및 상기 기본 패리티 검사 행렬의 정보블록에 행 분해를 적용하고, 상기 기본 패리티 검사 행렬의 패리티블록을 확장하는 방식으로 적어도 하나의 확장 패리티 검사 행렬을 생성하는 확장 패리티 검사 행렬 생성부를 포함한다.
바람직하게, 상기 기본 패리티 검사 행렬 생성부는, 제1 기본 정보블록 및 기본 패리티블록으로 이루어진 상기 제1 기본 패리티 검사 행렬을 생성하고, 생성된 제m-1(1<m≤M, M은 2이상의 자연수) 기본 패리티 검사 행렬에 제m 기본정보블록을 추가하여 제m 기본 패리티 검사 행렬을 생성하고, 상기 확장 패리티 검사 행렬 생성부는, 상기 기본패리티블록을 확장하여 확장 패리티블록을 생성하고, 상기 제m(1≤m≤M) 기본 정보블록에 행 분해를 적용하여 제m 확장 정보블록을 생성하여, 상기 확장패리티블록 및 상기 제1 내지 제 m 확장 정보블록으로 이루어진 제m 확장 패리티 검사 행렬을 생성한다.
바람직하게, 상기 확장 패리티 검사 행렬 생성부는, 상기 기본 패리티블록과 동일한 구조로 상기 확장 패리티 블록을 생성한다. 바람직하게, 상기 기본 패리티 블록 및 상기 확장 패리티 블록은, 이중 대각 행렬 형태를 갖는다.
바람직하게, 상기 기본 패리티 검사 행렬 생성부는 차수 분포(degree distribution) 및 싸이클 분포(cycle distribution)의 최적화를 수행하여 상기 기본 패리티 검사 행렬을 생성하고, 상기 확장 패리티 검사 행렬 생성부는 차수 분포(degree distribution) 및 싸이클 분포(cycle distribution)의 최적화를 수행하여 상기 확장 패리티 검사 행렬을 생성한다.
바람직하게, 상기 패리티 검사 행렬 생성 장치는, 상기 기본 패리티 검사 행렬 및 상기 확장 패리티 검사 행렬 중 적어도 하나에 정보 단축(information shortening)을 적용하여 상기 기본 패리티 검사 행렬 및 상기 확장 패리티 검사 행렬과 다른 적어도 하나의 패리티 검사 행렬을 생성하는 정보 단축부를 더 포함한다.
바람직하게, 상기 패리티 검사 행렬 생성 장치는, 상기 기본 패리티 검사 행렬 및 상기 확장 패리티 검사 행렬 중 적어도 하나에 천공(puncturing) 기법을 적용하여 상기 기본 패리티 검사 행렬 및 상기 확장 패리티 검사 행렬과 다른 적어도 하나의 패리티 검사 행렬을 생성하는 천공부를 더 포함한다.
상기의 기술적 과제를 이루기 위한, 본 발명에 의한 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 부호화 장치는 복수 개의 패리티 검사 행렬 중에서, 입력 부호화 파라미터(inputted coding parameter)에 해당되는 패리티 검사 행렬을 선택하는 패리티 검사 행렬 선택부 및 상기 선택된 패리티 검사 행렬을 기반으로, 입력된 정보어(information word)를 부호화하는 부호화부를 포함하고, 상기 복수 개의 패리티 검사 행렬은 제1 정보 블록 및 패리티 블록으로 이루어진 제1 패리티 검사 행렬 및 제m-1(1<m≤M, M은 2이상의 자연수) 패리티 검사 행렬에 제m 정보블록이 추가된 제m 패리티 검사 행렬을 포함한다.
바람직하게, 상기 입력 부호화 파라미터는, 부호율(code rate) 및 상기 입력된 정보어의 길이(length)를 포함한다.
바람직하게, 상기 복수 개의 패리티 검사 행렬은, 상기 제1 내지 제M 패리티 검사 행렬 중 적어도 하나에 정보 단축(information shortening)을 적용하여 생성되는 적어도 하나의 패리티 검사 행렬을 더 포함한다.
바람직하게, 상기 복수 개의 패리티 검사 행렬은, 상기 제1 내지 제M 패리티 검사 행렬 중 적어도 하나에 천공(puncturing) 기법을 적용하여 생성되는 적어도 하나의 패리티 검사 행렬을 더 포함한다.
상기의 기술적 과제를 이루기 위한, 본 발명에 의한 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 부호화 장치는 복수 개의 패리티 검사 행렬 중에서, 입력 부호화 파라미터에 해당되는 패리티 검사 행렬을 선택하는 패리티 검사 행렬 선택 부 및 상기 선택된 패리티 검사 행렬을 기반으로, 입력된 정보어를 부호화하는 부호화부를 포함하고, 상기 복수 개의 패리티 검사 행렬은, 적어도 하나의 기본 패리티 검사 행렬 및 상기 기본 패리티 검사 행렬의 정보블록에 행 분해를 적용하고, 상기 기본 패리티 검사 행렬의 패리티블록을 확장하는 방식으로 생성되는 적어도 하나의 확장 패리티 검사 행렬을 포함한다.
바람직하게, 상기 입력 부호화 파라미터는, 부호율 및 상기 입력된 정보어의 길이를 포함한다.
바람직하게, 상기 복수 개의 패리티 검사 행렬은, 상기 기본 패리티 검사 행렬 및 상기 확장 패리티 검사 행렬 중 적어도 하나에 정보 단축(information shortening)을 적용하여 생성되는 적어도 하나의 패리티 검사 행렬을 더 포함한다.
바람직하게, 상기 복수 개의 패리티 검사 행렬은, 상기 기본 패리티 검사 행렬 및 상기 확장 패리티 검사 행렬 중 적어도 하나에 천공(puncturing) 기법을 적용하여 생성되는 적어도 하나의 패리티 검사 행렬을 더 포함한다.
상기의 기술적 과제를 이루기 위한, 본 발명에 의한 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 복호화 장치는 복수 개의 패리티 검사 행렬 중에서, 입력 복호화 파라미터(inputted decoding parameter)에 해당되는 패리티 검사 행렬을 선택하는 패리티 검사 행렬 선택부 및 상기 선택된 패리티 검사 행렬을 기반으로, 수신 부호어(received codeword)를 복호화하는 복호화부를 포함하고, 상기 복수 개의 패리티 검사 행렬은 제1 정보 블록 및 패리티 블록으로 이루어진 제1 패리티 검사 행렬 및 제m-1(1<m≤M, M은 2이상의 자연수) 패리티 검사 행렬에 제m 정보블록이 추가된 제m 패리티 검사 행렬을 포함한다.
바람직하게, 상기 입력 복호화 파라미터는, 상기 수신 부호어의 부호율 및 정보 길이를 포함한다.
바람직하게, 상기 복수 개의 패리티 검사 행렬은, 상기 제1 내지 제M 패리티 검사 행렬 중 적어도 하나에 정보 단축(information shortening)을 적용하여 생성되는 적어도 하나의 패리티 검사 행렬을 더 포함하고, 상기 복호화부는, 상기 선택된 패리티 검사 행렬이 정보 단축이 적용된 행렬이 경우, 정보 단축 비트가 0의 값일 확률을 1로 설정하여, 복호화를 수행한다.
바람직하게, 상기 복수 개의 패리티 검사 행렬은, 상기 제1 내지 제M 패리티 검사 행렬 중 적어도 하나에 천공(puncturing) 기법을 적용하여 생성되는 적어도 하나의 패리티 검사 행렬을 더 포함하고, 상기 복호화부는, 상기 선택된 패리티 검사 행렬이 천공 기법이 적용된 행렬인 경우, 천공된 비트가 1의 값일 확률을 1/2로 설정하여, 복호화를 수행한다.
상기의 기술적 과제를 이루기 위한, 본 발명에 의한 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 복호화 장치는 복수 개의 패리티 검사 행렬 중에서, 입력 복호화 파라미터에 해당되는 패리티 검사 행렬을 선택하는 패리티 검사 행렬 선택부 및 상기 선택된 패리티 검사 행렬을 기반으로, 수신 부호어(received codeword)를 복호화하는 복호화부를 포함하고, 상기 복수 개의 패리티 검사 행렬은, 적어도 하나의 기본 패리티 검사 행렬 및 상기 기본 패리티 검사 행렬의 정보블록에 행 분해를 적용하고, 상기 기본 패리티 검사 행렬의 패리티블록을 확장하는 방식으로 생 성되는 적어도 하나의 확장 패리티 검사 행렬을 포함한다.
바람직하게, 상기 입력 복호화 파라미터는, 상기 수신 부호어의 부호율 및 정보 길이를 포함한다.
바람직하게, 상기 복수 개의 패리티 검사 행렬은, 상기 제1 내지 제M 패리티 검사 행렬 중 적어도 하나에 정보 단축(information shortening)을 적용하여 생성되는 적어도 하나의 패리티 검사 행렬을 더 포함하고, 상기 복호화부는, 상기 선택된 패리티 검사 행렬이 정보 단축이 적용된 행렬이 경우, 정보 단축 비트가0의 값일 확률을 1로 설정하여, 복호화를 수행한다.
바람직하게, 상기 복수 개의 패리티 검사 행렬은, 상기 제1 내지 제M 패리티 검사 행렬 중 적어도 하나에 천공(puncturing) 기법을 적용하여 생성되는 적어도 하나의 패리티 검사 행렬을 더 포함하고, 상기 복호화부는, 상기 선택된 패리티 검사 행렬이 천공 기법이 적용된 행렬인 경우, 천공된 비트가 1의 값일 확률을 1/2로 설정하여, 복호화를 수행한다.
이하, 첨부된 도면들을 참조하여 본 발명에 따른 방법 및 장치에 대해 상세히 설명한다.
LDPC 부호는 Gallager에 의해 도입된 부호이다. LDPC 부호는 극소수의 원소들이 1의 값을 가지며, 나머지인 대부분의 원소들은 0의 값을 갖는 패리티 검사 행렬로 정의된다.
LDPC 부호는 균일(regular) LDPC 부호와 비균일(irregular) LDPC 부호로 대별된다. 균일 LDPC 부호는 Gallager가 제안한 LDPC 부호로서, 패리티 검사 행렬내 의 모든 행들은 동일한 개수의1을 원소로 가지며, 모든 열들도 동일한 개수의1을 원소로 갖는다. 이와는 달리, 비균일 LDPC 부호의 패리티 검사 행렬에는, 서로 다른 개수의 1을 포함하는 행들이 존재하거나, 서로 다른 개수의1을 포함하는 열들이 존재한다. 일반적으로 비균일 LDPC 부호의 오류 정정 성능이 균일 LDPC 부호보다 우수하다고 알려져 있다.
한편, Fossorier는 패리티 검사 행렬의 원소를 GF(2) 상의 원소인 0, 1이 아니라, 순환 이동(cyclic shift)된 단위 행렬(identity matrix) 및 0 행렬로 나타내는 준 순환(Quasi-cyclic) LDPC 부호("Quasi-cyclic low density parity check codes from circulant permutation matrices," IEEE Trans. Inform. Theory, vol. 50, pp. 1788-1794, Aug. 2004)를 제안하였다.
본 명세서에서는, 편의상, 준 순환 LDPC 부호를 사용하는 경우에 한하여 본 발명의 기술적 사상을 설명할 것이나, 본 발명은 준 순환 LDPC 부호 말고도, 패리티 검사 행렬의 원소를 G(2)에서 기술한 LDPC 부호에도 적용될 수 있음은 이 분야에 종사하는 자라면 충분히 이해할 수 있다.
또한, 본 명세서에서는, 편의상, 부행렬(sub-matrix)의 크기, 부행렬의 개수, 패리티 검사 행렬의 차수 분포 등을 고정하여, 본 발명의 기술적 사상을 설명할 것이나, n× n 부행렬(sub-matrix)의 길이를 변형시키는 방법, 사용하는 부행렬의 개수를 변형시키는 방법, 패리티 검사 행렬의 차수 분포(degree distribution) 변화에 따른 변형된 정보 비트 행 분해 방식을 통하여 변형된 정보 길이 및 부호율을 얻는 방식도 본 발명의 범주에 속함은 이 분야에 종사하는 자라면 충분히 이해 할 수 있다.
도 1은 5× 5의 순환 순열 행렬(cyclic-permutation matrix)들을 예시한다.
도 1에 예시된 바와 같이, 부행렬 Si는 단위 행렬의 열들을 i 만큼 우측으로 순환 이동(cyclic shift)하여 얻어짐을 알 수 있다.
이하에서, 본 발명의 기술적 사상을 설명하기 위하여 38× 38의 부행렬로 이루어진 패리티 검사 행렬을 예시적으로 이용할 것이다. 이 경우의 부행렬은 38× 38의 단위 행렬에 순환 이동을 적용시켜 얻어지는 행렬(즉, 순환 순열 행렬) 및 38× 38의 0 행렬이다.
도 2는 본 발명의 일실시예에 따른 LDPC 패리티 검사 행렬들을 포함하는 테이블이다. 도 2의 테이블에 있는 20개의 LDPC 패리티 검사 행렬들은 본 발명의 패리티 검사 행렬 생성 방법에 따라 생성되며, 정보 길이로 456, 912, 1368, 1824 및 2280 비트를 사용하고, 패리티 길이로 456, 912, 1368, 및 1824 비트를 사용함으로써, 각 정보 길이와 패리티 길이의 조합으로 20가지의 가변 정보 길이 및 가변 부호율을 지원하는 부/복호화기의 구현에 사용될 수 있다.
도 3은 도 2의 테이블에 예시된 패리티 검사 행렬들간의 관계를 구조적으로 설명하기 위한 도면이다.
도 3에서 작은 정사각형은 456× 456 행렬이며, 도 2 및 도 3에 기재된 Cij블록 및 Pi블록은 각각 패리티 검사 행렬의 일부를 이루는 정보 블록 및 패리티 블록을 의미하며, 이에 대한 자세한 설명은 도 4a 내지 도 4g, 및 수학식 1을 이용하여 후술한다.
LPDC 부호의 경우, 일반적으로, 패리티 검사 행렬의 차수 분포에 대한 최적화 설계, 요소(factor) 그래프 상의 싸이클 분포에 대한 최적화 설계를 통하여, 우수한 오류 정정 성능의 패리티 검사 행렬이 생성된다. 본 발명에서 사용되는 패리티 검사 행렬들은 후술하겠지만 서로 상관 관계에 있으므로, 각 패리티 검사 행렬에 대한 개별적인 최적화 설계를 수행하지말고, 모든 패리티 검사 행렬에 대해 동시에 최적화 설계를 수행하여야 한다.
도 4는 456 비트인 패리티 길이를 가지고 5개의 부호율을 지원하는 패리티 검사 행렬을 예시하는 도면으로서, 도 3의 H1를 나타낸다.
도 5는 도 4의 패리티 검사 행렬 중 패리티 블록인 행렬 P1을 예시하는 도면이다.
도 5의 우측 변에서, "-"는 38× 38인 0 행렬을 나타내며, “0”는 38× 38인 순환 순열 행렬 S0를 나타낸다. 도 5에 예시된 패리티 블록 P1은 (0, 0), (6, 0), (11, 0) 위치 및 1≤m≤11인 동안의 (m, m-1)과 (m, m)의 위치에 0 순환 순열 행렬(0 cyclic-permutation matrix)을 원소로 포함하며, 나머지 위치에는 0 행렬을 포함한다.
이와 같은 패리티 블록 P1은 이중 대각 패리티 블록의 특수한 경우로서, 부분블록 단위의 병렬 처리 LDPC 부호화기의 구현에 적용될 수 있으므로, 이 형태의 패리티 블록을 사용하는 경우, 부호화 복잡도를 최소화 할 수 있다. 즉, 패리티 블 록 P1은 선형 독립 조건(linearly independent condition)을 만족하는 행렬이면 족하지만, 특히, 도 5에 예시된 형태의 패리티 블록을 사용하면, 보다 낮은 복잡도의 부호화기를 구현할 수 있는 것이다.
이중 대각 패리티 블록에 대한 구체적인 내용은, Richardson에 의해 저술된 논문("Efficient Encoding of Low-Density Parity-Check Codes", IEEE Trans. on Inform. Theory, Vol. 47, No. 2, Feb. 2001)에 자세히 나와 있으므로 이에 대한 설명은 생략한다.
도 6 내지 도 10은 도 4의 제1 내지 제5 정보 블록인 C1 0, C1 1, C1 2, C1 3, C1 4를 예시하는 도면이다.
도 6 내지 도 10의 우측 변에서 크게 표기된 정수는 38× 38인 단위 행렬을 그 정수만큼 우측 순환 이동시켜 얻어지는 순환 순열 행렬을 나타내며, , "-"는 도 5에서 설명한 바와 같이 38× 38인 0 행렬을 나타낸다. 예컨대, 도 6에서 371은 순환 순열 행렬 S37을 나타낸다.
또한, 도 6 내지 도 10의 우측 변에서 지수(exponent)는 본 발명의 일실시예에 따라 도 4의 제1 내지 제5 정보 블록에 행 분해(row splitting)를 적용하여 도 11 내지 도 13의 패리티 검사 행렬인 H2, H3, H4에 포함되는 정보 블록들을 생성하는 데에 사용된다. 행 분해에 대한 설명은 수학식 1을 참조하여 후술한다.
도 6에 예시된 제1 정보블록인 C1 0 및 도 5에 예시된 패리티 블록 P1으로 이루어진 패리티 검사 행렬 [C1 0 P1]은 456비트인 정보 길이와 1/2인 부호율을 가진 LDPC 부호의 부/복호화에 사용된다.
마찬가지로, 도 6 내지 도 7에 예시된 제1 내지 제2 정보블록인 C1 0 , C1 1 및 도 5에 예시된 패리티 블록 P1으로 이루어진 패리티 검사 행렬 [C1 1 C1 0 P1]은 912비트인 정보 길이와 2/3인 부호율을 가진 LDPC 부호의 부/복호화에 사용된다.
마찬가지로, 도 6 내지 도 8에 예시된 제1 내지 제3 정보블록인 C1 0 , C1 1 , C1 2 및 도 5에 예시된 패리티 블록 P1으로 이루어진 패리티 검사 행렬 [C1 2 C1 1 C1 0 P1]은 1368비트인 정보 길이와 3/4인 부호율을 가진 LDPC 부호의 부/복호화에 사용된다.
마찬가지로, 도 6 내지 도 9에 예시된 제1 내지 제4 정보블록인 C1 0 , C1 1 , C1 2 , C1 3 및 도 5에 예시된 패리티 블록 P1으로 이루어진 패리티 검사 행렬 [C1 3 C1 2 C1 1 C1 0 P1]은 1824비트인 정보 길이와 4/5인 부호율을 가진 LDPC 부호의 부/복호화에 사용된다.
마찬가지로, 도 6 내지 도 10에 예시된 제1 내지 제5 정보블록인 C1 0, C1 1 , C1 2 , C1 3, C1 4 및 도 5에 예시된 패리티 블록 P1으로 이루어진 패리티 검사 행렬 [C1 4 C1 3 C1 2 C1 1 C1 0 P1]은 2280비트인 정보 길이와 5/6인 부호율을 가진 LDPC 부호의 부/복호화에 사용된다.
한편, 도 5 내지 도 10의 행렬은 본 발명의 기술적 사상을 설명하기 위해 사용하는 예시적인 행렬로서, 차수분포 및 사이클 분포의 최적화를 통하여 도 5 내지 도 10에 도시된 행렬말고도 도 5 내지 도 10의 행렬 크기를 가진 다양한 행렬을 생성할 수 있음은, 이 분야에 종사하는 자라면 충분히 이해할 수 있다.
도 11 내지 도 13은 각각 912 비트, 1368비트, 1824 비트인 패리티 길이를 가지고 5개의 부호율을 지원하는 패리티 검사 행렬을 예시하는 도면으로서, 각각 도 3의 H2, H3, H4를 나타낸다.
H2, H3, H4의 정보블록들은 H1의 정보블록들에 수학식 1로 예시되는 행 분해를 적용하여 생성된다. 즉, Cj i(여기서, j=2, 3, 4, i=0, 1, 2, 3, 4)는 C1 j에 행 분해를 적용하여 얻어진다. 예컨대, 도 12의 C3 2는 C1 2에 행 분해를 적용하여 얻어지는 것이다.
또한, H2, H3, H4의 패리티 블록은 H1의 패리티 블록을 동일한 구조로 확장함으로서 생성된다. 즉, 도 11의 패리티 블록 P2은 (0, 0), (12, 0), (23, 0) 위치 및 1≤m≤23인 동안의 (m, m-1)과 (m, m)의 위치에 0 순환 순열 행렬(0 cyclic-permutation matrix)을 원소로 포함하며, 나머지 위치에는 0 행렬을 포함함으로서, 도 5에 예시된 패리티 블록 P1과 동일한 구조를 갖는다. 또한, 도 12의 패리티 블록 P3은 (0, 0), (18, 0), (35, 0) 위치 및 1≤m≤35인 동안의 (m, m-1)과 (m, m)의 위치에 0 순환 순열 행렬(0 cyclic-permutation matrix)을 원소로 포함하며, 나머지 위치에는 0 행렬을 포함함으로서, 도 5에 예시된 패리티 블록 P1과 동일한 구조를 갖는다. 도 13의 패리티 블록 P4도, 마찬가지로, (0, 0), (24, 0), (47, 0) 위치 및 1≤m≤47인 동안의 (m, m-1)과 (m, m)의 위치에 0 순환 순열 행렬(0 cyclic-permutation matrix)을 원소로 포함하며, 나머지 위치에는 0 행렬을 포함함으로서, 도 5에 예시된 패리티 블록 P1과 동일한 구조를 갖는다.
이러한 과정을 통하여 얻어지는 패리티 검사 행렬 [C2 0 P2], [C2 1 C2 0 P2], [C2 2 C2 1 C2 0 P2], [C2 3 C2 2 C2 1 C2 0 P2], [C3 0 P3] 등은 도 2에 기재된 해당 정보 길이 및 해당 부호율을 지원할 수 있다.
상술한 바와 같이, 도 6 내지 도 10의 지수는 패리티 검사 행렬 H1의 각 정보 블록을 행 분해하여 패리티 검사 행렬 H2, H3, H4의 각 정보 블록을 생성하는데 사용된다. 본 발명의 일실시예에 따른 행 분해는 도 14의 수학식1을 이용하여 수행된다.
즉, 도 14는 본 발명의 일실시예에 따른 행 분해 방식을 표현한 수학식 1을 나타낸다. 수학식 1에서, gk i(-1)=-1 에서의 "-1"값은 0 부행렬을 나타낸다.
또한, 수학식 1에서, cmn(여기서, m=1,2,...,M, n=1,2,...,N)은 MN개의 부행렬들로 이루어진 정보블록의 (m,n)위치의 부행렬을 나타낸다. 수학식 1의 fi(C)에서의 C가 도 6에 도시된 정보블록 C1 0인 경우, M=12, N=12이며, c12는 270이다.
상술한 바와 같이, 가변 정보 길이 및 가변 부호율을 가진 LDPC 부호를 설계하는 본 발명의 실시예는 3가지 존재한다. 실시예 A는 제1 정보 블록 및 패리티 블록으로 이루어진 패리티 검사 행렬에 제2 정보 블록 등을 추가하여 상기 패리티 검사 행렬과 정보 길이 또는 부호율 면에서 다른 새로운 패리티 검사 행렬을 생성하는 방식이다. 실시예 B는 기본 정보 블록 및 기본 패리티 블록으로 이루어진 패리티 검사 행렬이 있을 때, 기본 정보 블록에 행 분해를 적용하여 확장 정보 블록을 생성하고 기본 패리티 블록을 확장하여 기본 패리티 블록과 동일한 구조를 가진 확장 패리티 블록을 생성함으로서 기본 패리티 검사 행렬과 정보 길이 또는 부호율면 에서 상이한 새로운 패리티 검사 행렬을 생성하는 방식이다. 실시예 C는 상술한 실시예 A와 실시예 B를 결합한 방식이다.
본 명세서에서는, 편의상, 행 분해의 대상이 되는 정보 블록을 기본 정보 블록으로 칭할 것이며, 행 분해 결과로 얻어지는 정보 블록을 확장 정보 블록으로 칭할 것이다. 또한, 본 명세서에서는, 편의상, 확장될 대상인 패리티 블록을 기본 패리티 블록으로 칭할 것이며, 확장된 결과인 패리티 블록을 확장 패리티 블록으로 칭할 것이다.
실시예 A를 부연설명하자면 다음과 같다. 패리티 블록을 고정한 상태에서 정보 블록을 확장하는 방식으로 패리티 검사 행렬들을 생성하되, 차수 분포 및 사이클 분포 면에서 우수한 패리티 검사 행렬이 생성되도록 정보 블록을 확장하는 것이다.
실시예 B를 부연설명하자면 다음과 같다. 기본 패리티 검사 행렬에 포함된 정보 블록의 행 분해를 통하여 기본 패리티 검사 행렬과 다른 확장 패리티 검사 행렬을 생성하는 것이다. 여기서, 차수 분포 및 사이클 분포 면에서 우수한 패리티 검사 행렬이 생성되도록 하는 행 분해 방식을 적용한다.
한편, 본 명세서에서는 실시예 A, B, C를 작은 크기의 패리티 검사 행렬에서 큰 크기의 패리티 검사 행렬로 생성하는 기준으로 설명할 것이나, 이의 역과정도 가능함은 이 분야에 종사하는 자라면 충분히 이해할 수 있다. 즉, 실시예 A의 경우 큰 크기의 패리티 검사 행렬을 생성한 후, 상기 생성된 패리티 검사 행렬에서 정보 블록을 일부 제거하여 작은 크기의 패리티 검사 행렬을 생성하는 방식이 존재할 수 있는 것이다. 또한, 실시예 B의 경우, 큰 크기의 기본 패리티 검사 행렬을 생성한 후, 상기 생성된 기본 패리티 검사 행렬의 정보블록에 대해 행 분해의 역과정인 행 결합(row combining)을 적용하고, 상기 생성된 기본 패리티 검사 행렬의 패리티 블록의 일부만을 사용하는 패리티 부분 스위칭(parity part switching)을 적용함으로써, 상술한 확장 패리티 검사 행렬에 대응되는 축소 패리티 검사 행렬을 생성할 수 있는 것이다. 여기서, 정보 블록에 대한 행 결합은 정보 부분(parity part)의 패리티 결합(parity combining)으로 표현될 수 있으며, 패리티 부분 스위칭은 패리티 부분(parity part)의 패리티 결합(parity combining)으로 표현될 수 있다.
한편, 상술한 가변 정보 길이 및 가변 부호율을 가진 LDPC 부호를 설계하는 본 발명의 방법에 정보 단축 기법 및 천공 기법을 적용하여 보다 다양한 정보 길이 및 부호율을 지원하는 LDPC 부호를 설계할 수도 있다.
도 15는 패리티 검사 행렬에 정보 단축 기법 및 천공 기법을 적용하는 개념을 설명하기 위한 도면이다. 구체적으로, 도 15의 우측 상단에 도시된 k× n 크기인 패리티 검사 행렬에, k-keff 비트 만큼의 정보 단축, np개의 패리티 비트에 대한 천공이 적용되는 경우를 예시한다. 여기서, k× n 크기인 패리티 검사 행렬은 기본적으로 k/n의 부호율 및 k의 정보 길이를 지원한다.
좌측 상단의 벡터는 k× 1 크기인 입력 메시지 벡터로서, keff개의 정보비트들 로 이루어진 정보어(information word)와 정보 단축으로 채워지는 k-keff개의 0들로 이루어진다. 즉, 본 실시예에 따른 정보 길이는 keff이다. 이러한 입력 메시지 벡터는 패리티 검사 행렬과 곱하여져 n비트인 부호어가 생성된다. 이후, 생성된 부호어에서, np개의 패리티 비트들이 천공되며, 또한, 앞서 채워진 k-keff 개의 0들도 삭제된다. 그 결과, 최종적으로 부호어의 길이는 n-k+keff-np가 된다. 따라서, 이 경우, 기본적으로 패리티 검사 행렬이 제공하는 기본적으로 제공하는 k/n의 부호율 및 k의 정보 길이와는 다른 keff 인 정보길이 및 keff /(n-k+keff-np)인 부호율을 제공할 수 있다.
한편, 도 15는 정보 단축, 패리티 비트에 대한 천공이 적용되는 경우를 예시하였으나, 이러한 실시예 말고도, 정보 단축만을 사용하는 실시예, 정보 비트에 대한 천공을 사용하는 실시예 등도 존재하며, 이들을 효과적으로 활용하면 보다 다양한 정보 길이 및 부호율을 지원할 수 있다.
또한, 상술한 설명에서 입력 메시지 벡터와 패리티 검사 행렬과의 곱 전에 0 패딩, 입력 메시지 벡터와 패리티 검사 행렬과의 곱 후에 천공을 수행함으로서 패리티 검사 행렬을 변형하지 않고, 정보 단축 및 천공을 수행하는 방식을 설명하였다. 그러나, 이러한 방식말고도 정보 단축 및 천공을 패리티 검사 행렬 자체에 적용하여 새로운 keff× (n-k+keff-np) 크기인 패리티 검사 행렬을 생성하고 상기 생성된 패리티 검사 행렬과 정보 길이가 keff× 1인 입력 메시지벡터와의 곱으로 부호어 길이가 n-k+keff-np인 부호어를 생성하는 방식도 존재한다. 후자의 방식에 따르면 k× n 크기인 패리티 검사 행렬에서 최 좌측 keff개의 열들, 최 우측 np개의 열들, 최 상측 keff개의 행들을 제거함으로서 keff× (n-k+keff-np) 크기인 패리티 검사 행렬이 얻어진다.
이 분야에 종사하는 자라면, 이미 공지된 LDPC 부호의 다양한 부/복호화 기법을 적용함으로써, 본 발명에서 제시하는 LDPC 부호에 대한 부/복호화를 용이하게 실시할 수 있으므로, 자세한 부/복호화 과정에 대한 설명은 생략한다.
도 16은 본 발명의 일실시예에 따른 패리티 검사 행렬 생성 장치의 구성을 나타내는 블록도로서, 제1 패리티 검사 행렬 생성부(101), 제2 패리티 검사 행렬 생성부(102), 제3 패리티검사 행렬 생성부(103), 제4 패리티 검사 행렬 생성부(104), 제5 패리티 검사 행렬 생성부(105), 정보 단축부(110) 및 천공부(120)를 포함하여 이루어진다.
도 16의 실시예를 도 4 내지 도 10를 참조하여 설명하면 다음과 같다.
제1 패리티 검사 행렬 생성부(101)는 도 6에 도시된 제1 정보블록인 C1 0 및 도 5에 도시된 패리티블록인 P1으로 이루어진 제1 패리티 검사 행렬 [C1 0 P1]을 생성한다.
제2 패리티 검사 행렬 생성부(102)는 상기 생성된 제1 패리티 검사 행렬 [C1 0 P1]에 도 7의 제2 정보블록C1 1을 추가하여 제2 패리티 검사 행렬 [C1 1 C1 0 P1]을 생성한다.
제3 패리티 검사 행렬 생성부(103)는 상기 생성된 제2 패리티 검사 행렬 [C1 1 C1 0 P1]에 도 8의 제3 정보블록 C1 2을 추가하여 제3 패리티 검사 행렬 [C1 2 C1 1 C1 0 P1]을 생성한다.
제4 패리티 검사 행렬 생성부(104)는 상기 생성된 제3 패리티 검사 행렬 [C1 2 C1 1 C1 0 P1]에, 도 9의 제4 정보블록 C1 3을 추가하여 제4 패리티 검사 행렬 [C1 3 C1 2 C1 1 C1 0 P1]을 생성한다.
제5 패리티 검사 행렬 생성부(105)는 상기 생성된 제4 패리티 검사 행렬 [C1 3 C1 2 C1 1 C1 0 P1]에, 도 10의 제5 정보블록 C1 4을 추가하여 제5 패리티 검사 행렬 [C1 4 C1 3 C1 2 C1 1 C1 0 P1]을 생성한다.
정보 단축부(110)는 상기 제1 내지 제5 패리티 검사 행렬 중 적어도 하나에 정보 단축을 적용하여 상기 제1 내지 제5 패리티 검사 행렬과 다른 적어도 하나의 패리티 검사 행렬을 생성한다.
천공부(120)는 상기 제1 내지 제5 패리티 검사 행렬 중 적어도 하나에 천공 기법을 적용하여 상기 제1 내지 제5 패리티 검사 행렬과 다른 적어도 하나의 패리티 검사 행렬을 생성한다.
도 17은 본 발명의 다른 일실시예에 따른 패리티 검사 행렬 생성 장치의 구성을 나타내는 블록도로서, 기본 패리티 검사 행렬 생성부(200), 확장 패리티 검사 행렬 생성부(210), 정보 단축부(220) 및 천공부(230)를 포함하여 이루어진다.
도 17의 실시예는 도 4의 H1로부터 도 11 내지 13의 H2, H3, H4를 생성하는 실시예를 나타낸다.
기본 패리티 검사 행렬 생성부(200)는 적어도 하나의 기본 패리티 검사 행렬을 생성하는데, 편의상, 하나의 기본 패리티 행렬 [C1 P1]을 생성하는 것을 전제로 도 16의 실시예를 설명하고자 한다.
확장 패리티 검사 행렬 생성부(210)는 상기 기본 패리티 검사 행렬 [C1 P1]의 정보블록 C1에 행 분해를 적용하여 C2를 생성하고, 상기 기본 패리티 검사 행렬 [C1 P1]의 패리티블록 P1을 확장하여 P1과 동일한 구조의 패리티 블록 P2를 생성한다. 그 결과, 확장 패리티 검사 행렬 [C2 P2]가 생성된다.
정보 단축부(220)는 기본 패리티 검사 행렬 [C1 P1] 및 확장 패리티 검사 행렬 [C2 P2] 중 적어도 하나에 정보 단축을 적용하여 [C1 P1], [C2 P2] 와 다른 적어도 하나의 패리티 검사 행렬을 생성한다.
정보 단축부(220)는 기본 패리티 검사 행렬 [C1 P1] 및 확장 패리티 검사 행렬 [C2 P2] 중 적어도 하나에 정보 단축을 적용하여 [C1 P1], [C2 P2]와 다른 적어도 하나의 패리티 검사 행렬을 생성한다.
천공부(230)는 기본 패리티 검사 행렬 [C1 P1] 및 확장 패리티 검사 행렬 [C2 P2] 중 적어도 하나에 천공 기법을 적용하여 [C1 P1], [C2 P2] 와 다른 적어도 하나의 패리티 검사 행렬을 생성한다.
한편, 기본 패리티 검사 행렬 생성부(200)가 도 15의 실시예에 따라 제1 기본 패리티 검사 행렬 [C1 0 P1], 제2 기본 패리티 검사 행렬 [C1 1 C1 0 P1], 제3 기본 패리티 검사 행렬 [C1 2 C1 1 C1 0 P1], 제4 기본 패리티 검사 행렬 [C1 3 C1 2 C1 1 C1 0 P1] 및 제5 기본 패리티 검사 행렬 [C1 4 C1 3 C1 2 C1 1 C1 0 P1]을 생성하는 경우(즉, 복수 개의 기본 패리티 검사 행렬을 생성하는 경우), 확장 패리티 검사 행렬 생성부(210)는 제1 내지 제5 기본 패리티 검사 행렬로부터 [C2 0 P2], [C2 1 C2 0 P2], [C2 2 C2 1 C2 0 P2], [C2 3 C2 2 C2 1 C2 0 P2] 및 [C2 4 C2 3 C2 2 C2 1 C2 0 P2]을 생성할 수 있다.
도 18은 본 발명의 일실시예에 따른 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 부호화 장치의 구성을 나타내는 블록도로서, 패리티 검사 행렬 선택부(300) 및 부호화부(310)를 포함하여 이루어진다.
패리티 검사 행렬 선택부(300)는 복수 개의 패리티 검사 행렬 중에서, 입력부호화 파라미터에 해당되는 패리티 검사 행렬을 선택한다. 여기서, 복수 개의 패리티 검사 행렬들은 도 16 내지 도 17에서 설명한 바에 따라 생성되는 패리티 검사 행렬들을 의미한다. 여기서, 입력 부호화 파라미터는 패리티 검사 행렬을 선택하는데 사용되는 파라미터로서, 그 예로는 정보 길이 및 부호율을 들 수 있으나, 패리티 검사 행렬을 특정할 수 있으면 족하므로 반드시 이에 한정되는 것은 아니다.
부호화부(310)는 상기 선택된 패리티 검사 행렬을 기반으로, 입력된 정보어를 부호화한다.
도 19는 본 발명의 일실시예에 따른 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 복호화 장치의 구성을 나타내는 블록도로서, 패리티 검사 행렬 선택부(400) 및 복호화부(410)를 포함하여 이루어진다.
패리티 검사 행렬 선택부(400)는 복수 개의 패리티 검사 행렬 중에서, 입력 복호화 파라미터에 해당되는 패리티 검사 행렬을 선택한다. 여기서, 복수 개의 패리티 검사 행렬들은 도 16 내지 도 17에서 설명한 바에 따라 생성되는 패리티 검사 행렬들을 의미한다. 여기서, 입력 복호화 파라미터는 패리티 검사 행렬을 선택하는데 사용되는 파라미터로서, 그 예로는 수신 부호어의 부호율 및 정보 길이를 들 수 있으나, 패리티 검사 행렬을 특정할 수 있으면 족하므로 반드시 이에 한정되는 것은 아니다.
복호화부(410)는 상기 선택된 패리티 검사 행렬을 기반으로, 수신 부호어를 복호화한다. 복호화 알고리즘의 예로는, 메시지 전달 알고리듬(Message Passing Algorithm : 이하, MPA)을 들 수 있다. 한편, 복호화부(410)는 상기 선택된 패리티 검사 행렬이 정보 단축 기법이 적용된 행렬인 경우, 정보 단축 비트가 0의 값일 확률을 1로 설정하여, 복호화를 수행하며, 상기 선택된 패리티 검사 행렬이 천공 기 법이 적용된 행렬인 경우, MPA 기반 복호를 첫 회 수행하는 경우, 천공된 비트가 1의 값일 확률을 1/2로 설정하여, 복호화를 시작한다.
도 20는 본 발명의 일실시예에 따른 패리티 검사 행렬 생성 방법을 나타내는 흐름도이다.
도 20을 참조하면, 본 실시예에 따른 패리티 검사 행렬 생성 방법은 도 16의 패리티 검사 행렬 생성 장치에서 시계열적으로 처리되는 단계들로 구성된다. 따라서, 이하 생략된 내용이라 하더라도 도 16의 패리티 검사 행렬 생성 장치에 관하여 이상에서 기술된 내용은 본 실시예에 따른 패리티 검사 행렬 생성 방법에도 적용된다.
도 16을 참조하여 도 20의 실시예를 설명하면, 다음과 같다.
S500 단계에서, 제1 패리티 검사 행렬 생성부(101)는 제1 정보블록 및 패리티블록으로 이루어진 제1 패리티 검사 행렬을 생성한다.
S510 단계에서, 제2 패리티 검사 행렬 생성부(102)는 상기 생성된 제1 패리티 검사 행렬에 제2 정보블록을 추가하여 제2 패리티 검사 행렬을 생성한다.
S520 단계에서, 제3 패리티 검사 행렬 생성부(103)는 상기 생성된 제2 패리티 검사 행렬에 제3 정보블록을 추가하여 제3 패리티 검사 행렬을 생성한다.
S530 단계에서, 제4 패리티 검사 행렬 생성부(104)는 상기 생성된 제3 패리티 검사 행렬에, 제4 정보블록 을 추가하여 제4 패리티 검사 행렬을 생성한다.
S540 단계에서, 제5 패리티 검사 행렬 생성부(105)는 상기 생성된 제4 패리티 검사 행렬에, 제5 정보블록을 추가하여 제5 패리티 검사 행렬을 생성한다.
S550 단계에서, 정보 단축부(110) 및 천공부(120)는 각각 상기 제1 내지 제5 패리티 검사 행렬 중 적어도 하나에 정보 단축 및 천공을 적용하여 상기 제1 내지 제5 패리티 검사 행렬과 다른 적어도 하나의 패리티 검사 행렬을 생성한다.
도 21는 본 발명의 다른 일실시예에 따른 패리티 검사 행렬 생성 방법을 나타내는 흐름도이다.
도 21을 참조하면, 본 실시예에 따른 패리티 검사 행렬 생성 방법은 도 17의 패리티 검사 행렬 생성 장치에서 시계열적으로 처리되는 단계들로 구성된다. 따라서, 이하 생략된 내용이라 하더라도 도 17의 패리티 검사 행렬 생성 장치에 관하여 이상에서 기술된 내용은 본 실시예에 따른 패리티 검사 행렬 생성 방법에도 적용된다.
도 17을 참조하여, 도 21의 실시예를 설명하면, 다음과 같다.
S600 단계에서, 기본 패리티 검사 행렬 생성부(200)는 적어도 하나의 기본 패리티 검사 행렬을 생성한다.
S610 단계에서, 확장 패리티 검사 행렬 생성부(210)는 상기 기본 패리티 검사 행렬의 정보블록에 행 분해를 적용하고, 상기 기본 패리티 검사 행렬의 패리티블록을 확장하는 방식으로 적어도 하나의 확장 패리티 검사 행렬을 생성한다.
S620 단계에서, 정보 단축부(220) 및 천공부(230)는 각각 상기 기본 패리티 검사 행렬 및 확장 패리티 검사 행렬 중 적어도 하나에 정보 단축 및 천공을 적용하여 상기 기본 패리티 검사 행렬 및 확장 패리티 검사 행렬과 다른 적어도 하나의 패리티 검사 행렬을 생성한다.
도 22는 본 발명의 일실시예에 따른 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 부호화 방법을 나타내는 흐름도이다.
도 22을 참조하면, 본 실시예에 따른 패리티 검사 행렬 생성 방법은 도 18의 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 부호화 장치에서 시계열적으로 처리되는 단계들로 구성된다. 따라서, 이하 생략된 내용이라 하더라도 도 18의 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 부호화 장치에 관하여 이상에서 기술된 내용은 본 실시예에 따른 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 부호화 방법에도 적용된다.
도 18을 참조하여 도 22의 실시예를 설명하면, 다음과 같다.
S700 단계에서, 패리티 검사 행렬 선택부(300)는 복수 개의 패리티 검사 행렬 중에서, 입력 부호화 파라미터에 해당되는 패리티 검사 행렬을 선택한다. 여기서, 복수 개의 패리티 검사 행렬들은 도 16 내지 도 17에서 설명한 바에 따라 생성되는 패리티 검사 행렬들을 의미한다.
S710 단계에서, 부호화부(310)는 상기 선택된 패리티 검사 행렬을 기반으로, 입력된 정보어를 부호화한다.
도 23은 본 발명의 일실시예에 따른 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 복호화 방법을 나타내는 흐름도이다.
도 23을 참조하면, 본 실시예에 따른 패리티 검사 행렬 생성 방법은 도 19의 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 복호화 장치에서 시계열적으로 처리되는 단계들로 구성된다. 따라서, 이하 생략된 내용이라 하더라도 도 19의 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 복호화 장치에 관하여 이상에서 기술된 내용은 본 실시예에 따른 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 복호화 방법에도 적용된다.
도 19를 참조하여 도 23의 실시예를 설명하면, 다음과 같다.
S800 단계에서, 패리티 검사 행렬 선택부(400)는 복수 개의 패리티 검사 행렬 중에서, 입력 복호화 파라미터에 해당되는 패리티 검사 행렬을 선택한다. 여기서, 복수 개의 패리티 검사 행렬들은 도 16 내지 도 17에서 설명한 바에 따라 생성되는 패리티 검사 행렬들을 의미한다.
S810 단계에서, 복호화부(410)는 상기 선택된 패리티 검사 행렬을 기반으로, 수신 부호어를 복호화한다.
본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의해 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광데이터 저장장치 등이 있으며, 또한 케리어 웨이브(예를 들어 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한, 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고, 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.
이러한 본원 발명인 방법 및 장치는 이해를 돕기 위하여 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.
본 발명에 따르면, 병렬 처리 방식의 하드웨어 하나만을 가지고 가변 정보 길이 및 가변 부호율의 복호화기를 용이하게 구현할 수 있으며, 초고속 복호를 수행할 수 있다.
본 발명에 따르면, 우수한 오류 정정 성능을 가지면서, 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 부호를 생성할 수 있다.
본 발명에 따르면, 부호화 복잡도를 줄이면서, 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 부호를 생성할 수 있다.

Claims (31)

  1. 제1 정보블록 및 패리티블록으로 이루어진 제1 패리티 검사 행렬을 생성하는 제1 패리티 검사 행렬 생성 단계 및
    생성된 제m-1(1<m≤M, M은 2이상의 자연수) 패리티 검사 행렬에 제m 정보블록을 추가하여 제m 패리티 검사 행렬을 생성하는 제m 패리티 검사 행렬 생성 단계를 포함하는 것을 특징으로 하는 가변 정보 길이 및 가변 부호율을 가진 LDPC 부호의 패리티 검사 행렬 생성 방법.
  2. 제1항에 있어서,
    상기 제m(1≤m≤M) 패리티 검사 행렬 생성 단계는, 차수 분포(degree distribution) 및 싸이클 분포(cycle distribution)의 최적화를 수행하여 상기 제m 패리티 검사 행렬을 생성하는 단계를 포함하는 것을 특징으로 하는 가변 정보 길이 및 가변 부호율을 가진 LDPC 부호의 패리티 검사 행렬 생성 방법.
  3. 제1항에 있어서,
    상기 제1 내지 제M 패리티 검사 행렬 중 적어도 하나에 정보 단축(information shortening)을 적용하여 상기 제1 내지 제M 패리티 검사 행렬과 다른 적어도 하나의 패리티 검사 행렬을 생성하는 정보 단축 단계를 더 포함하는 것을 특징으로 하는 가변 정보 길이 및 가변 부호율을 가진 LDPC 부호의 패리티 검사 행렬 생성 방법.
  4. 제1항에 있어서,
    상기 제1 내지 제M 패리티 검사 행렬 중 적어도 하나에 천공(puncturing) 기법을 적용하여 상기 제1 내지 제M 패리티 검사 행렬과 다른 적어도 하나의 패리티 검사 행렬을 생성하는 천공 단계를 더 포함하는 것을 특징으로 하는 가변 정보 길이 및 가변 부호율을 가진 LDPC 부호의 패리티 검사 행렬 생성 방법.
  5. 제4항에 있어서, 상기 천공 단계는,
    정보 블록에 대한 천공을 수행하는 단계를 포함하는 것을 특징으로 하는 가변 정보 길이 및 가변 부호율을 가진 LDPC 부호의 패리티 검사 행렬 생성 방법.
  6. 제4항에 있어서, 상기 천공 단계는,
    패리티 블록에 대한 천공을 수행하는 단계를 포함하는 것을 특징으로 하는 가변 정보 길이 및 가변 부호율을 가진 LDPC 부호의 패리티 검사 행렬 생성 방법.
  7. 적어도 하나의 기본 패리티 검사 행렬을 생성하는 기본 패리티 검사 행렬 생성 단계 및
    상기 기본 패리티 검사 행렬의 정보블록에 행 분해를 적용하고, 상기 기본 패리티 검사 행렬의 패리티블록을 확장하는 방식으로 적어도 하나의 확장 패리티 검사 행렬을 생성하는 확장 패리티 검사 행렬 생성 단계를 포함하는 것을 특징으로 하는 가변 정보 길이 및 가변 부호율을 가진 LDPC 부호의 패리티 검사 행렬 생성 방법.
  8. 제7항에 있어서,
    상기 기본 패리티 검사 행렬 생성 단계는, 제1 기본 정보블록 및 기본 패리티블록으로 이루어진 상기 제1 기본 패리티 검사 행렬을 생성하고, 생성된 제m-1(1<m≤M, M은 2이상의 자연수) 기본 패리티 검사 행렬에 제m 기본정보블록을 추가하여 제m 기본 패리티 검사 행렬을 생성하는 단계를 포함하고,
    상기 확장 패리티 검사 행렬 생성 단계는, 상기 기본패리티블록을 확장하여 확장 패리티블록을 생성하고, 상기 제m(1≤m≤M) 기본 정보블록에 행 분해를 적용하여 제m 확장 정보블록을 생성하여, 상기 확장패리티블록 및 상기 제1 내지 제 m 확장 정보블록으로 이루어진 제m 확장 패리티 검사 행렬을 생성하는 단계를 포함하는 것을 특징으로 하는 가변 정보 길이 및 가변 부호율을 가진 LDPC 부호의 패리티 검사 행렬 생성 방법.
  9. 제7항에 있어서, 상기 확장 패리티 검사 행렬 생성 단계는,
    상기 기본 패리티블록과 동일한 구조로 상기 확장 패리티 블록을 생성하는 단계를 포함하는 것을 특징으로 하는 가변 정보 길이 및 가변 부호율을 가진 LDPC 부호의 패리티 검사 행렬 생성 방법.
  10. 제7항 또는 제9항에 있어서, 상기 기본 패리티 블록 및 상기 확장 패리티 블록은,
    이중 대각 행렬 형태를 갖는 것을 특징으로 하는 가변 정보 길이 및 가변 부호율을 가진 LDPC 부호의 패리티 검사 행렬 생성 방법.
  11. 제7항에 있어서,
    상기 기본 패리티 검사 행렬 생성 단계는 차수 분포(degree distribution) 및 싸이클 분포(cycle distribution)의 최적화를 수행하여 상기 기본 패리티 검사 행렬을 생성하는 단계를 포함하고,
    상기 확장 패리티 검사 행렬 생성 단계는 차수 분포(degree distribution) 및 싸이클 분포(cycle distribution)의 최적화를 수행하여 상기 확장 패리티 검사 행렬을 생성하는 단계를 포함하는 것을 특징으로 하는 가변 정보 길이 및 가변 부호율을 가진 LDPC 부호의 패리티 검사 행렬 생성 방법.
  12. 제7항에 있어서,
    상기 기본 패리티 검사 행렬 및 상기 확장 패리티 검사 행렬 중 적어도 하나에 정보 단축(information shortening)을 적용하여 상기 기본 패리티 검사 행렬 및 상기 확장 패리티 검사 행렬과 다른 적어도 하나의 패리티 검사 행렬을 생성하는 정보 단축 단계를 더 포함하는 것을 특징으로 하는 가변 정보 길이 및 가변 부호율 을 가진 LDPC 부호의 패리티 검사 행렬 생성 방법.
  13. 제7항에 있어서,
    상기 기본 패리티 검사 행렬 및 상기 확장 패리티 검사 행렬 중 적어도 하나에 천공(puncturing) 기법을 적용하여 상기 기본 패리티 검사 행렬 및 상기 확장 패리티 검사 행렬과 다른 적어도 하나의 패리티 검사 행렬을 생성하는 천공 단계를 더 포함하는 것을 특징으로 하는 가변 정보 길이 및 가변 부호율을 가진 LDPC 부호의 패리티 검사 행렬 생성 방법.
  14. 제13항에 있어서, 상기 천공 단계는,
    정보 블록에 대한 천공을 수행하는 단계를 포함하는 것을 특징으로 하는 가변 정보 길이 및 가변 부호율을 가진 LDPC 부호의 패리티 검사 행렬 생성 방법.
  15. 제13항에 있어서, 상기 천공 단계는,
    패리티 블록에 대한 천공을 수행하는 단계를 포함하는 것을 특징으로 하는 가변 정보 길이 및 가변 부호율을 가진 LDPC 부호의 패리티 검사 행렬 생성 방법.
  16. 복수 개의 패리티 검사 행렬 중에서, 입력 부호화 파라미터(inputted coding parameter)에 해당되는 패리티 검사 행렬을 선택하는 패리티 검사 행렬 선택 단계 및
    상기 선택된 패리티 검사 행렬을 기반으로, 입력된 정보어(information word)를 부호화하는 부호화 단계를 포함하고,
    상기 복수 개의 패리티 검사 행렬은 제1 정보 블록 및 패리티 블록으로 이루어진 제1 패리티 검사 행렬 및 제m-1(1≤m≤M, M은 2이상의 자연수) 패리티 검사 행렬에 제m 정보블록이 추가된 제m 패리티 검사 행렬을 포함하는 것을 특징으로 하는 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 부호화 방법.
  17. 제16항에 있어서, 상기 입력 부호화 파라미터는,
    부호율 및 상기 입력된 정보어의 길이(length)를 포함하는 것을 특징으로 하는 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 부호화 방법.
  18. 제16항에 있어서,
    상기 복수 개의 패리티 검사 행렬은, 상기 제1 내지 제M 패리티 검사 행렬 중 적어도 하나에 정보 단축(information shortening)을 적용하여 생성되는 적어도 하나의 패리티 검사 행렬을 더 포함하는 것을 특징으로 하는 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 부호화 방법.
  19. 제16항에 있어서,
    상기 복수 개의 패리티 검사 행렬은, 상기제1 내지 제M 패리티 검사 행렬 중 적어도 하나에 천공(puncturing) 기법을 적용하여 생성되는 적어도 하나의 패리티 검사 행렬을 더 포함하는 것을 특징으로 하는 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 부호화 방법.
  20. 복수 개의 패리티 검사 행렬 중에서, 입력 부호화 파라미터에 해당되는 패리티 검사 행렬을 선택하는 패리티 검사 행렬 선택 단계 및
    상기 선택된 패리티 검사 행렬을 기반으로, 입력된 정보어를 부호화하는 부호화 단계를 포함하고,
    상기 복수 개의 패리티 검사 행렬은, 적어도 하나의 기본 패리티 검사 행렬 및 상기 기본 패리티 검사 행렬의 정보블록에 행 분해를 적용하고, 상기 기본 패리티 검사 행렬의 패리티블록을 확장하는 방식으로 생성되는 적어도 하나의 확장 패리티 검사 행렬을 포함하는 것을 특징으로 하는 가변 정보 길이 및 가변 부호율을 지원하는LDPC 부호화 방법.
  21. 제20항에 있어서, 상기 입력 부호화 파라미터는,
    부호율 및 상기 입력된 정보어의 길이를 포함하는 것을 특징으로 하는 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 부호화 방법.
  22. 제20항에 있어서,
    상기 복수 개의 패리티 검사 행렬은, 상기기본 패리티 검사 행렬 및 상기 확장 패리티 검사 행렬 중 적어도 하나에 정보 단축(information shortening)을 적용 하여 생성되는 적어도 하나의 패리티 검사 행렬을 더 포함하는 것을 특징으로 하는 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 부호화 방법.
  23. 제20항에 있어서,
    상기 복수 개의 패리티 검사 행렬은, 상기기본 패리티 검사 행렬 및 상기 확장 패리티 검사 행렬 중 적어도 하나에 천공(puncturing) 기법을 적용하여 생성되는 적어도 하나의 패리티 검사 행렬을 더 포함하는 것을 특징으로 하는 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 부호화 방법.
  24. 복수 개의 패리티 검사 행렬 중에서, 입력 복호화 파라미터(inputted decoding parameter)에 해당되는 패리티 검사 행렬을 선택하는 패리티 검사 행렬 선택 단계 및
    상기 선택된 패리티 검사 행렬을 기반으로, 수신 부호어(received codeword)를 복호화하는 복호화 단계를 포함하고,
    상기 복수 개의 패리티 검사 행렬은 제1 정보 블록 및 패리티 블록으로 이루어진 제1 패리티 검사 행렬 및 제m-1(1<m≤M, M은 2이상의 자연수) 패리티 검사 행렬에 제m 정보블록이 추가된 제m 패리티 검사 행렬을 포함하는 것을 특징으로 하는 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 복호화 방법.
  25. 제24항에 있어서, 상기 입력 복호화 파라미터는,
    상기 수신 부호어의 부호율 및 정보 길이(information length)를 포함하는 것을 특징으로 하는 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 복호화 방법.
  26. 제24항에 있어서,
    상기 복수 개의 패리티 검사 행렬은, 상기 제1 내지 제M 패리티 검사 행렬 중 적어도 하나에 정보 단축(information shortening)을 적용하여 생성되는 적어도 하나의 패리티 검사 행렬을 더 포함하고,
    상기 복호화 단계는, 상기 선택된 패리티 검사 행렬이 정보 단축이 적용된 행렬이 경우, 정보 단축 비트(information-shortened bit)가 0의 값일 확률을 1로 설정하여, 복호화를 수행하는 단계를 포함하는 것을 특징으로 하는 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 복호화 방법.
  27. 제24항에 있어서,
    상기 복수 개의 패리티 검사 행렬은, 상기제1 내지 제M 패리티 검사 행렬 중 적어도 하나에 천공(puncturing) 기법을 적용하여 생성되는 적어도 하나의 패리티 검사 행렬을 더 포함하고,
    상기 복호화 단계는, 상기 선택된 패리티 검사 행렬이 천공 기법이 적용된 행렬인 경우, 천공된 비트(punctured bit)가 1의 값일 확률을 1/2로 설정하여, 복호화를 수행하는 단계를 포함하는 것을 특징으로 하는 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 복호화 방법.
  28. 복수 개의 패리티 검사 행렬 중에서, 입력 복호화 파라미터(inputted decoding parameter)에 해당되는 패리티 검사 행렬을 선택하는 패리티 검사 행렬 선택 단계 및
    상기 선택된 패리티 검사 행렬을 기반으로, 수신 부호어(received codeword)를 복호화하는 복호화 단계를 포함하고,
    상기 복수 개의 패리티 검사 행렬은, 적어도 하나의 기본 패리티 검사 행렬 및 상기 기본 패리티 검사 행렬의 정보블록에 행 분해를 적용하고, 상기 기본 패리티 검사 행렬의 패리티블록을 확장하는 방식으로 생성되는 적어도 하나의 확장 패리티 검사 행렬을 포함하는 것을 특징으로 하는 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 복호화 방법.
  29. 제28항에 있어서, 상기 입력 복호화 파라미터는,
    상기 수신 부호어의 부호율 및 정보 길이(information length)를 포함하는 것을 특징으로 하는 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 복호화 방법.
  30. 제28항에 있어서,
    상기 복수 개의 패리티 검사 행렬은, 상기 제1 내지 제M 패리티 검사 행렬 중 적어도 하나에 정보 단축(information shortening)을 적용하여 생성되는 적어도 하나의 패리티 검사 행렬을 더 포함하고,
    상기 복호화 단계는, 상기 선택된 패리티 검사 행렬이 정보 단축이 적용된 행렬이 경우, 정보 단축 비트가 0의 값일 확률을 1로 설정하여, 복호화를 수행하는 단계를 포함하는 것을 특징으로 하는 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 복호화 방법.
  31. 제28항에 있어서,
    상기 복수 개의 패리티 검사 행렬은, 상기 제1 내지 제M 패리티 검사 행렬 중 적어도 하나에 천공(puncturing) 기법을 적용하여 생성되는 적어도 하나의 패리티 검사 행렬을 더 포함하고,
    상기 복호화 단계는, 상기 선택된 패리티 검사 행렬이 천공 기법이 적용된 행렬인 경우, 천공된 비트가 1의 값일 확률을 1/2로 설정하여, 복호화를 수행하는 단계를 포함하는 것을 특징으로 하는 가변 정보 길이 및 가변 부호율을 지원하는 LDPC 복호화 방법.
KR1020070021965A 2006-12-05 2007-03-06 가변 정보 길이 및 가변 부호율을 가진 ｌｄｐｃ 부호의패리티 검사 행렬 생성 방법, 부/복호화 방법 및 이를이용하는 장치 KR100833515B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/KR2007/005478 WO2008069460A1 (en) 2006-12-05 2007-10-31 Method of generating parity-check matrix, encoding/decoding method for low density parity-check code with variable information length and variable code rate and apparatus using the same
US12/517,763 US20100325511A1 (en) 2006-12-05 2007-10-31 Method of generating parity-check matrix, encoding/decoding method for low density parity-check code with variable information length and variable code rate and apparatus using the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20060122624 2006-12-05
KR1020060122624 2006-12-05

Publications (1)

Publication Number Publication Date
KR100833515B1 true KR100833515B1 (ko) 2008-05-29

Family

ID=39665597

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070021965A KR100833515B1 (ko) 2006-12-05 2007-03-06 가변 정보 길이 및 가변 부호율을 가진 ｌｄｐｃ 부호의패리티 검사 행렬 생성 방법, 부/복호화 방법 및 이를이용하는 장치

Country Status (2)

Country Link
US (1) US20100325511A1 (ko)
KR (1) KR100833515B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101221062B1 (ko) 2011-12-14 2013-01-11 단국대학교 산학협력단 가변 ｕｓｃ 부호를 이용한 부호화 및 복호화 방법
KR20160128910A (ko) * 2015-04-29 2016-11-08 에이알엠 리미티드 에러 방지 키 생성 방법 및 시스템
US11496154B2 (en) 2016-06-14 2022-11-08 Qualcomm Incorporated High performance, flexible, and compact low-density parity-check (LDPC) code
US11671120B2 (en) 2015-11-12 2023-06-06 Qualcomm Incorporated Puncturing for structured low density parity check (LDPC) codes

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7474608B2 (en) 2004-01-12 2009-01-06 Intel Corporation Method for signaling information by modifying modulation constellations
KR20080102902A (ko) * 2007-05-22 2008-11-26 삼성전자주식회사 가변 부호화율을 가지는 ｌｄｐｃ 부호 설계 방법, 장치 및그 정보 저장 매체
US8261152B2 (en) * 2007-09-10 2012-09-04 Samsung Electronics Co., Ltd. Apparatus and method for channel encoding/decoding in communication system using variable-length LDPC codes
PL2091156T3 (pl) * 2008-02-18 2014-01-31 Samsung Electronics Co Ltd Urządzenie i sposób do kodowania i dekodowania kanału w systemie komunikacyjnym z wykorzystaniem kodów kontroli bitów parzystości o niskiej gęstości
US8145986B2 (en) * 2008-09-22 2012-03-27 Broadcom Corporation Multi-CSI (Cyclic Shifted Identity) sub-matrix based LDPC (Low Density Parity Check) codes
US20110154168A1 (en) * 2009-12-18 2011-06-23 Electronics And Telecommunications Research Institute Effective high-speed ldpc encoding method and apparatus using the same
US8443249B2 (en) * 2010-04-26 2013-05-14 Lsi Corporation Systems and methods for low density parity check data encoding
US8977937B2 (en) * 2012-03-16 2015-03-10 Lsi Corporation Systems and methods for compression driven variable rate decoding in a data processing system
US9230596B2 (en) * 2012-03-22 2016-01-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for variable rate coding in a data processing system
KR102015121B1 (ko) 2012-10-17 2019-08-28 삼성전자주식회사 불휘발성 메모리 장치를 제어하도록 구성되는 컨트롤러 및 컨트롤러의 동작 방법
US9214959B2 (en) 2013-02-19 2015-12-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for skip layer data decoding
US9274889B2 (en) 2013-05-29 2016-03-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for data processing using global iteration result reuse
US8959414B2 (en) 2013-06-13 2015-02-17 Lsi Corporation Systems and methods for hybrid layer data decoding
US8917466B1 (en) 2013-07-17 2014-12-23 Lsi Corporation Systems and methods for governing in-flight data sets in a data processing system
US8817404B1 (en) 2013-07-18 2014-08-26 Lsi Corporation Systems and methods for data processing control
US8908307B1 (en) * 2013-08-23 2014-12-09 Lsi Corporation Systems and methods for hard disk drive region based data encoding
US9196299B2 (en) 2013-08-23 2015-11-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced data encoding and decoding
US9298720B2 (en) 2013-09-17 2016-03-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for fragmented data recovery
US9219503B2 (en) 2013-10-16 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for multi-algorithm concatenation encoding and decoding
JP5749784B2 (ja) * 2013-11-21 2015-07-15 日本電信電話株式会社 誤り訂正符号方法
US9323606B2 (en) 2013-11-21 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for FAID follower decoding
US9577675B1 (en) * 2013-12-03 2017-02-21 Marvell International Ltd. System and method for encoding user data with low-density parity-check codes with flexible redundant parity check matrix structures
JP2015128290A (ja) * 2013-12-27 2015-07-09 パナソニック インテレクチュアル プロパティ コーポレーション オブアメリカＰａｎａｓｏｎｉｃ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ 送信装置、受信装置、送信方法および受信方法
WO2015098037A1 (ja) 2013-12-27 2015-07-02 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ 送信装置、受信装置、送信方法および受信方法
RU2014104571A (ru) 2014-02-10 2015-08-20 ЭлЭсАй Корпорейшн Системы и способы для эффективного с точки зрения площади кодирования данных
US9595352B2 (en) 2014-03-17 2017-03-14 Seagate Technology Llc Manufacturer self-test for solid-state drives
US9378765B2 (en) 2014-04-03 2016-06-28 Seagate Technology Llc Systems and methods for differential message scaling in a decoding process
JP6544620B2 (ja) * 2014-05-16 2019-07-17 パナソニックＩｐマネジメント株式会社 送信装置、受信装置、送信方法および受信方法
JP6628124B2 (ja) 2014-05-30 2020-01-08 パナソニックＩｐマネジメント株式会社 送信装置、受信装置、送信方法および受信方法
US9577672B2 (en) * 2014-07-18 2017-02-21 Storart Technology Co., Ltd. Low density parity-check code decoder and decoding method thereof
US10313054B2 (en) * 2015-01-07 2019-06-04 Avago Technologies International Sales Pte. Limited Low density parity check (LDPC) codes for communication devices and systems
US9722633B2 (en) * 2015-02-11 2017-08-01 Mitsubishi Electric Research Laboratories, Inc. Method and system for reliable data communications with adaptive multi-dimensional modulations for variable-iteration decoding
MY182123A (en) * 2015-03-02 2021-01-18 Samsung Electronics Co Ltd Transmitter and segmentation method thereof
US11043966B2 (en) 2016-05-11 2021-06-22 Qualcomm Incorporated Methods and apparatus for efficiently generating multiple lifted low-density parity-check (LDPC) codes
US10454499B2 (en) 2016-05-12 2019-10-22 Qualcomm Incorporated Enhanced puncturing and low-density parity-check (LDPC) code structure
EP3264610A1 (en) * 2016-06-27 2018-01-03 Alcatel Lucent Forward error correction with variable coding rate
US10509603B2 (en) 2016-07-29 2019-12-17 Western Digital Technologies, Inc. Hierarchical variable code rate error correction coding
WO2018111129A1 (en) * 2016-12-13 2018-06-21 Huawei Technologies Co., Ltd Devices and methods for generating a low density parity check code for a incremental redundancy harq communication apparatus
US10340949B2 (en) 2017-02-06 2019-07-02 Qualcomm Incorporated Multiple low density parity check (LDPC) base graph design
TWI712268B (zh) * 2018-11-14 2020-12-01 慧榮科技股份有限公司 快閃記憶體控制器及其中的編碼電路與解碼電路
US11362683B2 (en) * 2020-04-24 2022-06-14 The Texas A&M University System Variable rate low density parity check decoder
TWI712269B (zh) * 2020-05-06 2020-12-01 國立交通大學 以低密度奇偶校驗碼作為錯誤更正碼的資料解碼及其傳輸方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060047821A (ko) * 2004-05-12 2006-05-18 삼성전자주식회사 가변 부호화율을 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7139964B2 (en) * 2002-05-31 2006-11-21 Broadcom Corporation Variable modulation with LDPC (low density parity check) coding
US7178080B2 (en) * 2002-08-15 2007-02-13 Texas Instruments Incorporated Hardware-efficient low density parity check code for digital communications
US7216283B2 (en) * 2003-06-13 2007-05-08 Broadcom Corporation Iterative metric updating when decoding LDPC (low density parity check) coded signals and LDPC coded modulation signals
US7702986B2 (en) * 2002-11-18 2010-04-20 Qualcomm Incorporated Rate-compatible LDPC codes
WO2006039801A1 (en) * 2004-10-12 2006-04-20 Nortel Networks Limited System and method for low density parity check encoding of data
EP1841075A4 (en) * 2004-12-15 2009-01-07 Nec Corp ERROR CORRECTION CODING DEVICE AND ERROR CORRECTION CODING PROCESS USED THEREOF
CN101091320B (zh) * 2004-12-29 2011-09-14 英特尔公司 用于通信信号的纠错的方法、装置和系统
KR100984289B1 (ko) * 2005-12-07 2010-09-30 포항공과대학교 산학협력단 통신 시스템에서 가변 부호화율을 지원하는 신호 송수신장치 및 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060047821A (ko) * 2004-05-12 2006-05-18 삼성전자주식회사 가변 부호화율을 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101221062B1 (ko) 2011-12-14 2013-01-11 단국대학교 산학협력단 가변 ｕｓｃ 부호를 이용한 부호화 및 복호화 방법
KR20160128910A (ko) * 2015-04-29 2016-11-08 에이알엠 리미티드 에러 방지 키 생성 방법 및 시스템
KR102586256B1 (ko) 2015-04-29 2023-10-10 에이알엠 리미티드 에러 방지 키 생성 방법 및 시스템
US11671120B2 (en) 2015-11-12 2023-06-06 Qualcomm Incorporated Puncturing for structured low density parity check (LDPC) codes
US11496154B2 (en) 2016-06-14 2022-11-08 Qualcomm Incorporated High performance, flexible, and compact low-density parity-check (LDPC) code
US11831332B2 (en) 2016-06-14 2023-11-28 Qualcomm Incorporated High performance, flexible, and compact low-density parity-check (LDPC) code
US11942964B2 (en) 2016-06-14 2024-03-26 Qualcomm Incorporated Methods and apparatus for compactly describing lifted low-density parity-check (LDPC) codes

Also Published As

Publication number Publication date
US20100325511A1 (en) 2010-12-23

Similar Documents

Publication Publication Date Title
KR100833515B1 (ko) 가변 정보 길이 및 가변 부호율을 가진 ｌｄｐｃ 부호의패리티 검사 행렬 생성 방법, 부/복호화 방법 및 이를이용하는 장치
US10819370B2 (en) Transmission apparatus, transmission method, reception apparatus and reception method
KR101502623B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 방법 및 장치
CN101073205B (zh) 低密度奇偶校验编码器和解码器以及低密度奇偶校验编码和解码方法
JP4545793B2 (ja) ブロック低密度パリティ検査符号を符号化／復号化する装置及び方法
JP4555334B2 (ja) 可変ブロック長を有するブロック低密度パリティ検査符号の符号化／復号化装置及び方法
KR101503058B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치
JP5612699B2 (ja) 通信システムにおけるデータ送受信方法及び装置
KR101740316B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호화/복호화 방법 및 장치
US20090158129A1 (en) Method and apparatus for encoding and decoding channel in a communication system using low-density parity-check codes
KR20080033381A (ko) 검사 행렬 생성 방법, 부호화 방법, 복호 방법, 통신 장치,통신 시스템, 부호화기 및 복호기
JP2007535236A (ja) 可変ブロック長を有するブロック低密度パリティ検査符号の符号化／復号化装置及び方法
JPWO2007088870A1 (ja) 検査行列生成方法、符号化方法、復号方法、通信装置、符号化器および復号器
KR101644656B1 (ko) 선형 블록 부호를 사용하는 통신 시스템에서 패리티 검사 행렬을 생성하는 방법과 이를 이용한 채널 부호화/복호화 장치 및 방법
JP2012239240A (ja) 低密度パリティ検査符号のパリティ検査行列生成方法
US8214717B2 (en) Apparatus and method for decoding LDPC code based on prototype parity check matrixes
KR101503653B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호화/복호화 방법 및 장치
KR101503656B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치
WO2008069460A1 (en) Method of generating parity-check matrix, encoding/decoding method for low density parity-check code with variable information length and variable code rate and apparatus using the same
KR20090064709A (ko) Ｌｄｐｃ 부호의 패리티 검사 행렬 생성 장치 및 그방법과, 그를 이용한 ｌｄｐｃ 부/복호화 장치
JP4437062B2 (ja) 低密度パリティ検査符号化方法および符号化装置、ならびに復号化装置
EP4312393A2 (en) Apparatus and method for channel encoding/decoding in communication or broadcasting system
Uchoa et al. Repeat accumulate based constructions for LDPC codes on fading channels
KR101503654B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치
Uchoa et al. Repeat Accumulate Based Designs for LDPC Codes on Fading Channels

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130424

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150427

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee