JP4545793B2 - ブロック低密度パリティ検査符号を符号化/復号化する装置及び方法 - Google Patents
ブロック低密度パリティ検査符号を符号化/復号化する装置及び方法 Download PDFInfo
- Publication number
- JP4545793B2 JP4545793B2 JP2007514929A JP2007514929A JP4545793B2 JP 4545793 B2 JP4545793 B2 JP 4545793B2 JP 2007514929 A JP2007514929 A JP 2007514929A JP 2007514929 A JP2007514929 A JP 2007514929A JP 4545793 B2 JP4545793 B2 JP 4545793B2
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- vector
- parity
- ldpc code
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1131—Scheduling of bit node or check node processing
- H03M13/1134—Full parallel processing, i.e. all bit nodes or check nodes are processed in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1182—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the structure of the parity-check matrix is obtained by reordering of a random parity-check matrix
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
- H03M13/1188—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal wherein in the part with the double-diagonal at least one column has an odd column weight equal or greater than three
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0047—Decoding adapted to other signal detection operation
- H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
Description
上記ターボ符号は、従来、エラー訂正のために汎用されていた畳み込み符号に比べて、高速データの伝送時における性能利得に優れていることが知られており、伝送チャネルにおける雑音によるエラーを効率的に訂正して、データ伝送の信頼度を高めることができる、という長所を有する。
例えば、(N,j,k)LDPC符号は、ブロックの長さがNである線形ブロック符号であり、列ごとにj個の1の値を有するエレメントと、各行ごとにk個の1の値を有するエレメントを有し、上記1の値を有するエレメントを除いたエレメントは、すべて0の値を有するエレメントにより構成された疎行列であるパリティ検査行列により定義される。
上述したように、上記パリティ検査行列内の各列のウェイトはjに一定であり、上記パリティ検査行列内の各行のウェイトはkに一定なLDPC符号を均一LDPC符号と称する。ここで、上記ウェイトとは、上記パリティ検査行列を構成するエレメントのうちの0ではない値を有するエレメントの数を示す。これとは異なり、上記パリティ検査行列内の各列のウェイトと各行のウェイトが一定でないLDPC符号を不均一LDPC符号と称する。通常、上記均一LDPC符号の性能に比べて、上記不均一LDPC符号の性能の方が一層優れていることが知られている。しかしながら、上記不均一LDPC符号の場合、パリティ検査行列内の各列のウェイトと各行のウェイトが一定ではないため、すなわち、不均一であるため、パリティ検査行列内の各列のウェイトと各行のウェイトを適切に調節しなければ、高性能を保証することができない。
(1)LDPC符号のファクターグラフ上のサイクルを考慮しなければならない。
上記“サイクル”とは、LDPC符号のファクターグラフにおいて、変数ノードを検査ノードに接続するエッジで形成されたループを意味する。サイクルの長さは、ループを構成するエッジの個数として定義される。長いサイクルは、LDPC符号のファクターグラフでループを構成する変数ノードを検査ノードに接続するエッジの個数が多いことを意味する。これとは異なり、短いサイクルは、LDPC符号のファクターグラフにおいて、ループを構成する変数ノードを検査ノードに接続するエッジの個数が少ないことを意味する。
上記LDPC符号のファクターグラフ上のサイクルを長く生成するほど、上記LDPC符号の性能がよくなるが、その理由は、下記の通りである。上記LDPC符号のファクターグラフ上のサイクルを長く生成する場合、上記LDPC符号のファクターグラフ上に短いサイクルが多く存在する際に生じるエラーフロアなどの性能劣化が生じないためである。
上記LDPC符号は、上記LDPC符号の特性から、畳み込み符号やターボ符号に比べて符号化の複雑度が高く、リアルタイムの符号化が困難である。上記LDPC符号の符号化の複雑度を減らすために、反復累積符号(RA(Repeat Accumulate) code)などが提案されているが、上記反復累積符号にも、上記LDPC符号の符号化の複雑度を減少させることに関しては、限界を示している。このため、LDPC符号の効率よい符号化を考慮しなければならない。
通常、均一LDPC符号よりも不均一LDPC符号の方の性能が優れているが、その理由は、上記不均一LDPC符号のファクターグラフ上の次数が様々であるためである。ここで、上記次数とは、上記LDPC符号のファクターグラフ上において、各ノード、すなわち、変数ノードと検査ノードとに接続されているエッジの数を示す。また、LDPC符号のファクターグラフ上の次数分布とは、特定の次数を有するノードが全体のノード中にどれだけ存在するかを示す。特定の次数分布を有するLDPC符号の性能に優れているということは、Richardsonらが既に立証している。
図10を参照すると、まず、制御器は、ステップ1011において、上記サイズN(1−R)×Nのパリティ検査行列を、横軸方向にp個のブロックに分割し、縦軸方向にq個のブロックに分割して、総計でp×q個のブロックに分割した後、ステップ1013へ進む。ここで、上記ブロックの各々のサイズはNs×Nsであるため、上記パリティ検査行列は、Ns×p個の行とNs×q個の列とから構成される。ステップ1013において、上記制御器は、上記p×q個のブロックに分割されたパリティ検査行列を情報部分sとパリティ部分、すなわち、第1のパリティ部分p1と第2のパリティ部分p2とに分類し、ステップ1015及びステップ1021へ進む。
本発明は、優秀な性能を有するブロック低密度パリティ検査(LDPC:Low Density Parity Check、以下、「LDPC」と称する。)符号(以下、「可変長ブロックLDPC符号」と称する。)を符号化及び復号化する装置及び方法を提案する。すなわち、本発明は、ファクターグラフ上の最小サイクルの長さが最大となり、上記ブロックLDPC符号の符号化のための複雑度が最小となり、上記ファクターグラフ上の次数分布が最適値1の分布を有するブロックLDPC符号の符号化及び復号化装置及び方法を提案する。さらに、本発明において、別途に図示及び説明してはいないが、図1を参照して説明した送受信機の構成に、本発明によるブロックLDPC符号の符号化及び復号化装置を適用できることはもちろんである。
Hで示されるパリティ検査行列は、下記(式5)に示すように表現されることができる。
図13は、本発明の実施形態によるブロックLDPC符号のパリティ検査行列を示す図である。図13に示すパリティ検査行列は、符号化率が1/2であるブロックLDPC符号のパリティ検査行列を示し、12×24個のブロックを含む。
ここで、上記順列行列
図14を参照すると、上述したように、上記生成行列H’は、上記パリティ検査行列Hに上記行列Fを乗算した行列である。しかしながら、上述したように、上記行列Fの最後部分に位置する順列行列
逆代入方式処理器1617は、上記情報ベクトル
まず、無線チャネルを介して受信される受信信号は、ブロック制御器1710へ入力される。ブロック制御器1710は、上記受信信号のブロックサイズを決定し、また、上記復号化装置に対応する符号化装置でパンクチュアリングされた情報語部分が存在する場合、上記パンクチュアリングされた情報語部分に‘0’を挿入して全体のブロックサイズを調整した後、変数ノード復号化器1711へ出力する。
1613 メモリ
1615 循環シフト器
1617 逆代入方式処理機
1619 スイッチ
1621 スイッチ
1623 スイッチ
Claims (10)
- ブロック低密度パリティ検査(LDPC)符号を符号化する方法であって、
情報語ベクトルを受信するステップと、
前記情報語ベクトルを予め設定されている生成行列に従ってブロックLDPCに符号化するステップと、
前記生成行列は、前記情報語ベクトルから前記ブロックLDPC符号を生成する時に適用される長さに対応するパリティ検査行列を変形して生成された行列であり、
前記生成行列は、新たな行列とパリティ検査行列との乗算を意味し、
単位行列は、行列Fの対角線に沿って位置し、
順列行列P −am は、行列Fの対角線の最後部分に位置し、最後のブロックに該当する0行列でないすべての順列行列の指数は、モジューロ(modulo)−N s 演算を通してa m だけ増加し、
前記N s は、前記生成行列を構成している部分ブロックの各々と一致する順列行列の行数または列数であり、
単位行列は、最後部分を除いて前記生成行列の対角線に沿って位置し、
前記a m は、前記生成行列の対角線の最後部分に位置する順列行列の指数であり、
前記ブロックLDPC符号は、前記情報語ベクトルと、第1のパリティベクトルと、第2のパリティベクトルとを含み、前記生成行列は、前記情報語ベクトルにマッピングされる第1の行列と、前記第1のパリティベクトルにマッピングされる第2の行列と、前記第2のパリティベクトルにマッピングされる第3の行列とを含み、
前記第1の行列は、前記情報語ベクトルから前記ブロックLDPC符号を生成する時に適用される長さに対応するパリティ検査行列の前記情報語ベクトルにマッピングされる第4の行列に前記新たな行列を乗算した行列であり、前記第2の行列は、前記パリティ検査行列の前記第1のパリティベクトルにマッピングされる第6の行列に前記新たな行列を乗算した行列であり、前記第3の行列は、前記パリティ検査行列の前記第2のパリティベクトルにマッピングされる第7の行列に前記新たな行列を乗算した行列であり、
前記情報語ベクトルを前記生成行列に従って前記ブロックLDPC符号に符号化するステップは、
前記第4の行列のすべての行をブロック単位で加算した行列と前記情報語ベクトルの転置ベクトルを乗算したベクトルが前記第1のパリティベクトルの転置ベクトルを予め設定された値だけ循環シフトしたベクトルとなるように、前記第1のパリティベクトルを生成するステップと、
逆代入方式を使用して前記第2のパリティベクトルを生成するステップと、
前記情報語ベクトルに前記第1のパリティベクトル及び第2のパリティベクトルを接続して前記ブロックLDPC符号を生成するステップとを具備することを特徴とする方法。 - 前記該当行列のすべての行をブロック単位で加算する演算は、該当行列に含まれる部分ブロックの同一の行を加算する演算であることを特徴とする請求項3に記載の方法。
- ブロック低密度パリティ検査(LDPC)符号を符号化する装置であって、
前記LDPC符号のパリティ検査行列に基づいて、前記情報語ベクトルを生成行列に従ってブロックLDPC符号に符号化する符号化器と、
前記ブロックLDPC符号を予め設定されている変調方式を使用して変調シンボルに変調する変調器とを具備し、
前記生成行列は、前記情報語ベクトルから前記ブロックLDPC符号を生成する時に適用される長さに対応するパリティ検査行列を変形して生成され、
前記生成行列は、新たな行列とパリティ検査行列との乗算を意味し、
単位行列は、行列Fの対角線に沿って位置し、
順列行列P −am は、行列Fの対角線の最後部分に位置し、最後のブロックに該当する0行列でないすべての順列行列の指数は、モジューロ(modulo)−N s 演算を通してa m だけ増加し、
前記N s は、前記生成行列を構成している部分ブロックの各々と一致する順列行列の行数または列数であり、
単位行列は、最後部分を除いて前記生成行列の対角線に沿って位置し、
前記a m は、前記生成行列の対角線の最後部分に位置する順列行列の指数であり、
前記ブロックLDPC符号は、前記情報語ベクトルと、第1のパリティベクトルと、第2のパリティベクトルとを含み、前記生成行列は、前記情報語ベクトルにマッピングされる第1の行列と、前記第1のパリティベクトルにマッピングされる第2の行列と、前記第2のパリティベクトルにマッピングされる第3の行列とを含み、
前記第1の行列は、前記情報語ベクトルから前記ブロックLDPC符号を生成する時に適用される長さに対応するパリティ検査行列の前記情報語ベクトルにマッピングされる第4の行列に前記新たな行列を乗算した行列であり、前記第2の行列は、前記パリティ検査行列の前記第1のパリティベクトルにマッピングされる第6の行列に前記新たな行列を乗算した行列であり、前記第3の行列は、前記パリティ検査行列の前記第2のパリティベクトルにマッピングされる第7の行列に前記新たな行列を乗算した行列であり、
前記符号化器は、前記第4の行列のすべての行をブロック単位で加算した行列と前記情報語ベクトルの転置ベクトルを乗算したベクトルを前記第1のパリティベクトルの転置ベクトルを予め設定された値だけ循環シフトしたベクトルとなるように、前記第1のパリティベクトルを生成し、逆代入方式を使用して前記第2のパリティベクトルを生成した後に、前記情報語ベクトルに前記第1のパリティベクトル及び第2のパリティベクトルを接続して前記ブロックLDPC符号を生成することを特徴とする装置。 - 前記該当行列のすべての行をブロック単位で加算する演算は、該当行列に含まれる部分ブロックの同一の行を加算する演算であることを特徴とする請求項7に記載の装置。
- ブロック低密度パリティ検査(LDPC)符号を復号化する方法であって、
信号を受信するステップと、
復号化されるブロックLDPC符号の長さに従って予め設定されているパリティ検査行列を使用して前記受信信号を復号化するステップと、
前記ブロックLDPC符号を前記復号化された受信信号から検出するステップとを具備し、
前記パリティ検査行列に従って前記受信信号を復号化し、前記復号化された受信信号から前記ブロックLDPC符号を検出するステップは、
前記パリティ検査行列に従ってデインターリービング方式及びインターリービング方式を決定するステップと、
前記受信信号の確率値を検出するステップと、
前記受信信号の確率値から以前の復号化過程で生成された信号を減算して第1の信号を生成するステップと、
前記第1の信号を前記デインターリービング方式を使用してデインターリービングするステップと、
前記デインターリービングされた信号から確率値を検出するステップと、
前記デインターリービングされた信号の確率値から前記デインターリービングされた信号を減算して第2の信号を生成するステップと、
前記第2の信号を前記インターリービング方式にてインターリービングするステップと、
前記インターリービングされた信号を反復復号化して、前記ブロックLDPC符号を検出するステップとを具備し、
前記ブロックLDPC符号は、前記LDPC符号のパリティ検査行列Hに基づく生成行列を用いて生成され、
前記生成行列は、新たな行列とパリティ検査行列との乗算を意味し、
単位行列は、行列Fの対角線に沿って位置し、
順列行列P −am は、行列Fの対角線の最後部分に位置し、最後のブロックに該当する0行列でないすべての順列行列の指数は、モジューロ(modulo)−N s 演算を通してa m だけ増加し、
前記N s は、前記生成行列を構成している部分ブロックの各々と一致する順列行列の行数または列数であり、
単位行列は、最後部分を除いて前記生成行列の対角線に沿って位置し、
前記a m は、前記生成行列の対角線の最後部分に位置する順列行列の指数であり、
前記ブロックLDPC符号は、前記情報語ベクトルと、第1のパリティベクトルと、第2のパリティベクトルとを含み、前記生成行列は、前記情報語ベクトルにマッピングされる第1の行列と、前記第1のパリティベクトルにマッピングされる第2の行列と、前記第2のパリティベクトルにマッピングされる第3の行列とを含み、
前記第1の行列は、前記情報語ベクトルから前記ブロックLDPC符号を生成する時に適用される長さに対応するパリティ検査行列の前記情報語ベクトルにマッピングされる第4の行列に前記新たな行列を乗算した行列であり、前記第2の行列は、前記パリティ検査行列の前記第1のパリティベクトルにマッピングされる第6の行列に前記新たな行列を乗算した行列であり、前記第3の行列は、前記パリティ検査行列の前記第2のパリティベクトルにマッピングされる第7の行列に前記新たな行列を乗算した行列であることを特徴とする方法。 - ブロック低密度パリティ検査(LDPC)符号を復号化する装置であって、
信号を受信する受信機と、
復号化されるブロックLDPC符号の長さに対応して予め設定されているパリティ検査行列を使用して前記受信信号を復号化し、前記復号化された受信信号から前記ブロックLDPC符号を検出するために適合された復号化器とを具備し、
前記復号化器は、
前記パリティ検査行列に含まれた各々の列のウェイトに従って変数ノードを接続することによって、前記受信信号の確率値を検出する変数ノード復号化器と、
前記変数ノード復号化器から出力された信号から以前の復号化過程で生成された信号を減算する第1の加算器と、
前記第1の加算器から出力された信号を、前記パリティ検査行列に従って設定されたデインターリービング方式にてデインターリービングするデインターリーバと、
前記パリティ検査行列に含まれた各々の行のウェイトに従って検査ノードを接続することによって、前記デインターリーバから出力された信号の確率値を検出する検査ノード復号化器と、
前記検査ノード復号化器から出力された信号から前記デインターリーバから出力された信号を減算する第2の加算器と、
前記第2の加算器から出力された信号を前記パリティ検査行列に従って設定されたインターリービング方式にてインターリービングし、前記インターリービングされた信号を前記変数ノード復号化器及び前記第1の加算器へ出力するインターリーバと、
前記デインターリービング方式及び前記インターリービング方式を前記パリティ検査行列に従って制御する制御器とを具備し、
前記ブロックLDPC符号は、前記LDPC符号のパリティ検査行列Hに基づく生成行列(H’)を用いて生成され、
前記生成行列は、新たな行列とパリティ検査行列との乗算を意味し、
単位行列は、行列Fの対角線に沿って位置し、
順列行列P −am は、行列Fの対角線の最後部分に位置し、最後のブロックに該当する0行列でないすべての順列行列の指数は、モジューロ(modulo)−N s 演算を通してa m だけ増加し、
前記N s は、前記生成行列を構成している部分ブロックの各々と一致する順列行列の行数または列数であり、
単位行列は、最後部分を除いて前記生成行列の対角線に沿って位置し、
前記a m は、前記生成行列の対角線の最後部分に位置する順列行列の指数であり、
前記ブロックLDPC符号は、前記情報語ベクトルと、第1のパリティベクトルと、第2のパリティベクトルとを含み、前記生成行列は、前記情報語ベクトルにマッピングされる第1の行列と、前記第1のパリティベクトルにマッピングされる第2の行列と、前記第2のパリティベクトルにマッピングされる第3の行列とを含み、
前記第1の行列は、前記情報語ベクトルから前記ブロックLDPC符号を生成する時に適用される長さに対応するパリティ検査行列の前記情報語ベクトルにマッピングされる第4の行列に前記新たな行列を乗算した行列であり、前記第2の行列は、前記パリティ検査行列の前記第1のパリティベクトルにマッピングされる第6の行列に前記新たな行列を乗算した行列であり、前記第3の行列は、前記パリティ検査行列の前記第2のパリティベクトルにマッピングされる第7の行列に前記新たな行列を乗算した行列であることを特徴とする装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20040062977 | 2004-08-10 | ||
PCT/KR2005/002594 WO2006016769A1 (en) | 2004-08-10 | 2005-08-10 | Apparatus and method for encoding and decoding a block low density parity check code |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008501287A JP2008501287A (ja) | 2008-01-17 |
JP4545793B2 true JP4545793B2 (ja) | 2010-09-15 |
Family
ID=35431229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007514929A Expired - Fee Related JP4545793B2 (ja) | 2004-08-10 | 2005-08-10 | ブロック低密度パリティ検査符号を符号化/復号化する装置及び方法 |
Country Status (10)
Country | Link |
---|---|
US (1) | US7600174B2 (ja) |
EP (1) | EP1626505B1 (ja) |
JP (1) | JP4545793B2 (ja) |
KR (1) | KR100713371B1 (ja) |
CN (1) | CN1993892B (ja) |
AU (1) | AU2005272268B2 (ja) |
CA (1) | CA2563642C (ja) |
DE (1) | DE602005026754D1 (ja) |
RU (1) | RU2348103C2 (ja) |
WO (1) | WO2006016769A1 (ja) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100641052B1 (ko) * | 2004-12-08 | 2006-11-02 | 한국전자통신연구원 | Ldpc 부호기 및 복호기, 및 ldpc 부호화 방법 및복호화 방법 |
US20070198905A1 (en) * | 2006-02-03 | 2007-08-23 | Nokia Corporation | Transmitter for a communications network |
KR100975558B1 (ko) * | 2006-05-03 | 2010-08-13 | 삼성전자주식회사 | 통신 시스템에서 신호 송수신 장치 및 방법 |
KR100834650B1 (ko) * | 2006-09-04 | 2008-06-02 | 삼성전자주식회사 | 통신 시스템에서 신호 송수신 장치 및 방법 |
US8271851B2 (en) | 2006-11-13 | 2012-09-18 | France Telecom | Encoding and decoding a data signal as a function of a correcting code |
US7913149B2 (en) * | 2006-12-20 | 2011-03-22 | Lsi Corporation | Low complexity LDPC encoding algorithm |
KR100975696B1 (ko) | 2007-04-05 | 2010-08-12 | 삼성전자주식회사 | 통신 시스템에서 부호화 장치 및 방법 |
US8473824B1 (en) * | 2008-09-08 | 2013-06-25 | Marvell International Ltd. | Quasi-cyclic low-density parity-check (QC-LDPC) encoder |
CN101488819B (zh) * | 2008-01-15 | 2013-02-27 | 华为技术有限公司 | 一种低密度奇偶校验码编码调制方法及装置 |
US20110113312A1 (en) * | 2008-06-09 | 2011-05-12 | Hideki Kobayashi | Check matrix generating method, check matrix, decoding apparatus, and decoding method |
KR101481431B1 (ko) * | 2008-12-08 | 2015-01-12 | 삼성전자주식회사 | 저밀도 패리티 검사 행렬 재배열 방법 및 이를 이용하는 장치 |
JP5445829B2 (ja) * | 2009-05-29 | 2014-03-19 | ソニー株式会社 | 受信装置、受信方法、およびプログラム、並びに受信システム |
JP5413701B2 (ja) * | 2011-03-22 | 2014-02-12 | 日本電気株式会社 | 誤り訂正符号化装置、誤り訂正符号化方法および誤り訂正符号化プログラム |
CN102315911B (zh) * | 2011-09-29 | 2017-10-27 | 中兴通讯股份有限公司 | 一种低密度奇偶校验码编码方法及装置 |
JP5774237B2 (ja) * | 2012-11-05 | 2015-09-09 | 三菱電機株式会社 | 誤り訂正符号化方法および誤り訂正符号化装置 |
CN103580807B (zh) * | 2013-11-05 | 2017-01-18 | 上海数字电视国家工程研究中心有限公司 | 针对特定度分布ldpc码字的bicm传输方法及系统 |
CN104363023B (zh) * | 2014-10-11 | 2017-10-03 | 中国科学院国家授时中心 | 北斗高精度差分信息编码方法 |
CN111917518B (zh) | 2015-03-02 | 2023-04-14 | 三星电子株式会社 | 发送方法 |
US10367525B2 (en) * | 2015-05-29 | 2019-07-30 | National Instruments Corporation | Incremental loop modification for LDPC encoding |
CN109417392B (zh) * | 2016-07-20 | 2021-10-15 | 华为技术有限公司 | Ldpc码的编解码方法及系统 |
WO2018084735A1 (en) * | 2016-11-03 | 2018-05-11 | Huawei Technologies Co., Ltd. | Efficiently decodable qc-ldpc code |
TWI602188B (zh) * | 2017-01-03 | 2017-10-11 | 慧榮科技股份有限公司 | 用來於記憶裝置中進行資料管理之方法以及記憶裝置及其控制器 |
CN117768059A (zh) | 2017-03-30 | 2024-03-26 | 三星电子株式会社 | 用于通信或广播系统中的信道编码/解码的装置和方法 |
CN108809328B (zh) | 2017-05-05 | 2024-05-17 | 华为技术有限公司 | 信息处理的方法、通信装置 |
EP4187794A1 (en) | 2017-06-15 | 2023-05-31 | Huawei Technologies Co., Ltd. | Qc-ldpc codes for 3gpp 5g mobile radio |
CN109327225B9 (zh) | 2017-06-27 | 2021-12-10 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
PL3491741T3 (pl) | 2017-06-27 | 2020-05-18 | Telefonaktiebolaget Lm Ericsson (Publ) | Wzór wartości przesunięcia dla quasi-cyklicznych kodów LDPC |
US10621035B2 (en) * | 2017-10-18 | 2020-04-14 | Intel Corporation | Techniques for correcting data errors in memory devices |
CN111313909A (zh) * | 2018-12-12 | 2020-06-19 | 北京航空航天大学 | Ldpc码译码方法和编码方法 |
CN112015325B (zh) * | 2019-05-28 | 2024-03-26 | 阿里巴巴集团控股有限公司 | 一种生成解码矩阵的方法、解码方法和对应装置 |
US11405055B2 (en) * | 2019-06-26 | 2022-08-02 | Polaran Haberlesme Teknolojileri Anonim Sirketi | Methods and apparatus for error correction coding with triangular factorization of generator matrix |
CN111211793B (zh) * | 2020-02-10 | 2023-08-04 | 成都烨软科技有限公司 | 一种基于汉明码并行tpc编码方法 |
CN112398488B (zh) * | 2020-12-29 | 2021-04-30 | 支付宝(杭州)信息技术有限公司 | 向量压缩的方法和装置 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2156555B (en) | 1984-03-24 | 1988-03-09 | Philips Nv | Error correction of data symbols |
US5838267A (en) | 1996-10-09 | 1998-11-17 | Ericsson, Inc. | Method and apparatus for encoding and decoding digital information |
US6304991B1 (en) | 1998-12-04 | 2001-10-16 | Qualcomm Incorporated | Turbo code interleaver using linear congruential sequence |
JP2002313036A (ja) | 2001-04-18 | 2002-10-25 | Sharp Corp | 復調方法および誤り訂正方法、並びに、記録媒体再生装置 |
US6567465B2 (en) | 2001-05-21 | 2003-05-20 | Pc Tel Inc. | DSL modem utilizing low density parity check codes |
US6789227B2 (en) | 2001-07-05 | 2004-09-07 | International Business Machines Corporation | System and method for generating low density parity check codes using bit-filling |
US6895547B2 (en) | 2001-07-11 | 2005-05-17 | International Business Machines Corporation | Method and apparatus for low density parity check encoding of data |
US6829308B2 (en) | 2002-07-03 | 2004-12-07 | Hughes Electronics Corporation | Satellite communication system utilizing low density parity check codes |
EP1379001A3 (en) * | 2002-07-03 | 2004-03-10 | Hughes Electronics Corporation | Method and system for decoding low density parity check (LDPC) codes |
KR100543154B1 (ko) * | 2002-07-26 | 2006-01-20 | 휴우즈 일렉트로닉스 코오포레이션 | 저밀도 패리티 검사 코드 생성 방법 및 시스템 |
US6785863B2 (en) * | 2002-09-18 | 2004-08-31 | Motorola, Inc. | Method and apparatus for generating parity-check bits from a symbol set |
US7222289B2 (en) * | 2002-09-30 | 2007-05-22 | Certance Llc | Channel processor using reduced complexity LDPC decoder |
KR20040036460A (ko) * | 2002-10-26 | 2004-04-30 | 삼성전자주식회사 | Ldpc 복호화 장치 및 그 방법 |
US7702986B2 (en) | 2002-11-18 | 2010-04-20 | Qualcomm Incorporated | Rate-compatible LDPC codes |
KR100502609B1 (ko) * | 2002-11-21 | 2005-07-20 | 한국전자통신연구원 | Ldpc 코드를 이용한 부호화기 및 부호화 방법 |
US7162684B2 (en) * | 2003-01-27 | 2007-01-09 | Texas Instruments Incorporated | Efficient encoder for low-density-parity-check codes |
KR100906474B1 (ko) * | 2003-01-29 | 2009-07-08 | 삼성전자주식회사 | 저밀도 부가정보 발생용 매트릭스를 이용한 에러 정정방법 및그 장치 |
KR100809619B1 (ko) | 2003-08-26 | 2008-03-05 | 삼성전자주식회사 | 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법 |
KR100550101B1 (ko) | 2003-12-22 | 2006-02-08 | 한국전자통신연구원 | 저밀도 패리티 검사 부호의 부호화와 복호 장치 및 그방법 |
KR20050073359A (ko) * | 2004-01-09 | 2005-07-13 | 주식회사 하이닉스반도체 | 테스트 레티클 제작 방법 |
US7260763B2 (en) * | 2004-03-11 | 2007-08-21 | Nortel Networks Limited | Algebraic low-density parity check code design for variable block sizes and code rates |
US7747929B2 (en) | 2004-04-28 | 2010-06-29 | Samsung Electronics Co., Ltd | Apparatus and method for coding/decoding block low density parity check code with variable block length |
-
2005
- 2005-08-10 JP JP2007514929A patent/JP4545793B2/ja not_active Expired - Fee Related
- 2005-08-10 EP EP05017399A patent/EP1626505B1/en not_active Expired - Fee Related
- 2005-08-10 DE DE602005026754T patent/DE602005026754D1/de active Active
- 2005-08-10 CA CA2563642A patent/CA2563642C/en not_active Expired - Fee Related
- 2005-08-10 RU RU2007105100/09A patent/RU2348103C2/ru not_active IP Right Cessation
- 2005-08-10 WO PCT/KR2005/002594 patent/WO2006016769A1/en active Application Filing
- 2005-08-10 KR KR1020050073359A patent/KR100713371B1/ko not_active IP Right Cessation
- 2005-08-10 CN CN2005800259119A patent/CN1993892B/zh not_active Expired - Fee Related
- 2005-08-10 AU AU2005272268A patent/AU2005272268B2/en not_active Ceased
- 2005-08-10 US US11/201,663 patent/US7600174B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
RU2007105100A (ru) | 2008-08-20 |
CN1993892A (zh) | 2007-07-04 |
EP1626505B1 (en) | 2011-03-09 |
EP1626505A1 (en) | 2006-02-15 |
AU2005272268A1 (en) | 2006-02-16 |
CN1993892B (zh) | 2012-12-26 |
US20060036927A1 (en) | 2006-02-16 |
US7600174B2 (en) | 2009-10-06 |
CA2563642C (en) | 2013-10-01 |
JP2008501287A (ja) | 2008-01-17 |
CA2563642A1 (en) | 2006-02-16 |
KR100713371B1 (ko) | 2007-05-04 |
KR20060050384A (ko) | 2006-05-19 |
WO2006016769A1 (en) | 2006-02-16 |
DE602005026754D1 (de) | 2011-04-21 |
RU2348103C2 (ru) | 2009-02-27 |
AU2005272268B2 (en) | 2008-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4545793B2 (ja) | ブロック低密度パリティ検査符号を符号化/復号化する装置及び方法 | |
JP4555334B2 (ja) | 可変ブロック長を有するブロック低密度パリティ検査符号の符号化/復号化装置及び方法 | |
JP4519902B2 (ja) | 可変ブロック長を有するブロック低密度パリティ検査符号の符号化/復号化装置及び方法 | |
KR100809616B1 (ko) | 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법 | |
JP4555333B2 (ja) | 可変符号化率を有するブロック低密度パリティ検査符号の符号化/復号装置及び方法 | |
JP5219552B2 (ja) | 移動通信システムにおけるブロック低密度パリティ検査符号の符号化/復号化装置及び方法 | |
KR100739510B1 (ko) | 반구조적 블록 저밀도 패리티 검사 부호 부호화/복호 장치및 방법 | |
KR100941680B1 (ko) | 준순환 저밀도 패리티 검사 부호의 생성 방법 및 장치 | |
RU2369008C2 (ru) | Устройство и способ кодирования-декодирования блочного кода проверки на четность с низкой плотностью с переменной длиной блока | |
US20050132260A1 (en) | Apparatus and method for coding and decoding irregular repeat accumulate codes | |
JP5789014B2 (ja) | 符号化方法、符号化器、復号器 | |
KR20060016061A (ko) | 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법 | |
KR101447751B1 (ko) | 블록 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서패리티 검사 행렬 생성 장치 및 방법 | |
JP2009177649A (ja) | 符号化方法、符号化器、復号器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090519 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090819 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090826 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100601 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100630 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4545793 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |