KR100906474B1 - 저밀도 부가정보 발생용 매트릭스를 이용한 에러 정정방법 및그 장치 - Google Patents

저밀도 부가정보 발생용 매트릭스를 이용한 에러 정정방법 및그 장치 Download PDF

Info

Publication number
KR100906474B1
KR100906474B1 KR1020030005927A KR20030005927A KR100906474B1 KR 100906474 B1 KR100906474 B1 KR 100906474B1 KR 1020030005927 A KR1020030005927 A KR 1020030005927A KR 20030005927 A KR20030005927 A KR 20030005927A KR 100906474 B1 KR100906474 B1 KR 100906474B1
Authority
KR
South Korea
Prior art keywords
matrix
column
parity
diagonal
row
Prior art date
Application number
KR1020030005927A
Other languages
English (en)
Other versions
KR20040069505A (ko
Inventor
김기현
한성휴
박인식
이윤우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030005927A priority Critical patent/KR100906474B1/ko
Priority to TW093101490A priority patent/TWI268486B/zh
Priority to DE602004000456T priority patent/DE602004000456T2/de
Priority to JP2004014595A priority patent/JP3810773B2/ja
Priority to EP04250320A priority patent/EP1443656B1/en
Priority to US10/765,278 priority patent/US7278082B2/en
Priority to CN200410038774XA priority patent/CN1534876B/zh
Publication of KR20040069505A publication Critical patent/KR20040069505A/ko
Application granted granted Critical
Publication of KR100906474B1 publication Critical patent/KR100906474B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1182—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the structure of the parity-check matrix is obtained by reordering of a random parity-check matrix

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

저밀도 부가정보 발생용 매트릭스를 이용한 에러 정정 방법 및 그 장치가 개시되어 있다. 본 발명의 방법은 메세지 워드 길이의 로우와 코드 워드 길이의 칼럼을 갖는 매트릭스에서 칼럼과 로우에 들어가는 1의 개수가 일정하고 나머지 원소는 모두 0인 패리티 체크 매트릭스를 이용하여 부가정보를 발생하는 에러 정정 방법에 있어서, 각 칼럼에서 1이 처음 나오는 순서대로 칼럼 정렬해서 패리티 체크 매트릭스를 재구성하고, 패리티 체크 매트릭스의 패리티에 해당하는 매트릭스의 대각 원소와 칼럼 정렬된 매트릭스의 최초 1이 교차하는 지점을 찾아서 이 교차점 위의 대각 매트릭스와 칼럼 정렬된 매트릭스를 칼럼 교환해서 하위 트라이앵귤러 형태의 매트릭스를 발생하는 단계와 하위 트라이앵귤러 매트릭스와 주어진 메세지 데이터를 이용하여 부가정보를 계산하는 단계를 포함하여, 발생된 하위 트라이앵귤러 매트릭스를 부가정보 연산에 이용함으로써 LDPC(Low Density Parity check Code)를 이용한 부호화시 부가정보를 효율적으로 계산하고 계산량도 감소한다.

Description

저밀도 부가정보 발생용 매트릭스를 이용한 에러 정정 방법 및 그 장치{Method of error-correction using a matrix for generating low density parity and apparatus thereof}
도 1은 종래의 에러 정정을 위한 부가정보를 발생하기 위한 H 매트릭스 구조도,
도 2는 본 발명에 의한 저밀도 부가정보 발생용 매트릭스를 이용한 에러 정정 장치의 일 실시 예에 따른 블록도,
도 3은 도 2에 도시된 칼럼 정렬부에서 패리티 체크 매트릭스를 재구성하는 과정을 설명하기 위한 도면,
도 4는 본 발명에 따른 에러 정정을 위한 부가정보를 발생하기 위한 H 매트릭스 구조도,
도 5는 본 발명에 의한 저밀도 부가정보 발생용 매트릭스를 이용한 에러 정정 방법의 일 실시 예에 따른 흐름도이다.
본 발명은 에러 정정 및 신호 검출 분야에 관한 것으로, 특히 저밀도 부가정 보 발생용 매트릭스를 이용한 에러 정정 방법 및 그 장치에 관한 것이다.
에러 정정을 위해 사용하는 코드 중 LDPC(Low Density Parity check Code)를 이용한 부호화 방법에서 부가정보를 발생하기 위해 로우(row)와 칼럼(column)에 일정한 개수의 1을 포함하는 패리티 체크 코드(parity check code)를 만들고 이를 이용해서 부가정보를 발생시킨다. 즉, 칼럼과 로우에 일정한 개수의 1을 포함하는 매트릭스를 만들고 이를 패리티 체크 매트릭스(parity check matrix) H로 두어 "Hx=0"이 되는 코드 워드를 발생시킨다. 이때 x는 원래의 데이터와 부가정보가 연결되어 있다.
이러한 계산을 수행하기 위해 패리티 체크 매트릭스 H를 가우션 엘리미네션(Gaussian elimination)을 이용하여 제너레이터 매트릭스 G(generator matrix G)로 변환하거나, 하위 트라이앵귤러 형태(lower triangular form)로 변환하여 패리티 계산을 수행한다. 제너레이터 매트릭스 G는 원래 매트릭스의 성김성(sparseness)이 상실되어 계산량이 많아지는 단점이 있으며, 하위 트라이앵귤러 형태도 계산 과정이 복잡한 단점이 있었다.
종래의 패리티 체크 매트릭스 H는 도 1에 도시된 바와 같으며, "Hx=0"이 되는 코드 워드를 발생시키기 위한 하위 트라이앵귤러 형태의 계산은 아래 수학식 1과 같으며, 그 계산 과정이 복잡함을 알 수 있다.
Figure 112003003432751-pat00001
여기서,
Figure 112003003432751-pat00002
,
Figure 112003003432751-pat00003
이다.
복호화시에는 이렇게 발생된 부가정보와 패리티 체크 매트릭스를 이용하여 에러를 정정한다. 즉, 복호된 신호가 에러 정정에 성공했는 지 여부를 확인하기 위해서 패리티 체크 매트릭스와 복호된 신호를 곱하여 0이 되는 지 확인하면 알 수 있게 된다.
참고 문헌으로, LDPC(Low Density Parity check Code) 기본 개념은 D.J. MacKay, "Good error-correction codes based on very sparse matrices," IEEE Trans. on Information Theory, vol. 45, no. 2, pp. 399-431, 1999에 개시되어 있고, H matrix에 대한 기술은 T. Richardson, R. Urbanke, "Efficient encoding of low density parity check codes," IEEE Trans. on Information theory, vol. 47, no. 2, pp. 638-656, 2001에 개시되어 있다.
따라서, 본 발명의 목적은 저밀도 부가정보 발생용 매트릭스를 이용한 에러 정정 방법 및 그 장치를 제공하는 데 있다.
본 발명의 다른 목적은 LDPC(Low Density Parity Check code) 부호화시 부가정보를 효율적으로 계산하기 위한 저밀도 부가정보 발생용 매트릭스를 이용하여 에러 정정하는 방법 및 그 장치를 제공하는 데 있다.
본 발명에 따라, 상기의 목적은 메세지 워드 길이 m의 로우와 코드 워드 길이 n의 칼럼을 갖는 매트릭스에서 칼럼과 로우에 들어가는 1의 개수가 일정하고 나 머지 원소는 모두 0인 패리티 체크 매트릭스를 이용하여 부가정보를 발생하는 에러 정정 방법에 있어서: (a) 각 칼럼에서 1이 처음 나오는 순서대로 칼럼 정렬해서 패리티 체크 매트릭스(H)를 재구성하고, 패리티 체크 매트릭스의 패리티에 해당하는 매트릭스의 대각 원소와 칼럼 정렬된 매트릭스의 최초 1이 교차하는 지점을 찾아서 이 교차점 위의 대각 매트릭스와 칼럼 정렬된 매트릭스를 칼럼 교환해서 하위 트라이앵귤러 형태의 매트릭스를 발생하는 단계; 및 (b) 상기 하위 트라이앵귤러 매트릭스와 주어진 메세지 데이터(S)를 이용하여 부가정보(p)를 계산하는 단계를 포함하는 에러 정정 방법에 의해 달성된다.
또한, 상기의 목적은 저밀도 부가정보 발생용 매트릭스를 이용하는 에러 정정 방법에 있어서: (a) 메세지 워드 길이 m의 로우와 코드 워드 길이 n의 칼럼을 갖는 매트릭스에서 칼럼과 로우에 들어가는 1의 개수가 일정하고 나머지 원소는 모두 0인 패리티 체크 매트릭스를 발생하는 단계; (b) 각 칼럼에서 1이 처음 나오는 순서대로 칼럼 정렬해서 패리티 체크 매트릭스(H)를 재구성하고, 패리티 체크 매트릭스의 패리티에 해당하는 매트릭스의 대각 원소와 칼럼 정렬된 매트릭스의 최초 1이 교차하는 지점을 찾아서 이 교차점 위의 대각 매트릭스를 칼럼 정렬된 매트릭스와 칼럼 교환해서 하위 트라이앵귤러 형태의 매트릭스를 발생하는 단계; (c) 상기 교차점 아래의 하위 트라이앵귤러 영역에 해당하는 로우들에 대하여 로우의 끝에서 두번째 1의 위치가 대각 매트릭스보다 작은 로우를 찾아 찾아진 로우와 대각 매트릭스에 해당하는 로우를 교환하고 이 로우에 맨 마지막 1의 위치에 해당하는 칼럼을 대각 매트릭스와 교차하는 칼럼과 교환해서 확장된 트라이앵귤러 매트릭스를 발 생하는 단계; 및 (d) 상기 확장된 트라이앵귤러 매트릭스를 이용하여 패리티를 계산하는 단계를 포함하는 에러 정정 방법에 의해 달성된다.
본 발명의 다른 분야에 따르면, 상기의 목적은 메세지 워드 길이 m의 로우와 코드 워드 길이 n의 칼럼을 갖는 매트릭스에서 칼럼과 로우에 들어가는 1의 개수가 일정하고 나머지 원소는 모두 0인 패리티 체크 매트릭스를 이용하여 부가정보를 발생하는 에러 정정 장치에 있어서: 각 칼럼에서 1이 처음 나오는 순서대로 칼럼 정렬해서 패리티 체크 매트릭스(H)를 재구성하고, 패리티 체크 매트릭스의 패리티에 해당하는 매트릭스의 대각 원소와 칼럼 정렬된 매트릭스의 최초 1이 교차하는 지점을 찾아서 이 교차점 위의 대각 매트릭스와 칼럼 정렬된 매트릭스를 칼럼 교환해서 하위 트라이앵귤러 형태의 매트릭스를 발생하는 발생 수단; 및 상기 하위 트라이앵귤러 매트릭스와 주어진 메세지 데이터(S)를 이용하여 부가정보(p)를 계산하는 계산 수단을 포함하는 에러 정정 장치에 의해 달성된다.
또한, 상기의 목적은 저밀도 부가정보 발생용 매트릭스를 이용하는 에러 정정 장치에 있어서: 메세지 워드 길이(m)의 로우와 코드 워드 길이(n)의 칼럼을 갖는 매트릭스에서 칼럼과 로우에 들어가는 1의 개수가 일정하고 나머지 원소는 모두 0인 패리티 체크 매트릭스를 발생하는 패리티 체크 매트릭스 발생부; 각 칼럼에서 1이 처음 나오는 순서대로 칼럼 정렬해서 패리티 체크 매트릭스를 재구성하는 칼럼 정렬부; 상기 패리티 체크 매트릭스의 패리티에 해당하는 매트릭스의 대각 원소와 상기 칼럼 정렬부에 의해 칼럼 정렬된 매트릭스에서 각 칼럼에서 최초 1을 나타내는 부분과 교차하는 지점을 찾아 이 교차점 위의 대각 매트릭스는 상기 칼럼 정렬 부에 의해 칼럼 정렬된 매트릭스와 칼럼 교환하여 하위 트라이앵귤러 매트릭스를 발생하는 트라이앵귤러 매트릭스 발생부; 상기 교차점 아래의 하위 트라이앵귤러 영역에 해당하는 로우들에 대하여 로우의 끝에서 두 번째 1의 위치가 대각 매트릭스보다 작은 로우를 찾아 찾아진 로우와 대각 매트릭스에 해당하는 로우를 교환하고, 이 로우에 맨 마지막 1의 위치에 해당하는 칼럼을 대각 매트릭스와 교차하는 칼럼과 교환하여 상기 하위 트라이앵귤러 매트릭스의 아래 부분을 가능한 대각 매트릭스에 근접시키는 트라이앵귤러 매트릭스 확장부; 및 상기 트라이앵귤러 매트릭스 확장부에 의해 확장된 트라이앵귤러 매트릭스와 주어진 메세지 데이터(S)를 이용하여 부가정보(p)를 계산하는 패리티 계산부를 포함하는 에러 정정 장치에 의해 달성된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다.
도 2는 본 발명에 의한 저밀도 부가정보 발생용 매트릭스를 이용한 에러 정정 장치의 일 실시 예에 따른 블록도로서, 패리티 체크 매트릭스 발생부(210), 칼럼 정렬부(220), 트라이앵귤러 매트릭스 발생부(230), 트라이앵귤러 매트릭스 확장부(240), 백워드 대체 계산부(250) 및 하위 패리티 계산부(260)로 되어 있으며, 이에 대한 동작을 도 3 및 도 4를 결부시켜 설명하기로 한다.
도 2를 참조하면, 패리티 체크 매트릭스 발생부(210)는 메세지 워드 길이 n에 해당하는 로우와 코드 워드 길이 m에 해당하는 칼럼을 갖는 매트릭스에 칼럼과 로우에 들어가는 1의 개수가 일정하고 나머지 원소는 모두 0인 패리티 체크 매트릭 스를 발생한다. 칼럼 정렬부(220)는 각 칼럼에서 1이 처음 나오는 순서대로 칼럼 정렬해서 도 3에 도시된 바와 같이 패리티 체크 매트릭스를 재구성한다. 즉, 도 3에서 진한 점선은 각 칼럼에서 1이 처음 나오는 순서대로 칼럼이 정렬된 매트릭스를 나타내고 있고, 진한 실선은 n-m개의 패리티에 해당하는 매트릭스의 대각 원소를 나타내고 있다. 패리티 체크 매트릭스 발생부(210)에서 발생된 패리티 체크 매트릭스의 패리티에 해당하는 매트릭스의 대각 원소를 나타내는 진한 실선과 칼럼 정렬부(220)에 의해 칼럼 정렬된 매트릭스에서 각 칼럼에서 최초 1을 나타내는 진한 점선이 교차하는 부분이 발생한다.
트라이앵귤러 매트릭스 발생부(230)는 이 교차점 위의 대각 매트릭스는 칼럼 정렬부(220)에 의해 칼럼 정렬된 매트릭스와 다시 한 번 칼럼 교환함으로써 도 4에 도시된 T 매트릭스에 해당하는 하위 트라이앵귤러 형태로 만든다. 이때, 하위 트라이앵귤러 매트릭스의 오른쪽 상단에 0이 최대한 분포할 수 있도록 발생하고, n-m개의 패리티 개수에 해당하는 칼럼 중에서 소정수 k개의 칼럼을 상위 트라이앵귤러 영역이 0인 하위 트라이앵귤러 매트릭스의 나머지 부분에 해당하는 모든 1의 위치가 하위 트라이앵귤러의 패리티에 해당하는 매트릭스의 대각 원소의 위치보다 밑에 위치한다.
트라이앵귤러 매트릭스 확장부(240)는 트라이앵귤러 매트릭스 발생부(230)에서 발생한 하위 트라이앵귤러 매트릭스의 아래 부분을 가능한 대각 매트릭스에 근접하게 만들기 위해 교차점 아래의 하위 트라이앵귤러 영역에 해당하는 로우들에 대하여 로우의 끝에서 두 번째 1의 위치가 대각 매트릭스보다 작은 로우를 찾아 찾 아진 로우와 대각 매트릭스에 해당하는 로우와 교환한 후 이 찾아진 로우에 맨 마지막 1의 위치에 해당하는 칼럼을 대각 매트릭스와 교차하는 칼럼과 교환한다. 이러한 방법으로 계속 대각 매트릭스를 따라 교환을 수행하여 더 이상 끝에서 두 번째 1의 위치가 현재 처리하고자 하는 대각 매트릭스보다 작은 로우가 존재하지 않을 때까지 반복 수행함으로써 트라이앵귤러 매트릭스 확장부(240)에 의해 도 4에 도시된 바와 같이 C 매트릭스 영역이 가능한 작게 설정되도록 하위 트라이앵귤러 영역을 확장시킨다.
백워드 대체 계산부(250)는 트라이앵귤러 매트릭스 확장부(240)에 의해 확장된 하위 트라이앵귤러 매트릭스 영역과 메세지 비트 S를 이용하여 백워드 대체(backward substitution) 계산을 수행해서 부가정보 p를 연산한다. 이 계산은 아래 수학식 2와 같이 나타낼 수 있으며, 전체 패리티 비트 중 k개의 패리티 비트값이 구해진다.
Figure 112003003432751-pat00004
하위 패리티 계산부(260)는 패리티 비트 n-m 개 중에서 백워드 대체 계산부(250)에서 구한 k개를 제외한 패리티 비트 값들은 트라이앵귤러 매트릭스 확장부(240)에 의해서도 트라이앵귤러 매트릭스로 만들어지지 못한 부분 즉, 도 4에 도시된 C 매트릭스는 기존의 H 매트릭스의 축소된 형태이므로 가우션 엘리미네션 연산 방법 또는 수학식 1로 표시된 기존 방법에 의해 남은 패리티 비트의 값을 계 산한다.
도 5는 본 발명에 의한 저밀도 부가정보 발생용 매트릭스를 이용한 에러 정정 방법의 일 실시 예에 따른 흐름도로서, 도 2를 결부시켜 설명하기로 한다.
도 5를 참조하면, 패리티 체크 매트릭스 발생부(210)는 메세지 워드 길이 n에 해당하는 로우와 코드 워드 길이 m에 해당하는 칼럼을 갖는 매트릭스에 칼럼과 로우에 들어가는 1의 개수가 일정하고 나머지 원소는 모두 0인 패리티 체크 매트릭스 H(ij)를 발생한다(501 단계). 칼럼 정렬부(220)는 칼럼 j를 증가시키면서 각 칼럼에 1이 위치한 로우 위치를 기록하여 각 칼럼에 나오는 1의 순서가 가장 빠른 것부터 정렬한다(502 단계). 트라이앵귤러 매트릭스 발생부(230)는 패리티 체크 매트릭스 발생부(210)에서 발생된 패리티 체크 매트릭스의 패리티에 해당하는 매트릭스의 대각 원소와 칼럼 정렬부(220)에 의해 칼럼 정렬된 매트릭스에서 각 칼럼에서 최초 1이 교차하는 지점을 찾은 후(503 단계), 이 교차점 위의 대각 매트릭스는 칼럼 정렬부(220)에 의해 칼럼 정렬된 매트릭스와 다시 한 번 칼럼 교환하는 데, 즉, 칼럼 정렬된 매트릭스에서 최초 1의 위치를 갖는 칼럼과 대각 매트릭스와 일치하는 칼럼을 교환한다(504 단계).
트라이앵귤러 매트릭스 확장부(240)는 교차점 아래의 로우 전체에 대해 대각 매트릭스보다 작은 칼럼에 끝에서 두 번째 1이 위치하고 있는 지를 확인해서(505 단계), 대각 매트릭스보다 작은 칼럼에 끝에서 두 번째 1이 위치하고 있는 로우가 발견되면, 발견된 로우를 현재 바꾸고자 하는 대각 원소와 교차되는 로우와 교환한다(506 단계). 또한, 트라이앵귤러 매트릭스 확장부(240)는 발견된 로우의 마지막 1이 위치하고 있는 칼럼을 현재 바꾸고자 하는 대각 원소가 있는 칼럼과 교환한 후 (507 단계), 다음 대각 매트릭스에 해당하는 칼럼으로 이동해서(508 단계), 505 단계로 진행한다.
한편, 505 단계에서 대각 매트릭스보다 작은 칼럼에 끝에서 두 번째 1이 위치하고 있는 로우가 발견되지 않으면 본 발명에 따른 H 매트릭스를 발생하고(509 단계), 발생된 H 매트릭스를 이용하여 백워드 대체 계산부(250)에서는 트라이앵귤러 매트릭스 확장부(220)에 의해 확장된 하위 트라이앵귤러 매트릭스 영역과 메세지 비트 S를 이용하여 백워드 대체 계산을 수행하고, 하위 패리티 계산부(260)에서는 트라이앵귤러 매트릭스 확장부(240)에 의해 확장된 하위 트라이앵귤러 매트릭스로 만들어지지 못한 부분 즉, 도 4에 도시된 C 매트릭스는 기존의 H 매트릭스의 축소된 형태이므로 가우션 엘리미네션 연산 방법 또는 수학식 1로 표시된 기존 방법에 의해 남은 패리티를 계산한다(510 단계).
따라서, 본 발명은 빠른 엔코딩을 필요로 하는 응용 분야에 효과적으로 적용될 수 있다.
상술한 바와 같이, 본 발명은 LDPC의 엔코더(encoder) 구현을 위한 패리티 체크 매트릭스를 이용하여 부가정보를 발생시키는 방법으로 연산량 수준을 매트릭스의 칼럼의 길이에 해당하는 n개의 오더(order)에 가까운 값으로 만들 수 있게 되어 계산량이 줄어들고, 확장된 하위 트라이앵귤러 매트릭스를 부가정보 연산에 이용함으로써 부가정보를 효율적으로 계산할 수 있다.

Claims (20)

  1. 메세지 워드 길이 m의 로우와 코드 워드 길이 n의 칼럼을 갖는 매트릭스에서 칼럼과 로우에 들어가는 1의 개수가 일정하고 나머지 원소는 모두 0인 패리티 체크 매트릭스를 이용하여 부가정보를 발생하는 에러 정정 방법에 있어서:
    (a) 각 칼럼에서 1이 처음 나오는 순서대로 칼럼 정렬해서 패리티 체크 매트릭스(H)를 재구성하고, 패리티 체크 매트릭스의 패리티에 해당하는 매트릭스의 대각 원소와 칼럼 정렬된 매트릭스의 최초 1이 교차하는 지점을 찾아서 이 교차점 위의 대각 매트릭스와 칼럼 정렬된 매트릭스를 칼럼 교환해서 하위 트라이앵귤러 형태의 매트릭스를 발생하는 단계; 및
    (b) 상기 하위 트라이앵귤러 매트릭스와 주어진 메세지 데이터(S)를 이용하여 부가정보(p)를 계산하는 단계를 포함하는 에러 정정 방법.
  2. 제1항에 있어서, 상기 (a) 단계에서는 상기 하위 트라이앵귤러 매트릭스의 오른쪽 상단에 0이 최대한 분포할 수 있도록 발생하고, n-m개의 패리티 개수에 해당하는 칼럼 중에서 소정수 k개의 칼럼을 상위 트라이앵귤러 영역이 0인 하위 트라이앵귤러 매트릭스의 나머지 부분에 해당하는 모든 1의 위치가 하위 트라이앵귤러의 패리티에 해당하는 매트릭스의 대각 원소의 위치보다 밑에 위치하는 것을 특징으로 하는 에러 정정 방법.
  3. 제1항에 있어서, 상기 (b) 단계에서는 부가정보를 발생시킬 때 p개의 패리티 중에서 k개의 패리티는 다음 식으로 표시되는 백워드 대체(backword substitution)을 이용하여 구하는 에러 정정 방법.
    Figure 112003003432751-pat00005
  4. 제3항에 있어서, 상기 (b) 단계에서는 부가정보를 발생시킬 때 p개의 패리티 중에서 p-k개의 패리티는 하위 트라이앵귤러 매트릭스 이외의 나머지 매트릭스를 이용하여 가우션 엘리미네션(Gaussian elimination) 연산 방법 또는 아래 수학식으로 표시된 일반적인 방법에 의해 구하는 것을 특징으로 하는 에러 정정 방법.
    Figure 112003003432751-pat00006
    (여기서,
    Figure 112003003432751-pat00007
    ,
    Figure 112003003432751-pat00008
    임)
  5. 저밀도 부가정보 발생용 매트릭스를 이용하는 에러 정정 방법에 있어서:
    (a) 메세지 워드 길이 m의 로우와 코드 워드 길이 n의 칼럼을 갖는 매트릭스에서 칼럼과 로우에 들어가는 1의 개수가 일정하고 나머지 원소는 모두 0인 패리티 체크 매트릭스를 발생하는 단계;
    (b) 각 칼럼에서 1이 처음 나오는 순서대로 칼럼 정렬해서 패리티 체크 매트릭스(H)를 재구성하고, 패리티 체크 매트릭스의 패리티에 해당하는 매트릭스의 대 각 원소와 칼럼 정렬된 매트릭스의 최초 1이 교차하는 지점을 찾아서 이 교차점 위의 대각 매트릭스를 칼럼 정렬된 매트릭스와 칼럼 교환해서 하위 트라이앵귤러 형태의 매트릭스를 발생하는 단계;
    (c) 상기 교차점 아래의 하위 트라이앵귤러 영역에 해당하는 로우들에 대하여 로우의 끝에서 두번째 1의 위치가 대각 매트릭스보다 작은 로우를 찾아 찾아진 로우와 대각 매트릭스에 해당하는 로우를 교환하고 이 로우에 맨 마지막 1의 위치에 해당하는 칼럼을 대각 매트릭스와 교차하는 칼럼과 교환해서 확장된 트라이앵귤러 매트릭스를 발생하는 단계; 및
    (d) 상기 확장된 트라이앵귤러 매트릭스를 이용하여 패리티를 계산하는 단계를 포함하는 에러 정정 방법.
  6. 제5항에 있어서, 상기 (b) 단계에서는 상기 하위 트라이앵귤러 매트릭스의 오른쪽 상단에 0이 최대한 분포할 수 있도록 발생하고, n-m개의 패리티 개수에 해당하는 칼럼 중에서 소정수 k개의 칼럼을 상위 트라이앵귤러 영역이 0인 하위 트라이앵귤러 매트릭스의 나머지 부분에 해당하는 모든 1의 위치가 하위 트라이앵귤러의 패리티에 해당하는 매트릭스의 대각 원소의 위치보다 밑에 위치하는 것을 특징으로 하는에러 정정 방법.
  7. 제5항에 있어서, 상기 (c) 단계에서는 상기 대각 매트릭스를 따라 로우 교환을 계속 수행하여 더 이상 끝에서 두 번째 1의 위치가 현재 처리하고자 하는 대각 매트릭스보다 작은 로우가 존재하지 않을 때까지 반복 수행하는 것을 특징으로 하는 에러 정정 방법.
  8. 제5항에 있어서, 상기 (d) 단계는
    (d1) 상기 확장된 트라이앵귤러 매트릭스 영역과 메세지 데이터 S를 이용하여 백워드 대체 연산을 수행해서 k개의 패리티 비트값을 구하는 단계; 및
    (d2) 상기 패리티 비트 n-m개 중에서 상기 백워드 대체 연산에 의해 구한 k개를 제외한 패리티 비트값들을 계산하는 단계를 포함하는 에러 정정 방법.
  9. 제8항에 있어서, 상기 (d1) 단계에서는 부가정보를 발생시킬 때 p개의 패리티 중에서 k개의 패리티는 다음 식으로 표시되는 백워드 대체를 이용하여 구하는 것을 특징으로 하는 에러 정정 방법.
    Figure 112003003432751-pat00009
  10. 제9항에 있어서, 상기 (d2) 단계에서는 부가정보를 발생시킬 때 p개의 패리티 중에서 p-k개의 패리티는 가우션 엘리미네션 연산 방법 또는 아래 수학식으로 표시된 일반적인 방법에 의해 구하는 것을 특징으로 하는 에러 정정 방법.
    Figure 112003003432751-pat00010
    (여기서,
    Figure 112003003432751-pat00011
    ,
    Figure 112003003432751-pat00012
    임)
  11. 메세지 워드 길이 m의 로우와 코드 워드 길이 n의 칼럼을 갖는 매트릭스에서 칼럼과 로우에 들어가는 1의 개수가 일정하고 나머지 원소는 모두 0인 패리티 체크 매트릭스를 이용하여 부가정보를 발생하는 에러 정정 장치에 있어서:
    각 칼럼에서 1이 처음 나오는 순서대로 칼럼 정렬해서 패리티 체크 매트릭스(H)를 재구성하고, 패리티 체크 매트릭스의 패리티에 해당하는 매트릭스의 대각 원소와 칼럼 정렬된 매트릭스의 최초 1이 교차하는 지점을 찾아서 이 교차점 위의 대각 매트릭스와 칼럼 정렬된 매트릭스를 칼럼 교환해서 하위 트라이앵귤러 형태의 매트릭스를 발생하는 발생 수단; 및
    상기 하위 트라이앵귤러 매트릭스와 주어진 메세지 데이터(S)를 이용하여 부가정보(p)를 계산하는 계산 수단을 포함하는 에러 정정 장치.
  12. 제11항에 있어서, 상기 발생 수단은 상기 하위 트라이앵귤러 매트릭스의 오른쪽 상단에 0이 최대한 분포할 수 있도록 발생하고, n-m개의 패리티 개수에 해당하는 칼럼 중에서 소정수 k개의 칼럼을 상위 트라이앵귤러 영역이 0인 하위 트라이앵귤러 매트릭스의 나머지 부분에 해당하는 모든 1의 위치가 하위 트라이앵귤러의 패리티에 해당하는 매트릭스의 대각 원소의 위치보다 밑에 위치하는 것을 특징으로 하는 에러 정정 장치.
  13. 제11항에 있어서, 상기 계산 수단은 부가정보를 발생 시킬 때 p개의 패리티중에서 k개의 패리티는 다음 식으로 표시되는 백워드 대체를 이용하여 구하는 에러 정정 장치.
    Figure 112003003432751-pat00013
  14. 제13항에 있어서, 상기 계산 수단은 부가정보를 발생 시킬 때 p개의 패리티 중에서 p-k개의 패리티는 하위 트라이앵귤러 매트릭스 이외의 나머지 매트릭스를 이용하여 가우션 엘리미네션 연산 방법 또는 아래 수학식으로 표시된 일반적인 방법에 의해 구하는 것을 특징으로 하는 에러 정정 장치.
    Figure 112003003432751-pat00014
    (여기서,
    Figure 112003003432751-pat00015
    ,
    Figure 112003003432751-pat00016
    임)
  15. 저밀도 부가정보 발생용 매트릭스를 이용하는 에러 정정 장치에 있어서:
    메세지 워드 길이(m)의 로우와 코드 워드 길이(n)의 칼럼을 갖는 매트릭스에서 칼럼과 로우에 들어가는 1의 개수가 일정하고 나머지 원소는 모두 0인 패리티 체크 매트릭스를 발생하는 패리티 체크 매트릭스 발생부;
    각 칼럼에서 1이 처음 나오는 순서대로 칼럼 정렬해서 패리티 체크 매트릭스를 재구성하는 칼럼 정렬부;
    상기 패리티 체크 매트릭스의 패리티에 해당하는 매트릭스의 대각 원소와 상 기 칼럼 정렬부에 의해 칼럼 정렬된 매트릭스에서 각 칼럼에서 최초 1을 나타내는 부분과 교차하는 지점을 찾아 이 교차점 위의 대각 매트릭스는 상기 칼럼 정렬부에 의해 칼럼 정렬된 매트릭스와 칼럼 교환하여 하위 트라이앵귤러 매트릭스를 발생하는 트라이앵귤러 매트릭스 발생부;
    상기 교차점 아래의 하위 트라이앵귤러 영역에 해당하는 로우들에 대하여 로우의 끝에서 두 번째 1의 위치가 대각 매트릭스보다 작은 매트릭스를 찾아 대각 매트릭스에 해당하는 로우와 교환하고, 이 로우에 맨 마지막 1의 위치에 해당하는 칼럼을 대각 매트릭스와 교차하는 칼럼과 교환하여 상기 하위 트라이앵귤러 매트릭스의 아래 부분을 가능한 대각 매트릭스에 근접시키는 트라이앵귤러 매트릭스 확장부; 및
    상기 트라이앵귤러 매트릭스 확장부에 의해 확장된 트라이앵귤러 매트릭스와 주어진 메세지 데이터(S)를 이용하여 부가정보(p)를 계산하는 패리티 계산부를 포함하는 에러 정정 장치.
  16. 제15항에 있어서, 상기 트라이앵귤러 매트릭스 발생부는 상기 하위 트라이앵귤러 매트릭스의 오른쪽 상단에 0이 최대한 분포할 수 있도록 발생하고, n-m개의 패리티 개수에 해당하는 칼럼 중에서 소정수 k개의 칼럼을 상위 트라이앵귤러 영역이 0인 하위 트라이앵귤러 매트릭스의 나머지 부분에 해당하는 모든 1의 위치가 하위 트라이앵귤러의 패리티에 해당하는 매트릭스의 대각 원소의 위치보다 밑에 위치하는 것을 특징으로 하는 에러 정정 장치.
  17. 제15항에 있어서, 상기 트라이앵귤러 매트릭스 확장부는 상기 대각 매트릭스를 따라 로우 교환을 계속 수행하여 더 이상 끝에서 두 번째 1의 위치가 현재 처리하고자 하는 대각 매트릭스보다 작은 로우가 존재하지 않을 때까지 반복 수행하는 것을 특징으로 하는 에러 정정 장치.
  18. 제15항에 있어서, 상기 패리티 계산부는
    상기 확장된 트라이앵귤러 매트릭스 영역과 주어진 메세지 데이터(S)를 이용하여 백워드 대체 연산을 수행해서 k개의 패리티 비트값을 구하는 백워드 대체 연산부; 및
    상기 패리티 비트 n-m개 중에서 상기 백워드 대체 연산부에서 구한 k개를 제외한 패리티 비트값들을 계산하는 하위 패리티 계산부를 더 포함하는 에러 정정 장치.
  19. 제18항에 있어서, 상기 백워드 대체 연산부는 상기 부가정보를 발생시킬 때 p개의 패리티 중에서 k개의 패리티는 다음 식으로 표시되는 백워드 대체를 이용하여 구하는 것을 특징으로 하는 에러 정정 장치.
    Figure 112003003432751-pat00017
  20. 제18항에 있어서, 상기 하위 패리티 계산부는 상기 부가정보를 발생시킬 때 p개의 패리티 중에서 p-k개의 패리티는 가우션 엘리미네션 연산 방법 또는 아래 수학식으로 표시된 일반적인 방법에 의해 구하는 것을 특징으로 하는 에러 정정 장치.
    Figure 112003003432751-pat00018
    (여기서,
    Figure 112003003432751-pat00019
    ,
    Figure 112003003432751-pat00020
    임)
KR1020030005927A 2003-01-29 2003-01-29 저밀도 부가정보 발생용 매트릭스를 이용한 에러 정정방법 및그 장치 KR100906474B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020030005927A KR100906474B1 (ko) 2003-01-29 2003-01-29 저밀도 부가정보 발생용 매트릭스를 이용한 에러 정정방법 및그 장치
TW093101490A TWI268486B (en) 2003-01-29 2004-01-20 Method of generating parity data based on low-density parity check matrix and apparatus therefor
DE602004000456T DE602004000456T2 (de) 2003-01-29 2004-01-22 Verfahren und Vorrichtung zur Generierung von Prüfdaten basierend auf einer Low-Density Parity Check (LDPC) Matrix
JP2004014595A JP3810773B2 (ja) 2003-01-29 2004-01-22 低密度付加情報発生用マトリックスを用いたパリティ情報生成方法及びその装置
EP04250320A EP1443656B1 (en) 2003-01-29 2004-01-22 Method of generating parity data based on a low-density parity check (LDPC) matrix and apparatus therefor
US10/765,278 US7278082B2 (en) 2003-01-29 2004-01-28 Method of generating parity data based on low-density parity check matrix and apparatus therefor
CN200410038774XA CN1534876B (zh) 2003-01-29 2004-01-29 基于低密度奇偶校验矩阵产生奇偶数据的方法及其装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030005927A KR100906474B1 (ko) 2003-01-29 2003-01-29 저밀도 부가정보 발생용 매트릭스를 이용한 에러 정정방법 및그 장치

Publications (2)

Publication Number Publication Date
KR20040069505A KR20040069505A (ko) 2004-08-06
KR100906474B1 true KR100906474B1 (ko) 2009-07-08

Family

ID=36202196

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030005927A KR100906474B1 (ko) 2003-01-29 2003-01-29 저밀도 부가정보 발생용 매트릭스를 이용한 에러 정정방법 및그 장치

Country Status (7)

Country Link
US (1) US7278082B2 (ko)
EP (1) EP1443656B1 (ko)
JP (1) JP3810773B2 (ko)
KR (1) KR100906474B1 (ko)
CN (1) CN1534876B (ko)
DE (1) DE602004000456T2 (ko)
TW (1) TWI268486B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100936022B1 (ko) * 2002-12-21 2010-01-11 삼성전자주식회사 에러 정정을 위한 부가정보 생성 방법 및 그 장치
KR100906474B1 (ko) 2003-01-29 2009-07-08 삼성전자주식회사 저밀도 부가정보 발생용 매트릭스를 이용한 에러 정정방법 및그 장치
KR20050052184A (ko) * 2003-11-29 2005-06-02 삼성전자주식회사 저밀도 패리티 검사 부호화를 위한 인터리빙 방법
KR100540663B1 (ko) * 2004-04-19 2006-01-10 삼성전자주식회사 저밀도 패리티 체크 코딩의 패리티 체크 행렬 변환 방법
US7165205B2 (en) * 2004-05-14 2007-01-16 Motorola, Inc. Method and apparatus for encoding and decoding data
CA2563642C (en) * 2004-08-10 2013-10-01 Samsung Electronics Co., Ltd. Apparatus and method for encoding and decoding a block low density parity check code
US7188297B2 (en) * 2004-08-12 2007-03-06 Motorola, Inc. Method and apparatus for encoding and decoding data
US7506238B2 (en) * 2004-08-13 2009-03-17 Texas Instruments Incorporated Simplified LDPC encoding for digital communications
KR101208547B1 (ko) * 2004-09-17 2012-12-05 엘지전자 주식회사 Ldpc 코드를 이용한 부호화 및 복호화 방법
US20070198905A1 (en) * 2006-02-03 2007-08-23 Nokia Corporation Transmitter for a communications network
WO2007092214A1 (en) * 2006-02-08 2007-08-16 Thomson Licensing Decoding of raptor codes
JP4601675B2 (ja) * 2006-02-09 2010-12-22 富士通株式会社 Ｌｄｐｃ検査行列生成方法及び検査行列生成器並びに符号再送方法
US7913149B2 (en) * 2006-12-20 2011-03-22 Lsi Corporation Low complexity LDPC encoding algorithm
KR100849991B1 (ko) * 2007-02-23 2008-08-01 주식회사 젤라인 Ｌｄｐｃ 부호생성기법을 이용한 부호화 시스템 및 방법과이로부터의 복호화 시스템 및 방법
KR101455978B1 (ko) * 2007-03-27 2014-11-04 엘지전자 주식회사 Ｌｄｐｃ 부호를 이용한 부호화 방법
US8270515B2 (en) * 2007-09-06 2012-09-18 Alcatel Lucent Providing feedback in a MIMO system
US8473824B1 (en) * 2008-09-08 2013-06-25 Marvell International Ltd. Quasi-cyclic low-density parity-check (QC-LDPC) encoder
KR101502624B1 (ko) * 2007-12-06 2015-03-17 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호화/복호화 방법 및 장치
US8612823B2 (en) * 2008-10-17 2013-12-17 Intel Corporation Encoding of LDPC codes using sub-matrices of a low density parity check matrix
CN101442318B (zh) * 2008-11-06 2012-04-25 上海交通大学 基于近似下三角结构校验矩阵的低时延ira码编码器
CN101902227B (zh) * 2009-05-31 2012-11-28 中兴通讯股份有限公司 一种ldpc码的分层编码方法和装置
US8839069B2 (en) * 2011-04-08 2014-09-16 Micron Technology, Inc. Encoding and decoding techniques using low-density parity check codes
US8762821B2 (en) * 2012-03-30 2014-06-24 Intel Corporation Method of correcting adjacent errors by using BCH-based error correction coding
KR101512078B1 (ko) * 2013-02-07 2015-04-14 최수정 특정밀도를 기반으로 하는 저밀도 역 코드를 이용한 부호화/복호화 방법 및 장치
KR101512081B1 (ko) * 2013-02-07 2015-04-14 최수정 특정 밀도를 기반으로 하는 저밀도 행렬을 이용한 부호화/복호화 방법 및 장치
CN106027070B (zh) * 2016-05-16 2019-10-11 南京理工大学 基于压缩感知的对角化ldpc观测矩阵的生成方法
CN109635241B (zh) * 2018-12-17 2023-09-01 西南电子技术研究所（中国电子科技集团公司第十研究所） 求解对称或厄密对称正定矩阵逆矩阵方法
KR20200084687A (ko) 2019-01-03 2020-07-13 삼성전자주식회사 비이진 폴라 코드를 수신하는 장치 및 이의 디코딩 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168733A (ja) 1999-10-12 2001-06-22 Thomson Csf Ｌｄｐｃコードの構築およびコーディングのためのプロセス
EP1443656A2 (en) * 2003-01-29 2004-08-04 Samsung Electronics Co., Ltd. Method of generating parity data based on a low-density parity check (LDPC) matrix and apparatus therefor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3728678A (en) * 1971-09-03 1973-04-17 Bell Telephone Labor Inc Error-correcting systems utilizing rate {178 {11 diffuse codes
US6405343B1 (en) * 1999-05-04 2002-06-11 Oak Technology, Inc. ECC Q-parity checkbyte indexing
US7000177B1 (en) * 2000-06-28 2006-02-14 Marvell International Ltd. Parity check matrix and method of forming thereof
US6928602B2 (en) * 2001-07-18 2005-08-09 Sony Corporation Encoding method and encoder
US7246304B2 (en) * 2001-09-01 2007-07-17 Dsp Group Inc Decoding architecture for low density parity check codes
US7020826B2 (en) * 2002-01-23 2006-03-28 Thomson Licensing Intra-decoder component block messaging
US7143333B2 (en) * 2004-08-09 2006-11-28 Motorola, Inc. Method and apparatus for encoding and decoding data

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168733A (ja) 1999-10-12 2001-06-22 Thomson Csf Ｌｄｐｃコードの構築およびコーディングのためのプロセス
EP1443656A2 (en) * 2003-01-29 2004-08-04 Samsung Electronics Co., Ltd. Method of generating parity data based on a low-density parity check (LDPC) matrix and apparatus therefor
EP1443656A3 (en) 2003-01-29 2004-12-15 Samsung Electronics Co., Ltd. Method of generating parity data based on a low-density parity check (LDPC) matrix and apparatus therefor

Also Published As

Publication number Publication date
JP2004236313A (ja) 2004-08-19
DE602004000456D1 (de) 2006-05-04
JP3810773B2 (ja) 2006-08-16
EP1443656A3 (en) 2004-12-15
TWI268486B (en) 2006-12-11
US7278082B2 (en) 2007-10-02
EP1443656A2 (en) 2004-08-04
DE602004000456T2 (de) 2006-08-24
CN1534876A (zh) 2004-10-06
KR20040069505A (ko) 2004-08-06
TW200419538A (en) 2004-10-01
EP1443656B1 (en) 2006-03-08
CN1534876B (zh) 2011-08-10
US20040255222A1 (en) 2004-12-16

Similar Documents

Publication Publication Date Title
KR100906474B1 (ko) 저밀도 부가정보 발생용 매트릭스를 이용한 에러 정정방법 및그 장치
KR100936022B1 (ko) 에러 정정을 위한 부가정보 생성 방법 및 그 장치
EP1801982A2 (en) Encoder, decoder, methods of encoding and decoding
NL8104342A (nl) Rekenmachinesysteem, gebaseerd op een symboolkorrigerende kode met twee werkmodes.
JP2007166605A (ja) パリティ検査行列、パリティ検査行列の生成方法、エンコーディング方法及びエラー訂正装置
JP5374156B2 (ja) データを復号化及び符号化するための装置及び方法
US20050149834A1 (en) (18, 9) Error correction code for double error correction and triple error detection
KR100617769B1 (ko) 채널 부호화 장치 및 방법
US7721177B2 (en) Device and method for determining a position of a bit error in a bit sequence
JP2589957B2 (ja) 単一サブブロック・エラーと単一ビット・エラー検出のための符号化方法及びメモリ・システム
TWI782215B (zh) 減少多位元錯誤校正碼的邏輯的系統與方法
KR100837730B1 (ko) 사전에 지정한 패리티를 검사한 결과를 이용해 ｌｄｐｃ코드를 부호화하는 방법
KR101562606B1 (ko) 이진 데이터의 오류 정정 및 오류 검출 방법
JPH0619721B2 (ja) 符号誤り訂正方法
Laendner et al. Characterization of small trapping sets in LDPC codes from Steiner triple systems
JP2004282600A (ja) 符号化装置および復号装置
US20030070135A1 (en) High-efficiency error detection and/or correction code
EP3529900B1 (en) Construction of ldpc convolutional turbo codes
KR100930240B1 (ko) 효율적인 에러 정정을 위한 복호 방법 및 그 장치
US9009577B1 (en) Circuitry and method for forward error correction
CN113014267B (zh) 译码方法、设备、可读存储介质、芯片及计算机程序产品
US20160043741A1 (en) Coding method and device
JP2710176B2 (ja) 誤り位置及び誤りパターン導出回路
JP2010041628A (ja) 符号化装置、符号化方法および符号化プログラム
JP2010041677A (ja) 復号装置、復号方法および復号プログラム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140529

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee