KR100617769B1 - 채널 부호화 장치 및 방법 - Google Patents

채널 부호화 장치 및 방법 Download PDF

Info

Publication number
KR100617769B1
KR100617769B1 KR1020050003461A KR20050003461A KR100617769B1 KR 100617769 B1 KR100617769 B1 KR 100617769B1 KR 1020050003461 A KR1020050003461 A KR 1020050003461A KR 20050003461 A KR20050003461 A KR 20050003461A KR 100617769 B1 KR100617769 B1 KR 100617769B1
Authority
KR
South Korea
Prior art keywords
bit string
parity
parity bit
partial
message
Prior art date
Application number
KR1020050003461A
Other languages
English (en)
Other versions
KR20050094764A (ko
Inventor
서승범
김재홍
스티븐 맥래프린
하정석
Original Assignee
삼성전자주식회사
조지아 테크 리서치 코오포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 조지아 테크 리서치 코오포레이션 filed Critical 삼성전자주식회사
Priority to CN200510069769XA priority Critical patent/CN1756090B/zh
Priority to US11/088,592 priority patent/US7451385B2/en
Publication of KR20050094764A publication Critical patent/KR20050094764A/ko
Application granted granted Critical
Publication of KR100617769B1 publication Critical patent/KR100617769B1/ko
Priority to US12/242,954 priority patent/US7818650B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B30—PRESSES
    • B30B—PRESSES IN GENERAL
    • B30B9/00—Presses specially adapted for particular purposes
    • B30B9/02—Presses specially adapted for particular purposes for squeezing-out liquid from liquid-containing material, e.g. juice from fruits, oil from oil-containing material
    • B30B9/12—Presses specially adapted for particular purposes for squeezing-out liquid from liquid-containing material, e.g. juice from fruits, oil from oil-containing material using pressing worms or screws co-operating with a permeable casing
    • B30B9/14—Presses specially adapted for particular purposes for squeezing-out liquid from liquid-containing material, e.g. juice from fruits, oil from oil-containing material using pressing worms or screws co-operating with a permeable casing operating with only one screw or worm
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D33/00—Filters with filtering elements which move during the filtering operation
    • B01D33/27—Filters with filtering elements which move during the filtering operation with rotary filtering surfaces, which are neither cylindrical nor planar, e.g. helical surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D33/00—Filters with filtering elements which move during the filtering operation
    • B01D33/70—Filters with filtering elements which move during the filtering operation having feed or discharge devices
    • B01D33/72—Filters with filtering elements which move during the filtering operation having feed or discharge devices for feeding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D33/00—Filters with filtering elements which move during the filtering operation
    • B01D33/80—Accessories

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

본 발명은 패리티 비트(Parity Bit)의 일부에 잘못된 비트를 인위적으로 설정하고 통신 시스템의 수신측에 구비되는 채널 복호화 장치를 이용하여 잘못된 비트를 정정하여 패리티 비트를 구함으로써 채널 부호화를 수행하는 채널 부호화 장치 및 방법에 관한 것이다.
이를 위하여, 본 발명에 따라, 전송될 메시지 비트열에 패리티 비트열을 부가하여 일정 길이의 부호 비트열로 부호화 하는 채널 부호화 장치는, 상기 메시지 비트열을 참조하여 상기 패리티 비트열의 일부를 일정 길이와 값을 갖는 부분 패리티 비트열로 설정하는 부분 패리티 설정부; 상기 패리티 비트열에서 상기 부분 패리티 비트열을 제외한 나머지 패리티 비트열을 임의의 오류 값을 가지는 비트열로 설정하는 이레이져 설정부; 및 상기 패리티 비트열을 결정하는데 이용되는 패리티 체크 행렬과 상기 메시지 비트열 및 상기 부분 패리티 비트열을 이용하여 상기 오류 값을 가지는 비트열을 정정함으로써 상기 패리티 비트열의 값을 구하고, 상기 메시지 비트열과 상기 패리티 비트열을 출력하는 복호화부를 구비하는 것을 특징으로 한다.
채널 부호화, 채널 복호화, 패리티, 이레이져

Description

채널 부호화 장치 및 방법{Channel encoding apparatus and method}
도 1은 일반적인 채널 부호화 과정과 복호화 과정의 데이터 구조를 나타내는 도면.
도 2는 일반적인 채널 부호기의 구성도.
도 3은 종래에 삼각행렬 분해법에 의한 부호화를 위한 전처리 과정을 설명하는 도면.
도 4는 종래의 삼각행렬 분해법에 의한 부호기의 구성도.
도 5는 본 발명에 따른 채널 부호화 장치의 구성도.
도 6은 본 발명에 따른 채널 부호화 방법의 흐름도.
도 7은 본 발명에 따른 채널 부호화 데이터 구조의 일 실시 예.
본 발명은 채널 부호화 장치 및 방법에 관한 것으로, 보다 상세하게는 패리티 비트(Parity Bit)의 일부에 잘못된 비트를 인위적으로 설정하고 통신 시스템의 수신측에 구비되는 채널 복호화 장치를 이용하여 잘못된 비트를 정정하여 패리티 비트를 구함으로써 채널 부호화를 수행하는 채널 부호화 장치 및 방법에 관한 것이다.
일반적으로 채널 부호기(Channel Encoder)는 전송하고자 하는 메시지(Message) 비트에 패리티 비트를 붙여서 부호어(Codeword)를 구성하여 전송하며, 채널 복호기(Channel Decoder)는 수신된 부호어로부터 메시지 비트를 추출하는 역과정을 수행한다.
도 1은 일반적인 채널 부호화 과정과 복호화 과정의 데이터 구조를 나타낸다.
부호기는 전송하고자 하는 k비트의 메시지에 m비트의 패리티 비트열을 첨부하여 n비트의 부호어를 구성하여 전송한다.
그러나, 통신 시스템이나 데이터 저장 시스템에서 데이터를 전송 또는 저장할 때에는 여러 형태의 잡음, 왜곡, 및 간섭 등으로 인해 정보의 손실, 즉 오류(Error)가 발생한다. 이러한 오류를 해결하기 위해 오류 정정(Error Correct) 기능의 사용은 필수 불가결하다.
이에 복호기에는 n비트의 부호어 외에 채널상에서 발생한 오류가 함께 수신되고, 복호기는 해당 오류를 정정하여 k비트의 메시지를 복원한다.
일반적인 부호기는 도 2에 도시된 바와 같이, 전송할 메시지 비트를 입력 받는 입력 버퍼(21), 입력된 메시지 비트를 참조하여 패리티 비트를 계산하는 패리티 계산부(22), 패리티 체크 행렬(Parity-check Matrix)로부터 부호어의 구성 정보를 담은 생성 행렬(Generator Matrix)을 행렬 연산(Matrix Operation)을 이용하여 계산하는(생성 행렬과 패리티 체크 행렬을 각각 G, H라고 할 때, G·HT = 0인 관계를 이용해 구함) 전처리부(24), 이러한 행렬 정보를 저장하는 메모리(23), 및 부호어를 출력하는 출력 버퍼(25)를 구비한다. 보다 상세하게, 패리티 계산부(22)는 입력 버퍼(21)로부터 전달되는 메시지 비트와 메모리에 저장된 행렬 정보를 참조하여 패리티 비트를 계산하여 출력한다. 출력 버퍼(25)는 입력 버퍼(21)로부터 전달되는 메시지 비트와 패리티 계산부(22)로부터 전달되는 패리티 비트를 출력한다.
이러한 일반적인 부호화 과정에서, 전처리부(24)의 연산 복잡도는 부호어의 길이를 n이라고 할 때 O(n3)으로 알려져 있으며, 실제 패리티 계산부(22)의 연산 복잡도는 O(n2)이다.
채널 부호에는 채널 부호의 이론적 성능 한계인 샤논 한계(Shannon Limit)에 접근하는 우수한 성능의 LDPC(Low-Density Parity-Check) 부호가 있다. 그러나LDPC 부호는 부호어의 길이가 매우 길어 부호기를 구현하는데 있어서 복잡도가 매우 크고, 메모리 요구량이 너무 많은 문제점이 있으며, 특히 LDPC 부호는 복호기보다 부호기의 하드웨어 복잡도가 더 크다고 알려져 있다.
이러한 복잡도를 해결하기 위하여, 종래 LDPC 부호의 부호화 방법(Efficient Encoding of Low-Density Parity-Check Codes, Tomas J. Richardson and Rudiger L. Urbanke, IEEE Transaction on Information Theory Feb. 2001)은 도 3에 도시된 바와 같이 패리티 체크 행렬을 부분 행렬로 분해하여, 패리티 비트를 두 부분으로 나누어 각각 계산한다. 여기서 부호어의 길이를 n, 패리티 비트의 길이를 m이라고 하면 메시지 비트의 길이는 n-m이 되며, 제 1 패리티 비트의 길이를 g라고 하면 제 2 패리티 비트의 길이는 m-g가 된다.
도 4는 이러한 방법에 의한 부호기의 구성을 나타낸다. 전처리부(45)가 도 3과 같이 패리티 체크 행렬로부터 행렬을 분해하면, 제 1 패리티 계산부(42)는 분해된 행렬을 이용하여 제 1 패리티 비트를 계산한다. 그리고 제 2 패리티 계산부(43)는 계산된 제 1 패리티 비트를 이용하여 제 2 패리티 비트를 계산한다.
그러나 이러한 방법 역시 기존의 부호화를 위한 메모리 외에 추가적으로 부분 행렬을 저장하는 메모리가 필요하며, 부호어의 길이를 n이라 할 때 전처리 과정을 수행하기 위한 계산량이 O(n3/2)이 되어 부호어의 길이가 커질수록 복잡해진다. 그리고 제 1 패리티 비트를 계산하는 데에는 O(n+g2)의 복잡도가 요구되고, 제 2 패리티 비트를 계산하는 데에는 O(n)의 복잡도가 요구된다. 또한 부분 행렬로 분해 시 특정한 행렬의 역행렬이 존재하여야 하는 단점이 있다.
본 발명은 오류 정정 기능을 보유한 채널 복호화 과정을 이용하여 채널 부호화 과정을 구현한다.
본 발명은 채널 부호화 시 전송할 패리티 비트열의 일부를 오류 값으로 구성된 이레이져 비트열로 구성하고, 이러한 이레이져 비트열을 채널 복호화 장치가 오 류 정정 기능으로 정정함으로써 전체 패리티 비트열을 계산하여 전송한다.
이를 위하여, 본 발명의 제 1 실시 예에 따라, 전송될 메시지 비트열에 패리티 비트열을 부가하여 일정 길이의 부호 비트열로 부호화 하는 채널 부호화 장치는, 상기 부호 비트열을 수신하는 통신 시스템에 구비되어 상기 부호 비트열로부터 오류 정정 기능을 이용하여 상기 메시지 비트열을 복원하는 채널 복호화 장치를, 상기 채널 부호화 장치에 구비하여 상기 부호 비트열을 생성하는 것을 특징으로 한다.
본 발명의 제 2 실시 예에 따라, 전송될 메시지 비트열에 패리티 비트열을 부가하여 일정 길이의 부호 비트열로 부호화 하는 채널 부호화 장치는, 상기 메시지 비트열을 참조하여 상기 패리티 비트열의 일부를 일정 길이와 값을 갖는 부분 패리티 비트열로 설정하는 부분 패리티 설정부; 상기 패리티 비트열에서 상기 부분 패리티 비트열을 제외한 나머지 패리티 비트열을 임의의 오류 값을 가지는 비트열로 설정하는 이레이져 설정부; 및 상기 패리티 비트열을 결정하는데 이용되는 패리티 체크 행렬과 상기 메시지 비트열 및 상기 부분 패리티 비트열을 이용하여 상기 오류 값을 가지는 비트열을 정정함으로써 상기 패리티 비트열의 값을 구하고, 상기 메시지 비트열과 상기 패리티 비트열을 출력하는 복호화부를 구비하는 것을 특징으로 한다.
본 발명의 제 3 실시 예에 따라, 전송될 메시지 비트열에 패리티 비트열을 부가하여 일정 길이의 부호 비트열로 부호화 하는 채널 부호화 방법은, 상기 부호 비트열을 수신하는 통신 시스템에서 상기 부호 비트열로부터 오류 정정 기능을 이용하여 상기 메시지 비트열을 복원하는 채널 복호화 방법을 이용하여 상기 부호 비트열을 생성하는 것을 특징으로 한다.
본 발명의 제 4 실시 예에 따라, 전송될 메시지 비트열에 패리티 비트열을 부가하여 일정 길이의 부호 비트열로 부호화 하는 채널 부호화 방법은, 상기 메시지 비트열을 참조하여 상기 패리티 비트열의 일부를 일정 길이와 값을 갖는 부분 패리티 비트열로 설정하는 제 1 과정; 상기 패리티 비트열에서 상기 부분 패리티 비트열을 제외한 나머지 패리티 비트열을 임의의 오류 값을 가지는 비트열로 설정하는 제 2 과정; 및 상기 패리티 비트열을 결정하는데 이용되는 패리티 체크 행렬과 상기 메시지 비트열 및 상기 부분 패리티 비트열을 이용하여 상기 오류 값을 가지는 비트열을 정정함으로써 상기 패리티 비트열의 값을 구하고, 상기 메시지 비트열과 상기 패리티 비트열을 출력하는 제 3 과정을 포함하는 것을 특징으로 한다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부 도면을 참조하여 보다 상세히 설명한다.
도 5는 본 발명에 따른 채널 부호화 장치의 구성도이고, 도 6은 본 발명에 따른 채널 부호화 방법의 흐름도이다. 이하, 편의상 동시에 설명한다.
본 발명에 따른 채널 부호화 장치는, 도시된 바와 같이 제 1 입력부(51), 부분 패리티 설정부(52), 이레이져 설정부(53), 제 2 입력부(54), 채널 복호화부(55), 및 출력부(56)를 구비한다.
제 1 입력부(51)는 메시지 비트열을 입력 받아 부분 패리티 설정부(52)와 제 2 입력부(54)로 전달한다(S61).
부분 패리티 설정부(52)는 메시지 비트열을 참조하여 전체 패리티 비트열의 일부분인 부분 패리티 비트열을 설정한다. 이때 부분 패리티 비트열의 값이 복수 개일 경우 부분 패리티 설정부(52)는 복수 개의 부분 패리티 비트열을 순차적으로 출력한다. 부분 패리티 비트열의 비트 수는 메시지 비트열의 비트 수에 따라 조절될 수 있다.
이레이져 설정부(53)는 전체 패리티 비트열에서 부분 패리티 비트열을 제외한 부분에 채워지는 이레이져 비트열을 설정한다. 본 발명에 따른 이레이져 비트열은 부분 패리티 비트열과 합쳐져 올바른 전체 패리티 비트열을 완성하기 위한 값이 아니라, 올바른 전체 패리티 비트열의 값을 계산하는 계산량과 이를 위한 시스템의 복잡한 구현을 줄이기 위하여 임의의 잘못된 값을 패리티 비트열의 일부분에 넣기 위한 비트열이다. 이러한 이레이져 비트열의 값은 예를 들어, (0, +A)를 사용하는 유니폴라 시그널링 시스템(Unipolar Signaling System)에서는 A/2가 되고, (+A, -A)를 사용하는 바이폴라 시그널링 시스템(Bipolar Signaling System)에서는 0이 되는 중간값으로 설정될 수 있다(S62).
도 7은 본 발명에 따른 채널 부호화 데이터 구조의 일 예를 나타내는 것으로, k비트의 메시지 비트열(71)에, p비트의 부분 패리티 비트열(72)과 e비트의 이레이져 비트열(73)로 구성된 전체 m비트의 패리티 비트열이 붙어 n비트의 부호어가 구성됨을 나타낸다. 즉, 본 발명에 따른 부분 패리티 설정부(52)는 p비트의 부분 패리티 비트열을 설정하고, 이레이져 설정부(53)는 e비트의 이레이져 비트열의 값을 설정하는 것이다.
제 2 입력부(54)는 제 1 입력부(51)의 메시지 비트열과 부분 패리티 설정부(52)에서 설정된 부분 패리티 비트열, 및 이레이져 설정부(53)에서 설정된 이레이져 비트열을 입력 받아 채널 복호화부(55)로 전달한다.
채널 복호화부(55)는 오류 정정 기능을 이용하여 이레이져 비트열의 잘못된 값을 올바른 값으로 정정한다. 부분 패리티 설정부(52)에서 동일한 메시지 비트열에 대하여 복수 개의 부분 패리티 비트열을 순차적으로 출력한 경우 채널 복호화부(55)는 제 2 입력부(54)로부터 입력되는 복수 개의 부분 패리티 비트열에 대하여 모두 이레이져 비트열을 정정한다. 이때 이레이져 비트열을 정정하는 과정에서 복수 개의 부분 패리티 비트열 중 하나가 올바른 부분 패리티 비트열로 결정된다(S63). 한편, 채널 복호화부(55)는 순차적으로 입력되는 복수 개의 부분 패리티 비트열에 대하여 그 중 올바른 부분 패리티 비트열이 결정되면, 부분 패리티 설정부(52)를 제어하여 복수 개의 부분 패리티 비트열 중 입력되지 않은 나머지 부분 패리티 비트열의 입력을 중지시킬 수 있다.
이러한 채널 복호화부(55)는 본 발명에 따른 채널 부호화 장치를 구비한 통신 시스템의 수신측에 구비된 채널 복호화 장치와 동일한 것으로, 이레이져 디코더(Erasure Decoder)나 min-sum 알고리즘을 이용하는 LDPC 디코더 등으로 구현될 수 있으며, 수신측에서 에러 정정 기능을 수행하는 채널 복호화 장치를 채널 부호화 장치에 이용하여 이레이져 비트열의 잘못된 값을 정정함으로써 올바른 패리티 비트 열을 계산하는 것이 특징이다. 이에 본 발명에 따른 이레이져 비트열의 비트 수는 채널 복호화부(55)의 에러 정정 능력이 커버할 수 있는 범위 내에서 결정되는 것이 바람직하며, 부분 패리티 비트열의 비트 수와 조절을 통하여 결정한다.
이레이져 비트열의 값이 정정되면, 채널 복호화부(55)는 메시지 비트열과, 부분 패리티 비트열과 정정된 이레이져 비트열로 구성된 전체 패리티 비트열을 출력부(56)로 전달하고 출력부(56)는 수신된 메시지 비트열과 전체 패리티 비트열을 출력한다(S64). 입력되는 부분 패리티 비트열이 복수 개일 경우 채널 복호화부(55)는 이레이져 비트열 정정 과정에서 결정된 올바른 부분 패리티 비트열을 출력부(56)로 출력한다.
이하, 채널 복호화부(55)에서 이레이져 비트열과 경우에 따라 부분 패리티 설정부(52)에서 설정된 부분 패리티 비트열이 복수 개일 경우, 이레이져 비트열을 정정하고 이때 복수 개의 부분 패리티 비트열 중 올바른 부분 패리티 비트열 하나를 결정하는 일 실시 예를 설명한다.
메시지 비트열이s1, s2, S3, s4, s5이고, 부분 패리티 비트열이 p1, p2이며, 이레이져 비트열이 e1, e2, e3이라고 가정하고, 패리티 체크 행렬 H를 수학식 1과 같이 가정한다. 그러면, 부분 패리티 비트열의 비트 수는 p1과 p2로 2비트이므로, p1p2는 00, 01, 10, 11의 4가지 경우가 될 수 있고 부분 패리티 설정부(52)는 이 4가지의 경우를 각각 순차적으로 출력한다. 이때 이 4가지의 각각의 경우 중 다음과 같은 수학식 2 내지 수학식 6을 모두 만족하는 경우의 e1, e2, e3가 이레이져 비트열로 결정되고 p1, p2가 부분 패리티 비트열로 결정된다.
Figure 112005002047507-pat00001
h10s1+h11s2+h12s3+h13s4+h14s5+h15e1+h16e2+h17e3+h18p1+h19p2=0
h20s1+h21s2+h22s3+h23s4+h24s5+h25e1+h26e2+h27e3+h28p1+h29p2=0
h30s1+h31s2+h32s3+h33s4+h34s5+h35e1+h36e2+h37e3+h38p1+h39p2=0
h40s1+h41s2+h42s3+h43s4+h44s5+h45e1+h46e2+h47e3+h48p1+h49p2=0
h50s1+h51s2+h52s3+h53s4+h54s5+h55e1+h56e2+h57e3+h58p1+h59p2=0
이때, 수학식 2 내지 수학식 6의 계산은 계산되는 비트열의 마지막 비트 값으로만 계산되는 것이 특징이다.
수학식 1의 패리티 체크 행렬 H가 수학식 7과 같고, 메시지 비트열이 10110 이며, 부분 패리티 설정부(52)에서 설정된 부분 패리티 비트열이 00, 01, 10, 11인 경우, 상기 수학식 2 내지 수학식 6을 모두 계산하여 보면, 수학식 2와 수학식 5 및 수학식 6에 의해 이레이져 비트열의 비트 값은 표 1과 같이 계산된다.
Figure 112005002047507-pat00002
부분 패리티 비트열의 값(p1p2) 이레이져 비트열의 값(e1e2e3)
00 100
01 111
10 111
11 100
그러나, 부분 패리티 비트열의 값이 01, 10, 11의 경우에는 수학식 3과 수학식 4가 만족되지 못한다. 이에 부분 패리티 설정부(52)에서 설정한 복수 개의 부분 패리티 비트열 중 00이 올바른 부분 패리티 비트열의 값으로 결정되고, 이때의 이레이져 비트열의 값 100이 이레이져 비트열의 값으로 결정된다. 이에 부호어의 구조가 도 6과 같다고 하면, 부호어는 1011000100으로 출력된다.
상술한 바와 같이, 본 발명은 채널 복호화 장치를 이용하여 채널 부호화 장치를 구현함으로써, 기존에 행렬 연산을 위한 별도의 메모리와 전처리 과정이 필요하지 않아 하드웨어의 구성이 단순해지는 효과가 있다. 더욱이 부호화 장치와 복호화 장치를 동시에 필요로 하는 통신 시스템에서는 복호화 장치의 구현만으로 부호화 과정과 복호화 과정을 수행할 수 있어 하드웨어의 면적이 감소하고 구성도 단순해지는 효과가 있다.

Claims (14)

  1. 전송될 메시지 비트열에 패리티 비트열을 부가하여 일정 길이의 부호 비트열로 부호화 하는 채널 부호화 장치에 있어서,
    상기 메시지 비트열을 참조하여 상기 패리티 비트열의 일부를 일정 길이와 값을 갖는 부분 패리티 비트열로 설정하는 부분 패리티 설정부;
    상기 패리티 비트열에서 상기 부분 패리티 비트열을 제외한 나머지 패리티 비트열을 임의의 오류 값을 가지는 비트열로 설정하는 이레이져 설정부; 및
    상기 패리티 비트열을 결정하는데 이용되는 패리티 체크 행렬과 상기 메시지 비트열 및 상기 부분 패리티 비트열을 이용하여 상기 오류 값을 가지는 비트열을 정정함으로써 상기 패리티 비트열의 값을 구하고, 상기 메시지 비트열과 상기 패리티 비트열을 출력하는 복호화부를 구비하는 것을 특징으로 하는 채널 부호화 장치.
  2. 제 1항에 있어서,
    상기 부분 패리티 설정부는,
    상기 부분 패리티 비트열의 값이 복수 개일 경우, 상기 복수 개의 부분 패리티 비트열을 순차적으로 출력하는 것을 특징으로 하는 채널 부호화 장치.
  3. 제 1항에 있어서,
    상기 복호화부는,
    상기 부분 패리티 비트열의 값이 복수 개일 경우, 상기 복수 개의 부분 패리티 비트열의 값 중, 상기 오류 값을 가지는 비트열의 정정된 비트열과 결합하여 상기 패리티 체크 행렬을 만족하는 부분 패리티 비트열의 값을 선택하여, 상기 패리티 비트열을 구하는 것을 특징으로 하는 채널 부호화 장치.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 메시지 비트열을 입력 받아 상기 부분 패리티 설정부와 상기 복호화부로 전달하는 제 1 입력부를 더 구비하는 것을 특징으로 하는 채널 부호화 장치.
  5. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 메시지 비트열을 입력 받아 상기 부분 패리티 설정부로 전달하는 제 1 입력부와;
    상기 제 1 입력부의 메시지 비트열과 상기 부분 패리티 설정부의 상기 부분 패리티 비트열 및 상기 이레이져 설정부의 상기 오류 값을 가지는 비트열을 입력 받아 상기 복호화부로 전달하는 제 2 입력부를 더 구비하는 것을 특징으로 하는 채널 복호화 장치.
  6. 전송될 메시지 비트열에 패리티 비트열을 부가하여 일정 길이의 부호 비트열로 부호화 하는 채널 부호화 방법에 있어서,
    상기 메시지 비트열을 참조하여 상기 패리티 비트열의 일부를 일정 길이와 값을 갖는 부분 패리티 비트열로 설정하는 제 1 과정;
    상기 패리티 비트열에서 상기 부분 패리티 비트열을 제외한 나머지 패리티 비트열을 임의의 오류 값을 가지는 비트열로 설정하는 제 2 과정; 및
    상기 패리티 비트열을 결정하는데 이용되는 패리티 체크 행렬과 상기 메시지 비트열 및 상기 부분 패리티 비트열을 이용하여 상기 오류 값을 가지는 비트열을 정정함으로써 상기 패리티 비트열의 값을 구하고, 상기 메시지 비트열과 상기 패리티 비트열을 출력하는 제 3 과정을 포함하는 것을 특징으로 하는 채널 부호화 방법.
  7. 제 6항에 있어서,
    상기 제 1 과정에서,
    상기 부분 패리티 비트열의 값이 복수 개일 경우, 상기 복수 개의 부분 패리티 비트열을 순차적으로 출력하는 것을 특징으로 하는 채널 부호화 방법.
  8. 제 6항에 있어서,
    상기 제 3 과정에서,
    상기 부분 패리티 비트열의 값이 복수 개일 경우, 상기 복수 개의 부분 패리티 비트열의 값 중, 상기 오류 값을 가지는 비트열의 정정된 비트열과 결합하여 상기 패리티 체크 행렬을 만족하는 부분 패리티 비트열의 값을 선택하여, 상기 패리티 비트열을 구하는 것을 특징으로 하는 채널 부호화 방법.
  9. 전송될 메시지 비트열에 패리티 비트열을 부가하여 일정 길이의 부호 비트열로 부호화 하는 채널 부호화 장치에 있어서,
    상기 부호 비트열을 수신하는 통신 시스템에 구비되어 상기 부호 비트열로부터 오류 정정 기능을 이용하여 상기 메시지 비트열을 복원하는 채널 복호화 장치를, 상기 채널 부호화 장치에 구비하여 상기 부호 비트열을 생성하는 채널 부호화 장치.
  10. 제 9항에 있어서,
    상기 패리티 비트열의 일부를 오류 값으로 설정한 후 상기 채널 복호화 장치에서 정정하여 상기 패리티 비트열을 생성하는 것을 특징으로 하는 채널 부호화 장치.
  11. 제 10항에 있어서,
    상기 채널 복호화 장치는,
    상기 패리티 비트열을 결정하는데 이용되는 패리티 체크 행렬과 상기 메시지 비트열 및 상기 패리티 비트열 중 상기 오류 값으로 설정되지 않은 비트열을 이용하여 상기 오류 값을 가지는 비트열을 정정하는 것을 특징으로 하는 채널 부호화 장치.
  12. 전송될 메시지 비트열에 패리티 비트열을 부가하여 일정 길이의 부호 비트열로 부호화 하는 채널 부호화 방법에 있어서,
    상기 부호 비트열을 수신하는 통신 시스템에서 상기 부호 비트열로부터 오류 정정 기능을 이용하여 상기 메시지 비트열을 복원하는 채널 복호화 방법을 이용하여 상기 부호 비트열을 생성하는 채널 부호화 방법.
  13. 제 12항에 있어서,
    상기 패리티 비트열의 일부를 오류 값으로 설정한 후 상기 채널 복호화 방법으로 정정하여 상기 패리티 비트열을 생성하는 것을 특징으로 하는 채널 부호화 방법.
  14. 제 13항에 있어서,
    상기 채널 복호화 방법은,
    상기 패리티 비트열을 결정하는데 이용되는 패리티 체크 행렬과 상기 메시지 비트열 및 상기 패리티 비트열 중 상기 오류 값으로 설정되지 않은 비트열을 이용하여 상기 오류 값을 가지는 비트열을 정정하는 것을 특징으로 하는 채널 부호화 방법.
KR1020050003461A 2004-03-24 2005-01-13 채널 부호화 장치 및 방법 KR100617769B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN200510069769XA CN1756090B (zh) 2004-03-24 2005-03-24 信道编码装置和方法
US11/088,592 US7451385B2 (en) 2004-03-24 2005-03-24 Channel encoding apparatus and method
US12/242,954 US7818650B2 (en) 2004-03-24 2008-10-01 Channel encoding apparatus and method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US55588904P 2004-03-24 2004-03-24
US60/555,889 2004-03-24

Publications (2)

Publication Number Publication Date
KR20050094764A KR20050094764A (ko) 2005-09-28
KR100617769B1 true KR100617769B1 (ko) 2006-08-28

Family

ID=36689095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050003461A KR100617769B1 (ko) 2004-03-24 2005-01-13 채널 부호화 장치 및 방법

Country Status (3)

Country Link
US (2) US7451385B2 (ko)
KR (1) KR100617769B1 (ko)
CN (1) CN1756090B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080033381A (ko) * 2005-08-10 2008-04-16 미쓰비시덴키 가부시키가이샤 검사 행렬 생성 방법, 부호화 방법, 복호 방법, 통신 장치,통신 시스템, 부호화기 및 복호기
US9295736B2 (en) * 2007-09-24 2016-03-29 Bar Ilan University Polymer nanoparticles coated by magnetic metal oxide and uses thereof
CN101459429B (zh) * 2007-12-14 2010-07-14 中兴通讯股份有限公司 一种低密度生成矩阵码的译码方法
WO2010076835A1 (en) * 2008-12-31 2010-07-08 Christophe Laurent Error correction code for unidirectional memory
KR101574208B1 (ko) * 2009-03-31 2015-12-07 삼성전자주식회사 불휘발성 메모리 장치, 그것을 포함하는 메모리 시스템, 그리고 그것의 동작 방법
KR101740335B1 (ko) * 2011-01-03 2017-05-26 삼성전자주식회사 다중 안테나 통신 시스템에서 저밀도 패리티 검사 부호 기반의 채널 부호화 및 복호화 장치 및 방법
US8868999B1 (en) * 2011-01-06 2014-10-21 Marvell International Ltd. Systems and methods for erasure correction of iterative codes
US10382069B2 (en) * 2015-08-11 2019-08-13 Apple Inc. Data encoding by efficient inversion of a parity-check sub-matrix
CN112235075B (zh) * 2020-09-16 2022-09-27 西安空间无线电技术研究所 一种用于卫星通信信道的polar编码方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990039252A (ko) * 1997-11-11 1999-06-05 윤종용 이레이저 정정방법 및 그 장치
KR19990066105A (ko) * 1998-01-21 1999-08-16 구자홍 2차원 리드-솔로몬 코드의 오류정정방법
KR20000076589A (ko) * 1999-02-05 2000-12-26 마츠시타 덴끼 산교 가부시키가이샤 소실 정정 방법 및 소실 정정 회로

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3588819A (en) * 1968-09-18 1971-06-28 Bell Telephone Labor Inc Double-character erasure correcting system
US4555784A (en) * 1984-03-05 1985-11-26 Ampex Corporation Parity and syndrome generation for error detection and correction in digital communication systems
US4736376A (en) * 1985-10-25 1988-04-05 Sequoia Systems, Inc. Self-checking error correcting encoder/decoder
CA2113941A1 (en) * 1993-01-25 1994-07-26 Andrew J. Macdonald Error correcting decoder and decoding method for receivers in digital cellular communications systems
US6052248A (en) * 1998-01-30 2000-04-18 Cirrus Logic, Inc. Parity channel code for enhancing the operation of a remod/demod sequence detector in a d=1 sampled amplitude read channel
US6615387B1 (en) * 1998-09-22 2003-09-02 Seagate Technology Llc Method and apparatus for error detection
GB2368754B (en) * 2000-10-31 2004-05-19 Hewlett Packard Co Error detection and correction
TWI257085B (en) 2002-01-21 2006-06-21 Koninkl Philips Electronics Nv Method of encoding and decoding

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990039252A (ko) * 1997-11-11 1999-06-05 윤종용 이레이저 정정방법 및 그 장치
KR19990066105A (ko) * 1998-01-21 1999-08-16 구자홍 2차원 리드-솔로몬 코드의 오류정정방법
KR20000076589A (ko) * 1999-02-05 2000-12-26 마츠시타 덴끼 산교 가부시키가이샤 소실 정정 방법 및 소실 정정 회로

Also Published As

Publication number Publication date
US20090031192A1 (en) 2009-01-29
CN1756090B (zh) 2011-11-09
US7818650B2 (en) 2010-10-19
US20050216820A1 (en) 2005-09-29
CN1756090A (zh) 2006-04-05
KR20050094764A (ko) 2005-09-28
US7451385B2 (en) 2008-11-11

Similar Documents

Publication Publication Date Title
KR100617769B1 (ko) 채널 부호화 장치 및 방법
US7072417B1 (en) LDPC encoder and method thereof
CN111628785B (zh) 使用硬选取硬译码模式下的译码器产生软信息的方法
KR100502609B1 (ko) Ｌｄｐｃ 코드를 이용한 부호화기 및 부호화 방법
US7373581B2 (en) Device, program, and method for decoding LDPC codes
JP5875713B2 (ja) 送信機および受信機、並びに符号化率可変方法
KR20070063851A (ko) 패리티 검사 행렬, 패리티 검사 행렬 생성 방법, 인코딩방법 및 에러 정정 장치
WO2007034870A1 (ja) 復号装置および受信装置
JP5374156B2 (ja) データを復号化及び符号化するための装置及び方法
EP3131219B1 (en) Puncturing of ldpc codes
JPH05158722A (ja) 誤り検出・訂正方式
KR100918741B1 (ko) 이동 통신 시스템에서 채널 부호화 장치 및 방법
KR100669152B1 (ko) 저밀도 패리티 검사 코드의 부호화 장치 및 방법
US20030188248A1 (en) Apparatus for iterative hard-decision forward error correction decoding
KR102326070B1 (ko) 계단 코드의 디코딩 방법, 장치 및 기억매체
KR20070068675A (ko) 채널 코드를 이용한 복호화 방법 및 장치
KR20110114204A (ko) 저밀도 패리티 체크 부호화 방법 및 이를 이용하는 저밀도 패리티 체크 인코더
JP5523064B2 (ja) 復号装置及び方法
US11316614B2 (en) Channel code construction for decoder reuse
EP1643653A1 (en) Iterative decoding of low-density parity-check (LDPC) codes
RU2420870C1 (ru) Способ кодирования-декодирования каскадной кодовой конструкции в системах передачи данных
KR100956592B1 (ko) 메시지 전달 알고리즘을 이용한 ｌｄｐｃ 코드 부호화 장치및 그 방법
KR20240043364A (ko) G-ldpc 디코더 및 g-ldpc 디코딩 방법
Hardy et al. Error Detection and Correction
KR20130037523A (ko) 상태-체크 코드를 이용한 부호화 방법 및 부호화 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120716

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130724

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180717

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190717

Year of fee payment: 14