KR20000076589A - 소실 정정 방법 및 소실 정정 회로 - Google Patents

소실 정정 방법 및 소실 정정 회로 Download PDF

Info

Publication number
KR20000076589A
KR20000076589A KR1020000005053A KR20000005053A KR20000076589A KR 20000076589 A KR20000076589 A KR 20000076589A KR 1020000005053 A KR1020000005053 A KR 1020000005053A KR 20000005053 A KR20000005053 A KR 20000005053A KR 20000076589 A KR20000076589 A KR 20000076589A
Authority
KR
South Korea
Prior art keywords
loss
correction
code
flag
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020000005053A
Other languages
English (en)
Other versions
KR100362784B1 (ko
Inventor
노구치노부아키
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20000076589A publication Critical patent/KR20000076589A/ko
Application granted granted Critical
Publication of KR100362784B1 publication Critical patent/KR100362784B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2927—Decoding strategies
    • H03M13/293—Decoding strategies with erasure setting
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05D—HINGES OR SUSPENSION DEVICES FOR DOORS, WINDOWS OR WINGS
    • E05D15/00—Suspension arrangements for wings
    • E05D15/48—Suspension arrangements for wings allowing alternative movements
    • E05D15/50—Suspension arrangements for wings allowing alternative movements for opening at either of two opposite edges
    • E05D15/505—Suspension arrangements for wings allowing alternative movements for opening at either of two opposite edges by radial separation of the hinge parts at the hinge axis
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05B—LOCKS; ACCESSORIES THEREFOR; HANDCUFFS
    • E05B1/00—Knobs or handles for wings; Knobs, handles, or press buttons for locks or latches on wings
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2909—Product codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2909—Product codes
    • H03M13/2915—Product codes with an error detection code in one dimension
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES E05D AND E05F, RELATING TO CONSTRUCTION ELEMENTS, ELECTRIC CONTROL, POWER SUPPLY, POWER SIGNAL OR TRANSMISSION, USER INTERFACES, MOUNTING OR COUPLING, DETAILS, ACCESSORIES, AUXILIARY OPERATIONS NOT OTHERWISE PROVIDED FOR, APPLICATION THEREOF
    • E05Y2201/00—Constructional elements; Accessories therefor
    • E05Y2201/60—Suspension or transmission members; Accessories therefor
    • E05Y2201/622—Suspension or transmission members elements
    • E05Y2201/686—Rods, links
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Mechanical Engineering (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

본 발명은 복조기(101)가 변조 데이터를 복조 데이터로 변환하고, 복조 오류를 검출하여 소실 플래그를 설정한다. 오류 정정기(104)는 복조 데이터 메모리(102)에 유지된 복조 데이터에 대하여, 소실 플래그 메모리(103)에 유지된 소실 플래그를 이용하여 소실 정정하고, 소실 플래그 소거기(105)가 정정된 복조 데이터로 설정된 소실 플래그의 소거를 소실 플래그 메모리(103)에 지시한다. 이에 따라, 정정 능력이 높고, 특히 버스트 오류에 대하여 유효한 소실 정정을 실현한다.

Description

소실 정정 방법 및 소실 정정 회로{METHOD AND CIRCUIT FOR ERASURE CORRECTION}
본 발명은 소실(消失) 정정 방법 및 소실 정정 회로에 관한 것으로, 특히, 복수의 오류 정정 부호에 의해서 오류를 소실 정정하는 소실 정정 방법 및 소실 정정 회로에 관한 것이다.
종래에는 데이터 처리 시스템의 고신뢰도화의 한 방법으로서, 데이터의 오류를 정정할 능력을 갖는 오류 정정 부호에 의한 오류 정정 기술이 여러가지 데이터 처리 장치에 사용되고 있다. 최근, 기록 매체로의 고밀도 기록이나 데이터 처리 장치에 관한 데이터 전송 속도, 또는 통신 속도의 고속화에 의해, 데이터의 오류율이 증대되고 있어, 특히 버스트 오류에 대한 높은 정정 능력이 요구되고 있다. 이 때문에, 오류 정정 능력이 높은 오류 정정 부호가 복수 부가되고, 2차원 또는 3차원의 오류 정정 부호가 구성되어 있다.
도 3은, 다중으로 부가된 오류 정정 부호의 일례인 적(積)부호의 구성을 나타내는 설명도이다. 데이터 처리 장치는 입력된 데이터 (d0, 0), (d0, 1), (d0, 2), …, (d1, 0), (d1, 1), …을, 예를 들어 (n-s)개의 데이터마다 분리하여, 2차원 배열로 구성하고, 각 차원 방향으로 패리티를 부가하여, 도 3에 나타내는 바와 같은 적부호로 구성한다. 시계열 방향으로 부호화된 오류 정정 부호를 내(內)부호라 하고, 도 3에 예시한 내부호는 (n-s)개의 데이터에 s개의 패리티를 부가한 부호길이 n의 리드솔로몬 부호를 나타낸다. 또한, 시계열 방향의 이산한 데이터를 부호화한 오류 정정 부호를 외(外)부호라고 하고, 도 3에 예시한 외부호는 (m-t)개의 데이터에 t개의 패러티를 부가한 부호 길이 m의 리드솔로몬 부호를 나타낸다.
도 3과 같은 적부호 구성을 취하는 데이터를 재생할 때는, 통상, 내부호마다 데이터의 오류 정정을 실행하고, 계속해서 외부호마다 데이터의 오류 정정을 실행한다. 오류 정정이 종료된 데이터는 내부호 방향으로 판독되어 재생된다.
또한, 오류 정정 방법으로서 널리 알려진 소실 정정은 오류의 위치를 미리 부여하여 놓음으로써, 통상의 오류 정정보다도 많은 데이터를 정정할 수 있는 오류 정정 방법이다. 내부호의 통상의 오류 정정에서는 s/2개의 데이터의 오류 정정이 가능하지만, 1 부호어 가운데 s개의 데이터에 오류가 있고, 또한 소실 플래그가 설정되어, 그 밖의 n-s 개의 데이터에 오류가 없는 경우에는, 소실 정정에 의해 s개의 데이터의 오류를 정정할 수 있다. 이것은 통상의 오류 정정에서는, 오류의 위치와 크기를 구할 필요가 있는 것에 대하여, 소실 정정에서는 오류의 크기만을 구해면 된다는 것에 기인한다.
리드솔로몬 부호의 경우, f개의 소실 플래그가 설정된 복조 오류와, 소실 플래그가 설정되어 있지 않은 e개의 오류가 존재하는 부호에 있어서, (f+2e)s의 경우에 (f+e)개의 오류를 소실 정정할 수 있다.
도 4는 일본 특허 공개 공보 제 1991-149923 호에 개시된 오류 정정 방법을 적용한 데이터 처리 장치의 블록도이다.
입력 단자(401)에 입력된 데이터는 외부호 패러티 부가 회로(402) 및 내부호 패러티 부가 회로(403)에 의해서 부호화되고, 또한 변조 회로(404)에 의해서 변조되어, 데이터 기록기, 여기서는 VTR(405)에 기록된다. VTR(405)로부터 기록 데이터를 재생할 경우, VTR(405)로부터 출력되는 데이터는 복조 회로(406)에 의해서 복조 데이터로 복조되고, 내부호 소실 오류 정정 회로(408) 및 심볼 지연 회로(409)에 입력된다. 또한, VTR(405)로부터 출력된 데이터가 미리 변조시에 정의한 디지털 변조 코드 이외의 변조 코드인지를 심볼 패턴 체크 회로(407)에서 검출하고, 정의한 코드 이외라면 내부호 소실 오류 정정 회로(408)에 소실 플래그로서 출력함과 동시에, 소실 심볼 카운트 회로(410)에서 내부호마다 소실 플래그수를 카운트한다. 여기서, 소실 플래그수가 어떤 기준 이하의 갯수였던 경우에는 스위치(411)를 A로 하고, 내부호의 소실 정정이 실행된 데이터를 내부호 오류 검출 정정 회로(412)에 출력한다. 한편, 소실 플래그수가 어떤 기준 이상의 경우에는, 스위치를 B로 하고, 심볼 지연 회로(409)에서 지연된 데이터를 출력한다. 내부호 오류 검출 정정 회로(412)에서는 내부호의 오류 정정을 실행하고, 정정할 수 없는 부호어에는 소실 플래그를 설정한다. 외부호 소실 오류 정정 회로(413)에서는, 내부호 오류 검출 정정 회로(412)로부터의 소실 플래그를 이용하여 소실 오류 정정을 실행하고, 정정할 수 없는 부호어에는 소실 플래그를 설정한다. 마지막으로 수정 회로(414)에서, 소실 플래그가 설정되어 있어 오류가 남아 있을 가능성이 있는 데이터를 수정하여 재생 데이터로서 출력한다.
종래의 소실 정정 방법에서는, 내부호의 정정으로 정정할 수 없었던 경우에 소실 플래그를 내부호의 모든 데이터에 대하여 설정하고 있기 때문에, 외부호의 정정시에는 실제로는 잘못되어 있지 않은 데이터에 대해서도 소실 플래그가 설정되어 있다. 예를 들면, 도 3의 내부호에 있어서, s+1개의 복조 오류에 의한 소실 플래그가 설정된 경우, 내부호 소실 오류 정정 회로(408), 내부호 오류 검출 정정 회로(412) 모두 오류를 정정할 수가 없기 때문에 내부호의 n개의 모든 데이터에 대하여 소실 플래그가 설정되지만, 그 가운데에는 잘못되어 있지 않은 데이터가 많이 포함된다. 즉, 잘못되어 있지 않은 데이터에까지 소실 플래그가 설정되어 버리기 때문에, 외부호의 정정시에 정말로 잘못된 데이터를 정정할 수 없을 가능성이 증대하여, 정정 능력이 저하한다는 과제가 있었다.
또한, 버스트 오류가 발생한 경우, 내부호의 정정시에 소실 정정 가능한 갯수 s를 초과하는 소실 플래그가 설정될 가능성이 높아, 이 경우에는 소실 플래그를 이용한 내부호 소실 정정을 실행할 수 없는 이외에, 통상의 내부호 오류 정정에서도 정정 불능으로 된다는 과제가 있었다.
본 발명의 목적은 복조 오류를 소실 플래그로서 복수의 오류 정정 부호의 정정에 이용함으로써 정정 능력의 향상을 도모하고, 또한 버스트 오류에 대하여 유효한 정정 처리를 실현하는 데 있다.
도 1은 소실 정정 회로(1)의 구성의 일례를 나타낸 블록도,
도 2는 본 실시예에 의한 소실 정정의 플로우 차트,
도 3은 다중으로 부가된 오류 정정 부호의 일례인 적부호(積符號)의 구성을 나타내는 설명도,
도 4는 종래의 오류 정정 방법을 적용한 데이터 처리 장치의 블록도.
도면의 주요 부분에 대한 부호의 설명
101 : 복조기 102 : 복조 데이터 메모리
103 : 소실 플래그 메모리 104 : 오류 정정기
105 : 소실 플래그 소거기
상기 목적을 달성하기 위해서, 본 발명에 의한 소실 정정 방법은 복수의 오류 정정 부호에 의해서 오류를 소실 정정하는 소실 정정 방법에 있어서, 변조 데이터를 복수의 오류 정정 부호가 부가된 복조 데이터로 복조하고, 복조할 때의 복조 오류에 대하여 소실 플래그를 설정하여, 복수의 오류 정정 부호마다 복조 데이터를 판독하고, 소실 플래그가 나타내는 복조 오류를 포함하는 복조 데이터의 오류를 소실 정정한다. 즉, 본 발명에 의한 소실 정정은 복조 오류를 소실 플래그로서, 복수의 오류 정정 부호의 소실 정정에 이용하기 때문에, 내부호의 소실 정정에만 복조 오류를 소실 플래그로서 이용하는 종래예와 비교하여, 정정 능력이 높은 소실 정정을 실현할 수 있다.
또한, 소실 정정은 복조 데이터에 대하여 복수의 오류 정정 부호마다 적어도 1회 실행하는 것이 바람직하다.
또한, 소실 정정된 복조 데이터에 대한 소실 플래그를 정정 부호마다 소거하여, 선행하는 정정 부호의 소실 정정으로 소거되지 않았던 소실 플래그를 이용하여, 뒤에 계속되는 정정 부호의 소실 정정을 실행하면, 올바른 복조 데이터에 대하여 소실 플래그가 잘못 설정되는 일 없이, 정정 능력이 높은 소실 정정을 실현할 수 있다.
또한, 복수의 오류 정정 부호가 부가된 복조 데이터가 외부호와 내부호로 구성되는 적부호를 포함할 수 있다.
또한, 최초에 외부호의 부호어마다 복조 데이터를 판독하여 소실 정정하면, 버스트 오류가 발생하기 쉬운 데이터에 대하여, 보다 많은 오류를 소실 정정할 수 있다.
또한, 외부호의 부호어마다 복조 데이터를 판독하여 복조 데이터의 오류를 소실 정정하고, 정정된 복조 데이터에 대한 소실 플래그를 소거하여, 내부호의 부호어마다 복조 데이터를 판독하고, 외부호에 의해서 소거되지 않은 소실 플래그를 이용하여 소실 정정하고, 정정된 복조 데이터에 대한 소실 플래그를 소거하면, 보다 정정 능력이 높은 소실 정정을 실현할 수 있다.
또한, 내부호의 부호어마다 복조 데이터를 판독하여 복조 데이터의 오류를 소실 정정함과 동시에, 정정된 복조 데이터에 대한 소실 플래그를 소거하고, 외부호의 부호어마다 해당 복조 데이터를 판독하여, 내부호에 의해서 소거되지 않았던 소실 플래그를 이용하여 소실 정정함과 동시에, 정정된 복조 데이터에 대한 소실 플래그를 소거하여, 다시 내부호의 부호어마다 복조 데이터를 판독하고, 외부호에 의해서 소거되지 않았던 소실 플래그를 이용하여 소실 정정함과 동시에, 정정된 복조 데이터에 대한 소실 플래그를 소거하면, 버스트 오류가 발생하기 쉬운 데이터에 대하여, 보다 많은 오류를 소실 정정할 수 있다.
또한, 소실 플래그를 이용한 소실 정정을 실행하기 전, 또는 소실 정정한 후, 또는 소실 정정의 전후에, 적어도 1회 정정 부호에 의한 소실 정정을 실행하면, 더욱 정정 능력이 높은 소실 정정을 제공할 수 있다.
또한, 본 발명에 관한 소실 정정 회로는 복수의 오류 정정 부호에 의해서 오류를 소실 정정하는 소실 정정 회로에 있어서, 변조 데이터를 복수의 오류 정정 부호가 부가된 복조 데이터로 변환함과 동시에, 복조 오류를 검출하여 소실 플래그를 설정하는 복조기와, 복조 데이터를 유지하는 복조 데이터 메모리와, 소실 플래그를 유지하는 소실 플래그 메모리와, 복조 데이터 메모리로부터 판독한 복조 데이터에 대하여, 소실 플래그가 나타내는 복조 오류를 포함하는 복조 데이터의 오류를 소실 정정함과 동시에, 정정된 복조 데이터의 오류 위치 정보를 출력하는 오류 정정기와, 오류 위치 정보를 수신하여, 정정된 복조 데이터에 대한 소실 플래그를 소거하도록 소실 플래그 메모리에 지시하는 소실 플래그 소거기를 구비한다. 즉, 본 발명에 의한 소실 정정 회로는 복조 오류를 소실 플래그로서, 복수의 오류 정정 부호의 소실 정정에 이용하기 때문에, 내부호의 소실 정정에만 복조 오류를 소실 플래그로서 이용하는 종래예와 비교하여, 정정 능력이 높은 소실 정정을 실현할 수 있다.
또한, 오류 정정기는 복조 데이터에 대하여 복수의 오류 정정 부호마다 적어도 1회 소실 정정하는 것이 바람직하다.
또한, 오류 정정기가 오류 정정 부호마다 복조 데이터를 판독하여 정정을 실행하고, 소실 플래그 소거기가 정정 부호마다 소실 플래그의 소거를 지시하며, 오류 정정기가 선행하는 정정 부호에 의한 정정 처리로 소거되지 않은 소실 플래그를 이용하여, 뒤에 계속되는 정정 부호의 정정 처리로 소실 정정하면, 올바른 복조 데이터에 대하여 소실 플래그가 잘못 설정되는 일 없이, 정정 능력이 높은 소실 정정을 실현할 수 있다.
또한, 복조 데이터가 외부호와 내부호로 구성되는 적부호를 포함할 수 있다.
또한, 오류 정정기가 최초에 외부호의 부호어마다 복조 데이터를 판독하여 소실 정정하면, 버스트 오류가 발생하기 쉬운 데이터에 대하여, 보다 많은 오류를 소실 정정할 수 있다.
또한, 오류 정정기가 최초의 외부호에 의한 소실 정정을 실행한 후, 내부호의 부호어마다 복조 데이터를 판독하고, 외부호의 소실 정정으로 소거되지 않았던 소실 플래그를 이용하여 소실 정정하면, 더욱 정정 능력이 높은 소실 정정을 실현할 수 있다.
또한, 오류 정정기가 최초에 내부호의 부호어마다 복조 데이터를 판독하여 소실 정정을 실행한 후, 외부호의 부호어마다 복조 데이터를 판독하고, 내부호의 소실 정정으로 소거되지 않았던 소실 플래그를 이용하여 소실 정정하고, 다시 내부호의 부호어마다 복조 데이터를 판독하고, 외부호의 소실 정정에 의해서 소거되지 않았던 소실 플래그를 이용하여 소실 정정하면, 버스트 오류가 발생하기 쉬운 데이터에 대하여, 보다 많은 오류를 소실 정정할 수 있다.
또한, 오류 정정기가 소실 플래그를 이용한 소실 정정을 실행하기 전, 혹은 소실 정정한 후, 혹은 소실 정정의 전후에, 적어도 1회 정정 부호에 의한 소실 정정을 실행하면, 더욱 정정 능력이 높은 소실 정정을 제공할 수 있다.
본 발명의 상기 및 그 밖의 목적, 특징, 국면 및 이익 등은 첨부 도면을 참조로 하여 설명하는 이하의 상세한 실시예로부터 더욱 명백해질 것이다.
(실시예)
이하, 도면을 참조하여 본 발명의 실시예에 대하여 설명한다.
도 1은 본 실시예에 관한 소실 정정 방법을 실현하는 소실 정정 회로(1)의 구성의 일례를 나타낸 블록도이다.
소실 정정 회로(1)는 복조기(101), 복조 데이터 메모리(102), 소실 플래그 메모리(103), 오류 정정기(104) 및 소실 플래그 소거기(105)를 구비한다.
복조기(101)는 기록 매체로부터 재생한 변조 데이터, 혹은 통신 매체로부터 수신한 변조 데이터를 복수의 오류 정정 부호가 부가된 복조 데이터로 변환하고, 복조 데이터를 복조 데이터 메모리(102)에 출력하는 동시에, 복조 오류를 검출하여 소실 플래그로서 소실 플래그 메모리(103)에 출력한다. 구체적으로는, 복조기(101)는 예를 들어 8비트로부터 16비트로 변조한 변조 데이터를 본래의 8 비트로 복조시킨다. 여기서, 16비트의 변조 데이터가 미리 변조시에 정의한 디지털 변조 코드에 존재하지 않을 때, 바르게 데이터를 복조할 수 없어, 이 데이터는 복조 오류라고 판단된다. 복조 오류라고 판단된 복조 데이터는 반드시 틀렸다는 것이 보증되고, 복조 오류를 소실 플래그로서 출력하여, 소실 플래그를 소실 정정에 이용하는 것은 오류 정정 방법에 있어서 유효한 방법이다. 또한, 변조 데이터와 복조 데이터의 비트수는 여기서 예시한 수에 한정되지 않는다. 또한, 복조 데이터의 오류에는 전술의 복조 오류 외에, 변조 데이터가 틀렸음에도 불구하고, 전술에서 미리 정의한 디지털 변조 코드 가운데 우연히 대응하는 데이터가 있었기 때문에, 잘못된 데이터가 그대로 올바른 데이터로서 송신되는 것에 기인하는 오류 등이 있다.
복조 데이터 메모리(102)는 복조기(101)로부터의 복조 데이터를 유지한다.
소실 플래그 메모리(103)는 복조기(101)부터의 소실 플래그를 유지한다.
오류 정정기(104)는 복조 데이터 메모리(102)로부터 복조 데이터를, 소실 플래그 메모리(103)로부터 소실 플래그를 판독하여 소실 정정의 연산을 실행하고, 복조 데이터의 오류를 소실 정정하여, 정정 데이터를 복조 데이터 메모리(102)에 기입하고, 정정 데이터의 오류 위치 정보를 소실 플래그 소거기(105)에 출력한다. 또한, 오류 정정기(104)는 소실 플래그가 나타내는 복조 오류뿐만 아니라, 정정 처리 능력의 범위 내에서 소실 플래그가 설정되어 있지 않은 데이터의 오류도 정정한다.
소실 플래그 소거기(105)는 오류 정정기(104)가 출력하는 오류 위치 정보가 나타내는 복조 데이터에 대하여 설정된 소거 플래그를 소거하도록, 소실 플래그 메모리(103)에 대하여 소거 플래그의 어드레스 정보를 출력하고, 소실 플래그의 소거를 지시한다.
복조 데이터 메모리(102)에 기입된 정정 데이터를 포함하는 복조 데이터는 적절히 외부로 출력된다(도시하지 않음).
또한, 소실 정정은 오류 정정 부호마다 적어도 1회 실행하는 것이 바람직하다. 오류 정정기(104)가 소실 정정하는 횟수는 데이터의 오류율, 처리 시간 등을 고려하여 조정 가능하다.
상기의 구성에 있어서, 복수의 오류 정정 부호로서, 내부호와 외부호의 2개의 오류 정정 부호로 이루어지는 적부호를 예로 들어, 소실 정정의 동작에 대하여 설명한다.
도 2는 도 3에 나타낸 적부호를 내부호, 외부호, 내부호와 모두 3회 판독하여 정정하는 경우의 소실 정정의 플로우 차트를 나타낸다.
단계 S1에서, 복조 데이터 메모리(102)가 복조기(101)에서 복조된 복조 데이터를 유지하고, 소실 플래그 메모리(103)가 복조기(101)에 있어서의 복조 오류를 나타내는 소실 플래그를 유지한다.
단계 S2에서, 오류 정정기(104)는 내부호어마다 복조 데이터를 복조 데이터 메모리(102)로부터 판독하고, 판독된 내부호에 대응하는 소실 플래그를 소실 플래그 메모리(103)로부터 판독하여, 내부호어마다 소실 정정의 연산을 실행한다.
단계 S3에서, 오류 정정기(104)는 정정 데이터를 복조 데이터 메모리(102)에 기입하는 데 병행하여, 소실 정정의 연산에 의해서 획득되는 오류 위치 정보를 소실 플래그 소거기(105)로 송신한다. 소실 플래그 소거기(105)는 정정 데이터에 대응하는 소실 플래그 메모리(103)에 유지된 소실 플래그의 어드레스를 소실 어드레스 정보로서 소실 플래그 메모리(103)로 송신한다. 소실 플래그 메모리(103)는 소실 어드레스 정보에 표시된 어드레스의 소실 플래그를 소거한다.
단계 S4에서는 단계 S2 및 S3의 처리를 모든 내부호의 부호어에 대하여 실행하였는지 여부를 확인하고, 모든 내부호어에 대하여 처리가 종료했다면(예), 단계 S5로 진행하여 외부호의 정정을 개시하고, 종료하지 않았다면(아니오) 단계 S2로 되돌아간다.
단계 S5에서는, 오류 정정기(104)가 외부호어마다 복조 데이터를 복조 데이터 메모리(102)로부터 판독하고, 판독된 외부호에 대응하는 소실 플래그를 소실 플래그 메모리(103)로부터 판독하여, 외부호어마다 소실 정정의 연산을 실행한다.
단계 S6에서, 오류 정정기(104)는 정정 데이터를 복조 데이터 메모리(102)에 기입하는 데 병행하여, 소실 정정의 연산에 의해서 얻어지는 오류 위치 정보를 소실 플래그 소거기(105)로 송신한다. 소실 플래그 소거기(105)는 정정 데이터에 대응하는 소실 플래그 메모리(103)에 유지된 소실 플래그의 어드레스를 소실 어드레스 정보로서 소실 플래그 메모리(103)로 송신한다. 소실 플래그 메모리(103)는 소실 어드레스 정보에 표시된 어드레스의 소실 플래그를 소거한다.
단계 S7에서는, 단계 S5 및 S6의 처리를 모든 외부호의 부호어마다 행하였는지 여부를 확인하여, 모든 외부호어에 대하여 처리가 종료했으면(예), 단계 S8로 진행하여 다시 내부호의 정정을 개시하고, 종료하지 않았다면(아니오), 단계 S5로 되돌아간다.
단계 S8에서는, 단계 S2와 마찬가지로, 오류 정정기(104)가 내부호어마다 복조 데이터를 복조 데이터 메모리(102)로부터 판독하고, 판독된 내부호에 대응하는 소실 플래그를 소실 플래그 메모리(103)로부터 판독하여, 내부호어마다 소실 정정의 연산을 실행한다.
단계 S9에서는, 단계 S3과 마찬가지로, 오류 정정기(104)가 정정 데이터를 복조 데이터 메모리(102)에 기입하는 데 병행하여, 소실 플래그 메모리(103)에 유지된 소실 플래그를 소거한다.
단계 S10에서는, 단계 S8 및 S9의 처리를 모든 내부호의 부호어에 대하여 실행하였는지 여부를 확인하고, 모든 내부호어에 대하여 처리가 끝났다면(예), 소실 정정의 동작은 종료되고, 끝나지 않았다면(아니오) 단계 S8로 되돌아간다.
이상 설명한 바와 같이, 본 실시예에서는 복조 오류를 소실 플래그로서, 복수의 오류 정정 부호, 예컨대 외부호 및 내부호의 소실 정정에 이용하기 때문에, 내부호의 소실 정정에만 복조 오류를 소실 플래그로서 이용하는 종래예와 비교하여, 정정 능력이 높은 소실 정정을 실현할 수 있다.
또한 본 실시예에서는, 정정한 복조 데이터에 대한 소실 플래그를 소거하여, 뒤에 계속되는 소실 정정에서는, 남아 있던 소실 플래그를 기초로 소실 정정을 실행하기 때문에, 올바른 복조 데이터에 대하여 소실 플래그가 잘못 설정되는 일 없이, 정정 능력이 높은 소실 정정을 실현할 수 있다.
또한, 복조 데이터의 오류는 시계열에는 무관한 짧은 길이의 오류가 발생하는 랜덤 오류와, 시계열이 긴 기간에 걸쳐 오류가 발생하는 버스트 오류로 크게 구별된다. 내부호는 시계열 방향으로 부호화되어 있기 때문에, 버스트 오류가 발생한 경우에는, 소실 정정 가능한 갯수를 상회하는 복조 데이터가 잘못 되는 일이 많다. 이에 대하여, 외부호는 시계열 방향의 이산한 복조 데이터로 부호화되어 있기 때문에, 버스트 오류가 발생한 경우라도 각각의 외부호에서의 오류 갯수는 적게 억제된다.
따라서, 소실 정정 회로(1)의 오류 정정기(104)가, 최초에 외부호마다 데이터를 판독하여 정정 처리하도록 설정하면, 버스트 오류가 발생하기 쉬운 데이터에 대하여, 보다 많은 오류를 소실 정정할 수 있는 소실 정정 회로를 획득할 수 있다.
예를 들어, 외부호마다 복조 데이터를 판독하여 복조 오류를 소실 정정한 후, 내부호마다 복조 데이터를 판독하고, 외부호에 의한 정정에 의해서 소거되지 않은 소실 플래그를 이용하여 소실 정정할 수 있다.
또한, 전술한 바와 같이, 최초에 내부호마다 복조 데이터를 판독하여 소실 정정한 경우에라도, 외부호에 의한 소실 정정 후에, 재차 내부호에 의한 소실 정정을 실행하면 버스트 오류의 정정 능력이 향상된다.
또한, 복조 데이터 메모리와 소실 플래그 메모리를 1개의 메모리로 공용하는 경우나, 각각의 부호에 대하여 개별의 오류 정정기를 갖는 경우도, 마찬가지의 효과를 획득할 수 있는 것은 분명하다.
또한, 소실 플래그를 이용한 소실 정정을 실행하기 전, 혹은 소실 정정한 후, 혹은 소실 정정의 전후에, 적어도, 1회 정정 부호에 의한 소실 정정을 실행하면, 더욱 정정 능력이 높은 소실 정정 회로 및 방법을 제공할 수 있다.
또한, 본 실시예에서는 복수의 오류 정정 부호로서, 내부호와 외부호의 2개의 정정 부호를 예로 들어 설명하였지만, 오류 정정 부호의 수는 2개에 한정되는 것이 아니라, 3개 이상일 때라도 적응 가능한 것은 말할 필요도 없다.
본 발명에 따르면, 복조 오류를 소실 플래그로서 복수의 오류 정정 부호의 정정에 이용함으로써 정정 능력의 향상을 도모할 수 있고, 또한 버스트 오류에 대하여 유효한 정정 처리를 실현할 수 있다.
이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것이 아니고, 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.

Claims (28)

  1. 복수의 오류 정정 부호에 의해서 오류를 소실 정정하는 소실 정정 방법에 있어서,
    변조 데이터를 상기 복수의 오류 정정 부호가 부가된 복조 데이터로 복조하고,
    상기 복조시의 복조 오류에 대하여 소실 플래그를 설정하고,
    상기 복수의 오류 정정 부호마다 상기 복조 데이터를 판독하여 상기 소실 플래그에 의해서 표시되는 상기 복조 오류를 포함하는 복조 데이터의 오류를 소실 정정하는 것을 특징으로 하는
    소실 정정 방법.
  2. 제 1 항에 있어서,
    상기 소실 정정은 상기 복조 데이터에 대하여 상기 복수의 오류 정정 부호마다 적어도 1회 실행되는 것을 특징으로 하는
    소실 정정 방법.
  3. 제 1 항에 있어서,
    또한, 상기 소실 정정된 복조 데이터에 대한 상기 소실 플래그를 정정 부호마다 소거하고, 선행하는 정정 부호의 소실 정정으로 소거되지 않았던 소실 플래그를 이용하여, 뒤에 계속되는 정정 부호의 소실 정정을 실행하는 것을 특징으로 하는
    소실 정정 방법.
  4. 제 3 항에 있어서,
    상기 복수의 오류 정정 부호가 부가된 복조 데이터는 외부호와 내부호로 구성되는 적부호를 포함하는 것을 특징으로 하는
    소실 정정 방법.
  5. 제 4 항에 있어서,
    최초에 상기 외부호의 부호어마다 상기 복조 데이터를 판독하여 소실 정정하는 것을 특징으로 하는
    소실 정정 방법.
  6. 제 5 항에 있어서,
    상기 외부호의 부호어마다 상기 복조 데이터를 판독하여 상기 복조 데이터의 오류를 소실 정정하고, 정정된 복조 데이터에 대한 소실 플래그를 소거하며,
    상기 내부호의 부호어마다 상기 복조 데이터를 판독하고, 상기 외부호에 의해서 소거되지 않았던 소실 플래그를 이용하여 소실 정정하고, 정정된 복조 데이터에 대한 소실 플래그를 소거하는 것을 특징으로 하는
    소실 정정 방법.
  7. 제 4 항에 있어서,
    상기 내부호의 부호어마다 상기 복조 데이터를 판독하여 상기 복조 데이터의 오류를 소실 정정함과 동시에, 정정된 복조 데이터에 대한 소실 플래그를 소거하고,
    상기 외부호의 부호어마다 상기 복조 데이터를 판독하고, 상기 내부호에 의해서 소거되지 않았던 소실 플래그를 이용하여 소실 정정함과 동시에, 정정된 복조 데이터에 대한 소실 플래그를 소거하고,
    다시 상기 내부호의 부호어마다 상기 복조 데이터를 판독하고, 상기 외부호에 의해서 소거되지 않은 소실 플래그를 이용하여 소실 정정함과 동시에, 정정된 복조 데이터에 대한 소실 플래그를 소거하는 것을 특징으로 하는
    소실 정정 방법.
  8. 제 3 항에 있어서,
    상기 소실 플래그를 이용한 소실 정정을 실행하기 전, 혹은 소실 정정한 후, 혹은 소실 정정의 전후에, 적어도 1회, 상기 정정 부호에 의한 소실 정정을 실행하는 것을 특징으로 하는
    소실 정정 방법.
  9. 제 2 항에 있어서,
    또한, 상기 소실 정정된 복조 데이터에 대한 상기 소실 플래그를 정정 부호마다 소거하고, 선행하는 정정 부호의 소실 정정으로 소거되지 않았던 소실 플래그를 이용하여, 뒤에 계속되는 정정 부호의 소실 정정을 실행하는 것을 특징으로 하는
    소실 정정 방법.
  10. 제 9 항에 있어서,
    상기 복수의 오류 정정 부호가 부가된 복조 데이터는 외부호와 내부호로 구성되는 적부호를 포함하는 것을 특징으로 하는
    소실 정정 방법.
  11. 제 10 항에 있어서,
    최초에 상기 외부호의 부호어마다 상기 복조 데이터를 판독하여 소실 정정하는 것을 특징으로 하는
    소실 정정 방법.
  12. 제 11 항에 있어서,
    상기 외부호의 부호어마다 상기 복조 데이터를 판독하여 상기 복조 데이터의 오류를 소실 정정하고, 정정된 복조 데이터에 대한 소실 플래그를 소거하며,
    상기 내부호의 부호어마다 상기 복조 데이터를 판독하고, 상기 외부호에 의해서 소거되지 않았던 소실 플래그를 이용하여 소실 정정하고, 정정된 복조 데이터에 대한 소실 플래그를 소거하는 것을 특징으로 하는
    소실 정정 방법.
  13. 제 10 항에 있어서,
    상기 내부호의 부호어마다 상기 복조 데이터를 판독하여 상기 복조 데이터의 오류를 소실 정정함과 동시에, 정정된 복조 데이터에 대한 소실 플래그를 소거하고,
    상기 외부호의 부호어마다 상기 복조 데이터를 판독하고, 상기 내부호에 의해서 소거되지 않은 소실 플래그를 이용하여 소실 정정함과 동시에, 정정된 복조 데이터에 대한 소실 플래그를 소거하고,
    다시 상기 내부호의 부호어마다 상기 복조 데이터를 판독하고, 상기 외부호에 의해서 소거되지 않았던 소실 플래그를 이용하여 소실 정정함과 동시에, 정정된 복조 데이터에 대한 소실 플래그를 소거하는 것을 특징으로 하는
    소실 정정 방법.
  14. 제 9 항에 있어서,
    상기 소실 플래그를 이용한 소실 정정을 실행하기 전, 혹은 소실 정정한 후, 혹은 소실 정정의 전후에, 적어도 1회, 상기 정정 부호에 의한 소실 정정을 실행하는 것을 특징으로 하는
    소실 정정 방법.
  15. 복수의 오류 정정 부호에 의해서 오류를 소실 정정하는 소실 정정 회로에 있어서,
    변조 데이터를 복수의 오류 정정 부호가 부가된 복조 데이터로 변환함과 동시에, 복조 오류를 검출하여 소실 플래그를 설정하는 복조기와,
    상기 복조 데이터를 유지하는 복조 데이터 메모리와,
    상기 소실 플래그를 유지하는 소실 플래그 메모리와,
    상기 복조 데이터 메모리로부터 판독한 복조 데이터에 대하여, 상기 소실 플래그가 나타내는 상기 복조 오류를 포함하는 복조 데이터의 오류를 소실 정정함과 동시에, 정정된 복조 데이터의 오류 위치 정보를 출력하는 오류 정정기와,
    상기 오류 위치 정보를 수신하여, 정정된 복조 데이터에 대한 소실 플래그를 소거하도록 상기 소실 플래그 메모리에 지시하는 소실 플래그 소거기를 구비하는 것을 특징으로 하는
    소실 정정 회로.
  16. 제 15 항에 있어서,
    상기 오류 정정기는 상기 복조 데이터에 대하여 상기 복수의 오류 정정 부호마다 적어도 1회 소실 정정하는 것을 특징으로 하는
    소실 정정 회로.
  17. 제 15 항에 있어서,
    상기 오류 정정기는 상기 오류 정정 부호마다 상기 복조 데이터를 판독하여 정정을 실행하고,
    상기 소실 플래그 소거기는 상기 정정 부호마다 소실 플래그의 소거를 지시하고,
    상기 오류 정정기는 선행하는 정정 부호에 의한 정정 처리로 소거되지 않았던 소실 플래그를 이용하여, 뒤에 계속되는 정정 부호의 정정 처리로 소실 정정하는 것을 특징으로 하는
    소실 정정 회로.
  18. 제 17 항에 있어서,
    상기 복조 데이터는 외부호와 내부호로 구성되는 적부호를 포함하는 것을 특징으로 하는
    소실 정정 회로.
  19. 제 18 항에 있어서,
    상기 오류 정정기는 최초에 상기 외부호의 부호어마다 상기 복조 데이터를 판독하여 소실 정정하는 것을 특징으로 하는
    소실 정정 회로.
  20. 제 19 항에 있어서,
    상기 오류 정정기는 최초의 상기 외부호에 의한 소실 정정 후, 상기 내부호의 부호어마다 상기 복조 데이터를 판독하고, 상기 외부호의 소실 정정으로 소거되지 않았던 소실 플래그를 이용하여 소실 정정하는 것을 특징으로 하는
    소실 정정 회로.
  21. 제 18 항에 있어서,
    상기 오류 정정기는 최초에 상기 내부호의 부호어마다 상기 복조 데이터를 판독하여 소실 정정을 실행한 후, 상기 외부호의 부호어마다 상기 복조 데이터를 판독하고, 상기 내부호의 소실 정정으로 소거되지 않았던 소실 플래그를 이용하여 소실 정정하여, 다시 상기 내부호의 부호어마다 상기 복조 데이터를 판독하고, 상기 외부호의 소실 정정에 의해서 소거되지 않았던 소실 플래그를 이용하여 소실 정정하는 것을 특징으로 하는
    소실 정정 회로.
  22. 제 17 항에 있어서,
    상기 오류 정정기는 상기 소실 플래그를 이용한 소실 정정을 실행하기 전, 혹은 소실 정정한 후, 혹은 소실 정정의 전후에, 적어도 1회, 상기 정정 부호에 의한 소실 정정을 실행하는 것을 특징으로 하는
    소실 정정 회로.
  23. 제 16 항에 있어서,
    상기 오류 정정기는 상기 오류 정정 부호마다 상기 복조 데이터를 판독하여 정정을 실행하고,
    상기 소실 플래그 소거기는 상기 정정 부호마다 소실 플래그의 소거를 지시하고,
    상기 오류 정정기는 선행하는 정정 부호에 의한 정정 처리로 소거되지 않았던 소실 플래그를 이용하고, 뒤에 계속되는 정정 부호의 정정 처리로 소실 정정하는 것을 특징으로 하는
    소실 정정 회로.
  24. 제 23 항에 있어서,
    상기 복조 데이터는 외부호와 내부호로 구성되는 적부호를 포함하는 것을 특징으로 하는
    소실 정정 회로.
  25. 제 24 항에 있어서,
    상기 오류 정정기는 최초에 상기 외부호의 부호어마다 상기 복조 데이터를 판독하여 소실 정정하는 것을 특징으로 하는
    소실 정정 회로.
  26. 제 25 항에 있어서,
    상기 오류 정정기는 최초의 상기 외부호에 의한 소실 정정 후, 상기 내부호의 부호어마다 상기 복조 데이터를 판독하고, 상기 외부호의 소실 정정으로 소거되지 않았던 소실 플래그를 이용하여 소실 정정하는 것을 특징으로 하는
    소실 정정 회로.
  27. 제 24 항에 있어서,
    상기 오류 정정기는 최초에 상기 내부호의 부호어마다 상기 복조 데이터를 판독하여 소실 정정한 후, 상기 외부호의 부호어마다 상기 복조 데이터를 판독하고, 상기 내부호의 소실 정정으로 소거되지 않았던 소실 플래그를 이용하여 소실 정정하고, 다시 상기 내부호의 부호어마다 상기 복조 데이터를 판독하여, 상기 외부호의 소실 정정에 의해서 소거되지 않았던 소실 플래그를 이용하여 소실 정정하는 것을 특징으로 하는
    소실 정정 회로.
  28. 제 23 항에 있어서,
    상기 오류 정정기는 상기 소실 플래그를 이용한 소실 정정을 실행하기 전, 혹은 소실 정정한 후, 혹은 소실 정정의 전후에, 적어도 1회, 상기 정정 부호에 의한 소실 정정을 실행하는 것을 특징으로 하는
    소실 정정 회로.
KR1020000005053A 1999-02-05 2000-02-02 소실 정정 방법 및 소실 정정 회로 Expired - Fee Related KR100362784B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP02915699A JP3502559B2 (ja) 1999-02-05 1999-02-05 消失訂正方法、及び消失訂正回路
JP99-29156 1999-02-05

Publications (2)

Publication Number Publication Date
KR20000076589A true KR20000076589A (ko) 2000-12-26
KR100362784B1 KR100362784B1 (ko) 2002-11-27

Family

ID=12268412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000005053A Expired - Fee Related KR100362784B1 (ko) 1999-02-05 2000-02-02 소실 정정 방법 및 소실 정정 회로

Country Status (4)

Country Link
US (1) US6772384B1 (ko)
JP (1) JP3502559B2 (ko)
KR (1) KR100362784B1 (ko)
CN (1) CN1140965C (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100617769B1 (ko) * 2004-03-24 2006-08-28 삼성전자주식회사 채널 부호화 장치 및 방법
US7987411B1 (en) 2007-04-25 2011-07-26 Samsung Electronics Co., Ltd. Method and apparatus for writing data to MPE buffer and an MPE-FEC system

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7787389B2 (en) * 2001-08-20 2010-08-31 Qualcomm Incorporated Method and system for utilization of an outer decoder in a broadcast services communication system
US7177658B2 (en) 2002-05-06 2007-02-13 Qualcomm, Incorporated Multi-media broadcast and multicast service (MBMS) in a wireless communications system
US7318187B2 (en) 2003-08-21 2008-01-08 Qualcomm Incorporated Outer coding methods for broadcast/multicast content and related apparatus
US8694869B2 (en) 2003-08-21 2014-04-08 QUALCIMM Incorporated Methods for forward error correction coding above a radio link control layer and related apparatus
US8804761B2 (en) 2003-08-21 2014-08-12 Qualcomm Incorporated Methods for seamless delivery of broadcast and multicast content across cell borders and/or between different transmission schemes and related apparatus
US7328395B1 (en) * 2004-04-13 2008-02-05 Marvell International Ltd. Iterative Reed-Solomon error-correction decoding
US7404133B2 (en) * 2004-12-12 2008-07-22 Hewlett-Packard Development Company, L.P. Error detection and correction employing modulation symbols satisfying predetermined criteria
TW200832367A (en) * 2007-01-19 2008-08-01 Realtek Semiconductor Corp Decoding apparatus and method
US8428100B2 (en) * 2007-10-08 2013-04-23 Honeywell International Inc. System and methods for securing data transmissions over wireless networks
US8176399B2 (en) * 2008-05-02 2012-05-08 Lsi Corporation Using short burst error detector in a queue-based system
US8250434B2 (en) * 2009-06-18 2012-08-21 Lsi Corporation Systems and methods for codec usage control during storage pre-read
WO2011058760A1 (ja) 2009-11-13 2011-05-19 パナソニック株式会社 符号化方法、復号方法、符号化器、及び、復号器
US9015549B2 (en) * 2011-04-26 2015-04-21 Seagate Technology Llc Iterating inner and outer codes for data recovery
RU2485702C1 (ru) * 2012-02-06 2013-06-20 Федеральный научно-производственный центр Открытое акционерное общество "Научно-производственное объединение "Марс" Система исправления стираний с защитой номера кластера
US9396062B1 (en) 2014-04-04 2016-07-19 Seagate Technology Llc Group based codes for multi-dimensional recording (MDR)
US10382065B1 (en) * 2016-11-07 2019-08-13 Seagate Technology Llc Iterative outer code recovery using data from multiple reads

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8200207A (nl) * 1982-01-21 1983-08-16 Philips Nv Werkwijze met foutkorrektie voor het overdragen van blokken databits, een inrichting voor het uitvoeren van een dergelijke werkwijze, een dekodeur voor gebruik bij een dergelijke werkwijze, en een inrichting bevattende een dergelijke dekodeur.
US4483077A (en) 1982-06-17 1984-11-20 Toybox Corporation Digital measuring device
DE3341628A1 (de) * 1983-11-17 1985-05-30 Polygram Gmbh, 2000 Hamburg Geraeteanordnung zur fehlerermittlung bei plattenfoermigen informationstraegern
NL8400630A (nl) * 1984-02-29 1985-09-16 Philips Nv Decodeerinrichting voor een stroom van codesymbolen die woordsgewijze beschermd zijn door een dubbele reed-solomon-code met een minimum hamming-afstand van 5 over de codesymbolen en een verbladeringsmechanisme tussen de beide codes, alsmede speler voorzien van zo een decodeerinrichting.
DE69030405T2 (de) * 1989-05-17 1997-07-24 Sony Corp Wiedergabevorrichtung für produktkodierte Blockdaten
DE68920142T2 (de) * 1989-08-24 1995-07-13 Philips Electronics Nv Verfahren und Einrichtung zur Decodierung von wortgeschützten Codewörtern durch einen nichtbinären BCH-Code gegen mindestens einen Symbolfehler.
JPH03149923A (ja) 1989-11-07 1991-06-26 Nippon Hoso Kyokai <Nhk> 誤り訂正方法
JPH0443721A (ja) * 1990-06-11 1992-02-13 Matsushita Electric Ind Co Ltd ディジタル信号復号装置
US5392299A (en) * 1992-01-15 1995-02-21 E-Systems, Inc. Triple orthogonally interleaed error correction system
US5390195A (en) * 1992-04-03 1995-02-14 Ampex Corporation Miller-squared decoder with erasure flag output
TW244405B (ko) * 1992-07-07 1995-04-01 Philips Electronics Nv
KR950002304B1 (ko) * 1992-10-07 1995-03-16 삼성전자주식회사 다중 오류정정 방법
DE69427685T2 (de) * 1993-09-29 2002-04-25 Sony Corp., Tokio/Tokyo Verfahren und vorrichtung zur datenwiedergabe
JPH0823970A (ja) 1994-07-20 1996-01-30 Akira Hasegawa 光触媒によるウイルスの感染価低下方法
JP2882302B2 (ja) * 1995-02-24 1999-04-12 株式会社日立製作所 情報の記録方法及び再生方法
US6112324A (en) * 1996-02-02 2000-08-29 The Arizona Board Of Regents Acting On Behalf Of The University Of Arizona Direct access compact disc, writing and reading method and device for same
KR100229015B1 (ko) 1996-08-06 1999-11-01 윤종용 디지탈 처리시스템의 에러정정장치 및 방법
JP3340933B2 (ja) 1997-02-15 2002-11-05 東芝デジタルメディアエンジニアリング株式会社 誤り訂正方法及びｄｖｄ再生装置
JP3149923B2 (ja) 1998-05-15 2001-03-26 日本電気株式会社 曲線長計測装置及びその計測方法並びに曲線の長さを計測するための制御プログラムを格納した記憶媒体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100617769B1 (ko) * 2004-03-24 2006-08-28 삼성전자주식회사 채널 부호화 장치 및 방법
US7987411B1 (en) 2007-04-25 2011-07-26 Samsung Electronics Co., Ltd. Method and apparatus for writing data to MPE buffer and an MPE-FEC system

Also Published As

Publication number Publication date
JP2000228634A (ja) 2000-08-15
CN1140965C (zh) 2004-03-03
JP3502559B2 (ja) 2004-03-02
KR100362784B1 (ko) 2002-11-27
US6772384B1 (en) 2004-08-03
CN1264962A (zh) 2000-08-30

Similar Documents

Publication Publication Date Title
KR100362784B1 (ko) 소실 정정 방법 및 소실 정정 회로
US5247523A (en) Code error correction apparatus
EP0551973B1 (en) Triple orthogonally interleaved error correction system
US4654853A (en) Data transmission method
KR950008488B1 (ko) 데이터의 에러정정장치
JPH0770177B2 (ja) ディジタル信号再生装置
GB2187008A (en) System storing and reading digital information, optionally protected by further error correcting code
US4858235A (en) Information storage apparatus
US5390195A (en) Miller-squared decoder with erasure flag output
US7266748B2 (en) Method and apparatus for correcting C1/PI word errors using error locations detected by EFM/EFM+ decoding
US6138263A (en) Error correcting method and apparatus for information data having error correcting product code block
JPH0634313B2 (ja) エラ−訂正方法
EP1111799B1 (en) Error correction with a cross-interleaved Reed-Solomon code, particularly for CD-ROM
JP3259359B2 (ja) データ再生装置及び方法
KR100239798B1 (ko) 디지털 신호의 재생에 있어 에러정정방법 및 그에 적용되는 장치
JP2652398B2 (ja) データ伝送方法
KR100532373B1 (ko) 디지털 신호의 재생에 있어 에러정정방법
JPS6412127B2 (ko)
JPH04271071A (ja) 誤り修整方法
KR100564532B1 (ko) 컴팩트 디스크 플레이어에서 efm 에러 플래그 생성을 통한 에러정정방법
JPH0654590B2 (ja) ディジタルデータの再生方法
JPH0310421A (ja) 誤り検出訂正回路
JPH03149923A (ja) 誤り訂正方法
KR19990019505A (ko) 오류정정 방법
JPS59131237A (ja) 復号回路

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20101122

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20111116

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20111116

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301