KR100849991B1 - Ｌｄｐｃ 부호생성기법을 이용한 부호화 시스템 및 방법과이로부터의 복호화 시스템 및 방법 - Google Patents

Ｌｄｐｃ 부호생성기법을 이용한 부호화 시스템 및 방법과이로부터의 복호화 시스템 및 방법 Download PDF

Info

Publication number
KR100849991B1
KR100849991B1 KR1020070018364A KR20070018364A KR100849991B1 KR 100849991 B1 KR100849991 B1 KR 100849991B1 KR 1020070018364 A KR1020070018364 A KR 1020070018364A KR 20070018364 A KR20070018364 A KR 20070018364A KR 100849991 B1 KR100849991 B1 KR 100849991B1
Authority
KR
South Korea
Prior art keywords
matrix
parity
obtaining
codeword
message
Prior art date
Application number
KR1020070018364A
Other languages
English (en)
Inventor
윤진현
김상준
Original Assignee
주식회사 젤라인
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 젤라인 filed Critical 주식회사 젤라인
Priority to KR1020070018364A priority Critical patent/KR100849991B1/ko
Application granted granted Critical
Publication of KR100849991B1 publication Critical patent/KR100849991B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1131—Scheduling of bit node or check node processing
    • H03M13/1134—Full parallel processing, i.e. all bit nodes or check nodes are processed in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H03M13/6505—Memory efficient implementations

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 LDPC(Low Density Parity Check) 부호생성기법을 이용한 부호화 시스템 및 방법과 이로부터의 복호화 시스템 및 방법에 관한 것으로, 특히 다양한 부호율과 복호어 크기를 효율적으로 지원하는 LDPC 부호의 구성을 제안하여 부호화 및 복호화시에 병렬처리시간을 최소화하는 시스템 및 방법에 관한 것이다.
본 발명의 LDPC 부호생성기법을 이용한 부호화 시스템은, 패리티 검사 행렬에서 부호의 크기에 따라 패리티 행렬과 패리티 행렬을 제외한 행렬을 블록 확장하는 블록 확장부; 부호율에 따라 블록 확장된 패리티 행렬과 패리티 행렬을 제외한 행렬을 조합하여 블록 확장된 패리티 검사 행렬을 구하는 패리티 검사 행렬 연산부; 패리티 행렬의 역행렬을 이용하여 패리티 검사 행렬의 생성 행렬을 구하는 생성 행렬 연산부; 생성 행렬을 통해 입력된 정보를 부호화하여 부호어를 구하는 부호어 선택부; 및 부호어를 컨스텔레이션과 고속 퓨리에 변환의 역변환을 통하여 신호로 변환하여 채널로 전송하는 부호어 전송부;를 포함한다.
부호화, 복호화, 패리티 검사 행렬, 생성 행렬

Description

ＬＤＰＣ 부호생성기법을 이용한 부호화 시스템 및 방법과 이로부터의 복호화 시스템 및 방법{Coding system and coding method using the coding technique of low density parity check and decoding system and decoding method thereof}
도 1은 패리티 검사 행렬의 일 실시예이다.
도 2는 97×97 행렬의 사이클릭 디퍼런스 패밀리 행렬을 나타낸다.
도 3은 본 발명의 LDPC 부호생성기법을 이용한 부호화 시스템을 나타낸 제1개략도이다.
도 4는 본 발명의 LDPC 부호생성기법을 이용한 부호화 시스템을 나타낸 제2개략도이다.
도 5는 본 발명의 LDPC 부호생성기법을 이용한 부호화 방법을 나타낸 흐름도이다.
도 6은 본 발명의 LDPC 부호생성기법을 이용한 부호화 시스템으로부터의 복호화 시스템을 나타낸 개략도이다.
도 7은 본 발명의 LDPC 부호생성기법을 이용한 부호화 방법으로부터의 복호화 방법을 나타낸 흐름도이다.
도 8은 본 발명의 4-사이클을 갖는 팩터 그래프의 일예를 나타낸 도면이다.
도 9는 본 발명의 변수노드에서 체크노드로 전달되는 메시지 블록의 병렬처 리를 위한 블록 다이어그램이다.
도 10은 본 발명의 체크노드에서 변수노드로 전달되는 메시지 블록의 병렬처리를 위한 블록 다이어그램이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 블록 확장부 200 : 패리티 검사 행렬 연산부
300a, 300b : 생성 행렬 연산부 400 : 부호어 선택부
500 : 부호어 전송부 600 : 좌표값 획득부
700 : LLR 값 획득부 800 : 병렬 처리부
900 : 수신신호 정보 결정부 1000, 1100 : 체크노드
1200, 1300 : 변수노드 1400, 1500, 1600, 1700 : 에지
본 발명은 LDPC(Low Density Parity Check) 부호생성기법을 이용한 부호화 방법 및 이로부터의 복호화 방법에 관한 것으로, 특히 다양한 부호율과 복호어 크기를 효율적으로 지원하는 LDPC 부호의 구성을 제안하여 부호화 및 복호화시에 병렬처리시간을 최소화하는 시스템 및 방법에 관한 것이다.
LDPC 부호는 채널 코딩(channel coding) 방식의 일종으로, 최근에 가장 강력한 부호 중의 하나로 여겨지고 있다. 하나의 LDPC 부호는 패리티 검사 행렬에 의해 결정되고, 부호 이득(coding gain)이 높은 LDPC 부호를 설계하는 것은 이에 해당하 는 패리티 검사 행렬을 찾는 것이라고 볼 수 있다.
높은 이득을 보장하는 패리티 검사 행렬을 찾기 위한 몇 가지 설계 방식이 존재한다. 이 중에서 밀도 전개(density evolution)를 통해 패리티 검사 행렬 내의 행과 열 별로 디그리 분포(degree distribution)의 최적값을 찾아낼 수 있다. 일반적으로, 균일한 LDPC 부호에 비해 비균일 LDPC 부호가 성능이 우수한 것으로 밝혀 졌으며, 비균일 LDPC 부호 중에서 우수한 성능의 패리티 검사 행렬이 갖는 디그리 분포를 밀도 전개를 통해 찾아낼 수 있다.
밀도 전개 방법은 부호어 크기가 무한대(infinity)로 발산할 경우를 상정하고 해석학적으로 접근한 방법이다. 실제의 부호에서는 수백~수천의 부호어 크기로 부호 설계(code design)를 하고, 이것의 성능은 밀도 전개에서 제시하는 부호 이득과는 얼마간의 오차가 존재한다. 이는 LDPC 부호의 복호화시에 이용되는 반복 (iterative) 복호화 방식에서 한 노드의 APP(A Posteriori Probability)가 몇 번의 반복 복호화 후에 자기 자신의 값의 측정에 다시 쓰이는“사이클”이 존재하기 때문이다. 따라서, 실제의 패리티 검사 행렬의 설계시에는 디그리 분포뿐만 아니라, 사이클을 최대한으로 줄이는 방향으로 설계를 해야 한다. 일반적으로 알려진 설계 기준에서는 존재할 수 있는 가장 작은 거리를 나타내는 사이클인 4-사이클은 패리티 검사 행렬 내에 존재하지 않도록 하고, 작은 거리인 6-사이클을 최대한 줄이는 방향으로 설계한다.
이상과 같은 설계기준으로 패리티 검사 행렬을 정함으로써, 하나의 부호율과 하나의 부호어에 대한 LDPC 부호의 설계가 완성된다.
도 1은 패리티 검사 행렬의 일 실시예이다. 도 1에서의 패리티 검사 행렬은 부호율이 1/4이고, 부호어의 크기가 20인 경우를 나타낸다.
패리티 검사 행렬이 결정되면, 이에 따른 복호화 방식은 자명하게 결정되나, 이에 따른 효율적인 부호화 방식을 찾는 것은 부호 설계의 또 하나의 과제이다. 하나의 패리티 검사 행렬에는 이에 따른 영공간(null space)을 결정하는 행렬, 즉 생성 행렬(generator matrix)이 존재하고, 생성 행렬을 찾았다면 정보를 나타내는 형렬과 생성 행렬 의 곱으로써, 부호어를 찾아낼 수 있다. 수학식 1은 부호어 c, 생성 행렬 G 및 정보 m과의 관계를 나타낸다.
Figure 112007016029795-pat00001
그러나, 생성 행렬을 이용한 부호화 방식은, 계산 복잡도(computation complexity)가 O(n2)으로 길쌈 부호(convolution code)의 O(n)에 비해 복잡하고, 실제로 수천 비트의 부호어 크기의 패리티 검사 행렬에 대응되는 생성 행렬을 찾는 것도 쉬운 일이 아니다.
이에 따라, 패리티 검사 행렬의 설계에 다소간의 제약을 주지만 부호화를 좀더 쉽게 하는 설계 방법이 제시되었다. 삼각(triangular) 또는 반삼각(semi-triangular) 방법은 조직적인(systematic) 부호화 하에서, 패리티에 해당하는 패리 티 검사 행렬 부분을 상부 삼각 또는 하부(반) 삼각으로 설계함으로써, 생성 행렬을 쉽게 찾고, 부호화 복잡도(encoding complexity)도 줄인다.
이상과 같이 패리티 검사 행렬의 설계시 원하는 수준의 부호 이득의 확보와, 부호화의 용이성을 고려한다. 상기와 같이 설계된 패리티 검사 행렬은 특정 부호율과 부호어 크기에 적용되는 것으로, 여러 부호율 및 부호어 크기를 지원하기 위해서는 이에 대응되는 종류의 패리티 검사 행렬이 필요한 실정이다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로써, LDPC 부호의 패리티 검사 행렬 H의 정보량을 최대한으로 줄이는 동시에 다양한 부호율 및 부호어의 크기를 지원하고, 부호화 및 복호화시에 병렬처리시간을 최소화하는 시스템 및 방법을 제공하는 것을 목적으로 한다.
본 발명은 패리티 검사 행렬에서 부호의 크기에 따라 패리티 행렬과 패리티 행렬을 제외한 행렬을 블록 확장하는 블록 확장부; 부호율에 따라 블록 확장된 패리티 행렬과 패리티 행렬을 제외한 행렬을 조합하여 블록 확장된 패리티 검사 행렬을 구하는 패리티 검사 행렬 연산부; 패리티 행렬의 역행렬을 이용하여 패리티 검사 행렬의 생성 행렬을 구하는 생성 행렬 연산부; 생성 행렬을 통해 입력된 정보를 부호화하여 부호어를 구하는 부호어 선택부; 및 부호어를 컨스텔레이션과 고속 퓨리에 변환의 역변환을 통하여 신호로 변환하여 채널로 전송하는 부호어 전송부;를 포함하는 LDPC 부호생성기법을 이용한 부호화 시스템을 제시한다.
그리고, 패리티 검사 행렬에서 부호의 크기에 따라 패리티 행렬과 상기 패리티 행렬을 제외한 행렬을 블록 확장하는 제1단계; 부호율에 따라 상기 블록 확장된 패리티 행렬과 패리티 행렬을 제외한 행렬을 조합하여 블록 확장된 패리티 검사 행렬을 구하는 제2단계; 상기 패리티 행렬의 역행렬을 이용하여 상기 패리티 검사 행렬의 생성 행렬을 구하는 제3단계;상기 생성 행렬을 통해 입력된 정보를 부호화하여 부호어를 구하는 제4단계; 및 상기 부호어를 컨스텔레이션과 고속 퓨리에 변환의 역변환을 통하여 신호로 변환하여 채널로 전송하는 제5단계;를 포함하는 LDPC 부호생성기법을 이용한 부호화 방법을 제시한다.
또한, 본 발명은 패리티 검사 행렬에서 부호의 크기에 따라 패리티 행렬의 역행렬과 패리티 행렬을 제외한 행렬을 블록 확장하는 블록 확장부; 부호율에 따라 블록 확장된 패리티 행렬의 역행렬과 패리티 행렬을 제외한 행렬을 조합하여 패리티 검사 행렬의 생성 행렬을 구하는 생성 행렬 연산부; 생성 행렬을 통해 입력된 정보를 부호화하여 부호어를 구하는 부호어 선택부; 및 부호어를 컨스텔레이션과 고속 퓨리에 변환의 역변환을 통하여 신호로 변환하여 채널로 전송하는 부호어 전송부;를 포함하는 LDPC 부호생성기법을 이용한 부호화 시스템을 제시한다.
또한, 본 발명은 패리티 검사 행렬에서 부호의 크기에 따라 패리티 행렬의 역행렬과 패리티 행렬을 제외한 행렬을 블록 확장하는 제1단계;부호율에 따라 블록 확장된 패리티 행렬의 역행렬과 패리티 행렬을 제외한 행렬을 조합하여 패리티 검사 행렬의 생성 행렬을 구하는 제2단계; 생성 행렬을 통해 입력된 정보를 부호화하여 부호어를 구하는 제3단계; 및 부호어를 컨스텔레이션과 고속 퓨리에 변환의 역 변환을 통하여 신호로 변환하여 채널로 전송하는 제4단계;를 포함하는 LDPC 부호생성기법을 이용한 부호화 방법을 제시한다.
또한, 본 발명은 수신신호에 대한 소프트 디시젼값을 고속 퓨리에 변환하여 2차원 복소평면 상의 좌표값을 구하는 좌표값 획득부; 2차원 복소평면 상의 좌표값을 이용하여 각각의 변수노드에 대한 LLR의 값을 얻는 LLR 값 획득부; LLR의 값을 이용하여 팩터 그래프에 따라 해당 변수노드에서 해당 체크노드로의 메시지와 해당 체크노드에서 해당 변수노드로의 메시지를 반복하여 병렬처리하는 병렬 처리부; 및 해당 변수노드에서 해당 체크노드로의 메시지와 해당 체크노드에서 해당 변수노드로의 메시지를 더하여 해당 변수노드에 대한 APP를 구하여 수신신호에 해당하는 정보를 결정하는 수신신호 정보 결정부;를 포함하는 LDPC 부호생성기법을 이용한 부호화 시스템으로부터의 복호화 시스템을 제시한다.
또한, 본 발명은 수신신호에 대한 소프트 디시젼값을 고속 퓨리에 변환하여 2차원 복소평면 상의 좌표값을 구하는 제1단계; 2차원 복소평면 상의 좌표값을 이용하여 각각의 변수노드에 대한 LLR의 값을 얻는 제2단계; LLR의 값을 이용하여 팩터 그래프에 따라 해당 변수노드에서 해당 체크노드로의 메시지와 해당 체크노드에서 해당 변수노드로의 메시지를 반복하여 병렬처리하는 제3단계; 및 해당 변수노드에서 해당 체크노드로의 메시지와 해당 체크노드에서 해당 변수노드로의 메시지를 더하여 해당 변수노드에 대한 APP를 구하여 수신신호에 해당하는 정보를 결정하는 제4단계;를 포함하는 LDPC 부호생성기법을 이용한 부호화 방법으로부터의 복호화 방법을 제시한다.
패리티 검사 행렬의 정의를 내리기 위한 정보의 최소화를 위해 본 발명에서는 사이클 행렬(cyclic matrix)을 이용한다. 사이클 행렬은 하나의 행이나 열의 정보만으로 행렬 전체의 정의가 가능하므로, 본 발명의 취지에 부합한다고 볼 수 있다. 조합론에서 제공하는 사이클릭 디퍼런스 패밀리(cyclic difference family)를 이용함으로써, 최소 사이클인 4-사이클을 패리티 검사 행렬 내에서 제거할 수 있다.
이하, 본 발명의 실시예를 도면을 통하여 상세히 설명하기로 한다.
도 2는 97×97 행렬의 사이클릭 디퍼런스 패밀리 행렬을 나타낸다. 도 2에서 각 요소 {0, a, b}의 의미는 해당 행렬의 첫 열의‘1’의 위치를 나타낸다. 예를 들어, {0, 9, 73}은 (1,1), (10,1), (74,1)의 요소가 1이고, 이를 기준으로 한 사이클 행렬임을 의미한다. 이 중에서 좌상 음영지역에 배치된 {0, 9, 73}을 패리티 행렬 P로 정의하고, 나머지 15개의 구성 요소를 각각 B1 ~ B15로 정의한다. 이와 같이 구성하면, 하나의 P 행렬과 15개의 B 행렬들의 블록간 조합에 의해 4-사이클을 회피하면서, 여러 가지의 부호율 및 부호어 크기에 해당하는 패리티 검사 행렬 H를 만들 수 있다.
97×97 행렬을 기본 행렬로 사용함으로써, 제공이 가능한 최소의 정보 크기는 97비트가 되고, 이의 배수에 해당하는 정보 크기에 해당하는 패리티 검사 행렬 H를 구할 수 있는데, 이를 블록 확장이라 한다. 정보 크기의 확장은 상술한 P 행렬과 B 행렬의 블록 확장을 의미하고, P 행렬과 B 행렬은 각각 수학식 2와 수학식 3 을 따라 확장할 수 있다.
Figure 112007016029795-pat00002
Figure 112007016029795-pat00003
패리티 행렬 P의 역행렬 P-1이 수학식 4와 같이 확장됨은 자명하다.
Figure 112007016029795-pat00004
수학식 4에서 kron(a, b)는 크로네커 곱(kronecker product)을 나타낸다. 예를 들어, (a, b)가 2×2 정방 행렬일 때, kron(a, b)는 수학식 5와 같다.
Figure 112007016029795-pat00005
B 행렬의 확장시에 이용되는 Tn은 n×n 열 치환 행렬(column permutation matrix)으로써, 수학식 6은 3×3 열 치환 행렬의 예이다.
Figure 112007016029795-pat00006
Bn은 정보 크기를 n배로 증가한 행렬을 나타내고, In은 (n×97)×(n×97) 정방 단위 행렬(square identity matrix)을 의미한다. 상기 방법으로 사이클 행렬을 확장하면, 4-사이클을 회피하면서 큰 크기의 부호어를 지원하는 패리티 검사 행렬 H를 구할 수 있다.
상위 계층이 요구하는 여러 가지 부호율을 지원하기 위해 다음의 방법으로 P행렬과 B 행렬을 조합하여 패리티 검사 행렬 H를 구성할 수 있다. 이때, 사용되는 P 행렬과 B 행렬은 적절한 정보 크기를 위해 상기 방법으로 확장된 행렬이다. 부호율에 따라 부호율 1/2보다 큰 경우와 1/2보다 작은 경우에 각기 상이한 두 가지 방법으로 행렬을 조합한다. 부호율이 1/2보다 작은 경우의 패리티 검사 행렬 H의 구성은 수학식 7과 같다. 단, R은 부호율은 나타낸다.
Figure 112007016029795-pat00007
Figure 112007016029795-pat00008
이때, 사용되는 B 행렬은 15개이므로 제공이 가능한 최소의 부호율은 1/16이고, 1/2, 1/3, ... , 1/16의 15가지 부호율을 제공할 수 있다. 부호율이 1/2보다 큰 경우에는 패리티 검사 행렬 H의 구성은 수학식 8과 같다. 단, R은 부호율은 나 타낸다.
Figure 112007016029795-pat00009
이때, 사용되는 B 행렬은 15개이므로 제공이 가능한 최대의 부호율은 15/16이고, 1/2, 2/3, ... , 15/16의 15가지 부호율을 제공할 수 있다. 패리티 검사 행렬 H의 구성 방식 외에도 B 행렬과 P 행렬의 조합에 의해 다양한 종류의 부호율을 만들 수 있다. 다음은 3/5 부호율의 패리티 검사 행렬 H의 예이다.
Figure 112007016029795-pat00010
P 행렬과 B 행렬은 상술한 바와 같은 사이클릭 디퍼런스 패밀리 행렬이기 때문에, 이를 조합한 패리티 검사 행렬 H도 4-사이클이 없음은 자명하다. 상기 방법으로 16개의 기본 행렬의 적절한 조합으로 다양한 부호율의 패리티 검사 행렬 H를 생성할 수 있다.
상기 방법으로 구성된 패리티 검사 행렬 H에 대응되는 생성 행렬 G는 조직적 인 부호화의 조건 하에서 수학식 10과 수학식 11과 같이 구할 수 있다. 해당하는 부호율에 따라 부호율이 1/2보다 작을 경우와 1/2보다 클 경우에 각각 상이한 방법으로 생성 행렬 G를 생성한다. 부호율이 1/2보다 작을 경우에는 생성 행렬 G는 수학식 10과 같이 구할 수 있다. 단, R은 부호율은 나타낸다.
Figure 112007016029795-pat00011
수학식 10에서 P-1은 사이클 행렬의 역행렬이므로 사이클 행렬이고, 한 행이나 열의 정보만으로 P-1을 구성하는 것이 가능하다. 이때, Ik는 (n×97)×(n×97) 정방 단위 행렬이다. 한편, 부호율이 1/2보다 클 경우에 생성 행렬 G의 구성은 수학식 11과 같다. 단, R은 부호율은 나타낸다.
Figure 112007016029795-pat00012
수학식 11에서 Ik는 (n×97×(s-1))×(n×97×(s-1)) 정방 단위 행렬이다. 상기와 같이 기본 행렬의 정보에 P-1의 정보를 추가하여 제공하는 모든 종류의 부호율 및 부호어 크기에 대하여 부호화하는 것이 가능하다.
P 행렬과 B 행렬은 (3, 3) 균일 LDPC 행렬이므로, 이에 따른 조직적인 병렬 처리가 부호화 및 복호화에 모두 가능하다. 부호화 병렬 처리는 생성 행렬 G의 구성시에 각각의 B 행렬의 계산을 독립적으로 할 수 있으므로, 정보 데이터와 B 행렬의 곱 및 이후의 P-1 행렬과의 곱셈 연산을 병렬로 할 수 있다. 이때, B 행렬의 차수가 3인 것에 착안한다면 실제로 B 행렬의 곱셈에는 3×(열 또는 행의 크기) 만큼의 AND 및 2×(열 또는 행의 크기) 만큼의 XOR 만이 쓰인다는 것을 쉽게 예측할 수 있다. 이는 행렬 크기에 비해 매우 적은 계산이다.
도 3은 본 발명의 LDPC 부호생성기법을 이용한 부호화 시스템을 나타낸 제1개략도이다. 도 3에 도시된 바와 같이, LDPC 부호생성기법을 이용한 부호화 시스템은 블록 확장부(100), 패리티 검사 행렬 연산부(200), 생성 행렬 연산부(300), 부호어 선택부(400) 및 부호어 전송부(500)를 포함한다.
블록 확장부(100)는 패리티 검사 행렬에서 부호의 크기에 따라 패리티 행렬 과 패리티 행렬을 제외한 행렬을 블록 확장한다. 그리고, 패리티 검사 행렬 연산부(200)는 부호율에 따라 블록 확장된 패리티 행렬과 패리티 행렬을 제외한 행렬을 조합하여 블록 확장된 패리티 검사 행렬을 구하고, 생성 행렬 연산부 (300a)는 패리티 행렬의 역행렬을 이용하여 패리티 검사 행렬의 생성 행렬을 구한다. 또한, 부호어 선택부(400)는 생성 행렬을 통해 입력된 정보를 부호화하여 부호어를 구하고, 부호어 전송부(500)는 부호어를 컨스텔레이션과 고속 퓨리에 변환의 역변환을 통하여 신호로 변환하여 채널로 전송한다.
도 4는 본 발명의 LDPC 부호생성기법을 이용한 부호화 시스템을 나타낸 제2개략도이다. 도 4에 도시된 바와 같이, LDPC 부호생성기법을 이용한 부호화 시스템은 블록 확장부(100), 생성 행렬 연산부(300b), 부호어 선택부(400) 및 부호어 전송부(500)를 포함한다.
블록 확장부(100)는 패리티 검사 행렬에서 부호의 크기에 따라 패리티 행렬의 역행렬과 패리티 행렬을 제외한 행렬을 블록 확장한다. 그리고, 생성 행렬 연산부(300b)는 부호율에 따라 블록 확장된 패리티 행렬의 역행렬과 패리티 행렬을 제외한 행렬을 조합하여 블록 확장된 패리티 검사 행렬의 생성 행렬을 구한다. 또한, 부호어 선택부(400)는 생성 행렬을 통해 입력된 정보를 부호화하여 부호어를 구하고, 부호어 전송부(500)는 부호어를 컨스텔레이션과 고속 퓨리에 변환의 역변환을 통하여 신호로 변환하여 채널로 전송한다.
도 5는 본 발명의 LDPC 부호생성기법을 이용한 부호화 방법을 나타낸 흐름도이다. 도 5는 LDPC 부호를 적용한 송신기 측의 전체적인 흐름을 나타내고 있는데, m은 정보, c는 부호어, x는 실제 채널로 전송될 신호를 나타낸다. 상위로부터 정보 m을 수신하면 이를 부호화하기 위해 다음과 같이 생성 행렬 G를 찾아야 한다.
먼저, 패리티 검사 행렬에서 부호어 크기에 따라 블록 확장부(100)가 블록 확장(block extension, S100)을 통해 P 행렬과 B 행렬을 Pn 행렬과 Bn 행렬로 확장한다.
이후, 부호율에 따라 패리티 검사 행렬 연산부(200)가 Pn, Bn을 조합하여 블록 확장된 패리티 검사 행렬 H를 구한다(S110).
이후, 생성 행렬 연산부(300a)가 패리티 검사 행렬 H에 상응하는 생성 행렬 G를 패리티 검사 행렬 P의 역행렬 P-1을 사용하여 구한다(S120). 여기서, 도 3의 생성 행렬 연산부(300a)가 패리티 검사 행렬 H를 먼저 구한(S110) 후에 그에 상응하는 생성 행렬 G를 구하지(S120) 않고, 도 4의 생성 행렬 연산부(300b)가 블록 확장(S100)을 통해 Pn -1 행렬과 Bn 행렬을 구하여 생성 행렬 G를 얻는(S120) 것도 가능하다.
이후, 부호어 선택부(400)가 생성 행렬 G을 얻어(S120) 정보 m을 부호화하여 (S130) 부호어 c를 구한다.
이후, 부호어 전송부(500)가 정보어 c를 컨스텔레이션(constellation) 및 고속 퓨리에 변환의 역변환(Inverse Fast Fourier Transform)을 통하여(S140) 신호 x를 채널(channel)로 전송한다(S140). 켄스텔레이션은 모듈레이션(modulation)과 동 일한 의미인데, PSK나 QAM 등의 사용되는 모듈레이션에 따라 송신하려는 부호어나 수신한 신호를 복소 좌표평면 상에 대응시키는 일련의 과정을 말한다.
도 6은 본 발명의 LDPC 부호생성기법을 이용한 부호화 시스템으로부터의 복호화 시스템을 나타낸 개략도이다. 도 6에 도시된 바와 같이, LDPC 부호생성기법을 이용한 부호화 시스템으로부터의 복호화 시스템은 좌표값 획득부(600), LLR 값 획득부(700), 병렬 처리부(800), 수신신호 정보 결정부(900)를 포함한다.
좌표값 획득부(600)는 수신신호에 대한 소프트 디시젼값을 고속 퓨리에 변환하여 2차원 복소평면 상의 좌표값을 구하고, LLR 값 획득부(700)는 2차원 복소평면 상의 좌표값을 이용하여 각각의 변수노드에 대한 LLR의 값을 얻는다. 그리고, 병렬 처리부(800)는 LLR의 값을 이용하여 팩터 그래프에 따라 해당 변수노드에서 해당 체크노드로의 메시지와 해당 체크노드에서 해당 변수노드로의 메시지를 반복하여 병렬처리하고, 수신신호 정보 결정부(900)는 해당 변수노드에서 해당 체크노드로의 메시지와 해당 체크노드에서 해당 변수노드로의 메시지를 더하여 해당 변수노드에 대한 APP를 구하여 수신신호에 해당하는 정보를 결정한다.
도 7은 본 발명의 LDPC 부호생성기법을 이용한 부호화 방법으로부터의 복호화 방법을 나타낸 흐름도이다. 도 7은 LDPC 부호를 적용한 수신기 측의 전체적인 흐름을 나타내고 있는데, y는 수신신호에 대한 소프트 디시젼(soft decision)값을 의미하고, I와 Q는 이 값을 고속 퓨리에 변환(S200)을 통한 2차원 복소 평면 상의 좌표값을 뜻한다.
좌표값 획득부(600)가 수신신호에 대한 소프트 디시젼값을 고속 퓨리에 변환 하여 2차원 복소평면 상의 좌표값을 구하고, LLR 값 획득부(700)는 이를 이용하여 사용된 컨스텔레이션(constellation)에 알맞은 방식으로 각각의 변수노드에 대한 LLR(Log Likelihood Ratio) 값을 얻을 수 있다(S210). LLR 계산(S210)을 통하여 병렬 처리부(800)가 팩터 그래프(factor graph)와 병렬 처리로 복호화 처리가 가능하다.
Figure 112007016029795-pat00013
(S220)는 특정 변수노드에서 특정 체크노드로의 메시지이며,
Figure 112007016029795-pat00014
(S230)는 특정 체크노드에서 특정 변수노드로의 메시지이다. 수신신호 정보 결정부(900)는 이를 팩터 그래프에 따라 모든 변수노드와 모든 체크노드의 조합에 대해서 반복적으로 수행하고,
Figure 112007016029795-pat00015
를 통해 해당 변수노드에 대한 APP(A Posteriori Probability)를 구한다(S240). 그리고, APP를 구하면(S240) 정보 m′를 결정할 수 있다.
여기서, LLR, 팩터 그래프, APP 및 소프트 디시젼값에 관하여 살펴보기로 하자.
y를 수신한 신호의 소프트 디시젼값이라하고, x를 전송한 부호어 중의 한 비트라고 한다면 LLR은 APP의 비율을 의미한다. 즉, LLR은 수학식 12와 같다.
Figure 112007016029795-pat00016
단순히 복호화 시에 팩터 그래프를 통해 각 노드의 APP를 구하는 것보다는 LLR을 사용함으로써 곱의 계산을 가산으로 바꿀 수 있는 등의 계산의 편이성을 도모할 수 있고, 반복적인 복호화 후 LLR값이 0보다 큰가 작은가의 여부만으로 해당 노드의 값을 결정할 수 있다.
팩터 그래프는 바이퍼타이트(bipartite) 특성을 지니고 있고, LDPC의 패리티 체크 행렬 H에 따른 변수와 체크 사이의 관계를 효율적으로 보여줄 수 있다. 바이퍼타이트란, 두 개의 같은 속성의 노드가 이어질 수 없음을 의미한다. 즉, 체크노드는 변수노드와 이어져야 하고, 변수노드는 체크노드와 이어져야 한다. 이를 기반으로 메시지-패싱(message-passing) 알고리즘인 썸-프로덕트(sum-product) 알고리즘을 통해 각 변수노드의 APP를 구할 수 있다.
y를 수신한 신호의 소프트 디시젼값이라하고, x를 전송한 부호어 중의 한 비트라고 한다면 APP는 조건부 확률 중에서 귀납적 확률을 의미한다. 즉, y를 수신하였을 경우에 어느 특정 한 비트가 본래 0이었을 확률과 1이었을 확률은 각각
Figure 112007016029795-pat00017
,
Figure 112007016029795-pat00018
와 같다. 그러나, 실제의 반복 복호화 시에 이 두 값을 전송하려면
Figure 112007016029795-pat00019
와 같은 벡터가 필요하기 때문에 이러한 불편을 줄이고자 APP의 비율인 LLR을 이용한다.
하드 디시젼의 경우에는 수신 신호에 가장 가까운 부호어를 택하고 그 부호어로부터 복호화를 시작한다. 반면에, 소프트 디시젼은 수신한 신호 그대로를 복호화에 사용하기 때문에, 팩터 그래프와 썸-프로덕트 알고리즘을 사용하는 반복 복호 화 특성상 보다 효율적인 복호화가 가능하다.
도 8은 본 발명의 4-사이클을 갖는 팩터 그래프의 일예를 나타낸 도면이다.팩터 그래프를 통한 LDPC 부호의 복호화시에 패리티 체크 행렬 H 내의 사이클이 LDPC 부호의 성능에 중요한 영향을 미치는 것으로 알려져 있다. 4-사이클이라는 것은 특정 노드에서 시작하여 원래의 노드로 메시지가 돌아오기까지 4개의 에지 (edge)를 통과하는 것을 의미하고, 에지란 팩터 그래프에서 체크노드와 변수노드의 연결선을 뜻한다.
도 8에 도시된 바와 같이, 1000, 1100은 체크노드를 나타내고, 1200, 1300은 변수노드를 나타낸다. 그리고, 1400, 1500, 1600, 1700은 에지를 나타낸다. 여기서, 변수노드(1200)에서 시작하여 변수노드(1200)로 메시지가 돌아오기까지는 1400, 1000, 1600, 1300, 1700, 1100, 1500을 차례로 통과한다. 그리고, 변수노드(1300)에서 시작하여 변수노드(1300)로 돌아오기까지는 1700, 1100, 1500, 1200, 1400, 1000, 1600을 차례로 통과한다.
상기와 같이 팩터 그래프는 바이퍼타이트 성질을 갖기 때문에 특정한 노드에서 출발한 메시지가 원래의 노드로 돌아오기 위해서는 짝수의 에지가 필요하다. 이는 최소 사이클이 4이고, 그 다음의 최소 사이클은 6임을 의미한다.
LDPC 부호를 복호화할 경우에는, 반복 복호화 방식을 사용한다. 이때, 특정한 노드에서 출발한 메시지가 원래의 노드로 돌아오기까지는 걸리는 사이클이 길수록 메시지가 보다 많은 정보를 담을 수 있어 반복 복호화 방식이 의의를 가질 수 있다. 변수노드에서 체크노드로 메시지가 전달되고, 다시 체크노드에서 변수노드로 메시지가 전달되는 과정을 1번의 복호화 과정으로 본다면, 4-사이클에서는 2번의 반복 복호화까지만 의미를 가지고 그 이상의 반복은 무의미하다. 즉, 보다 바람직한 부호는 패리티 체크 행렬 H 내의 최소 사이클이 큰 부호이다. 따라서, 본 발명에서는 4-사이클이 패리티 체크 행렬 H 내에 존재하지 않게 하고, 6-사이클이 존재하게 하되 최대한 줄이는 방향으로 설계하였다.
도 9는 본 발명의 변수노드에서 체크노드로 전달되는 메시지 블록의 병렬처리를 위한 블록 다이어그램이다. 도 9에 도시된 바와 같이, mk를 v(변수노드)를 포함하는 기본 행렬 또는 기본 행렬의 확장 행렬이라고 하면, mk별로 병렬 처리가 가능하다. 이는 각각의 기본 행렬이나 기본 행렬의 확장 행렬이 (3, 3)의 균일 LDPC 행렬이기 때문이다. 모든 변수노드에 대해서 이러한 병렬 처리를 독립적으로 수행하면
Figure 112007016029795-pat00020
의 모든 값을 구할 수 있다.
도 10은 본 발명의 체크노드에서 변수노드로 전달되는 메시지 블록의 병렬처리를 위한 블록 다이어그램이다. 도 10에 도시된 바와 같이, mk를 f(체크노드)에 포함되는 기본 행렬 또는 기본 행렬의 확장 행렬이라고 한다면, mk별로 병렬 처리가 가능하다. 모든 체크노드에 대해서 이러한 병렬 처리를 독립적으로 수행하면
Figure 112007016029795-pat00021
의 모든 값을 구할 수 있다.
이상에서 살펴본 바와 같은 LDPC 부호생성기법을 이용한 부호화 방법 및 이 로부터의 복호화 방법에 대한 기술사상을 첨부도면과 함께 서술하였지만, 이는 본 발명의 가장 양호한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한, 이 기술분야에서 통상의 지식을 가진 자라면 본 발명의 기술사상을 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
본 발명은 기존에 비하여 매우 적은 양의 정보만으로도 부호율 및 부호어 크기에 따라 다양한 패리티 검사 행렬 H을 구성함으로써, LDPC 부호를 사용한 데이터 통신에 있어 부호 구성을 위한 정보량을 현저하게 줄인다. 또한, 부호화 및 복호화시에 사이클 행렬을 이용하여 조직적인 병렬처리를 용이하게 하여 속도의 향상을 가져온다.

Claims (10)

  1. 패리티 검사 행렬에서 부호의 크기에 따라 패리티 행렬과 상기 패리티 행렬을 제외한 행렬을 블록 확장하는 블록 확장부;
    부호율에 따라 상기 블록 확장된 패리티 행렬과 패리티 행렬을 제외한 행렬을 조합하여 블록 확장된 패리티 검사 행렬을 구하는 패리티 검사 행렬 연산부;
    상기 패리티 행렬의 역행렬을 이용하여 상기 패리티 검사 행렬의 생성 행렬을 구하는 생성 행렬 연산부;
    상기 생성 행렬을 통해 입력된 정보를 부호화하여 부호어를 구하는 부호어 선택부; 및
    상기 부호어를 컨스텔레이션과 고속 퓨리에 변환의 역변환을 통하여 신호로 변환하여 채널로 전송하는 부호어 전송부;
    를 포함하는 LDPC 부호생성기법을 이용한 부호화 시스템.
  2. 패리티 검사 행렬에서 부호의 크기에 따라 패리티 행렬과 상기 패리티 행렬을 제외한 행렬을 블록 확장하는 제1단계;
    부호율에 따라 상기 블록 확장된 패리티 행렬과 패리티 행렬을 제외한 행렬을 조합하여 블록 확장된 패리티 검사 행렬을 구하는 제2단계;
    상기 패리티 행렬의 역행렬을 이용하여 상기 패리티 검사 행렬의 생성 행렬을 구하는 제3단계;
    상기 생성 행렬을 통해 입력된 정보를 부호화하여 부호어를 구하는 제4단계; 및
    상기 부호어를 컨스텔레이션과 고속 퓨리에 변환의 역변환을 통하여 신호로 변환하여 채널로 전송하는 제5단계;
    를 포함하는 LDPC 부호생성기법을 이용한 부호화 방법.
  3. 패리티 검사 행렬에서 부호의 크기에 따라 패리티 행렬의 역행렬과 상기 패리티 행렬을 제외한 행렬을 블록 확장하는 블록 확장부;
    부호율에 따라 상기 블록 확장된 패리티 행렬의 역행렬과 패리티 행렬을 제외한 행렬을 조합하여 상기 패리티 검사 행렬의 생성 행렬을 구하는 생성 행렬 연산부;
    상기 생성 행렬을 통해 입력된 정보를 부호화하여 부호어를 구하는 부호어 선택부; 및
    상기 부호어를 컨스텔레이션과 고속 퓨리에 변환의 역변환을 통하여 신호로 변환하여 채널로 전송하는 부호어 전송부;
    를 포함하는 LDPC 부호생성기법을 이용한 부호화 시스템.
  4. 패리티 검사 행렬에서 부호의 크기에 따라 패리티 행렬의 역행렬과 상기 패리티 행렬을 제외한 행렬을 블록 확장하는 제1단계;
    부호율에 따라 상기 블록 확장된 패리티 행렬의 역행렬과 패리티 행렬을 제 외한 행렬을 조합하여 상기 패리티 검사 행렬의 생성 행렬을 구하는 제2단계;
    상기 생성 행렬을 통해 입력된 정보를 부호화하여 부호어를 구하는 제3단계; 및
    상기 부호어를 컨스텔레이션과 고속 퓨리에 변환의 역변환을 통하여 신호로 변환하여 채널로 전송하는 제4단계;
    를 포함하는 LDPC 부호생성기법을 이용한 부호화 방법.
  5. 청구항 2 또는 청구항 4에 있어서,
    상기 블록 확장된 패리티 행렬은 단위 행렬과 기본 패리티 행렬의 크로네커 곱을 취하여 구하는 것을 특징으로 하는 LDPC 부호생성기법을 이용한 부호화 방법.
  6. 청구항 2 또는 청구항 4에 있어서,
    상기 패리티 행렬을 제외한 행렬은,
    단위 행렬과 기본 패리티 행렬을 제외한 행렬의 덧셈을 취한 행렬을 구하는 단계;
    상기 덧셈을 취한 행렬과, 블록 확장된 단위 행렬의 열 치환 행렬의 크로네커 곱을 취한 행렬을 구하는 단계; 및
    상기 크로네커 곱을 취한 행렬과 블록 확장된 단위 행렬의 덧셈을 취한 행렬을 구하는 단계;
    를 포함하는 LDPC 부호생성기법을 이용한 부호화 방법.
  7. 수신신호에 대한 소프트 디시젼값을 고속 퓨리에 변환하여 2차원 복소평면 상의 좌표값을 구하는 좌표값 획득부;
    상기 2차원 복소평면 상의 좌표값을 이용하여 각각의 변수노드에 대한 LLR의 값을 얻는 LLR 값 획득부;
    상기 LLR의 값을 이용하여 팩터 그래프에 따라 해당 변수노드에서 해당 체크노드로의 메시지와 해당 체크노드에서 해당 변수노드로의 메시지를 반복하여 병렬처리하는 병렬 처리부; 및
    상기 해당 변수노드에서 해당 체크노드로의 메시지와 해당 체크노드에서 해당 변수노드로의 메시지를 더하여 해당 변수노드에 대한 APP를 구하여 수신신호에 해당하는 정보를 결정하는 수신신호 정보 결정부;
    를 포함하는 LDPC 부호생성기법을 이용한 부호화 시스템으로부터의 복호화 시스템.
  8. 수신신호에 대한 소프트 디시젼값을 고속 퓨리에 변환하여 2차원 복소평면 상의 좌표값을 구하는 제1단계;
    상기 2차원 복소평면 상의 좌표값을 이용하여 각각의 변수노드에 대한 LLR의 값을 얻는 제2단계;
    상기 LLR의 값을 이용하여 팩터 그래프에 따라 해당 변수노드에서 해당 체크노드로의 메시지와 해당 체크노드에서 해당 변수노드로의 메시지를 반복하여 병렬 처리하는 제3단계; 및
    상기 해당 변수노드에서 해당 체크노드로의 메시지와 해당 체크노드에서 해당 변수노드로의 메시지를 더하여 해당 변수노드에 대한 APP를 구하여 수신신호에 해당하는 정보를 결정하는 제4단계;
    를 포함하는 LDPC 부호생성기법을 이용한 부호화 방법으로부터의 복호화 방법.
  9. 청구항 8에 있어서,
    상기 해당 변수노드에서 해당 체크노드로의 메시지를 병렬처리하는 단계는,
    해당 변수노드를 포함하는 행렬별로 각각의 메시지의 값을 얻는 제단계;
    상기 얻은 각각의 메시지의 값을 더하는 단계; 및
    상기 더한 메시지의 값으로부터 체크노드로 전달되는 메시지의 값을 각각 구하는 단계;
    를 포함하는 LDPC 부호생성기법을 이용한 부호화 방법으로부터의 복호화 방법.
  10. 청구항 8에 있어서,
    상기 해당 체크노드에서 해당 변수노드로의 메시지를 병렬처리하는 단계는,
    해당 체크노드를 포함하는 행렬별로 각각의 메시지의 값을 얻는 단계;
    상기 얻은 각각의 메시지의 값을 곱하는 단계; 및
    상기 곱한 메시지의 값으로부터 변수노드로 전달되는 메시지의 값을 각각 구하는 단계;
    를 포함하는 LDPC 부호생성기법을 이용한 부호화 방법으로부터의 복호화 방법.
KR1020070018364A 2007-02-23 2007-02-23 Ｌｄｐｃ 부호생성기법을 이용한 부호화 시스템 및 방법과이로부터의 복호화 시스템 및 방법 KR100849991B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070018364A KR100849991B1 (ko) 2007-02-23 2007-02-23 Ｌｄｐｃ 부호생성기법을 이용한 부호화 시스템 및 방법과이로부터의 복호화 시스템 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070018364A KR100849991B1 (ko) 2007-02-23 2007-02-23 Ｌｄｐｃ 부호생성기법을 이용한 부호화 시스템 및 방법과이로부터의 복호화 시스템 및 방법

Publications (1)

Publication Number Publication Date
KR100849991B1 true KR100849991B1 (ko) 2008-08-01

Family

ID=39881066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070018364A KR100849991B1 (ko) 2007-02-23 2007-02-23 Ｌｄｐｃ 부호생성기법을 이용한 부호화 시스템 및 방법과이로부터의 복호화 시스템 및 방법

Country Status (1)

Country Link
KR (1) KR100849991B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101562220B1 (ko) 2008-11-12 2015-10-22 삼성전자주식회사 비이진 저밀도 패리티 검사 부호를 위한 복호 방법 및 장치
CN112910474A (zh) * 2021-01-18 2021-06-04 暨南大学 一种基于多维耦合的拉链码编码方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002374175A (ja) 2001-06-14 2002-12-26 Eiji Fujiwara バースト誤りパターン生成方法及びバーストおよびバイト誤り検出・訂正装置
KR20040069505A (ko) * 2003-01-29 2004-08-06 삼성전자주식회사 저밀도 부가정보 발생용 매트릭스를 이용한 에러 정정방법 및그 장치
JP2006100941A (ja) 2004-09-28 2006-04-13 Samsung Yokohama Research Institute Co Ltd 信号処理装置、低密度パリティ検査符号の符号化方法および復号方法
KR100678175B1 (ko) 2004-08-16 2007-02-28 삼성전자주식회사 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002374175A (ja) 2001-06-14 2002-12-26 Eiji Fujiwara バースト誤りパターン生成方法及びバーストおよびバイト誤り検出・訂正装置
KR20040069505A (ko) * 2003-01-29 2004-08-06 삼성전자주식회사 저밀도 부가정보 발생용 매트릭스를 이용한 에러 정정방법 및그 장치
KR100678175B1 (ko) 2004-08-16 2007-02-28 삼성전자주식회사 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법
JP2006100941A (ja) 2004-09-28 2006-04-13 Samsung Yokohama Research Institute Co Ltd 信号処理装置、低密度パリティ検査符号の符号化方法および復号方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101562220B1 (ko) 2008-11-12 2015-10-22 삼성전자주식회사 비이진 저밀도 패리티 검사 부호를 위한 복호 방법 및 장치
CN112910474A (zh) * 2021-01-18 2021-06-04 暨南大学 一种基于多维耦合的拉链码编码方法
CN112910474B (zh) * 2021-01-18 2022-04-22 暨南大学 一种基于多维耦合的拉链码编码方法

Similar Documents

Publication Publication Date Title
Bae et al. An overview of channel coding for 5G NR cellular communications
CN110572163B (zh) 用于编码和译码ldpc码的方法和装置
JP5976960B2 (ja) 高並列性、低エラーフロア、および簡単な符号化原理を有するリフトされたｌｄｐｃ符号のための設計
US8185797B2 (en) Basic matrix, coder/encoder and generation method of the low density parity check codes
KR101270815B1 (ko) 다양한 클래스의 코드들을 인코딩 및 디코딩하는 애플리케이션을 갖는 인-플레이스 변환
US8099646B2 (en) Low density parity check (LDPC) code
KR100502609B1 (ko) Ｌｄｐｃ 코드를 이용한 부호화기 및 부호화 방법
CN101889398B (zh) 在使用低密度奇偶校验码的通信系统中用于信道编码和解码的方法和装置
KR101227264B1 (ko) Ｌｄｐｃ 코드용 디코더
RU2537806C2 (ru) Устройство и способ для генерирования матрицы проверки четности в системе связи с использованием линейных блочных кодов и устройство передачи/приема и способ для использования этого
US10103751B2 (en) Non-concatenated FEC codes for ultra-high speed optical transport networks
JPWO2009060627A1 (ja) 符号化方法および送信装置
JP2008514106A (ja) Ｌｄｐｃコードを用いた符号化及び復号化方法
KR20070107520A (ko) 통신 시스템에서 신호 송수신 장치 및 방법
CN109586732B (zh) 中短码ldpc编解码系统和方法
JP6817414B2 (ja) ２のべき乗でない長さに拡張されたポーラ符号の符号化および復号化
JP4832447B2 (ja) チャネルコードを用いた復号化装置及び方法
Khodaiemehr et al. Construction and encoding of QC-LDPC codes using group rings
KR101077552B1 (ko) 복수의 기본 패리티 검사행렬을 이용한 저밀도 패리티 검사부호의 복호화 장치 및 그 방법
EP2991231A1 (en) Multilevel encoding and multistage decoding
KR101503653B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호화/복호화 방법 및 장치
CN110352562B (zh) 在无线通信系统中基于ldpc码的奇偶校验矩阵执行编码的方法和使用其的终端
US20100050045A1 (en) Method of generating a parity check matrix for ldpc encoding and decoding
CN108988870B (zh) Ldpc码校验矩阵的构造方法
KR100849991B1 (ko) Ｌｄｐｃ 부호생성기법을 이용한 부호화 시스템 및 방법과이로부터의 복호화 시스템 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110705

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee