JP2006100941A - 信号処理装置、低密度パリティ検査符号の符号化方法および復号方法 - Google Patents
信号処理装置、低密度パリティ検査符号の符号化方法および復号方法 Download PDFInfo
- Publication number
- JP2006100941A JP2006100941A JP2004281559A JP2004281559A JP2006100941A JP 2006100941 A JP2006100941 A JP 2006100941A JP 2004281559 A JP2004281559 A JP 2004281559A JP 2004281559 A JP2004281559 A JP 2004281559A JP 2006100941 A JP2006100941 A JP 2006100941A
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- parity check
- equation
- rows
- columns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】ソフトウェア演算を用いた場合において、演算処理時間が短いLDPC符号の信号処理装置を提供することを目的とする。また、ハードウェア回路を用いた場合においても、簡略な構成で低コストのLDPC符号の信号処理装置を提供することを目的とする。
【解決手段】 Kビットの情報ビットにMビットの検査ビットを付加してNビットの符号語を生成する低密度パリティ検査符号の符号化器と、Nビットの符号語に基づいてKビットの情報ビットを復元する復号器とからなる低密度パリティ検査符号の信号処理装置であって、正方行列のべき乗で構成される部分行列と、正方行列のべき乗、単位行列、零行列で構成される三角行列とを用いて、生成行列とパリティ検査行列とを同時に定義する。
【選択図】 図1
【解決手段】 Kビットの情報ビットにMビットの検査ビットを付加してNビットの符号語を生成する低密度パリティ検査符号の符号化器と、Nビットの符号語に基づいてKビットの情報ビットを復元する復号器とからなる低密度パリティ検査符号の信号処理装置であって、正方行列のべき乗で構成される部分行列と、正方行列のべき乗、単位行列、零行列で構成される三角行列とを用いて、生成行列とパリティ検査行列とを同時に定義する。
【選択図】 図1
Description
本発明は、低密度パリティ検査符号を用いた信号処理装置、低密度パリティ検査符号の符号化方法および復号方法に関する。
従来より、誤り訂正符号の一種として、低密度パリティ検査(LDPC)符号が知られている。LDPC符号の符号化器は、ハミング符号などの誤り訂正符号と同様に、Kビットの情報ビットにMビットの検査ビットを付加してN=K+Mビットの符号語を生成する。このとき、従来のハミング符号などと同様に、Kビットの情報ビットにK行N列の生成行列を乗じればNビットの符号語を生成できる。
一方、LDPC符号の復号器は、N=K+Mビットの符号語に基づいて、Kビットの情報ビットを復元する。このときM行N列のパリティ検査行列に基づいてsum−product復号法と呼ばれる繰返し演算処理を行なうと、強力な誤り訂正が可能となり、高い復号性能を得ることができる。
ところで、LDPC符号は、M行N列のパリティ検査行列によって定義される。このパリティ検査行列の要素は大半が0であり、1は稀にしか存在しない。このようにパリティ検査行列における要素1の密度が低いので、低密度パリティ検査符号と呼ばれている。このパリティ検査行列の構成法に関しては、以下の非特許文献1、2および特許文献1に示された方法が知られている。
R.G.Gallager, "Low−Density Parity−Check Codes," Cambridge, MA:MIT Press, 1963. D.J.C.MacKay, "Good Error−Correcting Codes Based on Very Sparse Matrices," IEEE Trans. Inform. Theory, vol.45, no.2, pp.399−431, Mar. 1999. 特開2003−115768号公報
R.G.Gallager, "Low−Density Parity−Check Codes," Cambridge, MA:MIT Press, 1963. D.J.C.MacKay, "Good Error−Correcting Codes Based on Very Sparse Matrices," IEEE Trans. Inform. Theory, vol.45, no.2, pp.399−431, Mar. 1999.
ここで、非特許文献1に示された方法は、規則的な要素配列を有する部分行列を複数個並べた後、コンピュータで発生した乱数に基づいて、行列の列配置を入れ替えてパリティ検査行列を生成するものである。こうして得られたパリティ検査行列に対して、ガウス消去法をはじめとする複数ステップの行列演算処理を施すことにより、生成行列を算出できる。図10に、非特許文献1に示された方法で生成したパリティ検査行列の例を示す。この図に示すように、行列の1行目から5行目は、要素1が規則的に並んでおり、6行目から10行目は、一定の規則に従って1行目から5行目の列配置を入れ替えたものであり、11行目から15行目は、乱数を用いて1行目から5行目の列配置をランダムに入れ替えたものである。
また、非特許文献2に示された方法は、コンピュータで発生した乱数に基づいて、パリティ検査行列の要素が1となる位置を決めるが、その位置がLDPC符号の性能上望ましくない場合には修正を施すという試行錯誤を必要とする。こうして得られたパリティ検査行列に対して、複数ステップの行列演算処理を施すことにより、生成行列を算出できる。
また、特許文献1に示された方法は、規則的な要素配列を有する部分行列を一定の規則に従って複数個並べることにより、演繹的にパリティ検査行列を生成する。こうして得られたパリティ検査行列に対して、複数ステップの行列演算処理を施すことにより、生成行列を算出できる。
しかしながら、上記の従来技術においては、DSP(Digital Signal Processor)等を用いたソフトウェア演算で符号化器を実現する場合に、符号語を生成するためのステップが複数ステップにわたり、煩雑な行列演算を行なう必要があった。このため、符号化に要する演算処理時間が長くなるという問題があった。また、LSI(Large Scale Integrated circuit)等を用いたハードウェア回路で符号化器を実現する場合には、予めパリティ検査行列に行列演算処理を施して生成行列を算出しておく必要があり、こうして得られた生成行列は、パリティ検査行列とは違って要素1の密度が高い。また、符号化器の回路規模は、生成行列における要素1の密度にほぼ比例するため、従来技術では符号化器の構成が複雑となる問題があった。
また、LSI等を用いたハードウェア回路で復号器を実現する場合、非特許文献1および2の方法では、パリティ検査行列における要素1の配置が不規則であるため、復号器のメモリ制御回路が複雑となり、この結果、復号器の構成が複雑となる問題点がある。
そこで、本発明は、上述の問題点に鑑みてなされたものであり、ソフトウェア演算により、演算処理時間が短いLDPC符号の信号処理装置を提供することを目的としている。
また、本発明はハードウェア回路で実現された簡略な構成で低コストのLDPC符号の信号処理装置を提供することを目的としている。
また、本発明はハードウェア回路で実現された簡略な構成で低コストのLDPC符号の信号処理装置を提供することを目的としている。
上記課題を解決するため、請求項1に係る発明は、Kビットの情報ビットにMビットの検査ビットを付加してNビットの符号語を生成する低密度パリティ検査符号の符号化器と、Nビットの符号語に基づいてKビットの情報ビットを復元する復号器とからなる低密度パリティ検査符号の信号処理装置であって、数1に示すL行L列の正方行列Fを用いて、数2に示すM行K列の行列HLと、数3に示すM行M列の行列HRを構成したときに、前記符号化器におけるK行N列の生成行列Gが数4に示すように与えられ、前記復号器におけるM行N列のパリティ検査行列Hが数5に示すように与えられることを特徴とする信号処理装置を提案している。
この発明によれば、行列HRが下三角行列により構成されているため、線形代数の理論により、行列式が1となり、また、この行列の逆行列が存在するため、生成行列Gを容易に定義することができる。
請求項2に係る発明は、請求項1に記載の信号処理装置について、前記数2の行列HLにおいて、行方向の指数mi1 、m i2、mi3 、・・・、mib は等差級数であり、各行の等差級数の公差は相異なることを特徴とする信号処理装置を提案している。
この発明によれば、行列HLにおいて、行方向の指数mi1 、m i2、mi3 、・・・、mib は等差級数であり、各行の等差級数の公差は相異なるようにしたので、任意に選んだ長方形の頂点がすべて1となるようなパリティ検査行列を生成することがない。
請求項3に係る発明は、請求項1に記載の信号処理装置について、前記数5の行列Hにおいて、指数mij 、nijのLに関する剰余mij mod L、nij mod Lは、任意に選んだ長方形をなす4つの頂点が数6に示すように一致しないことを特徴とする信号処理装置を提案している。
この発明によれば、行列Hにおいて、指数mij 、nijのLに関する剰余mij mod L、nij mod Lは、任意に選んだ長方形をなす4つの頂点が数6に示すように一致しないこととしたため、復号性能が悪化することがない。
請求項4に係る発明は、請求項1に記載の信号処理装置について、前記数5の行列Hにおいて、指数mij 、nijのLに関する剰余mij mod L、nij mod Lは、任意に選んだ長方形をなす4つの頂点が数7に示すように一致しないことを特徴とする信号処理装置を提案している。
この発明によれば、行列Hにおいて、指数mij 、nijのLに関する剰余mij mod L、nij mod Lは、任意に選んだ長方形をなす4つの頂点が数7に示すように一致しないこととしたため、復号性能が悪化することがない。
請求項5に係る発明は、Kビットの情報ビットにMビットの検査ビットを付加してNビットの符号語を生成する低密度パリティ検査符号の符号化器と、Nビットの符号語に基づいてKビットの情報ビットを復元する復号器とからなる低密度パリティ検査符号の信号処理装置であって、数8に示すL行L列の正方行列Fを用いて、数9に示すM行K列の行列HLと数10に示すM行M列の行列HRを構成したときに、前記符号化器におけるK行N列の生成行列Gが数11で与えられ、前記復号器におけるM行N列のパリティ検査行列Hが数12で与えられることを特徴とする信号処理装置を提案している。
この発明によれば、行列HRが上三角行列により構成されているため、線形代数の理論により、行列式が1となり、また、この行列の逆行列が存在するため、生成行列Gを容易に定義することができる。
請求項6に係る発明は、請求項5に記載の信号処理装置について、前記数9の行列HLにおいて、行方向の指数mi1 、m i2、、mi3 、・・・、mib は等差級数であり、各行の等差級数の公差は相異なることを特徴とする信号処理装置を提案している。
この発明によれば、行列HLにおいて、行方向の指数mi1 、m i2、mi3 、・・・、mib は等差級数であり、各行の等差級数の公差は相異なるようにしたので、任意に選んだ長方形の頂点がすべて1となるようなパリティ検査行列を生成することがない。
請求項7に係る発明は、請求項5に記載の信号処理装置について、前記数12の行列Hにおいて、指数mij 、nijのLに関する剰余mij mod L、nij mod Lは、任意に選んだ長方形をなす4つの頂点で数13に示すように一致しないことを特徴とする信号処理装置を提案している。
この発明によれば、行列Hにおいて、指数mij 、nijのLに関する剰余mij mod L、nij mod Lは、任意に選んだ長方形をなす4つの頂点が数13に示すように一致しないこととしたため、復号性能が悪化することがない。
請求項8に係る発明は、請求項5に記載の信号処理装置について、前記数12の行列Hにおいて、指数mij 、nijのLに関する剰余mij mod L、nij mod Lは、任意に選んだ長方形をなす4つの頂点で数14に示すように一致しないことを特徴とする信号処理装置を提案している。
この発明によれば、行列Hにおいて、指数mij 、nijのLに関する剰余mij mod L、nij mod Lは、任意に選んだ長方形をなす4つの頂点が数14に示すように一致しないこととしたため、復号性能が悪化することがない。
請求項9に係る発明は、低密度パリティ検査符号のパラメータを決定するステップと、正方行列を定義するステップと、該正方行列のべき乗で構成される部分行列を定義するとともに、該正方行列のべき乗と単位行列と零行列とで構成される三角行列を定義するステップと、該部分行列と該三角行列とに基づいて生成行列を定義するステップと、該生成行列と情報ビットとを乗じて低密度パリティ検査符号を生成するステップとを有することを特徴とする低密度パリティ検査符号の符号化方法を提案している。
請求項10に係る発明は、低密度パリティ検査符号のパラメータを決定するステップと、正方行列を定義するステップと、該正方行列のべき乗で構成される部分行列を定義するとともに、該正方行列のべき乗と単位行列と零行列とで構成される三角行列を定義するステップと、該部分行列と該三角行列とで構成されるパリティ検査行列を定義するステップと、該パリティ検査行列に基づいて繰り返し演算処理を実行して低密度パリティ検査符号を復号するステップとを有することを特徴とする低密度パリティ検査符号の復号方法を提案している。
本発明によれば、LDPC符号に関して、正方行列の行数L、情報ビット数K、検査ビット数M、符号語長Nを任意に選ぶことができるため、様々な応用事例に適合した符号設計が可能であるという効果がある。
また、符号化器及び復号器についても、ソフトウェア演算量あるいはハードウェア回路量と復号性能とに応じた自由度の高い設計が可能となるという効果がある。
また、符号化器及び復号器についても、ソフトウェア演算量あるいはハードウェア回路量と復号性能とに応じた自由度の高い設計が可能となるという効果がある。
また、本発明におけるLDPC符号の符号化器をDSP等のソフトウェア演算で実現する場合、符号語を生成するために複数ステップにわたる煩雑な行列演算を行なう必要がなく、このため符号化に要する演算処理時間を短縮できるという効果がある。
また、本発明におけるLDPC符号の符号化器をLSI等のハードウェア回路で実現する場合、生成行列における要素1の密度が低いため、検査ビットを生成する回路が簡単になり、この結果、符号化器が簡単となる効果がある。
また、本発明におけるLDPC符号の符号化器をLSI等のハードウェア回路で実現する場合、生成行列における要素1の密度が低いため、検査ビットを生成する回路が簡単になり、この結果、符号化器が簡単となる効果がある。
さらに、本発明におけるLDPC符号の復号器をLSI等のハードウェア回路で実現する場合、パリティ検査行列における要素1の配置が規則的であるため、復号器のメモリ制御回路が簡単になり、この結果、復号器が簡単となる効果がある。
以下、本発明の実施の形態を、図面を参照して説明する。
本発明のLDPC符号の符号化処理は、図1(a)に示す処理過程により実現される。すなわち、最初に、LDPC符号のパラメータを決定する(ステップ101)。次に、正方行列Fを定義し(ステップ102)、部分行列HL、三角行列HRを定義し(ステップ103)、生成行列Gをそれぞれ順々に定義する(ステップ104)。そして、最後に、情報ビット列に生成行列Gを乗じることによりLDPC符号を生成する(ステップ105)。
本発明のLDPC符号の符号化処理は、図1(a)に示す処理過程により実現される。すなわち、最初に、LDPC符号のパラメータを決定する(ステップ101)。次に、正方行列Fを定義し(ステップ102)、部分行列HL、三角行列HRを定義し(ステップ103)、生成行列Gをそれぞれ順々に定義する(ステップ104)。そして、最後に、情報ビット列に生成行列Gを乗じることによりLDPC符号を生成する(ステップ105)。
一方、本発明のLDPC符号の復号処理は、図1(b)に示す処理過程により実現される。すなわち、最初に、LDPC符号のパラメータを決定する(ステップ201)。次に、正方行列Fを定義し(ステップ202)、部分行列HL、三角行列HRを定義し(ステップ203)、パリティ検査行列Hをそれぞれ順々に定義する(ステップ204)。そして、最後に、パリティ検査行列Hに基づく繰り返し演算処理を実行して、LDPC符号を復号する(ステップ205)。
このように、本発明のLDPC符号は、L行L列の正方行列Fを構成要素として、生成行列Gとパリティ検査行列Hを定義する。例えばL=6とし、数1のような正方行列Fを定義する。
ここで、行列のべき乗を記号^で表記し、正方行列Fのべき乗F^2、 F^3、・・・、 F^5、 F^6を計算すると以下の通りになる。
ここでI6は6行6列の単位行列を表す。すなわち、F^6が単位行列となるため、正方行列Fの任意のべき乗F^nはF^(n mod 6)で表現できる。
本発明の一実施例においては、数1の正方行列Fを用いて数6に示す部分行列HLと数7に示す三角行列HRとを構成し、生成行列Gを数8で定義し、パリティ検査行列Hを数9で定義する。
本発明の一実施例においては、数1の正方行列Fを用いて数6に示す部分行列HLと数7に示す三角行列HRとを構成し、生成行列Gを数8で定義し、パリティ検査行列Hを数9で定義する。
ここで、O6は6行6列の零行列を表し、記号T は行列の転置、行列HRinvは三角行列HRの逆行列を表す。生成行列Gの行数は情報ビット数Kを表し、パリティ検査行列Hの行数は検査ビット数Mを表し、両行列の列数は符号語長Nを表す。よって、上記例の場合、K=24、M=18、N=K+M=42である。
数7の三角行列HRは対角成分が全て1、対角成分より上の要素が全て0という下三角行列である。線形代数の理論より、三角行列の行列式は対角成分の積となる事が知られている。したがって、数7の三角行列HRの場合、行列式は1となる。また、線形代数の理論より、正方行列の行列式が非零のとき、正方行列の逆行列が存在する事が知られている。したがって、数7の三角行列HRの逆行列HRinvが存在し、生成行列Gを定義することが可能となる。
数8の生成行列Gを図2に、数9のパリティ検査行列Hを図3に示す。このように本発明においては、図2の生成行列Gも図3のパリティ検査行列Hも要素0が大半を占めており、要素1の密度が低くなっている。そして、従来のようにパリティ検査行列から生成行列を算出する必要は無く、生成行列Gとパリティ検査行列Hを同時に定義できる。したがって、符号化器は容易に符号語を生成することができる。
符号化器は、数10のように情報ビット列sに生成行列Gを乗じて符号語cを生成する。ここで、情報ビット列sはK行1列の列ベクトル、符号語cはN行1列の列ベクトルである。
復号器は、後述するsum−product復号法を用いて符号語cを復元するが、符号語cにパリティ検査行列Hを乗じると、数11のように全要素がゼロであるM行1列の列ベクトルoが得られるので、復号結果の正誤を簡単に確認できる。
一般に、LDPC符号のパリティ検査行列の中で任意に選んだ長方形の頂点に要素1が存在すると、すなわち、数12に示すパターンが存在すると、復号性能が悪化することが知られている。
数6の部分行列HLにおいて正方行列Fの指数に着目すると、各行の指数は{1,2,3,4},{5,4,3,2},{1,3,5,7}となっており、各々公差が1,−1,2と異なる等差級数になっている。このように、等差級数の公差が互いに異なるように部分行列HLを構成するとともに、数13あるいは数14のようなパターンが存在しないようにパリティ検査行列Hを構成することにより、パリティ検査行列Hにおいて数12のパターンが発生しなくなる。
前述のように、図2の生成行列Gと図3のパリティ検査行列Hで定義されるLDPC符号は、情報ビット数K=24、検査ビット数M=18、符号語長N=K+M=42であった。これに対し図4のように、図3のパリティ検査行列Hから左端の4列を削除したパリティ検査行列Hcを用いて、情報ビット数Kc=20、検査ビット数Mc=18、符号語長Nc=Kc+Mc=38の符号を構成することができる。
また図5のように、図3のパリティ検査行列Hから下端の3行と右端の3列を削除したパリティ検査行列Hdを用いて、情報ビット数Kd=24、検査ビット数Md=15、符号語長Nd=Kd+Md=39の符号を構成することができる。
LDPC符号の復号器は、次に述べるsum−product復号法というアルゴリズムを用いて、LDPC符号の復号を行なう。
<ステップ1 初期化>
パリティ検査行列の(m,n)成分が1である、すなわちHmn=1である全ての組(m,n)に対して対数事前値比βmn=0とする。
パリティ検査行列の(m,n)成分が1である、すなわちHmn=1である全ての組(m,n)に対して対数事前値比βmn=0とする。
<ステップ2 行処理>
m=1, 2, ・・・, Mの各行において、Hmn=1である全ての組(m,n)に対して対数外部値比αmnを数15により計算する。なお、数15において、signは極性を表す関数であり、数16で定義される。
m=1, 2, ・・・, Mの各行において、Hmn=1である全ての組(m,n)に対して対数外部値比αmnを数15により計算する。なお、数15において、signは極性を表す関数であり、数16で定義される。
また、関数f(x)はGallager関数と呼ばれ、数17で定義される。
また、尤度情報qnは、記録LDPC符号cの第n列成分cnが0である場合、あるいは1である場合に、再生信号のレベルがpとなる条件付確率の対数比であり、数18で与えられる。
さらに、数15において、数19は、列位置を表す変数n´を用いて第n列成分を除いた第m行の積あるいは和を求める演算を意味する。
<ステップ3 列処理>
n=1, 2, ・・・, Nの各列において、Hmn=1である全ての組(m,n)に対して対数事前値比βmnを数20により計算する。
n=1, 2, ・・・, Nの各列において、Hmn=1である全ての組(m,n)に対して対数事前値比βmnを数20により計算する。
上式において、数21は、行位置を表す変数m´を用いて第m行成分を除いた第n列の和を求める演算を意味する。そして、ステップ2の行処理とステップ3の列処理を所定回数繰り返した後、ステップ4に移行する。
<ステップ4 符号語の復号>
n=1, 2, ・・・, Nについて、数22を用いて、再生符号rの第n列成分rnを復号し、アルゴリズムを終了する。
n=1, 2, ・・・, Nについて、数22を用いて、再生符号rの第n列成分rnを復号し、アルゴリズムを終了する。
上式において、数23は、行位置を表す変数m´を用いて、第n列の和を求める演算を意味する。
以上のsum−product復号法を実行する復号器は、尤度情報qnを記憶するメモリMq、対数外部値比αmnを記憶するメモリMα、対数事前値比βmnを記憶するメモリMβを有し、メモリMαとメモリMβは、パリティ検査行列の要素1の数だけメモリアドレス(m,n)を有する。
復号器はステップ2の行処理を行なう際、メモリMβのアドレス(m,n‘)に記憶されている対数事前値比βmn’を読み出して、数15の演算を行ない、演算の結果得られた対数外部値比αmnをメモリMαのアドレス(m,n)に書き込む。また、復号器はステップ3の列処理を行なう際、メモリMαのアドレス(m’,n)に記憶されている対数外部値比αm´nを読み出して数20の演算を行ない、演算の結果得られた対数事前値比βmnをメモリMβのアドレス(m,n)に書き込む。
本発明においては、パリティ検査行列における要素1の配置が規則的なので、メモリMαとメモリMβの読み出しと書き込みにおけるアドレス制御が容易である。例えば、図3のパリティ検査行列の場合、部分行列HLを構成する6行6列の正方行列の各行に一つずつ要素1が存在するとともに、各列に一つずつ要素1が存在する。このため、復号器のメモリMαとメモリMβの読み出し回路は、6行6列の正方行列毎に6入力1出力のセレクタとセレクタ制御用のロジック回路を設けることにより簡単に実現できる。
以上の実施例では、数6から数9で生成行列Gとパリティ検査行列Hを定義した。特に数7の三角行列HRは対角成分が全て1、対角成分より上の要素が全て0という下三角行列であった。これに対し、例えば下記の数24から数27で生成行列とパリティ検査行列を定義してもよい。特に、数25の三角行列HRは対角成分が全て1、対角成分より下の要素が全て0という上三角行列である。
前述の線形代数の理論より、数25の三角行列HRの逆行列HRinvが存在し、生成行列Gを定義することが可能となる。数26の生成行列Gを図6に、数27のパリティ検査行列Hを図7に示す。
また、数6の部分行列HLでは、正方行列Fの指数が行方向に{1,2,3,4}{5,4,3,2}{1,3,5,7}と並んでおり、各々公差が1,−1,2の等差数列になっていた。しかし、本発明はこれに限定されず、行列Hにおいて数12のパターンが発生しなければ、正方行列Fの指数は等差数列でなくてもよい。
また、数28、数29で示すように、数8、数9の生成行列Gとパリティ検査行列Hを構成する行列の配置を左右で入れ替えてもよい。
さらに、部分行列HLを左右反転したり上下反転したりしてもよく、数12のパターンが発生しなければ、部分行列HLの列配置を入れ替えたり行配置を入れ替えたりしてもよい。
以上の実施例では、簡単のため符号語長Nが例えばN=42の場合について述べたが、実際のLDPC符号の符号語長は数百から数万と長いのが普通である。この場合でも本発明によれば、正方行列Fの行数L(列数L)を数十から数千と大きく設定することにより、符号語長Nが長いLDPC符号の生成行列Gとパリティ検査行列Hを容易に構成できる。
図8に、L=70、N=2520として、三角行列HRを下三角行列とした場合のパリティ検査行列Hの例を示す。また、図9に、L=70、N=2520として、三角行列HRを上三角行列とした場合のパリティ検査行列Hの例を示す。図8と図9においてI70は70行70列の単位行列を、O70は70行70列の零行列を表す。
以上のことから、本発明の信号処理装置は、DSP等を用いたソフトウェア演算でもLSI等を用いたハードウェア回路でも実現が容易であり、復号性能が優れている。よって、無線通信、有線通信、磁気記録、光記録のいずれも分野にも応用が可能である。
例えば無線通信の場合、送信装置はLDPC符号の符号化を行なってから無線通信路に送信し、受信装置は無線通信路で雑音が重畳された受信信号に対してLDPC符号の復号を行ない、雑音によるデータ誤りを訂正する。また、例えば磁気記録の場合、記録装置はLDPC符号の符号化を行なってから磁気記録媒体に記録し、再生装置は磁気記録媒体で雑音が重畳された再生信号に対してLDPC符号の復号を行ない、雑音によるデータ誤りを訂正することができる。
Claims (10)
- Kビットの情報ビットにMビットの検査ビットを付加してNビットの符号語を生成する低密度パリティ検査符号の符号化器と、Nビットの符号語に基づいてKビットの情報ビットを復元する復号器とからなる低密度パリティ検査符号の信号処理装置であって、
数1に示すL行L列の正方行列Fを用いて、数2に示すM行K列の行列HLと、数3に示すM行M列の行列HRを構成したときに、前記符号化器におけるK行N列の生成行列Gが数4に示すように与えられ、前記復号器におけるM行N列のパリティ検査行列Hが数5に示すように与えられることを特徴とする信号処理装置。
- 前記数2の行列HLにおいて、行方向の指数mi1 、m i2、mi3 、・・・、mib は等差級数であり、各行の等差級数の公差は相異なることを特徴とする請求項1に記載の信号処理装置。
- Kビットの情報ビットにMビットの検査ビットを付加してNビットの符号語を生成する低密度パリティ検査符号の符号化器と、Nビットの符号語に基づいてKビットの情報ビットを復元する復号器とからなる低密度パリティ検査符号の信号処理装置であって、
数8に示すL行L列の正方行列Fを用いて、数9に示すM行K列の行列HLと数10に示すM行M列の行列HRを構成したときに、前記符号化器におけるK行N列の生成行列Gが数11で与えられ、前記復号器におけるM行N列のパリティ検査行列Hが数12で与えられることを特徴とする信号処理装置。
- 前記数9の行列HLにおいて、行方向の指数mi1 、m i2、、mi3 、・・・、mib は等差級数であり、各行の等差級数の公差は相異なることを特徴とする請求項5に記載の信号処理装置。
- 低密度パリティ検査符号のパラメータを決定するステップと、
正方行列を定義するステップと、
該正方行列のべき乗で構成される部分行列を定義するとともに、該正方行列のべき乗と単位行列と零行列とで構成される三角行列を定義するステップと、
該部分行列と該三角行列とに基づいて生成行列を定義するステップと、
該生成行列と情報ビットとを乗じて低密度パリティ検査符号を生成するステップとを有することを特徴とする低密度パリティ検査符号の符号化方法。 - 低密度パリティ検査符号のパラメータを決定するステップと、
正方行列を定義するステップと、
該正方行列のべき乗で構成される部分行列を定義するとともに、該正方行列のべき乗と単位行列と零行列とで構成される三角行列を定義するステップと、
該部分行列と該三角行列とで構成されるパリティ検査行列を定義するステップと、
該パリティ検査行列に基づいて繰り返し演算処理を実行して低密度パリティ検査符号を復号するステップとを有することを特徴とする低密度パリティ検査符号の復号方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004281559A JP2006100941A (ja) | 2004-09-28 | 2004-09-28 | 信号処理装置、低密度パリティ検査符号の符号化方法および復号方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004281559A JP2006100941A (ja) | 2004-09-28 | 2004-09-28 | 信号処理装置、低密度パリティ検査符号の符号化方法および復号方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006100941A true JP2006100941A (ja) | 2006-04-13 |
Family
ID=36240377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004281559A Withdrawn JP2006100941A (ja) | 2004-09-28 | 2004-09-28 | 信号処理装置、低密度パリティ検査符号の符号化方法および復号方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006100941A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100808664B1 (ko) * | 2006-12-08 | 2008-03-07 | 한국전자통신연구원 | 패리티 검사행렬 저장 방법 및 이를 이용한 블록 저밀도패리티 검사 부호화 방법 및 장치 |
KR100849991B1 (ko) | 2007-02-23 | 2008-08-01 | 주식회사 젤라인 | Ldpc 부호생성기법을 이용한 부호화 시스템 및 방법과이로부터의 복호화 시스템 및 방법 |
JP2009049896A (ja) * | 2007-08-22 | 2009-03-05 | Nippon Telegr & Teleph Corp <Ntt> | 通信路符号化方法及び通信路符号化システム及び階層的通信路符号化プログラム及び階層的通信路復号プログラム |
JP2011515036A (ja) * | 2008-02-18 | 2011-05-12 | サムスン エレクトロニクス カンパニー リミテッド | 低密度パリティ検査符号を使用する通信システムにおけるチャネル符号化及び復号化装置並びにその方法 |
US8291282B2 (en) | 2008-02-18 | 2012-10-16 | Samsung Electronics Co., Ltd | Apparatus and method for encoding and decoding channel in a communication system using low-density parity-check codes |
JP2012235276A (ja) * | 2011-04-28 | 2012-11-29 | Jvc Kenwood Corp | 符号化装置、復号装置、符号化方法、復号方法、送信装置、送信方法 |
-
2004
- 2004-09-28 JP JP2004281559A patent/JP2006100941A/ja not_active Withdrawn
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100808664B1 (ko) * | 2006-12-08 | 2008-03-07 | 한국전자통신연구원 | 패리티 검사행렬 저장 방법 및 이를 이용한 블록 저밀도패리티 검사 부호화 방법 및 장치 |
US8190967B2 (en) | 2006-12-08 | 2012-05-29 | Samsung Electronics Co., Ltd. | Parity check matrix storing method, block LDPC coding method, and apparatus using parity check matrix storing method |
KR100849991B1 (ko) | 2007-02-23 | 2008-08-01 | 주식회사 젤라인 | Ldpc 부호생성기법을 이용한 부호화 시스템 및 방법과이로부터의 복호화 시스템 및 방법 |
JP2009049896A (ja) * | 2007-08-22 | 2009-03-05 | Nippon Telegr & Teleph Corp <Ntt> | 通信路符号化方法及び通信路符号化システム及び階層的通信路符号化プログラム及び階層的通信路復号プログラム |
JP4674226B2 (ja) * | 2007-08-22 | 2011-04-20 | 日本電信電話株式会社 | 通信路符号化方法及び通信路符号化システム及び階層的通信路符号化プログラム及び階層的通信路復号プログラム |
JP2011515036A (ja) * | 2008-02-18 | 2011-05-12 | サムスン エレクトロニクス カンパニー リミテッド | 低密度パリティ検査符号を使用する通信システムにおけるチャネル符号化及び復号化装置並びにその方法 |
US8291282B2 (en) | 2008-02-18 | 2012-10-16 | Samsung Electronics Co., Ltd | Apparatus and method for encoding and decoding channel in a communication system using low-density parity-check codes |
JP2012235276A (ja) * | 2011-04-28 | 2012-11-29 | Jvc Kenwood Corp | 符号化装置、復号装置、符号化方法、復号方法、送信装置、送信方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7372369B2 (ja) | 構造的ldpcの符号化、復号化方法および装置 | |
JP5483875B2 (ja) | Ldpc符号のブロックおよびレートに独立な復号の方法および装置 | |
JP5231459B2 (ja) | 低密度パリティ検査(ldpc)符号を符号化し復号するための方法及び装置 | |
CN107659382B (zh) | 用于编码信息的方法和设备 | |
JP3727938B2 (ja) | Ldpc復号化装置及びその方法 | |
US11115051B2 (en) | Systems and methods for decoding error correcting codes | |
US20190149168A1 (en) | Systems and methods for decoding error correcting codes | |
US7805652B1 (en) | Methods for generating and implementing quasi-cyclic irregular low-density parity check codes | |
US8560930B2 (en) | Systems and methods for multi-level quasi-cyclic low density parity check codes | |
JP4602406B2 (ja) | データをエンコード及びデコードするための方法並びに装置 | |
JP4822452B2 (ja) | Ldpcコードを用いた符号化または復号化方法及びその装置 | |
US10382069B2 (en) | Data encoding by efficient inversion of a parity-check sub-matrix | |
KR20080048988A (ko) | 무-충돌 불규칙-반복-누산 코드 | |
JP2008176911A (ja) | ホログラフィック記憶のための連結コード | |
JP2011205578A (ja) | 誤り検出訂正回路、メモリコントローラ、および半導体メモリ装置 | |
WO2011109084A1 (en) | Quasi-cyclic ldpc encoding and decoding for non-integer multiples of circulant size | |
KR20070063851A (ko) | 패리티 검사 행렬, 패리티 검사 행렬 생성 방법, 인코딩방법 및 에러 정정 장치 | |
JP4832447B2 (ja) | チャネルコードを用いた復号化装置及び方法 | |
US8504894B1 (en) | Systematic encoding for non-full row rank, quasi-cyclic LDPC parity check matrices | |
JP2014022848A (ja) | 誤り訂正符号の符号化方法及び復号方法 | |
JP2005051469A (ja) | 符号化装置および符号化方法、並びにプログラム | |
JP2006100941A (ja) | 信号処理装置、低密度パリティ検査符号の符号化方法および復号方法 | |
JP2005340920A (ja) | 信号処理装置、符号化方法および復号方法 | |
Chinna Babu et al. | Generation and decoding of non-binary LDPC codes using MSA decoding algorithm | |
Esfahanizadeh et al. | Harnessing Degrees of Freedom of Spatially Coupled Graph Codes for Agile Data Storage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071204 |