CN109417392B

CN109417392B - Ldpc码的编解码方法及系统

Info

Publication number: CN109417392B
Application number: CN201680087431.3A
Authority: CN
Inventors: 基多·蒙托里西; 塞吉奥·贝勒迪多; 辛岩; 林伟; 颜敏
Original assignee: Huawei Technologies Co Ltd
Current assignee: Huawei Technologies Co Ltd
Priority date: 2016-07-20
Filing date: 2016-07-20
Publication date: 2021-10-15
Anticipated expiration: 2036-07-20
Also published as: CN109417392A; EP3479486A4; EP3479486B1; US20190222229A1; JP2019522435A; KR102227250B1; US10868567B2; KR20190028788A; EP3479486A1; JP6798004B2; RU2716044C1; WO2018014272A1

Abstract

本发明公开了用于利用LDPC矩阵编码源字和解码码字的方法及设备。所述方法和设备使用提升因子为Z的LDPC矩阵H_n。所述LDPC矩阵H_n包括多个子矩阵，每个子矩阵的大小为ZxZ，至少一个子矩阵具有m₁个“1”的对角线。m₁是>＝2的整数。

Description

LDPC码的编解码方法及系统

技术领域

本发明涉及移动空口技术，具体而言，涉及二进制低密度奇偶校验(low densityparity check，LDPC)码的编解码方法及系统。

背景技术

发射器处的LDPC编码器用来编码源字以生成码字。接收器处的LDPC解码器用来解码接收到的码字。在IEEE 802.11ad标准中已采用各种速率的LDPC码。

在IEEE 802.11REVmc中已提出若干7/8码率LDPC码。然而，提出的LDPC码既没有在错误率性能方面得到优化，也没有在码字长度方面与IEEE 802.11ad标准中的LDPC码有所不同。码字长度的差别可能会影响发射器和接收器处分块和去块过程的实施。

发明内容

根据本发明的一项实施例，提供一种编码源字的方法。所述方法包括：接收1xK源字行向量

以及生成1xN码字向量

其中，G是KxN生成矩阵，G是从奇偶校验矩阵H_n得到的并且所述H_n具有提升因子Z，所述H_n包括多个子矩阵，每个子矩阵的大小为ZxZ，至少一个子矩阵具有m₁个“1”的对角线，m₁是>＝2的整数。

根据本发明的一项实施例，G＝[I₁P^T]，其中，

是二进制矩阵，I_(n-k)是n-k阶单位矩阵，“T”表示矩阵转置；以及奇偶校验矩阵

根据本发明的一项实施例，生成H_n的方法包括：将具有提升因子Z的第一MxN奇偶校验矩阵H，其中M＝IxZ，N＝JxZ，I和J均为整数，I>2且J>0，划分为方形子矩阵，被划分的所述第一奇偶校验矩阵H包含(M/Z)行x(N/Z)列的子矩阵；从所述被划分的所述第一奇偶校验矩阵H的子矩阵的所述M/Z行中选择m₁行；以及将所述被划分的所述第一奇偶校验矩阵H的所述子矩阵的所述m₁行相加作为所述矩阵H_n的子矩阵的一行，且m₁是>＝2的整数。在一项实施例中，M-(m₁xZ)+Z＝N-K。在一项实施例中，Z＝42，N＝672。在另一项实施例中，K＝588，且所述新矩阵H_n包括84行x672列。

根据本发明的一项实施例，将所述被划分的所述第一奇偶校验矩阵H的所述子矩阵的剩余m₂行相加作为所述新矩阵H_n的子矩阵的第二新行，且m₂是>＝1的整数。在一项实施例中，m₂＝<((M/Z)-m₁)。

根据本发明的一项实施例，所述方法还包括：将所述被划分的所述第一奇偶校验矩阵H的所述子矩阵的剩余(M/Z-m₁)行中的m₂行相加作为所述新矩阵H_n的子矩阵的第二行；将所述被划分的所述第一奇偶校验矩阵H的所述子矩阵的剩余(M/Z-m₁-m₂)行中的m₃行相加作为所述新矩阵H_n的子矩阵的第三行；以及将所述被划分的所述第一奇偶校验矩阵H的所述子矩阵的剩余(M/Z-m₁-m₂-m₃)行中的m₄行相加作为所述新矩阵H_n的子矩阵的第四行，其中，N＝1344，Z＝42，m₁、m₂、m₃和m₄均为整数，m₁+m₂+m₃+m₄＝<M/Z，m₁>1，m₂>＝1，m₃>＝1且m₄>＝1。

根据本发明的一项实施例，所述第一奇偶校验矩阵H是802.11ad中规定的13/16码率LDPC矩阵，其中，所述第一奇偶校验矩阵H＝126行x672列且Z＝42，所述第二奇偶校验矩阵H_n通过使用参数m₁＝2和Z＝42生成。

根据本发明的一项实施例，所述第一奇偶校验矩阵H是13/16码率低密度奇偶校验(low density parity check，LDPC)矩阵，其中，所述第一奇偶校验矩阵H＝252行x1344列且Z＝84，所述第二奇偶校验矩阵H_n通过使用参数m₁＝2和Z＝84生成。

根据本发明的一项实施例，所述第二奇偶校验矩阵H_n是

37+29	31+30	18+0	23+8	11+33	21+22	6+17	20+4	32+27	9+28	12+20	29+27	10+24	0+23	13+-	-+-
																25	22	4	34	31	3	14	15	4	2	14	18	13	13	22	24

根据本发明的一项实施例，所述第二奇偶校验矩阵H_n是

37	31	18	23	11	21	6	20	32	9	12	29	10	0	13	-
																25+29	22+30	4+0	34+8	31+33	3+22	14+17	15+4	4+27	2+28	14+20	18+27	13+24	13+23	22+-	24+-

根据本发明的一项实施例，所述第一奇偶校验矩阵H是802.11ad中规定的3/4码率LDPC矩阵，其中，所述第一奇偶校验矩阵H＝168行x672列且Z＝42，所述第二奇偶校验矩阵H_n通过使用参数m₁＝2，m₂＝2和Z＝42生成。

根据本发明的一项实施例，所述第一奇偶校验矩阵H是3/4码率LDPC矩阵，其中，所述第一奇偶校验矩阵H＝336行x1344列且Z＝84，所述第二奇偶校验矩阵H_n通过使用参数m₁＝2，m₂＝2和Z＝84生成。

根据本发明的一项实施例，所述第二奇偶校验矩阵H_n是

37+35

31+19

18+41

23+22

11+40

21+41

6+39

20+6

32+28

9+18

12+17

29+3

-+28

0+-

13+-

-+-

25+29

22+30

4+0

34+8

31+33

3+22

14+17

15+4

4+27

-+28

14+20

18+27

13+24

13+23

22+-

24+-

根据本发明的一项实施例，所述第二奇偶校验矩阵H_n是

37+29

31+30

18+0

23+8

11+33

21+22

6+17

20+4

32+27

9+28

12+20

29+27

-+24

0+23

13+-

-+-

25+35

22+19

4+41

34+22

31+40

3+41

14+39

15+6

4+28

-+18

14+17

18+3

13+28

13+-

22+-

24+-

根据本发明的一项实施例，H_n＝[H₁H₂]，其中，H₁＝提升因子为Z的(n-k)x(k)矩阵，H₁包括多个子矩阵，每个子矩阵的大小为ZxZ，H₂是除最后一列外所有列的列重均为2的满秩(n-k)x(n-k)矩阵。

根据本发明的一项实施例，H₁是

9+24+31

31

32+36

16+41

3+21

12+28

12

4+38+40

26

31

21

7+26

17+22

24

41

1+3+37

12+39

32+36

2+30

10

4+9+20

-

9+31

17+35

17+36

20

6

3+12

且H₂是

根据本发明的一项实施例，提供一种解码已解调信号的方法。所述方法包括：接收所述已解调信号，所述信号具有行向量S；利用编码过程中使用的奇偶校验矩阵Hn解码所述1xN行向量S；生成1xN向量

以恢复1xK源字行向量

其中，

所述H_n包括多个子矩阵，H_n具有提升因子Z，每个子矩阵的大小为ZxZ，至少一个子矩阵具有m₁个对角线，m₁是>＝2的整数。

根据本发明的一项实施例，提供一种用于执行上述方法的系统。

根据本发明的一项实施例，提供一种用于实施上述方法的系统。在一项实施例中，所述系统是一个台站。在一项实施例中，所述系统是一个接入点。在一项实施例中，所述系统是一个无线收发器单元。

附图说明

现在将通过示例参考示出本申请的示例实施例的附图，其中：

图1A是根据本发明的一项实施方式的图示示例通信系统的方框图；

图1B是根据本发明的一项实施方式的图示示例处理系统的方框图；

图2A是表示本发明的发射器的示例实施方式的方框图；

图2B是图示本发明的信息比特流处理方法中的示例步骤的方框图；

图3是表示本发明的LDCP编码器的示例实施方式的方框图；

图4A是图示802.11ad的示例单载波帧格式的图；

图4B是图示802.11ad的单载波帧格式的数据块的示例结构的图；

图5A至图5D是IEEE802.11ad中规定的码字长度为672的LDPC奇偶校验矩阵，图5E示出从4x4单元矩阵获得的循环置换子矩阵；

图6A至图6D是IEEE802.11ay中提出的码字长度为1344的LDPC奇偶校验矩阵；

图7A至图7C是示出了使用802.11ad和802.11REVmc中的不同调制技术的单载波分块的图；

图8是根据本发明的一项实施例的图示生成奇偶校验矩阵H_n以进行LDPC编码的过程中的示例步骤的方框图；

图9A和图9B是根据本发明的图示基于802.11中的13/16码率LDPC码的示例7/8码率LDPC奇偶校验矩阵H_n的图；

图10A和图10B是根据本发明的图示基于802.11中的3/4码率LDPC码的示例7/8码率LDPC奇偶校验矩阵H_n的图；

图11是根据本发明的图示LDPC奇偶校验矩阵H_n的示例子矩阵的图；

图12是图示根据本发明的一项实施例生成的示例LDPC奇偶校验矩阵H_n的图；

图13A至图13C是图示使用不同调制方法的各种LDPC码的性能的图；

图14A至图14C是图示使用不同调制方法的各种LDPC码的性能的图；

图15A是表示本发明的接收器的示例实施方式的方框图；

图15B是根据本发明的一项实施例的表示对接收到的信号进行解码的过程中的示例步骤的方框图；

图16是表示本发明的LDCP解码器的示例实施方式的方框图；以及

图17是图示示例LDPC解码过程的图。

在整个附图中使用相同的附图标记来表示类似的元件和特征。尽管将结合所示实施例来描述本发明的各方面，但是应当理解，并不旨在将本发明限制于这样的实施例。

具体实施方式

本发明教示在无线网络中编码源字和解码码字的方法、设备及系统。虽然下文主要针对802.11ad网络进行描述，但是本发明也可应用于其它基于分块编码的系统。

图1A示出包括多个台站(station，STA)102和接入点(access point，AP)104的通信网络100。STA 102和AP 104中的每一个均可包括本文所述的发射器、接收器、编码器和/或解码器。网络100可根据一个或多个通信或数据标准或技术进行操作，包括但不限于：IEEE 802.11网络、第五代(fifth generation，5G)或第四代(fourth generation，4G)电信网络、长期演进(Long-Term Evolution，LTE)、第三代合作伙伴计划(3rd GenerationPartnership Project，3GPP)、通用移动通讯系统(Universal MobileTelecommunications System，UMTS)和其它无线或移动通信网络。STA 102通常可以是能够提供无线通信或使用802.11协议的任何设备。STA 102可以是笔记本电脑、台式PC、PDA、接入点或Wi-Fi电话、无线发射/接收单元(wireless transmit/receive unit，WTRU)、移动台(mobile station，MS)、移动终端、智能电话、蜂窝电话，或其它无线使能的计算或移动设备。在一些实施例中，STA 102包括具有在通信网络100中发送、接收或者发送和接收数据的能力但执行除通信之外的主要功能的机器。在一项实施例中，机器包括能够通过通信网络100传输和/或接收数据的部件的装置或设备，但是对于通信这个主要目的，这种装置或设备通常不由用户操作。AP 104可包括基站(base station，BS)、演进型基站(evolved NodeB，eNB)、无线路由器或其它网络接口，这些设备在网络100中用作STA 102的无线传输和/或接收点。AP 104连接至回程网络110，回程网络110允许数据在AP 104与其它远程网络、节点、AP和设备(未示出)之间交换。AP 104可通过与每个STA102建立上行和下行通信信道支持与每个STA 102的通信，如图1A中的箭头表示。网络100中的通信可以是非调度的、由网络100中的AP 104或者调度或管理实体(未示出)调度，或者可以是调度和非调度通信的混合。

图1B示出可用于实施本文所述的方法和系统的示例处理系统150，例如STA 102或AP104。处理系统150可以是例如基站、无线路由器、移动设备，或者任意合适的处理系统。可使用适用于实施本发明的其它处理系统，可包括与下文所论述的那些部件不同的部件。尽管图1B所示为每个部件的单个实例，但是处理系统150中可能存在每个部件的多个实例。

处理系统150可包括一个或多个处理设备152，例如处理器、微处理器、专用集成电路(application-specific integrated circuit，ASIC)、现场可编程门阵列(field-programmable gate array，FPGA)、专用逻辑电路或其组合。处理系统150还可包括一个或多个输入/输出(input/output，I/O)接口154，其可实现与一个或多个合适的输入设备和/或输出设备(未示出)的连接。一个或多个输入设备和/或输出设备可作为处理系统150的一个部件被包括在内或者可在处理系统150的外部。处理系统150可包括用于与网络进行有线或无线通信的一个或多个网络接口158，网络包括但不限于：内网、互联网、P2P网络、WAN、LAN、WLAN和/或5G、4G、LTE或如上所述的其它网络等蜂窝或移动通信网络。网络接口208可包括用于进行网内和/或网间通信的有线链路(例如，以太网电缆)和/或无线链路(例如，一个或多个射频链路)。网络接口158可通过例如一个或多个发射器或发射天线、一个或多个接收器或接收天线以及各种信号处理硬件和软件提供无线通信。在该示例中，示出单个天线160，其可用作发射和接收天线。然而，在其它示例中，可能存在独立天线用于发射和接收。网络接口158可用于：向以及从回程网络110或网络100中的其它用户设备、接入点、接收点、传输点、网络节点、网关或中继(未示出)发送和接收数据。

处理系统150还可包括一个或多个存储单元170，其可包括固态驱动器、硬盘驱动器、磁盘驱动器和/或光盘驱动器等大容量存储单元。处理系统150可包括一个或多个存储器172，其可包括易失性或非易失性存储器(例如，闪存、随机存取存储器(random accessmemory，RAM)和/或只读存储器(read-only memory，ROM))。非瞬时性存储器172可存储由处理设备152执行的指令，例如执行本发明的指令。存储器172可包括其它软件指令，例如用于实施操作系统和其它应用/功能的软件指令。在一些示例中，一个或多个数据集合/或模块可由外部存储器(例如，与处理系统150进行有线或无线通信的外部驱动器)提供或者可由瞬时性或非瞬时性计算机可读介质提供。非瞬时性计算机可读介质的示例包括RAM、ROM、可擦除可编程ROM(erasable programmable ROM，EPROM)、电气拭除式可编程只读存储器(electrically erasable programmable ROM，EEPROM)、闪存、CD-ROM或其它便携式内存存储器。

处理系统150可包括用于将源字编码为码字的编码器162和/或用于将码字调制为符号的调制器164。编码器162可对源字进行编码以生成以比特为单位的码字。调制器164随后可对码字进行调制(例如，通过BPSK、QPSK、16QAM或64QAM等调制技术)。在一些示例中，存储器172中编码的指令可配置处理设备152执行编码器162和/或调制器164的功能，使得编码器162和/或调制器164可以不是处理系统150的不同模块。在一些示例中，编码器162和调制器164可在处理系统150中的发射器模块内体现。在一些示例中，发射天线160、编码器162和调制器164可体现为处理系统150外部的发射器部件，并且可以简单地传送来自处理系统150的源字。

处理系统150可包括解调器180和解码器190，用于处理接收到的信号。解调器180可对接收到的已调信号(例如，BPSK、QPSK、16QAM或64QAM信号)进行解调。解码器190随后可对已解调信号进行合适的解码，以恢复接收信号中包含的原始信号。在一些示例中，存储器172中编码的指令可配置处理设备152执行解调器180和/或解码器190的功能，使得解调器180和/或解码器190可以不是处理系统150的不同模块。在一些示例中，解调器180和解码器190可在处理系统150中的接收器模块内体现。在一些示例中，接收天线160、解调器180和解码器190可体现为处理系统150外部的接收器部件，并且可以简单地将从接收信号解码出的信号传送到处理系统150。

可能存在在处理系统150的部件中提供通信的总线192，这些部件包括处理设备152、I/O接口154、网络接口158、编码器162、调制器164、存储单元170、存储器172、解调器180和解码器190。总线192可以是任何合适的总线架构，包括：例如存储总线、外设总线或视频总线。

网络100中STA 102与AP 104之间的通信可通过以下操作实施：使用低密度奇偶校验(low density parity check，LDPC)编码技术对待传输的源字进行编码，和/或使用LDPC码解码技术对接收到的码字进行解码。在使用LDPC编码技术对源字进行编码之后，当编码码字在信号中从AP 104传输到STA 102或者从STA 102传输到AP 104时，传输信号的LDPC编码信息可包括在传输的帧中。当STA 102或AP 104接收传输信号之后，STA 102或AP 104随后可使用接收到的信号的LDPC编码信息选择合适的LDPC解码技术来解码接收信号。发射器和编码器

图2A表示STA 102或AP 104的发射器的示例实施方式。发射器可包括源字分割模块202、LDPC编码器204、比特到符号映射调制器206和分块模块208。

图2B示出发射器处理输入信息比特流的示例步骤。

源字分割模块202可用来将输入信息比特流分割成合适大小的源字(步骤222)。例如，利用源字分割模块202，可将输入信息比特流分割成大小为336比特(针对802.11ad中的1/2码率)、420比特(针对802.11ad中的5/8码率)、504比特(针对802.11ad中的3/4码率)、546比特(针对802.11ad中的13/16码率)和588比特(针对7/8码率和码字大小为672比特)的源字。K比特源字可视为1xK行向量或一维二进制1xK矩阵。例如，588比特源字可视为1x588行向量或一维二进制1x588矩阵。

随后可使用LDPC编码器204将源字编码为码字(步骤224)。图3表示LDPC编码器204的示例实施方式。在一实施例中，LDPC编码器204包括LDPC矩阵生成器302、生成矩阵模块304、源字输入接口306和码字生成器308。

LDPC矩阵生成器302可生成LDPC奇偶校验矩阵H，H是二进制(N-K)xN矩阵，例如N＝672，K＝588。LDPC码在功能上通过稀疏奇偶校验矩阵进行定义。一个(n,k)LDPC码是具有k维子空间{0,1}ⁿ的线性二进制块码C。使用高斯列消元和列重排序可以得到等同的系统形式奇偶校验矩阵H＝[P_(n-k)×kI_(n-k)]，其中，P_(n-k)×k是二进制矩阵，I_(n-k)是n-k阶单位矩阵。

基于LDPC矩阵生成器302生成的LDPC奇偶校验矩阵，生成矩阵模块304可生成一个生成矩阵G。对应于H的系统形式的生成矩阵G可以是G＝[I_kP^T]，其中“T”表示矩阵转置。生成矩阵G是一个二进制KxN矩阵。G的行空间与H正交，使得GH^T＝0。因此，在LDPC编码中，一旦设计好H，就可以相应地确定G。同样，矩阵H满足

其中

是N比特码字。生成矩阵模块304随后将生成的二进制(KxN)生成矩阵G转发到码字生成器308。

源字输入接口306从源字分割模块202接收源字。如前所述，接收到的源字可视为行向量

源字输入接口306随后将接收到的源字转发到码字生成器308。利用源字

和二进制(KxN)生成矩阵G，通过将源字与生成矩阵G相乘，

码字生成器308生成N比特码字

在一项实施例中，可以将生成矩阵G预存储在LDPC编码器204中。在码字生成器308接收到源字

后，码字生成器308可生成码字

而无需生成LDPC矩阵H或生成矩阵G。

参见图2，随后可在比特到符号映射调制器206处将编码码字

调制为符号(步骤226)。合适的调制技术可以是，但不限于，BPSK、QPSK、16QAM或64QAM。802.11ad中规定了BPSK、QPSK和16QAM调制。802.11REVmc中采用64QAM调制。在BPSK调制中，将二进制比特简单映射为双极{-1,1}符号。在QPSK、16QAM和64QAM调制中，将输入的编码比特流(以比特为单位的码字

)分别分组为2、4和6比特集。每个比特集映射到对应星座上的一个符号。例如，对于BPSK、QPSK、16QAM和64QAM，一个符号分别表示1比特、2比特、4比特和6比特。可将多个符号分组为已调码字。例如，已调码字可包括336个符号(针对802.11ad中的SC QPSK分块)、168个符号(针对802.11ad中的SC 16QAM分块)、112个符号(针对802.11ad中的SC 64QAM分块)。

在分块模块208中，可将已调码字进一步组装到大小合适的数据块(BLK)中(步骤228)。在一实施例中，组装的数据块可包含如802.11ad标准所规定的448个符号。

因此，图2中的发射器可用于生成802.11ad标准中所需的数据块。

图4A示出802.11ad标准的示例单载波(single carrier，SC)帧结构。帧包括短训练字段(short training field，STF)、信道估计(channel estimation，CE)字段、PHY报头、SC数据块(BLK)和可选的自动增益控制(automatic gain control，AGC)和TRN-R/T子字段，以用于进行波束成形训练。802.11ad标准的SC帧可包括多个BLK，如图4A和图4B所示。

图4B示出根据802.11ad标准的SC数据块(BLK)的示例结构。在图4B中，每个BLK包含448个符号。每两个相邻BLK间使用64比特保护间隔(guard interval，GI)以分隔相邻的数据块。

802.11ad中码字长度为672的LDPC码

由于LDPC编码码字通过源字和生成矩阵G的操作生成，并且生成矩阵G是从LDPC奇偶校验矩阵H得到的，因此LDPC奇偶校验矩阵H影响将源字编码为码字。LDPC奇偶校验矩阵H的设计可提高码性能。奇偶校验矩阵H可进一步划分为大小为ZxZ的方形子矩阵。Z是提升因子。子矩阵是单位矩阵的循环置换，或是具有全零项的空子矩阵。

索引为i的位置表示通过将列向右循环移动i个元素从ZxZ单位矩阵P₀获得的循环置换子矩阵Pi。

图5A至图5D示出802.11ad中规定的码率为1/2、5/8、3/4和13/16的四个LDPC码的奇偶校验矩阵。在802.11ad中，每个LDPC码的常见码字长度为672比特。码率K/N表示将K比特源字编码为N比特码字。针对802.11ad标准，码字长度N为672比特。因此，对于码率1/2、5/8、3/4和13/16，对应源字的大小分别为336比特、420比特、504比特和546比特。

图5E示出从ZxZ单位矩阵P₀获得的循环置换子矩阵P₁和P₃的示例。在图5E中，Z＝4。通过将P₀的列向右移动一个元素获得P₁，通过将P₀的列向右移动三个元素获得P₃。

在图5A中，值为“0”的子矩阵表示P₀，这是一个42x42单位矩阵；通过将P₀的列向右移动40个元素获得图5A中值为“40”的第一子矩阵。类似地，也可以从相应的单位矩阵P₀获得图5B至图5D中的任何非零值i子矩阵P_i。

图5A所示为Z＝42的1/2码率LDPC奇偶校验矩阵H＝336行x672列。图5B所示为Z＝42的5/8码率LDPC奇偶校验矩阵H＝252行x672列。图5C所示为Z＝42的3/4码率LDPC奇偶校验矩阵H＝168行x672列。图5D所示为Z＝42的13/16码率LDPC奇偶校验矩阵H＝126行x672列。在图5A至图5D中，空白项表示具有全零项的ZxZ子矩阵。

802.11ay中码字长度为1344的LDPC码

图6A至图6D示出802.11ay中提出的码率为13/16、3/4、5/8和1/2的四个LDPC码。码率K/N表示将K比特源字编码为N比特码字。针对802.11ay标准，码字长度N为1344比特。因此，对于码率13/16、3/4、5/8和1/2，对应源字的大小分别为1092比特、1008比特、840比特和672比特。

图6A至图6D中所示的LDPC码通过两步提升生成。在图6A的示例中，从提升矩阵602和如图5D所示的802.11ad中提升因子为Z＝42的13/16码率基矩阵604生成码字长度为1344的13/16码率LDPC码606。换言之，基矩阵604具有126行x672列且Z＝42，或者具有3行x16列子矩阵。

如图6A所示，提升矩阵602的子矩阵的行与列与802.11ad的13/16码率基矩阵604的相同。

IEEE 802.11ay标准化中提出了提升矩阵602以提供第二次提升。提升矩阵602中的每项具有三个可能值“1”、“0”和“-1”。如果基矩阵604的子矩阵为空，表示为“-1”，则提升矩阵604中的对应项也表示为“-1”。例如，提升矩阵604的第1行第16列的项对应于基矩阵602的第1行第16列的子矩阵。提升矩阵604的项和基矩阵602的子矩阵的值均为“-1”。

为了生成码字长度为1344的13/16码率LDPC码606，将提升矩阵602应用于码字长度为672的13/16码率LDPC基矩阵604。具体地，对于基矩阵604的值为“V”的子矩阵，如果对应提升矩阵602的项值为“1”，将提升矩阵602应用于基矩阵604生成以下4个子矩阵：

-1	V
		V	-1

对于基矩阵604的值为“V”的子矩阵，如果对应提升矩阵602的项值为“0”，将提升矩阵602应用于基矩阵604生成以下4个子矩阵：

V	-1
		-1	V

在图6A中，在基矩阵604的第1行第1列的值为“29”的子矩阵的示例中，由于提升矩阵602的第1行第1列的对应项的值为“1”，则将提升矩阵602的项应用于基矩阵604的对应子矩阵生成以下4个子矩阵：

-1	29
		29	-1

同样，在基矩阵604的第3行第9列的值为“4”的子矩阵的示例中，由于提升矩阵602的第3行第9列的对应项的值为“0”，将提升矩阵602的项应用于基矩阵604的对应子矩阵生成以下4个子矩阵：

4	-1
		-1	4

对于基矩阵604中值为“-1”的子矩阵，提升矩阵602的对应项的值也为“-1”。将提升矩阵602中值为“-1”的一个项应用于基矩阵604中的对应子矩阵生成四个空子矩阵。

类似地，利用上文针对码字长度为1344的13/16码率LDPC码描述的相同规则，将图6B至图6D所示的对应提升矩阵602应用于802.11ad中码字长度为672的3/4、5/8和1/2码率基矩阵604生成码字长度为1344的3/4、5/8和1/2码率LDPC码。

同样，通过增加提升因子Z也可生成码字长度为1344的LDPC码。具体地，为了构建子矩阵大小为672x2＝1344的码，基矩阵的结构和列位置移位保持不变，但是提升因子由Z＝42增加到Z＝84。例如，802.11ad中码字长度为672的3/4码率基矩阵包含168行x672列且Z＝42，如图5C所示。换言之，3/4码率基矩阵包含4行x16列子矩阵，每个子矩阵的大小为ZxZ(42x42)。当提升因子Z由42增加到84时，包含4行x16列子矩阵的3/4码率基矩阵将变为336行x1344列。

提出的码

802.11ad标准并未规定码率为7/8的LDPC码。802.11REVmc中引入了码字长度为624的7/8码率LDPC码。通过基于802.11ad中规定的现有13/16码率LDPC码对13/16码率码字中的前48个奇偶比特进行打孔生成802.11REVmc中的7/8码率LDPC码。在实施中，发射器不传输打孔比特，接收器为打孔掉的比特给出1/0相等的似然。7/8码率码的源字和码字的大小分别是546比特和624比特。

802.11ay中引入了码字长度为1248的7/8码率LDPC码。通过对码字长度为1344的13/16码率LDPC码中的前96个奇偶比特进行打孔生成802.11ay的7/8码率LDPC码。在实施中，发射器不传输打孔比特，接收器为打孔掉的比特给出1/0相等的似然。7/8码率码的源字和码字的大小分别是1092比特和1248比特。

由于802.11REVmc和802.11ay中引入的7/8码率LDPC码未经优化，所以这些码性能可能需要进一步改进。

此外，LDPC码字的大小已由802.11ad中的标准672比特变为802.11REVmc中的624比特，从1/2、5/8、3/4和13/16码率下的1344比特变为802.11ay中的7/8码率下的1248比特。然而，由于已调码字仍将组装到802.11ad中块大小为448个符号的数据块中或802.11ay中块大小为896个符号的数据块中，所以必须也相应地改变将已调码字组装到数据块中的分块过程。组装数据块中的这些变化需要额外过程来实施802.11REVmc中引入的7/8码率LDPC码的编解码或802.11ay提出的LDPC码的编解码。

例如，图7A所示为802.11ad和802.11REVmc中的SC QPSK分块的示例。在802.11ad中，一个调制后的672比特码字利用QPSK变为一个由336个符号组成的码字。每三个SC数据块通过四个由336个符号组成的码字构建而成，每个由448个符号组成的数据块通过两个由336个符号组成的码字构建而成，即448＝336+112或448＝224+224。然而，在802.11REVmc中，由于前48个奇偶比特已从13/16码率LDPC码中打孔掉，所以每个编码码字包含624个比特，一个调制后的624比特码字利用QPSK变为一个由312个符号组成的码字。因此，分块过程变得更为复杂：每39个数据块通过56个码字构建而成，每个数据块通过两个或三个码字构建而成，例如，448＝312+136、448＝176+272、448＝40+312+96或448＝216+232等。

例如，图7B所示为802.11ad和802.11REVmc中的SC 16QAM分块的示例。在802.11ad中，一个调制后的672比特码字利用16QAM变为一个由168个符号组成的码字。每三个SC数据块通过七个由168个符号组成的码字构建而成，每个由448个符号组成的数据块通过三个或四个由168个符号组成的码字构建而成，即448＝168+168+112或448＝56+168+168+56。然而，在802.11REVmc中，由于每个编码码字包含624个比特，所以一个调制后的624比特码字利用16QAM变为一个由156个符号组成的码字。因此，分块过程变得更为复杂：每39个数据块通过112个码字构建而成，每个数据块通过三个或四个码字构建而成，例如，448＝156+156+136、448＝20+156+156+116等。

类似地，图7C所示为802.11ad和802.11REVmc中的SC 64QAM分块的示例。在802.11ad中，一个调制后的672比特码字利用64QAM变为一个由112个符号组成的码字。每个由448个符号组成的数据块通过四个由112个符号组成的码字构建而成，即448＝112+112+112+112。然而，在802.11REVmc中，一个调制后的624比特码字变为一个由104个符号组成的码字。因此，分块过程变得更为复杂：每13个数据块通过56个码字构建而成，每个数据块通过五个或六个码字构建而成。

同样，由于802.11REVmc中引入的7/8码率LDPC码的码字长度(624比特)与802.11ad中规定的672比特LDPC码字长度不同，所以这一差异使得在发射器中编码源字和在接收器中解码码字更为复杂。

新码

在本发明的一项实施例中，可在LDPC编码器204处将1xK源字行向量

编码为1xN码字向量

G是KxN生成矩阵。G可从提升因子为Z的(N-K)xN奇偶校验矩阵Hn＝[P_(n-k)×kI_(n-k)]得到。

是二进制矩阵，I_(n-k)是N-K阶单位矩阵。H_n包括多个子矩阵，每个子矩阵的大小为ZxZ。H_n中的至少一个子矩阵包括m₁个“1”的对角线，m₁是>＝2的整数。G随后可从H中得到，即G＝[I₁P^T]。“T”表示矩阵

转置。

在本发明的一项实施例中，可在LDPC矩阵生成器302处从提升因子为Z的MxN奇偶校验矩阵H，其中M＝IxZ，N＝JxZ，I和J均为>＝2整数，生成K/N码率LDPC奇偶校验矩阵H_n。如图8所示，可将MxN奇偶校验矩阵H进一步划分为大小为ZxZ的方形子矩阵(步骤802)。被划分的奇偶校验矩阵H包含(M/Z)行x(N/Z)列子矩阵。换言之，被划分的奇偶校验矩阵H包含M/Z个校验节点和N/Z个变量节点。可通过从被划分的奇偶校验矩阵H生成提升因子为Z的新奇偶校验矩阵H_n来获得K/N码率LDPC码。具体地，LDPC矩阵生成器302可从被划分的奇偶校验矩阵H的子矩阵的M/Z行中选择m₁行(步骤804)，其中m₁>＝2，以及将被划分的奇偶校验矩阵H的子矩阵的m₁行相加作为新矩阵H_n的子矩阵的一个新行(步骤806)。被划分的奇偶校验矩阵H的子矩阵的剩余((M/Z)-m₁)行中的每个行变为新矩阵H_n的一个行。在该情况下，新奇偶校验矩阵H_n包含((M/Z)-m₁+1)行x(N/Z)列子矩阵。换言之，新奇偶校验矩阵H_n包含(((M/Z)-m₁+1)xZ)＝N-K。

在一项实施例中，LDPC矩阵生成器302可将被划分的奇偶校验矩阵H的子矩阵的剩余((M/Z)-m₁)行中的m₂行相加作为新矩阵H_n的子矩阵的第二新行(步骤808)，其中m₁和m₂均为整数，m₁+m₂＝<M/Z，m₁>1且m₂>＝1。在一项实施例中，m₁+m₂＝M/Z；因此，新矩阵H_n包含2行x(N/Z)列子矩阵。

在一项实施例中，N＝672，Z＝42，可从M行x672列且Z＝42的LDPC奇偶校验矩阵H生成LDPC奇偶校验矩阵H_n。可将Mx672奇偶校验矩阵H进一步划分为大小为42x42的方阵。被划分的奇偶校验矩阵H包含(M/42)行x(672/42)列子矩阵。换言之，被划分的奇偶校验矩阵H包含(M/42)个校验节点和(672/42)个变量节点。在一项实施例中，可基于Z＝42的新矩阵H_n从被划分的奇偶校验矩阵H获得7/8码率LDPC码。具体地，LDPC矩阵生成器302将被划分的奇偶校验矩阵H的子矩阵的m₁行相加作为新矩阵H_n的子矩阵的第一行。在一项实施例中，LDPC矩阵生成器302可将被划分的奇偶校验矩阵H的子矩阵的剩余((M/Z)-m₁)行中的m₂行相加作为新矩阵H_n的子矩阵的第二行，其中m₂>＝1且m₁+m₂＝<M/42。在一项实施例中，m₁+m₂＝M/42；因此，在该实施例中，新矩阵H_n包含2行x(672/42)列子矩阵。

在一项实施例中，N＝1344，Z＝84，可从M行x1344列且Z＝84的LDPC奇偶校验矩阵H生成LDPC奇偶校验矩阵H_n。可将Mx1344奇偶校验矩阵H进一步划分为大小为84x84的方阵。被划分的奇偶校验矩阵H包含(M/84)行x(1344/84)列子矩阵。换言之，被划分的奇偶校验矩阵H包含(M/84)个校验节点和(1344/84)个变量节点。在一项实施例中，可基于Z＝84的新矩阵H_n从被划分的奇偶校验矩阵H获得7/8码率LDPC码。具体地，第一，LDPC矩阵生成器302将被划分的奇偶校验矩阵H的子矩阵的m₁行相加作为新矩阵H_n的子矩阵的第一行。第二，LDPC矩阵生成器302将被划分的奇偶校验矩阵H的子矩阵的m₂行相加作为新矩阵H_n的子矩阵的第二行。m₁和m₂均为整数，m₁+m₂＝<M/84，m₁>1且m₂>＝1。在一项实施例中，m₁+m₂＝M/84；因此，在该实施例中，新矩阵H_n包含2行x16列且Z＝84的子矩阵。

在一项实施例中，N＝1344，Z＝42，可基于M行x1344列且Z＝42的LDPC奇偶校验矩阵H生成LDPC奇偶校验矩阵H_n。可将Mx1344奇偶校验矩阵H进一步划分为大小为42x42的方阵。被划分的奇偶校验矩阵H包含(M/42)行x(1344/42)列子矩阵。换言之，被划分的奇偶校验矩阵H包含(M/42)个校验节点和(1344/42)个变量节点。在一项实施例中，可基于Z＝42的新矩阵H_n从被划分的奇偶校验矩阵H获得7/8码率LDPC码。具体地，第一，LDPC矩阵生成器302将被划分的奇偶校验矩阵H的子矩阵的m₁行相加作为新矩阵H_n的子矩阵的第一行。第二，LDPC矩阵生成器302将被划分的奇偶校验矩阵H的子矩阵的m₂行相加作为新矩阵H_n的子矩阵的第二行。第三，LDPC矩阵生成器302将被划分的奇偶校验矩阵H的子矩阵的m₃行相加作为新矩阵H_n的子矩阵的第三行。最后，LDPC矩阵生成器302将被划分的奇偶校验矩阵H的子矩阵的剩余行中的m₄行相加作为新矩阵H_n的子矩阵的第四行。m₁、m₂、m₃和m₄均为整数，m₁+m₂+m₃+m₄＝<M/42，m₁>1，m₂>＝1，m₃>＝1且m₄>＝1。在一项实施例中，m₁+m₂+m₃+m₄＝M/42；因此，新矩阵H_n包含4行x32列子矩阵。

在一项实施例中，在LDPC奇偶校验矩阵H中，M＝126，N＝672，Z＝42，且新矩阵H_n包含84行x672列。

在一项实施例中，在LDPC奇偶校验矩阵H中，M＝168，N＝672，Z＝42，且新矩阵H_n包含84行x672列。

在一项实施例中，在LDPC奇偶校验矩阵H中，M＝252，N＝672，Z＝42，且新矩阵H_n包含84行x672列。

在一项实施例中，在LDPC奇偶校验矩阵H中，M＝336，N＝672，Z＝42，且新矩阵H_n包含84行x672列。

在一项实施例中，在LDPC奇偶校验矩阵H中，M＝252，N＝1344，Z＝42，且新矩阵H_n包含168行x1344列。

在一项实施例中，在LDPC奇偶校验矩阵H中，M＝336，N＝1344，Z＝42，且新矩阵H_n包含168行x1344列。

在一项实施例中，在LDPC奇偶校验矩阵H中，M＝504，N＝1344，Z＝42，且新矩阵H_n包含168行x1344列。

在一项实施例中，在LDPC奇偶校验矩阵H中，M＝672，N＝1344，Z＝42，且新矩阵H_n包含168行x1344列。

通过将被划分的奇偶校验矩阵H的子矩阵的M/Z行中的m₁、m₂、m₃或m₄行以生成一个新行，具有这一新行的至少一个子矩阵包含m₁、m₂、m₃或m₄个“1”的对角线，如图11的示例所示，该示例将在下文讨论。

在一项实施例中，可从802.11ad中规定的13/16码率LDPC码生成7/8码率LDPC奇偶校验矩阵H_n，其中，在13/16码率LDPC码中，H包含126行x672列且Z＝42或13/16码率LDPC奇偶校验矩阵H包含252行x1344列且Z＝84。

如图5D所示，13/16码率LDPC奇偶校验矩阵H＝126列x672列且Z＝42。换言之，13/16码率LDPC奇偶校验矩阵H包含3(＝126/42)行x16(＝672/42)列被划分的子矩阵，每个子矩阵的大小为42x42。在一项实施例中，通过选择802.11ad中13/16码率LDPC奇偶校验矩阵H的被划分的子矩阵的第一行和第二行，并将被划分的子矩阵的第一行和第二行相加作为新LDPC奇偶校验矩阵H_n的第一行来获得7/8码率LDPC码。选择剩余第三行相加作为新LDPC奇偶校验矩阵H_n的第二行。新LDPC奇偶校验矩阵H_n包含2行x16列大小为42x42的子矩阵，如图9A所示。

类似地，码字长度为1344的13/16码率LDPC奇偶校验矩阵H包含3(＝252/84)行x16(＝1344/84)列被划分的子矩阵，Z＝84，且每个子矩阵的大小为84x84。在一项实施例中，通过选择码字长度为1344的13/16码率LDPC奇偶校验矩阵H的被划分的子矩阵的第一行和第二行，并将被划分的子矩阵的第一行和第二行相加作为新LDPC奇偶校验矩阵H_n的第一行来获得7/8码率LDPC码。选择剩余第三行相加作为新LDPC奇偶校验矩阵H_n的第二行。

在另一项实施例中，可通过选择802.11ad中13/16码率LDPC奇偶校验矩阵H的被划分的子矩阵的第二行相加作为新LDPC奇偶校验矩阵H_n的第一行，然后选择13/16码率LDPC奇偶校验矩阵H的被划分的子矩阵的第一行和第三行，并将被划分的子矩阵的第一行和第三行相加作为新LDPC奇偶校验矩阵H_n的第二行来生成7/8码率LDPC奇偶校验矩阵H_n。同样，新LDPC奇偶校验矩阵H_n包含2行x16列大小为42x42的子矩阵，如图10B所示。

类似地，可通过选择码字长度为1344且Z＝84的13/16码率LDPC奇偶校验矩阵H的被划分的子矩阵的第二行作为新LDPC奇偶校验矩阵H_n的第一行，然后选择码字长度为1344的13/16码率LDPC奇偶校验矩阵H的被划分的子矩阵的第一行和第三行，并将被划分的子矩阵的第一行和第三行相加作为新LDPC奇偶校验矩阵H_n的第二行来生成7/8码率LDPC奇偶校验矩阵H_n。同样，新LDPC奇偶校验矩阵H_n包含2行x16列大小为84x84的子矩阵。

通常，可从802.11ad中规定的13/16码率LDPC码生成7/8码率LDPC奇偶校验矩阵H_n，其中，在13/16码率LDPC码中，H包含126行x672列且Z＝42或13/16码率LDPC奇偶校验矩阵H包含252行x1344列且Z＝84。第一，LDPC矩阵生成器302可选择13/16码率LDPC奇偶校验矩阵H的被划分的子矩阵的任意两行并将这任意两行以生成新7/8码率LDPC奇偶校验矩阵H_n的一行。第二，LDPC矩阵生成器302可选择13/16码率LDPC奇偶校验矩阵H的被划分的子矩阵的剩余一行作为新7/8码率LDPC奇偶校验矩阵H_n的另一行。

在一项实施例中，可从包含168行x672列且Z＝42的3/4码率LDPC奇偶校验矩阵H或包含336行x1344列且Z＝84的3/4码率LDPC奇偶校验矩阵H生成7/8码率LDPC奇偶校验矩阵H_n。

如图5C所示，3/4码率LDPC奇偶校验矩阵H包含168行x672列且Z＝42。换言之，3/4码率LDPC奇偶校验矩阵H包含4(＝168/42)行x16(＝672/42)列被划分的子矩阵，每个子矩阵的大小为42x42。类似地，包含336行x1344列且Z＝84的3/4码率LDPC奇偶校验矩阵H也包含4行x16列被划分的子矩阵，每个子矩阵的大小为84x84。

在一项实施例中，可通过选择3/4码率LDPC奇偶校验矩阵H的被划分的子矩阵的第一行和第三行，并将被划分的子矩阵的第一行和第三行相加作为新LDPC奇偶校验矩阵H_n的第一行来生成码字长度为672或1344的7/8码率LDPC奇偶校验矩阵H_n。随后可选择被划分的子矩阵的第二行和第四行并将这两行相加作为新LDPC奇偶校验矩阵H_n的第二行。图10A示出包含2行x16列子矩阵的新7/8码率LDPC奇偶校验矩阵H_n，每个子矩阵的大小为ZxZ，其中Z＝42x42。

在另一项实施例中，可通过首先选择3/4码率LDPC奇偶校验矩阵H的被划分的子矩阵的第二行和第三行，并将被划分的子矩阵的所选第二行和第三行相加作为新LDPC奇偶校验矩阵H_n的第一行来生成码字长度为672或1344的7/8码率LDPC奇偶校验矩阵H_n。随后可选择被划分的子矩阵的剩余第一行和第四行并将这两行相加作为新LDPC奇偶校验矩阵H_n的第二行。图10B示出包含2行x16列子矩阵的新LDPC奇偶校验矩阵H_n，每个子矩阵的大小为ZxZ，其中Z＝42。

通常，可从13/16码率LDPC奇偶校验矩阵H，通过选择13/16码率LDPC奇偶校验矩阵H的被划分的子矩阵的任意两行，将这两行相加作为新7/8码率LDPC奇偶校验矩阵H_n的第一行，并使用剩余一行作为新7/8码率LDPC奇偶校验矩阵H_n的第二行来生成码字长度为672或1344的7/8码率LDPC奇偶校验矩阵H_n。如果码字长度为672，则Z＝42；如果码字长度为1344，则Z＝84。

同样，可从3/4码率LDPC奇偶校验矩阵H，通过选择3/4码率LDPC奇偶校验矩阵H的被划分的子矩阵的任意两行或更多行，将这些行相加作为新7/8码率LDPC奇偶校验矩阵H_n的第一行，并将剩余一行或更多行相加作为新7/8码率LDPC奇偶校验矩阵H_n的第二行来生成码字长度为672或1344的7/8码率LDPC奇偶校验矩阵H_n。如果码字长度为672，则Z＝42；如果码字长度为1344，则Z＝84。

类似地，可从1/2或5/8码率LDPC奇偶校验矩阵H，通过将1/2或5/8码率LDPC奇偶校验矩阵H的被划分的子矩阵的任意两行或更多行相加作为新7/8码率LDPC奇偶校验矩阵H_n的第一行，然后将剩余行相加作为新7/8码率LDPC奇偶校验矩阵H_n的第二行来生成码字长度为672或1344的7/8码率LDPC奇偶校验矩阵H_n。如果码字长度为672，则Z＝42；如果码字长度为1344，则Z＝84。

码字长度＝1344，Z＝42

在一项实施例中，可从包含336行x1344列且Z＝42的13/16码率LDPC奇偶校验矩阵H生成码字长度为1344的7/8码率LDPC码。如图6A所示，生成的矩阵606H具有6行x32列子矩阵，每个子矩阵的大小为42x42。在一项实施例中，可将图6A中的具有1344个码的已生成矩阵606的子矩阵的任意三行相加相加作为新7/8码率LDPC奇偶校验矩阵H_n的一行，剩余三行变为码字长度为1344的7/8码率LDPC矩阵H_n的三行。在该情况下，码字长度为1344的7/8码率LDPC矩阵H_n具有4行x32列且Z＝42的子矩阵。

在另一项实施例中，可从图6A中的码字长度为1344的已生成矩阵606H的六行中选择子矩阵的任意两行。随后可将所选的两行相加作为新7/8码率LDPC奇偶校验矩阵H_n的一行。可从矩阵606H的子矩阵的剩余四行选择另外两行，并将它们相加作为新7/8码率LDPC奇偶校验矩阵H_n的另一行。矩阵606H的剩余两行变为码字长度为1344的7/8码率LDPC矩阵H_n的剩余两行。在该情况下，码字长度为1344的7/8码率LDPC矩阵H_n具有4行x32列且Z＝42的子矩阵。

在一项实施例中，所选行是从基奇偶校验矩阵604的不同行得到的。

在一项实施例中，可将K/N码率LDPC奇偶校验矩阵H_n和/或其对应的生成矩阵G，例如7/8码率LDPC奇偶校验矩阵H_n和/或其对应的生成矩阵G，预存储在发射器的存储器中以编码源字或预存储在接收器的存储器中以解码已解调码字。

在图9A和图9B以及图10A和10B的示例中，作为将13/16或3/4码率LDPC奇偶校验矩阵H的被划分的子矩阵的两行的结果，在上述生成的7/8码率LDPC矩阵中，双循环移位置换矩阵可出现在一些子矩阵中。在图9A和图9B以及图10A和10B中，“-”表示具有全零项的空子矩阵。如果两个组合子矩阵不是具有全零项的空子矩阵，则出现双循环移位置换矩阵。

例如，通过将802.11ad中LDPC码的13/16码率奇偶校验矩阵H的第一行和第二行，或将802.11ad中LDPC码的3/4码率奇偶校验矩阵H的第二行和第三行相加作为新LDPC奇偶校验矩阵H_n的第一行来获得图9A中7/8码率码的奇偶校验矩阵H_n中用“37+29”指示的子矩阵。如图11所示，用“37+29”指示的子矩阵示出了两个“1”的对角线。为“1”的第一对角线从第0列开始到第36列结束，然后从第37列开始到第41列结束；为“1”的第二对角线从第0列开始到第28列结束，然后从第29列开始到第41列结束。

将两行后，码的变量节点度分布保持不变，而校验节点的度加倍，即每行有两个“1”。例如，在图11中，第“10”行有两个“1”：一个在第5列，另一个在第40列。

如上所述，在码字长度为672的示例中，当LDPC矩阵生成器302从被划分的奇偶校验矩阵H生成新K/N码率LDPC码矩阵H_n时，LDPC矩阵生成器302可首先将被划分的奇偶校验矩阵H的子矩阵的m₁行作为新矩阵H_n的子矩阵的一行(步骤806)，可选地，也可将从被划分的奇偶校验矩阵H的剩余子矩阵中选择的m₂行作为新矩阵H_n的子矩阵的第二行(步骤808)，其中m₁和m₂均为整数，m₁+m₂＝<M/Z，m₁>1且m₂>＝1。在码字长度为1344的示例中，也可从被划分的奇偶校验矩阵H的剩余子矩阵中选择m₃和m₄行，并也可将这两行相加作为新矩阵H_n的第三行或第四行。在该情况下，m₁+m₂+m₃+m₄＝<M/Z，m₁>1，m₂>＝1，m₃>＝1且m₄>＝1。

通过将被划分的奇偶校验矩阵H的子矩阵的M/Z行中的m₁、m₂、m₃和/或m₄行以生成一个新子矩阵行，具有这一新行的至少一个子矩阵包含m₁、m₂、m₃或m₄个“1”的对角线，如果至少一个子矩阵通过所有m₁、m₂、m₃或m₄个非空子矩阵生成。当将m₁、m₂、m₃或m₄行后，码的变量节点度分布保持不变，而校验节点的度是m₁、m₂、m₃或m₄，即每行存在m₁、m₂、m₃或m₄个“1”。

并置

可将LDPC码约束为增强型非规则重复累积(enhanced irregular repeataccumulate，eIRA)码结构，由通过并置两个矩阵H＝[H₁H₂]获得的(n-k,n)奇偶校验矩阵进行表征，其中H₁是(n-k)x(k)系统部分，这是一个成分子矩阵为ZxZ的空矩阵或循环移位单位矩阵的块结构矩阵；H₂是满秩(n-k)x(n-k)矩阵，该矩阵除最后一列外所有列的列重为2，如图12所示。

为了增加最大变量节点度，以下事实可以提高错误平层性能：必要时，设计算法支持具有不同循环移位的以及具有两个或多个对角线的成分子矩阵。例如，在图12中，值为“9+24+31”的子矩阵包含三个对角线。

在图12中，第一行1202是子矩阵索引，并不构成H₁的一部分。第二行和第三行1204是H₁的子矩阵，用于生成LDPC矩阵H。

在一项实施例中，为了生成参数K＝588，N＝672且Z＝42的7/8码率LDPC矩阵H，码的矩阵H₁ 1201仅具有大小为42x42的子矩阵的两行1204。在图12的示例中，变量节点度最大可为4，例如，第一列(9+24+31)+41。H₂是Z＝42的84x84满秩矩阵。

如图12所示，H₁包含2行x14列且Z＝42的子矩阵。H₂是84x84满秩矩阵，该矩阵的大小等同于2行x2列且Z＝42的子矩阵。因此，H＝[H₁H₂]的大小等同于2行x16列且Z＝42的子矩阵。

在一项实施例中，为了生成参数K＝1176，N＝1344且Z＝84的7/8码率LDPC矩阵H，码的矩阵H₁ 1201仅具有大小为84x84的子矩阵的两行1204。H₂是168x168满秩矩阵。

如图12所示，H₁包含2行x14列且Z＝84的子矩阵。H₂是168x168满秩矩阵，该矩阵的大小等同于2行x2列且Z＝84的子矩阵。因此，H＝[H₁H₂]的大小等同于2行x16列且Z＝84的子矩阵。

性能

图13A至图13C的示例示出了N＝672且Z＝42的7/8码率的几个码H_n以及通过并置H₁和H₂生成的优化码的性能，其中生成H_n的方法包括：对13/16码率码进行打孔，将802.11ad的13/16码率码的第1行和第2行，将3/4码率码的第1行和第3行以及第2行和第4行。图13A、图13B和图13C中的码字分别通过QPSK、16QAM和64QAM进行调制。

如图13A、图13B和图13C所示，在给定信噪比(signal to noise ratio，SNR)值下，通过将3/4码率码的第1行和第3行以及第2行和第4行而生成的7/8码率LDPC奇偶校验矩阵H_n和通过并置H₁和H₂生成的优化码通常产生较低的误帧率(frame error rate，FER)。或者，通过将3/4码率码的第1行和第3行以及第2行和第4行而生成的7/8码率LDPC奇偶校验矩阵H_n和通过并置H₁和H₂生成的优化码需要较低的SNR值来实现给定FER。

针对通过将13/16码率码的第1行和第2行而产生的7/8码率码，对于给定SNR，通过将第1行和第2行而产生的7/8码率LDPC奇偶校验矩阵H_n通常具有稍高的FER。然而，由于该码的码字长度为672，其与802.11ad中规定的其它码的码字长度相同，所以这个7/8码率LDPC奇偶校验矩阵H_n的分块和去块的实施未改变，而从802.11ad中的13/16码率码打孔生成的7/8码率码的分块和去块的实施需要在发射器和接收器处进行额外的修改。

图14A至图14C的示例示出了N＝1344且Z＝42的7/8码率的几个码H_n的性能，生成H_n的方法包括：对13/16码率码进行打孔(n＝1248，K＝1092)，以及将3/4码率码的第1行和第3行以及第2行和第4行。图14A、图14B和图14C中的码字分别通过QPSK、16QAM和64QAM进行调制。如图14A、图14B和图14C所示，在给定信噪比(signal to noise ratio，SNR)下，通过将3/4码率码的第1行和第3行以及第2行和第4行而生成的7/8码率LDPC奇偶校验矩阵H_n通常具有较低的误帧率(frame error rate，FER)。

解码器和解码方法

可在STA 102或AP 104的接收器处接收LDPC编码信号。如图15A的示例所示，接收器包括均衡和去块模块1502、解调器1504、LLR计算器1506和LDPC解码器1508。可选地，LLR计算器1506可以是解调器1504的一个部件。如图15B所示，利用接收到的LDPC编码信号，均衡和去块模块1502首先均衡接收到的信号1501以降低信道所引起的信号间干扰，其中接收到的信号通过该信道进行传输，然后对均衡信号进行去块以恢复码字符号(步骤1522)。解调器1504例如通过BPSK、QPSK、16QAM或64QAM将去块码字符号解调为以比特为单位的码字(步骤1524)。LLR计算器1506可用于生成去块码字符号的比特值的对数似然比(步骤1526)。可将对数似然比用作LDPC解码器1508的输入。LDPC解码器1508随后可使用在将编码源字过程中使用的LDPC矩阵H_n以解码已解调信号，该信号具有1xN行向量S(步骤1528)。LDPC解码器1508生成1xN行向量

以恢复1xK源字行向量

为了成为有效的码字

各种算法可用于解码LDPC编码信号，例如消息传递算法。图16是使用消息传递算法来解码LDPC编码源字的示例LDPC解码器。其它解码算法也可用于实施LDPC解码。在使用消息传递算法时，LDPC解码器1508可包括控制器1602、校验节点模块1604和变量节点模块1606。

如上所述，传输信号的LDPC编码信息可包括在传输的帧中，例如用于编码源字的K/N码率LDPC码H_n＝(N-K)xN LDPC矩阵的信息。在本发明的一项实施例中，可在LDPC解码器1508处使用提升因子为Z的K/N码率LDPC码H_n＝(N-K)xN。如在编码过程中所述，H_n包括多个子矩阵，每个子矩阵的大小为ZxZ。H_n中的至少一个子矩阵包括m₁个“1”的对角线，其中m₁是>＝2的整数。编码过程中描述了生成奇偶校验矩阵的方法。

以比特为单位的码字可通过H_n进行解码，例如使用消息传递算法(messagepassing algorithm，MPA)通过LLR值进行解码。如图17的示例所示，利用MPA进行的LDPC解码是一种使用Tanner图结构的迭代解码算法，Tanner图是LDPC奇偶校验矩阵H_n的图形表征。在LDPC解码器1508中，如果擦除比特是奇偶校验等式中的唯一擦除比特，则每个校验节点1702基于LLR值确定该擦除比特的值。消息沿着Tanner图的边1706进行传递。在算法的每个迭代中，每个变量节点1704向连接变量节点1704的每个校验节点1702发送消息(“外信息”)。每个校验节点1702向连接校验节点1702的变量节点1704发送消息(“外信息”)。该上下文中的“外(extrinsic)”是指校验节点1702或变量节点1704已拥有的信息不是传递到该节点。基于LLR计算器1506处接收到的信号和H_n中定义的奇偶约束计算每个码字比特的后验概率，即为了成为有效的码字

解码时，由于H_n中的至少一个子矩阵包括m₁个“1”的对角线，其中m₁>＝2，所以奇偶校验矩阵H_n中存在叠加层对实施LDPC解码器1508的影响很小，可假设LDPC解码器1508具有分层架构。

在LDPC解码器1508的分层架构中，Z个并行校验节点处理器按顺序处理关于奇偶校验矩阵的Z行子矩阵的边的消息。在一示例中，Z＝42且边为16。循环移位结构简化了解码器架构，该架构支持为并行处理器馈送简单的桶式移位器。当层处理结束时，重新初始化奇偶校验处理器并处理下一层。

当m₁行叠加在奇偶校验节点上时，H_n中的至少一个子矩阵包括m₁个“1”的对角线，其中m₁是>＝2的整数。在第一层结束后，处理器未被初始化，而是继续处理叠加子矩阵行的后续16个边。该过程将重复m₁次。因此，解码复杂度与原始码的解码复杂度相同，并且可以重用现有硬件架构。

本发明提供用于实施所公开的方法和系统的示例的某些示例算法和计算。然而，本发明不受任何特定算法或计算的限制。虽然本发明以特定顺序描述具有步骤的方法和过程，所述方法和过程的一个或多个步骤可以在必要时省略或改变。必要时，一个或多个步骤可以按照除这些步骤的描述顺序之外的顺序进行。

通过前述实施例的描述，本发明可以仅仅使用硬件来实施，或者可以使用软件和必要的通用硬件平台，或硬件和软件的组合来实施。基于这种理解，本发明的技术方案可通过软件产品的形式体现。软件产品可以存储在非易失性或非瞬时性存储介质中，非易失性或非瞬时性存储介质可以是只读光盘(compact disk read-only memory，CD-ROM)、USB闪存盘或硬盘。软件产品包括能够使计算机设备(个人计算机、服务器或网络设备)执行本发明实施例中提供的方法的多个指令。

虽然已详细地描述了本发明及其优点，但是应理解，可以在不脱离如所附权利要求书所界定的本发明的情况下对本发明做出各种改变、替代和更改。

此外，本发明的范围并不局限于说明书中所述的过程、机器、制造、物质组分、构件、方法和步骤的具体实施例。所属领域的一般技术人员可从本发明中轻易地了解，可根据本发明使用现有的或即将开发出的，具有与本文所描述的相应实施例实质相同的功能，或能够取得与所述实施例实质相同的结果的过程、机器、制造、物质组分、构件、方法或步骤。相应地，所附权利要求范围包括这些流程、机器、制造、物质组分、构件、方法或步骤。

Claims

1.一种编码源字的方法，其特征在于，包括：

接收1xK源字行向量

以及

生成1xN码字向量

其中，

G是KxN生成矩阵，G是从矩阵H_n得到的，其中，矩阵H_n是奇偶校验矩阵，所述H_n具有提升因子Z，所述H_n包括多个子矩阵，每个子矩阵的大小为ZxZ；

所述H_n由MxN奇偶校验矩阵H得到，其中M＝IxZ，N＝JxZ，I和J均为整数，I>2且J>0，所述奇偶校验矩阵H包含(M/Z)行*(N/Z)列个子矩阵；

将所述(M/Z)行中的m₁行相加作为所述矩阵H_n的一行，且m₁是>＝2的整数。

2.根据权利要求1所述的方法，其特征在于，还包括：将所述(M/Z)行中的剩余行中的m₂行相加作为所述矩阵H_n的第二行，且m₂是>＝1的整数。

3.根据权利要求2所述的方法，其特征在于，m₂＝((M/Z)-m₁)。

4.根据权利要求1-3任一项所述的方法，其特征在于，N＝672，Z＝42。

5.根据权利要求1-3任一项所述的方法，其特征在于，K＝588，且所述矩阵H_n包括84行*672列。

6.根据权利要求2或3所述的方法，其特征在于，奇偶校验矩阵H是802.11ad中规定的3/4码率LDPC矩阵，所述奇偶校验矩阵H＝168行*672列且Z＝42，所述矩阵H_n通过使用参数m₁＝2，m₂＝2和Z＝42生成。

7.根据权利要求1-3任一项所述的方法，其特征在于，所述矩阵H_n是

37+35 31+19 18+41 23+22 11+40 21+41 6+39 20+6 32+28 9+18 12+17 29+3 -+28 0+- 13+- -+- 25+29 22+30 4+0 34+8 31+33 3+22 14+17 15+4 4+27 -+28 14+20 18+27 13+24 13+23 22+- 24+-

。

8.一种解码码字的方法，其特征在于，包括：

接收具有1xN行向量S的已解调信号；

利用编码过程中使用的矩阵H_n解码所述1xN行向量S，其中矩阵H_n是奇偶校验矩阵；

生成1xN向量

以恢复1xK源字行向量

其中，

所述矩阵H_n包括多个子矩阵，所述H_n具有提升因子Z；

9.根据权利要求8所述的方法，其特征在于，还包括：将所述(M/Z)行中的剩余行中的m₂行相加作为所述矩阵H_n的的第二行，且m₂是>＝1的整数。

10.根据权利要求9所述的方法，其特征在于，m₂＝((M/Z)-m₁)。

11.根据权利要求8-10任一项所述的方法，其特征在于，N＝672，Z＝42。

12.根据权利要求8-10任一项所述的方法，其特征在于，K＝588，且所述矩阵H_n包括84行*672列。

13.根据权利要求9或10所述的方法，其特征在于，所述奇偶校验矩阵H是802.11ad中规定的3/4码率LDPC矩阵，所述奇偶校验矩阵H＝168行*672列且Z＝42，所述矩阵H_n通过使用参数m₁＝2，m₂＝2和Z＝42生成。

14.根据权利要求8-10任一项所述的方法，其特征在于，所述矩阵H_n是

。

15.一种编码源字的系统，其特征在于，包括：

处理器和所述处理器通信的接收器，

所述接收器，用于接收1xK源字行向量

以及

所述处理器，用于在生成1xN码字向量

其中，

G是KxN生成矩阵，

G是从矩阵H_n得到的，其中，矩阵H_n是奇偶校验矩阵，所述H_n具有提升因子Z，所述H_n包括多个子矩阵，

其中，将所述(M/Z)行中的m₁行相加作为所述矩阵H_n的一行，且m₁是>＝2的整数。

16.根据权利要求15所述的系统，其特征在于，所述系统是一个台站，一个接入点或者一个无线收发器单元。

17.根据权利要求15所述的系统，其特征在于，

将所述(M/Z)行中的剩余行中的m₂行相加作为所述矩阵H_n的第二行，且m₂是>＝1的整数。

18.根据权利要求17所述的系统，其特征在于，m₂＝((M/Z)-m₁)。

19.根据权利要求15-18任一项所述的系统，其特征在于，N＝672，Z＝42。

20.根据权利要求15-18任一项所述的系统，其特征在于，K＝588，且所述矩阵H_n包括84行*672列。

21.根据权利要求17或18所述的系统，其特征在于，奇偶校验矩阵H是802.11ad中规定的3/4码率LDPC矩阵，所述奇偶校验矩阵H＝168行*672列且Z＝42，所述矩阵H_n通过使用参数m₁＝2，m₂＝2和Z＝42生成。

22.根据权利要求15-18任一项所述的系统，其特征在于，所述矩阵H_n是

。

23.一种解码码字的系统，其特征在于，包括：

处理器和与所述处理器通信的收发器，

所述收发器，用于接收已解调信号，所述信号具有1xN行向量S；

所述处理器，用于利用编码过程中使用的矩阵H_n解码所述行向量S其中，矩阵H_n是奇偶校验矩阵；

生成1xN向量

以恢复1xK源字行向量

其中，

所述矩阵H_n包括多个子矩阵，所述H_n具有提升因子Z，

将所述(M/Z)行中的m₁行相加作为所述矩阵H_n的的一行，且m₁是>＝2的整数。

24.根据权利要求23所述的系统，其特征在于，所述系统是一个台站，一个接入点，或者一个无线收发器单元。

25.根据权利要求23所述的系统，其特征在于，所述处理器还用于使所述系统执行以下操作：

26.根据权利要求25所述的系统，其特征在于，m₂＝((M/Z)-m₁)。

27.根据权利要求23-26任一项所述的系统，其特征在于，N＝672，Z＝42。

28.根据权利要求23-26任一项所述的系统，其特征在于，K＝588，且所述矩阵H_n包括84行*672列。

29.根据权利要求25或26所述的系统，其特征在于，所述奇偶校验矩阵H是802.11ad中规定的3/4码率LDPC矩阵，所述奇偶校验矩阵H＝168行*672列且Z＝42，所述矩阵H_n通过使用参数m₁＝2，m₂＝2和Z＝42生成。

30.根据权利要求23-26任一项所述的系统，其特征在于，所述矩阵H_n是

。